JPH01102797A - サンプリンングされたアナログ電流蓄積用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はサンプリングされたアナログ電流蓄積用回路に
関するものである。

容易に集積され得る回路を用いてアナログ信号を処理す
るために切り替えコンデンサ技術（スイッチト・キャパ
シタ・テクニック）が用いられてきた。占有面積のせい
で大きい値の抵抗を集積することは困難であった。更に
集積によって生産される抵抗とコンデンサの値の間の関
係は、不正確な時定数を招来するので好ましくないから
、集積化が要求されるときはコンデンサの等価抵抗を用
　゛いる技術により電荷パケットの操作による処理を伴
うが、等価抵抗を回路の中または外へ切り替えてアナロ
グ信号を処理することは行われてきた。

切り替えコンデンサ技術は広く用いられてきたとはいえ
、特定の欠点を有する。コンデンサの容量値が信号レベ
ルによって大きく変化してはならないので、線形特性の
コンデンサを生産することが必要である。これはコンデ
ンサの極板用に２個のポリシリコン（多結晶珪素）層を
設けることによりＣＭ　ＯＳ集積回路で達成される。然
し乍ら、ディジタル回路の集積用に用いられる標準Ｃ！
、＋　ＯＳ工程は２重ポリシリコン層を使用しない。従
ってディジクル回路と同一チップ上に形成される切り替
えコンデンサ回路は付加的な加工工程を要求される。

切り替えコンデンサ回路では演算増幅器用に要求される
補償コンデンサと共に２重ポリシリコン層切り替えコン
デンサが全シリコン面積を大きな比率で占有する。これ
は比較的大きいチップを生産する結果を導く。更に、多
くの切り替えコンデンサシステムでは、各増幅器とスイ
・ソチとの回路を適切に作動させるためにはこれらを個
別に設計しかつ独特の環境に対して最適にされねばなら
ない。

出願人が英国出願中の出願番号Ｎα８７２１７５８号は
ａ）　各サンプルが既に電流の形でない場合には、各サ
ンプルを電流に変換する工程と、 ｂ）　所定の比率で現在のサンプリング周期の人力サン
プル電流を１つまたはもつと先行するサンプリング周期
の人力サンプル電流に結合する工程と、 Ｃ）　連続するサンプリング周期に工程ｂ）により作ら
れた結合された電流から処理された出力信号を得る工程
と、 を含むサンプリングされたアナログ電気信号を処理する
方法を開示している。

この方法は、従来の切り替えコンデンサ回路の場合に処
理量が電荷であるのに対し、電流とし得ることを発見し
たことに基づいて得られたものである。この方法の特徴
は、処理される変化量が電荷ではなく電流であることで
ある。従って、切り替えコンデンサ回路では信号処理は
、電荷を加算。

減算または蓄積することにより達成される。これに対し
上述の方法では、以下に切り替え電流信号処理と称する
ごとく、電流サンプルを計測、加算。

減算または蓄積することによって達成される。操作され
る実際の電気的量が異なるとはいえ、電気的ｌの処理に
は相当な類似点が存在する。特に、切り替えコンデンサ
回路へのＺ変換の応用に関する全ての数学は、取り扱わ
れる量として電流を使用する数学にも同等に有効である
。

操作量として電流を選択すると多くの利点を得ることが
できる。この技術は高品質の線形特性コンデンサを必要
としない。直接の影響として、切り替えコンデンサ内に
用いられる線形特性コンデンサを操作するための第２の
ポリシリコン層を廃止することが可能となる。その場合
には、ディジタル回路の集積用に用いられる標準ＣＭＯ
３工程がこの方法を使用する回路の実施手段として用い
られ得る。これは真のＶＬＳＩの互換性を与える。大面
積２重ポリシリフン層切り替えコンデンサは必要なく、
新しい方法用のコンデンサとしては、小さい値を有し線
形である必要はないが単一性の電荷／電圧関係を有する
コンデンサであることが単に必要であり、それはゲート
酸化物または拡散コンデンサとして実現され得る。それ
ゆえに、所定の機能に対する器具の大きさが、切り替え
コンデンサの相当部分よりも小さくなる。更に、チップ
面積の減少もまたより小さい幾何学ＭＯ３工程の使用か
ら得られる。より古い粗末な工程で設計された回路がレ
イアウトの幾何学的縮小によるマスク製造とエツチング
技術の発達の利益を得られるようにした。λＩＯ３装置
のチャネルの幅／長さの比が一定に保持されてさえも、
増幅器設定時間やスイッチ抵抗のような回路パラメータ
が有害に変化し得るのだから、切り替えコンデンサ回路
では幾何学的縮小は一般的に使用可能ではない。

切り替えコンデンサシステムでは、各増幅器とスイッチ
とは回路が適切に動作するために、個別に設計されそれ
の独特な環境に対して最適に利用されねばならない。切
り替え電流信号処理方法と反対に、動作の性質上各ＩＣ
工程用に１つだけ設計されるべき２個の基本的回路要素
、すなわち低人力インピーダンス高出力インピーダンス
の電流鏡像（ミラー）回路とアナログ電流メモリを使用
することが認められる。勿論、各換算係数について分離
された電流鏡像回路を設計することが必要である。それ
ゆえ、−旦独特のシステム形態が定められると、この新
しい技術を用いる回路設計に費される時間は、切り替え
コンデンサ接近法に必要な時間に比較して大幅に減少さ
れ得る。この切り替え電流信号処理方法によって可能に
された回路の個別のユニット的（細胞状）の性質は、半
注文生産が適用される途を開く。

この方法の主要な欠点はそれの不連続な動作の影響であ
る。切り替えコンデンサ信号処理システムまたは信号サ
ンプリングが行われる何らかのシステムにおけるごとく
、何らかのアンチ・エイリアシング濾波が最初のサンプ
リングと保持動作の前に要求される。全体回路機能の複
雑さの増加とは別に、アンチエイリアス濾波器が第２の
ポリシリコン層を必要とするか、またはモノリシック構
造のための他の工程修正が必要な場合には、この技術の
ＶＬＳＩ　との互換性（コンパチビリティ）があやうく
なる。

本出願人の英国出願中の出願番号Ｎｏ、８７２１７５８
号に開示された方法を実現するためには、サンプリング
されたアナログ電流を蓄積するための回路が要求される
。従ってそのような回路を提供することが本発明の目的
である。

本発明は、電流入力端子、電流出力端子、第１と第２の
重複しないクロック信号により制御される第１と第２の
スイッチ、および第１と第２の蓄積セルを具えるサンプ
リングされたアナログ電流蓄積用回路を提供し、ここで
、電流入力端子は第１のスイッチにより第１の蓄積セル
へ結合されまた第１の蓄積セルは第２のスイッチにより
第２の蓄積セルへ結合され、第２の蓄積セルの出力端子
が電流出力端子へ結合されている。

この回路の出力端子は、第２のスイッチが開いている時
はいつでも有効と考えられる。スイッチは引き続くサン
プリング周期での電流に差違があるように第２の蓄積セ
ルに電流を設定するためには有限時間を要するから第２
のスイッチが閉じられた場合には明らかに出力電流は変
化する値を有する。

各蓄積セルがゲートとソース電極との間にコンデンサを
有する電界効果トランジスタを含む。サンプリング周波
数が十分高くされて、トランジスタのゲートルソース電
圧がコンデンサの充電により一定に保持され、それぞれ
出力電流を一定に保つ。

各蓄積セル中で電界効果トランジスタが電流鏡像回路の
出力分枝を形成する。第１および第２のスイッチが電流
鏡像回路の入力および出力分枝を孤立させるために配設
され、第１の電流鏡像回路の出力分枝が第２の電流鏡像
回路の入力分枝へ接続される。

電流鏡像回路の電流分技量のスイッチの準備は２つの分
枝の絶縁を可能にし、一方策２のスイッチが開かれた場
合に第１の蓄積セルの出力用の通路を与える。

電流鏡像回路の少なくとも１つがそれの入力分枝と出力
分枝の間の１でない電流比を有し得る。

第２の電流鏡像回路は複数の出力分枝を有し得る。

これはこの回路が１と異なる電流利得を有し、実行され
るべき種々の回路機能を可能にする展開能力を有するこ
とを可能にする。

以下、本発明の一実施例を図面を参照しつつ例示によっ
て説明する。

第１図に示される回路は２個のｐチャネル電界効果トラ
ンジスタ（ＦＢＴ）Ｔ４およびＴ８により形成された第
１の電流鏡像回路の入力分枝へ接続された電流入力端子
１を有する。ＦＥＴ　Ｔ４およびＴ８のゲート電極は、
第２図に示されるクロック信号φ、により制御されるス
イッチＳ１によって結合される。

コンデンサＣＡがＰＥＴ　Ｔ８のゲートとソース電極の
間に接続され、スイッチＳ１によりＦＢＴ　Ｔ４のゲー
トから絶縁される。第１の電流鏡像回路の出力分枝を形
成するＦＡＴＴ８のドーレインが、ドレイン電極が電流
出力端子６の接続されたｎチャネルＦＥＴ　’Ｉ’１２
により出力分枝が形成される第２の電流鏡像回路の人力
分枝を形成するｎチャネルＦＥＴ　Ｔ９のドレイン電極
へ接続される。ＦＢＴ　Ｔ９およびＴＩ２のゲート電極
は第２図に示されるクロック信号φ８により制御される
スイッチＳ２によって結合される。コンデンサＣＢがＦ
ＥＴ　Ｔ１２のゲートとソース電極の間に接続され、ス
イッチ２によりＦＥＴ　Ｔ９のゲートから絶縁されてい
る。　　　− 動作中に入力端子サンプルがサンプリング周期Ｐ、、の
間入力端子１へ供給され、クロックφ、の間スイッチＳ
１が閉じられ、それ故ＦＥＴ　Ｔ４のドレインへ印加さ
れる入力電流がＦ［ＥＴ　Ｔ８のドレインで鏡像化され
る。同時に、コンデンサＣＡがＦＥＴ　Ｔ８のゲート／
ソース電圧へ充電されるようになる。サンプリング周期
Ｐ０中の期間φ、の最後でスイッチＳ１が開くが、しか
しコンデンサＣＡの充電によってＰＥＴ　Ｔ８を通る電
流は保持される。重複しないクロック信号φ８がサンプ
リング周期Ｐ１の間に起った場合、スイッチＳ２が閉じ
られ、ＦＢＴ　Ｔ１２のドレイン電流がＰＥＴ　Ｔ９の
ドレイン電流を鏡像化する。

同時に、コンデンサＣＢがＰＥＴ　Ｔ１２のゲート／ソ
ース電位へ充電される。サンプリング周期へ中の期間φ
Ｂの最後でスイッチＳ２が開くが、しかしコンデンサＣ
Ｂの充電によってＦＡＴ　Ｔ’１２を通る電流は保持さ
れる。かくして、サンプリング周期Ｐ、、中のクロック
期間φＢの最後からサンプリング周期Ｐｎ＋１中のクロ
ック期間φＢの最初まで、この回路によって与えられる
出力電流はサンプリング周期へのクロック期間φ、の間
の入力電流と等しい。

かくして、我々が各サンプリング周期中の各φ。

クロックの間の電流であるべき電流の真の状態を定義す
る場合には、入力端子１　と出力電流■。

との間の関係は Ｉｏ　（ｎ）　＝Ｉ　Ｉ（ｎ−１） と書かれ得る。　　・ 明らかに、第１図に示された回路構成を縦続接続するこ
とにより、入力端子は１サンプリング周期より多い期間
蓄積され得る。代りに新しい入力端子が各サンプリング
周期に印加されない場合には、クロック信号波形φえと
φ、の適当な選択が１サンプリング周期蓄積よりも大き
い蓄積を与え得る。更に、入力への出力電流の選択的な
フィードバックによって、１サンプリング周期蓄積より
も大きい蓄積が達成され得る。すなわち、再循環メモリ
が出力端子６を入力端子１へ接続することにより形成さ
れ得る。

第１図に示された回路構成は、入力端子の１サンプル周
期遅延を与えるため、あるいはそのような構成を複数個
縦続接続することにより複数サンプリング周期遅延を与
えるために用いられ得る。

１サンプリング周期より小さい遅延は、Ｆ［ＥＴ　Ｔ４
およびＴ８により形成された電流鏡像回路に第２の出力
分枝を備え、この第２の出力分枝を例えばクロックφ−
Ｂ・を用いて適当にクロックすることによって達成され
得る。

入力電流と出力電流を等しくすることが望まれた場合に
は、両電流鏡像回路が１の電流比を持つかあるいは１で
はないが補足し合う電流比を持てばよい。望まれた出力
電流が入力電流の倍数あるいは約数であった場合には、
電流鏡像回路の電流比の適当な選択によって達成される
。

電流比の選択はＦＢＴの大きさの選択またはソースデジ
ェネレーションレジスタ値の選択によって普通のやり方
で達成され得る。

第３図は、次に続（第３〜５図を参照し６ての記述では
電流メモリ５４として指示された第１図に示されたよう
な回路構成と、第１の電流鏡像回路５２と、第２の電流
鏡像回路５５と、合計用結節点５３とを具えた積分器を
示す。この積分器はサンプリングミ流の形で人力信号を
受は取る入力端子５１と積分された人力が有効になる出
力端子５６を有する。

動作において、電流サンプルが入力端子５１へ供給され
、入力端子サンプルは電流鏡像回路５２の出力端子に複
製される。積分器が零に留っていると想定し、最初の電
流パルスが生じた場合にそれが電流メモリ５４に蓄積さ
れる。次のサンプリング周期に入力端子５１へ印加され
た入力端子サンプルはこのとき電流鏡像回路５５の出力
端子の電流と合計される。電流鏡像回路５５の出力端子
の電流は前のサンプリング周期の間に電流メモリ５４中
に蓄積された電流である。合計用結節点５３で合計され
た電流はこのとき電流メモリ５４の入力端子へ供給され
る。だから第１のサンプリング周期の間は積分器の出力
は零である。第２のサンプリング周期の間は、電流メモ
リ５４の出力は第１のサンプリング周期の間に印加され
た電流に等しくなり、だから積分器の出力もまた第１の
サンプリング周期の間に印加された電流に等しくなる。

また、第２のサンプリング周期の間に電流メモリ５４の
入力端子は第２のサンプリング周期の間の電流と電流メ
モリ５４の出力端子から得た第１のサンプリング周期の
間の電流との合計を受は取り、従って第３のサンプリン
グ周期の間は、電流メモリ５４の出力に等しいと想定さ
れる積分器の出力は、第１のサンプリング周期の間の電
流と第２のサンプリング周期の間の電流を加えたものに
等しくなる。それ故、この構成は連続するサンプリング
周期でのサンプル電流を連続的に加え、積分器がリセッ
トされてから起った各サンプリング周期における電流の
合計を出力端子に作り出す。これは両方の電流鏡像回路
５２および５５の利得が１に等しいことを想定する。

；れは必ずしもこの状況ではないことは明らかで、利得
は積分器に望まれた特性を与えるために選択され得る。

例えば、電流鏡像回路５５の利得が１より−小さく設定
された゛場合には損失性積分器が与えられる。電流鏡像
回路５２の利得がαに等しくまた電流鏡像回路５５の利
得がβに等しいこと、および積分器が零に設定されてか
らｎ回のサンプリング周期が経過したことを想定した場
合には、第ｎ番目のサンプリング周期の間の積分器の電
流出力はｌ０ＬＩＴ　（ｎ）・βＸ　１ｏｕｔ　（ｎ−
１）＋αＸ　Ｉ　ｔ、１（ｎ−１）となる。

第５図はαが０．５に設定され、第１の場合にはβが１
．０に設定されて第２の場合にはβが０．８に設定され
た第３図に示される積分器の応答を示す。

この第１の場合は理想的積分器を示し、第２の場合は損
失性積分器を示す。　　、 第４図は第３図に示された形の積分器のトランジスタレ
ベルの回路図である。第４図に示したように、電流鏡像
回路５２は２個の電界効果トランジスタ（ＦＥＴ）Ｔｌ
およびＴ２から形成される。、トランジスタＴ２のドレ
インにより形成される電流鏡像回路５２の出力端子は合
計用結節点５３へ接続される。トランジスタＴ４のソー
スは電流メモリ５４０入力端子である。電流メモリはト
ランジスタＴ４．　Ｔ８．　Ｔ６゜およびＴ９、コンデ
ンサＣＡおよびＣＢ、それから２個のスイッチＳｒよび
Ｓ２を具える。スイッチＳ１およびＳ２はクロック発生
器からのパルスφ、およびφ８によって動かされる。こ
れらのパルスは重複せず、サンプリング速度で生じ、す
なわちφ１とφ８パルスが各サンプリング周期中に存在
する。

積分器がリセットされることを想定すると、１サンプリ
ング周期中に入力端子５１へ印加される人力信号電流は
合計用結節点５３へ、だから電流メモリ５４０入力端子
へ印加されるトランジスタＴ２の出力端子で鏡像化され
る。サンプリング周期の第１の部分φえの間は、スイッ
チＳ１が閉じられ、従ってトランジスタＴ８がトランジ
スタＴ４へ印加される電流を鏡像化する。同時にコンデ
ンサＣＡがトランジスタＴ８のおよびまたトランジスタ
Ｔ４のゲートルソース電位まで充電する。第１の部分φ
えの最後でスイッチＳ１が開かれた場合、コンデンサＣ
Ａの充電がトランジスタＴ８のゲートルソース電位を保
持し、だから電流はそれを通って流れる。サンプリング
周期の第２の重複しない部分φ、の間は、スイッチＳ２
が閉じられ、そのときトランジスタＴ９およびＴ６が電
流鏡像回路を形成し、トランジスタＴ９は人力分枝とな
り、トランジスタＴ６が出力分枝となる。

スイッチＳ２が閉じられた場合に期間φＢの間は、トラ
ンジスタＴ６により作られた出力電流はトランジスタＴ
９へ印加される入力端子を鏡像化し、同時にコンデンサ
ＣＢがトランジスタＴ６のゲートルソース電位へ充電さ
れる。従って、スイッチＳ２が開かれた場合に、トラン
ジスタＴ６を通る電流はコンデンサＣＤに蓄積された電
圧によって保持される。それ故、サンプリング周期（ｎ
−１）の間の出力は、サンプリング周期（ｎ）中の期間
φＢまでトランジスタＴ６上に保持される。トランジス
タＴ１２のゲートルソース電位はまたコンデンサＣＢ上
の充電により決定され、積分器の出力電流はトランジス
タＴ１２を通る電流から得られる。これはトランジスタ
Ｔ６を通る電流に比例し、比例定数はトランジスタＴ６
およびＴ１２の大きさに依存する。

第４図に示した実施例では、電流鏡像回路５２はトラン
ジスタＴｌおよびＴ２で形成され、電流メモリ５４はト
ランジスタＴ４．　Ｔ８．　Ｔ６．　Ｔ９、コンデンサ
ＣＡおよびＣＢ、スイッチＳ１およびＳ２で形成され、
また電流鏡像回路５５はコンデンサＣＢとトランジスタ
Ｔ６およびＴ１２とで形成される。期間φＢの間はトラ
ンジスタＴ９がまた電流鏡像回路５５の一部を形成する
。

第４図に示した回路は一方向電流にのみ適している。参
照に関しては正および負の値を有する信号を賄うために
、まただから両方向の電流を生じるために、入力端子は
２Ｉｂｔａｓのピーク電流を取り扱うように設計され、
一方入力端子５１へ一方向性電流が存在すると想定して
、２１ｂｔａｉのビークルピーク範囲を有す・ることを
入力端子に許すバイアス電流１ｂｉｍｓに入力端子が加
えられる。第５図に示した構成は第４図に示した構成に
似ているが、しかしバイアス電流に重畳された双方向性
入力電流を処理し、同様の形すなわちバイアス電流１ｂ
ｌａｓに重畳された双方向性信号電流の形を有する出力
電流を作り出すことを可能にするバイアス電流の付加的
電源を具える。第５図において、第４図の構成要素と同
一機能を有する構成要素には同一の参照符号を付した。

第５図に示した回路はトランジスタＴ２のドレインと正
の電源線との間に電流源６０を有する。電流源６０は電
流α［ｂｉａｓを与え、ここにαはトランジスタＴ１お
よびＴ２を具える電流鏡像回路の利得である。従って、
入力端子Ｉｂｔａｓ＋１が入力端子５１へ印加された場
合、電流 α１：α（ｔｂｔａｓ＋ｔ）−αＩｂ１ａｓが線７０上
の合計用接合点５３に供給される。別の電流源６１が負
の電源線と合計用接合点５３との間に接続される。電流
α１は双方向性であるから、電流メモリの入力端子でト
ランジスタＴ４に接続されるダイオードが逆バアイスさ
れることを防止するためにそれをバイアス電流に重畳さ
れることが必要である。電源６１は線７０上の電流αｌ
へ加えられるバイアス電流を作るために配置される。電
流鏡像回路５４はトランジスタＴ４とＴ８およびＴ９と
Ｔ６によりそれぞれ形成される第１および第２の切り替
え電流鏡像回路を具える。トランジスタＴ９およびＴ６
により形成される第２の電流鏡像回路はまた電流鏡像回
路５５をも形成し、またトランジスタＴ６が電流βＩ８
０．を作り、トランジスタＴ１２が電流Ｉ□、を作るよ
うに配置される。電流■。、はＩ。＋Ｉｂｌ。に等しく
、ここで１゜は積分された入力電流である。

電流Ｉ□、はバイアス電流を含みまただから電流βＩ、
。１はβ１．□５を含むから、バイアス電流信号電流と
同様に積分されることを防止するために、電流βＩｂ１
ｎｓをトランジスタＴ６により作られた電流から減算し
、線７２を経て合計用結節点５３ヘフイードバツクされ
ることが必要である。従って、電流源６２が正の電源線
とトランジスタＴ６のドレインとの間に接続され、この
電流源６２はトランジスタＴ６により作られた電流から
減算される電流βＩｂｔａ％を作るために配置される。

トランジスタＴ９と７１２との間の電流比は１：１であ
り、だからトランジスタＴ１２により作られる電流はル
。に等しく従って１゜十Ｉｂ１ｎｓであることは注意さ
れるべきである。トランジスタＴ１３およびＴ１４によ
り形成された電流鏡像回路は１：１の電流比を有するよ
うに配設され、入力端子の方向に出力電流の方向をそろ
えるために単に反転させるように備えられる。それの備
えることは望まれる機能によって任意であり、従って入
力電流に関して出力電流の反転が望まれた場合には出力
電流はトランジスタＴＩ２のドレインから取られ得る。

最良の特性に対しては、電流鏡像回路５２および５５は
高い出力インピーダンスを持たねばならぬ。

図面では簡単化のために、電流鏡像回路は単純なトラン
ジスタの対として示されてきた。然し乍ら、電流鏡像回
路におけるトランジスタの縦続接続が電流鏡像回路の出
力インピーダンスの増加のために用いられ得る。２つの
そのような電流鏡像回路が米国特許番号第４５５０２８
４号および第４５８３０３７号に開示された。第３．４
または５図に示される配置に用いられ得る更に別の縦続
接続電流鏡像回路が第７図に示される。

第７図に示したこの電流鏡像回路は線５１０上に入力端
子を有する。この電流鏡像回路は人力分枝内に２個の縦
続接続されたトランジスタＴ５０およびＴ５２と出力分
枝内に別の２個の縦続接続されたトランジスタＴ５１お
よびＴ５３で形成され、出力端子は線５１２から得られ
る。トランジスタＴ５４を具え線５１１上に入力端子を
有する別の分枝は、トランジスタＴ５２およびＴ５３用
のバイアス電流を作るために備えられる。トランジスタ
Ｔ５４はトランジスタＴ５２およびＴ５３のゲート幅対
長さ比の１７４のゲート幅対長さ比を有する。電流鏡像
回路の分枝内のトランジスタの縦続接続を伸ばすことが
可能である。第３の縦続接続されたトランジスタが接続
され得て、その場合には人力および出力分枝の第３のト
ランジスタをバイアスするために、更に別のバイアス分
枝が必要である。この更に別のバイアス分枝のトランジ
スタは第３のトランジスタのゲート幅対長さ比の１７９
のゲート幅対長さ比を有する。これらのバイアスする配
置は電流鏡像回路への人力信号に対して最大のダイナミ
ックレンジを有する。最大のダイナミックレンジを要求
されない場合には、縦続接続されたトランジスタは固定
したバイアス電位から供給され得る。電流鏡像回路を改
良するために電流鏡像回路に為され得るその他の修正は
動的要素の整合であって、それによって人力および出力
分枝が所定のクロック速度と得られる出力電流で連続的
に交換される。この技術は電流鏡像回路の２つの分枝の
間のトランジスタの不整合を補償するために用いられ得
る。

動的要素の整合については、１９８３年６月１６日付の
１１エレクトロニクス”中のＲｕｄｙ　ｖａｎ　ｄｅ　
Ｐｌａｓｓｃｈｅによる“動的要素の整合グチツブ上に
釣合のない変換器を置く′と題される文章に記載されて
いる。

本発明は理想的な積分器と損失性積分器の両者への応用
について述べられたが、然し乍ら、本発明の応用の分野
は回路のこの特別の形式のかなたへ伸びる。例えば、切
り替えコンデンサ技術によって製作され得るいかなる信
号処理回路でも、切り替え電流技術としてここに参照さ
れた本発明に従った技術を用いる等価な構成を有する。

従って、切り替えコンデンサ形回路内の電荷の取り扱い
は切り替え電流鏡回路内の電流の取り扱いによって置き
換えられ得る。丁度電荷がサンプリングされたバイアス
上に加算されまた減算され得るように、電流もサンプリ
ングされたバイアス上に加算されまた減算され得る。

この開示を読むことにより、その他の修正がこの技術に
熟達した人には解かるであろう。そのような修正は、サ
ンプリングされたアナログ電気信号処理システムおよび
その構成部品の配設、製造および使用で既に知られた他
の特徴を含み、それはここに既に述べられた特徴の代わ
りにまたは加えて使用され得る。

【図面の簡単な説明】

第１図はサンプリングされたアナログ信号蓄積のための
本発明に従った回路構成の一実施例の回路であり、 第２図は第１図の実施例中のスイッチを制御するための
クロック信号を示し、 第３図は本発明に従った回路構成がその中に組み込まれ
た積分器をブロック図の形で示し、第４図は第３図に示
した積分器の第１のトランジスタレベルの実施例であり
、 第５図は正および負極性の両極性の信号に対する準備を
有する第３図に示した積分器の第２のトランジスタレベ
ルの実施例であり、 第６図は第５図に示した積分器の応答を図解する曲線を
示し、 第７図は第３，４または５図に示した積分器に用いるの
に適した電流鏡像回路の実施例を示す。 １．５１・・・入力端子　　　６，５６・・・出力端子
５２、５５・・・電流鏡像回路　５３・・・合計用結節
点５４・・・電流メモＵ　　　　　６０．６１．６２・
・・電流源７０、、７２．５１０．５１１．５１２・・
・線特許出願人　・エヌ・ベー・フィリップス・フルー
イランベンファブリケン Ｆｉｇ・１・　　　　　　９ 〜・２・ ２づ 〜・４・　　” 、〃 グ１ ＣＵＲＲＥＮＴ 〜

Claims (1)

1. 【特許請求の範囲】 １、電流入力端子、電流出力端子、第１と第２の重複し
   ないクロック信号により制御される第１と第２のスイッ
   チ、および第１と第２の蓄積セルを具えるサンプリング
   されたアナログ電流蓄積用回路において、電流入力端子
   は第１のスイッチにより第１の蓄積セルへ結合され、ま
   た第１の蓄積セルは第２のスイッチにより第２の蓄積セ
   ルへ結合され、第２の蓄積セルの出力端子が電流出力端
   子へ結合されているサンプリングされたアナログ電流蓄
   積用回路。 ２、各蓄積セルがゲートとソース電極との間にコンデン
   サを有するトランジスタを含む請求項１記載のサンプリ
   ングされたアナログ電流蓄積用回路。 ３、各蓄積セル中で電界効果トランジスタが電流鏡像回
   路の出力分枝を形成する請求項２記載のサンプリングさ
   れたアナログ電流蓄積用回路。 ４、第１および第２のスイッチが電流鏡像回路の入力お
   よび出力の分枝を孤立させるために配置され、第１の電
   流鏡像回路の出力分枝が第２の電流鏡像回路の入力分枝
   へ接続される請求項３記載のサンプリングされたアナロ
   グ電流蓄積用回路。 ５、電流鏡像回路の少なくとも１つがそれの入力分枝と
   出力分枝の間の１でない電流比を有する請求項３または
   ４記載のサンプリングされたアナログ電流蓄積用回路。 ６、第２の電流鏡像回路が複数の出力分枝を有する請求
   項３〜５のいずれか１項記載のサンプリングされたアナ
   ログ電流蓄積用回路。