JP7510976B2 - Image sensor and its manufacturing method - Google Patents

Image sensor and its manufacturing method Download PDF

Info

Publication number
JP7510976B2
JP7510976B2 JP2022123730A JP2022123730A JP7510976B2 JP 7510976 B2 JP7510976 B2 JP 7510976B2 JP 2022123730 A JP2022123730 A JP 2022123730A JP 2022123730 A JP2022123730 A JP 2022123730A JP 7510976 B2 JP7510976 B2 JP 7510976B2
Authority
JP
Japan
Prior art keywords
pillar
structures
pillar structures
layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022123730A
Other languages
Japanese (ja)
Other versions
JP2023152268A (en
Inventor
何偲瑜
鄭嶽青
張育淇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Publication of JP2023152268A publication Critical patent/JP2023152268A/en
Application granted granted Critical
Publication of JP7510976B2 publication Critical patent/JP7510976B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、イメージセンサ及びそのイメージセンサの製造方法に関する。 The present invention relates to an image sensor and a method for manufacturing the image sensor.

一般的なイメージセンサは、通常、マイクロレンズ層と半導体基板とを有し、マイクロレンズ層は、半導体基板の上方に位置する。光はマイクロレンズ層を通過し、半導体基板内のフォトダイオードに吸収され得る。ただし、マイクロレンズ層と半導体基板とは屈折率が異なっている。また、光がマイクロレンズ層や半導体基板を通過する際に、光の反射が発生し得る。その結果、半導体基板中のフォトダイオードに吸収される光が減少する。また、光の回折により、光がマイクロレンズ層や半導体基板を通過する際にイメージセンサがペタルフレアを発生することがあり、これによりイメージセンサの性能が低下する。 A typical image sensor usually has a microlens layer and a semiconductor substrate, and the microlens layer is located above the semiconductor substrate. Light passes through the microlens layer and can be absorbed by the photodiode in the semiconductor substrate. However, the microlens layer and the semiconductor substrate have different refractive indices. In addition, when light passes through the microlens layer or the semiconductor substrate, reflection of the light can occur. As a result, less light is absorbed by the photodiode in the semiconductor substrate. In addition, due to diffraction of light, the image sensor can generate petal flare when light passes through the microlens layer or the semiconductor substrate, which reduces the performance of the image sensor.

本開示の一態様は、イメージセンサを提供する。イメージセンサは、半導体基板、ピラーアレイ層、平面層、及びマイクロレンズ層を含む。半導体基板は、第１のフォトダイオード及び第２のフォトダイオードを含む。ピラーアレイ層は、半導体基板上に配置され、ピラーアレイ層は、第１フォトダイオードの上方に配置された第１ピラーアレイと、第２フォトダイオードの上方に配置された第２ピラーアレイとを含む。第１のピラーアレイは複数の第１のピラー構造を含み、第２のピラーアレイは複数の第２のピラー構造を含み、全ての第１のピラー構造は第１の高さを有し、全ての第２のピラー構造は第２の高さを有する。ピラーアレイ層は、以下の条件の少なくとも１つを満たす。（１）それぞれの第１のピラー構造の第１の高さが、それぞれの第２のピラー構造の第２の高さと異なる。（２）２つの第１のピラー構造の間のピッチが、２つの第２のピラー構造の間のピッチと異なる。（３）それぞれの第１のピラー構造の形状が、それぞれの第２のピラー構造の形状と異なる。平面層はピラーアレイ層上に配置される。マイクロレンズ層は平面層上に配置される。 One aspect of the present disclosure provides an image sensor. The image sensor includes a semiconductor substrate, a pillar array layer, a planar layer, and a microlens layer. The semiconductor substrate includes a first photodiode and a second photodiode. The pillar array layer is disposed on the semiconductor substrate, and includes a first pillar array disposed above the first photodiode and a second pillar array disposed above the second photodiode. The first pillar array includes a plurality of first pillar structures, and the second pillar array includes a plurality of second pillar structures, all of the first pillar structures having a first height, and all of the second pillar structures having a second height. The pillar array layer satisfies at least one of the following conditions. (1) The first height of each of the first pillar structures is different from the second height of each of the second pillar structures. (2) The pitch between the two first pillar structures is different from the pitch between the two second pillar structures. (3) The shape of each of the first pillar structures is different from the shape of each of the second pillar structures. The planar layer is disposed on the pillar array layer. The microlens layer is disposed on the planar layer.

本開示のいくつかの実施形態によれば、それぞれの第１のピラー構造の第１の高さは、０．１μｍ～１．６μｍの範囲であり、それぞれの第２のピラー構造の第２の高さは、０．１μｍ～１．６μｍの範囲である。 According to some embodiments of the present disclosure, the first height of each first pillar structure is in the range of 0.1 μm to 1.6 μm, and the second height of each second pillar structure is in the range of 0.1 μm to 1.6 μm.

本開示のいくつかの実施形態によれば、２つの第１のピラー構造の間のピッチは、０．３μｍ～０．５μｍの範囲であり、２つの第２のピラー構造の間のピッチは、０．３μｍ～０．５μｍの範囲である。 According to some embodiments of the present disclosure, the pitch between the two first pillar structures is in the range of 0.3 μm to 0.5 μm, and the pitch between the two second pillar structures is in the range of 0.3 μm to 0.5 μm.

本開示のいくつかの実施形態によれば、第１の方向における２つの第１のピラー構造の間のピッチが、第１の方向における２つの第２のピラー構造の間のピッチよりも大きく、第２の方向における２つの第１のピラー構造の間のピッチが、第２の方向における２つの第２のピラー構造の間のピッチと同じであり、第１の方向は、第２の方向に対して略垂直である。 According to some embodiments of the present disclosure, the pitch between two first pillar structures in a first direction is greater than the pitch between two second pillar structures in the first direction, the pitch between two first pillar structures in a second direction is the same as the pitch between two second pillar structures in the second direction, and the first direction is substantially perpendicular to the second direction.

本開示のいくつかの実施形態によれば、第１の方向における２つの第１のピラー構造の間のピッチが、第１の方向における２つの第２のピラー構造の間のピッチよりも大きく、第２の方向における２つの第１のピラー構造の間のピッチが、第２の方向における２つの第２のピラー構造の間のピッチよりも大きく、第１の方向は、第２の方向に対して略垂直である。 According to some embodiments of the present disclosure, the pitch between two first pillar structures in a first direction is greater than the pitch between two second pillar structures in the first direction, the pitch between two first pillar structures in a second direction is greater than the pitch between two second pillar structures in the second direction, and the first direction is substantially perpendicular to the second direction.

本開示のいくつかの実施形態によれば、第１の方向における２つの第１のピラー構造の間のピッチが、第１の方向における２つの第２のピラー構造の間のピッチよりも大きく、第２の方向における２つの第１のピラー構造の間のピッチが、第２の方向における２つの第２のピラー構造の間のピッチよりも小さく、第１の方向は第２の方向に対して略垂直である。 According to some embodiments of the present disclosure, the pitch between two first pillar structures in a first direction is greater than the pitch between two second pillar structures in the first direction, the pitch between two first pillar structures in a second direction is less than the pitch between two second pillar structures in the second direction, and the first direction is substantially perpendicular to the second direction.

本開示のいくつかの実施形態によれば、第１のピラーアレイの配置はＡ×Ｂ配列であり、第２のピラーアレイの配置はＣ×Ｄ配列であり、Ａ、Ｂ、Ｃ、Ｄは正の整数であり、ＡとＢとは同じか異なり、かつＣとＤとは同じか異なる。 According to some embodiments of the present disclosure, the first pillar array is arranged in an AxB arrangement and the second pillar array is arranged in a CxD arrangement, where A, B, C, and D are positive integers, A and B are the same or different, and C and D are the same or different.

本開示のいくつかの実施形態によれば、Ａ、Ｂ、Ｃ、及びＤは、４～９の範囲である。 According to some embodiments of the present disclosure, A, B, C, and D range from 4 to 9.

本開示のいくつかの実施形態によれば、第１のピラー構造のそれぞれの上面の形状は、矩形、円形、正方形、又は楕円形状であり、第２のピラー構造のそれぞれの上面の形状は、矩形、円形、正方形、又は楕円形状である。 According to some embodiments of the present disclosure, the shape of the top surface of each of the first pillar structures is rectangular, circular, square, or elliptical, and the shape of the top surface of each of the second pillar structures is rectangular, circular, square, or elliptical.

本開示のいくつかの実施形態によれば、第１のピラー構造のそれぞれの底面の形状は、矩形、円形、正方形、又は楕円形状であり、第２のピラー構造のそれぞれの底面の形状は、矩形、円形、正方形、又は楕円形状である。 According to some embodiments of the present disclosure, the shape of the bottom surface of each of the first pillar structures is rectangular, circular, square, or elliptical, and the shape of the bottom surface of each of the second pillar structures is rectangular, circular, square, or elliptical.

本開示のいくつかの実施形態によれば、それぞれの第１のピラー構造の上面の幅は、それぞれの第１のピラー構造の底面の幅未満であり、かつ、それぞれの第２のピラー構造の上面の幅は、それぞれの第２のピラー構造の底面の幅未満である。 According to some embodiments of the present disclosure, the width of the top surface of each first pillar structure is less than the width of the bottom surface of each first pillar structure, and the width of the top surface of each second pillar structure is less than the width of the bottom surface of each second pillar structure.

本開示のいくつかの実施形態によれば、それぞれの第１のピラー構造の上面の幅は、０．１６μｍ～０．４μｍの範囲であり、それぞれの第１のピラー構造の底面の幅は０．２μｍ～０．５μｍの範囲であり、それぞれの第２のピラー構造の上面の幅は、０．１６μｍ～０．４μｍの範囲であり、それぞれの第２のピラー構造の底面の幅は０．２μｍ～０．５μｍの範囲である。 According to some embodiments of the present disclosure, the width of the top surface of each first pillar structure is in the range of 0.16 μm to 0.4 μm, the width of the bottom surface of each first pillar structure is in the range of 0.2 μm to 0.5 μm, the width of the top surface of each second pillar structure is in the range of 0.16 μm to 0.4 μm, and the width of the bottom surface of each second pillar structure is in the range of 0.2 μm to 0.5 μm.

本開示のいくつかの実施形態によれば、全ての第１のピラー構造は同一であり、全ての第２のピラー構造は同一であり、第１のピラー構造は、第２のピラー構造と異なる。 According to some embodiments of the present disclosure, all of the first pillar structures are identical, all of the second pillar structures are identical, and the first pillar structures are different from the second pillar structures.

本開示のいくつかの実施形態によれば、第１のピラー構造の屈折率は、１．４～１．６の範囲にあり、第２のピラー構造の屈折率は、１．４～１．６の範囲である。 According to some embodiments of the present disclosure, the refractive index of the first pillar structure is in the range of 1.4 to 1.6, and the refractive index of the second pillar structure is in the range of 1.4 to 1.6.

本開示のいくつかの実施形態によれば、平面層の厚さは３．３μｍ～３．９μｍの範囲である。 According to some embodiments of the present disclosure, the thickness of the planar layer ranges from 3.3 μm to 3.9 μm.

本開示のいくつかの実施形態によれば、ピラーアレイ層の材料は平面層の材料とは異なる。 According to some embodiments of the present disclosure, the material of the pillar array layer is different from the material of the planar layer.

本開示のいくつかの実施形態によれば、イメージセンサは、９２０ｎｍ～９６０ｎｍの範囲の波長を有する光を受光するように構成される。 According to some embodiments of the present disclosure, the image sensor is configured to receive light having a wavelength in the range of 920 nm to 960 nm.

本開示のいくつかの実施形態によれば、半導体基板は、第３のフォトダイオードをさらに含み、第３のフォトダイオードの上方のピラーアレイ層の部分は、いかなるピラー構造も含まない。 According to some embodiments of the present disclosure, the semiconductor substrate further includes a third photodiode, and the portion of the pillar array layer above the third photodiode does not include any pillar structures.

本開示の一態様は、以下の工程を含むイメージセンサの製造方法を提供する。第１のフォトダイオード及び第２のフォトダイオードを含む半導体基板を調達する。光透過層を半導体基板上に形成する。光透過層を、ピラーアレイ層を形成するためにモールドによりインプリントする。ピラーアレイ層は、第１のフォトダイオードの上方に配置された第１のピラーアレイと、第２のフォトダイオードの上方に配置された第２のピラーアレイとを含む。第１のピラーアレイは複数の第１のピラー構造を含み、第２のピラーアレイは複数の第２のピラー構造を含み、全ての第１のピラー構造は第１の高さを有し、全ての第２のピラー構造は第２の高さを有する。ピラーアレイ層は、以下の条件の少なくとも１つを満たす。（１）それぞれの第１のピラー構造の第１の高さが、それぞれの第２のピラー構造の第２の高さと異なる。（２）２つの第１のピラー構造の間のピッチが、２つの第２のピラー構造の間のピッチと異なる。（３）それぞれの第１のピラー構造の形状が、それぞれの第２のピラー構造の形状と異なる。平面層をピラーアレイ層上に形成する。マイクロレンズ層を平面層上に形成する。 One aspect of the present disclosure provides a method for manufacturing an image sensor, the method including the following steps: Procure a semiconductor substrate including a first photodiode and a second photodiode; Form a light-transmitting layer on the semiconductor substrate; Imprint the light-transmitting layer with a mold to form a pillar array layer; The pillar array layer includes a first pillar array disposed above the first photodiode and a second pillar array disposed above the second photodiode; The first pillar array includes a plurality of first pillar structures, the second pillar array includes a plurality of second pillar structures, all of the first pillar structures have a first height, and all of the second pillar structures have a second height. The pillar array layer satisfies at least one of the following conditions: (1) The first height of each of the first pillar structures is different from the second height of each of the second pillar structures; (2) The pitch between the two first pillar structures is different from the pitch between the two second pillar structures. (3) The shape of each of the first pillar structures is different from the shape of each of the second pillar structures. A planar layer is formed on the pillar array layer. A microlens layer is formed on the planar layer.

本開示のいくつかの実施形態によれば、この方法は、ピラーアレイ層を形成するためにモールドによって光透過層をインプリントした後、ピラーアレイ層を形成するために光透過層に硬化操作を実行すること、をさらに含む。 According to some embodiments of the present disclosure, the method further includes performing a curing operation on the light-transmitting layer to form the pillar array layer after imprinting the light-transmitting layer with the mold to form the pillar array layer.

本開示の態様は、添付の図と共に読むと以下の詳細な説明から最もよく理解される。業界の標準的な慣行に従って、様々な構成が縮尺通りには描かれていないことに留意されたい。実際、様々な構成の寸法は、説明を明瞭にするために任意に拡大または縮小され得る。 Aspects of the present disclosure are best understood from the following detailed description when read in conjunction with the accompanying figures. It should be noted that, in accordance with standard industry practice, the various features have not been drawn to scale. In fact, the dimensions of the various features may be arbitrarily expanded or reduced for clarity of illustration.

本発明のいくつかの実施形態によるイメージセンサの断面図である。1 is a cross-sectional view of an image sensor according to some embodiments of the present invention.

図１Ａのピラーアレイ層の上面図である。FIG. 1B is a top view of the pillar array layer of FIG.

本発明のいくつかの実施形態によるイメージセンサの断面図である。1 is a cross-sectional view of an image sensor according to some embodiments of the present invention.

図２Ａのピラーアレイ層の上面図である。FIG. 2B is a top view of the pillar array layer of FIG. 2A. 図２Ａのピラーアレイ層の上面図である。FIG. 2B is a top view of the pillar array layer of FIG. 2A.

本発明のいくつかの実施形態によるイメージセンサの断面図である。1 is a cross-sectional view of an image sensor according to some embodiments of the present invention.

図３Ａのピラーアレイ層の上面図である。FIG. 3B is a top view of the pillar array layer of FIG. 3A.

本発明のいくつかの実施形態によるピラーアレイ層の上面図である。FIG. 2 is a top view of a pillar array layer according to some embodiments of the present invention.

本発明のいくつかの代替実施形態による第１のピラーアレイ又は第２のピラーアレイの上面図である。1A-1C are top views of the first pillar array or the second pillar array according to some alternative embodiments of the present invention. 本発明のいくつかの代替実施形態による第１のピラーアレイ又は第２のピラーアレイの上面図である。1A-1C are top views of the first pillar array or the second pillar array according to some alternative embodiments of the present invention.

本発明のいくつかの実施形態によるピラーアレイ層の上面図である。FIG. 2 is a top view of a pillar array layer according to some embodiments of the present invention.

図６のピラーアレイ層を含むイメージセンサの断面図であり、図６のＡ－Ａ’線に沿う断面図である。7 is a cross-sectional view of an image sensor including the pillar array layer of FIG. 6, taken along line A-A' of FIG. 6.

本発明のいくつかの実施形態によるイメージセンサの製造方法のフローチャートである。4 is a flow chart of a method for manufacturing an image sensor according to some embodiments of the present invention.

本発明のいくつかの実施形態によるイメージセンサの製造方法の工程における断面図である。1A-1D are cross-sectional views of steps in a method for manufacturing an image sensor according to some embodiments of the present invention. 本発明のいくつかの実施形態によるイメージセンサの製造方法の工程における断面図である。1A-1D are cross-sectional views of steps in a method for manufacturing an image sensor according to some embodiments of the present invention. 本発明のいくつかの実施形態によるイメージセンサの製造方法の工程における断面図である。1A-1D are cross-sectional views of steps in a method for manufacturing an image sensor according to some embodiments of the present invention. 本発明のいくつかの実施形態によるイメージセンサの製造方法の工程における断面図である。1A-1D are cross-sectional views of steps in a method for manufacturing an image sensor according to some embodiments of the present invention. 本発明のいくつかの実施形態によるイメージセンサの製造方法の工程における断面図である。1A-1D are cross-sectional views of steps in a method for manufacturing an image sensor according to some embodiments of the present invention.

以下の開示は、提供された主題の異なる特徴を実施するための多くの異なる実施形態又は実施例を提供する。本開示を単純化するために構成要素および配置の具体例を以下に記載する。これらは、もちろん、単なる例であり、限定することを意図するものではない。
例えば、以下の説明における第２の構成の上またはそれをまたぐ第１の構成の形成は、第１および第２の構成が直接接触して形成される実施形態を含むことができ、また、第１および第２の構成が直接接触しないように、第１の構成と第２の構成との間に追加の構成が形成され得る実施形態を含んでもよい。加えて、本開示は、種々の実施例において参照番号および／または文字を繰り返してもよい。この繰り返しは、単純化および明瞭化を目的としており、それ自体では、説明される様々な実施形態および／または構成間の関係を示すものではない。任意の要素／構成要素の数は単なる例示のためのものであり、本開示を限定する意図はないことを理解されたい。 The following disclosure provides many different embodiments or examples for implementing different features of the provided subject matter. Specific examples of components and arrangements are described below to simplify the disclosure. These are, of course, merely examples and are not intended to be limiting.
For example, the formation of a first structure on or across a second structure in the following description can include embodiments in which the first and second structures are formed in direct contact, and can also include embodiments in which an additional structure may be formed between the first and second structures such that the first and second structures are not in direct contact. In addition, the present disclosure may repeat reference numbers and/or letters in various examples. This repetition is for the purposes of simplicity and clarity, and does not in itself indicate a relationship between the various embodiments and/or structures being described. It should be understood that any element/component numbers are for illustration purposes only, and are not intended to limit the present disclosure.

さらに、上や下など（「下」、「下方」、「下部」、「上方」、「上部」など）の空間的に相対的な用語は、図に例示されるように、ある要素または構成と別の要素または構成との関係を記述するためのものであり、説明を容易にするために本明細書で使用され得る。空間的に相対的な用語は、図に描かれた向きに加えて、使用中または動作中の装置の異なる向きを包含することを意図する。装置は、他の方向を向いていてもよく（９０度または他の向きに回転してもよく）、本明細書で使用される空間的に相対的な記述子（ｄｅｓｃｒｉｐｔｏｒｓ）も同様に解されてもよい。 Additionally, spatially relative terms such as above and below (e.g., "below," "lower," "upper," "top," etc.) are intended to describe the relationship of one element or feature to another, as illustrated in the figures, and may be used herein for ease of description. The spatially relative terms are intended to encompass different orientations of the device in use or operation in addition to the orientation depicted in the figures. The device may be otherwise oriented (rotated 90 degrees or at other orientations) and the spatially relative descriptors used herein may be interpreted similarly.

本開示のイメージセンサは、複数のピラー構造を有するピラーアレイ層を含み、前記ピラー構造がテーパー構造を有する。これらのピラー構造の屈折率はスムーズに変化する。そのため、光Ｌがマイクロレンズとフォトダイオードとの間のピラーアレイ層を通ってイメージセンサに入射した後、光Ｌが反射しにくくなるため、光Ｌの経路を広げることができ、フォトダイオードの光吸収率やイメージセンサの性能を高めることができる。また、ピラーアレイ層の複数のピラーアレイ間で高さ、ピッチ、形状を異ならせることができるため、光Ｌの回折により発生するペタルフレアを低減することができる。 The image sensor disclosed herein includes a pillar array layer having multiple pillar structures, and the pillar structures have a tapered structure. The refractive index of these pillar structures changes smoothly. Therefore, after light L passes through the pillar array layer between the microlens and the photodiode and enters the image sensor, the light L is less likely to be reflected, so the path of the light L can be widened, and the light absorption rate of the photodiode and the performance of the image sensor can be improved. In addition, the height, pitch, and shape can be made different between the multiple pillar arrays in the pillar array layer, so petal flare caused by diffraction of light L can be reduced.

図１Ａは、本開示のいくつかの実施形態によるイメージセンサ１００の断面図である。イメージセンサ１００は、半導体基板１１０と、ピラーアレイ層１２０と、平面層１３０と、マイクロレンズ層１４０とを含む。半導体基板１１０は、第１のフォトダイオード１１２ａと第２のフォトダイオード１１２ｂとを含む。第２のフォトダイオード１１２ｂは、方向Ｘに沿って第１のフォトダイオード１１２ａの脇に配置されている。第１のフォトダイオード１１２ａと第２のフォトダイオード１１２ｂとは、シールド素子１１４によって分離されている。シールド素子１１４は、第１のフォトダイオード１１２ａと第２のフォトダイオード１１２ｂ間の光の干渉を回避するように構成されている。第１のフォトダイオード１１２ａおよび／または第２のフォトダイオード１１２ｂは、Ｓｉフォトダイオード、ＧｅオンＳｉフォトダイオード、または他の適切なフォトダイオードからなっていてもよい。ピラーアレイ層１２０は、半導体基板１１０上に配置されている。ピラーアレイ層１２０は、第１のピラーアレイ１２２ａと第２のピラーアレイ１２２ｂとを含むピラーアレイ１２２を含む。第２のピラーアレイ１２２ｂは、方向Ｘに沿って第１のピラーアレイ１２２ａの脇に配置されている。平面層１３０は、ピラーアレイ層１２０上に配置されている。具体的には、平面層１３０は、第１フォトダイオード１１２ａ、第２のフォトダイオード１１２ｂ、及び半導体基板１１０を覆っている。マイクロレンズ層１４０は、平面層１３０上に配置されている。つまり、ピラーアレイ層１２０は、平面層１３０に埋め込まれており、半導体基板１１０とマイクロレンズ層１４０との間にある。マイクロレンズ層１４０は、複数のマイクロレンズを含み、外部の光Ｌを受光するように構成されている。マイクロレンズ層１４０のそれぞれのマイクロレンズは、第１のピラーアレイ１２２ａおよび第１のフォトダイオード１１２ａと方向Ｚに整列し、マイクロレンズ層１４０のマイクロレンズのそれぞれは、方向Ｚにおいて、第２のピラーアレイ１２２ｂおよび第２のフォトダイオード１１２ｂと整列する。光Ｌは、マイクロレンズ層１４０、平面層１３０、及びピラーアレイ層１２０をＺ方向に沿って通過できて、半導体基板１１０内の第１のフォトダイオード１１２ａ及び第２のフォトダイオード１１２ｂに向かうことができる。いくつかの実施形態では、イメージセンサ１００は、９３０、９４０、または９５０ｎｍなどの９２０ｎｍ～９６０ｎｍの範囲の波長を有する光Ｌを受光するように構成されている。 1A is a cross-sectional view of an image sensor 100 according to some embodiments of the present disclosure. The image sensor 100 includes a semiconductor substrate 110, a pillar array layer 120, a planar layer 130, and a microlens layer 140. The semiconductor substrate 110 includes a first photodiode 112a and a second photodiode 112b. The second photodiode 112b is disposed beside the first photodiode 112a along a direction X. The first photodiode 112a and the second photodiode 112b are separated by a shielding element 114. The shielding element 114 is configured to avoid optical interference between the first photodiode 112a and the second photodiode 112b. The first photodiode 112a and/or the second photodiode 112b may be Si photodiodes, Ge-on-Si photodiodes, or other suitable photodiodes. The pillar array layer 120 is disposed on the semiconductor substrate 110. The pillar array layer 120 includes a pillar array 122 including a first pillar array 122a and a second pillar array 122b. The second pillar array 122b is disposed beside the first pillar array 122a along the direction X. The planar layer 130 is disposed on the pillar array layer 120. Specifically, the planar layer 130 covers the first photodiode 112a, the second photodiode 112b, and the semiconductor substrate 110. The microlens layer 140 is disposed on the planar layer 130. That is, the pillar array layer 120 is embedded in the planar layer 130 and is between the semiconductor substrate 110 and the microlens layer 140. The microlens layer 140 includes a plurality of microlenses and is configured to receive external light L. Each microlens of the microlens layer 140 is aligned with the first pillar array 122a and the first photodiode 112a in the direction Z, and each microlens of the microlens layer 140 is aligned with the second pillar array 122b and the second photodiode 112b in the direction Z. Light L can pass through the microlens layer 140, the planar layer 130, and the pillar array layer 120 along the Z direction and can be directed to the first photodiode 112a and the second photodiode 112b in the semiconductor substrate 110. In some embodiments, the image sensor 100 is configured to receive light L having a wavelength in the range of 920 nm to 960 nm, such as 930, 940, or 950 nm.

なお、図１Ａを参照されたい。ピラーアレイ層１２０の第１のピラーアレイ１２２ａは、第１のフォトダイオード１１２ａの上方に配置され、ピラーアレイ層１２０の第２のピラーアレイ１２２ｂは、第２のフォトダイオード１１２ｂの上方に配置されている。第１のピラーアレイ１２２ａは、複数の第１のピラー構造１２４ａを含み、全ての第１のピラー構造１２４ａは、第１の高さＨ１を有する。第２のピラーアレイ１２２ｂは、複数の第２のピラー構造１２４ｂを含み、全ての第２ピラー構造１２４ｂは、第２の高さＨ２を有する。一実施形態では、それぞれの第１のピラー構造１２４ａの第１の高さＨ１は、図１Ａに示すように、各第２のピラー構造１２４ｂの第２の高さＨ２とは異なる。本実施形態では、光Ｌの回折により発生するペタルフレアを低減できる。例えば、ピラーアレイ層１２０に印加される波長が約９４０ｎｍの場合、ペタルフレアを約２５％減少させ、イメージセンサ１００の量子効率を約２０％に維持できる。いくつかの実施形態では、第１の高さＨ１および第２の高さＨ２は、それぞれ、０．１２、０．１３、０．１４、または０．１５μｍなどの０．１μｍ～１．６μｍの範囲にある。 Please refer to FIG. 1A. The first pillar array 122a of the pillar array layer 120 is disposed above the first photodiode 112a, and the second pillar array 122b of the pillar array layer 120 is disposed above the second photodiode 112b. The first pillar array 122a includes a plurality of first pillar structures 124a, and all the first pillar structures 124a have a first height H1. The second pillar array 122b includes a plurality of second pillar structures 124b, and all the second pillar structures 124b have a second height H2. In one embodiment, the first height H1 of each first pillar structure 124a is different from the second height H2 of each second pillar structure 124b, as shown in FIG. 1A. In this embodiment, petal flare caused by diffraction of light L can be reduced. For example, when the wavelength applied to the pillar array layer 120 is about 940 nm, the petal flare can be reduced by about 25% and the quantum efficiency of the image sensor 100 can be maintained at about 20%. In some embodiments, the first height H1 and the second height H2 are each in the range of 0.1 μm to 1.6 μm, such as 0.12, 0.13, 0.14, or 0.15 μm.

いくつかの実施形態では、ピラーアレイ層１２０の第１のピラー構造１２４ａおよび第２のピラー構造１２４ｂの屈折率は、それぞれ１．４～１．６の範囲、例えば１．５である。図１Ａの光Ｌ（下記の図２Ａおよび図３Ａにおいても）は、単に説明を容易にするために示されているに過ぎず、光Ｌが、ある媒質から別の媒質に入射すると、光Ｌの進行方向が変化することが理解できる。いくつかの実施形態では、マイクロレンズ層１４０の屈折率が平面層１３０の屈折率未満であり、平面層１３０の屈折率がピラーアレイ層１２０の屈折率未満であり、かつピラーアレイ層１２０の屈折率が半導体基板１１０の屈折率未満である。具体的には、ピラー構造１２４ａ，１２４ｂがテーパー構造を有することにより、イメージセンサ１００の屈折率が上から下に向かって徐々に増加するため、半導体基板１１０内の第１フォトダイオード１１２ａ及び第２フォトダイオード１１２ｂに向かって、光Ｌがマイクロレンズ層１４０、平面層１３０、ピラーアレイ層１２０を通過する際に、光Ｌの反射の可能性を低減できる。また、それぞれの第１のピラー構造１２４ａの第１の高さＨ１は、それぞれの第２のピラー構造１２４ｂの第２の高さＨ２と異なるため、光Ｌの回折はイメージセンサ１００のペタルフレアを低減するように改善でき、これによりイメージセンサ１００の性能を高めることができる。いくつかの実施形態では、ピラーアレイ層１２０の第１のピラー構造１２４ａおよび第２のピラー構造１２４ｂは、ＳｉＯ２およびＳｉＮなどの誘電体材料を含む材料で構成してもよい。 In some embodiments, the refractive index of the first pillar structure 124a and the second pillar structure 124b of the pillar array layer 120 is in the range of 1.4 to 1.6, for example 1.5. The light L in FIG. 1A (and also in FIG. 2A and FIG. 3A below) is shown merely for ease of explanation, and it is understood that the light L changes direction when it enters from one medium to another. In some embodiments, the refractive index of the microlens layer 140 is less than the refractive index of the planar layer 130, which is less than the refractive index of the pillar array layer 120, which is less than the refractive index of the semiconductor substrate 110. Specifically, the tapered structure of the pillar structures 124a and 124b gradually increases the refractive index of the image sensor 100 from top to bottom, thereby reducing the possibility of reflection of the light L when the light L passes through the microlens layer 140, the planar layer 130, and the pillar array layer 120 toward the first photodiode 112a and the second photodiode 112b in the semiconductor substrate 110. Also, the first height H1 of each of the first pillar structures 124a is different from the second height H2 of each of the second pillar structures 124b, so that the diffraction of the light L can be improved to reduce petal flare of the image sensor 100, thereby improving the performance of the image sensor 100. In some embodiments, the first pillar structures 124a and the second pillar structures 124b of the pillar array layer 120 may be made of materials including dielectric materials such as SiO2 and SiN.

図１Ａに示すように、ピラーアレイ層１２０の第１のピラー構造１２４ａ及び第２のピラー構造１２４ｂはテーパーのついた形状である。具体的には、第１のピラー構造１２４ａの上面の幅Ｗａ１は、それぞれの第１のピラー構造１２４ａの底面の幅Ｗａ２よりも小さい。それぞれの第２のピラー構造１２４ｂの上面の幅Ｗｂ１は、それぞれの第２のピラー構造１２４ｂの底面の幅Ｗｂ２よりも小さい。第１のピラー構造１２４ａ及び第２のピラー構造１２４ｂはテーパのついた構造であるため、第１のピラー構造１２４ａ及び第２のピラー構造１２４ｂの屈折率（上から下へ）が滑らかに増加し、これにより、第１のピラー構造１２４ａ及び第２のピラー構造１２４ｂが反射防止効果を発揮し、光Ｌの経路を延長することができる。その結果、半導体基板１１０における第１のフォトダイオード１１２ａおよび第２のフォトダイオード１１２ｂは、所望の量の光Ｌを吸収してイメージセンサ１００の性能を高めることができる。いくつかの実施形態では、それぞれの第１のピラー構造１２４ａの上面の幅Ｗａ１は０．１６μｍ～０．４μｍの範囲であり、それぞれの第１のピラー構造１２４ａの底面の幅Ｗａ２は０．２μｍ～０．５μｍの範囲である。いくつかの実施形態では、それぞれの第２のピラー構造１２４ｂの上面の幅Ｗｂ１は０．１６μｍ～０．４μｍの範囲であり、それぞれの第２のピラー構造１２４ｂの底面の幅Ｗｂ２は０．２μｍ～０．５μｍの範囲である。 As shown in FIG. 1A, the first pillar structure 124a and the second pillar structure 124b of the pillar array layer 120 have a tapered shape. Specifically, the width Wa1 of the top surface of the first pillar structure 124a is smaller than the width Wa2 of the bottom surface of each of the first pillar structures 124a. The width Wb1 of the top surface of each of the second pillar structures 124b is smaller than the width Wb2 of the bottom surface of each of the second pillar structures 124b. Since the first pillar structure 124a and the second pillar structure 124b are tapered structures, the refractive index (from top to bottom) of the first pillar structure 124a and the second pillar structure 124b increases smoothly, so that the first pillar structure 124a and the second pillar structure 124b can exhibit an anti-reflection effect and extend the path of the light L. As a result, the first photodiode 112a and the second photodiode 112b in the semiconductor substrate 110 can absorb a desired amount of light L to improve the performance of the image sensor 100. In some embodiments, the width Wa1 of the top surface of each first pillar structure 124a ranges from 0.16 μm to 0.4 μm, and the width Wa2 of the bottom surface of each first pillar structure 124a ranges from 0.2 μm to 0.5 μm. In some embodiments, the width Wb1 of the top surface of each second pillar structure 124b ranges from 0.16 μm to 0.4 μm, and the width Wb2 of the bottom surface of each second pillar structure 124b ranges from 0.2 μm to 0.5 μm.

図１Ａをもう一度参照されたい。いくつかの実施形態では、平面層１３０の厚さＴは、３．４、３．５、３．６、３．７、または３．８μｍなどの３．３μｍ～３．９μｍの範囲である。例えば、ピラーアレイ層１２０の印加波長が９４０ｎｍ、かつ、平面層１３０の厚さＴが３．５μｍの場合、ペタルフレアを約３２％減少させ、イメージセンサ１００の量子効率を２０％に維持することができる。いくつかの実施形態では、平面層１３０は、ポリマーを含む材料からなっていてもよい。いくつかの実施形態では、ピラーアレイ層１２０の材料は、平面層１３０の材料とは異なる。 Refer back to FIG. 1A. In some embodiments, the thickness T of the planar layer 130 ranges from 3.3 μm to 3.9 μm, such as 3.4, 3.5, 3.6, 3.7, or 3.8 μm. For example, when the applied wavelength of the pillar array layer 120 is 940 nm and the thickness T of the planar layer 130 is 3.5 μm, the petal flare can be reduced by about 32% and the quantum efficiency of the image sensor 100 can be maintained at 20%. In some embodiments, the planar layer 130 can be made of a material that includes a polymer. In some embodiments, the material of the pillar array layer 120 is different from the material of the planar layer 130.

図１Ｂは、図１Ａのピラーアレイ層１２０の上面図である。第１のピラーアレイ１２２ａにおける第１のピラー構造１２４ａのそれぞれの上面は正方形状であり、第２のピラーアレイ１２２ｂにおける第２のピラー構造１２４ｂのそれぞれの上面は正方形状である。いくつかの実施形態では、第１のピラーアレイ１２２ａの配置はＡ×Ｂアレイであり、第２のピラーアレイ１２２ｂの配置はＣ×Ｄアレイである。Ａ、Ｂ、Ｃ、Ｄは正の整数で、ＡはＢと異なるか等しく、ＣはＤと異なるか等しい。いくつかの実施形態では、Ａ、Ｂ、Ｃ、およびＤは、５、６、７、または８などの４～９の範囲にある。具体的には、ＡがＢに等しい場合（またはＣがＤに等しい場合）、４×４、５×５、６×６、７×７、８×８、または９×９の配列であってもよい。図１Ｂに示すように、第１のピラーアレイ１２２ａは４×４アレイであり、第２のピラーアレイ１２２ｂは４×４アレイである。一実施形態では、第１のピラーアレイ１２２ａの全ての第１のピラー構造１２４ａは同一であり、第２のピラーアレイ１２２ｂの全ての第２のピラー構造１２４ｂは同一であり、第１のピラー構造１２４ａは、第２のピラー構造１２４ｂと異なる。ＡがＢと異なる場合（またはＣがＤと異なる場合）、４×５、４×６、４×７、４×８、４×９、５×４、５×６、５×７、５×８、５×９、６×４、６×５、６×７、６×８、６×９、７×４、７×５、７×６、７×８、７×９、８×４、８×５、８×６、８×７、８×９、９×４、９×５、９×６、９×７、９×８アレイなどのランダムな配列であってもよい。本開示の第１のピラーアレイ１２２ａ及び第２のピラーアレイ１２２ｂのいくつかの実施形態について、以下に詳細に説明する。 1B is a top view of the pillar array layer 120 of FIG. 1A. The top surface of each of the first pillar structures 124a in the first pillar array 122a is square-shaped, and the top surface of each of the second pillar structures 124b in the second pillar array 122b is square-shaped. In some embodiments, the arrangement of the first pillar array 122a is an A×B array, and the arrangement of the second pillar array 122b is a C×D array. A, B, C, and D are positive integers, A is different from or equal to B, and C is different from or equal to D. In some embodiments, A, B, C, and D are in the range of 4 to 9, such as 5, 6, 7, or 8. Specifically, when A is equal to B (or when C is equal to D), the arrangement may be 4×4, 5×5, 6×6, 7×7, 8×8, or 9×9. 1B, the first pillar array 122a is a 4 x 4 array and the second pillar array 122b is a 4 x 4 array. In one embodiment, all of the first pillar structures 124a in the first pillar array 122a are identical, all of the second pillar structures 124b in the second pillar array 122b are identical, and the first pillar structures 124a are different from the second pillar structures 124b. If A is different from B (or C is different from D), the arrangement may be random, such as 4x5, 4x6, 4x7, 4x8, 4x9, 5x4, 5x6, 5x7, 5x8, 5x9, 6x4, 6x5, 6x7, 6x8, 6x9, 7x4, 7x5, 7x6, 7x8, 7x9, 8x4, 8x5, 8x6, 8x7, 8x9, 9x4, 9x5, 9x6, 9x7, 9x8 arrays, etc. Several embodiments of the first pillar array 122a and the second pillar array 122b of the present disclosure are described in detail below.

本明細書における「ピッチ」とは、方向Ｘのピッチと、方向Ｙのピッチとを含み、方向Ｘが方向Ｙに対して略垂直であることが理解される。図１Ａをもう一度参照されたい。本明細書における「ピッチ」とは、２つのピラー構造毎（例えば第１のピラー構造１２４ａ同士や第２のピラー構造１２４ｂ同士）の距離によって定義され、ピッチは、ピラーアレイ（第１のピラーアレイ１２２ａおよび第２のピラーアレイ１２２ｂなど）を形成するための繰り返し単位である。図１Ａ、図１Ｂをもう一度参照されたい。第１のピラーアレイ１２２ａと第２のピラーアレイ１２２ｂはいずれも４×４の配列であるため、方向Ｘにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｘは、方向Ｘにおける２つの第２のピラー構造１２４ｂ間のピッチＰ２ｘと同じであり、方向Ｙにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｙは、方向Ｙにおける２つの第２のピラー構造１２４ｂの間のピッチＰ２ｙと同じである。いくつかの実施形態では、２つの第１のピラー構造１２４ａの間のピッチ（方向ＸのピッチＰ１ｘおよび方向ＹのピッチＰ１ｙを含む）は、０．３μｍ～０．５μｍの範囲、例えば０．３５、０．４、または０．４５μｍである。いくつかの実施形態では、２つの第２のピラー構造１２４ｂの間のピッチ（方向ＸのピッチＰ２ｘおよび方向ＹのピッチＰ２ｙを含む）は、０．３μｍ～０．５μｍの範囲、例えば０．３５、０．４、または０．４５μｍである。 In this specification, "pitch" includes pitch in direction X and pitch in direction Y, and it is understood that direction X is approximately perpendicular to direction Y. Please refer to FIG. 1A again. In this specification, "pitch" is defined by the distance between two pillar structures (e.g., between first pillar structures 124a and between second pillar structures 124b), and the pitch is a repeating unit for forming a pillar array (such as first pillar array 122a and second pillar array 122b). Please refer to FIG. 1A and FIG. 1B again. Since the first pillar array 122a and the second pillar array 122b are both 4×4 arrays, the pitch P1x between two first pillar structures 124a in the direction X is the same as the pitch P2x between two second pillar structures 124b in the direction X, and the pitch P1y between two first pillar structures 124a in the direction Y is the same as the pitch P2y between two second pillar structures 124b in the direction Y. In some embodiments, the pitch between two first pillar structures 124a (including the pitch P1x in the direction X and the pitch P1y in the direction Y) is in the range of 0.3 μm to 0.5 μm, for example 0.35, 0.4, or 0.45 μm. In some embodiments, the pitch between the two second pillar structures 124b (including the pitch P2x in direction X and the pitch P2y in direction Y) is in the range of 0.3 μm to 0.5 μm, for example 0.35, 0.4, or 0.45 μm.

図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ、図４、図５Ａ、図５Ｂ、図６、及び図７は、イメージセンサ１００の各種実施形態の断面図及び上面図を示す。なお、本明細書では、図１Ａ及び図１Ｂに示された同一又は類似の構成を示すために符号を繰り返して示すものであり、上記の説明は、以下に説明する実施形態にも同様にあてはまり、その詳細は繰り返し説明しない。 2A, 2B, 2C, 3A, 3B, 4, 5A, 5B, 6, and 7 show cross-sectional and top views of various embodiments of the image sensor 100. Note that in this specification, reference numerals are repeated to indicate the same or similar configurations shown in FIGS. 1A and 1B, and the above description is similarly applicable to the embodiments described below, and the details thereof will not be repeated.

図２Ａは、本開示のいくつかの実施形態によるイメージセンサ１００Ａの断面図である。図２Ｂ及び図２Ｃは、図２Ａのピラーアレイ層１２０Ａの上面の上面図である。具体的には、図２Ｂのピラーアレイ層１２０Ａ１及び図２Ｃのピラーアレイ層１２０Ａ２はいずれも、図２Ａのイメージセンサ１００Ａの上面の上面図である。 2A is a cross-sectional view of an image sensor 100A according to some embodiments of the present disclosure. 2B and 2C are top views of the top surface of the pillar array layer 120A of FIG. 2A. Specifically, the pillar array layer 120A1 of FIG. 2B and the pillar array layer 120A2 of FIG. 2C are both top views of the top surface of the image sensor 100A of FIG. 2A.

図２Ｂを参照されたい。ピラーアレイ層１２０Ａ１は、第１のピラーアレイ１２２ａ及び第２のピラーアレイ１２２ｂを含み、第１のピラーアレイ１２２ａの配置が４×４配列であり、第２のピラーアレイ１２２ｂの配置が７×４配列である。具体的には、方向Ｘにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｘは、方向Ｘの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｘよりも大きく、方向Ｙの２つの第１のピラー構造１２４ａの間のピッチＰ１ｙは、方向Ｙの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｙと同じである。いくつかの実施形態では、図２Ｂに示すように、第１のピラーアレイ１２２ａにおける第１のピラー構造１２４ａの各上面は正方形状であり、第２のピラーアレイ１２２ｂにおける第２のピラー構造１２４ｂの各上面は、長方形状である。第１のピラー構造１２４ａの数と第２のピラー構造１２４ｂの数とが異なるため、イメージセンサ１００Ａ（図２Ａ参照）のペタルフレアを低減するために光Ｌの回折を改善できる。 See FIG. 2B. The pillar array layer 120A1 includes a first pillar array 122a and a second pillar array 122b, in which the first pillar array 122a is arranged in a 4×4 array, and the second pillar array 122b is arranged in a 7×4 array. Specifically, the pitch P1x between the two first pillar structures 124a in the direction X is larger than the pitch P2x between the two second pillar structures 124b in the direction X, and the pitch P1y between the two first pillar structures 124a in the direction Y is the same as the pitch P2y between the two second pillar structures 124b in the direction Y. In some embodiments, as shown in FIG. 2B, the top surface of each of the first pillar structures 124a in the first pillar array 122a is square-shaped, and the top surface of each of the second pillar structures 124b in the second pillar array 122b is rectangular-shaped. Because the number of first pillar structures 124a and the number of second pillar structures 124b are different, the diffraction of light L can be improved to reduce petal flare in the image sensor 100A (see FIG. 2A).

図２Ｃを参照されたい。ピラーアレイ層１２０Ａ２は、第１のピラーアレイ１２２ａ及び第２のピラーアレイ１２２ｂを含み、第１のピラーアレイ１２２ａの配置が４×４配列であり、第２のピラーアレイ１２２ｂの配置が７×６配列である。具体的には、方向Ｘにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｘは、方向Ｘの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｘよりも大きく、方向Ｙの２つの第１のピラー構造１２４ａ間のピッチＰ１ｙは、方向Ｙの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｙよりも大きい。第１のピラー構造１２４ａの数と第２のピラー構造１２４ｂの数とが異なるため、イメージセンサ１００Ａ（図２Ａ参照）のペタルフレアを低減するために光Ｌの回折を改善できる。 See FIG. 2C. The pillar array layer 120A2 includes a first pillar array 122a and a second pillar array 122b, in which the first pillar array 122a is arranged in a 4×4 array and the second pillar array 122b is arranged in a 7×6 array. Specifically, the pitch P1x between the two first pillar structures 124a in the direction X is larger than the pitch P2x between the two second pillar structures 124b in the direction X, and the pitch P1y between the two first pillar structures 124a in the direction Y is larger than the pitch P2y between the two second pillar structures 124b in the direction Y. Since the number of the first pillar structures 124a and the number of the second pillar structures 124b are different, the diffraction of the light L can be improved to reduce the petal flare of the image sensor 100A (see FIG. 2A).

図２Ａ、図２Ｂ、図２Ｃを参照すると、第１のピラー構造１２４ａの全てが第１の高さＨ１であり、第２のピラー構造１２４ｂの全てが第２の高さＨ２であり、第１の高さＨ１が第２の高さＨ２と同じである。ただし、２つの第１のピラー構造１２４ａ間のピッチ（方向ＸのピッチＰ１ｘおよび／または方向ＹのピッチＰ１ｙを含む）は、２つの第２のピラー構造１２４ｂ間のピッチ（方向ＸのピッチＰ２ｘおよび／または方向ＹのピッチＰ２ｙを含む）とは異なる。 2A, 2B, and 2C, all of the first pillar structures 124a have a first height H1, and all of the second pillar structures 124b have a second height H2, and the first height H1 is equal to the second height H2. However, the pitch between two first pillar structures 124a (including the pitch P1x in the direction X and/or the pitch P1y in the direction Y) is different from the pitch between two second pillar structures 124b (including the pitch P2x in the direction X and/or the pitch P2y in the direction Y).

図３Ａは、本開示のいくつかの実施形態によるイメージセンサ１００Ｂの断面図である。図３Ｂは、図３Ａのピラーアレイ層１２０Ｂの上面の上面図である。 Figure 3A is a cross-sectional view of an image sensor 100B according to some embodiments of the present disclosure. Figure 3B is a top view of the top surface of the pillar array layer 120B of Figure 3A.

図３Ｂを参照されたい。ピラーアレイ層１２０Ｂは、第１のピラーアレイ１２２ａ及び第２のピラーアレイ１２２ｂを含み、第１のピラーアレイ１２２ａの配置は５×５配列であり、第２のピラーアレイ１２２ｂの配置は７×４配列である。具体的には、方向Ｘにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｘは、方向Ｘにおける２つの第２のピラー構造１２４ｂ間のピッチＰ２ｘよりも大きく、方向Ｙにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｙは、方向Ｙにおける２つの第２のピラー構造１２４ｂ間のピッチＰ２ｙよりも小さい。第１のピラー構造１２４ａの数と第２のピラー構造１２４ｂの数とが異なるため、イメージセンサ１００Ｂ（図３Ａ参照）のペタルフレアを低減するために光Ｌの回折を改善できる。 See FIG. 3B. The pillar array layer 120B includes a first pillar array 122a and a second pillar array 122b, in which the first pillar array 122a is arranged in a 5×5 array and the second pillar array 122b is arranged in a 7×4 array. Specifically, the pitch P1x between the two first pillar structures 124a in the direction X is larger than the pitch P2x between the two second pillar structures 124b in the direction X, and the pitch P1y between the two first pillar structures 124a in the direction Y is smaller than the pitch P2y between the two second pillar structures 124b in the direction Y. Since the number of the first pillar structures 124a and the number of the second pillar structures 124b are different, the diffraction of the light L can be improved to reduce the petal flare of the image sensor 100B (see FIG. 3A).

図３Ａ及び図３Ｂを参照して、全ての第１のピラー構造１２４ａは、第１の高さＨ１を有し、全ての第２のピラー構造１２４ｂは、第２の高さＨ２を有し、第１の高さＨ１は、第２の高さＨ２と同じである。ただし、２つの第１のピラー構造１２４ａ間のピッチ（方向ＸのピッチＰ１ｘ及び方向ＹのピッチＰ１ｙを含む）は、２つの第２のピラー構造１２４ｂ間のピッチ（方向ＸのピッチＰ２ｘ及び方向ＹのピッチＰ２ｙを含む）とは異なる。 Referring to FIG. 3A and FIG. 3B, all the first pillar structures 124a have a first height H1, and all the second pillar structures 124b have a second height H2, and the first height H1 is equal to the second height H2. However, the pitch between two first pillar structures 124a (including the pitch P1x in the direction X and the pitch P1y in the direction Y) is different from the pitch between two second pillar structures 124b (including the pitch P2x in the direction X and the pitch P2y in the direction Y).

図４は、本開示のいくつかの実施形態によるピラーアレイ層１２０Ｃの上面の上面図である。図４に示すように、第１のピラーアレイ１２２ａの配置は９×９配列であり、第２のピラーアレイ１２２ｂの配置は５×７の配列である。具体的には、方向Ｘにおける２つの第１のピラー構造１２４ａ間のピッチＰ１ｘは、方向Ｘの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｘよりも小さく、方向Ｙの２つの第１のピラー構造１２４ａ間のピッチＰ１ｙは、方向Ｙの２つの第２のピラー構造１２４ｂ間のピッチＰ２ｙよりも小さい。 4 is a top view of the top surface of a pillar array layer 120C according to some embodiments of the present disclosure. As shown in FIG. 4, the first pillar array 122a is arranged in a 9×9 array, and the second pillar array 122b is arranged in a 5×7 array. Specifically, the pitch P1x between two first pillar structures 124a in the direction X is smaller than the pitch P2x between two second pillar structures 124b in the direction X, and the pitch P1y between two first pillar structures 124a in the direction Y is smaller than the pitch P2y between two second pillar structures 124b in the direction Y.

図５Ａ及び図５Ｂは、本開示のいくつかの代替実施形態による第１のピラーアレイ１２２ａ又は第２のピラーアレイ１２２ｂの上面の上面図である。図５Ａを参照して、それぞれの第１のピラー構造１２４ａまたはそれぞれの第２のピラー構造１２４ｂの上面の形状は円形状である。図５Ｂを参照して、それぞれの第１のピラー構造１２４ａまたはそれぞれの第２のピラー構造１２４ｂの上面の形状は楕円形状である。それぞれの第１のピラー構造１２４ａおよび／またはそれぞれの第２のピラー構造１２４ｂの上面の形状は、矩形、円形、正方形、または楕円形状であり得ることが理解される。いくつかの実施形態では、それぞれの第１のピラー構造１２４ａおよび／またはそれぞれの第２のピラー構造１２４ｂの底面の形状は、矩形、円形、正方形、または楕円形状であり得る。いくつかの実施形態では、それぞれの第１のピラー構造１２４ａの形状は、それぞれの第２のピラー構造１２４ｂの形状とは異なる。第１のピラー構造１２４ａの形状と第２のピラー構造１２４ｂの形状とが異なるため、イメージセンサのペタルフレアを低減するために光Ｌの回折を改善できる（図１Ａ、図２Ａ、図３Ａ参照）。 5A and 5B are top views of the top surface of the first pillar array 122a or the second pillar array 122b according to some alternative embodiments of the present disclosure. With reference to FIG. 5A, the shape of the top surface of each of the first pillar structures 124a or each of the second pillar structures 124b is circular. With reference to FIG. 5B, the shape of the top surface of each of the first pillar structures 124a or each of the second pillar structures 124b is elliptical. It is understood that the shape of the top surface of each of the first pillar structures 124a and/or each of the second pillar structures 124b may be rectangular, circular, square, or elliptical. In some embodiments, the shape of the bottom surface of each of the first pillar structures 124a and/or each of the second pillar structures 124b may be rectangular, circular, square, or elliptical. In some embodiments, the shape of each of the first pillar structures 124a is different from the shape of each of the second pillar structures 124b. The different shapes of the first pillar structure 124a and the second pillar structure 124b improve the diffraction of light L to reduce petal flare in the image sensor (see Figures 1A, 2A, and 3A).

図６は、本開示のいくつかの実施形態によるピラーアレイ層１２０Ｄの上面の上面図である。図６は、１６個の配列を示しており、これらの配列におけるそれぞれのピラー構造１２４の上面の形状は、矩形、円形、正方形、又は楕円形状である。ピラーアレイ層のいくつかの部分、例えば１２２ｂとピラーアレイ１２２ｄとの間の部分には、いかなるピラー構造も存在しないことがわかる。 Figure 6 is a top view of the top surface of pillar array layer 120D according to some embodiments of the present disclosure. Figure 6 shows 16 arrays in which the top surface shape of each pillar structure 124 in these arrays is rectangular, circular, square, or elliptical. It can be seen that some portions of the pillar array layer, such as the portion between 122b and pillar array 122d, are devoid of any pillar structures.

図７は、図６のピラーアレイ層１２０Ｄを含むイメージセンサ１００Ｃの断面図であり、図６のＡ－Ａ’線に沿った断面図である。図７に示すように、ピラーアレイ層１２０Ｄは、複数のピラーアレイ１２２ａ，１２２ｂ，１２２ｄを含む。具体的には、ピラーアレイ１２２ａは、複数のピラー構造１２４ａを含み、ピラーアレイ１２２ｂは、複数のピラー構造１２４ｂを含み、ピラーアレイ１２２ｄは、複数のピラー構造１２４ｄを含む。第３のフォトダイオード１１２ｃの上方のピラーアレイ層１２０Ｄの部分には、いかなるピラー構造（例えば、ピラー構造１２４ａ、１２４ｂ、１２４ｄ）も含まれていないことを注目されたい。ピラー構造１２４ａの高さＨａと、ピラー構造１２４ｂの高さＨｂと、ピラー構造１２４ｄの高さＨｄとは、互いに異なっている。高さＨａ、高さＨｂ、および高さＨｄは、上で論じたのと同一または類似の特徴を有することが理解される。方向Ｘの２つのピラー構造１２４ａ間のピッチＰａｘと、方向Ｘの２つのピラー構造１２４ｂ間のピッチＰｂｘと、方向Ｘの２つのピラー構造１２４ｄ間のピッチＰｄｘとが互いに異なっている。ピッチＰａｘ、ピッチＰｂｘ、およびピッチＰｄｘは、上で論じたのと同一または類似の特徴を有することが理解される。 7 is a cross-sectional view of the image sensor 100C including the pillar array layer 120D of FIG. 6, taken along line A-A' of FIG. 6. As shown in FIG. 7, the pillar array layer 120D includes a plurality of pillar arrays 122a, 122b, and 122d. Specifically, the pillar array 122a includes a plurality of pillar structures 124a, the pillar array 122b includes a plurality of pillar structures 124b, and the pillar array 122d includes a plurality of pillar structures 124d. Note that the portion of the pillar array layer 120D above the third photodiode 112c does not include any pillar structures (e.g., pillar structures 124a, 124b, and 124d). The heights Ha of the pillar structures 124a, Hb of the pillar structures 124b, and Hd of the pillar structures 124d are different from one another. It is understood that the heights Ha, Hb, and Hd have the same or similar characteristics as discussed above. The pitch Pax between the two pillar structures 124a in the direction X, the pitch Pbx between the two pillar structures 124b in the direction X, and the pitch Pdx between the two pillar structures 124d in the direction X are different from each other. It is understood that the pitch Pax, the pitch Pbx, and the pitch Pdx have the same or similar characteristics as discussed above.

図１Ａ、図２Ａ、図３Ａをもう一度参照されたい。イメージセンサ１００，１００Ａ，１００Ｂのピラーアレイ層１２０，１２０Ａ，１２０Ｂにおいて、第１のピラーアレイ１２２ａにおける全ての第１ピラー構造１２４ａは、同じ第１の高さＨ１を有し、第２のピラーアレイ１２２ｂにおける全ての第２ピラー構造１２４ｂは、同じ第２の高さＨ２を有する。ピラーアレイ層１２０は、以下の条件の少なくとも１つを満たす：
（１）それぞれの第１のピラー構造１２４ａの第１の高さＨ１が、それぞれの第２のピラー構造１２４ｂの第２の高さＨ２と異なる（図１Ａ及び図１Ｂ参照）。
（２）２つの第１のピラー構造１２４ａ間のピッチ（方向ＸのピッチＰ１ｘおよび／または方向ＹのピッチＰ１ｙを含む）が、２つの第２のピラー構造１２４ｂ間のピッチ（方向ＸのピッチＰ２ｘおよび／または方向ＹのピッチＰ２ｙを含む）と異なる（図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ、および図４参照）。
（３）それぞれの第１のピラー構造１２４ａの形状が、それぞれの第２のピラー構造１２４ｂの形状と異なる（図２Ｂ、図２Ｃ、図３Ｂ、図４、図５Ａ、及び図５Ｂ参照）。 1A, 2A and 3A again, in the pillar array layer 120, 120A, 120B of the image sensor 100, 100A, 100B, all the first pillar structures 124a in the first pillar array 122a have the same first height H1, and all the second pillar structures 124b in the second pillar array 122b have the same second height H2. The pillar array layer 120 satisfies at least one of the following conditions:
(1) The first height H1 of each first pillar structure 124a is different from the second height H2 of each second pillar structure 124b (see FIGS. 1A and 1B).
(2) The pitch between two first pillar structures 124a (including the pitch P1x in direction X and/or the pitch P1y in direction Y) is different from the pitch between two second pillar structures 124b (including the pitch P2x in direction X and/or the pitch P2y in direction Y) (see Figures 2A, 2B, 2C, 3A, 3B, and 4).
(3) The shape of each first pillar structure 124a is different from the shape of each second pillar structure 124b (see Figures 2B, 2C, 3B, 4, 5A, and 5B).

図８は、本開示のいくつかの実施形態によるイメージセンサ１００を製造する方法８００のフローチャートである。図９～図１３は、本開示のいくつかの実施形態に係るイメージセンサ１００の製造方法８００の各工程における断面図である。 Figure 8 is a flow chart of a method 800 for manufacturing an image sensor 100 according to some embodiments of the present disclosure. Figures 9-13 are cross-sectional views of various steps of the method 800 for manufacturing an image sensor 100 according to some embodiments of the present disclosure.

方法８００は、ステップＳ１～ステップＳ５を含む。図８のステップＳ１では、第１のフォトダイオード１１２ａ及び第２のフォトダイオード１１２ｂを含む半導体基板１１０を調達する。図８のステップＳ２では、図９に示すように、半導体基板１１０上に光透過層９１０を形成する。いくつかの実施形態では、光透過層９１０は、感光性ベース樹脂を含む材料からなっていてもよい。図８のステップＳ３では、光透過層９１０をモールド１０１０によりインプリントしてピラーアレイ層１２０を形成する。ピラーアレイ層１２０は、図１０及び図１１に示すように、第１のフォトダイオード１１２ａの上方に配置された第１のピラーアレイ１２２ａ及び第２のフォトダイオード１１２ｂの上方に配置された第２のピラーアレイ１２２ｂを含む。いくつかの実施形態では、インプリントプロセスは、ナノインプリントリソグラフィ（ＮＩＬ）プロセスであってもよい。いくつかの実施形態では、モールド１０１０は、ポリマーを含む材料からなっていてもよい。図１０を参照して、モールド１０１０は、第１の凹部１０１２ａと第２の凹部１０１２ｂとを含み、第１の凹部１０１２ａの深さが第２の凹部１０１２ｂの深さとは異なる。モールド１０１０の第１の凹部１０１２ａおよび第２の凹部１０１２ｂは、リソグラフィー、レーザー直接描画リソグラフィー、エッチングおよびダイヤモンド旋削加工により形成することができる。いくつかの実施形態では、モールド１０１０の第１の凹部１０１２ａおよび第２の凹部１０１２ｂの形状は、矩形、円形、正方形、または楕円形状である。図１１を参照して、ステップＳ３の後、光透過層９１０に対して硬化操作を行い、第１のピラーアレイ１２２ａ及び第２のピラーアレイ１２２ｂを含むピラーアレイ層１２０を形成する。図１２を参照して、硬化操作後、ピラーアレイ層１２０及び半導体基板１１０からモールド１０１０を取り外す。つまり、モールド１０１０の形状がピラーアレイ層１２０上に転写される。図８のステップＳ４では、図１３に示すように、ピラーアレイ層１２０上に平面層１３０を形成する。具体的には、平面層１３０は、ピラーアレイ層１２０及び半導体基板１１０を被覆する。いくつかの実施形態では、平面層１３０は、コーティングプロセスによって形成される。図８のステップＳ５では、平面層１３０上にマイクロレンズ層１４０を形成する。 The method 800 includes steps S1 to S5. In step S1 of FIG. 8, a semiconductor substrate 110 including a first photodiode 112a and a second photodiode 112b is obtained. In step S2 of FIG. 8, a light-transmitting layer 910 is formed on the semiconductor substrate 110, as shown in FIG. 9. In some embodiments, the light-transmitting layer 910 may be made of a material including a photosensitive base resin. In step S3 of FIG. 8, the light-transmitting layer 910 is imprinted by a mold 1010 to form a pillar array layer 120. The pillar array layer 120 includes a first pillar array 122a disposed above the first photodiode 112a and a second pillar array 122b disposed above the second photodiode 112b, as shown in FIGS. 10 and 11. In some embodiments, the imprint process may be a nanoimprint lithography (NIL) process. In some embodiments, the mold 1010 may be made of a material including a polymer. Referring to FIG. 10, the mold 1010 includes a first recess 1012a and a second recess 1012b, and the depth of the first recess 1012a is different from the depth of the second recess 1012b. The first recess 1012a and the second recess 1012b of the mold 1010 can be formed by lithography, laser direct writing lithography, etching and diamond turning. In some embodiments, the shape of the first recess 1012a and the second recess 1012b of the mold 1010 is rectangular, circular, square, or elliptical. Referring to FIG. 11, after step S3, a curing operation is performed on the light transmitting layer 910 to form a pillar array layer 120 including a first pillar array 122a and a second pillar array 122b. Referring to FIG. 12, after the curing operation, the mold 1010 is removed from the pillar array layer 120 and the semiconductor substrate 110. That is, the shape of the mold 1010 is transferred onto the pillar array layer 120. In step S4 of FIG. 8, as shown in FIG. 13, a planar layer 130 is formed on the pillar array layer 120. Specifically, the planar layer 130 covers the pillar array layer 120 and the semiconductor substrate 110. In some embodiments, the planar layer 130 is formed by a coating process. In step S5 of FIG. 8, a microlens layer 140 is formed on the planar layer 130.

本開示のイメージセンサは複数のピラー構造を含み、それぞれのピラーアレイは複数のピラー構造を有する。全てのピラー構造はテーパー構造であるため、テーパー構造の屈折率が滑らかに変化する。そのため、マイクロレンズとフォトダイオードとの間のピラーアレイ層を通ってイメージセンサに入射した光Ｌは、反射しにくくなるため、光の経路を広げることができ、フォトダイオードの光の吸収率やイメージセンサの性能が向上する。
それぞれのピラーアレイ内のすべてのピラー構造は同じ高さである。なお、ピラー構造の高さ、ピッチ（方向Ｘのピッチ及び方向Ｙのピッチを含む）、及び形状は、複数のピラーアレイ間で異ならせることにより、光Ｌの回折により発生するペタルフレアを削減できる。 The image sensor of the present disclosure includes a plurality of pillar structures, and each pillar array has a plurality of pillar structures. Since all pillar structures are tapered structures, the refractive index of the tapered structures changes smoothly. Therefore, the light L that enters the image sensor through the pillar array layer between the microlens and the photodiode is less likely to be reflected, so that the light path can be widened, and the light absorption rate of the photodiode and the performance of the image sensor are improved.
All pillar structures in each pillar array have the same height. The height, pitch (including the pitch in the X direction and the pitch in the Y direction), and shape of the pillar structures are made different among the multiple pillar arrays, thereby reducing petal flare caused by diffraction of light L.

上記は、当業者が本開示の態様をよりよく理解し得るように、いくつかの実施形態の特徴を概説している。当業者は、本明細書で紹介した実施形態の同じ目的を実行し、かつ／または同じ利点を達成するために、他のプロセスおよび構造を設計または修正するための基礎として、本開示を容易に使用し得ることを理解すべきである。当業者はまた、そのような同等の構成が本開示の精神および範囲から逸脱しないこと、および同業者が本開示の精神および範囲から逸脱することなく、様々な変更、置換、および変更を行い得ることを認識すべきである。 The foregoing outlines features of some embodiments so that those skilled in the art may better understand aspects of the present disclosure. Those skilled in the art should appreciate that they may readily use this disclosure as a basis for designing or modifying other processes and structures to carry out the same purposes and/or achieve the same advantages of the embodiments presented herein. Those skilled in the art should also recognize that such equivalent constructions do not depart from the spirit and scope of the present disclosure, and that various changes, substitutions, and alterations may be made by one skilled in the art without departing from the spirit and scope of the present disclosure.

１００、１００Ａ、１００Ｂ、１００Ｃ イメージセンサ
１１０ 半導体基板
１１２ａ 第１のフォトダイオード
１１２ｂ 第２のフォトダイオード
１１２ｃ 第３のフォトダイオード
１２０、１２０Ａ、１２０Ａ１、１２０Ａ２、１２０Ｂ、１２０Ｃ、１２０Ｄ ピラーアレイ層
１２２、１２２ｄ ピラーアレイ
１２２ａ 第１のピラーアレイ
１２２ｂ 第２のピラーアレイ
１２４、１２４ｄ ピラー構造
１２４ａ 第１のピラー構造
１２４ｂ 第２のピラー構造
１３０ 平面層
１４０ マイクロレンズ層
８００ 方法（イメージセンサの製造方法）
９１０ 光透過層
１０１０ モールド
Ｈ１、Ｈ２、Ｈａ、Ｈｂ、Ｈｄ 高さ
Ｌ 光
Ｐ１ｘ、Ｐ２ｘ、Ｐ１ｙ、Ｐ２ｙ、Ｐａｘ、Ｐｂｘ、Ｐｄｘ ピッチ
Ｔ 厚さ
Ｗａ１ 第１のピラー構造の上面の幅
Ｗａ２ 第１のピラー構造の底面の幅
Ｗｂ１ 第２のピラー構造の上面の幅
Ｗｂ２ 第２のピラー構造の底面の幅
Ｘ、Ｙ、Ｚ 方向 100, 100A, 100B, 100C Image sensor 110 Semiconductor substrate 112a First photodiode 112b Second photodiode 112c Third photodiode 120, 120A, 120A1, 120A2, 120B, 120C, 120D Pillar array layer 122, 122d Pillar array 122a First pillar array 122b Second pillar array 124, 124d Pillar structure 124a First pillar structure 124b Second pillar structure 130 Planar layer 140 Microlens layer 800 Method (method of manufacturing an image sensor)
910 Light transmitting layer 1010 Mold H1, H2, Ha, Hb, Hd Height L Light P1x, P2x, P1y, P2y, Pax, Pbx, Pdx Pitch T Thickness Wa1 Width of the top surface of the first pillar structure Wa2 Width of the bottom surface of the first pillar structure Wb1 Width of the top surface of the second pillar structure Wb2 Width of the bottom surface of the second pillar structure X, Y, Z directions

Claims (11)

第１のフォトダイオードと第２のフォトダイオードとを有する半導体基板と、
前記半導体基板上に配置され、前記第１のフォトダイオードの上方に配置された第１のピラーアレイと、前記第２のフォトダイオードの上方に配置された第２のピラーアレイとを有するピラーアレイ層と、
前記ピラーアレイ層上に配置された平面層と、
前記平面層上に配置されたマイクロレンズ層とを備える、イメージセンサであって、
前記第１のピラーアレイは、複数の第１のピラー構造を含み、前記第２のピラーアレイは、複数の第２のピラー構造を含み、前記第１のピラー構造の全てが第１の高さを有し、前記第２のピラー構造の全てが第２の高さを有し、かつ、前記ピラーアレイ層は、
前記第１のピラー構造のそれぞれの第１の高さが、前記第２のピラー構造のそれぞれの第２の高さと異なり、
それぞれの第１のピラー構造の底面は互いに接しており、それぞれの第２のピラー構造の底面は互いに接しており、
前記ピラーアレイ層の屈折率は前記半導体基板の屈折率未満であることを特徴とするイメージセンサ。 a semiconductor substrate having a first photodiode and a second photodiode;
a pillar array layer disposed on the semiconductor substrate, the pillar array layer having a first pillar array disposed above the first photodiode and a second pillar array disposed above the second photodiode;
a planar layer disposed on the pillar array layer;
a microlens layer disposed on the planar layer,
the first pillar array includes a plurality of first pillar structures, the second pillar array includes a plurality of second pillar structures, all of the first pillar structures having a first height, all of the second pillar structures having a second height, and the pillar array layer comprises:
a first height of each of the first pillar structures is different from a second height of each of the second pillar structures;
a bottom surface of each of the first pillar structures abutting one another, a bottom surface of each of the second pillar structures abutting one another,
The image sensor according to claim 1, wherein the refractive index of the pillar array layer is less than the refractive index of the semiconductor substrate . 前記第１のピラー構造のそれぞれの第１の高さは０．１μｍ～１．６μｍの範囲であり、前記第２のピラー構造のそれぞれの第２の高さは０．１μｍ～１．６μｍの範囲であることを特徴とする請求項１に記載のイメージセンサ。 The image sensor of claim 1, characterized in that the first height of each of the first pillar structures is in the range of 0.1 μm to 1.6 μm, and the second height of each of the second pillar structures is in the range of 0.1 μm to 1.6 μm. ２つの前記第１のピラー構造の間のピッチは０．３μｍ～０．５μｍの範囲であり、２つの前記第２のピラー構造の間のピッチは０．３μｍ～０．５μｍの範囲であることを特徴とする請求項１に記載のイメージセンサ。 2. The image sensor of claim 1, wherein a pitch between two of the first pillar structures is in the range of 0.3 μm to 0.5 μm, and a pitch between two of the second pillar structures is in the range of 0.3 μm to 0.5 μm. 第１の方向における２つの前記第１のピラー構造の間のピッチが、前記第１の方向における２つの前記第２のピラー構造の間のピッチよりも大きく、
第２の方向における２つの前記第１のピラー構造の間のピッチが、前記第２の方向における２つの前記第２のピラー構造の間のピッチよりも大きいか、同じか、または小さく、
前記第１の方向は、前記第２の方向に対して略垂直であることを特徴とする請求項１に記載のイメージセンサ。 a pitch between two of the first pillar structures in a first direction is greater than a pitch between two of the second pillar structures in the first direction ;
a pitch between two of the first pillar structures in a second direction is greater than, equal to, or smaller than a pitch between two of the second pillar structures in the second direction;
The image sensor according to claim 1 , wherein the first direction is substantially perpendicular to the second direction. 前記第１のピラーアレイの配置がＡ×Ｂ配列であり、前記第２のピラーアレイの配置がＣ×Ｄ配列であり、Ａ、Ｂ、Ｃ、Ｄが正の整数であり、ＡとＢとは同じか異なり、かつＣとＤとは同じか異なり、Ａ、Ｂ、Ｃ、およびＤは、４～９の範囲であることを特徴とする請求項１に記載のイメージセンサ。 The image sensor according to claim 1, characterized in that the first pillar array is arranged in an A×B array, the second pillar array is arranged in a C×D array, A, B, C, and D are positive integers, A and B are the same or different, C and D are the same or different, and A, B, C, and D are in the range of 4 to 9. 第１のピラー構造のそれぞれの上面の形状が矩形、円形、正方形、又は楕円形状であり、第２のピラー構造のそれぞれの上面の形状が矩形、円形、正方形、又は楕円形状であり、
第１のピラー構造のそれぞれの底面の形状が矩形、円形、正方形、又は楕円形状であり、第２のピラー構造のそれぞれの底面の形状が矩形、円形、正方形、又は楕円形状であることを特徴とする請求項１に記載のイメージセンサ。 a top surface of each of the first pillar structures has a rectangular, circular, square, or elliptical shape; and a top surface of each of the second pillar structures has a rectangular, circular, square, or elliptical shape;
2. The image sensor of claim 1, wherein the shape of the bottom surface of each of the first pillar structures is rectangular, circular, square, or elliptical, and the shape of the bottom surface of each of the second pillar structures is rectangular, circular, square, or elliptical. 前記第１のピラー構造のそれぞれの上面の幅が前記第１のピラー構造のそれぞれの底面の幅未満であり、かつ、前記第２のピラー構造のそれぞれの上面の幅が前記第２のピラー構造のそれぞれの底面の幅未満であり、
前記第１のピラー構造のそれぞれの上面の幅が０．１６μｍ～０．４μｍの範囲であり、前記第１のピラー構造のそれぞれの底面の幅が０．２μｍ～０．５μｍの範囲であり、前記第２のピラー構造のそれぞれの上面の幅が０．１６μｍ～０．４μｍの範囲であり、前記第２のピラー構造のそれぞれの底面の幅が０．２μｍ～０．５μｍの範囲であることを特徴とする請求項１に記載のイメージセンサ。 a width of a top surface of each of the first pillar structures is less than a width of a bottom surface of each of the first pillar structures, and a width of a top surface of each of the second pillar structures is less than a width of a bottom surface of each of the second pillar structures;
2. The image sensor of claim 1, wherein the width of the top surface of each of the first pillar structures is in the range of 0.16 μm to 0.4 μm, the width of the bottom surface of each of the first pillar structures is in the range of 0.2 μm to 0.5 μm, the width of the top surface of each of the second pillar structures is in the range of 0.16 μm to 0.4 μm, and the width of the bottom surface of each of the second pillar structures is in the range of 0.2 μm to 0.5 μm. 前記第１のピラー構造が全て同一であり、前記第２のピラー構造が全て同一であり、かつ前記第１のピラー構造が前記第２のピラー構造と異なり、
前記第１のピラー構造の屈折率は１．４～１．６の範囲であり、前記第２のピラー構造の屈折率は１．４～１．６の範囲であることを特徴とする請求項１に記載のイメージセンサ。 all of the first pillar structures are identical, all of the second pillar structures are identical, and the first pillar structures are different from the second pillar structures;
2. The image sensor of claim 1, wherein the first pillar structure has a refractive index in the range of 1.4 to 1.6, and the second pillar structure has a refractive index in the range of 1.4 to 1.6. 前記平面層の厚さが３．３μｍ～３．９μｍの範囲であり、前記ピラーアレイ層の材料が前記平面層の材料とは異なることを特徴とする請求項１に記載のイメージセンサ。 The image sensor of claim 1, characterized in that the thickness of the planar layer is in the range of 3.3 μm to 3.9 μm, and the material of the pillar array layer is different from the material of the planar layer. 前記イメージセンサは、９２０ｎｍ～９６０ｎｍの範囲の波長を有する光を受光するように構成され、
前記半導体基板は、第３のフォトダイオードをさらに備え、前記第３のフォトダイオードの上方の前記ピラーアレイ層の部分は、いかなるピラー構造も含まないことを特徴とする請求項１に記載のイメージセンサ。 the image sensor is configured to receive light having a wavelength in the range of 920 nm to 960 nm;
10. The image sensor of claim 1, wherein the semiconductor substrate further comprises a third photodiode, and a portion of the pillar array layer above the third photodiode does not include any pillar structures. 第１のフォトダイオード及び第２のフォトダイオードを有する半導体基板を調達し、
前記半導体基板上に光透過層を形成し、
ピラーアレイ層を形成するためにモールドによって前記光透過層をインプリントし、
前記ピラーアレイ層を形成するために前記モールドによって前記光透過層をインプリントした後、前記ピラーアレイ層を形成するために前記光透過層に硬化操作を実行し、
前記ピラーアレイ層上に平面層を形成し、
前記平面層上にマイクロレンズ層を形成することを含む、イメージセンサの製造方法であって、
前記ピラーアレイ層は前記第１のフォトダイオードの上方に配置された第１のピラーアレイと、前記第２のフォトダイオードの上方に配置された第２のピラーアレイとを有し、
前記第１のピラーアレイは複数の第１のピラー構造を含み、前記第２のピラーアレイは複数の第２のピラー構造を含み、全ての前記第１のピラー構造が第１の高さを有し、全ての前記第２のピラー構造が第２の高さを有し、かつ、前記ピラーアレイ層は、
前記第１のピラー構造のそれぞれの第１の高さが、前記第２のピラー構造のそれぞれの第２の高さと異なり、
それぞれの第１のピラー構造の底面は互いに接しており、それぞれの第２のピラー構造の底面は互いに接しており、
前記ピラーアレイ層の屈折率を前記半導体基板の屈折率未満とすることを特徴とするイメージセンサの製造方法。 Providing a semiconductor substrate having a first photodiode and a second photodiode;
forming a light transmitting layer on the semiconductor substrate;
imprinting the light transmitting layer with a mold to form a pillar array layer;
and performing a curing operation on the light-transmitting layer to form the pillar array layer after imprinting the light-transmitting layer with the mold to form the pillar array layer.
forming a planar layer on the pillar array layer;
1. A method for manufacturing an image sensor, comprising forming a microlens layer on the planar layer,
the pillar array layer has a first pillar array disposed above the first photodiode and a second pillar array disposed above the second photodiode;
the first pillar array includes a plurality of first pillar structures, the second pillar array includes a plurality of second pillar structures, all of the first pillar structures have a first height, all of the second pillar structures have a second height, and the pillar array layer comprises:
a first height of each of the first pillar structures is different from a second height of each of the second pillar structures;
a bottom surface of each of the first pillar structures abutting one another, a bottom surface of each of the second pillar structures abutting one another,
A method for manufacturing an image sensor, comprising the steps of: making the refractive index of the pillar array layer lower than the refractive index of the semiconductor substrate .
JP2022123730A 2022-03-31 2022-08-03 Image sensor and its manufacturing method Active JP7510976B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/710,238 US20230317751A1 (en) 2022-03-31 2022-03-31 Image sensor and method of manufacturing the same
US17/710,238 2022-03-31

Publications (2)

Publication Number Publication Date
JP2023152268A JP2023152268A (en) 2023-10-16
JP7510976B2 true JP7510976B2 (en) 2024-07-04

Family

ID=88193707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022123730A Active JP7510976B2 (en) 2022-03-31 2022-08-03 Image sensor and its manufacturing method

Country Status (5)

Country Link
US (1) US20230317751A1 (en)
JP (1) JP7510976B2 (en)
KR (1) KR20230141407A (en)
CN (1) CN116895666A (en)
TW (1) TWI828435B (en)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218357A (en) 2008-03-10 2009-09-24 Panasonic Corp Solid-state image pickup device
JP2010232537A (en) 2009-03-27 2010-10-14 Fujifilm Corp Imaging element
JP2012009704A (en) 2010-06-25 2012-01-12 Panasonic Corp Solid-state imaging device and method of manufacturing the same
JP2012238774A (en) 2011-05-13 2012-12-06 Fujifilm Corp Image pickup device
JP2013033864A (en) 2011-08-02 2013-02-14 Sony Corp Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus
WO2014065373A1 (en) 2012-10-26 2014-05-01 京セラ株式会社 Optical filter member and imaging device provided with same
JP2015068853A (en) 2013-09-26 2015-04-13 ソニー株式会社 Laminated body, imaging element package, imaging apparatus, and electronic apparatus
US20150229852A1 (en) 2012-09-16 2015-08-13 Shalom Wertsberger Pixel structure using a tapered core waveguide, image sensors and camera using same
JP2017134362A (en) 2016-01-29 2017-08-03 キヤノン株式会社 Optical element and optical system having the same
WO2018092632A1 (en) 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element and manufacturing method
JP2019046960A (en) 2017-09-01 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging apparatus and electronic device
WO2019124562A1 (en) 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
CN110972505A (en) 2018-09-21 2020-04-07 深圳市汇顶科技股份有限公司 Image sensor and semiconductor structure
JP2020174158A (en) 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP2021068816A (en) 2019-10-24 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 Imaging apparatus
JP2021072295A (en) 2019-10-29 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478574B2 (en) * 2012-09-19 2016-10-25 Semiconductor Components Industries, Llc Image sensor pixels with light guides and light shield structures
US9666620B2 (en) * 2014-10-06 2017-05-30 Visera Technologies Company Limited Stacked filter and image sensor containing the same
FR3093378B1 (en) * 2019-03-01 2022-12-23 Isorg COLOR AND INFRARED IMAGE SENSOR
US10811453B1 (en) * 2019-11-01 2020-10-20 Omnivision Technologies, Inc. Pillar structures for suppressing optical cross-talk
KR20210156910A (en) * 2020-06-18 2021-12-28 삼성전자주식회사 Camera device including auto focus pixels

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218357A (en) 2008-03-10 2009-09-24 Panasonic Corp Solid-state image pickup device
JP2010232537A (en) 2009-03-27 2010-10-14 Fujifilm Corp Imaging element
JP2012009704A (en) 2010-06-25 2012-01-12 Panasonic Corp Solid-state imaging device and method of manufacturing the same
JP2012238774A (en) 2011-05-13 2012-12-06 Fujifilm Corp Image pickup device
JP2013033864A (en) 2011-08-02 2013-02-14 Sony Corp Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus
US20150229852A1 (en) 2012-09-16 2015-08-13 Shalom Wertsberger Pixel structure using a tapered core waveguide, image sensors and camera using same
WO2014065373A1 (en) 2012-10-26 2014-05-01 京セラ株式会社 Optical filter member and imaging device provided with same
JP2015068853A (en) 2013-09-26 2015-04-13 ソニー株式会社 Laminated body, imaging element package, imaging apparatus, and electronic apparatus
JP2017134362A (en) 2016-01-29 2017-08-03 キヤノン株式会社 Optical element and optical system having the same
WO2018092632A1 (en) 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element and manufacturing method
JP2019046960A (en) 2017-09-01 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging apparatus and electronic device
WO2019124562A1 (en) 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
CN110972505A (en) 2018-09-21 2020-04-07 深圳市汇顶科技股份有限公司 Image sensor and semiconductor structure
JP2020174158A (en) 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP2021068816A (en) 2019-10-24 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 Imaging apparatus
JP2021072295A (en) 2019-10-29 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device

Also Published As

Publication number Publication date
CN116895666A (en) 2023-10-17
TWI828435B (en) 2024-01-01
JP2023152268A (en) 2023-10-16
KR20230141407A (en) 2023-10-10
TW202341455A (en) 2023-10-16
US20230317751A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
JP7166928B2 (en) Solid-state imaging device and manufacturing method
US10061190B2 (en) Mask for extreme ultraviolet lithography process and method of fabricating the same
KR101155200B1 (en) Imprint method and processing method of substrate using the imprint method
JP5930132B2 (en) Reflective photomask and method for manufacturing the same
JP4206447B2 (en) Fine lattice and its mold
JP2004317922A (en) Surface processing method, optical element, and metal mold therefor
JP7510976B2 (en) Image sensor and its manufacturing method
US7335461B2 (en) Method of structuring of a subtrate
JP2018044979A (en) Reflection type mask and production method thereof
US7034406B2 (en) Semiconductor device with alignment mark
US20220404390A1 (en) Method for lithography process
JP7005129B2 (en) Reflective exposure mask
JP3214964B2 (en) Diffractive optical element
US20090026584A1 (en) Method for manufacturing semiconductor device
US10222692B2 (en) Photomask and manufacturing method of semiconductor device
WO2023182202A1 (en) Solid-state imaging element and method for manufacturing same
US11662659B2 (en) Photomask, exposure apparatus, and method of fabricating three-dimensional semiconductor memory device using the same
WO2022130707A1 (en) Light-receiving element
TWI847720B (en) Method for preparing semiconductor structure
JP5826463B2 (en) Anti-reflection optical element
KR20090078142A (en) Method of fabricating photonic crystal optical device
JP5484837B2 (en) Optical element, method for manufacturing optical element, and fine uneven structure
JP6728748B2 (en) Reflective photomask
US8154705B2 (en) Method of defining patterns in small pitch and corresponding exposure system
CN117650156A (en) Manufacturing method of multi-level packaging microstructure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240624

R150 Certificate of patent or registration of utility model

Ref document number: 7510976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150