JP7507973B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7507973B2 JP7507973B2 JP2023526720A JP2023526720A JP7507973B2 JP 7507973 B2 JP7507973 B2 JP 7507973B2 JP 2023526720 A JP2023526720 A JP 2023526720A JP 2023526720 A JP2023526720 A JP 2023526720A JP 7507973 B2 JP7507973 B2 JP 7507973B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- panel
- pixel
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 claims description 101
- 239000004065 semiconductor Substances 0.000 claims description 72
- 230000002093 peripheral effect Effects 0.000 claims description 42
- 230000005611 electricity Effects 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 15
- 238000012360 testing method Methods 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は実施形態1に係る表示装置1の要部平面図である。図2は表示装置1に設けられた画素とパネル端子部9とビデオ保護回路3との配置関係を示す模式図である。図3は表示装置1の断面図である。
図10は実施形態2に係る表示装置1Aの要部平面図である。図11は表示装置1Aに設けられた画素とパネル端子部9とパネル検査回路19との配置関係を示す模式図である。図12はパネル検査回路19に設けられた第1発光色検査回路20、第2発光色検査回路21、及び第3発光色検査回路22の配置関係を示す模式図である。図13は表示装置1Aの断面図である。図14は表示装置1Aに設けられた第1副画素23R、第2副画素23G、及び第3副画素23Bの配置関係を示す模式図である。前述した構成要素と同様の構成要素には同様の参照符号を付し、その詳細な説明は繰り返さない。
2 半導体チップ
3 ビデオ保護回路(周辺回路)
4 低電源接続部(ビデオ保護回路、第1電位回路、チップ外分割回路、周辺回路)
5 高電源接続部(ビデオ保護回路、第2電位回路、チップ下分割回路、周辺回路)
6 表示パネル
7 表示領域
8 額縁領域
9 パネル端子部
12 入力端子部
13 出力端子部
14R パネル端子
14G パネル端子
14B パネル端子
15R 低電源接続回路(ビデオ保護回路、第1電位回路、チップ外分割回路、周辺回路)
15G 低電源接続回路(ビデオ保護回路、第1電位回路、チップ外分割回路、周辺回路)
15B 低電源接続回路(ビデオ保護回路、第1電位回路、チップ外分割回路、周辺回路)
16R 高電源接続回路(ビデオ保護回路、第2電位回路、チップ下分割回路、周辺回路、周辺回路素子)
16G 高電源接続回路(ビデオ保護回路、第2電位回路、チップ下分割回路、周辺回路、周辺回路素子)
16B 高電源接続回路(ビデオ保護回路、第2電位回路、チップ下分割回路、周辺回路、周辺回路素子)
19 パネル検査回路(周辺回路)
20 第1発光色検査回路(パネル検査回路、周辺回路)
21 第2発光色検査回路(パネル検査回路、周辺回路、周辺回路素子)
22 第3発光色検査回路(パネル検査回路、周辺回路)
23R 第1副画素
23G 第2副画素
23B 第3副画素
24 入力端子
25 出力端子
Claims (12)
- 表示パネルの複数の画素が形成される表示領域の周りに配置された額縁領域に実装された半導体チップと、
前記額縁領域に形成された周辺回路とを備え、
前記周辺回路が、前記半導体チップと前記表示領域との間に形成されるチップ外分割回路と、前記半導体チップの下に形成されるチップ下分割回路とを含み、
前記表示パネルは、前記半導体チップの複数の出力端子のそれぞれが接合される複数のパネル端子を有し、
前記周辺回路が、前記パネル端子を通じて侵入する静電気から前記画素を保護するためのビデオ保護回路である表示装置。 - 前記半導体チップが、前記半導体チップの長手方向に沿って配列された複数の入力端子と、前記長手方向に沿って配列された複数の出力端子とを含み、
前記周辺回路が、前記表示パネル上に薄膜トランジスタで構成され、
前記チップ外分割回路は、前記額縁領域であって、前記出力端子の配列と前記表示領域との間の領域に形成され、
前記チップ下分割回路は、前記額縁領域であって、前記入力端子の配列と前記出力端子の配列との間の領域に形成される請求項1に記載の表示装置。 - 前記画素を制御するための画素回路をさらに備え、
前記チップ外分割回路と前記チップ下分割回路とは、同一材料により同一層に形成された薄膜トランジスタを含み、前記画素回路を保護又は検査する請求項1又は2に記載の表示装置。 - 前記ビデオ保護回路が、第1電位を有する第1電位電源に接続される第1電位回路と、前記第1電位よりも高い第2電位を有する第2電位電源に接続される第2電位回路とを含み、
前記チップ外分割回路が前記第1電位回路と前記第2電位回路との何れか一方を含み、
前記チップ下分割回路が前記第1電位回路と前記第2電位回路との他方を含む請求項1~3のいずれかに記載の表示装置。 - 前記パネル端子と前記チップ下分割回路とを接続する配線と、
前記パネル端子と前記チップ外分割回路及び前記画素とを接続する配線とをさらに備える請求項1~3のいずれかに記載の表示装置。 - 前記第1電位回路が、前記複数のパネル端子に対応して複数配置され、
前記第1電位電源は、前記複数の第1電位回路に対して共通に設けられる請求項4に記載の表示装置。 - 表示パネルの複数の画素が形成される表示領域の周りに配置された額縁領域に実装された半導体チップと、
前記額縁領域に形成された周辺回路とを備え、
前記周辺回路が、前記半導体チップと前記表示領域との間に形成されるチップ外分割回路と、前記半導体チップの下に形成されるチップ下分割回路とを含み、
前記周辺回路が、前記半導体チップが実装される前の前記画素の動作を検査するための信号を前記画素に供給するパネル検査回路であり、
前記画素が、第1発光色の光を発光するための第1副画素と、第2発光色の光を発光するための第2副画素とを含み、
前記パネル検査回路が、前記第1副画素の動作を検査するための第1データ信号を前記第1副画素に供給する第1発光色検査回路と、前記第2副画素の動作を検査するための第2データ信号を前記第2副画素に供給する第2発光色検査回路とを含み、
前記チップ外分割回路が前記第1発光色検査回路を含み、
前記チップ下分割回路が前記第2発光色検査回路を含む表示装置。 - 前記画素が、第3発光色の光を発光するための第3副画素をさらに含み、
前記パネル検査回路が、前記第3副画素の動作を検査するための第3データ信号を前記第3副画素に供給する第3発光色検査回路をさらに含み、
前記チップ外分割回路が前記第3発光色検査回路をさらに含む請求項7に記載の表示装置。 - 前記第1発光色の光が赤色光を含み、
前記第2発光色の光が緑色光を含み、
前記第3発光色の光が青色光を含み、
前記画素に含まれる前記第1副画素の数と前記第3副画素の数との合計が前記第2副画素の数に対応する請求項8に記載の表示装置。 - 前記表示パネルは、前記半導体チップの複数の出力端子のそれぞれが接合される複数のパネル端子を有し、
前記第1発光色検査回路が、前記複数のパネル端子に対応して複数配置され、
前記複数の第1発光色検査回路に前記第1データ信号を供給するための供給線が、前記複数の第1発光色検査回路に対して共通に設けられる請求項9に記載の表示装置。 - 前記表示パネルは、前記半導体チップの複数の出力端子のそれぞれが接合される複数のパネル端子を有し、
前記複数のパネル端子は、互いに斜め方向に配列される千鳥配列に従って配列され、
前記周辺回路は、前記複数のパネル端子のそれぞれに対応するように前記千鳥配列に従って配列された複数の周辺回路素子を有する請求項1から10の何れか一項に記載の表示装置。 - 前記画素が、自発光表示素子又は液晶表示素子を含む請求項1から11の何れか一項に記載の表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/021904 WO2022259415A1 (ja) | 2021-06-09 | 2021-06-09 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022259415A1 JPWO2022259415A1 (ja) | 2022-12-15 |
JPWO2022259415A5 JPWO2022259415A5 (ja) | 2024-02-02 |
JP7507973B2 true JP7507973B2 (ja) | 2024-06-28 |
Family
ID=84425986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023526720A Active JP7507973B2 (ja) | 2021-06-09 | 2021-06-09 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240212538A1 (ja) |
JP (1) | JP7507973B2 (ja) |
WO (1) | WO2022259415A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066113A (ja) | 2001-06-13 | 2003-03-05 | Seiko Epson Corp | 基板装置、その検査方法、電気光学装置及びその製造方法、並びに電子機器 |
JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2004341196A (ja) | 2003-05-15 | 2004-12-02 | Advanced Lcd Technologies Development Center Co Ltd | 表示装置およびその製造方法 |
JP2005077479A (ja) | 2003-08-28 | 2005-03-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2011002582A (ja) | 2009-06-17 | 2011-01-06 | Hitachi Displays Ltd | 表示装置 |
JP2019113786A (ja) | 2017-12-26 | 2019-07-11 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
-
2021
- 2021-06-09 WO PCT/JP2021/021904 patent/WO2022259415A1/ja active Application Filing
- 2021-06-09 JP JP2023526720A patent/JP7507973B2/ja active Active
- 2021-06-09 US US18/288,956 patent/US20240212538A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066113A (ja) | 2001-06-13 | 2003-03-05 | Seiko Epson Corp | 基板装置、その検査方法、電気光学装置及びその製造方法、並びに電子機器 |
JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2004341196A (ja) | 2003-05-15 | 2004-12-02 | Advanced Lcd Technologies Development Center Co Ltd | 表示装置およびその製造方法 |
JP2005077479A (ja) | 2003-08-28 | 2005-03-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2011002582A (ja) | 2009-06-17 | 2011-01-06 | Hitachi Displays Ltd | 表示装置 |
JP2019113786A (ja) | 2017-12-26 | 2019-07-11 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20240212538A1 (en) | 2024-06-27 |
JPWO2022259415A1 (ja) | 2022-12-15 |
WO2022259415A1 (ja) | 2022-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102616204B1 (ko) | 투명표시장치 및 투명표시패널 | |
KR102002495B1 (ko) | 유기 발광 표시 패널 | |
KR102123979B1 (ko) | 리페어 구조를 갖는 유기발광표시장치 | |
US10629109B2 (en) | Array substrate, display panel and method of driving display panel | |
TWI415072B (zh) | 發光顯示面板之畫素驅動電路 | |
WO2012002199A1 (ja) | アクティブマトリクス基板、表示装置、およびこれらの検査方法 | |
KR20170131762A (ko) | 표시 장치 | |
US7994810B2 (en) | Electro-optical device | |
KR20180066306A (ko) | 표시 장치 | |
US20210225974A1 (en) | Amoled display panel and corresponding display device | |
KR102100261B1 (ko) | 유기발광다이오드 표시장치의 제조방법 | |
KR102680094B1 (ko) | 표시 장치 | |
US10777113B2 (en) | Display device | |
JP2007220598A (ja) | 有機el表示装置 | |
KR20160130069A (ko) | 유기 발광 표시 장치 | |
KR20170000057A (ko) | 디스플레이 장치 | |
KR102584272B1 (ko) | 전원 배선을 공유하는 표시장치 | |
TWM564172U (zh) | 顯示面板的檢測線路 | |
JP2011154161A (ja) | 表示装置 | |
KR20160038494A (ko) | 유기발광표시장치 및 그 제조 방법 | |
JP7507973B2 (ja) | 表示装置 | |
KR102078386B1 (ko) | 유기전계발광 표시장치 | |
US9099039B2 (en) | Organic electro luminescence display device | |
CN109887987B (zh) | 一种阵列基板及显示模组 | |
JP2011158707A (ja) | アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7507973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |