JP7506795B1 - Error correction method, error correction circuit, and communication system - Google Patents
Error correction method, error correction circuit, and communication system Download PDFInfo
- Publication number
- JP7506795B1 JP7506795B1 JP2023076005A JP2023076005A JP7506795B1 JP 7506795 B1 JP7506795 B1 JP 7506795B1 JP 2023076005 A JP2023076005 A JP 2023076005A JP 2023076005 A JP2023076005 A JP 2023076005A JP 7506795 B1 JP7506795 B1 JP 7506795B1
- Authority
- JP
- Japan
- Prior art keywords
- likelihood information
- likelihood
- error correction
- information
- evaluation pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims abstract description 286
- 238000000034 method Methods 0.000 title claims description 43
- 238000004891 communication Methods 0.000 title claims description 26
- 238000011156 evaluation Methods 0.000 claims abstract description 172
- 238000012545 processing Methods 0.000 claims abstract description 96
- 238000000605 extraction Methods 0.000 claims abstract description 52
- 230000001174 ascending effect Effects 0.000 claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 15
- 239000000284 extract Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000001427 coherent effect Effects 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
【課題】訂正能力を維持しながら処理遅延や消費電力の増大を抑えることができる誤り訂正回路を提供する。【解決手段】本発明の誤り訂正回路（２０）は、誤り訂正前の符号化データである主信号に尤度情報が付加された入力信号を受信し、入力信号を主信号と尤度情報とに分割する分割回路（３０）と、分割回路（３０）で分割された尤度情報から、尤度情報の尤度値が小さい順にｎ個の尤度情報を抽出し、誤り訂正処理回路（５０）に訂正候補となる主信号の尤度情報を供給する尤度情報抽出回路（４０）と、尤度情報のそれぞれに対応する主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路（５０）を備える。【選択図】 図３[Problem] To provide an error correction circuit capable of suppressing increases in processing delay and power consumption while maintaining correction capability. [Solution] The error correction circuit (20) of the present invention comprises a division circuit (30) that receives an input signal in which likelihood information is added to a main signal, which is encoded data before error correction, and divides the input signal into a main signal and likelihood information, a likelihood information extraction circuit (40) that extracts n pieces of likelihood information from the likelihood information divided by the division circuit (30) in ascending order of likelihood value of the likelihood information, and supplies the likelihood information of the main signal that is a correction candidate to an error correction processing circuit (50), and an error correction processing circuit (50) that evaluates an evaluation pattern consisting of a combination of information indicating whether or not to correct the main signal corresponding to each piece of likelihood information, and outputs a signal after error correction based on the evaluation result. [Selected Figure] Figure 3
Description
本発明は、誤り訂正方法、誤り訂正回路及び通信システムに関する。 The present invention relates to an error correction method, an error correction circuit, and a communication system.
コヒーレント光通信では、伝送特性の向上のために、伝送途中に生じる歪及び周波数／位相変動をデジタル信号処理によって補償しており、更なる伝送特性向上のために、上記の補償機能に加えて、送受信装置間に誤り訂正機能を設けて伝送特性におけるデータ誤りの低減を図っている。誤り訂正機能では、送信側でデータに対して誤り訂正用符号化を行い、受信側でその符号化に応じて誤り訂正を行うことで、伝送特性の向上を図ることができる。 In coherent optical communications, to improve transmission characteristics, distortion and frequency/phase fluctuations that occur during transmission are compensated for by digital signal processing. To further improve transmission characteristics, in addition to the compensation function mentioned above, an error correction function is provided between the transmitting and receiving devices to reduce data errors in the transmission characteristics. With the error correction function, the transmitting side applies error correction coding to the data, and the receiving side applies error correction according to that coding, thereby improving transmission characteristics.
誤り訂正符号としては、例えば、ハミング符号、ＢＣＨ符号、及びリードソロモン符号、並びに、畳み込み符号／ビタビ復号等がよく知られている。近年の通信装置においては、ＣＰＵの計算能力の発展によって、複雑かつ大量の処理が可能となったため、ＬＤＰＣ（低密度パリティ検査符号：low-density parity-check code）のような高性能な誤り訂正方法が使用されている。 Well-known examples of error correction codes include Hamming codes, BCH codes, Reed-Solomon codes, and convolutional codes/Viterbi decoding. In recent years, advances in the computing power of CPUs have made it possible for communication devices to perform complex, large-volume processing, leading to the use of high-performance error correction methods such as LDPC (low-density parity-check codes).
ＬＤＰＣ符号等を用いた誤り訂正の処理においては、復号演算の際の計算量を増大することにより訂正能力を向上させることができるが、復号演算の際の計算量の増大に従って回路規模や消費電力も増大するという問題がある。そのため、従来から回路規模や消費電力の増大を抑えつつ訂正能力を向上させる方法が提案されている。 In error correction processing using LDPC codes, etc., the correction capability can be improved by increasing the amount of calculation during the decoding operation, but there is a problem in that the circuit size and power consumption also increase as the amount of calculation during the decoding operation increases. For this reason, methods have been proposed for improving the correction capability while suppressing the increase in circuit size and power consumption.
例えば、特許文献１では、ＬＤＰＣ符号の反復復号方法において、復号前の符号化データの尤度情報を用いて復号処理を行い、復号処理の繰り返し処理時に尤度情報を更新することで、復号完了までの繰り返し回数を減らす方法が提案されている。また、特許文献２では、復号前の符号化データの尤度情報を用いて符号化データを並べ替えて復号処理を行うことにより、復号能力を向上させる方法が提案されている。
For example,
復号前の符号化データの尤度情報を用いた復号方法では、尤度情報に基づいて訂正候補を選択する等の処理により復号処理を最適化して、訂正能力の向上を図ることができるが、訂正能力を向上させるに従って、尤度情報を計算し尤度情報を用いて復号する際の演算量が増大し、それに応じて処理遅延や消費電力が増大するという問題がある。 In a decoding method that uses likelihood information of encoded data before decoding, the decoding process can be optimized by processes such as selecting correction candidates based on the likelihood information, thereby improving correction capability. However, as the correction capability is improved, the amount of calculation required to calculate the likelihood information and decode using the likelihood information increases, resulting in a corresponding increase in processing delays and power consumption.
本発明は、上記課題を解決するためになされたものであり、訂正能力を維持しながら処理遅延や消費電力の増大を抑えることができる誤り訂正回路、誤り訂正方法及び通信システムを提供することを目的とする。 The present invention has been made to solve the above problems, and aims to provide an error correction circuit, an error correction method, and a communication system that can suppress processing delays and increases in power consumption while maintaining correction capabilities.
上述したような課題を解決するために、本発明の誤り訂正方法は、分割回路と尤度情報抽出回路と誤り訂正処理回路とを備えた誤り訂正回路において実行される誤り訂正方法であって、前記分割回路が、Ｎｉｎビットの主信号に尤度情報が付加された入力信号を、前記主信号とＮｄｉｖ個（Ｎｄｉｖは１より大きい整数）の前記尤度情報とに分割する分割ステップと、前記尤度情報抽出回路が、前記分割ステップで分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する尤度情報抽出ステップと、前記誤り訂正処理回路が、前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理ステップとを備え、前記尤度情報抽出ステップは、前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報からなる第２の尤度情報とに分類して、前記誤り訂正処理回路に供給し、前記誤り訂正処理ステップは、前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定する。 In order to solve the above-mentioned problems, an error correction method of the present invention is an error correction method executed in an error correction circuit including a division circuit, a likelihood information extraction circuit, and an error correction processing circuit, the method including a division step in which the division circuit divides an input signal in which likelihood information is added to a main signal of N in bits into the main signal and N div pieces of the likelihood information (N div is an integer greater than 1); and the likelihood information extraction circuit extracts n pieces of the likelihood information (n is an integer greater than 1, n<N in /N div) in ascending order of likelihood value of the likelihood information for each piece of the likelihood information divided in the division step. the n pieces of likelihood information are classified into first likelihood information and second likelihood information consisting of likelihood information having a greater likelihood value than the likelihood value of the first likelihood information, based on the likelihood values of the likelihood information, and supplied to the error correction processing circuit; and the error correction processing step evaluates an evaluation pattern that combines at least one first evaluation pattern consisting of the combination of information in the first likelihood information and at least one second evaluation pattern that is a combination of information in the second likelihood information and is a number less than the number of the first evaluation patterns, to determine the error-corrected signal to be output.
上述したような課題を解決するために、本発明の誤り訂正装置は、Ｎｉｎビットの主信号の各ビットに尤度情報が付加された入力信号を、前記主信号とＮｄｉｖ個（Ｎｄｉｖは１より大きい整数）の前記尤度情報とに分割する分割回路と、前記分割回路で分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する複数の尤度情報抽出回路と、前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路とを備え、前記複数の尤度情報抽出回路のそれぞれは、前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報からなる第２の尤度情報とに分類して、前記誤り訂正処理回路に供給するように構成され、前記誤り訂正処理回路は、前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定するように構成される。 In order to solve the above-mentioned problems, the error correction device of the present invention includes a division circuit that divides an input signal, in which likelihood information is added to each bit of an N in bit main signal, into the main signal and N div pieces of the likelihood information (N div is an integer greater than 1), and for each piece of likelihood information divided by the division circuit, n pieces of the likelihood information (n is an integer greater than 1, n<N in /N div and an error correction processing circuit that evaluates an evaluation pattern consisting of a combination of information indicating whether to correct the main signal corresponding to each of the n pieces of likelihood information, and outputs a signal after error correction based on the evaluation result. Each of the plurality of likelihood information extraction circuits is configured to classify the n pieces of likelihood information into first likelihood information and second likelihood information consisting of likelihood information having a likelihood value larger than the likelihood value of the first likelihood information, based on the likelihood value of the likelihood information, and supply the classified information to the error correction processing circuit. The error correction processing circuit is configured to evaluate an evaluation pattern that combines at least one first evaluation pattern consisting of the combination of information in the first likelihood information and at least one second evaluation pattern, which is a combination of information in the second likelihood information and is less in number than the number of the first evaluation patterns, to determine the signal after error correction to be output.
上述したような課題を解決するために、本発明の通信システムは、送信データの符号化を行う誤り訂正符号化装置と、前記誤り訂正符号化装置から出力された主信号を用いて変調した光信号を送信する送信モジュールとを備えた送信装置と、前記送信装置から受信した光信号から主信号を復調するように構成された受信モジュールと、復調された主信号の誤り訂正を行うように構成された誤り訂正装置とを備えた受信装置とを備えた通信システムであって、前記誤り訂正装置は、Ｎｉｎビットの主信号に尤度情報が付加された入力信号を、前記主信号とＮｄｉｖ個（Ｎｄｉｖは１より大きい整数）の前記尤度情報とに分割する分割回路と、前記分割回路で分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する複数の尤度情報抽出回路と、前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路とを備え、前記複数の尤度情報抽出回路のそれぞれは、前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報からなる第２の尤度情報とに分類して、前記誤り訂正処理回路に供給するように構成され、前記誤り訂正処理回路は、前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定するように構成される。 In order to solve the above-mentioned problems, a communication system of the present invention is a communication system including a transmitting device including an error correction coding device that codes transmission data, and a transmitting module that transmits an optical signal modulated by using a main signal output from the error correction coding device, and a receiving device including a receiving module configured to demodulate the main signal from the optical signal received from the transmitting device, and an error correction device configured to perform error correction on the demodulated main signal, wherein the error correction device includes a division circuit that divides an input signal in which likelihood information is added to an Nin-bit main signal, into the main signal and N div pieces of the likelihood information (N div is an integer greater than 1), and for each piece of likelihood information divided by the division circuit, n pieces (n is an integer greater than 1, n<N in /N div and an error correction processing circuit that evaluates an evaluation pattern consisting of a combination of information indicating whether to correct the main signal corresponding to each of the n pieces of likelihood information, and outputs a signal after error correction based on the evaluation result. Each of the plurality of likelihood information extraction circuits is configured to classify the n pieces of likelihood information into first likelihood information and second likelihood information consisting of likelihood information having a likelihood value larger than the likelihood value of the first likelihood information, based on the likelihood value of the likelihood information, and supply the classified information to the error correction processing circuit. The error correction processing circuit is configured to evaluate an evaluation pattern that combines at least one first evaluation pattern consisting of the combination of information in the first likelihood information and at least one second evaluation pattern, which is a combination of information in the second likelihood information and is less in number than the number of the first evaluation patterns, to determine the signal after error correction to be output.
本発明によれば、訂正能力を維持しながら処理遅延や消費電力の増大を抑えることができる誤り訂正回路、誤り訂正方法及び通信システムを提供することが可能となる。 The present invention makes it possible to provide an error correction circuit, an error correction method, and a communication system that can suppress increases in processing delays and power consumption while maintaining correction capabilities.
以下、本発明の実施の形態を図面を参照して説明する。但し、本発明は、多くの異なる態様で実施することが可能であり、以下に説明する実施の形態に限定して解釈すべきではない。 The following describes an embodiment of the present invention with reference to the drawings. However, the present invention can be implemented in many different ways, and should not be interpreted as being limited to the embodiment described below.
＜本発明の概要＞
本発明の目的は、訂正能力を維持しながら処理遅延や消費電力の増大を抑えることができる誤り訂正回路、誤り訂正方法及び通信システムを提供することである。
<Overview of the Invention>
An object of the present invention is to provide an error correction circuit, an error correction method, and a communication system that can suppress an increase in processing delay and power consumption while maintaining correction capability.
従来の誤り訂正回路の構成例を示す図を図８に示す。誤り訂正回路は、符号化データの尤度情報を用いて誤り訂正を行う誤り訂正回路である。 Figure 8 shows a configuration example of a conventional error correction circuit. The error correction circuit performs error correction using likelihood information of the encoded data.
誤り訂正回路２０は、誤り訂正前の符号化データである主信号に尤度情報が付加された入力信号を受信し、入力信号を主信号と尤度情報とに分割する分割回路３０と、分割回路３０で分割された尤度情報から、尤度情報の尤度値が小さい順にｎ個の尤度情報を抽出し、誤り訂正処理回路５０に訂正候補となる主信号の尤度情報を供給する尤度情報抽出回路４０と、尤度情報のそれぞれに対応する符号化データを訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路５０とを備える。
The
誤り訂正処理回路５０には、尤度情報抽出回路４０から供給された訂正候補となる主信号の尤度情報と、分割回路３０において分割された主信号が入力される。誤り訂正処理回路５０では、訂正候補の尤度情報に含まれるアドレス情報に従って主信号の誤り訂正が行われる。
The error
図９は、誤り訂正回路２０の入力信号の構成例を示す図である。Ｎｉｎ個の入力信号の各々は、Ｎｉｎビットの主信号と尤度情報から構成されている。尤度情報は、主信号の尤度値と各信号がＮｉｎ個の入力信号中の何番目の信号に対応するかを表すアドレス情報から構成されている。図９では、尤度値として対数尤度比（ＬＬＲ：Log Likelihood Ratio）を用いている。
Fig. 9 is a diagram showing an example of the configuration of input signals to the
図９の構成例では、Ｎｉｎ個の入力信号の各々は、１ビットの主信号、ＮＬＬＲビットの対数尤度比（ＬＬＲ）、Ｎａｄビット（Ｎａｄ＝ｌｏｇ２Ｎｉｎ）のアドレス情報から構成されている。ＬＬＲの大きさは２のＮＬＬＲ乗の段階で表される。例えば、ＮＬＬＲビットが、３ビットの場合は、８段階で表される。 In the configuration example of Fig. 9, each of N in input signals is composed of a 1-bit main signal, a log-likelihood ratio (LLR) of N LLR bits, and N ad bits of address information (N ad = log 2 N in ). The size of the LLR is expressed in stages of 2 to the power of N LLR . For example, when the N LLR bits are 3 bits, it is expressed in 8 stages.
分割回路３０は、入力信号を主信号と尤度情報に分割し、Ｎｉｎビットの主信号と、（ＮＬＬＲ＋Ｎａｄ）ビットからなるＮｉｎ個の尤度情報を出力する。
The
尤度情報抽出回路４０は、Ｎｉｎ個の尤度情報に対し、ＬＬＲが小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ）の尤度情報を抽出し、訂正候補として誤り訂正処理回路５０に出力する。
The likelihood
誤り訂正処理回路５０は、訂正候補のｎ個の尤度情報のアドレス情報に対応するｎビットの主信号の各々について「訂正を行う」ｏｒ「訂正を行わない」の組み合わせからなる評価パターンを評価し、その評価結果に基づいて誤り訂正後の信号を出力する。この場合の評価パターンの数は、２のｎ乗となる。
The error
例えば、Ｎｉｎ＝２５６ビット、ＮＬＬＲ＝３ビット、Ｎａｄ＝８ビット、ｎ＝８個とした場合、ｎ＝８個の訂正候補の各々のビットについて「訂正を行う」ｏｒ「訂正を行わない」の組み合わせからなる評価パターンを評価する場合の評価パターン数は、２ｎ＝２５６となる。 For example, if N in = 256 bits, N LLR = 3 bits, Nad = 8 bits, and n = 8, the number of evaluation patterns when evaluating evaluation patterns consisting of combinations of "perform correction" or "do not perform correction" for each bit of the n = 8 correction candidates is 2 n = 256.
ここで、評価パターンの評価は、各評価パターンに従って訂正を行った結果における「コスト値」を比較することにより行う。誤り訂正処理回路は、各評価パターンの「コスト値」が最も低い評価パターンの訂正結果を出力する。この「コスト値」は、訂正を行った信号のＬＬＲの大きさによって算出すればよい。訂正を行った信号のＬＬＲの合計値が小さい評価パターンは、「コスト値」が低く、訂正を行った信号のＬＬＲの合計値が大きい評価パターンは「コスト値」が高い。コスト値による評価によって、最尤評価パターンが選択される。 Here, the evaluation patterns are evaluated by comparing the "cost values" of the results of corrections made according to each evaluation pattern. The error correction processing circuit outputs the correction result of the evaluation pattern with the lowest "cost value" of each evaluation pattern. This "cost value" may be calculated from the magnitude of the LLR of the corrected signal. An evaluation pattern with a small total value of the LLR of the corrected signal has a low "cost value", and an evaluation pattern with a large total value of the LLR of the corrected signal has a high "cost value". The most likely evaluation pattern is selected by evaluation using the cost value.
従来の誤り訂正回路２０では、尤度情報抽出回路４０で抽出する訂正候補の信号の個数ｎを増やすことにより誤り訂正能力を高めることができる。一方で、訂正候補の信号の個数ｎを増やすと尤度情報抽出回路４０で尤度情報を抽出する際の演算量、及び、誤り訂正処理回路５０において評価パターンを評価する際の演算量が増えてしまい、それにより回路規模や消費電力が増大するという問題がある。
In the conventional
本発明では、尤度情報を用いて誤り訂正を行う誤り訂正回路において、主信号の尤度情報を、複数の尤度情報に分割して、分割後の複数の尤度情報のそれぞれから、低い尤度値の尤度情報を訂正候補として抽出することで、並列処理で尤度情報を抽出することにより、尤度情報の抽出に伴う処理遅延を低減し、さらに、抽出した訂正候補の尤度情報について、尤度値の大きさに基づいて重みづけを行い、重みづけに応じて、訂正を行う信号の評価パターンを変更して、評価パターンを評価する際の演算量を削減する。 In the present invention, in an error correction circuit that performs error correction using likelihood information, the likelihood information of a main signal is divided into multiple pieces of likelihood information, and from each of the multiple pieces of likelihood information after division, likelihood information with a low likelihood value is extracted as a correction candidate. By extracting the likelihood information through parallel processing, the processing delay associated with the extraction of the likelihood information is reduced, and further, the likelihood information of the extracted correction candidates is weighted based on the magnitude of the likelihood value, and the evaluation pattern of the signal to be corrected is changed according to the weighting, thereby reducing the amount of calculation required when evaluating the evaluation pattern.
本発明によれば、従来と同様の訂正能力を維持しながら、誤り訂正回路の処理遅延を低減し消費電力の低減を実現することができる。 The present invention makes it possible to reduce the processing delay of the error correction circuit and reduce power consumption while maintaining the same correction capability as in the past.
＜誤り訂正装置を含む通信装置＞
図１は、本発明の実施の形態に係る誤り訂正装置を含む通信装置の構成例である。図１の構成例は、本発明の実施の形態に係る誤り訂正装置１００をコヒーレント光通信方式の通信システムに適用した構成例である。
<Communication device including error correction device>
Fig. 1 shows an example of the configuration of a communication device including an error correction device according to an embodiment of the present invention. The configuration example of Fig. 1 shows an example of the configuration in which an
図１のコヒーレント光通信方式の通信システムにおいて、送信側装置は、送信信号処理装置３００と光送信モジュール４００とを備え、受信側装置は、光受信モジュール５００と受信信号処理装置６００とを備える。送信側装置と受信側装置とは、光ファイバ伝送路１０００を介して接続されている。送信信号処理装置３００は、誤り訂正符号化装置２００を備え、受信信号処理装置６００は、誤り訂正装置１００を備える。
In the coherent optical communication system of FIG. 1, the transmitting device includes a transmitting
送信信号処理装置３００における誤り訂正符号化装置２００は、送信データに対して誤り訂正用の符号化を行う。光送信モジュール４００は、誤り訂正用の符号化が行われた送信データによって変調を行って光信号を生成し、光ファイバ伝送路１０００に伝送する。一般的なコヒーレント光通信では、水平偏波光信号Ｘと垂直偏波光信号とが合成された信号が光送信モジュール４００から光ファイバ伝送路１０００に伝送される。例えば、変調方式としてＱＰＳＫを用いた場合、送信データは、水平偏波光信号用データ（ＸＩ、ＸＱ）と、垂直偏波光信号用データ（ＹＩ、ＹＱ）とに分けられる。
The error correction coding device 200 in the transmission
ＸＩ及びＸＱは、それぞれ、水平偏波光信号用データの複素平面上での水平軸及び直交軸上の座標、即ち水平成分及び直交成分を示す。また、ＹＩ及びＹＱは、それぞれ、垂直偏波光信号用データの複素平面上での水平軸及び直交軸上の座標、即ち水平成分及び直交成分を示す。水平偏波光信号用データ（ＸＩ、ＸＱ）と、垂直偏波光信号用データ（ＹＩ、ＹＱ）は、搬送波の複素平面上の座標にマッピングされ、光送信モジュール４００から光ファイバ伝送路１０００に伝送される。
XI and XQ respectively indicate the coordinates on the horizontal axis and orthogonal axis on the complex plane of the data for the horizontally polarized optical signal, i.e., the horizontal component and orthogonal component. Also, YI and YQ respectively indicate the coordinates on the horizontal axis and orthogonal axis on the complex plane of the data for the vertically polarized optical signal, i.e., the horizontal component and orthogonal component. The data for the horizontally polarized optical signal (XI, XQ) and the data for the vertically polarized optical signal (YI, YQ) are mapped to the coordinates on the complex plane of the carrier wave and transmitted from the
光受信モジュール５００は、光ファイバ伝送路１０００を経由して受信した光信号を復調して受信データを生成し、変調方式としてＱＰＳＫを用いた場合、生成された水平偏波光信号用データ（ＸＩ、ＸＱ)と、垂直偏波光信号用データ（ＹＩ、ＹＱ）が出力される。出力されたこれらのデータ（ＸＩ、ＸＱ、ＹＩ、ＹＱ）は、受信信号処理装置６００において、デジタル信号に変換されて、誤り訂正装置１００において誤り訂正処理が行われる。
The
コヒーレント光通信システムでは、送信データは、水平偏波光信号と垂直偏波光信号とで送信されるが、水平偏波、垂直偏波の一方の偏波信号のみで送ることも可能である。その場合でも、本発明の実施形態に係る誤り訂正装置１００を使用することができる。
In a coherent optical communication system, data is transmitted using horizontally polarized and vertically polarized optical signals, but it is also possible to transmit data using only one of the horizontally polarized and vertically polarized signals. Even in this case, the
また、本発明の実施の形態に係る誤り訂正装置１００を使用できる通信システムは、上述したコヒーレント光通信システムに限定されない。無線通信システムを含めた他の通信システムにおいても本発明の実施の形態に係る誤り訂正装置１００を使用することができる。そのような通信システムも本発明の範囲内であることは言うまでもない。
Furthermore, the communication system in which the
＜誤り訂正装置の構成＞
受信信号処理装置６００には、光受信モジュール５００から、水平偏波光信号用データ（ＸＩ、ＸＱ)と、垂直偏波光信号用データ（ＹＩ、ＹＱ）が供給され、受信信号処理装置６００においてデジタル信号に変換された信号に対して、誤り訂正装置１００において誤り訂正復号処理が行われる。
<Configuration of Error Correction Device>
The receiving
誤り訂正装置１００における誤り訂正アルゴリズムとしては、一般に、ＬＤＰＣ符号を用いた復号、畳み込み符号／ビタビ復号、Ｃｈａｓｅ復号など、様々な復号アルゴリズムが適用可能である。
As the error correction algorithm in the
図２は、本発明の実施の形態に係る誤り訂正装置の構成例を示す図である。本実施の形態では、尤度情報を用いた誤り訂正処理を行うため、受信側の誤り訂正装置１００は、受信した誤り訂正前の主信号に尤度情報を付加する尤度情報付加回路１０と誤り訂正回路２０を備えている。
Figure 2 shows an example of the configuration of an error correction device according to an embodiment of the present invention. In this embodiment, in order to perform error correction processing using likelihood information, the
＜尤度情報付加回路＞
誤り訂正装置１００の尤度情報付加回路１０では、入力された主信号のビット（またはシンボル）毎に尤度値が算出され、尤度情報のアドレス情報とともに主信号に付加される。誤り訂正回路２０に入力される入力信号の構成は、図９で説明した従来の入力信号の構成と同様である。本実施の形態では、尤度情報の尤度値として対数尤度比（ＬＬＲ）を用いた場合を説明する。
<Likelihood information addition circuit>
In the likelihood
＜誤り訂正回路＞
誤り訂正装置１００の誤り訂正回路２０では、尤度情報付加回路１０から供給された入力信号に含まれる尤度情報を用いて、主信号に対する誤り訂正処理が実行される。本実施の形態では、尤度情報のそれぞれに対応する主信号を「訂正する」か「訂正しない」かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正された訂正後の信号を出力する。
<Error correction circuit>
In the
誤り訂正回路２０では、符号化データの尤度情報を、複数の信号に分割して、分割後の信号のそれぞれから、低い尤度値を訂正候補として抽出することで、並列処理で尤度情報を抽出することにより、尤度情報の抽出に伴う処理遅延を低減し、さらに抽出した訂正候補の尤度情報について、尤度値の大きさに基づいて重みづけを行い、重みづけに応じて、訂正を行う信号の評価パターンを変更して、評価パターンを評価する際の演算量を削減する。
In the
＜尤度情報について＞
本実施の形態の誤り訂正回路で用いる尤度情報について説明する。尤度情報とはビット（またはシンボル）毎の確からしさ（信頼度）を表すものである。図２における尤度情報付加回路１０の尤度情報の対数尤度値は、誤り訂正前の入力信号のビット（またはシンボル）毎の確からしさを表している。対数尤度値が大きいほど確からしさが高く、誤りが少ない状態であるといえる。
<About likelihood information>
The likelihood information used in the error correction circuit of this embodiment will be described. The likelihood information represents the likelihood (reliability) of each bit (or symbol). The log likelihood value of the likelihood information of the likelihood
座標情報に基づいた尤度情報を求める場合は、座標情報はシンボル毎（シンボル：通信において１回の変調で送られる1まとまりのデータ）となるので、複数ビットで１シンボルとなる場合は、ビット毎に尤度情報を求めることもできるし、シンボル毎に尤度算出してシンボル内の各ビットを共通の尤度情報とすることもできる。 When calculating likelihood information based on coordinate information, the coordinate information is for each symbol (symbol: a chunk of data sent in one modulation in communication), so if one symbol consists of multiple bits, it is possible to calculate likelihood information for each bit, or it is possible to calculate likelihood for each symbol and use each bit in the symbol as common likelihood information.
複数ビットで１シンボルとなる変調方式の例としては、ＱＰＳＫは１シンボルで２ビット、１６ＱＡＭは１シンボルで４ビットの情報を持ち、さらに直交偏波多重により１シンボル時間当たりのビット数の情報を２倍（ＱＰＳＫならば４ビット、１６ＱＡＭならば８ビット）伝送できるものとなっている。 Examples of modulation methods in which multiple bits make up one symbol include QPSK, which carries two bits of information per symbol, and 16QAM, which carries four bits of information per symbol. Furthermore, orthogonal polarization multiplexing makes it possible to transmit twice the number of bits of information per symbol time (four bits for QPSK and eight bits for 16QAM).
尤度値は、複素平面上で、受信した座標値の理想的な座標点からの雑音等による偏移量によって測ることができ、送信する理想点の座標値と、受信した座標値の間の距離（偏移量）に基づいて算出することができる。この偏移量が小さい程、データの「確からしさ」を示す尤度値が大きいと推定される。すなわち、尤度値と座標上の偏移量は、逆の増減関係にある。入力信号の信頼度を表す尤度情報の尤度値は、アナログ値であるため、何ビットで表現するかは適宜設定可能である。 The likelihood value can be measured by the amount of deviation of the received coordinate value from the ideal coordinate point due to noise, etc. on the complex plane, and can be calculated based on the distance (amount of deviation) between the coordinate value of the ideal point to be transmitted and the received coordinate value. It is estimated that the smaller the amount of deviation, the larger the likelihood value indicating the "certainty" of the data. In other words, the likelihood value and the amount of deviation on the coordinates have an inverse increase/decrease relationship. The likelihood value of the likelihood information, which indicates the reliability of the input signal, is an analog value, so the number of bits to express it can be set appropriately.
よって、対象とするビット（またはシンボル）の尤度値が小さいほど、座標上の偏移量が多いから、そのビット（またはシンボル）の信頼度（確からしさ）が低いと判定して、尤度値に基づく誤り訂正処理の訂正候補とすればよい。 Therefore, the smaller the likelihood value of the target bit (or symbol), the greater the shift in the coordinate system, so the reliability (likelihood) of that bit (or symbol) is determined to be low, and it can be made a correction candidate for error correction processing based on the likelihood value.
複素平面上の座標間の距離の算出方法としては、各軸上の座標値の差分の絶対値の和を用いて算出する方法などが考えられる。受信した座標が、理想の座標点と重なった場合が最大の尤度値をもつ場合であり、理想の座標点からの差分が増えるほど尤度値は減少する。複数の理想の座標点がある場合、理想の座標点の中間座標が最小の尤度値を持つこととなる。 One possible method for calculating the distance between coordinates on a complex plane is to use the sum of the absolute values of the differences in coordinate values on each axis. The maximum likelihood value occurs when the received coordinates overlap with the ideal coordinate point, and the likelihood value decreases as the difference from the ideal coordinate point increases. When there are multiple ideal coordinate points, the midpoint between the ideal coordinate points will have the smallest likelihood value.
上記の説明では、座標における差分（偏移量）を尤度の指標としたが、尤度の計算は、上述した座標における差分を用いるものに限定されない。例えば、信号強度だけ、或いは位相差だけで尤度を求めることも可能である。確からしさを示す指標である尤度は、一般的には種々の方法で計算可能であり、本発明においても、確からしさを示す指標であれば他の指標を使用することができる。本発明において、尤度として座標差分以外の他の指標を使用することも可能であり、そのような場合も本発明の範囲であることは言うまでもない。 In the above explanation, the difference in coordinates (shift amount) is used as an index of likelihood, but the calculation of likelihood is not limited to using the difference in coordinates described above. For example, it is also possible to obtain likelihood using only signal strength or only phase difference. Likelihood, which is an index indicating likelihood, can generally be calculated using various methods, and in the present invention, other indices can be used as long as they are indices indicating likelihood. In the present invention, it is also possible to use indices other than coordinate difference as likelihood, and it goes without saying that such cases are also within the scope of the present invention.
＜尤度情報の具体例＞
本実施の形態では、尤度情報の尤度値として対数尤度比（ＬＬＲ）を用いる。尤度値は、対数尤度比に限定されるものではなく、他の尤度値を用いてもよい。以下では、尤度値として対数尤度比を用いた場合の対数尤度比の具体例を、変調方式としてＱＰＳＫを用いた場合について説明する。
<Examples of likelihood information>
In this embodiment, a log likelihood ratio (LLR) is used as the likelihood value of the likelihood information. The likelihood value is not limited to the log likelihood ratio, and other likelihood values may be used. In the following, a specific example of the log likelihood ratio when the log likelihood ratio is used as the likelihood value will be described in the case where QPSK is used as the modulation method.
尤度値としては、上記のように受信信号の座標および送信信号の座標に基づき、それらの間の位置関係（距離情報）に基づいて求めたものを用いることができ、その値が受信信号の座標の確からしさを表すことができる。 The likelihood value can be calculated based on the coordinates of the received signal and the coordinates of the transmitted signal, as described above, and on the positional relationship (distance information) between them, and this value can represent the likelihood of the coordinates of the received signal.
図５は、本発明の実施の形態に係る尤度情報を説明するための図である。送信側で設定した理想の座標点をＸｔ１（ＸＩｔ１、ＸＱｔ１）、座標点Ｘｔ１と異なる隣接の信号点の座標点をＸｔ２（ＸＩｔ２、ＸＱｔ２）、受信側の座標点をＸｒ（ＸＩｒ、ＸＱｒ）とする。 Figure 5 is a diagram for explaining likelihood information according to an embodiment of the present invention. The ideal coordinate point set on the transmitting side is Xt1 (XIt1, XQt1), the coordinate point of an adjacent signal point different from the coordinate point Xt1 is Xt2 (XIt2, XQt2), and the coordinate point on the receiving side is Xr (XIr, XQr).
Ａｒは受信側の誤り訂正前の振幅、Ａｔ１は理想の座標点Ｘｔ１の理想的な振幅、Ａｔ２は座標点Ｘｔ１と異なる隣接の座標点Ｘｔ２の振幅であり、φ１、φ２は、各々受信側の座標点ＸｒとＸｔ１、Ｘｔ２との位相差である。 Ar is the amplitude before error correction on the receiving side, At1 is the ideal amplitude of the ideal coordinate point Xt1, At2 is the amplitude of the adjacent coordinate point Xt2 different from the coordinate point Xt1, and φ1 and φ2 are the phase differences between the coordinate point Xr on the receiving side and Xt1 and Xt2, respectively.
複素平面上で表すと、座標点と振幅及び位相の間には以下の関係式が成り立つ。
（ＸＩｒ－ＸＩｔ１）＋ｊ（ＸＱｒ－ＸＱｔ１）＝（Ａｒ／Ａｔ１）ｅｘｐ（ｊφ１）
（ＸＩｒ－ＸＩｔ２）＋ｊ（ＸＱｒ－ＸＱｔ２）＝（Ａｒ／Ａｔ２）ｅｘｐ（ｊφ２）
When expressed on a complex plane, the following relationship holds between the coordinate points and the amplitude and phase:
(XIr-XIt1) + j(XQr-XQt1) = (Ar/At1) exp(jφ1)
(XIr-XIt2) + j(XQr-XQt2) = (Ar/At2) exp(jφ2)
尤度値としては、例えば、送信側の座標と、受信側の座標における座標値の差の絶対値を用いて以下のように求めることができる。
Ｌ１＝｜ＸＩｒ－ＸＩｔ１｜＋｜ＸＱｒ－ＸＱｔ１｜
Ｌ２＝｜ＸＩｒ－ＸＩｔ２｜＋｜ＸＱｒ－ＸＱｔ２｜
The likelihood value can be calculated, for example, as follows using the absolute value of the difference between the coordinate values on the transmitting side and the coordinate values on the receiving side.
L1=|XIr-XIt1|+|XQr-XQt1|
L2 = |XIr-XIt2| + |XQr-XQt2|
尤度値は、上記のＬ１とＬ２の比であり、対数尤度比（ＬＬＲ）は、尤度比を対数変換することにより以下のように求めることができる。
ＬＬＲ＝ｌｎ（Ｌ１／Ｌ２）
The likelihood value is the ratio of L1 to L2 described above, and the log-likelihood ratio (LLR) can be calculated by logarithmically transforming the likelihood ratio as follows:
LLR=ln(L1/L2)
尤度値としては、尤度比を対数変換せず、Ｌ１／Ｌ２の値を尤度値として用いることもできる。この場合、対数演算による演算処理量を削減し、それに必要な回路規模を削減することができる。また、尤度情報としては、座標値の差に基づく情報に限られず、確からしさを示す指標であれば他の情報を用いてもよい。 The likelihood ratio may not be logarithmically converted, and the value of L1/L2 may be used as the likelihood value. In this case, the amount of calculation processing required for logarithmic calculations can be reduced, and the circuit scale required for this can be reduced. Furthermore, the likelihood information is not limited to information based on the difference in coordinate values, and other information may be used as long as it is an index showing the likelihood.
上記では、１つの偏波信号（水平偏波光信号Ｘ）についての対数尤度比の算出例を説明したが、直交偏波多重伝送の場合の他方の偏波信号（垂直偏波光信号Ｙ）においても同様にして対数尤度比を算出することができる。 The above describes an example of calculating the log-likelihood ratio for one polarized signal (horizontally polarized optical signal X), but the log-likelihood ratio can be calculated in a similar manner for the other polarized signal (vertically polarized optical signal Y) in the case of orthogonal polarization multiplexing transmission.
座標値から対数尤度比を求める方法としては、演算器を用いて距離や対数値を求める方法があるが、ルックアップテーブルとして対数変換テーブルを持つ方法や、受信信号の座標値と尤度情報のテーブル等を予めメモリに保持しておき、このテーブルを参照して対応付けする方法が考えられ、これによって対数値または尤度情報を求めることもできる。対数変換テーブルや、座標・尤度情報変換テーブル等の変換テーブルを予め用意しておいて用いることで、対数変換や尤度情報変換等のための演算器が不要となり、処理の高速化や回路規模の削減の効果が得られる。 One method of calculating the log-likelihood ratio from coordinate values is to use a calculator to find the distance or logarithmic value, but other methods are possible, such as having a logarithmic conversion table as a lookup table, or storing a table of coordinate values and likelihood information of the received signal in memory in advance and referencing this table to find the correspondence, which also makes it possible to find the logarithmic value or likelihood information. By preparing and using a conversion table such as a logarithmic conversion table or a coordinate/likelihood information conversion table in advance, calculators for logarithmic conversion, likelihood information conversion, etc. are not required, resulting in faster processing and reduced circuit size.
当該変換テーブルについては、多くのパターンの変換表を持っておいてもよいし、部分的な対応表を保持しておき、対数関数の対称性や相似性等を利用して、任意の定数倍や任意の定数加算を組み合わせて対数値を求めてもよい。このようなハードウェア向けの簡略化した方法を用いることで、処理時間、回路規模、消費電力の削減効果が得られる。 The conversion table may have many patterns, or a partial correspondence table may be stored, and the logarithmic value may be calculated by combining any constant multiplication or addition, taking advantage of the symmetry or similarity of the logarithmic function. By using such a simplified method for hardware, it is possible to reduce processing time, circuit size, and power consumption.
図５では、変調方式としてＱＰＳＫを用いた場合の尤度情報の算出方法を説明したが、変調方式として他の変調方式を用いた場合においても、同様の方法で尤度情報を求めることができる。本実施の形態における誤り訂正は、変調方式に依存しないため、ＢＰＳＫ、８ＱＡＭ、１６ＱＡＭ、６４ＱＡＭや他の変調方式を用いた場合にも、同様の誤り訂正方法を適用することができる。 In FIG. 5, a method for calculating likelihood information when QPSK is used as the modulation method is described, but the likelihood information can be obtained in a similar manner even when other modulation methods are used. Since the error correction in this embodiment does not depend on the modulation method, the same error correction method can be applied even when BPSK, 8QAM, 16QAM, 64QAM, or other modulation methods are used.
例えば、ＢＰＳＫを用いた場合には、送信側の理想の座標点をＸｔ１（ＸＩｔ１、０）、Ｘｔ２（ＸＩｔ２、０）、受信側の誤り訂正前の座標Ｘｒ（ＸＩｒ、０）として、Ｘｒと、送信側の理想の座標点（Ｘｔ１、ＸＩｔ２）との差分の絶対値の和等を用いて尤度情報を求めることができる。直交偏波多重伝送の場合の他方の偏波信号（垂直偏波光信号Ｙ）においても同様にして尤度情報を算出することができる。 For example, when BPSK is used, the ideal coordinate points on the transmitting side are Xt1 (XIt1, 0), Xt2 (XIt2, 0), and the coordinate before error correction on the receiving side is Xr (XIr, 0), and the likelihood information can be calculated using the sum of the absolute values of the differences between Xr and the ideal coordinate point (Xt1, XIt2) on the transmitting side. The likelihood information can be calculated in a similar manner for the other polarized signal (vertically polarized optical signal Y) in the case of orthogonal polarization multiplexing transmission.
＜第１の実施の形態＞
＜誤り訂正回路の構成＞
図３は、本発明の実施の形態に係る誤り訂正回路の構成例を示す図である。本実施の形態に係る誤り訂正回路２０は、主信号に尤度情報が付加された入力信号を受信し、入力信号を主信号と尤度情報とに分割する分割回路３０と、分割回路で分割された尤度情報毎に、尤度情報の尤度値が小さい順にｎ個の尤度情報を抽出し、誤り訂正処理回路に訂正候補となる主信号の尤度情報を供給する尤度情報抽出回路４０と、尤度情報のそれぞれに対応する主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正された信号を出力する誤り訂正処理回路５０と備える。
First Embodiment
<Configuration of Error Correction Circuit>
3 is a diagram showing an example of the configuration of an error correction circuit according to an embodiment of the present invention. The
本発明では、尤度情報を用いて誤り訂正を行う誤り訂正回路において、符号化データの尤度情報を、複数の信号に分割して、分割後の信号のそれぞれから、低い尤度値を訂正候補として抽出することで、並列処理で尤度情報を抽出することにより、尤度情報の抽出に伴う処理遅延を低減し、さらに、抽出した訂正候補の尤度情報について、尤度値の大きさに基づいて重みづけを行い、重みづけの大きさに応じて、訂正を行う信号の評価パターンを変更して、評価パターンを評価する際の演算量を削減する。 In the present invention, in an error correction circuit that performs error correction using likelihood information, the likelihood information of encoded data is divided into multiple signals, and low likelihood values are extracted from each of the divided signals as correction candidates, thereby extracting the likelihood information through parallel processing, thereby reducing the processing delay associated with the extraction of the likelihood information, and further weighting the likelihood information of the extracted correction candidates based on the magnitude of the likelihood value, and changing the evaluation pattern of the signal to be corrected depending on the magnitude of the weighting, thereby reducing the amount of calculation required when evaluating the evaluation pattern.
＜入力信号＞
誤り訂正回路２０に入力される入力信号の構成は、図９で説明した従来の入力信号の構成と同様である。Ｎｉｎ個の入力信号の各々は、主信号と尤度情報から構成されている。尤度情報は、主信号の対数尤度比（ＬＬＲ）と 各信号がＮｉｎ個の入力信号中の何番目の信号に対応するかを表すアドレス情報から構成されている。
<Input signal>
The configuration of the input signals input to the
＜分割回路の動作＞
分割回路では、符号化データに尤度情報が付加された入力信号を受信し、Ｎｉｎ個の入力信号毎に、入力信号を主信号と所定の分割数Ｎｄｉｖ個（Ｎｄｉｖは１より大きい整数）の尤度情報とに分割する。分割回路では、入力信号から主信号を除いた(ＮＬＬＲ＋Ｎａｄ) ビットからなるＮｉｎ個の尤度情報をＮｄｉｖ個に分割し、尤度情報１、尤度情報２、・・・、尤度情報Ｎｄｉｖとして出力するとともに、Ｎｉｎ個の各信号から尤度情報を除いたＮｉｎビットの主信号を出力する。
<Operation of the division circuit>
The division circuit receives an input signal with likelihood information added to encoded data, and divides each of N in input signals into a main signal and a predetermined division number N div pieces of likelihood information (N div is an integer greater than 1). The division circuit divides N in pieces of likelihood information consisting of (N LLR +N ad ) bits obtained by excluding the main signal from the input signal into N div pieces of likelihood information, and outputs them as
＜尤度情報抽出回路の動作＞
図３は、尤度情報を２分割（Ｎｄｉｖ＝２）する場合の誤り訂正回路２０の構成例である。尤度情報抽出回路４０は、尤度情報抽出回路４１と尤度情報抽出回路４２から構成されている。分割回路３０で分割されたＮｉｎ／Ｎｄｉｖ個の尤度情報がＮｄｉｖ個の尤度情報抽出回路（４１、４２）の各々に入力され、尤度情報抽出回路（４１、４２）の各々において、尤度情報の尤度値が小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報が訂正候補として抽出される。
<Operation of Likelihood Information Extraction Circuit>
3 shows an example of the configuration of the
尤度情報抽出回路（４１、４２）は、誤り訂正処理回路５０の評価対象分類数Ｎｅｖに従って、ｎ個の尤度情報を分類して、誤り訂正処理回路５０に供給する。誤り訂正処理回路５０において、尤度情報の尤度値に基づく重みづけを行って、尤度情報の大きさに応じて評価パターンを変更するためである。
The likelihood information extraction circuit (41, 42) classifies n pieces of likelihood information in accordance with the number of evaluation target classifications Nev of the error
図３の構成例では、誤り訂正処理回路５０の評価対象分類数Ｎｅｖが２であるので、尤度情報を第１の尤度情報と、第１の尤度情報よりも尤度値の大きい第２の尤度情報の２つに分類して、誤り訂正処理回路５０に供給している。
In the configuration example of Figure 3, since the number of categories Nev to be evaluated in the error
尤度情報抽出回路４１は、訂正候補１，１（第１の尤度情報）と、訂正候補１，１よりも大きい尤度値の訂正候補１，２（第２の尤度情報）を誤り訂正処理回路５０に供給する。同様にして、尤度情報抽出回路４２は、訂正候補２，１（第１の尤度情報）と、訂正候補２，１よりも大きい尤度値の訂正候補２，２（第２の尤度情報）を誤り訂正処理回路５０に供給する。
The likelihood
尤度情報を分割し、分割後の信号のそれぞれから、低い尤度値の尤度情報を訂正候補として抽出することで、並列処理で尤度情報を抽出することにより、尤度情報の抽出に伴う処理遅延を低減することができる。 By dividing the likelihood information and extracting likelihood information with low likelihood values from each divided signal as correction candidates, the likelihood information can be extracted through parallel processing, thereby reducing the processing delay associated with the extraction of the likelihood information.
誤り訂正処理回路５０の評価対象分類数Ｎｅｖが２より大きい場合には、尤度情報抽出回路（４１、４２）は、訂正候補を、訂正候補ｘ，１、訂正候補ｘ，２、・・・、訂正候補ｘ，Ｎｅｖに分類する。この場合、訂正候補ｘ，１、訂正候補ｘ，２、・・・、訂正候補ｘ，ＮｅｖのＬＬＲの大きさは、ＬＬＲ（訂正候補ｘ，１） ＜ＬＬＲ（訂正候補ｘ，２） ＜、・・・、 ＜ＬＬＲ（訂正候補ｘ，Ｎｅｖ）である。分割回路における分割数が２の場合には、ｘは、１又は２であり、分割数がＮｄｉｖの場合には、ｘは、１～Ｎｄｉｖにおける整数である。
When the number of evaluation target classifications N ev of the error
訂正候補ｘ，１、訂正候補ｘ，２、・・・、訂正候補ｘ，Ｎｅｖが有する尤度情報の個数はそれぞれ１個以上とする。また、それぞれの評価パターンのために各尤度情報抽出回路から供給される尤度情報の数は同一である。図３の構成例では、 訂正候補１，１と 訂正候補２，１の尤度情報の数は同一であり、訂正候補１，２と 訂正候補２，２の尤度情報の数は同一である。
The number of pieces of likelihood information held by each of the correction candidates x,1, x,2, ..., and x,N ev is one or more. Also, the number of pieces of likelihood information supplied from each likelihood information extraction circuit for each evaluation pattern is the same. In the configuration example of FIG. 3, the number of pieces of likelihood information of the
＜誤り訂正処理回路の動作＞
誤り訂正処理回路５０には、尤度情報抽出回路（４１、４２）で分類された尤度情報と、分割回路３０において分割された主信号が入力される。誤り訂正処理回路５０では、訂正候補の尤度情報に含まれるアドレス情報に従って主信号の誤り訂正が行われる。
<Operation of the error correction processing circuit>
The likelihood information classified by the likelihood information extraction circuits (41, 42) and the main signal divided by the
誤り訂正処理回路５０では、ｎ個の尤度情報のそれぞれに対応する主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する。誤り訂正処理回路５０では、尤度値の大きさに基づいて重みづけを行い、重みづけに応じて、訂正を行う信号の評価パターンを変更して、評価パターンを評価する際の演算量を削減する。
The error
図３の構成例では、尤度値が低い尤度情報（第１の尤度情報）を評価する評価パターン５１（第１の評価パターン）と尤度値が高い尤度情報（第２の尤度情報）を評価する評価パターン５２（第２の評価パターン）について評価パターンの評価を行う。 In the configuration example of Figure 3, evaluation patterns are evaluated for evaluation pattern 51 (first evaluation pattern) that evaluates likelihood information with a low likelihood value (first likelihood information) and evaluation pattern 52 (second evaluation pattern) that evaluates likelihood information with a high likelihood value (second likelihood information).
評価パターンの評価は、各評価パターンに従って訂正を行った結果の「コスト値」を比較することにより行う。誤り訂正処理回路５０は、各評価パターンの「コスト値」が最も低い評価パターンの訂正結果を出力する。「コスト値」は、訂正を行った信号のＬＬＲの大きさによって算出すればよい。訂正を行った信号のＬＬＲの合計値が小さい評価パターンは、「コスト値」が低く、訂正を行った信号のＬＬＲの合計値が大きい評価パターンは「コスト値」が高い。コスト値による評価によって、最尤評価パターンが選択される。
Evaluation patterns are evaluated by comparing the "cost values" of the results of corrections made according to each evaluation pattern. The error
誤り訂正処理回路５０では、尤度情報の尤度値に基づく重みづけを行うため、第１の評価パターン５１に対しては、尤度情報抽出回路４０から訂正候補１，１（第１の尤度情報）と訂正候補２，１（第１の尤度情報）が供給され、第２の評価パターン５２に対しては、訂正候補１，２（第２の尤度情報）、訂正候補２，２（第２の尤度情報）が供給される。
In the error
誤り訂正処理回路５０では、第１の評価パターン５１は、尤度値が低い尤度情報を評価するので、評価する評価パターン数を多くし、第２の評価パターン５２は、第１の評価パターンよりも尤度値が高い尤度情報を評価するので、評価する評価パターン数を少なくする。
In the error
尤度値が低い尤度情報に対しては、より多くの評価パターンでの評価を行い、一方、尤度値が高い尤度情報に対しては、より少ない評価パターンでの評価を行うことで、訂正能力を維持しながら、誤り訂正を行う信号を決定する際の評価パターン数を削減し、評価を行う際の演算量を削減することができる。 For likelihood information with a low likelihood value, evaluation is performed using more evaluation patterns, while for likelihood information with a high likelihood value, evaluation is performed using fewer evaluation patterns. This reduces the number of evaluation patterns when determining the signal to perform error correction while maintaining correction capability, and reduces the amount of calculations required when performing the evaluation.
図３の構成例における入力信号等の各パラメータの例を以下に示す。
入力信号の個数：Ｎｉｎ＝２５６
対数尤度比（ＬＬＲ）を表すビットのビット数：ＮＬＬＲ＝３
アドレス情報を表すビットのビット数：Ｎａｄ＝８
入力信号の分割数：Ｎｄｉｖ＝２
ＬＬＲの大きさによって訂正候補を分類する評価対象分類数：Ｎｅｖ＝２
訂正候補ｘ,ｙ（ｘ＝１～Ｎｄｉｖ、ｙ＝１～Ｎｅｖ）の尤度情報の個数：
Ｎ１,１＝Ｎ２,１＝３、 Ｎ１,２＝Ｎ２,２＝２
各尤度情報抽出回路で抽出する訂正候補の信号の個数：
ｎ＝Ｎ１,１＋Ｎ１,２＝Ｎ２,１＋Ｎ２,２＝５
尤度情報抽出回路＃１、２で抽出する訂正候補の信号の個数：
ｎａｌｌ＝ｎ×Ｎｄｉｖ＝１０
Examples of parameters of the input signal and the like in the configuration example of FIG. 3 are shown below.
Number of input signals: N in =256
Number of bits representing the log-likelihood ratio (LLR): N LLR =3
Number of bits representing address information: Nad = 8
Number of divisions of input signal: N div = 2
Number of classifications to be evaluated for classifying correction candidates according to the magnitude of LLR: N ev =2
Number of likelihood information of correction candidates x, y (x=1 to N div , y=1 to N ev ):
N1,1 = N2,1 = 3, N1,2 = N2,2 = 2
Number of correction candidate signals extracted by each likelihood information extraction circuit:
n = N1,1 + N1,2 = N2,1 + N2,2 = 5
Number of correction candidate signals extracted by likelihood information
n all = n × N div = 10
上記パラメータを用いた場合の評価パターンを以下に示す。評価パターン＃１は、尤度値が低い尤度情報を評価するので、評価する評価パターン数を多くし、評価パターン＃２は、評価パターン＃１よりも尤度値が高い尤度情報を評価するので、評価する評価パターン数を少なくする。
The evaluation patterns when the above parameters are used are shown below.
［評価パターン＃１］
Ｎ１,１+Ｎ２,１＝６ビットの信号の各々のビットについて「訂正を行う」ｏｒ「訂正を行わない」を示す情報の組み合わせからなる評価パターン数：
Ｎpattern１＝２(Ｎ１,１＋Ｎ２,１)＝２６＝６４
［評価パターン＃２］
Ｎ１,２＋Ｎ２,２＝４ビットの信号の中の１つのビットのみ訂正を行うか、全てのビットの訂正を行わないかを示す評価パターン数：
Ｎpattern２＝Ｎ１,２＋Ｎ２,２＋１＝５
［評価対象全体］
［評価パターン＃１］と［評価パターン＃２］を組み合わせた評価パターン数：
Ｎpattern_all＝Ｎpattern１×Ｎpattern２＝３２０
[Evaluation Pattern #1]
N1,1+N2,1=Number of evaluation patterns consisting of combinations of information indicating "correction" or "no correction" for each bit of a 6-bit signal:
Npattern1 = 2 (N1,1 + N2,1) = 26 = 64
[Evaluation Pattern #2]
N1,2+N2,2=Number of evaluation patterns indicating whether to correct only one bit in a 4-bit signal or to not correct any bits:
Npattern2 = N1,2 + N2,2 + 1 = 5
[Overall evaluation target]
Number of evaluation patterns combining [Evaluation Pattern #1] and [Evaluation Pattern #2]:
Npattern_all = Npattern1 × Npattern2 = 320
＜第２の実施の形態＞
図３は、分割回路における分割数＝２、尤度情報抽出回路および誤り訂正処理回路における評価分類数＝２の場合の構成例である。分割回路における分割数、尤度情報抽出回路および誤り訂正回路における尤度情報の評価対象分類数は、要求される処理遅延や消費電力の要求条件に応じて適宜定めることができる。
Second Embodiment
3 shows a configuration example in which the number of divisions in the division circuit is 2, and the number of evaluation categories in the likelihood information extraction circuit and the error correction processing circuit is 2. The number of divisions in the division circuit and the number of evaluation target categories of likelihood information in the likelihood information extraction circuit and the error correction circuit can be appropriately determined according to the required conditions of the required processing delay and power consumption.
＜誤り訂正回路の構成＞
図４は、本発明の実施の形態に係る誤り訂正回路の他の構成例を示す図である。図４は、分割回路における分割数＝４、誤り訂正処理回路における評価分類数＝４の場合である。分割回路３０に入力された入力信号は、尤度情報１－４に４分割されて、それぞれの尤度情報は、尤度情報抽出回路（４１、４２、４３、４４）に供給される。
<Configuration of Error Correction Circuit>
Fig. 4 is a diagram showing another example of the configuration of an error correction circuit according to an embodiment of the present invention. Fig. 4 shows a case where the number of divisions in the division circuit is 4, and the number of evaluation categories in the error correction processing circuit is 4. An input signal input to the
尤度情報抽出回路（４１、４２、４３、４４）のそれぞれは、尤度情報を３つに分類して、訂正候補（１，１～４，３）として誤り訂正処理回路５０に供給する。尤度情報抽出回路４１における訂正候補の尤度値は、訂正候補（１，１）＜訂正候補（１，２）＜訂正候補（１，３）である。尤度情報抽出回路（４２、４３、４４）においても同様である。
Each of the likelihood information extraction circuits (41, 42, 43, 44) classifies the likelihood information into three categories and supplies them to the error
誤り訂正処理回路５０は、ｎ個の尤度情報のそれぞれに対応する符号化データを訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する。誤り訂正処理回路５０では、尤度情報に基づく重みづけを行って、尤度情報の大きさに応じて評価パターンを変更する。
The error
評価パターン＃１は、尤度値の小さい尤度情報を評価する評価パターンであり、評価パターン＃２，＃３は、評価パターン＃１よりも尤度値の大きい尤度情報を評価する評価パターンである。
図４の構成例における各パラメータの例を以下に示す。
入力信号の個数：Ｎｉｎ＝２５６
対数尤度比（ＬＬＲ）を表すビットのビット数：ＮＬＬＲ＝３
アドレス情報を表すビットのビット数：Ｎａｄ＝８
入力信号の分割数：Ｎｄｉｖ＝４
ＬＬＲの大きさによって訂正候補を分類する評価対象分類数：Ｎｅｖ＝３
訂正候補ｘ,ｙ（ｘ＝１～Ｎｄｉｖ、ｙ＝１～Ｎｅｖ）の尤度情報の個数：
Ｎ１,１＝Ｎ２,１＝Ｎ３,１＝Ｎ４,１＝１、Ｎ１,２＝Ｎ２,２＝Ｎ３,２＝Ｎ４,２＝１、Ｎ１,３＝Ｎ２,３＝Ｎ３,３＝Ｎ４,３＝１
各尤度情報抽出回路で抽出する訂正候補の信号の個数：
ｎ＝Ｎ１,１＋Ｎ１,２＋Ｎ１,３＝Ｎ２,１＋Ｎ２,２＋Ｎ２,３＝Ｎ３,１＋Ｎ３,２＋Ｎ３,３＝Ｎ４,１+Ｎ４,２+Ｎ４,３＝３
尤度情報抽出回路＃１～尤度情報抽出回路＃Ｎｄｉｖの全体で抽出する訂正候補の信号の個数：
ｎａｌｌ＝ｎ×Ｎｄｉｖ＝１２
Examples of the parameters in the configuration example of FIG. 4 are shown below.
Number of input signals: N in =256
Number of bits representing the log-likelihood ratio (LLR): N LLR =3
Number of bits representing address information: Nad = 8
Number of divisions of input signal: N div = 4
Number of classifications to be evaluated for classifying correction candidates according to the magnitude of LLR: N ev =3
Number of likelihood information of correction candidates x, y (x=1 to N div , y=1 to N ev ):
N1,1=N2,1=N3,1=N4,1=1, N1,2=N2,2=N3,2=N4,2=1, N1,3=N2,3=N3,3=N4,3=1
Number of correction candidate signals extracted by each likelihood information extraction circuit:
n=N1, 1+N1, 2+N1, 3=N2, 1+N2, 2+N2, 3=N3, 1+N3, 2+N3, 3=N4, 1+N4, 2+N4, 3=3
Number of correction candidate signals extracted from likelihood information
n all = n × N div = 12
上記パラメータの用いた場合の評価パターンを以下に示す。評価パターン＃１は、尤度値が低い尤度情報を評価するので、評価する評価パターン数を多くし、評価パターン＃２、＃３は、評価パターン＃１よりも尤度値が高い尤度情報を評価するので、評価する評価パターン数を少なくする。
The evaluation patterns when the above parameters are used are shown below.
［評価パターン＃１］
Ｎ１,１＋Ｎ２,１＋Ｎ３,１＋Ｎ４,１＝４ビットの信号の各々のビットについて「訂正を行う」ｏｒ「訂正を行わない」を示す情報の組み合わせからなる評価パターン数：
Ｎpattern１＝２(Ｎ１,１＋Ｎ２,１＋Ｎ３,１＋Ｎ４,１)＝２４＝１６
［評価パターン＃２］
４ビットの信号の中の１つのビットのみ訂正を行うか、全てのビットの訂正を行わないかを示す評価パターン数：
Ｎpattern２＝Ｎ１,２＋Ｎ２,２＋Ｎ３,２＋Ｎ４,２＋１＝５
［評価パターン＃３］
４ビットの信号の中の１つのビットのみ訂正を行うか、全てのビットの訂正を行わないかを示す評価パターン数：
Ｎpattern３＝Ｎ１,３＋Ｎ２,３＋Ｎ３,３＋Ｎ４,３＋１＝５
［評価対象全体］
［評価パターン＃１］、［評価パターン＃２］、［評価パターン＃３］を組み合わせた評価パターン数：
Ｎpattern_all＝Ｎpattern１×Ｎpattern２×Ｎpattern３＝４００
[Evaluation Pattern #1]
N1,1+N2,1+N3,1+N4,1=Number of evaluation patterns consisting of combinations of information indicating "correction" or "no correction" for each bit of a 4-bit signal:
Npattern1 = 2 (N1,1 + N2,1 + N3,1 + N4,1) = 2 4 = 16
[Evaluation Pattern #2]
Number of evaluation patterns indicating whether to correct only one bit of a 4-bit signal or not to correct any bits:
Npattern2 = N1, 2 + N2, 2 + N3, 2 + N4, 2 + 1 = 5
[Evaluation Pattern #3]
Number of evaluation patterns indicating whether to correct only one bit of a 4-bit signal or not to correct any bits:
Npattern3 = N1, 3 + N2, 3 + N3, 3 + N4, 3 + 1 = 5
[Overall evaluation target]
Number of evaluation patterns combining [Evaluation Pattern #1], [Evaluation Pattern #2], and [Evaluation Pattern #3]:
Npattern_all = Npattern1 × Npattern2 × Npattern3 = 400
＜誤り訂正方法の動作＞
図６は、本発明の実施の形態に係る誤り訂正方法の誤り訂正動作を説明するためのフロー図である。本実施の形態の誤り訂正動作は、分割回路３０、尤度情報抽出回路４０、誤り訂正処理回路５０を備えた誤り訂正回路２０において実行される。
<Error correction method operation>
6 is a flow diagram for explaining the error correction operation of the error correction method according to the embodiment of the present invention. The error correction operation of the embodiment is performed in an
＜分割回路の動作＞
分割回路は、符号化データに尤度情報が付加された入力信号を受信し（Ｓ１－１）、入力信号から尤度情報を除いた主信号を出力し、入力信号から主信号を除いた尤度情報を所定の分割数に分割して出力する（Ｓ１－２）。
<Operation of the division circuit>
The division circuit receives an input signal in which likelihood information has been added to encoded data (S1-1), outputs a main signal obtained by removing the likelihood information from the input signal, and divides the likelihood information obtained by removing the main signal from the input signal into a predetermined number of divisions and outputs the same (S1-2).
尤度情報抽出回路４０は、尤度情報の尤度値が小さい順にｎ個の尤度情報を訂正候補として抽出し（Ｓ１－３）、評価対象分類数に従って、ｎ個の尤度情報を尤度値に基づいて分類して、誤り訂正処理回路５０に供給する（Ｓ１－４）。
The likelihood
誤り訂正処理回路５０は、ｎ個の尤度情報のそれぞれに対応する主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価し（Ｓ１－５）、その評価結果に基づいて誤り訂正後の信号を出力する（Ｓ１－６）。
The error
＜本発明の実施の形態の効果＞
図８の従来技術においては、尤度情報抽出回路４０で抽出する訂正候補の信号の個数ｎをｎ＝１０に設定すると、訂正するか否かを示す情報の組み合わせからなる２１０＝１０２４通りの評価パターンを評価する必要がある。
<Effects of the embodiment of the present invention>
In the conventional technology of FIG. 8, if the number n of correction candidate signals extracted by the likelihood
一方、図３の本発明の実施の形態においては、尤度情報を２分割し、分割後のそれぞれの信号から低ＬＬＲの信号を訂正候補として抽出することにより、並列処理で尤度情報を抽出することにより、尤度情報の抽出に伴う処理時間の短縮を実現することができる。 On the other hand, in the embodiment of the present invention shown in Figure 3, the likelihood information is divided into two, and low LLR signals are extracted from each divided signal as correction candidates, thereby extracting the likelihood information through parallel processing, thereby realizing a reduction in the processing time involved in extracting the likelihood information.
さらに、抽出された訂正候補について、ＬＬＲの大きさに基づいた重み付けを行い、重みの大きさによって評価パターンを変えることにより、ｎａｌｌ＝１０（ｎ＝５）の場合においても評価パターン数は３２０通りとなる。誤り訂正回路全体としては、訂正候補の信号の個数ｎを維持しながら、評価対象となる評価パターン数を大幅に削減することができる。 Furthermore, by weighting the extracted correction candidates based on the magnitude of the LLR and changing the evaluation pattern depending on the magnitude of the weight, the number of evaluation patterns becomes 320 even when n all = 10 (n = 5). As for the error correction circuit as a whole, it is possible to significantly reduce the number of evaluation patterns to be evaluated while maintaining the number n of correction candidate signals.
同様に、図８の従来技術において、抽出する訂正候補の信号の個数ｎをｎ＝１２に設定すると、２１２＝４０９６通りの評価パターンを評価する必要があるが、図４の本発明の実施の形態においては、ｎａｌｌ＝１２（ｎ＝３）の場合においても評価パターン数は４００通りとなる。抽出する訂正候補の尤度情報の個数ｎを維持しながら、評価対象となる評価パターン数を大幅に削減することができる。 Similarly, in the conventional technology of Fig. 8, when the number n of extracted correction candidate signals is set to n = 12, 2 12 = 4096 evaluation patterns need to be evaluated, but in the embodiment of the present invention of Fig. 4, even when n all = 12 (n = 3), the number of evaluation patterns is 400. It is possible to significantly reduce the number of evaluation patterns to be evaluated while maintaining the number n of likelihood information of extracted correction candidates.
図７は、図８の従来技術と図３の本発明の実施の形態における回路規模及び消費電力の概算値と、それぞれにおける削減率を示したものである。尚、図７は、５００ＭＨｚ動作時で尤度情報抽出回路のみの回路規模及び消費電力を比較したデータである。 Figure 7 shows the approximate circuit size and power consumption of the conventional technology in Figure 8 and the embodiment of the present invention in Figure 3, as well as the reduction rate for each. Note that Figure 7 shows data comparing the circuit size and power consumption of only the likelihood information extraction circuit when operating at 500 MHz.
Ａｒｅａ Ｌｏｇｉｃは、論理演算の数に対応し、単位はメガゲート（ＭＧ）である。本発明の実施の形態によれば、従来と比較して、回路規模及び消費電力を低減できていることが分かる。 Area Logic corresponds to the number of logical operations, and is expressed in megagates (MG). It can be seen that the embodiment of the present invention has reduced the circuit size and power consumption compared to the conventional method.
本発明は、光通信等における誤り訂正装置及び通信システムとして利用することができる。 The present invention can be used as an error correction device and communication system in optical communications, etc.
１０…尤度情報付加回路、２０…誤り訂正回路、３０…分割回路、４０…尤度情報抽出回路、５０…誤り訂正処理回路、１００…誤り訂正装置、２００…誤り訂正符号化装置、３００…送信信号処理装置、４００…光送信モジュール、５００…光受信モジュール、６００…受信信号処理装置。 10... Likelihood information addition circuit, 20... Error correction circuit, 30... Division circuit, 40... Likelihood information extraction circuit, 50... Error correction processing circuit, 100... Error correction device, 200... Error correction coding device, 300... Transmission signal processing device, 400... Optical transmission module, 500... Optical reception module, 600... Reception signal processing device.
Claims (9)
前記分割回路が、
Ｎｉｎビットの主信号に尤度情報が付加された入力信号を、前記主信号とＮｄｉｖ個（Ｎｄｉｖは１より大きい整数）の前記尤度情報とに分割する分割ステップと、
前記尤度情報抽出回路が、
前記分割ステップで分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する尤度情報抽出ステップと、
前記誤り訂正処理回路が、
前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理ステップと
を備え、
前記尤度情報抽出ステップは、
前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報からなる第２の尤度情報とに分類して、前記誤り訂正処理回路に供給し、
前記誤り訂正処理ステップは、
前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定する
誤り訂正方法。 An error correction method executed in an error correction circuit including a division circuit, a likelihood information extraction circuit, and an error correction processing circuit, comprising:
The dividing circuit comprises:
a division step of dividing an input signal, in which likelihood information is added to a main signal of N in bits, into the main signal and N div pieces of the likelihood information (N div is an integer greater than 1);
The likelihood information extraction circuit,
a likelihood information extraction step of extracting n pieces of likelihood information (n is an integer greater than 1, n<N in /N div ) in ascending order of likelihood value of the likelihood information for each piece of likelihood information divided in the division step, and outputting the n pieces of likelihood information as correction candidates;
The error correction processing circuit,
an error correction processing step of evaluating an evaluation pattern consisting of a combination of information indicating whether or not to correct the main signal corresponding to each of the n pieces of likelihood information, and outputting an error-corrected signal based on the evaluation result;
The likelihood information extraction step includes:
classifying the n pieces of likelihood information into first likelihood information and second likelihood information consisting of likelihood information having a greater likelihood value than the likelihood value of the first likelihood information based on the likelihood value of the likelihood information, and supplying the first pieces of likelihood information to the error correction processing circuit;
The error correction processing step includes:
An error correction method comprising: evaluating an evaluation pattern that combines at least one first evaluation pattern consisting of a combination of the information in the first likelihood information and at least one second evaluation pattern that is a combination of the information in the second likelihood information, the number of which is less than the number of the first evaluation patterns; and determining the error-corrected signal to be output.
前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンに従って訂正を行った場合のコスト値を比較して評価パターンの評価を行い、前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンのうち、前記コスト値が最も低い評価パターンによる前記訂正後の信号を出力する
請求項１記載の誤り訂正方法。 The error correction processing step includes:
2. The error correction method according to claim 1, further comprising: evaluating an evaluation pattern by comparing cost values when correction is performed according to an evaluation pattern that is a combination of the first evaluation pattern and the second evaluation pattern; and outputting the signal after correction according to an evaluation pattern that has the lowest cost value among the evaluation patterns that are a combination of the first evaluation pattern and the second evaluation pattern.
前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンに従って訂正を行った前記主信号に対応する前記尤度情報の尤度値の大きさに基づいて算出する
請求項２記載の誤り訂正方法。 The cost value is
3. The error correction method according to claim 2, wherein the calculation is based on a magnitude of a likelihood value of the likelihood information corresponding to the main signal corrected according to an evaluation pattern that is a combination of the first evaluation pattern and the second evaluation pattern.
前記第１の尤度情報に対応する前記主信号のそれぞれについて訂正するか否かを示す情報の組み合わせからなるパターンであり、
前記第２の評価パターンは、
前記第２の尤度情報に対応する前記主信号の何れか１つのみを訂正するか、前記第２の尤度情報に対応する前記主信号の全てを訂正しないかを示すパターンである
請求項１に記載の誤り訂正方法。 The first evaluation pattern is
a pattern consisting of a combination of information indicating whether or not to correct each of the main signals corresponding to the first likelihood information,
The second evaluation pattern is
The error correction method according to claim 1 , wherein the pattern indicates whether to correct only one of the main signals corresponding to the second likelihood information, or whether to not correct any of the main signals corresponding to the second likelihood information.
前記分割回路で分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する複数の尤度情報抽出回路と、
前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路と
を備え、
前記複数の尤度情報抽出回路のそれぞれは、
前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報からなる第２の尤度情報とに分類して、前記誤り訂正処理回路に供給するように構成され、
前記誤り訂正処理回路は、
前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定するように構成される
誤り訂正回路。 a division circuit that divides an input signal, in which likelihood information is added to a main signal of N in bits, into the main signal and N div pieces of the likelihood information (N div is an integer greater than 1);
a plurality of likelihood information extraction circuits for extracting n pieces of likelihood information (n is an integer greater than 1, n<N in /N div ) in ascending order of likelihood value of the likelihood information for each piece of likelihood information divided by the division circuit, and outputting the n pieces of likelihood information as correction candidates;
an error correction processing circuit that evaluates an evaluation pattern consisting of a combination of information indicating whether or not to correct the main signal corresponding to each of the n pieces of likelihood information, and outputs an error-corrected signal based on the evaluation result;
Each of the plurality of likelihood information extraction circuits
based on the likelihood value of the likelihood information, classifying the n pieces of likelihood information into first likelihood information and second likelihood information consisting of likelihood information having a greater likelihood value than the likelihood value of the first likelihood information, and supplying the first pieces of likelihood information to the error correction processing circuit;
The error correction processing circuit includes:
an error correction circuit configured to evaluate an evaluation pattern that combines at least one first evaluation pattern consisting of a combination of the information in the first likelihood information and at least one second evaluation pattern that is a combination of the information in the second likelihood information, the number of which is less than the number of the first evaluation patterns, and to determine the error-corrected signal to be output.
前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンに従って訂正を行った場合のコスト値を比較して評価パターンの評価を行い、前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンのうち、前記コスト値が最も低い評価パターンによる前記訂正後の信号を出力するように構成される
請求項５記載の誤り訂正回路。 The error correction processing circuit includes:
6. The error correction circuit according to claim 5, wherein the circuit is configured to evaluate an evaluation pattern by comparing cost values when correction is performed according to an evaluation pattern that is a combination of the first evaluation pattern and the second evaluation pattern, and to output the signal after correction according to an evaluation pattern that is a combination of the first evaluation pattern and the second evaluation pattern and has the lowest cost value.
前記第１の評価パターンと前記第２の評価パターンとを組み合わせた評価パターンに従って訂正を行った前記主信号に対応する前記尤度情報の尤度値の大きさに基づいて算出する
請求項６記載の誤り訂正回路。 The cost value is
7. The error correction circuit according to claim 6, wherein the calculation is based on a magnitude of a likelihood value of the likelihood information corresponding to the main signal corrected according to an evaluation pattern that is a combination of the first evaluation pattern and the second evaluation pattern.
前記第１の尤度情報に対応する前記主信号のそれぞれについて訂正するか否かを示す情報の組み合わせからなるパターンであり、
前記第２の評価パターンは、
前記第２の尤度情報に対応する前記主信号の何れか１つのみを訂正するか、前記第２の尤度情報に対応する前記主信号の全てを訂正しないかを示すパターンである
請求項５に記載の誤り訂正回路。 The first evaluation pattern is
a pattern consisting of a combination of information indicating whether or not to correct each of the main signals corresponding to the first likelihood information,
The second evaluation pattern is
The error correction circuit according to claim 5 , wherein the pattern indicates whether to correct only one of the main signals corresponding to the second likelihood information, or whether to not correct any of the main signals corresponding to the second likelihood information.
前記送信装置から受信した光信号から主信号を復調するように構成された受信モジュールと、復調された主信号の誤り訂正を行うように構成された誤り訂正装置とを備えた受信装置と
を備えた通信システムであって、
前記誤り訂正装置は、
Ｎｉｎビットの主信号に尤度情報が付加された入力信号を、前記主信号とＮｄｉｖ個（Ｎｄｉｖは１より大きい整数）の尤度情報とに分割する分割回路と、
前記分割回路で分割された尤度情報毎に、前記尤度情報の尤度値が小さい順にｎ個（ｎは１より大きい整数、ｎ＜Ｎｉｎ／Ｎｄｉｖ）の尤度情報を抽出し、訂正候補となる前記ｎ個の尤度情報を出力する複数の尤度情報抽出回路と、
前記ｎ個の尤度情報のそれぞれに対応する前記主信号を訂正するか否かを示す情報の組み合わせからなる評価パターンを評価して、その評価結果に基づいて誤り訂正後の信号を出力する誤り訂正処理回路と
を備え、
前記複数の尤度情報抽出回路のそれぞれは、
前記尤度情報の尤度値に基づいて、前記ｎ個の尤度情報を、第１の尤度情報と前記第１の尤度情報の尤度値よりも大きい尤度値の尤度情報を含む第２の尤度情報とに分類して、前記誤り訂正処理回路に供給するように構成され、
前記誤り訂正処理回路は、
前記第１の尤度情報における前記情報の組み合わせからなる少なくとも１つの第１の評価パターンと、前記第２の尤度情報における前記情報の組み合わせであって、前記第１の評価パターンの数より少ない数の少なくとも１つの第２の評価パターンとを組み合わせた評価パターンを評価して、出力する前記誤り訂正後の信号を決定するように構成される
通信システム。 a transmitting device including an error correction coding device that codes transmission data, and a transmitting module that transmits an optical signal modulated by using a main signal output from the error correction coding device;
a receiving device including a receiving module configured to demodulate a main signal from an optical signal received from the transmitting device, and an error correction device configured to perform error correction on the demodulated main signal,
The error correction device includes:
a division circuit for dividing an input signal, in which likelihood information is added to a main signal of N in bits, into the main signal and N div pieces of likelihood information (N div is an integer greater than 1);
a plurality of likelihood information extraction circuits for extracting n pieces of likelihood information (n is an integer greater than 1, n<N in /N div ) in ascending order of likelihood value of the likelihood information for each piece of likelihood information divided by the division circuit, and outputting the n pieces of likelihood information as correction candidates;
an error correction processing circuit that evaluates an evaluation pattern consisting of a combination of information indicating whether or not to correct the main signal corresponding to each of the n pieces of likelihood information, and outputs an error-corrected signal based on the evaluation result;
Each of the plurality of likelihood information extraction circuits
based on the likelihood value of the likelihood information, classifying the n pieces of likelihood information into first likelihood information and second likelihood information including likelihood information having a greater likelihood value than the likelihood value of the first likelihood information, and supplying the first pieces of likelihood information to the error correction processing circuit;
The error correction processing circuit includes:
A communication system configured to determine the error-corrected signal to be output by evaluating an evaluation pattern that combines at least one first evaluation pattern consisting of a combination of the information in the first likelihood information and at least one second evaluation pattern that is a combination of the information in the second likelihood information and is a number smaller than the number of the first evaluation patterns.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023076005A JP7506795B1 (en) | 2023-05-02 | 2023-05-02 | Error correction method, error correction circuit, and communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023076005A JP7506795B1 (en) | 2023-05-02 | 2023-05-02 | Error correction method, error correction circuit, and communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP7506795B1 true JP7506795B1 (en) | 2024-06-26 |
Family
ID=91586612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023076005A Active JP7506795B1 (en) | 2023-05-02 | 2023-05-02 | Error correction method, error correction circuit, and communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7506795B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136166A (en) | 2006-11-01 | 2008-06-12 | Fujitsu Ltd | Maximum likelihood detector, error correction circuit and medium storage device |
| JP2008219528A (en) | 2007-03-05 | 2008-09-18 | Keio Gijuku | Device and program for detecting ldpc code |
| WO2018154934A1 (en) | 2017-02-22 | 2018-08-30 | Ｎｔｔエレクトロニクス株式会社 | Error correction device, error correction method, and communication device |
-
2023
- 2023-05-02 JP JP2023076005A patent/JP7506795B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008136166A (en) | 2006-11-01 | 2008-06-12 | Fujitsu Ltd | Maximum likelihood detector, error correction circuit and medium storage device |
| JP2008219528A (en) | 2007-03-05 | 2008-09-18 | Keio Gijuku | Device and program for detecting ldpc code |
| WO2018154934A1 (en) | 2017-02-22 | 2018-08-30 | Ｎｔｔエレクトロニクス株式会社 | Error correction device, error correction method, and communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3659261B1 (en) | Turbo product code based on polar codes | |
| US10367600B2 (en) | Forward error correction with contrast coding | |
| CN109314530B (en) | Optical receiver, optical transmission device, and method for optical receiver | |
| WO2023036325A1 (en) | System and method for multidimensional multilevel forward error correction encoding and decoding | |
| US20110066917A1 (en) | Method and Apparatus for Elementary Updating a Check Node During Decoding of a Block Encoded with a Non-binary LDPC Code | |
| US11522635B2 (en) | Device and method for transmitting data by using multilevel coding, and communication system | |
| JP7506795B1 (en) | Error correction method, error correction circuit, and communication system | |
| US20230170920A1 (en) | Encoder circuit, decoder circuit, encoding method, and decoding method for multilevel coding | |
| US20230155680A1 (en) | Modulation and Encoding Method and Apparatus, Demodulation and Decoding Method and Apparatus, Device, and Communication System | |
| US10326550B1 (en) | Soft FEC with parity check | |
| US11770289B2 (en) | Communication device for transmitting data by using multilevel coding, and communication system | |
| EP4099651B1 (en) | Method and device for transmitting binary data | |
| US20220038117A1 (en) | Device and method for transmitting data by using multilevel coding, and communication system | |
| CN112003626B (en) | LDPC decoding method, system and medium based on navigation message known bits | |
| KR102105428B1 (en) | Decoder for multi-error-correction of sec-code and the decoding method thereof | |
| JP7179934B1 (en) | Error correction device, error correction method and communication device | |
| WO2020234185A1 (en) | A method of marking bits, a method of decoding bits, a bit marking device, a decoder, a receiver and a chip | |
| WO2022091692A1 (en) | Error correction circuit, error correction method, and communication device | |
| CN114978195B (en) | Method and system for searching error pattern set related to polar code serial offset list decoding code words | |
| JP2023086260A (en) | Error correction circuit, error correction device, error correction method, and communication device | |
| CN117155742A (en) | Signal processing method, device, equipment, system and medium | |
| US20110051857A1 (en) | Method and system for a soft-output nordstrom-robinson decoder | |
| WO2024091727A1 (en) | Decoding correlated received multi-symbol data by guessing noise effect |