JP7506514B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品及びその製造方法に関する。

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。

特許文献１には、サイドマージン部の薄型化を図る観点から、サイドマージン部を後付けする技術が開示されている。この技術では、内部電極を側面に露出させた状態のグリーンチップの側面に、セラミック保護層（サイドマージン部）が設けられる。

特開２０１２－２０９５３９号公報

しかしながら、特許文献１に記載の技術では、サイドマージン部が薄くなった場合、十分な耐湿性が得られず、信頼性を高めることが難しかった。

以上のような事情に鑑み、本発明の目的は、信頼性を高めることが可能な積層セラミック電子部品及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、機能部と、カバー部と、サイドマージン部と、を具備する。
上記機能部は、第１方向に積層された内部電極を有する。
上記カバー部は、上記機能部を上記第１方向から覆う。
上記サイドマージン部は、上記機能部を上記第１方向に直交する第２方向から覆う。
上記機能部は、上記第１方向及び上記第２方向に直交する第３方向に上記機能部を２等分し、かつ上記第３方向に直交する断面において、上記カバー部と接し上記第２方向に延びる第１直線部と、上記サイドマージン部と接し上記第１方向に延びる第２直線部と、上記第１直線部及び上記第２直線部を接続する角部と、を有する。
上記角部は、
上記第１直線部が上記第２方向に延長された第１仮想線と、上記第２直線部の上記第１仮想線側の端点と、の間の上記第１方向に沿った距離をａ、上記第２直線部が上記第１方向に延長された第２仮想線と、上記第１直線部の上記第２仮想線側の端点と、の間の上記第２方向に沿った距離をｂとしたときに、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たすように湾曲する。

この構成では、機能部がａ≧１μｍかつ０．１≦ａ／ｂ≦０．４となるように湾曲する角部を有する。角部がａ≧１μｍかつａ／ｂ≧０．１の条件を満たすことにより、積層セラミック電子部品の表面から最外層の内部電極の端部までの距離を十分確保することができ、耐湿性劣化を抑制することができる。加えて、角部がａ／ｂ≦０．４の条件を満たすことで、最外層の内部電極が急峻に湾曲することを防止できる。これにより、第１方向に隣接する内部電極間のショートを抑制することができる。したがって、上記構成によれば、耐湿性劣化及びショート不良を抑制でき、信頼性の高い積層セラミック電子部品を得ることができる。

上記サイドマージン部の厚みが、１０μｍ以上１５μｍ以下であってもよい。
さらに、上記サイドマージン部の厚みが、１２μｍ以下であってもよい。
これにより、サイドマージン部の厚みが非常に薄い場合であっても、十分な耐湿性を確保することができる。したがって、小型かつ大容量であって、信頼性が高い積層セラミック電子部品を得ることができる。

上記角部は、上記第１直線部の上記第２仮想線側の上記端点から、上記第２直線部の上記第１仮想線側の上記端点に向かって、上記第１方向の内方へ湾曲してもよい。

具体的には、上記機能部は、上記断面において、４つの上記角部を有していてもよい。

本発明の他の形態に係る積層セラミック電子部品の製造方法は、複数の内部電極がそれぞれ形成された第１セラミックシート及び第２セラミックシートが第１方向に交互に積層された積層体の上記第１方向外面に、内部電極が形成されていない第３セラミックシートを上記第１方向に積層して積層シートを作製する工程を含む。
上記積層シートが上記第１方向から圧着される。
上記積層シートを切断することで、
上記第１方向に積層された内部電極を有する機能部と、上記機能部を上記第１方向から覆うカバー部と、上記内部電極が露出し上記第１方向に直交する第２方向に向いた側面と、を有する積層チップであって、
上記機能部は、上記第１方向及び上記第２方向に直交する第３方向に上記機能部を２等分し、かつ上記第３方向に直交する断面において、上記カバー部と接し上記第２方向に延びる第１直線部と、上記サイドマージン部と接し上記第１方向に延びる第２直線部と、上記第１直線部及び上記第２直線部を接続する角部と、を有し、
上記角部は、上記第１直線部が上記第２方向に延長された第１仮想線と、上記第２直線部の上記第１仮想線側の端点と、の間の上記第１方向に沿った距離をａ、上記第２直線部が上記第１方向に延長された第２仮想線と、上記第１直線部の上記第２仮想線側の端点と、の間の上記第２方向に沿った距離をｂとしたときに、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たすように湾曲する、
積層チップが作製される。
上記側面にサイドマージン部が形成される。

また、上記第１セラミックシート及び上記第２セラミックシートでは、上記複数の内部電極が非電極形成領域を介して上記第２方向に相互に離間して配置されている。
上記第１方向から圧着する工程では、上記積層シートに、上記複数の内部電極が上記第１方向に積層された機能領域と、上記非電極形成領域が積層され上記機能領域と上記第２方向に隣接し、かつ上記機能領域から上記第２方向に離間するに従い上記第１方向における厚みが漸減するように構成された切除領域と、が形成する。
上記積層シートを切断する工程では、上記切除領域が切除される。
機能領域の切除領域と隣接する領域では、圧着によって内部電極が第１方向内方に湾曲する。これにより、上記条件を満たすように湾曲した角部を形成することができる。

以上のように、本発明によれば、信頼性を高めることが可能な積層セラミック電子部品及びその製造方法を提供することができる。

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのＡ－Ａ'線に沿った断面図である。 上記積層セラミックコンデンサのＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 図３の一部を拡大した断面図である。 （Ａ）は、上記積層セラミックコンデンサのＢ－Ｂ'線に沿った断面を模式的に示す図であり、（Ｂ）は上記実施形態の比較例に係る積層セラミックコンデンサの同様の断面を模式的に示す図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、典型的には、Ｚ軸方向を向いた２つの主面と、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、を有する。例えば、セラミック素体１１の各面を接続する稜部１１ｄは丸みを帯びている。

外部電極１４，１５は、セラミック素体１１の端面を覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の端面から主面及び側面に延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。なお、外部電極１４，１５の形状は、図１に示すものに限定されない。

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

セラミック素体１１は、積層体１６と、サイドマージン部１７と、を有する。積層体１６は、Ｘ軸方向を向いた２つの端面１６ａと、Ｙ軸方向を向いた２つの側面１６ｂと、Ｚ軸方向を向いた２つの主面１６ｃと、を有する。

サイドマージン部１７は、積層体１６の２つの側面１６ｂをそれぞれ被覆しており、容量形成部１８をＹ軸方向から覆う。サイドマージン部１７のＹ軸方向における厚み寸法は、例えば１５μｍ以下、より好ましくは１２μｍ以下とすることができる。これにより、積層セラミックコンデンサ１０の小型化及び大容量化を実現することができる。また、サイドマージン部１７のＹ軸方向における厚み寸法は、例えば１０μｍ以上とすることができる。これにより、積層セラミックコンデンサ１０の耐湿性を確保することができる。なお、サイドマージン部１７のＹ軸方向における厚み寸法は、セラミック素体１１のＹ軸方向に向いた側面から積層体１６の側面１６ｂまでのＹ軸方向における最も大きい寸法とする。

積層体１６は、容量形成部１８と、容量形成部１８をＺ軸方向から覆うカバー部１９と、を有する。容量形成部１８は、Ｚ軸方向にセラミック層を介して積層された第１内部電極１２及び第２内部電極１３を有する。容量形成部１８は、本実施形態における機能部として構成される。

内部電極１２，１３は、それぞれ、Ｘ－Ｙ平面に沿って延びるシート状に構成される。第１内部電極１２は、一方の端面１６ａまでＸ軸方向に延び、第１外部電極１４に接続される。第２内部電極１３は、他方の端面１６ａまでＸ軸方向に延び、第２外部電極１５に接続される。これにより、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間のセラミック層に電圧が加わり、容量形成部１８に当該電圧に応じた電荷が蓄えられる。

内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

なお、セラミック層は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで構成してもよい。

カバー部１９及びサイドマージン部１７は、絶縁性セラミックスで形成されるが、例えば容量形成部１８で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部１９及びサイドマージン部１７と容量形成部１８との間に発生し得る内部応力が抑制される。

内部電極１２，１３は、容量形成部１８のＹ軸方向の全幅にわたって形成され、Ｙ軸方向における周縁部１２ｂ，１３ｂが積層体１６の両側面１６ｂに配置されている。本実施形態において、内部電極１２，１３の周縁部１２ｂ，１３ｂは、Ｚ軸方向内方に向かって湾曲した形状を有する。内部電極１２，１３の周縁部１２ｂ，１３ｂは、Ｚ軸方向外方に配置されたものほど、Ｚ軸方向内方に大きく湾曲する傾向を有する。この湾曲形状の詳細については、後述する。
湾曲した内部電極１２，１３の周縁部１２ｂ，１３ｂを有する積層セラミックコンデンサ１０は、例えば以下の製造方法によって製造される。

［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５～９は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５～９を適宜参照しながら説明する。

（ステップＳ０１：セラミックシート積層）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備し、これらを積層する。

セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２，１０３の厚さは適宜調整可能である。

図５は、セラミックシート１０１，１０２の平面図である。この段階では、セラミックシート１０１，１０２が、個片化されていない大判のシートとして構成される。図５には、積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２が示されている。切断線Ｌｘ１，Ｌｘ２はＸ軸に平行であり、切断線Ｌｙ１，Ｌｙ２はＹ軸に平行である。なお、中間線Ｌｃは、隣り合う切断線Ｌｘ１，Ｌｘ２の間を２等分する位置に延びる仮想的な線である。

図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、図５には図示していないが、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。

第１セラミックシート１０１では、切断線Ｌｙ１を跨いで延びる内部電極１１２がＸ軸方向に沿って配置された第１列と、切断線Ｌｙ２を跨いで延びる内部電極１１２がＸ軸方向に沿って配置された第２列とが、Ｙ軸方向に交互に並んでいる。第１列では、Ｘ軸方向に隣接する内部電極１１２同士が切断線Ｌｙ２を挟んで相互に対向する。第２列では、Ｘ軸方向に隣接する内部電極１１２同士が切断線Ｌｙ１を挟んで相互に対向する。つまり、Ｙ軸方向に隣接する第１列と第２列では、内部電極１１２が、１チップ分ずつＸ軸方向にずれて配置されている。各第１内部電極１１２は、Ｙ軸方向において、中間線Ｌｃを挟んで配列される。各第１内部電極１１２のＹ軸方向外縁は、切断線Ｌｘ１，Ｌｘ２に沿って延びている。

第２セラミックシート１０２上の内部電極１１３も、内部電極１１２と同様に構成される。但し、第２セラミックシート１０２では、第１セラミックシート１０１の第１列に対応する列の内部電極１１３が、切断線Ｌｙ２を跨いで延び、第１セラミックシート１０１の第２列に対応する列の内部電極１１３が、切断線Ｌｙ１を跨いで延びる。つまり、内部電極１１３は、内部電極１１２とはＸ軸方向又はＹ軸方向に１チップ分ずれて形成されている。各第２内部電極１１３は、Ｙ軸方向において、中間線Ｌｃを挟んで配列される。各第２内部電極１１３のＹ軸方向外縁は、切断線Ｌｘ１，Ｌｘ２に沿って延びている。

第１セラミックシート１０１には、内部電極１１２が塗布されていない非電極形成領域Ｎ１が、中間線Ｌｃ及び切断線Ｌｙ２上に格子状に形成されている。同様に、第２セラミックシート１０２には、内部電極１１３が塗布されていない非電極形成領域Ｎ２が、中間線Ｌｃ及び切断線Ｌｙ１上に格子状に形成されている。つまり、切断線Ｌｘ１，Ｌｘ２間の中間線Ｌｃ上には、双方の非電極形成領域Ｎ１，Ｎ２が重なるように構成される。

これらのセラミックシート１０１，１０２，１０３を図６に示すように積層し、積層シート１０４を作製する。具体的には、第１セラミックシート１０１及び第２セラミックシート１０２を交互に積層し、かつセラミックシート１０１，１０２の積層体のＺ軸方向上下面に第３セラミックシート１０３を積層する。なお、図６に示す例では、第３セラミックシート１０３がそれぞれ４枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

（ステップＳ０２：圧着）
ステップＳ０２では、積層シート１０４をＺ軸方向から圧着する。

図７は、ステップＳ０２の圧着工程を説明する、積層シート１０４をＸ軸方向から見た模式的な断面図である。
本ステップの圧着工程では、Ｚ軸方向に積層シート１０４を挟むように一対の加圧板Ｓ１を対向させ、積層シート１０４に向かってこれらの加圧板Ｓ１を加圧することによって、積層シート１０４を圧着する。加圧板Ｓ１は、例えば、静水圧加圧や一軸加圧などによって加圧される。

さらに、加圧板Ｓ１と積層シート１０４との間には、弾性シートＳ２が配置される。弾性シートＳ２は、シート状の弾性体によって構成され、例えばポリエチレンテレフタラート（ＰＥＴ）樹脂によって形成される。弾性シートＳ２は、加圧板Ｓ１によって積層シート１０４に向かって加圧される。

積層シート１０４には、内部電極１１２，１１３の双方が積層されている容量形成領域（機能領域）１０５と、非電極形成領域Ｎ１，Ｎ２の双方が積層されている切除領域１０６と、が形成される。容量形成領域１０５は、容量形成部１８及びその上下を覆うカバー部１９に対応する。切除領域１０６は、容量形成領域１０５とＹ軸方向に隣接する、内部電極１１２，１１３が積層されていない領域である。つまり、切除領域１０６は、切断線Ｌｘ１，Ｌｘ２で挟まれた領域であって、後述する切断工程で切除される。

圧着時において、弾性シートＳ２の切除領域１０６におけるＺ軸方向の厚みは、容量形成領域１０５のＺ軸方向における厚みよりも厚くなる。弾性シートＳ２を介在させてこのような積層シート１０４を加圧することで、以下に説明するように、Ｚ軸方向内方に沈み込んだ形状の切除領域１０６を形成することができる。

容量形成領域１０５では、内部電極１１２，１１３が形成されたセラミックシート１０１，１０２が隙間なく積層されている。これにより、容量形成領域１０５は、圧着工程によって全体がＸ－Ｙ平面に延ばされつつ、ほぼ均一に圧縮される。この結果、容量形成領域１０５上に略平坦な面が形成される。

一方、加圧前の切除領域１０６には、非電極形成領域Ｎ１，Ｎ２に対応する隙間が形成されている。また、グリーンシートは内部電極１１２，１１３よりも柔らかく延びやすい。このため、加圧により、容量形成領域１０５から延ばされたグリーンシートが当該隙間に入り込む。

さらに、弾性シートＳ２は、切除領域１０６において容量形成領域１０５よりも厚く配置されており、弾性変形によって厚さの薄い切除領域１０６に対しても十分に荷重を付加することができる。これにより、切除領域１０６では、容量形成領域１０５から延ばされたグリーンシートと加圧前から積層されていたグリーンシートとが、Ｘ－Ｙ平面内で延びながらＺ軸方向に圧着される。したがって、切除領域１０６では、容量形成領域１０５側の切断線Ｌｘ１，Ｌｘ２から中間線Ｌｃに向かって内部電極１２，１３間の厚さが徐々に薄くなる。つまり、切除領域１０６は、容量形成領域１０５からＹ軸方向に離間するに従いＺ軸方向における厚みが漸減するように構成される。この結果、切除領域１０６は、中間線Ｌｃ近傍でＺ軸方向内方に大きく沈み込むように形成される。

切除領域１０６の沈み込みに応じて、切除領域１０６に隣接する内部電極１１２，１１３の周縁部１１２ｂ，１１３ｂも、Ｚ軸方向内方に湾曲する。より詳細に、周縁部１１２ｂ，１１３ｂは、切除領域１０６に食い込む弾性シートＳ２によってＺ軸方向内方への力を受け、湾曲する。また、周縁部１１２ｂ，１１３ｂは、容量形成領域１０５の中央部側から引き延ばされたセラミックシート１０３の積層体によってもＺ軸方向内方への力を受け得る。これにより、内部電極１１２，１１３に、湾曲した周縁部１１２ｂ，１１３ｂが形成される。Ｚ軸方向外方に位置する内部電極１１２，１１３ほど、Ｚ軸方向内方への力を受けやすいため、Ｚ軸方向内方により大きく湾曲する。

なお、図８～９では、Ｚ軸方向に向いた主面における周縁部１１２ｂ，１１３ｂ外方の領域を略平坦に記載しているが、当該領域は、周縁部１１２ｂ，１１３ｂと同様に、Ｚ軸方向内方に湾曲していてもよい。

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で圧着された積層シート１０４を切断線Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２に沿って切断することにより、図８に示す未焼成の積層チップ１１６を作製する。積層チップ１１６は、焼成後の積層体１６に対応する。本ステップにおける積層シート１０４の切断には、例えば押し切り刃や回転刃を用いることができる。

押し切り刃で切断線Ｌｘ１，Ｌｘ２を切断する場合は、刃の幅が比較的狭いため、切断線Ｌｘ１、Ｌｘ２それぞれに刃を当接させて切断することができる。これにより、切断線Ｌｘ１，Ｌｘ２それぞれにおいて積層シート１０４が切断され、切断線Ｌｘ１，Ｌｘ２の間の切除領域１０６が除去されることで、各積層チップ１１６が形成される。

回転刃で切断線Ｌｘ１，Ｌｘ２を切断する場合は、刃の幅が比較的広いため、切断線Ｌｘ１，Ｌｘ２を含む切除領域１０６全体に刃を当接させる。これにより、切除領域１０６が回転刃によって切除され、各積層チップ１１６が形成される。

図８に示すように、積層チップ１１６には、切断線Ｌｘ１，Ｌｘ２に対応する切断面として、側面１１６ｂが形成される。側面１１６ｂからは、内部電極１１２，１１３の周縁部１１２ｂ，１１３ｂが露出する。周縁部１１２ｂ，１１３ｂは、側面１１６ｂに近づくに従い、Ｚ軸方向内方に湾曲する。一方、積層チップ１１６には、切断線Ｌｙ１，Ｌｙ２に対応する切断面として、端面１１６ａが形成される。端面１１６ａからは、内部電極１１２，１１３の一方が露出する。

より詳細に、積層チップ１１６は、容量形成部１８に対応する未焼成の容量形成部１１８と、カバー部１９に対応する未焼成のカバー部１１９と、を有する。容量形成部１１８では、セラミック層に対応するグリーンシートの間に、内部電極１１２，１１３の双方が交互に積層されている。容量形成部１１８は、内部電極１１２，１１３の周縁部１１２ｂ，１１３ｂが湾曲しているため、Ｘ軸方向から見た断面において、角の丸い長方形状で構成される。

（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６における内部電極１１２，１１３が露出した側面１１６ｂに、未焼成のサイドマージン部１１７を形成する。これにより、図９に示すような未焼成のセラミック素体１１１が作製される。

サイドマージン部１１７は、未焼成のセラミック材料を含み、具体的にはセラミックシートやセラミックスラリーから形成される。サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面１１６ｂに貼り付けることにより形成することができる。また、サイドマージン部１１７は、積層チップ１１６の側面１１６ｂを、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。

（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた未焼成のセラミック素体１１１を焼成する。ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

（ステップＳ０６：バレル研磨）
ステップＳ０６では、焼成されたセラミック素体１１１をバレル研磨する。バレル研磨は、例えば、複数のセラミック素体１１１をバレル容器に封入し、当該バレル容器に回転や振動を与えることにより行われる。バレル容器には、複数のセラミック素体１１１とともに、研磨媒体や液体が封入されてもよい。これにより、セラミック素体１１１の各面間を接続する稜部１１ｄが面取りされ、図１～３に示すセラミック素体１１が作製される。

なお、ステップＳ０６のバレル研磨は、焼成前のセラミック素体１１１に対して行われてもよい。つまり、ステップＳ０６のバレル研磨を、ステップＳ０５の焼成工程の前に行ってもよい。

（ステップＳ０７：外部電極形成）
ステップＳ０７では、ステップＳ０６で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成する。ステップＳ０７における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。これにより、図１～３に示すような積層セラミックコンデンサ１０が形成される。

なお、上記のステップＳ０７における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成のセラミック素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。また、脱バインダー処理したセラミック素体１１１に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。

以上により、積層セラミックコンデンサ１０が完成する。この製造方法では、内部電極１２，１３が露出した積層体１６の側面１６ｂにサイドマージン部１７が後付けされるため、セラミック素体１１における複数の内部電極１２，１３の端部のＹ軸方向の位置が、０．５μｍ以内のばらつきでＺ軸方向に沿って揃う。

また、焼成後の内部電極１２，１３には、周縁部１１２ｂ，１１３ｂに対応する、湾曲した周縁部１２ｂ，１３ｂが形成される。この周縁部１２ｂ，１３ｂにより、容量形成部１８が以下に説明するような断面形状を有する。

［容量形成部１８の詳細な構成］
容量形成部１８は、Ｘ軸方向に容量形成部１８を２等分し、かつＸ軸方向に直交する断面（Ｂ－Ｂ'線に沿った断面）において、角の丸い長方形状に構成される。Ｂ－Ｂ'線に沿った断面を、以下、「Ｂ－Ｂ'断面」と称する。

図３に示すように、容量形成部１８は、上記断面において、カバー部１９と接しＹ軸方向に延びる２つの第１直線部１８１と、サイドマージン部１７と接しＺ軸方向に延びる２つの第２直線部１８２と、第１直線部１８１及び第２直線部１８２を接続する４つの角部１８３と、を有する。２つの第１直線部１８１は、Ｚ軸方向に相互に対向し、２つの第２直線部１８２は、Ｙ軸方向に相互に対向する。

Ｂ－Ｂ'断面において、容量形成部１８は、Ｙ軸方向及びＺ軸方向に関してほぼ線対称に構成される。このため、以下では、図３の拡大断面図である図１０を用いて、１つの角部１８３及びそれに接続される第１直線部１８１及び第２直線部１８２の構成について詳細に説明する。

図１０に示すように、第１直線部１８１は、Ｙ軸方向に延びる直線部分であって、Ｚ軸方向最外層の内部電極１２，１３により構成される。なお、第１直線部１８１は、実質的に直線であればよく、例えばセラミック素体１１のＺ軸方向の高さ寸法の１％以内のわずかな範囲でＺ軸方向に蛇行、湾曲等していてもよい。

最外層の内部電極１２，１３を、最外層内部電極Ｅとする。最外層内部電極Ｅは、第１直線部１８１を構成する平坦な平坦部Ｅ１と、平坦部Ｅ１のＹ軸方向周縁に位置し平坦部Ｅ１からＺ軸方向内方に向かって湾曲する周縁部Ｅ２と、を含む。なお、平坦部Ｅ１は、実質的に平坦であればよく、例えばセラミック素体１１のＺ軸方向の高さ寸法の１％以内のわずかな範囲でＺ軸方向に凹凸があってもよい。
第１直線部１８１の端点Ｐ１は、平坦部Ｅ１と周縁部Ｅ２との境界部に位置する。

第２直線部１８２は、Ｚ軸方向に延びる直線部分であって、積層体１６の側面１６ｂにより構成される。なお、第２直線部１８２は、実質的に直線であればよく、例えばセラミック素体１１のＹ軸方向の幅寸法の０．５％以内のわずかな範囲でＹ軸方向に蛇行、湾曲等していてもよい。
第２直線部１８２の端点Ｐ２は、最外層内部電極Ｅの周縁部Ｅ２のＹ軸方向先端部Ｅａ２により構成される。

角部１８３は、第１直線部１８１の端点Ｐ１と第２直線部１８２の端点Ｐ２とを接続する曲線部分である。角部１８３は、最外層内部電極Ｅの周縁部Ｅ２により構成される。角部１８３は、第１直線部１８１の端点Ｐ１から、第２直線部１８２の端点Ｐ２に向かって、Ｚ軸方向内方へ湾曲している。

角部１８３の形状は、以下のａの値及びａ／ｂの値によって定義される。ａは、角部１８３のＺ軸方向に沿った高さ寸法に対応する値であり、ｂは、角部１８３のＹ軸方向に沿った長さ寸法に対応する値である。これにより、角部１８３の好ましい形状が規定される。

より具体的に、ａは、第１直線部１８１から延長された第１仮想線Ｌ１と、第２直線部１８２の第１仮想線Ｌ１側の端点Ｐ２と、の間のＺ軸方向に沿った距離とする。ａの値は、セラミックシート１０１，１０２の積層数又はセラミックシート１０１，１０２の厚み等によって制御することができる。あるいは、ａの値は、上述のステップＳ０２の圧着工程における、弾性シートＳ２の弾性率や、加圧板Ｓ１による荷重等によっても制御することができる。

ｂは、第２直線部１８２が延長された第２仮想線Ｌ２と、第１直線部１８１の第２仮想線Ｌ２側の端点Ｐ１と、の間のＹ軸方向に沿った距離とする。ｂの値は、セラミックシート１０１，１０２の積層数又はセラミックシート１０１，１０２の厚み等の他、上述のステップＳ０２の圧着工程における、弾性シートＳ２の弾性率や、加圧板Ｓ１による荷重等によっても制御することができる。

角部１８３は、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たすように湾曲する。
上記条件のうち、角部１８３がａ≧１μｍかつａ／ｂ≧０．１を満たすことで、最外層内部電極Ｅの周縁部Ｅ２を十分に湾曲させ、以下に示すように、耐湿性を高めることができる。

図１１（Ａ）は、本実施形態に係るセラミック素体１１のＢ－Ｂ'断面を模式的に示す図であり、容量形成部１８の占める領域を破線で囲っている。図１１（Ｂ）は、本実施形態の比較例に係るセラミック素体２１のＢ－Ｂ'断面を模式的に示す図であり、容量形成部２８の占める領域を破線で囲っている。

セラミック素体１１，２１では、典型的には、欠損等の防止の観点から、稜部１１ｄ，２１ｄが面取りされる。このため、セラミック素体１１，２１の稜部１１ｄ，２１ｄは丸みを帯びて形成される。

図１１（Ｂ）に係る比較例のセラミック素体２１では、容量形成部２８の内部電極のＹ軸方向周縁部が丸まっていないため、容量形成部２８の断面形状が略長方形状で構成される。つまり、容量形成部２８は、Ｙ軸方向に延びる第１直線部２８１と、Ｚ軸方向に延びる第２直線部２８２と、ほぼ直角に屈曲する角部２８３と、を含む。

これにより、セラミック素体２１では、表面の丸みを帯びた稜部２１ｄから、最外層内部電極の端部で構成された角部２８３までの距離が小さくなり易い。このため、特にサイドマージン部２７がＹ軸方向に薄く構成された場合に、稜部２１ｄと最外層内部電極との距離が小さくなる。したがって、稜部２１ｄ近傍から水分が進入し易くなり、耐湿性が低下する。

一方、図１１（Ａ）に係る本実施形態のセラミック素体１１では、容量形成部１８が、ａ≧１μｍかつａ／ｂ≧０．１を満たすように湾曲した角部１８３を含む。これにより、セラミック素体１１の稜部１１ｄから最外層内部電極Ｅの周縁部Ｅ２までの距離を十分確保することが可能となる。したがって、サイドマージン部１７の薄型化に伴う耐湿性の低下を抑制することができる。

また、図１０を参照し、角部１８３がａ≧１μｍを満たすことで、主面１６ｃから最外層内部電極Ｅの先端部Ｅａ２までの距離を十分確保することができる。本実施形態ではサイドマージン部１７が後付けされるため、積層体１６とサイドマージン部１７との境界部分が水分の進入経路になりやすい。一方で、本実施形態では、主面１６ｃとサイドマージン部１７との境界部分から先端部Ｅａ２までのＺ軸方向における距離を、ａの値に応じて大きくすることができる。このことから、角部１８３がａ≧１μｍを満たすことで、上記距離を十分に確保でき、主面１６ｃ側からの水分の進入に対する耐湿性も高めることができる。

さらに、角部１８３がａ／ｂ≦０．４の条件を満たすことで、最外層内部電極Ｅの周縁部Ｅ２がＺ軸方向に急峻に湾曲しすぎることを防止することができる。上述のように、内部電極１２，１３の周縁部１２ｂ，１３ｂは、Ｚ軸方向外方に配置されるものほど、Ｚ軸方向内方に急峻に湾曲する傾向を有する。このため、最外層内部電極Ｅが急峻に湾曲した場合、周縁部Ｅ２とＺ軸方向に隣接する周縁部１２ｂ，１３ｂとが接触してショートする可能性がある。角部１８３がａ／ｂ≦０．４の条件を満たすことで、周縁部Ｅ２の湾曲を適度に緩和し、内部電極１２，１３間の接触によるショートを防止することができる。

このように、本実施形態の積層セラミックコンデンサ１０によれば、耐湿性を高めるとともに、内部電極１２，１３間のショートを抑制することができ、信頼性を高めることができる。

なお、焼成前の積層チップ１１６も、Ｘ軸方向に容量形成部１１８を２等分し、かつＸ軸方向に直交する断面において、容量形成部１８と同様の第１直線部と、第２直線部と、角部と、を有し、当該角部が、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たすように湾曲していてもよい。これにより、ステップＳ０５の焼成工程において、上記条件を満たす角部１８３を形成することができる。
以下、実施例により、本実施形態についてさらに説明する。

［実施例］
本実施形態の実施例及び比較例として、様々な断面形状の容量形成部を有する積層セラミックコンデンサのサンプルを作製し、信頼性について調べた。これらのサンプルでは、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。また、サイドマージン部のＹ軸方向における厚み寸法を、１０μｍとした。

表１に、積層セラミックコンデンサの各実施例及び比較例のサンプルにおいて測定した、上記容量形成部の角部のａ及びｂの値、並びにこれらの値から算出されたａ／ｂの値を示す。なお、表１に示す値は、いずれも各実施例及び比較例における１０００個のサンプルの平均値である。

ａは、上記角部のＺ軸方向に沿った高さ寸法に対応する値である。すなわち、図１０に示すように、ａは、第１直線部（１８１）から延長された第１仮想線（Ｌ１）と、第２直線部（１８２）の第１仮想線（Ｌ１）側の端点（Ｐ２）と、の間のＺ軸方向に沿った距離とする。

ｂは、上記角部のＹ軸方向に沿った長さ寸法に対応する値である。すなわち、図１０に示すように、ｂは、第２直線部（１８２）が延長された第２仮想線（Ｌ２）と、第１直線部（１８１）の第２仮想線（Ｌ２）側の端点（Ｐ１）と、の間のＹ軸方向に沿った距離とする。

表１に示すように、実施例１～４のサンプルの角部は、いずれも、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たしていた。

一方、比較例１のサンプルは、ａが０．２μｍ及びａ／ｂが０．０１であり、ａ≧１μｍ及びａ／ｂ≧０．１の条件を満たしていなかった。
また、比較例２のサンプルは、ａは１μｍであるが、ａ／ｂが０．０３であり、ａ／ｂ≧０．１の条件を満たしていなかった。
比較例３～８のサンプルは、いずれもａ／ｂが０．５０以上であり、ａ／ｂ≦０．４の条件を満たしていなかった。

これらの実施例１～４及び比較例１～８のサンプル各１０００個について、耐湿劣化率を調べた。耐湿劣化率は、温度８５℃、湿度８５％において定格電圧の２倍の電圧を１００時間印加した後、絶縁抵抗を測定し、絶縁抵抗が１ＭΩ未満となったものの個数の割合から算出した。

角部がａ≧１μｍ及びａ／ｂ≧０．１の条件を満たす実施例１～４及び比較例３～８では、いずれも耐湿劣化率が０．０％であり、十分な耐湿性を有することが確認された。

一方、ａが０．２μｍ及びａ／ｂが０．０１の比較例１では、耐湿劣化率が０．５％であり、実施例よりも耐湿性が劣ることが確認された。
また、ａが１．０μｍ及びａ／ｂが０．０３の比較例２でも、耐湿劣化率が０．１％であり、実施例よりも耐湿性が若干劣ることが確認された。

続いて、各サンプルのショート不良率の評価を行った。ショート不良率の評価は、ＬＣＲメータを用い、Ｏｓｃ（Oscillation level）が０．５Ｖであり、周波数が１ｋＨｚの電圧を印加する条件下で行った。各サンプルについて、ランダムに選んだ１００個の評価を行い、１００個のうちショートが発生していたものの個数の割合をショート不良率とした。

この結果、ａ／ｂ≦０．４を満たす実施例１～４並びに比較例１及び２では、ショート不良率は０％であった。このため、上記条件を満たす実施例１～４では、内部電極の周縁部が、隣接する内部電極と接触するほど急峻に湾曲しておらず、ショートを防止できることが確認された。

一方、ａ／ｂが０．４よりも大きい比較例３～８では、いずれもショート不良率が１％以上であった。特に、ａ／ｂが大きくなるに従い、ショート不良率が高まる傾向を有していた。この結果から、ａ／ｂを０．４以下に抑えることで、ショートを確実に抑制できることが確認された。

以上より、角部がａ≧１μｍ及び０．１≦ａ／ｂ≦０．４の条件を満たす実施例１～４は、いずれも、耐湿性が高くショートが抑制された、信頼性の高い構成であることが確認された。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は内部電極が積層されたセラミック素体を有する積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

１０…積層セラミックコンデンサ（積層セラミック電子部品）
１２，１３…内部電極
１７…サイドマージン部
１８…容量形成部（機能部）
１９…カバー部
１８１…第１直線部
１８２…第２直線部
１８３…角部

Claims (2)

1. 複数の内部電極がそれぞれ形成された第１セラミックシート及び第２セラミックシートが第１方向に交互に積層された積層体の前記第１方向外面に、内部電極が形成されていない第３セラミックシートを前記第１方向に積層して積層シートを作製し、
   前記積層シートを前記第１方向から圧着し、
   前記圧着された積層シートを切断することで、
   前記第１方向に積層された内部電極を有する機能部と、前記機能部を前記第１方向から覆うカバー部と、前記内部電極が露出し前記第１方向に直交する第２方向に向いた側面と、を有する積層チップを作製し、
   前記側面にサイドマージン部を形成し、
   前記サイドマージン部が形成された前記積層チップを焼成することで、焼成後の機能部を形成し、
   前記焼成後の機能部は、前記第１方向及び前記第２方向に直交する第３方向に前記焼成後の機能部を２等分し、かつ前記第３方向に直交する断面において、前記カバー部と接し前記第２方向に延びる第１直線部と、前記サイドマージン部と接し前記第１方向に延びる第２直線部と、前記第１直線部及び前記第２直線部を接続する角部と、を有し、
   前記角部は、前記第１直線部が前記第２方向に延長された第１仮想線と、前記第２直線部の前記第１仮想線側の端点と、の間の前記第１方向に沿った距離をａ、前記第２直線部が前記第１方向に延長された第２仮想線と、前記第１直線部の前記第２仮想線側の端点と、の間の前記第２方向に沿った距離をｂとしたときに、ａ≧１μｍ、かつ０．１≦ａ／ｂ≦０．４の条件を満たすように湾曲する
   積層セラミック電子部品の製造方法。
2. 請求項１に記載の積層セラミック電子部品の製造方法であって、
   前記第１セラミックシート及び前記第２セラミックシートでは、前記複数の内部電極が非電極形成領域を介して前記第２方向に相互に離間して配置されており、
   前記第１方向から圧着する工程では、前記積層シートに、前記複数の内部電極が前記第１方向に積層された機能領域と、前記非電極形成領域が積層され前記機能領域と前記第２方向に隣接し、かつ前記機能領域から前記第２方向に離間するに従い前記第１方向における厚みが漸減するように構成された切除領域と、を形成し、
   前記積層シートを切断する工程では、前記切除領域を切除する
   積層セラミック電子部品の製造方法。

Images