JP7506327B2 - 発光素子、発光素子の製造方法、及び発光装置 - Google Patents

発光素子、発光素子の製造方法、及び発光装置 Download PDF

Info

Publication number
JP7506327B2
JP7506327B2 JP2022066751A JP2022066751A JP7506327B2 JP 7506327 B2 JP7506327 B2 JP 7506327B2 JP 2022066751 A JP2022066751 A JP 2022066751A JP 2022066751 A JP2022066751 A JP 2022066751A JP 7506327 B2 JP7506327 B2 JP 7506327B2
Authority
JP
Japan
Prior art keywords
insulating film
conductive layer
semiconductor layer
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022066751A
Other languages
English (en)
Other versions
JP2023157082A (ja
Inventor
真弘 片山
祐太 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2022066751A priority Critical patent/JP7506327B2/ja
Priority to US18/299,282 priority patent/US20230335699A1/en
Publication of JP2023157082A publication Critical patent/JP2023157082A/ja
Application granted granted Critical
Publication of JP7506327B2 publication Critical patent/JP7506327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子、発光素子の製造方法、及び発光装置に関する。
特許文献1には、半導体層上に設けられた透明導電膜上に低屈折率誘電膜を配置し、低屈折率誘電膜の開口で透明導電膜と反射導電膜が導通する発光素子が開示されている。
特開2012-114130号公報
本発明は、高い信頼性を有する発光素子、発光素子の製造方法、及び発光装置を提供することを目的とする。
本発明の一態様によれば、発光素子は、n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体と、前記p側半導体層上に配置され、前記p側半導体層の上方に配置される複数の第1p側開口を有する第1絶縁膜と、前記第1絶縁膜上に配置され、複数の前記第1p側開口において前記p側半導体層と電気的に接続された第1導電層と、前記第1導電層上に配置され、平面視において前記第1p側開口から離れた位置に配置される第2p側開口を有する第2絶縁膜と、前記第2絶縁膜上に配置され、前記第2p側開口において前記第1導電層と電気的に接続された第2導電層と、前記第2導電層上であって平面視において前記第2p側開口から離れた位置に配置されたp側電極と、を備える。
本発明の一態様によれば、発光素子の製造方法は、n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体を準備する工程と、前記p側半導体層上に第1絶縁膜を形成する工程と、前記第1絶縁膜に、前記p側半導体層の上方に配置される複数の第1p側開口を形成する工程と、前記第1絶縁膜上及び複数の前記第1p側開口内に、第1導電層を形成する工程と、前記第1導電層上に、第2絶縁膜を形成する工程と、前記第2絶縁膜に第2p側開口を形成する工程であって、前記第2p側開口を平面視において複数の前記第1p側開口から離れた位置に形成する工程と、前記第2絶縁膜上及び前記第2p側開口内に、第2導電層を形成する工程と、前記第2導電層上であって平面視において前記第2p側開口から離れた位置に、p側電極を配置する工程と、を備える。
本発明によれば、高い信頼性を有する発光素子、発光素子の製造方法、及び発光装置を提供することができる。
実施形態の発光素子の模式平面図である。 図1のII-II線における模式断面図である。 実施形態の発光素子における第1p側開口、第2p側開口、及びp側電極の配置関係を説明するための模式平面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子の製造方法の一工程を説明するための模式断面図である。 実施形態の発光素子における第2p側開口の第1の変形例を説明するための模式平面図である。 実施形態の発光素子における第2p側開口の第2の変形例を説明するための模式平面図である。 実施形態の発光素子における第2p側開口の第3の変形例を説明するための模式平面図である。 実施形態の発光素子における第2p側開口の第4の変形例を説明するための模式平面図である。 実施形態の発光装置の模式断面図である。
以下、図面を参照し、実施形態について説明する。各図面中、同じ構成には同じ符号を付している。なお、各図面は、実施形態を模式的に示したものであるため、各部材のスケール、間隔若しくは位置関係などが誇張、又は部材の一部の図示を省略する場合がある。また、断面図として、切断面のみを示す端面図を示す場合がある。
以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。また、特定の方向又は位置を示す用語(例えば、「上」、「下」及びそれらの用語を含む別の用語)を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向又は位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向又は位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。本明細書において「上」と表現する位置関係は、接している場合と、接していないが上方に位置している場合も含む。
図1に示す実施形態の発光素子1の平面視において、互いに直交する2つの方向を第1方向X及び第2方向Yとする。第1方向X及び第2方向Yに直交する方向を第3方向Zとする。
発光素子1は、半導体構造体10を備える。半導体構造体10は、窒化物半導体からなる。本明細書において「窒化物半導体」とは、例えば、InAlGa1-x-yN(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
図2に示すように、半導体構造体10は、n側半導体層11と、第3方向Zにおいてn側半導体層11上に位置する活性層12と、第3方向Zにおいて活性層12上に位置するp側半導体層13とを有する。活性層12は、第3方向Zにおいて、n側半導体層11とp側半導体層13との間に位置する。活性層12は、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むMQW(Multiple Quantum well)構造を有する。n側半導体層11は、n型不純物を含む半導体層を有する。p側半導体層13は、p型不純物を含む半導体層を有する。
n側半導体層11は、第1面11dと、活性層12及びp側半導体層13が配置された第2面11cとを有する。活性層12からの光は、主に第1面11dから発光素子1の外部に取り出される。第2面11cは、第3方向Zにおいて第1面11dの反対側に位置する。
n側半導体層11は、p側半導体層13及び活性層12から露出する複数の第1露出部11aを有する。図1に示すように、n側半導体層11は、平面視において第1方向Xに延びる2つの第1辺11Aと第2方向Yに延びる2つの第2辺11Bとを有する四角形状に形成されている。n側半導体層11は、平面視において第1辺11A及び第2辺11Bに隣接する外周部においてp側半導体層13及び活性層12から露出する第2露出部11bを有する。第2露出部11bは、平面視において、p側半導体層13及び活性層12の方向に延出する領域を有し、その延出した領域には、後述する第1絶縁膜20の第3n側開口23と、第2絶縁膜30の第4n側開口33が設けられる。図1に示すように、第2露出部11bは、第1辺11A及び第2辺11Bに沿って連続している。図2に示すように、第1露出部11a及び第2露出部11bは、第3方向Zにおいて第1面11dの反対側に位置する。
半導体構造体10は、第3方向Zにおいて基板100上に配置されている。基板100の材料として、例えば、サファイア、スピネル、GaN、SiC、ZnS、ZnO、GaAs、またはSiなどを用いることができる。なお、発光素子1は、基板100を有していなくてもよい。
発光素子1は、第1絶縁膜20、第2絶縁膜30、第1導電層41、及び第2導電層42をさらに備える。
第1絶縁膜20は、少なくともp側半導体層13上に配置されている。第1絶縁膜20は、p側半導体層13の上方に配置される複数の第1p側開口21を有する。複数の第1p側開口21は、p側半導体層13の上方の全領域において点在して配置されている。複数の第1p側開口21の個数は、例えば、400個以上1500個以下とすることができる。複数の第1p側開口21の平面視における総面積は、例えば、p側半導体層13の平面視における面積の0.2%以上5%以下である。このような複数の第1p側開口21の個数、複数の第1p側開口21の平面視における総面積をこれらの範囲にすることで、後述する第1絶縁膜20による光反射を良好にしつつ、第1導電層41とp側半導体層13との電気的な接続を良好にすることができる。図2に示すように、例えば、第1絶縁膜20は、p側半導体層13上、活性層12上、第1露出部11a上、及び第2露出部11b上に連続して配置されている。第1絶縁膜20は、p側半導体層13、活性層12、第1露出部11a、及び第2露出部11bを覆っている。また、第1絶縁膜20は、n側半導体層11における活性層12と第1露出部11aとの間に連続する側面、及び活性層12と第2露出部11bとの間に連続する側面を覆っている。第1絶縁膜20は、第1露出部11aの上方に配置される複数の第1n側開口22と、第2露出部11bの上方に配置される複数の第3n側開口23とを有する。第1絶縁膜20は、例えば、シリコン酸化膜またはシリコン窒化膜である。第1絶縁膜20は、単層構造としてもよいし、複数の絶縁層が積層された積層構造としてもよい。
p側半導体層13上に第1絶縁膜20を配置することで、活性層12からp側半導体層13側に放射された光を第1絶縁膜20により主な光取り出し面である第1面11d側に反射させることができる。
第1導電層41は、p側半導体層13の上方において第1絶縁膜20上に配置されている。第1導電層41は、第1絶縁膜20の複数の第1p側開口21においてp側半導体層13と電気的に接続されている。また、第1導電層41は、活性層12からp側半導体層13側に放射された光を反射させて第1面11dに向かわせる反射層としても機能する。第1導電層41は、活性層12からの光に対する反射率が高い金属材料を用いることが好ましい。第1導電層41の金属材料として、例えば、銀またはアルミニウムを用いることができる。
発光素子1は、p側半導体層13と第1絶縁膜20との間に配置された第3導電層43をさらに備えてもよい。第3導電層43は、p側半導体層13の上面13aに接している。第3導電層43を配置した場合、複数の第1p側開口21は第3導電層43上に配置され、第1導電層41は複数の第1p側開口21において第3導電層43に接する。すなわち、第1導電層41は、複数の第1p側開口21において、第3導電層43を介してp側半導体層13と電気的に接続される。
p側半導体層13上に第1p側開口21を有する第1絶縁膜20を配置すると、第1導電層41とp側半導体層13との電気的接続部は第1絶縁膜20の第1p側開口21に限られることになるため、第1導電層41から供給された電流がp側半導体層13の面方向に拡散しにくい可能性がある。しかしながら、p側半導体層13と第1絶縁膜20との間に第3導電層43を配置することで、第1導電層41からの電流をp側半導体層13の面方向に拡散させて供給することができる。これにより、発光分布の偏りを低減できる。第3導電層43には、第1導電層41からの電流を拡散させる機能を有する材料を用いることが好ましい。第3導電層43の材料として、例えば、ITO(Indium Tin Oxide)、ZnO(Zinc Oxide)、In(Indium Oxide)を用いることができる。
第3導電層43を配置した場合、第3導電層43により活性層12からp側半導体層13側に放射された光を主な光取り出し面である第1面11d側に反射させることができる。
第2絶縁膜30は、少なくとも第1導電層41上に配置されている。第2絶縁膜30は、図3に示すように、平面視において、第1絶縁膜20の第1p側開口21から離れた位置に配置される第2p側開口31を有する。換言すると、平面視において、第2p側開口31は、第1p側開口21と重なっていない。図2に示すように、例えば、第2絶縁膜30は、第1導電層41上及び第1絶縁膜20上に連続して配置されている。第2絶縁膜30は、第1露出部11aの上方に配置される複数の第2n側開口32を有する。平面視において、第2絶縁膜30の第2n側開口32の少なくとも一部は、第1絶縁膜20の第1n側開口22に重なる。第2絶縁膜30は、第2露出部11bの上方に配置される複数の第4n側開口33を有する。平面視において、第2絶縁膜30の第4n側開口33の少なくとも一部は、第1絶縁膜20の第3n側開口23に重なる。第2絶縁膜30は、例えば、シリコン酸化膜またはシリコン窒化膜である。第2絶縁膜30は、単層構造としてもよいし、複数の絶縁層が積層された積層構造としてもよい。
図1に示す例においては、第1露出部11a、第1n側開口22、及び第2n側開口32を、破線の円で表す。平面視において、第1露出部11aの内側に第2n側開口32が位置し、第2n側開口32の内側に第1n側開口22が位置する。第1n側開口22と第2n側開口32は、平面視において一致していてもよい。また、図1において、第2露出部11bに位置する第4n側開口33及び第3n側開口23を破線の円で重ねて表す。なお、第1露出部11a、第1n側開口22、第2n側開口32、第4n側開口33、及び第3n側開口23の平面視における形状は、円形に限らず、楕円形、四角形、または五角形以上の多角形であってもよい。
図2に示すように、第2導電層42は、p側半導体層13の上方において第2絶縁膜30上に配置されている。第2導電層42は、第2絶縁膜30の第2p側開口31において第1導電層41に接し、第1導電層41と電気的に接続されている。図1に示す例では、第2導電層42は、第1方向Xに延びる長方形状に形成されている。
実施形態の発光素子1は、第2絶縁膜30上に配置された第4導電層44をさらに備える。p側半導体層13の上方において、第1導電層41と第4導電層44との間に第2絶縁膜30が位置する。第4導電層44は、n側半導体層11の第1露出部11aの上方に配置された第1絶縁膜20の第1n側開口22及び第2絶縁膜30の第2n側開口32において、n側半導体層11に接し、n側半導体層11と電気的に接続されている。また、第4導電層44は、n側半導体層11の第2露出部11bの上方に配置された第1絶縁膜20の第3n側開口23及び第2絶縁膜30の第4n側開口33において、n側半導体層11に接し、n側半導体層11と電気的に接続されている。図1に示す例では、第4導電層44は、平面視において第2導電層42を囲んでいる。平面視において、第4導電層44の面積は、第2導電層42の面積よりも広い。
第2導電層42の材料として、例えば、金属、又は金属を含む合金を用いることができる。第4導電層44の材料は、第2導電層42と同じものを用いることができる。第2導電層42及び第4導電層44のそれぞれは、単層構造としてよいし、複数の金属層が積層された積層構造としてもよい。
実施形態の発光素子1は、p側電極51とn側電極52をさらに備える。p側電極51及びn側電極52は、例えば、金属部材である。p側電極51の材料として、例えば、金、銀、銅、アルミニウム、白金などの金属、又はこれらの金属を含む合金を用いることができる。n側電極52の材料は、p側電極51と同じものを用いることができる。p側電極51及びn側電極52のそれぞれは、単層構造としてもよいし、複数の層が積層された積層構造としてもよい。
p側電極51は、第2導電層42上であって平面視において第2絶縁膜30の第2p側開口31から離れた位置に配置されている。換言すると、平面視において、p側電極51は、第2p側開口31と重なっていない。図1及び図2に示すように、例えば、複数のp側電極51が、第1方向Xに並んで第2導電層42上に配置されている。
n側電極52は、p側半導体層13の上方における第4導電層44上に配置されている。図1及び図2に示すように、例えば、複数のn側電極52が第4導電層44上に配置されている。平面視において、n側電極52は、第1露出部11a及び第2露出部11bから離れた位置に配置されている。換言すると、平面視において、n側電極52は、第1露出部11a及び第2露出部11bに重なっていない。n側電極52は、第4導電層44上に複数点在するように配置することで、配線基板に実装する際の荷重を分散させつつ、n側電極52が第4導電層44上に連続して配置する場合と比較して、n側電極52の材料を減らすことができる。
p側電極51はp側外部接続面51aを有し、n側電極52はn側外部接続面52aを有する。p側外部接続面51a及びn側外部接続面52aは、発光素子1を配線基板に実装する際に、配線基板の絶縁基材上に配置された配線部に接合される。第3方向Zにおいて、第1面11dとp側外部接続面51aとの間の最短距離と、第1面11dとn側外部接続面52aとの間の最短距離とは略同じである。ここで、第3方向Zにおいて、第1面11dとp側外部接続面51aとの間の最短距離と、第1面11dとn側外部接続面52aとの間の最短距離とは略同じとは、第3方向Zにおける第1面11dとp側外部接続面51aとの間の最短距離と、第1面11dとn側外部接続面52aとの間の最短距離との差が、10μm以下であることを表す。
次に、図4A~図4Jを参照して、実施形態の発光素子1の製造方法の一例について説明する。
発光素子1の製造方法は、n側半導体層11と、n側半導体層11上に位置する活性層12と、活性層12上に位置するp側半導体層13とを有する半導体構造体10を準備する工程を有する。図4Aに示すように、半導体構造体10は、例えば、基板100上にMOCVD(metal organic chemical vapor deposition)法で形成することができる。基板100上に、n側半導体層11、活性層12、及びp側半導体層13が順に形成される。
半導体構造体10を準備する工程において、図4Bに示すように、n側半導体層11の第1露出部11a及び第2露出部11bが形成される。例えば、塩素系ガスを用いたRIE(Reactive Ion Etching)法により、p側半導体層13の上面13a側からp側半導体層13の一部及び活性層12の一部が除去され、第1露出部11a及び第2露出部11bが形成される。
発光素子1の製造方法は、半導体構造体10を準備する工程の後、p側半導体層13上に第1絶縁膜20を形成する工程を備える。第1絶縁膜20は、例えば、スパッタ法やCVD(Chemical Vapor Deposition)法などにより形成することができる。前述した第3導電層43を有する発光素子1の場合、発光素子1の製造方法は、第1絶縁膜20を形成する工程の前に、p側半導体層13上に第3導電層43を形成する工程を備える。以降、第3導電層43を有する発光素子1の製造方法について説明する。図4Cに示すように、第3導電層43はp側半導体層13の上面13aに接して形成される。第3導電層43は、例えば、スパッタ法やCVD法などにより形成することができる。
第3導電層43を形成した後、図4Dに示すように、第3導電層43上に第1絶縁膜20が形成される。第1絶縁膜20は、半導体構造体10の第3導電層43から露出した部分及び第3導電層43を覆う。
第1絶縁膜20を形成した後、発光素子1の製造方法は、図4Eに示すように、第1絶縁膜20に複数の第1p側開口21を形成する工程を備える。複数の第1p側開口21は、p側半導体層13の上方に配置される。第1絶縁膜20に複数の第1p側開口21を形成する工程において、第3導電層43を複数の第1p側開口21に露出させる。例えば、シリコン酸化膜である第1絶縁膜20に対して、フッ素系ガスを用いたRIE法により、第1p側開口21が形成される。第1絶縁膜20に第1p側開口21を形成するときのエッチング条件において、第3導電層43のエッチングレートは、第1絶縁膜20のエッチングレートよりも低い。
第1p側開口21を形成した後、発光素子1の製造方法は、図4Fに示すように、第1導電層41を形成する工程を備える。第1導電層41は、例えば、スパッタ法などにより形成することができる。第1導電層41は、p側半導体層13の上方における第1絶縁膜20上及び複数の第1p側開口21内に形成される。第1導電層41は、複数の第1p側開口21において第3導電層43に接し、第3導電層43を介してp側半導体層13と電気的に接続される。
第1導電層41を形成した後、発光素子1の製造方法は、図4Gに示すように、第1導電層41上に第2絶縁膜30を形成する工程を備える。第2絶縁膜30は、例えば、第1絶縁膜20と同様の方法で形成することができる。第2絶縁膜30は、第1導電層41及び第1絶縁膜20を覆う。
第2絶縁膜30を形成した後、発光素子1の製造方法は、図4Hに示すように、第2絶縁膜30に第2p側開口31を形成する工程を備える。第1導電層41上において、第2p側開口31を平面視において複数の第1p側開口21から離れた位置に形成する。第2絶縁膜30に第2p側開口31を形成する工程において、第1導電層41を第2p側開口31に露出させる。
例えば、シリコン酸化膜である第2絶縁膜30に対して、フッ素系ガスを用いたRIE法により、第2p側開口31が形成される。第1導電層41は、第2絶縁膜30に第2p側開口31を形成するときのエッチング条件において、第2絶縁膜30のエッチングレートよりも低いエッチングレートの金属層を含む。第1導電層41が、第2絶縁膜30のエッチングレートよりも低いエッチングレートの金属層を含むことで、RIE法により、第2p側開口31を形成する際に、第1導電層41がエッチングされてしまうことを低減できる。例えば、第1導電層41は、第3導電層43及び第1絶縁膜20に接する部分に第1膜を含む。さらに、第1導電層41は、第1膜上に配置された第2膜と、第2膜上に配置された第3膜と、第3膜上に配置された第4膜と、第4膜上に配置された第5膜と、第5膜上に配置された第6膜とを含む。第1膜は、第3導電層43及び第1絶縁膜20との密着性を高める機能を備える。第2膜は、活性層12からの光に対する高い反射率を有する。第3膜は、第2膜が、第6膜方向に移動することを抑制する機能を備える。第4膜は、第3膜と第5膜が混ざり合うことを抑える機能を備える。第5膜は、第2絶縁膜30に第2p側開口31を形成するときのエッチング条件において、第1膜、第2膜、第3膜、第4膜、及び、第6膜よりも低いエッチングレートの金属層である。第6膜は、第2絶縁膜30との密着性を高める機能を備える。第1膜、第4膜、及び、第6膜は、例えば、チタンを含む。第2膜は、例えば、銀を含む。第3膜は、例えば、ニッケルを含む。第5膜は、例えば、白金を含む。
第2p側開口31を形成する工程のエッチングにおいて、第2絶縁膜30の第2n側開口32、第2絶縁膜30の第4n側開口33、第1絶縁膜20の第1n側開口22、及び第1絶縁膜20の第3n側開口23も形成される。第1n側開口22及び第2n側開口32において、n側半導体層11の第1露出部11aが露出する。第3n側開口23及び第4n側開口33において、n側半導体層11の第2露出部11bが露出する。
第2p側開口31を形成する工程の後、発光素子1の製造方法は、図4Iに示すように、半導体構造体10に基板100に達する溝を形成し、半導体構造体10を基板100上において複数の素子部に分離する工程を備える。
半導体構造体10を分離した後、発光素子1の製造方法は、図4Jに示すように、p側半導体層13の上方における第2絶縁膜30上及び第2p側開口31内に、第2導電層42を形成する工程を備える。第2導電層42は、例えば、第1導電層41と同様の方法で形成することができる。第2導電層42は、第2p側開口31において第1導電層41に接し、第1導電層41と電気的に接続される。
第2導電層42を形成する工程において、第2絶縁膜30上に第4導電層44も同時に形成される。例えば、第2導電層42及び第4導電層44となる導電層を第2絶縁膜30上に連続して形成した後、RIE法により導電層の一部を除去して、第2導電層42と第4導電層44とに分離することで第2導電層42及び第4導電層44を形成する。または、第2絶縁膜30上において第2導電層42が形成される領域と第4導電層44が形成される領域との間にレジストを配置した状態で第2絶縁膜30上に導電層を形成した後、レジストを除去することで第2導電層42及び第4導電層44を形成する。
第4導電層44は、第1n側開口22内及び第2n側開口32内に形成され、n側半導体層11の第1露出部11aに接する。また、第4導電層44は、第3n側開口23内及び第4n側開口33内に形成され、n側半導体層11の第2露出部11bに接する。第4導電層44は、第1露出部11a及び第2露出部11bにおいて、n側半導体層11と電気的に接続される。
第2導電層42及び第4導電層44を形成した後、発光素子1の製造方法は、図2に示すように、第2導電層42上にp側電極51を配置する工程を備える。p側電極51は、平面視において第2絶縁膜30の第2p側開口31から離れた位置に配置される。
発光素子1の製造方法は、第2導電層42及び第4導電層44を形成した後、p側半導体層13の上方における第4導電層44上に、n側電極52を配置する工程を備える。p側電極51とn側電極52は同じ工程で形成することができる。p側電極51とn側電極52は、例えば、電解めっき法、無電解めっき法、スパッタ法などによって形成することができる。
第1導電層41は第1p側開口21による第1絶縁膜20の段差に追従して形成される。第1導電層41における第1p側開口21による段差を被覆する部分の厚さは、第1導電層41における第1絶縁膜20上に位置する部分よりも薄くなりやすい。第1導電層41上に配置された第2絶縁膜30の一部をエッチングにより除去して第2p側開口31を形成する図4Hに示す工程において、第2p側開口31に露出する第1導電層41の一部がエッチングされ得る。このとき、第2p側開口31の下に第1p側開口21が位置すると、第1導電層41のうち段差を被覆し厚さが薄い部分がさらにエッチングされ、より厚さが薄くなるおそれがある。これは、第1導電層41の電気抵抗が部分的に増大する、あるいは第1導電層41が切断されることにつながり、発光素子1の信頼性を低下させるおそれがある。
本実施形態によれば、第2p側開口31を平面視において複数の第1p側開口21から離れた位置に形成するため、第2p側開口31を形成するエッチングのときに第1導電層41における第1p側開口21による段差を被覆し厚さが薄い部分がエッチングされにくい。これにより、発光素子1の信頼性を高くすることができる。
図2に示す実施形態の発光素子1は、前述したようにp側電極51及びn側電極52を介して配線基板に実装される。このとき、p側電極51及びn側電極52には荷重がかかる。平面視においてp側電極51が第2p側開口31に重なっていると、第2p側開口31による段差に荷重がかかり第2絶縁膜30に亀裂などが生じやすくなる。
本実施形態によれば、p側電極51は、平面視において、第2絶縁膜30の第2p側開口31から離れた位置に配置され、第2p側開口31と重なっていない。そのため、実装時におけるp側電極51からの荷重が第2p側開口31による段差にかかりにくく、第2絶縁膜30に亀裂などを生じにくくできる。これにより、発光素子1の信頼性を高くすることができる。
なお、p側電極51が平面視において第1絶縁膜20の第1p側開口21と重なっていても、第1絶縁膜20に亀裂などは生じにくい。これは、p側電極51と第1p側開口21との間に位置する第1導電層41と第2絶縁膜30とにより、p側電極51からの荷重が緩和されるためであると考えられる。同様に、n側電極52が平面視において第1p側開口21と重なっていても、n側電極52と第1p側開口21との間に位置する第1導電層41と第2絶縁膜30とにより、n側電極52からの荷重が緩和されるため、第1絶縁膜20に亀裂などが生じにくい。
第1絶縁膜20の厚さは、第2絶縁膜30の厚さよりも薄いことが好ましい。これにより、第1p側開口21による段差を小さくでき、実装時にp側電極51から荷重かかったとしても第1絶縁膜20に亀裂などがさらに生じにくくできる。
図1に示す例では、平面視において、複数のp側電極51が、長方形状の第2導電層42の長辺方向である第1方向Xに並んで配置されている。第2絶縁膜30の第2p側開口31は、平面視において複数のp側電極51が配置された領域を囲んでいる。これにより、平面視において、p側電極51と第2p側開口31を重ならないように配置しつつ、第2p側開口31における第2導電層42と第1導電層41との接触面積を大きく確保でき、p側電極51の平面視における面積を大きくして配線基板との接合強度を高くすることができる。
次に、図5A~図5Dを参照して、実施形態の発光素子1における第2絶縁膜30の第2p側開口31の変形例について説明する。
図5Aに示す第1の変形例では、第2方向Yに延びる複数の第2p側開口31aが、第1方向Xに並んで位置する。さらに、第1方向Xにおいて隣り合う第2p側開口31aの間に、第2p側開口31aよりも第2方向Yの長さが短い第2p側開口31bが第1方向Xに並んで位置する。複数の第2p側開口31bは、平面視において長方形状の第2導電層42の2つの長辺のうちの一方の長辺に近い位置で第1方向Xに並んだ複数の第2p側開口31bと、第2導電層42の他方の長辺に近い位置で第1方向Xに並んだ複数の第2p側開口31bとを有する。第2導電層42の一方の長辺に近い位置にある複数の第2p側開口31bと、第2導電層42の他方の長辺に近い位置にある複数の第2p側開口31bとの間の領域に、p側電極51を配置することができる。第1の変形例の第2p側開口31の平面視における面積は、図1に示す形態の第2p側開口31の平面視における面積よりも大きい。従って、図5Aに示す第1の変形例は、図1に示す形態よりも第2導電層42と第1導電層41との接触面積を大きく確保することができる。
図5Bに示す第2の変形例では、平面視において長方形状の第2導電層42の第1方向Xの両端付近に、それぞれ第2方向Yに延びる第2p側開口31が位置する。p側電極51は、第1方向Xにおいて離れて位置する第2p側開口31の間に配置することができる。図5Bに示す第2の変形例では、長方形状の第2導電層42の長辺に近い位置に第2p側開口31が形成されていない。従って、第1の変形例と比較して、第2方向Yにおけるp側電極51の長さを長くしやすいため、p側電極51の平面視における面積を大きくして配線基板との接合強度を高くすることができる。
図5Cに示す第3の変形例では、平面視において長方形状の第2導電層42の4つの角付近に、円形状の第2p側開口31が位置する。図5Cに示す第3の変形例では、第1の変形例と比較して、第2方向Yにおけるp側電極51の長さを長くしやすい。さらに、第2方向Yにおいて離れて位置する2つの第2p側開口31の間にもp側電極51を位置させることができる。そのため、p側電極51の平面視における面積を大きくして配線基板との接合強度を高くすることができる。
図5Dに示す第4の変形例では、第1方向Xに延びる複数の第2p側開口31が、第1方向Xに並んで位置する。複数の第2p側開口31は、平面視において長方形状の第2導電層42の2つの長辺のうちの一方の長辺に近い位置で第1方向Xに並んだ複数の第2p側開口31と、第2導電層42の他方の長辺に近い位置で第1方向Xに並んだ複数の第2p側開口31とを有する。第2導電層42の一方の長辺に近い位置にある複数の第2p側開口31と、第2導電層42の他方の長辺に近い位置にある複数の第2p側開口31との間の領域に、p側電極51を配置することができる。例えば、第2方向Yに長い楕円形状のp側電極51の頂点の近傍が、第1方向Xにおいて隣り合う第2p側開口31の間に位置するようにp側電極51を配置することができる。そのため、図5Dに示す第4の変形例においても、第2p側開口31における第2導電層42と第1導電層41との接触面積を大きく確保しつつ、p側電極51の平面サイズを大きくして配線基板との接合強度を高くすることができる。
図6は、実施形態の発光装置300の模式断面図である。
発光装置300は、配線基板200と、配線基板200上に配置された発光素子2とを備える。配線基板200は、絶縁基材201と、絶縁基材201上に配置された第1配線部202と、絶縁基材201上に配置された第2配線部203とを有する。発光素子2は、前述した発光素子1におけるp側電極51及びn側電極52以外の構成を有する。
発光装置300は、発光素子2とは別に準備されるp側電極51及びn側電極52を含む。発光素子2を配線基板200上に配置する前に、p側電極51及びn側電極52が配線基板200上に配置される。p側電極51が第1配線部202に配置され、n側電極52が第2配線部203に配置される。p側電極51とn側電極52は、例えば、電解めっき法、無電解めっき法、スパッタ法などによって形成することができる。p側電極51とn側電極52は、スタッドバンプであってもよい。
配線基板200上にp側電極51及びn側電極52を配置した後、発光素子2の第2導電層42がp側電極51に接合され、発光素子2の第4導電層44がn側電極52に接合される。荷重、熱、及び、超音波などを加えて、第2導電層42がp側電極51に接合され、第4導電層44がn側電極52に接合される。平面視において、p側電極51は、第2p側開口31から離れた位置で第2導電層42と接合される。そのため、p側電極51からの荷重が第2p側開口31による段差にかかりにくく、第2絶縁膜30に亀裂などを生じにくくできる。これにより、発光素子2の信頼性を高くすることができる。p側電極51は、第2導電層42と第1配線部202との間に配置され、第2導電層42及び第1配線部202と電気的に接続される。n側電極52は、第4導電層44と第2配線部203との間に配置され、第4導電層44及び第2配線部203と電気的に接続される。なお、p側電極51が平面視において第1絶縁膜20の第1p側開口21と重なっていても、第1絶縁膜20に亀裂などは生じにくい。これは、p側電極51と第1p側開口21との間に位置する第1導電層41と第2絶縁膜30とにより、p側電極51からの荷重が緩和されるためであると考えられる。同様に、n側電極52が平面視において第1p側開口21と重なっていても、n側電極52と第1p側開口21との間に位置する第1導電層41と第2絶縁膜30とにより、n側電極52からの荷重が緩和されるため、第1絶縁膜20に亀裂などが生じにくい。
配線基板200上に配置される前の発光素子は、p側電極51及びn側電極52を有する発光素子1であってもよい。荷重、熱、及び超音波などを加えつつ、発光素子1におけるp側電極51が第1配線部202に接合され、発光素子1におけるn側電極52が第2配線部203に接合される。
本発明の実施形態は、以下の発光素子、発光素子の製造方法、及び発光装置を含む。
1.n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体と、
前記p側半導体層上に配置され、前記p側半導体層の上方に配置される複数の第1p側開口を有する第1絶縁膜と、
前記第1絶縁膜上に配置され、複数の前記第1p側開口において前記p側半導体層と電気的に接続された第1導電層と、
前記第1導電層上に配置され、平面視において前記第1p側開口から離れた位置に配置される第2p側開口を有する第2絶縁膜と、
前記第2絶縁膜上に配置され、前記第2p側開口において前記第1導電層と電気的に接続された第2導電層と、
前記第2導電層上であって平面視において前記第2p側開口から離れた位置に配置されたp側電極と、
を備える発光素子。
2.前記p側半導体層と前記第1絶縁膜との間に配置された第3導電層をさらに備え、
前記第1導電層は、複数の前記第1p側開口において前記第3導電層に接する上記1に記載の発光素子。
3.前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い上記1または2に記載の発光素子。
4.平面視において、複数の前記p側電極が第1方向に並んで配置され、
前記第2絶縁膜の前記第2p側開口は、平面視において複数の前記p側電極が配置された領域を囲む上記1~3のいずれか1つに記載の発光素子。
5.前記n側半導体層は、前記p側半導体層及び前記活性層から露出する露出部を有し、
前記第1絶縁膜は、前記p側半導体層上、前記活性層上、及び、前記露出部上に連続して配置され、
前記第2絶縁膜は、前記第1導電層上及び前記第1絶縁膜上に連続して配置され、
前記第1絶縁膜は、前記露出部の上方に配置される複数の第1n側開口を有し、
前記第2絶縁膜は、前記露出部の上方に配置される複数の第2n側開口を有し、
前記第2絶縁膜上に配置され、前記第1n側開口及び前記第2n側開口において前記n側半導体層と電気的に接続された第4導電層と、
前記第4導電層上に配置されたn側電極と、をさらに備える上記1~4のいずれか1つに記載の発光素子。
6.n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体を準備する工程と、
前記p側半導体層上に第1絶縁膜を形成する工程と、
前記第1絶縁膜に、前記p側半導体層の上方に配置される複数の第1p側開口を形成する工程と、
前記第1絶縁膜上及び複数の前記第1p側開口内に、第1導電層を形成する工程と、
前記第1導電層上に、第2絶縁膜を形成する工程と、
前記第2絶縁膜に第2p側開口を形成する工程であって、前記第2p側開口を平面視において複数の前記第1p側開口から離れた位置に形成する工程と、
前記第2絶縁膜上及び前記第2p側開口内に、第2導電層を形成する工程と、
前記第2導電層上であって平面視において前記第2p側開口から離れた位置に、p側電極を配置する工程と、
を備える発光素子の製造方法。
7.前記第1絶縁膜を形成する工程の前に、前記p側半導体層上に第3導電層を形成する工程をさらに備え、
前記第1絶縁膜を形成する工程において、前記第1絶縁膜は前記第3導電層上に形成され、
前記第1絶縁膜に複数の前記第1p側開口を形成する工程において、前記第3導電層を複数の前記第1p側開口に露出させる上記6に記載の発光素子の製造方法。
8.前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い上記6または7に記載の発光素子の製造方法。
9.n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体と、
前記p側半導体層上に配置され、前記p側半導体層の上方に配置される複数の第1p側開口を有する第1絶縁膜と、
前記第1絶縁膜上に配置され、複数の前記第1p側開口において前記p側半導体層と電気的に接続された第1導電層と、
前記第1導電層上に配置され、平面視において前記第1p側開口から離れた位置に配置される第2p側開口を有する第2絶縁膜と、
前記第2絶縁膜上に配置され、前記第2p側開口において前記第1導電層と電気的に接続された第2導電層と、を有する
発光素子と、
絶縁基材と、前記絶縁基材上に配置された配線部とを有する配線基板と、
前記第2導電層と前記配線部との間に配置され、前記第2導電層及び前記配線部と電気的に接続されたp側電極であって、平面視において前記第2p側開口から離れた位置に配置された前記p側電極と、
を備える発光装置。
10.前記p側半導体層と前記第1絶縁膜との間に配置された第3導電層をさらに備え、
前記第1導電層は、複数の前記第1p側開口において前記第3導電層に接する上記9に記載の発光装置。
11.前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い上記9または10に記載の発光装置。
12.平面視において、複数の前記p側電極が第1方向に並んで配置され、
前記第2絶縁膜の前記第2p側開口は、平面視において複数の前記p側電極が配置された領域を囲む上記9~11のいずれか1つに記載の発光装置。
13.前記n側半導体層は、前記p側半導体層及び前記活性層から露出する露出部を有し、
前記第1絶縁膜は、前記p側半導体層上、前記活性層上、及び、前記露出部上に連続して配置され、
前記第2絶縁膜は、前記第1導電層上及び前記第1絶縁膜上に連続して配置され、
前記第1絶縁膜は、前記露出部の上方に配置される複数の第1n側開口を有し、
前記第2絶縁膜は、前記露出部の上方に配置される複数の第2n側開口を有し、
前記第2絶縁膜上に配置され、前記第1n側開口及び前記第2n側開口において前記n側半導体層と電気的に接続された第4導電層と、
をさらに備える上記9~12のいずれか1つに記載の発光装置。
14.前記配線基板は、前記絶縁基材上に配置された第2配線部を有し、
前記第4導電層と前記第2配線部との間に配置され、前記第4導電層及び前記第2配線部と電気的に接続されたn側電極をさらに備える上記13に記載の発光装置。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
1,2…発光素子、10…半導体構造体、11…n側半導体層、11a…第1露出部、11b…第2露出部、12…活性層、13…p側半導体層、20…第1絶縁膜、21…第1p側開口、22…第1n側開口、23…第3n側開口、30…第2絶縁膜、31…第2p側開口、32…第2n側開口、33…第4n側開口、41…第1導電層、42…第2導電層、43…第3導電層、44…第4導電層、51…p側電極、52…n側電極、100…基板、200…配線基板、202…第1配線部、203…第2配線部、300…発光装置

Claims (9)

  1. n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体と、
    前記p側半導体層上に配置され、前記p側半導体層の上方に配置される複数の第1p側開口を有する第1絶縁膜と、
    前記第1絶縁膜上に配置され、複数の前記第1p側開口において前記p側半導体層と電気的に接続された第1導電層と、
    前記第1導電層上に配置され、平面視において前記第1p側開口から離れた位置に配置される第2p側開口を有する第2絶縁膜と、
    前記第2絶縁膜上に配置され、前記第2p側開口において前記第1導電層と電気的に接続された第2導電層と、
    前記第2導電層上であって平面視において前記第2p側開口から離れた位置且つ前記第1p側開口に重なる位置に配置されたp側電極と、
    を備える発光素子。
  2. 前記p側半導体層と前記第1絶縁膜との間に配置された第3導電層をさらに備え、
    前記第1導電層は、複数の前記第1p側開口において前記第3導電層に接する請求項1に記載の発光素子。
  3. 前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い請求項1または2に記載の発光素子。
  4. 平面視において、複数の前記p側電極が第1方向に並んで配置され、
    前記第2絶縁膜の前記第2p側開口は、平面視において複数の前記p側電極が配置された領域を囲む請求項1または2に記載の発光素子。
  5. 前記n側半導体層は、前記p側半導体層及び前記活性層から露出する露出部を有し、
    前記第1絶縁膜は、前記p側半導体層上、前記活性層上、及び、前記露出部上に連続して配置され、
    前記第2絶縁膜は、前記第1導電層上及び前記第1絶縁膜上に連続して配置され、
    前記第1絶縁膜は、前記露出部の上方に配置される複数の第1n側開口を有し、
    前記第2絶縁膜は、前記露出部の上方に配置される複数の第2n側開口を有し、
    前記第2絶縁膜上に配置され、前記第1n側開口及び前記第2n側開口において前記n側半導体層と電気的に接続された第4導電層と、
    前記第4導電層上に配置されたn側電極と、をさらに備える請求項1または2に記載の発光素子。
  6. n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体を準備する工程と、
    前記p側半導体層上に第1絶縁膜を形成する工程と、
    前記第1絶縁膜に、前記p側半導体層の上方に配置される複数の第1p側開口を形成する工程と、
    前記第1絶縁膜上及び複数の前記第1p側開口内に、第1導電層を形成する工程と、
    前記第1導電層上に、第2絶縁膜を形成する工程と、
    前記第2絶縁膜に第2p側開口を形成する工程であって、前記第2p側開口を平面視において複数の前記第1p側開口から離れた位置に形成する工程と、
    前記第2絶縁膜上及び前記第2p側開口内に、第2導電層を形成する工程と、
    前記第2導電層上であって平面視において前記第2p側開口から離れた位置且つ前記第1p側開口に重なる位置に、p側電極を配置する工程と、
    を備える発光素子の製造方法。
  7. 前記第1絶縁膜を形成する工程の前に、前記p側半導体層上に第3導電層を形成する工程をさらに備え、
    前記第1絶縁膜を形成する工程において、前記第1絶縁膜は前記第3導電層上に形成され、
    前記第1絶縁膜に複数の前記第1p側開口を形成する工程において、前記第3導電層を複数の前記第1p側開口に露出させる請求項6に記載の発光素子の製造方法。
  8. 前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い請求項6または7に記載の発光素子の製造方法。
  9. n側半導体層と、前記n側半導体層上に位置する活性層と、前記活性層上に位置するp側半導体層と、を有する半導体構造体と、
    前記p側半導体層上に配置され、前記p側半導体層の上方に配置される複数の第1p側開口を有する第1絶縁膜と、
    前記第1絶縁膜上に配置され、複数の前記第1p側開口において前記p側半導体層と電気的に接続された第1導電層と、
    前記第1導電層上に配置され、平面視において前記第1p側開口から離れた位置に配置される第2p側開口を有する第2絶縁膜と、
    前記第2絶縁膜上に配置され、前記第2p側開口において前記第1導電層と電気的に接続された第2導電層と、を有する
    発光素子と、
    絶縁基材と、前記絶縁基材上に配置された第1配線部とを有する配線基板と、
    前記第2導電層と前記第1配線部との間に配置され、前記第2導電層及び前記第1配線部と電気的に接続されたp側電極であって、平面視において前記第2p側開口から離れた位置且つ前記第1p側開口に重なる位置に配置された前記p側電極と、
    を備える発光装置。
JP2022066751A 2022-04-14 2022-04-14 発光素子、発光素子の製造方法、及び発光装置 Active JP7506327B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022066751A JP7506327B2 (ja) 2022-04-14 2022-04-14 発光素子、発光素子の製造方法、及び発光装置
US18/299,282 US20230335699A1 (en) 2022-04-14 2023-04-12 Light-emitting element, method for manufacturing light-emitting element, and light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022066751A JP7506327B2 (ja) 2022-04-14 2022-04-14 発光素子、発光素子の製造方法、及び発光装置

Publications (2)

Publication Number Publication Date
JP2023157082A JP2023157082A (ja) 2023-10-26
JP7506327B2 true JP7506327B2 (ja) 2024-06-26

Family

ID=88307193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022066751A Active JP7506327B2 (ja) 2022-04-14 2022-04-14 発光素子、発光素子の製造方法、及び発光装置

Country Status (2)

Country Link
US (1) US20230335699A1 (ja)
JP (1) JP7506327B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210159266A1 (en) 2016-09-05 2021-05-27 Seoul Viosys Co., Ltd. Chip-scale package light emitting diode
JP2022057530A (ja) 2020-09-30 2022-04-11 日亜化学工業株式会社 発光素子及び発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210159266A1 (en) 2016-09-05 2021-05-27 Seoul Viosys Co., Ltd. Chip-scale package light emitting diode
JP2022057530A (ja) 2020-09-30 2022-04-11 日亜化学工業株式会社 発光素子及び発光装置

Also Published As

Publication number Publication date
JP2023157082A (ja) 2023-10-26
US20230335699A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
JP7221591B2 (ja) 発光素子
US9123864B2 (en) Semiconductor light-emitting element
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
CN113302758B (zh) 高压倒装发光二极管芯片及其制备方法
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
CN113903836A (zh) 倒装发光二极管和发光装置
CN113410359B (zh) 一种发光二极管芯片、发光装置及显示装置
JP7506327B2 (ja) 発光素子、発光素子の製造方法、及び発光装置
JP5045001B2 (ja) 半導体発光素子
EP2228837B1 (en) Light emitting device, fabrication method thereof, and light emitting apparatus
KR102149911B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US11043614B2 (en) Light-emitting device
CN211350691U (zh) 一种半导体发光元件
TW202345419A (zh) 發光元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
KR101072017B1 (ko) 발광 소자 패키지 및 그 제조방법
CN118335869A (zh) 一种发光二极管及发光装置
CN116130574A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240527