JP7505892B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7505892B2
JP7505892B2 JP2020025740A JP2020025740A JP7505892B2 JP 7505892 B2 JP7505892 B2 JP 7505892B2 JP 2020025740 A JP2020025740 A JP 2020025740A JP 2020025740 A JP2020025740 A JP 2020025740A JP 7505892 B2 JP7505892 B2 JP 7505892B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
conductivity
concentration
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020025740A
Other languages
English (en)
Other versions
JP2021132082A (ja
Inventor
淳 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2020025740A priority Critical patent/JP7505892B2/ja
Priority to CN202110117781.2A priority patent/CN113284938A/zh
Priority to TW110105553A priority patent/TWI806005B/zh
Publication of JP2021132082A publication Critical patent/JP2021132082A/ja
Application granted granted Critical
Publication of JP7505892B2 publication Critical patent/JP7505892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、パッシベーション層を有する半導体装置及び半導体装置の製造方法に関する。
従来から、雷サージ等に対して高い耐量を有する半導体装置を提供することが試みられている。例えば特許文献1では、第1導電型半導体層と、第1導電型半導体層の表面層に選択的に設けられた第2導電型半導体領域よりなる12.6μm以上30μm以下の深さの拡散領域と、第1導電型半導体層および前記拡散領域の全体にわたって、拡散領域と第1導電型半導体層との接合界面であるPN接合面の最も深い位置よりも浅い位置からPN接合面の最も深い位置よりも深い位置まで、Heイオンの照射により形成されたライフタイムキラーを含むことによって、他の領域よりもキャリアのライフタイムが短い低ライフタイム領域と、を備える半導体装置が提案されている。
特許文献1では雷サージ耐量を低く抑えつつ、順方向VFを低くすることを目的としているが、Heイオンの照射という特有の工程を必要とするうえ、順方向電圧を十分に低いものに抑えることはできていない。
特開2012-165013号公報
本発明は、このような点を考慮してなされたものであり、電流集中を緩和し、かつ高い雷サージ耐量を得ることができる半導体装置等を提供する。
本発明による半導体装置は、
第一導電型からなる低濃度第一導電型半導体層と、
前記低濃度第一導電型半導体層に設けられ、第二導電型からなる第二導電型半導体層と、
第二導電型半導体層の一部に設けられたパッシベーション層と、
を備え、
前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度が1×1019cm-3以下1×1017cm-3以上であり、
前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面が重金属を含有してもよい。
本発明による半導体装置において、
前記第二導電型半導体層の厚みは50μm以上であってもよい。
本発明による半導体装置において、
前記第二導電型半導体層の一方側の面から20μm以内の距離における不純物濃度は1×1018cm-3以上であってもよい。
本発明による半導体装置において、
前記低濃度第一導電型半導体層の他方側に、前記低濃度第一導電型半導体層よりも第一導電型の不純物濃度が高い高濃度第一導電型半導体層が設けられ、
前記高濃度第一導電型半導体層の第一導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D1と、前記第二導電型半導体層の第二導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D2とが、下記(式1)を満たしてもよい。
1.1×D2≧D1≧0.9×D2(式1)
本発明による半導体装置において、
前記第二導電型半導体層の第二導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D2が20μm~40μmとなってもよい。
本発明による半導体装置において、
前記重金属は白金であってもよい。
本発明による半導体装置において、
前記パッシベーション層はガラス層であってもよい。
本発明による半導体装置の製造方法において、
第一導電型からなる低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層に設けられ、第二導電型からなる第二導電型半導体層とを有する半導体基板を準備する工程と、
第二導電型半導体層の一部にパッシベーション層を設ける工程と、
前記第二導電型半導体層内に重金属を浸透させる工程と、
前記半導体基板及び前記パッシベーション層を加熱する工程と、
を備え、
前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、
前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面は重金属を含有してもよい。
本発明において、第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、第二導電型半導体層、及び低濃度第一導電型半導体層と第二導電型半導体層との界面が重金属を含有する態様を採用した場合には、電流集中を緩和し、かつ高い雷サージ耐量を得ることができる。
図1は、本発明の第1の実施の形態で用いられうる半導体装置の断面図である。 図2(a)-(c)は、本発明の第1の実施の形態で用いられうる半導体装置の製造工程の過程を示した断面図である。 図3(a)(b)は、図2(c)から工程が進んだ半導体装置の製造工程の過程を示した断面図である。 図4(a)(b)は、図3(b)から工程が進んだ半導体装置の製造工程の過程を示した断面図である。 図5(a)(b)は、図4(b)から工程が進んだ半導体装置の製造工程の過程を示した断面図である。 図6は、本発明の第1の実施の形態の一例(実施例)における、深さ方向における不純物濃度を示したグラフである。 図7は、比較例1における、深さ方向における不純物濃度を示したグラフである。 図8は、比較例2における、深さ方向における不純物濃度を示したグラフである。 図9は、比較例1、比較例2及び実施例における、半導体装置が破壊されてしまう雷サージ印加電圧の比率を示したグラフである。 図10は、本実施の形態による半導体装置において、白金を注入した場合と白金を注入しない場合のVFとIFとの関係を示したグラフである。 図11は、本発明の第2の実施の形態で用いられうる半導体装置の断面図である。
第1の実施の形態
本実施の形態の半導体装置は、ダイオード、サイリスタ等のPN接合を有する装置である。半導体装置は、例えば図1に示すように、高濃度第一導電型半導体層11と、高濃度第一導電型半導体層11に設けられ高濃度第一導電型半導体層11よりも第一導電型の不純物濃度が低い第一導電型からなる低濃度第一導電型半導体層12と、低濃度第一導電型半導体層12に設けられ、第二導電型からなる第二導電型半導体層13と、第二導電型半導体層13の一部に設けられたパッシベーション膜(後述するように例えばガラス膜50)と、を有してもよい。第一導電型は例えばn型であり、第二導電型は例えばp型である。但し、これに限られることはなく、第一導電型がp型であり、第二導電型がn型であってもよい。本実施の形態の半導体装置の定格電圧は600V以上となってもよい。第二導電型半導体層13は、低濃度第一導電型半導体層12の一方側の面の全面に設けられてもよい。このように第二導電型半導体層13を低濃度第一導電型半導体層12の一方側の面の全面に設けることで、後述する高いdi/dtからなる雷サージにより確実に耐えることができるようになる。
第二導電型半導体層13の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であってもよい。第二導電型半導体層13、及び低濃度第一導電型半導体層12と第二導電型半導体層13との界面は重金属を含有してもよい。重金属としては金、白金等を挙げることができるが、白金を用いることが有益である。重金属は低濃度第一導電型半導体層12と第二導電型半導体層13との界面だけではなく低濃度第一導電型半導体層12の内部にも含有されてもよく、低濃度第一導電型半導体層12の全体にわたり重金属が含有されてもよい。なお、本実施の形態では、図1の上方側を一方側と呼び、図1の下方側を他方側と呼ぶ。低濃度第一導電型半導体層12の不純物濃度としては、例えば1×1015cm-3以下1×1013cm-3以上であり、典型的には1×1014cm-3である。
第二導電型半導体層13の厚みは50μm以上であってもよく、60μm以上であってもよい。
第二導電型半導体層13の一方側の面から20μm以内の距離における不純物濃度は1×1018cm-3以上であってもよい。
高濃度第一導電型半導体層11の第一導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面(他方面)からの厚み方向の距離(他方側での距離)D1と、第二導電型半導体層13の第二導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面(一方面)からの厚み方向の距離(一方側での距離)D2とが、下記(式1)を満たすようになってもよい(図6参照)。
1.1×D2≧D1≧0.9×D2(式1)
また、D1とD2とがほぼ同一となり、下記(式2)を満たすようになってもよい。
1.05×D2≧D1≧0.95×D2(式2)
また、D1とD2とが実質同一となり、下記(式3)を満たすようになってもよい。
1.01×D2≧D1≧0.99×D2(式3)
第二導電型半導体層13の第二導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面(一方面)からの厚み方向の距離(一方側での距離)D2が20μm~40μmとなってもよい。D2の値に応じて、上記(式1)、(式2)及び(式3)のいずれかを満たすよう、D1の値が調整されてもよい。典型的な値としては、D1及びD2の各々が30μm(四捨五入して30μmとなる。)であってもよい(図6参照)。これとは逆に、D1の値に応じてD2の値が調整されてもよい。
高濃度第一導電型半導体層11としてはシリコン基板、炭化珪素基板、窒化ガリウム基板等を用いることができる。第二導電型半導体層13は低濃度第一導電型半導体層12に例えばp型不純物(例えばボロン)を注入することにより形成することができる。
図1に示すように、第二導電型半導体層13のおもて面に第一電極20が設けられ、高濃度第一導電型半導体層11の裏面に第二電極30が設けられてもよい。第一電極20は例えばアノード電極であり、第二電極30は例えばカソード電極であってもよい。第一電極20は、例えば、アルミニウム・シリサイドやニッケル・シリサイドから構成されてもよい。第二電極30は、シリサイド化された膜を有するニッケル膜を有してもよい。
第一電極20の周りにパッシベーション膜としてのガラス膜50が設けられてもよい。
ガラス膜50に用いられるガラス材料は、例えば、SiO2の含有量が49.5mol%~64.3mol%の範囲内にあり、Al23の含有量が3.7mol%~14.8mol%の範囲内にあり、B23の含有量が8.4mol%~17.9mol%の範囲内にあり、ZnOの含有量が3.9mol%~14.2mol%の範囲内にあり、アルカリ土類金属の酸化物の含有量が7.4mol%~12.9mol%の範囲内にあってもよい。
上記のような半導体装置は以下のようにして製造されてもよい。
低濃度第一導電型半導体層12を準備する(図2(a))。低濃度第一導電型半導体層12はシングルウェハを用いてもよい。このようなシングルウェハを用いた場合には製造原価を抑えることができる。但し、これに限られることはなく、エピウェハ又は拡散ウェハを用いてもよい。
低濃度第一導電型半導体層12の一方側の面と他方側の面の両方に第二導電型の不純物表面層16を例えばデポジションで設ける(図2(b))。第二導電型の不純物表面層16の不純物としては、例えばB(ボロン)を挙げることができる。
第二導電型の不純物表面層16をレジスト膜17で覆った後で、低濃度第一導電型半導体層12の他方側の面をエッチングする(図2(c))。
次に、低濃度第一導電型半導体層12の一方側の面に例えばSiO2からなる酸化膜19を形成した後で、低濃度第一導電型半導体層12の他方側の面に低濃度第一導電型半導体層12の他方側の面に第一導電型の不純物表面層18を設ける(図3(a))。第一導電型の不純物表面層18の不純物としては、例えばP(リン)を挙げることができる。
次に、例えば1100℃~1300℃で20時間、加熱する。このように加熱を行うことで、低濃度第一導電型半導体層12の一方側及び他方側の各々で不純物領域が拡大する(図3(b))。この結果、低濃度第一導電型半導体層12の一方側の面に第二導電型半導体層13が形成され、低濃度第一導電型半導体層12の他方側の面に、低濃度第一導電型半導体層12よりも不純物濃度の高い高濃度第一導電型半導体層11が形成される。各不純物表面層の厚みは50μm以上となってもよく、60μm以上となってもよい。
次に、第二導電型半導体層13にSiO2等からなる絶縁膜61を形成する(図4(a))。また、第一導電型半導体基板11の裏面に、SiO2等からなる絶縁膜62を形成する(図4(a))。
次に、形成された絶縁膜61をマスクとして使用して、一方側の面のエッチングを行い、メサ溝65を形成する(図4(b))。本実施の形態のエッチングとしては、ドライエッチング又はウェットエッチング等を用いることができる。
次に、形成されたメサ溝65及び絶縁膜61を覆うように、ガラス膜50による保護膜(パッシベーション膜)を形成する(図5(a))。
次に、形成された絶縁膜61及びガラス膜50を選択的にエッチングすることで、開口部70を形成する(図5(b))。
次に、第二導電型半導体層13及びガラス膜50に重金属を設ける(図5(b))。重金属としては白金を用いてもよい。この際、第二導電型半導体層13及びガラス膜50に重金属を設けるために、重金属を塗布、蒸着、スパッタ等でデポジションしてもよい。重金属は一方側の面の全面に塗布されてもよい。この重金属は第二導電型半導体層13の内部と、低濃度第一導電型半導体層12と第二導電型半導体層13の界面及び低濃度第一導電型半導体層12内まで浸透することになる。なお、重金属は低濃度第一導電型半導体層12の全体にわたり分布してもよい。
次に、半導体基板及びガラス膜50を、例えば700度~900度で10~60分間、加熱する。このように加熱することで重金属が半導体層内で拡散する。
上記のようにして製造された半導体装置において、第二導電型半導体層13の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上となっている。
おもて面側の開口部70に第一電極20を形成し、裏面側に第二電極30を形成する(図1参照)。
《効果》
次に、本実施の形態による効果の一例について説明する。なお、「効果」で説明するあらゆる態様を採用することができる。
本実施の形態において、第二導電型半導体層13の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、第二導電型半導体層13、及び低濃度第一導電型半導体層12と第二導電型半導体層13との界面が重金属を含有する態様を採用した場合には、電流集中を緩和し、かつ高いdi/dtからなる雷サージに耐えることができる(高い雷サージ耐量を得ることができる)。このように高い雷サージ耐量を得ることができることからすると、半導体装置はコンバータ用のダイオードであってもよい。
一方側の面(上面)の不純物濃度が1×1019cm-3を超えてしまうと、白金等の重金属が入り難くなり、後述するtrr(逆回復時間)を速くすることができなくなる。
一方側の面(上面)の不純物濃度を1×1018cm-3未満とした場合には、第一電極20とオーミック接触を形成し難くなる。このため、一方側の面の不純物濃度は1×1018cm-3以上となることが有益である。この点については、第一電極20のうち、第二導電型半導体層13との境界面がNi等からなる場合には特に有益である。
第二導電型半導体層13の厚みが50μm以上となる態様を採用する場合には、不純物濃度の高い領域を十分な厚みで持たすことができるので、特に電流集中を緩和することができる。
第二導電型半導体層13の一方側の面から20μm以内の距離における不純物濃度が1×1018cm-3以上となる態様を採用した場合には、深さの浅い領域での不純物濃度を高くすることができることから、特に雷サージ耐量を高めることができる。
高濃度第一導電型半導体層11の第一導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面からの厚み方向の距離D1と、第二導電型半導体層13の第二導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面からの厚み方向の距離D2とが、1.1×D2≧D1≧0.9×D2を満たす場合には、一方側と他方側の両方において、不純物が高濃度となる領域を設けることができる。このため、雷サージ耐量を高めることができる(図6及び図9「実施例」参照)。
第二導電型半導体層13の第二導電型の不純物濃度が、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面からの厚み方向の距離D2が20μm~40μmとなる態様を採用した場合には、不純物が高濃度となる領域の厚みを厚くすることができる。このため、雷サージ耐量を高めつつ、電流集中を緩和することができる(図6及び図9「実施例」参照)。
なお、図6に示す態様の雷サージ耐量の後述する比較例1に対する比率を図9の実施例として示している。比較例1である図7に示す態様では、第二導電型半導体層13において、第二導電型の不純物濃度が第一導電型の不純物濃度の1000倍になる箇所は存在しておらず、高濃度第一導電型半導体層11において、低濃度第一導電型半導体層12の第一導電型の不純物濃度の1000倍になるまでの低濃度第一導電型半導体層12の端面からの厚み方向の距離D1が4μmとなっている。この場合の雷サージ耐量を図9で比較例1として示しているが、実施例として示している値の1/12程度の値となっている。比較例2である図8に示す態様では、第二導電型半導体層13の一方側の面(上面)から30μm以内の距離における不純物濃度が1×1017cm-3以上とはなっておらず、第二導電型半導体層13において、第二導電型の不純物濃度が第一導電型の不純物濃度の1000倍になる箇所の第一導電型半導体層の端面からの厚み方向の距離D2が10μmとなる態様である。この場合の雷サージ耐量の比較例1に対する比率を図9では比較例2として示しているが、実施例として示している値の2/3程度の値となっている。
重金属を第二導電型半導体層13、及び低濃度第一導電型半導体層12と第二導電型半導体層13との界面に設けることで、ビルトインポテンシャルを下げることができる。このため、trr(逆回復時間)を速くし、数μsとすることができる。重金属として白金を用いることで、特に効果的にtrrを速くすることができる点で有益である。図10に示すように、重金属として白金を用いた場合には、低電流側のVF(順方向電圧)が低下するという効果を得ることもできる。例えばエアコンで用いられる電流が1A~2Aを用いることから、エアコン等で利用する半導体装置においては、低電流側のVF(順方向電圧)が低下することは非常に有益である。
第2の実施の形態
次に、本発明の第2の実施の形態について説明する。
第1の実施の形態では、メサ溝65が設けられていたが、本実施の形態では、メサ溝65の代わりに凹部66が設けられている(図11参照)。その他については、第1の実施の形態と同様であり、第1の実施の形態で採用したあらゆる構成を第2の実施の形態でも採用することができる。
本実施の形態の半導体装置は、例えば図11に示すように、高濃度第一導電型半導体層11と、高濃度第一導電型半導体層11に設けられ高濃度第一導電型半導体層11よりも第一導電型の不純物濃度が低い第一導電型からなる低濃度第一導電型半導体層12と、低濃度第一導電型半導体層12に設けられ、第二導電型からなる第二導電型半導体層13と、第二導電型半導体層13の一部に設けられたガラス膜50と、を有してもよい。
第二導電型半導体層13の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であってもよい。第二導電型半導体層13、及び低濃度第一導電型半導体層12と第二導電型半導体層13との界面は重金属を含有してもよい。
本実施の形態でも、第1の実施の形態と同様の効果を得ることができ、電流集中を緩和し、かつ高い雷サージ耐量を得ることができる。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
11 高濃度第一導電型半導体層
12 低濃度第一導電型半導体層
13 第二導電型半導体層
50 ガラス膜(パッシベーション層)

Claims (8)

  1. 第一導電型からなる低濃度第一導電型半導体層と、
    前記低濃度第一導電型半導体層に設けられ、第二導電型からなる第二導電型半導体層と、
    第二導電型半導体層の一部に設けられたパッシベーション層と、
    を備え、
    前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、
    前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面は重金属を含有し、
    前記第二導電型半導体層の一方側の面の不純物濃度は1×10 19 cm -3 以下であり、
    前記第二導電型半導体層の厚みは60μm以上である、半導体装置。
  2. 前記第二導電型半導体層の一方側の面から20μm以内の距離における不純物濃度は1×1018cm-3以上である、請求項1に記載の半導体装置。
  3. 第一導電型からなる低濃度第一導電型半導体層と、
    前記低濃度第一導電型半導体層に設けられ、第二導電型からなる第二導電型半導体層と、
    第二導電型半導体層の一部に設けられたパッシベーション層と、
    を備え、
    前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×10 19 cm -3 以下1×10 17 cm -3 以上であり、
    前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面は重金属を含有し、
    前記低濃度第一導電型半導体層の他方側に、前記低濃度第一導電型半導体層よりも第一導電型の不純物濃度が高い高濃度第一導電型半導体層が設けられ、
    前記高濃度第一導電型半導体層の第一導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D1と、前記第二導電型半導体層の第二導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D2とが、下記(式1)を満たす
    1.1×D2≧D1≧0.9×D2(式1)
    半導体装置。
  4. 前記第二導電型半導体層の第二導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D2が20μm~40μmとなる、請求項に記載の半導体装置。
  5. 前記重金属は白金である、請求項1乃至のいずれか1項に記載の半導体装置。
  6. 前記パッシベーション層はガラス層である、請求項1乃至のいずれか1項に記載の半導体装置。
  7. 第一導電型からなる低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層に設けられ、第二導電型からなり、60μm以上の厚みからなる第二導電型半導体層とを有する半導体基板を準備する工程と、
    第二導電型半導体層の一部にパッシベーション層を設ける工程と、
    前記第二導電型半導体層内に重金属を浸透させる工程と、
    前記半導体基板及び前記パッシベーション層を加熱する工程と、
    を備え、
    前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、
    前記第二導電型半導体層の一方側の面の不純物濃度は1×10 19 cm -3 以下であり、
    前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面は重金属を含有する半導体装置の製造方法。
  8. 第一導電型からなる低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の一方側に設けられ、第二導電型からなる第二導電型半導体層と、前記低濃度第一導電型半導体層の他方側に設けられ、前記低濃度第一導電型半導体層よりも第一導電型の不純物濃度が高い高濃度第一導電型半導体層と、を有する半導体基板を準備する工程と、
    第二導電型半導体層の一部にパッシベーション層を設ける工程と、
    前記第二導電型半導体層内に重金属を浸透させる工程と、
    前記半導体基板及び前記パッシベーション層を加熱する工程と、
    を備え、
    前記第二導電型半導体層の一方側の面から30μm以内の距離における不純物濃度は1×1019cm-3以下1×1017cm-3以上であり、
    前記第二導電型半導体層、及び前記低濃度第一導電型半導体層と前記第二導電型半導体層との界面は重金属を含有し、
    前記高濃度第一導電型半導体層の第一導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D1と、前記第二導電型半導体層の第二導電型の不純物濃度が、前記低濃度第一導電型半導体層の第一導電型の不純物濃度の1000倍になるまでの前記低濃度第一導電型半導体層の端面からの厚み方向の距離D2とが、下記(式1)を満たす、
    1.1×D2≧D1≧0.9×D2(式1)
    半導体装置の製造方法。
JP2020025740A 2020-02-19 2020-02-19 半導体装置及び半導体装置の製造方法 Active JP7505892B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020025740A JP7505892B2 (ja) 2020-02-19 半導体装置及び半導体装置の製造方法
CN202110117781.2A CN113284938A (zh) 2020-02-19 2021-01-28 半导体装置及半导体装置的制造方法
TW110105553A TWI806005B (zh) 2020-02-19 2021-02-18 半導體裝置及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020025740A JP7505892B2 (ja) 2020-02-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021132082A JP2021132082A (ja) 2021-09-09
JP7505892B2 true JP7505892B2 (ja) 2024-06-25

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373897A (ja) 2001-06-14 2002-12-26 Nippon Inter Electronics Corp ダイオードの製造方法
JP2004006664A (ja) 2002-04-10 2004-01-08 Sanken Electric Co Ltd 半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373897A (ja) 2001-06-14 2002-12-26 Nippon Inter Electronics Corp ダイオードの製造方法
JP2004006664A (ja) 2002-04-10 2004-01-08 Sanken Electric Co Ltd 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
CN105206681B (zh) 宽带隙高密度半导体开关器件及其制造方法
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
US20130140584A1 (en) Semiconductor device
CN106796955B (zh) 半导体装置
JP5628462B1 (ja) 半導体装置およびその製造方法
TWI521693B (zh) 蕭基能障二極體及其製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
US11217707B2 (en) Schottky device and method of manufacturing the same
CN109065623B (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
JP6030806B1 (ja) ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法
US11888037B2 (en) Self-aligned field plate mesa FPM SiC schottky barrier diode
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2011040431A (ja) 半導体装置およびその製造方法
JP7505892B2 (ja) 半導体装置及び半導体装置の製造方法
KR20150048360A (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
JP2005135972A (ja) 半導体装置の製造方法
TWI806005B (zh) 半導體裝置及半導體裝置的製造方法
JP7413701B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN111406323B (zh) 宽带隙半导体装置
CN107452621B (zh) 快恢复二极管及其制造方法
CN112310227A (zh) 一种高势垒SiC JBS器件及其制备方法
US20240105859A1 (en) Schottky barrier diode
CN111373546B (zh) 宽带隙半导体装置
CN117153890A (zh) 肖特基势垒二极管