JP7501267B2 - Power factor correction circuit - Google Patents
Power factor correction circuit Download PDFInfo
- Publication number
- JP7501267B2 JP7501267B2 JP2020155693A JP2020155693A JP7501267B2 JP 7501267 B2 JP7501267 B2 JP 7501267B2 JP 2020155693 A JP2020155693 A JP 2020155693A JP 2020155693 A JP2020155693 A JP 2020155693A JP 7501267 B2 JP7501267 B2 JP 7501267B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control switch
- input voltage
- circuit
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 34
- 230000005284 excitation Effects 0.000 claims description 28
- 230000003071 parasitic effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、力率改善回路に関する。 The present invention relates to a power factor correction circuit.
同期整流を行う従来の臨界型力率改善（ＰＦＣ）回路では、入力電圧の瞬時値Ｖｉｎと出力電圧Ｖｏとの比が所定値以上（２Ｖｉｎ≦Ｖｏ）でないと、ゼロ電圧スイッチング（ＺＶＳ）ができなかった。また、入力電圧に応じて周波数が変化するため、高い効率を得ることができなかった。 In conventional critical power factor correction (PFC) circuits that perform synchronous rectification, zero voltage switching (ZVS) is not possible unless the ratio of the instantaneous value of the input voltage Vin to the output voltage Vo is equal to or greater than a certain value (2Vin≦Vo). In addition, since the frequency changes depending on the input voltage, high efficiency cannot be achieved.
そこで、特許文献１は、同期整流の昇圧チョッパー回路に対して、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れるチョークコイル電流が正方向と負方向の双方に流れるような所定の値に設定されている。このため、出力チョークコイルの電流がマイナス方向を向いている状態で整流素子をオフさせることで主スイッチング素子の寄生容量を引き抜くことができる。
Therefore, in
即ち、主スイッチング素子がオフの時、出力から整流素子を介して出力チョークコイルを逆励磁するので、主スイッチング素子の電圧が低下し、ゼロ電圧スイッチングが可能となる。 That is, when the main switching element is turned off, the output choke coil is inversely excited from the output via the rectifier element, so that the voltage of the main switching element drops, making zero voltage switching possible.
しかしながら、特許文献１では、交流を入力し力率を改善する力率改善動作については考慮されず、制御の際に逆励磁量は調整されていない。さらに従来技術では、入力電圧の瞬時値と出力電圧の関係が（２Ｖｉｎ≦Ｖｏ）を満足しないとゼロ電圧スイッチングができない。
However, in
本発明の課題は、入力電圧の瞬時値と出力電圧の値に関係なく、ゼロ電圧スイッチングができる力率改善回路を提供する。 An object of the present invention is to provide a power factor correction circuit capable of zero voltage switching regardless of the instantaneous value of the input voltage and the value of the output voltage.
上記課題を解決するために、本発明に係る力率改善回路は、交流電源の入力電圧を整流する整流回路と、前記整流回路の両端にリアクトルと制御スイッチとが直列に接続された第１直列回路と、前記制御スイッチの２つの主端子の両端に同期整流スイッチと出力コンデンサとが直列に接続された第２直列回路と、前記出力コンデンサの出力電圧が所定値になるように前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせ前記制御スイッチに流れる電流のピーク値が前記入力電圧に比例するように前記制御スイッチのオン期間を制御する制御回路とを備え、前記制御回路は、前記入力電圧の瞬時値に応じて、前記リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させて前記リアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせる。 In order to solve the above problems, the power factor correction circuit of the present invention includes a rectifier circuit that rectifies the input voltage of an AC power source, a first series circuit in which a reactor and a control switch are connected in series to both ends of the rectifier circuit, a second series circuit in which a synchronous rectifier switch and an output capacitor are connected in series to both ends of two main terminals of the control switch, and a control circuit that alternately turns on and off the control switch and the synchronous rectifier switch so that the output voltage of the output capacitor becomes a predetermined value, and controls the on period of the control switch so that the peak value of the current flowing through the control switch is proportional to the input voltage, and the control circuit turns on and off the control switch and the synchronous rectifier switch so as to reverse the current flowing through the reactor from the output voltage side to the input voltage side according to the instantaneous value of the input voltage, thereby adjusting the amount of reverse excitation that reversely excites the reactor.
本発明によれば、入力電圧の瞬時値に応じて、リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させてリアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせるので、入力電圧の瞬時値が出力電圧の値に関係なく、制御スイッチのゼロ電圧スイッチングが行える。このため、周波数も下がるので、高効率が可能となる。 According to the present invention, the control switch and the synchronous rectifier switch are turned on and off to adjust the amount of reverse excitation that reversely excites the reactor by causing the current flowing through the reactor to flow from the output voltage side to the input voltage side according to the instantaneous value of the input voltage, so that zero-voltage switching of the control switch can be performed regardless of the instantaneous value of the input voltage and the value of the output voltage. This also reduces the frequency, enabling high efficiency.
以下、本発明の実施の形態に係る力率改善回路について、図面を参照しながら詳細に説明する。 The power factor correction circuit according to the embodiment of the present invention will be described in detail below with reference to the drawings.
実施形態に係る力率改善回路は、交流入力電圧の瞬時値に応じて、リアクトルの逆励磁量を調整することで、交流電圧の全位相で制御スイッチがオフ時のゼロ電圧スイッチングを可能とし、歪みの少ない力率改善を可能にする。また、力率改善回路は、逆励磁量の調整によって負荷が変動しても制御スイッチのオン幅を一定にし、歪みの少ない力率改善を可能とする。 The power factor correction circuit according to the embodiment adjusts the amount of back excitation of the reactor according to the instantaneous value of the AC input voltage, enabling zero voltage switching when the control switch is off for all phases of the AC voltage, and enabling power factor correction with little distortion. In addition, the power factor correction circuit keeps the on width of the control switch constant even if the load fluctuates by adjusting the amount of back excitation, enabling power factor correction with little distortion.
（ゼロ電圧スイッチングの解決方法）
まず、ゼロ電圧スイッチングを可能とする解決方法を説明する。図１において、どのような入力電圧でも、制御スイッチＱ１のドレイン-ソース間Ｖｄｓがゼロになる条件を考える。即ち、リアクトルＬが同期整流スイッチＱ２を通してエネルギーを放出し終わった後も、制御スイッチＱ１のドレイン-ソース間Ｖｄｓがゼロにならない場合は、同期整流スイッチＱ２はオンを継続させて、出力電圧ＶｏによってリアクトルＬを逆励磁させる。
(Zero Voltage Switching Solution)
First, a solution that enables zero voltage switching will be described. Consider the condition in Fig. 1 where the drain-source Vds of the control switch Q1 becomes zero regardless of the input voltage. That is, if the drain-source Vds of the control switch Q1 does not become zero even after the reactor L has finished releasing energy through the synchronous rectifier switch Q2, the synchronous rectifier switch Q2 continues to be on, and the reactor L is back-excited by the output voltage Vo.
そして出力側から入力側に電流をある程度逆流させてから同期整流スイッチＱ２をターンオフさせる。同期整流スイッチＱ２のターンオフ直後からの挙動を解析することで必要な逆励磁量を得ることができる。 Then, a certain amount of current is reversed from the output side to the input side before turning off the synchronous rectifier switch Q2. The required amount of back excitation can be obtained by analyzing the behavior of the synchronous rectifier switch Q2 immediately after it is turned off.
図３は同期整流スイッチＱ２のターンオフ時の回路網である。スイッチＱ１，Ｑ２は、オフしているので、回路網には加えていない。図３中の矢印のように電流i(t)、コンデンサC の電圧v(t)を設定する。時間t=0 の時点では 逆励磁電流をIr とすると、 Figure 3 shows the circuit network when the synchronous rectifier switch Q2 is turned off. Switches Q1 and Q2 are off, so they are not added to the circuit network. Set the current i(t) and the voltage v(t) of capacitor C as shown by the arrows in Figure 3. If the back excitation current at time t=0 is Ir, then:
回路網方程式は、 The network equation is:
式１、式２より以下の式３を得る。
From
式３より、入力電圧Ｖｉｎに対する逆励磁電流Irの条件を求める。少なくとも電圧v(t)はゼロＶ以下でなければならないから、
From
ゆえに、 therefore,
を得る。式５の第一式が成立するための最低限の逆流電流Irを得るには、余弦関数が最小のとき、つまり－１のときに式５の第一式を満たせばよいから、式６を得る。
To obtain the minimum backflow current Ir for which the first equation of
逆流電流Irは、式７を満たせばよい。 The reverse current Ir must satisfy Equation 7.
ここで例えば、式８の条件の場合のようにしたときの入力電圧に対する最低限の逆流電流Irを式７を用いて描くと図４に示すようになる。Ｖｏ／２≧Ｖｉｎ＝２００Ｖでは逆流させる必要がないので、ＶｉｎがゼロＶから２００Ｖまでは逆流電流Irはゼロである。 For example, if we use equation 7 to plot the minimum reverse current Ir for the input voltage when the conditions of equation 8 are met, it will look like Figure 4. When Vo/2 ≥ Vin = 200 V, there is no need for reverse current, so the reverse current Ir is zero when Vin is between 0 V and 200 V.
式（７）の複雑な計算を行って逆流電流Irを制御しても良いが、式９のように、逆流電流Irの０≦Ｖｉｎ≦Ｖｏにおける漸近線ＩRによって制御しても良い。この場合は制御がより簡単になる。 The reverse current Ir may be controlled by performing the complex calculation of equation (7), but it may also be controlled by the asymptote Ir of the reverse current Ir at 0≦Vin≦Vo, as in equation 9. In this case, control is simpler.
図５に式９による漸近線ＩRと式７による逆流電流Irを示す。 Figure 5 shows the asymptote Ir according to equation 9 and the backflow current Ir according to equation 7.
Ｖｉｎは、交流入力電圧の瞬時値であるから、式９の逆流電流Irを設けるということは、交流入力電圧瞬時値に対して、少なくとも常に式１０で示す固定の数値以上逆流させれば、ＶｉｎがＶｏよりも低いどんな電圧でもゼロ電圧スイッチングが可能となる。
Since Vin is the instantaneous value of the AC input voltage, providing the reverse current Ir in equation 9 means that if the reverse current Ir is always at least the fixed value shown in
即ち、逆流電流Irが式１０で示す固定の数値以上である場合に、ゼロ電圧スイッチングが可能となる。
In other words, zero voltage switching is possible when the reverse current Ir is equal to or greater than the fixed value shown in
図６に、このときの交流入力電流とＺＶＳが可能となる逆流電流ピーク値包絡線ＩＲを示す。図７に制御スイッチＱ１オン時の電流と同期整流スイッチＱ２オン時の電流波形を示す。 Figure 6 shows the AC input current at this time and the reverse current peak value envelope IR that enables ZVS. Figure 7 shows the current waveform when the control switch Q1 is on and the current waveform when the synchronous rectifier switch Q2 is on.
図８に式８の条件のときの従来のスイッチングピーク電流包絡線を点線で示し、式１０に基づく逆流電流を流した時の本発明のスイッチングピーク電流包絡線を実線で示した。この場合、入力電圧は交流２００Ｖである。
In Figure 8, the dotted line shows the conventional switching peak current envelope under the condition of Equation 8, and the solid line shows the switching peak current envelope of the present invention when a reverse current based on
（第１の実施形態）
次に、ゼロ電圧スイッチングを可能とする第１の実施形態に係る力率改善回路を説明する。
First Embodiment
Next, a power factor correction circuit according to a first embodiment that enables zero voltage switching will be described.
図１は、第１の実施形態に係る力率改善回路の回路構成図である。図２は、図１に示す力率改善回路の制御スイッチ及び同期整流スイッチの寄生容量（点線で示すコンデンサ）及び外付けコンデンサを図示した回路構成図である。図２に示す力率改善回路は、交流電源１、交流電源１の入力電圧を全波整流する全波整流回路２と、全波整流回路２の両端間に接続された入力コンデンサＣ２とを備える。
Figure 1 is a circuit diagram of a power factor correction circuit according to a first embodiment. Figure 2 is a circuit diagram illustrating the parasitic capacitances (capacitors shown by dotted lines) of the control switch and synchronous rectification switch of the power factor correction circuit shown in Figure 1, and an external capacitor. The power factor correction circuit shown in Figure 2 includes an
図１では、図２に示す交流電源１、全波整流回路２、入力コンデンサＣ２を纏めて整流電圧からなる入力電圧Ｖｉｎとしている。全波整流回路２の両端には、リアクトルＬとＭＯＳＦＥＴからなる制御スイッチＱ１とが直列に接続されている。
In FIG. 1, the
制御スイッチＱ１のドレイン端子とソース端子との両端には、同期整流スイッチＱ２と出力コンデンサＣ１とが直列に接続されている。出力コンデンサＣ１の両端には抵抗Ｒ１と抵抗Ｒ２との直列回路が接続されている。出力コンデンサＣ１の両端からは、出力電圧Ｖｏが出力される。 A synchronous rectifier switch Q2 and an output capacitor C1 are connected in series across the drain and source terminals of the control switch Q1. A series circuit of resistors R1 and R2 is connected across the output capacitor C1. An output voltage Vo is output from both ends of the output capacitor C1.
制御回路１０は、エラーアンプ１１、コンパレータ１２，１７、ＲＳフリップフロップ回路１４，１８、アンプ１５を備える。エラーアンプ１１は、抵抗Ｒ２からの出力電圧Ｖｏと基準電圧Ｖｒｅｆとの誤差電圧を増幅し、コンパレータ１２の反転入力端子に出力する。電流センサ１３は、制御スイッチＱ１に流れるドレイン電流を検出する。
The
コンパレータ１２は、エラーアンプ１１からの誤差電圧が電流センサ１３で検出した電流に基づく電圧以上であるときはローレベルをＲＳフリップフロップ回路１４のリセット端子Ｒに出力する。このとき、ＲＳフリップフロップ回路１４の出力端子Ｑからハイレベルが出力されるので、制御スイッチＱ１はオンする。ＲＳフリップフロップ回路１４の反転出力端子からローレベルがＲＳフリップフロップ回路１８のセット端子Ｓに出力されるので、同期整流スイッチＱ２はオフする。
When the error voltage from the error amplifier 11 is equal to or greater than the voltage based on the current detected by the
コンパレータ１２は、エラーアンプ１１からの誤差電圧が電流センサ１３で検出した電流に基づく電圧未満であるときはハイレベルをＲＳフリップフロップ回路１４のリセット端子Ｒに出力する。このとき、ＲＳフリップフロップ回路１４の出力端子Ｑからローレベルが出力されるので、制御スイッチＱ１はオフする。ＲＳフリップフロップ回路１４の反転出力端子からハイレベルがＲＳフリップフロップ回路１８のセット端子Ｓに出力されるので、同期整流スイッチＱ２はオンする。このため、制御スイッチＱ１と同期整流スイッチＱ２とを交互にオンオフさせることで出力コンデンサＣ１の出力電圧Ｖｏが所定値になるように制御することができる。
When the error voltage from the error amplifier 11 is less than the voltage based on the current detected by the
また、制御回路１０は、制御スイッチＱ１に流れる電流のピーク値が入力電圧Ｖｉｎに比例するように制御スイッチＱ１のオン期間を制御する。このため、アンプ１５が入力電圧ＶｉｎをＡ倍増幅し、増幅された入力電圧をコンパレータ１７を介してＲＳフリップフロップ回路１８の反転出力端子からＲＳフリップフロップ回路１４のセット端子Ｓに出力し制御スイッチＱ１をオンさせている。
The
また、制御回路１０は、入力電圧Ｖｉｎの瞬時値に応じて、リアクトルＬに流れる電流を出力電圧Ｖｏ側から入力電圧Ｖｉｎ側に逆流させてリアクトルＬを逆励磁する逆励磁量を調整するように制御スイッチＱ１と同期整流スイッチＱ２とをオンオフさせる。
In addition, the
即ち、同期整流スイッチＱ２のターンオンによりリアクトルＬの励磁エネルギーを放出した直後に、引き続き同期整流スイッチＱ２のオンを継続して出力コンデンサＣ１から電流を入力電圧Ｖｉｎ側に逆流させる。 In other words, immediately after the exciting energy of the reactor L is released by turning on the synchronous rectifier switch Q2, the synchronous rectifier switch Q2 continues to be on, causing the current to flow back from the output capacitor C1 to the input voltage Vin side.
逆流させる電流量は少なくとも使用されるリアクトルＬのインダクタンス値Ｌと昇圧用の制御スイッチＱ１の寄生容量値Ｃによる係数と、交流入力電圧Ｖｉｎの瞬時値によって決定される。 The amount of current to be reversed is determined by at least the inductance value L of the reactor L used, a coefficient determined by the parasitic capacitance value C of the boost control switch Q1, and the instantaneous value of the AC input voltage Vin.
これによって、昇圧用の制御スイッチＱ１の寄生容量Ｃに充電された電荷を吸収させるだけのエネルギーをリアクトルＬに蓄える。制御スイッチＱ１の寄生容量Ｃに蓄積される電荷は、入力電圧Ｖｉｎ及び寄生容量値に比例し、且つリアクトルＬのインダクタンスが大きければ逆励磁量は少なくて良い。 This causes the reactor L to store enough energy to absorb the charge stored in the parasitic capacitance C of the boost control switch Q1. The charge stored in the parasitic capacitance C of the control switch Q1 is proportional to the input voltage Vin and the parasitic capacitance value, and if the inductance of the reactor L is large, the amount of back excitation can be small.
逆励磁量を調整するために、図１に示す力率改善回路は、アンプ１５と、電流センサ１６と、コンパレータ１７を備えている。アンプ１５は、入力電圧ＶｉｎをＡ倍だけ増幅し、増幅された入力電圧をコンパレータ１７の反転入力端子に出力する。Ａという固定の数値は、式１０に示す数値である。アンプ１５は、入力電圧ＶｉｎをＡ倍することで、式９に示す漸近線ＩRを求めている。
To adjust the amount of back excitation, the power factor correction circuit shown in FIG. 1 includes an
電流センサ１６は、逆励磁電流検出部に相当し、リアクトルＬが逆励磁されたときに流れる逆励磁電流を検出する。コンパレータ１７は、ゼロ電圧スイッチング判定部に相当し、電流センサ１６で検出された逆励磁電流の値が、アンプ１５からの出力以上であるときに制御スイッチＱ１のゼロ電圧スイッチングが可能であると判定し、ＲＳフリップフロップ回路１８のリセット端子Ｒにハイレベルを出力する。
The
このため、ＲＳフリップフロップ回路１８の出力端子Ｑからは同期整流スイッチＱ２のローレベルが出力されて同期整流スイッチＱ２はオフし、逆流電流が停止する。
As a result, the output terminal Q of the RS flip-
即ち、入力電圧Ｖｉｎの瞬時値に式１０に示す固定の数値を乗算した値までリアクトルＬの電流を逆流させる。このように制御スイッチＱ１と同期整流スイッチＱ２とのオンオフを制御することにより、回路を変更することなく、容易に正弦波で変化する入力電圧の全ての位相範囲において、完全に制御スイッチＱ１のゼロ電圧スイッチングが可能となる。
In other words, the current in reactor L is reversed up to a value obtained by multiplying the instantaneous value of input voltage Vin by the fixed value shown in
なお、Ｑ１，Ｑ２はデッドタイムを設けて相補的にオン、オフするように制御する。 Q1 and Q2 are controlled to turn on and off complementarily by providing a dead time.
（第２の実施形態）
次に、ゼロ電圧スイッチングを可能とする第２の実施形態に係る力率改善回路を図９を参照しながら説明する。図９に示す力率改善回路は、トーテムポールブリッジレス力率改善回路であり、交流電源１、全波整流回路２、リアクトルＬ、電流センサ１３ａ，１６ａ、スイッチＱ１－Ｑ４、出力コンデンサＣｏ、制御回路１０ａを備える。
Second Embodiment
Next, a power factor correction circuit according to a second embodiment that enables zero voltage switching will be described with reference to Fig. 9. The power factor correction circuit shown in Fig. 9 is a totem pole bridgeless power factor correction circuit, and includes an
電流センサ１３ａは、リアクトルＬに直列に接続され、リアクトルＬに流れる電流を検出する。
The
スイッチＱ１とスイッチＱ２とは直列に接続され、スイッチＱ１とスイッチＱ２との接続端にはリアクトルＬの一端が接続される。スイッチＱ１とスイッチＱ２との直列回路の両端にはスイッチＱ３とスイッチＱ４との直列回路が接続されている。スイッチＱ３とスイッチＱ４との直列回路の両端には出力コンデンサＣｏの両端が接続され、出力コンデンサＣｏから出力電圧Ｖｏが得られる。 Switch Q1 and switch Q2 are connected in series, and one end of reactor L is connected to the connection end of switch Q1 and switch Q2. A series circuit of switch Q3 and switch Q4 is connected to both ends of the series circuit of switch Q1 and switch Q2. Both ends of output capacitor Co are connected to both ends of the series circuit of switch Q3 and switch Q4, and output voltage Vo is obtained from output capacitor Co.
なお、スイッチＱ１とスイッチＱ２はデッドタイムを設けて相補的にオン、オフし、スイッチＱ３とスイッチＱ４はデッドタイムを設けて相補的に極性切替する。 Note that switches Q1 and Q2 are turned on and off in a complementary manner with a dead time provided, and switches Q3 and Q4 are switched polarity in a complementary manner with a dead time provided.
制御回路１０ａは、全波整流回路２、エラーアンプ１１、コンパレータ１２，１７、ＲＳフリップフロップ回路１４ａ，１８ａ、アンプ１５、極性判別部１９、極性切替部２０－２２を備える。
The
図９に示す全波整流回路２、エラーアンプ１１、コンパレータ１２，１７、アンプ１５の機能は、図１に示すそれらと同一であるので、ここでは、それらの説明は省略する。
The functions of the full-
ＲＳフリップフロップ回路１４ａの出力端子Ｑは、極性切替部２１の一方の入力端子に接続され、ＲＳフリップフロップ回路１８ａの出力端子Ｑは、極性切替部２１の他方の入力端子に接続される。
The output terminal Q of the RS flip-
極性判別部１９は、入力電圧Ｖｉｎの正又は負の極性を判定し、正又は負の極性を極性切替部２０－２２に出力する。極性切替部２１は、極性判別部１９で判定された極性が正である場合には、Ｑ１を制御スイッチに切り替え、Ｑ２を同期整流スイッチに切り替える。制御スイッチＱ１は、ＲＳフリップフロップ回路１４ａの出力端子Ｑからの出力によりオンオフする。同期整流スイッチＱ２は、ＲＳフリップフロップ回路１８ａの出力端子Ｑからの出力によりオンオフする。
The
極性切替部２１は、極性判別部１９で判定された極性が負である場合には、Ｑ１を同期整流スイッチに切り替え、Ｑ２を制御スイッチに切り替える。同期整流スイッチＱ１は、ＲＳフリップフロップ回路１４ａの出力端子Ｑからの出力によりオンオフする。制御スイッチＱ２は、ＲＳフリップフロップ回路１８ａの出力端子Ｑからの出力によりオンオフする。
When the polarity determined by the
極性切替部２２は、極性判別部１９で判定された極性が正である場合には、極性切替スイッチＱ３をオンに切り替え、極性切替スイッチＱ４をオフに切り替える。極性切替部２２は、極性判別部１９で判定された極性が負である場合には、極性切替スイッチＱ３をオフに切り替え、極性切替スイッチＱ４をオンに切り替える。
When the polarity determined by the
図１０に、図９に示す力率改善回路のスイッチＱ１－Ｑ４の寄生容量（点線で示すコンデンサ）及び外付けコンデンサＣ１－Ｃ４を図示した。 Figure 10 shows the parasitic capacitances (capacitors shown by dotted lines) of switches Q1-Q4 and external capacitors C1-C4 of the power factor correction circuit shown in Figure 9.
次に、図９に示す力率改善回路において、交流入力電圧Ｖｉｎが正電圧のときの動作を説明する。このときには、極性判別部１９と極性切替部２１の動作により、図１１に示すように、Ｑ１が制御スイッチ、Ｑ２が同期整流スイッチとして動作し、極性切替スイッチＱ３がオンし、極性切替スイッチＱ４がオフする。
Next, the operation of the power factor correction circuit shown in FIG. 9 when the AC input voltage Vin is a positive voltage will be described. At this time, due to the operation of the
このときの閉回路を簡単にするために、図１１では、制御スイッチＱ１の容量Ｃ＝Ｃ１＋Ｃ２と、極性切替スイッチＱ４の容量Ｃ４としている。極性切替スイッチＱ３がオンし、ＣとＣ４とは並列に接続されているから逆流電流ＩRは、式（１１）で表される。 To simplify the closed circuit at this time, in Figure 11, the capacitance of the control switch Q1 is C = C1 + C2, and the capacitance of the polarity changeover switch Q4 is C4. The polarity changeover switch Q3 is on, and C and C4 are connected in parallel, so the reverse current IR is expressed by equation (11).
逆流時には、Ｃ４→Ｑ２→Ｌ→Ｖｉｎ→Ｃ４の第１の経路でコンデンサＣ４の電荷を引き抜く。また、Ｃ→Ｌ→Ｖｉｎ→Ｑ３→Ｃの第２の経路でコンデンサＣの電荷を引き抜く。さらに、Ｃｏ→Ｑ２→Ｌ→Ｖｉｎ→Ｑ３→Ｃｏの第３の経路でコンデンサＣ，Ｃ４による逆励磁では足りない分を逆励磁させる。 When reverse current occurs, the charge in capacitor C4 is extracted via the first path, C4 → Q2 → L → Vin → C4. The charge in capacitor C is extracted via the second path, C → L → Vin → Q3 → C. Furthermore, the charge insufficient by the reverse excitation provided by capacitors C and C4 is reverse excited via the third path, Co → Q2 → L → Vin → Q3 → Co.
次に、交流入力電圧Ｖｉｎが負電圧のときの動作を説明する。このときには、極性判別部１９と極性切替部２１の動作により、図１２に示すように、Ｑ１が同期整流スイッチ、Ｑ２が制御スイッチとして動作し、極性切替スイッチＱ３がオフし、極性切替スイッチＱ４がオンする。
Next, we will explain the operation when the AC input voltage Vin is a negative voltage. At this time, due to the operation of the
このときの閉回路を簡単にするために、図１２では、制御スイッチＱ２の容量Ｃ＝Ｃ１＋Ｃ２と、極性切替スイッチＱ３の容量Ｃ３としている。極性切替スイッチＱ４がオンし、ＣとＣ３とは並列に接続されているから逆流電流ＩRは、式（１２）で表される。 To simplify the closed circuit at this time, in Figure 12, the capacitance of the control switch Q2 is C = C1 + C2, and the capacitance of the polarity changeover switch Q3 is C3. The polarity changeover switch Q4 is turned on, and C and C3 are connected in parallel, so the reverse current IR is expressed by equation (12).
逆流時には、Ｃ３→ｖＩＮ→Ｌ→Ｑ１→Ｃ３の第１の経路でコンデンサＣ３の電荷を引き抜く。また、Ｃ→Ｑ４→Ｖｉｎ→Ｌ→Ｃの第２の経路でコンデンサＣの電荷を引き抜く。さらに、Ｃｏ→Ｑ４→Ｖｉｎ→Ｌ→Ｑ１→Ｃｏの第３の経路でコンデンサＣ，Ｃ３による逆励磁では足りない分を逆励磁させる。 When reverse current occurs, the charge in capacitor C3 is extracted via the first path, C3→vIN→L→Q1→C3. The charge in capacitor C is extracted via the second path, C→Q4→Vin→L→C. Furthermore, the charge insufficient by the reverse excitation provided by capacitors C and C3 is reverse excited via the third path, Co→Q4→Vin→L→Q1→Co.
このように第２の実施形態に係る力率改善回路によれば、第１の実施形態に係る力率改善回路と同様な制御で、高力率でゼロ電圧スイッチングによる高効率を得ることができる。 In this way, the power factor correction circuit according to the second embodiment can achieve high efficiency through zero voltage switching at a high power factor with the same control as the power factor correction circuit according to the first embodiment.
（第３の実施形態）
次に、ゼロ電圧スイッチングを可能とする第３の実施形態に係る力率改善回路を図１３を参照しながら説明する。第１の実施形態に係る力率改善回路および第２の実施形態に係る力率改善回路では、電流センサ１６を設けて、リアクトルＬが逆励磁されたときに流れる逆励磁電流を検出していた。
Third Embodiment
Next, a power factor correction circuit according to a third embodiment that enables zero voltage switching will be described with reference to Fig. 13. In the power factor correction circuit according to the first embodiment and the power factor correction circuit according to the second embodiment, a
これに対して、図１３に示す第３の実施形態に係る力率改善回路は、図１に示す電流センサ１６を削除し、従来の臨界型のＰＦＣのオン時間に、リアクトルＬと制御スイッチＱ１の寄生容量値Ｃとで決定される固定値をデジタル制御により加算することで制御スイッチＱ１のオン時間を算出してオールレンジＺＶＳを実現したことを特徴とする。
In contrast, the power factor correction circuit according to the third embodiment shown in FIG. 13 is characterized in that it eliminates the
図１３に示す力率改善回路は、入力電圧Ｖｉｎの両端には、リアクトルＬと電流センサ１３ａとＭＯＳＦＥＴからなる制御スイッチＱ１とが直列に接続されている。制御スイッチＱ１のドレイン端子とソース端子には、同期整流スイッチＱ２と出力コンデンサＣ０とが直列に接続されている。出力コンデンサＣ０の両端には抵抗Ｒ１と抵抗Ｒ２との直列回路が接続されている。出力コンデンサＣ０の両端からは、出力電圧Ｖｏが出力される。
In the power factor correction circuit shown in Fig. 13, a reactor L, a
制御回路１０ｂは、ｔｏｎＱ１計算器３１、ｔｏｎＱ２計算器３２、乗算器３３、加算器３４、のこぎり波生成回路３５、コンパレータ３６、インバータ３７を備えている。
The
電流センサ１３ａは、リアクトルＬに直列に接続され、リアクトルＬに流れる入力電流Iinを検出する。
The
図７におけるスイッチング１周期の平均電流を入力電流Iinとすれば、制御スイッチＱ１のオン時間ｔｏｎＱ１は、式（１３）で表される。ｔｏｎＱ１計算器３１は、式（１３）により制御スイッチＱ１のオン時間ｔｏｎＱ１を算出する。
If the average current in one switching cycle in FIG. 7 is the input current Iin, the on-time tonQ1 of the control switch Q1 is expressed by equation (13). The
従来の臨界型ＰＦＣの制御スイッチＱ１の第１オン時間は、式（１３）の第１項に相当する。式（１３）の第２項は、リアクトルＬと制御スイッチＱ１の寄生容量Ｃとで決定される固定値である第２オン時間であり、式（９）に示す逆励磁量を表す。 The first on-time of the control switch Q1 of a conventional critical current PFC corresponds to the first term of equation (13). The second term of equation (13) is the second on-time, which is a fixed value determined by the reactor L and the parasitic capacitance C of the control switch Q1, and represents the amount of back excitation shown in equation (9).
即ち、本願発明のスイッチＱ１のオン時間ｔｏｎＱ１は、従来の臨界型ＰＦＣの制御スイッチＱ１の第１オン時間に、リアクトルＬのインダクタンス値と制御スイッチＱ１の寄生容量値Ｃとで決定される固定値である第２オン時間を加算した時間である。 In other words, the on-time tonQ1 of the switch Q1 of the present invention is the first on-time of the control switch Q1 of a conventional critical PFC plus the second on-time, which is a fixed value determined by the inductance value of the reactor L and the parasitic capacitance value C of the control switch Q1.
このため、ｔｏｎＱ１計算器３１は、電流センサ１３ａで検出された入力電流Iinと入力電圧ＶｉｎとリアクトルＬのリアクタンス値とに基づき制御スイッチＱ１の第１オン時間を算出し、第１オン時間にリアクトルＬのインダクタンス値と制御スイッチＱ１の寄生容量値Ｃとで決定される第２オン時間を加算して制御スイッチＱ１のオン時間ｔｏｎＱ１を得る。
For this reason, the
即ち、入力電流Iinと入力電圧ＶｉｎとリアクトルＬのリアクタンス値とに基づき算出される時間に、リアクトルＬのリアクタンス値と制御スイッチＱ１の寄生容量値Ｃとで決定される固定値を加算することで、逆励磁量を考慮した制御スイッチＱ１のオン時間ｔｏｎＱ１を得ることができる。 In other words, by adding a fixed value determined by the reactance value of reactor L and the parasitic capacitance value C of control switch Q1 to the time calculated based on input current Iin, input voltage Vin, and the reactance value of reactor L, it is possible to obtain the on-time tonQ1 of control switch Q1 that takes into account the amount of back excitation.
従って、式（９）に示されるような逆流電流（逆励磁量）を電流センサ１６で検出せずとも、逆励磁量を考慮した制御スイッチＱ１のオン時間ｔｏｎＱ１を得ることで、制御スイッチＱ１のＺＶＳを実現できる。
Therefore, even if the backflow current (amount of back excitation) as shown in equation (9) is not detected by the
ｔｏｎＱ２計算器３２は、入力電圧Ｖｉｎ（Ｖｐ）と出力電圧Ｖｏとの差電圧（Ｖｏ－Ｖｐ）を算出し、入力電圧Ｖｐを差電圧（Ｖｏ－Ｖｐ）で除算した除算値を求める。
The
また、スイッチＱ２のオン時間ｔｏｎＱ２は、リアクトルＬの電圧時間積の関係から、乗算器３３は、制御スイッチＱ１のオン時間ｔｏｎＱ１に、ｔｏｎＱ２計算器３２で得られた除算値を乗算する。即ち、乗算器３３は、式（１４）により、スイッチＱ２のオン時間ｔｏｎＱ２を算出する。
In addition, the on-time tonQ2 of switch Q2 is calculated by multiplying the on-time tonQ1 of control switch Q1 by the division value obtained by
加算器３４は、制御スイッチＱ１のオン時間ｔｏｎＱ１に、乗算器３３からのスイッチＱ２のオン時間ｔｏｎＱ２を加算して時間Ｔを得る。時間Ｔによって、スイッチング周期Ｔが決定される。
The
のこぎり波生成回路３５は、加算器３４からの時間Ｔに基づき、ピーク値がＴである、のこぎり波信号を生成する。コンパレータ３６は、反転入力端子に、のこぎり波生成回路３５からのこぎり波信号を入力し、非反転入力端子に、ｔｏｎＱ１計算器３１から制御スイッチＱ１のオン時間ｔｏｎＱ１を入力する。
The sawtooth
コンパレータ３６は、ｔｏｎＱ１計算器３１からの制御スイッチＱ１のオン時間ｔｏｎＱ１が、のこぎり波生成回路３５からの、のこぎり波信号の値以上の場合にハイレベルの信号を制御スイッチＱ１のゲートに印加して制御スイッチＱ１をオンさせる。
When the on-time tonQ1 of the control switch Q1 from the
また、コンパレータ３６は、ｔｏｎＱ１計算器３１からの制御スイッチＱ１のオン時間ｔｏｎＱ１が、のこぎり波生成回路３５からの、のこぎり波信号の値以上の場合にハイレベルの信号をインバータ３７で反転させてローレベルの信号を、スイッチＱ２のゲートに印加してスイッチＱ２をオフさせる。
In addition, when the on-time tonQ1 of the control switch Q1 from the
コンパレータ３６は、ｔｏｎＱ１計算器３１からの制御スイッチＱ１のオン時間ｔｏｎＱ１が、のこぎり波生成回路３５からの、のこぎり波信号の値未満の場合にローレベルの信号を制御スイッチＱ１のゲートに印加して制御スイッチＱ１をオフさせる。
When the on-time tonQ1 of the control switch Q1 from the
また、コンパレータ３６は、ｔｏｎＱ１計算器３１からの制御スイッチＱ１のオン時間ｔｏｎＱ１が、のこぎり波生成回路３５からの、のこぎり波信号の値未満の場合にローレベルの信号をインバータ３７で反転させてハイレベルの信号を、スイッチＱ２のゲートに印加してスイッチＱ２をオンさせる。また、スイッチＱ１，Ｑ２はデッドタイムを設けて、のこぎり波生成回路３５とコンパレータ３６の動作によって相補的にオン、オフするように制御する。
When the on-time tonQ1 of the control switch Q1 from the
これにより、図７に示す波形と同じスイッチング電流波形を得ることができる。 This allows the same switching current waveform as shown in Figure 7 to be obtained.
このように第３の実施形態に係る力率改善回路によれば、電流センサ１６を削除し、従来の臨界型のＰＦＣのオン時間に、リアクトルＬと寄生容量値Ｃとで決定される固定値をデジタル制御により加算することでスイッチＱ１のオン時間を算出してオールレンジＺＶＳを実現することができる。
In this way, the power factor correction circuit according to the third embodiment can eliminate the
（第４の実施形態）
次に、ゼロ電圧スイッチングを可能とする第４の実施形態に係る力率改善回路を図１４を参照しながら説明する。図１４に示す第４の実施形態に係る力率改善回路は、図９に示す電流センサ１６ａを削除し、従来の臨界型のＰＦＣのオン時間に、リアクトルＬと制御スイッチＱ１の寄生容量値Ｃとで決定される固定値をデジタル制御により加算することで制御スイッチＱ１のオン時間を算出してオールレンジＺＶＳを実現したことを特徴とする。
Fourth Embodiment
Next, a power factor correction circuit according to a fourth embodiment that enables zero voltage switching will be described with reference to Fig. 14. The power factor correction circuit according to the fourth embodiment shown in Fig. 14 is characterized in that it eliminates the
制御回路１０ｃは、全波整流回路２、極性判別部１９、極性切替部２０－２２、ｔｏｎＱ１計算器３１ａ、ｔｏｎＱ２計算器３２、乗算器３３、加算器３４、のこぎり波生成回路３５、コンパレータ３６ａ、インバータ３７ａを備えている。全波整流回路２、極性判別部１９、極性切替部２０－２２は、図９で説明したので、ここではその説明は省略する。
The
ｔｏｎＱ１計算器３１ａは、電流センサ１３ａで検出された入力電流Iinと全波整流回路２からの入力電圧ＶｉｎとリアクトルＬのリアクタンス値とに基づき制御スイッチＱ１の第１オン時間を算出し、第１オン時間にリアクトルＬのインダクタンス値と制御スイッチＱ１の寄生容量値Ｃとで決定される第２オン時間を加算して制御スイッチＱ１のオン時間ｔｏｎＱ１を得る。コンパレータ３６ａは、コンパレータ出力を極性切替部２１に出力する。インバータ３７ａは、インバータ出力を極性切替部２１に出力する。
The
このように構成された第４の実施形態に係る力率改善回路によれば、ｔｏｎＱ１計算器３１ａ、ｔｏｎＱ２計算器３２、乗算器３３、加算器３４、のこぎり波生成回路３５、コンパレータ３６ａ、インバータ３７ａを備えているので、第３の実施形態に係る力率改善回路の効果と同様な効果が得られる。
The power factor correction circuit according to the fourth embodiment configured in this manner includes a
１ 交流電源
２ 全波整流回路
１０，１０ａ，１０ｂ，１０ｃ 制御回路
１１ エラーアンプ
１２，１７ コンパレータ
１３，１３ａ，１６，３０ 電流センサ
１４，１４ａ，１８，１８ａ ＲＳフリップフロップ回路
１５ アンプ
１９ 極性判別部
２０，２１，２２ 極性切替部
３１，３１ａ ｔｏｎＱ１計算器
３２ ｔｏｎＱ２計算器
３３ 乗算器
３４ 加算器
３５ のこぎり波生成回路
３６，３６ａ コンパレータ
３７，３７ａ インバータ
Ｖｉｎ 入力電圧
Ｃ１ 出力コンデンサ
Ｃ２ 入力コンデンサ
Ｌ リアクトル
Ｑ１ 制御スイッチ
Ｑ２ 同期整流スイッチ
Ｄ１，Ｄ２ 内部ダイオード
Ｃ１０，Ｃ１１ 外付けコンデンサ
Ｒ１，Ｒ２ 抵抗
1
31,
Claims (7)
前記整流回路の両端にリアクトルと制御スイッチとが直列に接続された第１直列回路と、
前記制御スイッチの２つの主端子に同期整流スイッチと出力コンデンサとが直列に接続された第２直列回路と、
前記出力コンデンサの出力電圧が所定値になるように前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせ前記制御スイッチに流れる電流のピーク値が前記入力電圧に比例するように前記制御スイッチのオン期間を制御する制御回路とを備え、
前記制御回路は、前記入力電圧の瞬時値に応じて、前記リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させて前記リアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせる力率改善回路。 A rectifier circuit that rectifies an input voltage of an AC power supply;
a first series circuit in which a reactor and a control switch are connected in series to both ends of the rectifier circuit;
a second series circuit in which a synchronous rectifier switch and an output capacitor are connected in series to the two main terminals of the control switch;
a control circuit that alternately turns on and off the control switch and the synchronous rectification switch so that the output voltage of the output capacitor becomes a predetermined value, and controls an on-period of the control switch so that a peak value of a current flowing through the control switch is proportional to the input voltage,
The control circuit is a power factor improvement circuit that turns on and off the control switch and the synchronous rectification switch so as to adjust the amount of reverse excitation that reversely excites the reactor by reversing the current flowing through the reactor from the output voltage side to the input voltage side in accordance with the instantaneous value of the input voltage.
前記制御スイッチの前記第１主端子と第２主端子に同期整流スイッチと出力コンデンサとが直列に接続された第１直列回路と、a first series circuit in which a synchronous rectifier switch and an output capacitor are connected in series to the first main terminal and the second main terminal of the control switch;
前記制御スイッチと前記同期整流スイッチとの直列回路の両端に第１極性切替スイッチと第２極性切替スイッチとが直列に接続された第２直列回路と、a second series circuit in which a first polarity changeover switch and a second polarity changeover switch are connected in series to both ends of a series circuit of the control switch and the synchronous rectification switch;
前記出力コンデンサの出力電圧が所定値になるように前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせ前記制御スイッチに流れる電流のピーク値が前記交流電源の入力電圧に比例するように前記制御スイッチのオン期間を制御し、前記交流電源の入力電圧の極性に応じて、前記制御スイッチと前記同期整流スイッチとを切り替え且つ前記第１極性切替スイッチと前記第２極性切替スイッチとの一方をオンし他方をオフする処理を切り替える制御回路とを備え、a control circuit that alternately turns on and off the control switch and the synchronous rectification switch so that an output voltage of the output capacitor becomes a predetermined value, controls an on period of the control switch so that a peak value of a current flowing through the control switch is proportional to an input voltage of the AC power supply, and switches between the control switch and the synchronous rectification switch and switches on one of the first polarity changeover switch and the second polarity changeover switch and turns off the other in accordance with the polarity of the input voltage of the AC power supply,
前記制御回路は、前記入力電圧の瞬時値に応じて、前記リアクトルに流れる電流を出力電圧側から入力電圧側に逆流させて前記リアクトルを逆励磁する逆励磁量を調整するように前記制御スイッチと前記同期整流スイッチとをオンオフさせる力率改善回路。The control circuit is a power factor improvement circuit that turns on and off the control switch and the synchronous rectification switch so as to adjust the amount of reverse excitation that reversely excites the reactor by reversing the current flowing through the reactor from the output voltage side to the input voltage side in accordance with the instantaneous value of the input voltage.
前記制御回路は、前記逆励磁電流検出部で検出された逆励磁電流の値が、前記入力電圧の瞬時値に前記係数を乗算した値以上であるときに前記制御スイッチのゼロ電圧スイッチングが可能であると判定するゼロ電圧スイッチング判定部とを備える請求項３に記載の力率改善回路。 a reverse excitation current detection unit that detects a reverse excitation current that flows when the reactor is reverse excited,
4. The power factor correction circuit according to claim 3, further comprising: a zero voltage switching determination unit that determines that zero voltage switching of the control switch is possible when a value of the inverse excitation current detected by the inverse excitation current detection unit is equal to or greater than a value obtained by multiplying the instantaneous value of the input voltage by the coefficient.
前記第１計算器で算出された前記制御スイッチのオン時間と前記第２計算器で算出された前記同期整流スイッチのオン時間とを加算して得られた時間を周期とし前記制御スイッチと前記同期整流スイッチとを交互にオンオフさせる機能、
を備える請求項５に記載の力率改善回路。 the control circuit includes a second calculator that calculates an on-time of the synchronous rectification switch based on the input voltage, the output voltage, and the on-time of the control switch calculated by the first calculator;
a function of alternately turning on and off the control switch and the synchronous rectification switch using a time obtained by adding together the on-time of the control switch calculated by the first calculator and the on-time of the synchronous rectification switch calculated by the second calculator as a period;
6. The power factor correction circuit of claim 5, comprising:
前記入力電圧の極性が正の場合に前記第１極性切替スイッチをオンさせ前記第２極性切替スイッチをオフさせ、前記入力電圧の極性が負の場合に前記第１極性切替スイッチをオフに切り替え前記第２極性切替スイッチをオンに切り替える請求項２に記載の力率改善回路。 the control circuit operates the control switch as a switch element and the synchronous rectification switch as a rectification element when the polarity of the input voltage is positive, and switches the control switch to a rectification element and the synchronous rectification switch to a switch element when the polarity of the input voltage is negative;
3. The power factor correction circuit according to claim 2, wherein when the polarity of the input voltage is positive, the first polarity changeover switch is turned on and the second polarity changeover switch is turned off, and when the polarity of the input voltage is negative, the first polarity changeover switch is turned off and the second polarity changeover switch is turned on.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019171386 | 2019-09-20 | ||
| JP2019171386 | 2019-09-20 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024091406A Division JP2024103751A (en) | 2019-09-20 | 2024-06-05 | Power factor correction circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021052578A JP2021052578A (en) | 2021-04-01 |
| JP2021052578A5 JP2021052578A5 (en) | 2021-11-18 |
| JP7501267B2 true JP7501267B2 (en) | 2024-06-18 |
Family
ID=75158207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020155693A Active JP7501267B2 (en) | 2019-09-20 | 2020-09-16 | Power factor correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7501267B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112022004498T5 (en) * | 2021-09-22 | 2024-08-01 | Gs Yuasa International Ltd. | Power factor correction circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012005249A (en) | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | Switching power supply circuit |
| JP2015139301A (en) | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | Power factor improvement circuit |
| JP2016220342A (en) | 2015-05-18 | 2016-12-22 | コーセル株式会社 | Switching power supply device |
| JP2017505097A (en) | 2013-12-19 | 2017-02-09 | 日本テキサス・インスツルメンツ株式会社 | Apparatus and method for zero voltage switching |
-
2020
- 2020-09-16 JP JP2020155693A patent/JP7501267B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012005249A (en) | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | Switching power supply circuit |
| JP2017505097A (en) | 2013-12-19 | 2017-02-09 | 日本テキサス・インスツルメンツ株式会社 | Apparatus and method for zero voltage switching |
| JP2015139301A (en) | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | Power factor improvement circuit |
| JP2016220342A (en) | 2015-05-18 | 2016-12-22 | コーセル株式会社 | Switching power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021052578A (en) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5182375B2 (en) | PFC converter | |
| JP5104946B2 (en) | PFC converter | |
| de Souza et al. | High power factor rectifier with reduced conduction and commutation losses | |
| JP5136364B2 (en) | Control method of power factor correction circuit | |
| WO2010061652A1 (en) | Pfc converter | |
| US8922189B2 (en) | Controlled on-time buck PFC | |
| JPWO2009008197A1 (en) | PFC converter | |
| JP2009027887A (en) | Ac-dc converter | |
| JPWO2010061654A1 (en) | PFC converter | |
| Lai et al. | New integrated control technique for two-stage server power to improve efficiency under the light-load condition | |
| US20210091678A1 (en) | Control method and control circuit | |
| JP2011152017A (en) | Switching power supply device | |
| CN112217388A (en) | Output ripple-free DCM Buck PFC converter based on optimized modulation wave | |
| JP7501267B2 (en) | Power factor correction circuit | |
| JP2006304383A (en) | Power conversion equipment | |
| JP2016178800A (en) | Switching power supply device | |
| JP6911677B2 (en) | AC-DC converter | |
| JP2024103751A (en) | Power factor correction circuit | |
| WO2013088714A1 (en) | Rectifier device and method for controlling same | |
| CN109067194B (en) | Control method and control circuit for frequency converter, medium and frequency conversion air conditioner | |
| CN114123758B (en) | AC-DC converter and control method for AC-DC converter | |
| JP2021052578A5 (en) | ||
| WO2023048074A1 (en) | Power factor improvement circuit | |
| JP5577933B2 (en) | converter | |
| JP2016131411A (en) | Resonance type power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20230809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7501267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |