JP7501030B2 - Electro-optical device and electronic device - Google Patents
Electro-optical device and electronic device Download PDFInfo
- Publication number
- JP7501030B2 JP7501030B2 JP2020053852A JP2020053852A JP7501030B2 JP 7501030 B2 JP7501030 B2 JP 7501030B2 JP 2020053852 A JP2020053852 A JP 2020053852A JP 2020053852 A JP2020053852 A JP 2020053852A JP 7501030 B2 JP7501030 B2 JP 7501030B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- selection signal
- lines
- data lines
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 29
- 238000003491 array Methods 0.000 description 15
- 238000000926 separation method Methods 0.000 description 11
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000011295 pitch Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 3
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100510617 Caenorhabditis elegans sel-8 gene Proteins 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101100256584 Dictyostelium discoideum selk gene Proteins 0.000 description 1
- 101150098459 SELENOK gene Proteins 0.000 description 1
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003702 image correction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本開示は、電気光学装置、及び電子機器に関する。 This disclosure relates to electro-optical devices and electronic devices.
特許文献１には、デマルチプレックス駆動の電気光学装置において、データ線を選択するスイッチ毎にバッファー回路を設けることが記載されている。
特許文献１に開示の技術には、高精細化又は狭ピッチ化への対応が難しいという課題がある。データ線を選択するスイッチ毎にバッファー回路を設ける構成では高精細化又は狭ピッチ化しようとすると、バッファー回路の配置が困難になるからである。また、特許文献１に開示の技術には、データ線毎にバッファー回路が設けられているから、バッファー回路を構成する素子特性のばらつき等に起因して、バッファー回路の出力の遅延のばらつきによる表示ムラが発生するという問題がある。
The technology disclosed in
上記課題を解決するために本開示の電気光学装置の一態様は、第１から第Ｋ系列に区分されるＫ本のデータ線を１グループとする複数のグループを含むＭ本のデータ線と、走査線と、前記Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置において、前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧が時分割多重された映像信号が供給される信号線と、前記Ｋ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有し、前記選択回路は、各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、第１から第Ｋ系列の第２選択信号線と、前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じて前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと、バッファー回路群と、を有し、前記バッファー回路群は、前記各系列に各々対応するＫ個のバッファー回路を含み、前記Ｋ個のバッファー回路のうちの第ｋ系列のバッファー回路の入力端は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は第ｋ系列の前記第２選択信号線に接続される。なお、Ｋは２以上の整数であり、ＭはＫよりも大きい整数であり、ｋは１～Ｋの整数の何れかである。 In order to solve the above problem, one aspect of the electro-optical device disclosed herein is an electro-optical device having M data lines including a plurality of groups, each group consisting of K data lines divided into first to Kth series, a scanning line, and a pixel circuit provided at each intersection of the M data lines and the scanning line, the electro-optical device further comprising: a signal line provided corresponding to the K data lines, to which a video signal is supplied in which a data voltage supplied to the K data lines is time-division multiplexed; and a selection circuit that selects at least one data line from the K data lines to which the video signal supplied to the signal line is to be supplied in response to a selection signal of a corresponding series, and the selection circuits are each given a selection signal of a different series. The device has first selection signal lines of the first to K series, second selection signal lines of the first to K series, M switches provided corresponding to the M data lines and switching between connection and non-connection of the signal lines and the corresponding data lines in response to a selection signal provided from the second selection signal line corresponding to the series of the corresponding data lines among the second selection signal lines of the first to K series, and a buffer circuit group, the buffer circuit group including K buffer circuits corresponding to each of the series, an input terminal of the buffer circuit of the kth series among the K buffer circuits is connected to the first selection signal line of the kth series, and an output terminal of the buffer circuit of the kth series is connected to the second selection signal line of the kth series. Note that K is an integer equal to or greater than 2, M is an integer greater than K, and k is any integer from 1 to K.
以下、図面を参照して本開示の実施形態を説明する。以下に述べる実施形態には技術的に好ましい種々の限定が付されている。しかし、本開示の実施形態は、以下に述べる形態に限られるものではない。 Embodiments of the present disclosure will be described below with reference to the drawings. Various technically preferable limitations are imposed on the embodiments described below. However, the embodiments of the present disclosure are not limited to the forms described below.
＜第１実施形態＞
図１は、本開示の第１実施形態に係る電気光学装置１の説明図である。電気光学装置１は、デマルチプレックス駆動の電気光学装置である。図１は、電気光学装置１に対する信号伝送系の構成を示す。電気光学装置１は、電気光学パネル１００と、ドライバーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の駆動用集積回路２００と、フレキシブル回路基板３００とを有する。
First Embodiment
Fig. 1 is an explanatory diagram of an electro-
電気光学パネル１００は、駆動用集積回路２００が搭載されるフレキシブル回路基板３００に接続される。また、電気光学パネル１００は、フレキシブル回路基板３００及び駆動用集積回路２００を介して、図示しないホストＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）装置に接続される。駆動用集積回路２００は、映像信号及び駆動制御のための各種の制御信号をホストＣＰＵ装置からフレキシブル回路基板３００を介して受信し、フレキシブル回路基板３００を介して電気光学パネル１００を駆動する装置である。駆動制御のための各種の制御信号には、デマルチプレックス駆動においてデータ線を選択するための選択信号が含まれる。
The electro-
電気光学装置１は、液晶素子を用いて映像を表示する。例えば、電気光学装置１は、各画素の階調を指定する映像信号に基づくデータ電圧を、画素に対応する画素回路に供給することで、各画素回路が有する液晶の透過率をデータ電圧に基づく透過率に制御する。この結果、各画素の階調は、映像信号で指定される階調に設定される。
The electro-
図２は、電気光学装置１の構成例を示すブロック図である。電気光学装置１は、電気光学パネル１００と、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌと、選択回路１４０Ａと、信号生成部１５０と、実装端子群１６０とを有する。実装端子群１６０には、フレキシブル回路基板３００が接続される。
Figure 2 is a block diagram showing an example of the configuration of the electro-
電気光学パネル１００は、Ｎ本の走査線１２０と、Ｍ本のデータ線１２２と、Ｎ本の走査線１２０とＭ本のデータ線１２２との各交差に配置されるＭ×Ｎ個の画素回路ＰＸと、を有する。走査線１２０の総数であるＮは２以上の整数である。本実施形態ではＮ＝１０８０である。また、データ線１２２の総数であるＭも２以上の整数であり、本実施形態では１９２０である。図２に示す例では、画素回路ＰＸは、縦１０８０行×横１９２０列の行列状に配置される。走査線１２０の数とデータ線１２２の数と画素回路ＰＸの数とは、図２に示す例に限定されない。以下では、図２の一番上側に記載された画素回路ＰＸの行を１行目とし、図２の一番右側に記載された画素回路ＰＸの列を１列目とする。また、以下では、ｎ行目の画素回路ＰＸに接続される走査線１２０は、ｎ行目の走査線１２０とも称され、ｍ列目の画素回路ＰＸに接続されるデータ線１２２は、ｍ列目のデータ線１２２とも称される。
The electro-
Ｍ本のデータ線１２２は、例えば、第１系列から第Ｋ系列のＫ本のデータ線１２２を１つのグループとして複数のグループに分類される。但し、Ｋは２以上、且つＭよりも小さい整数である。本実施形態ではＫは８である。より詳細に説明すると、ｍ列目のデータ線１２２は、ｍを８で除算したときの剰余により第１から第８系列の８個の系列に区分けされる。なお、ｍは１から１９２０までの整数の何れかである。例えば、１列目のデータ線１２２は第１系列に、２列目のデータ線１２２は第２系列に、３列目のデータ線１２２は第３系列に、そして、４列目のデータ線１２２は第４系列に夫々区分けされる。また、５列目のデータ線１２２は第５系列に、６列目のデータ線１２２は第６系列に、７列目のデータ線１２２は第７系列に、そして、８列目のデータ線１２２は第８系列に夫々区分けされる。以下では、第１から第８系列の８本のデータ線１２２を含むグループのことをデータ線群と呼ぶ。本実施形態では、１９２０本のデータ線１２２は、２４０個のデータ線群に分類される。なお、Ｋは２以上の整数かつＭよりも小さい整数であれば８に限定されない。
The
Ｎ本の走査線１２０は、一端が第１走査線駆動回路１１０Ｒに接続され、他端が第２走査線駆動回路１１０Ｌに接続される。第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌは、信号生成部１５０から与えられるクロック信号、スタートパルス信号、イネーブル信号に応じて、映像信号の供給対象の行を選択する走査信号を出力する。信号生成部１５０は、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌと実装端子群１６０とに接続される。信号生成部１５０は、実装端子群１６０及びフレキシブル回路基板３００を介して駆動用集積回路２００から与えられる制御信号に応じて上記信号を生成する。本実施形態では、Ｎ本の走査線１２０の各々を順次選択する駆動回路を第１走査線駆動回路１１０Ｒと第２走査線駆動回路１１０Ｌとを設けたが、何れか１つの走査線回路で実装してもよい。
One end of each of the
電気光学パネル１００には、２４０個のデータ線群の各々に対応して信号線１７０－１～１７０－２４０が設けられる。図２では、１列目から８列目のデータ線１２２を含むデータ線群に対応する信号線１７０－１、及び１９１３列目から１９２０列目のデータ線１２２を含むデータ線群に対応する信号線１７０－２４０のみが図示されている。以下では、信号線１７０－１～１７０－２４０の各々を区別する必要がない場合には、信号線１７０と表記する。信号線１７０は、実装端子群１６０と選択回路１４０Ａとに接続される。信号線１７０には、フレキシブル回路基板３００及び実装端子群１６０を介して駆動用集積回路２００から映像信号が与えられる。例えば、信号線１７０－１には、１列目から８列目のデータ線１２２に供給されるデータ電圧を時分割多重化した映像信号ＶＩＤ１が与えられる。また、信号線１７０－２４０には、１９１３列目から１９２０列目のデータ線１２２に供給するデータ電圧を時分割多重化した映像信号ＶＩＤ２４０が与えられる。
The electro-
選択回路１４０Ａには、映像信号の他に、第１から第８系列の各系列を選択する選択信号ＳＥＬ１～ＳＥＬ８がフレキシブル回路基板３００及び実装端子群１６０を介して駆動用集積回路２００から与えられる。選択回路１４０Ａは、２４０個のデータ線群の各々について、データ線群に対応する信号線１７０に供給されている映像信号の供給先となる１本のデータ線１２２を、系列の選択信号ＳＥＬ１～ＳＥＬ８に応じて選択する。以下では、ｍ列目のデータ線１２２に出力される映像信号をＳｍと表記する。図３は、選択回路１４０Ａの構成例を示すブロック図である。図３に示すように、選択回路１４０Ａは第１選択信号線群１４１０と、第２選択信号線群１４２０と、バッファー回路群１４３０Ａ－１～１４３０Ａ－３と、スイッチアレイ１４４０Ａ－１～１４４０Ａ－６と、第２選択信号線群１４２０の分離部１４５０とを有する。
In addition to the video signal, the
第１選択信号線群１４１０は、各々に異なる系列の選択信号が与えられる第１から第８系列の合計８本の第１選択信号線を含む。図３では詳細な図示を省略したが、本実施形態では、第１選択信号線の右端部が入力端であり、当該入力端は実装端子群１６０に接続されている。以下では、第ｋ系列に対応する第１選択信号線、即ち選択信号ＳＥＬｋが供給される第１選択信号線を第１選択信号線１４１０（ｋ）と表記する場合がある。なお、ｋは１から８の整数のうちの何れかである。図３に示すように、第１選択信号線１４１０（１）～１４１０（８）の各々は、互いに平行に配線されている。本実施形態では、第１選択信号線１４１０（１）～１４１０（８）の各々は走査線１２０と平行に配線されている。なお、第１選択信号線１４１０（ｋ）の入力端は、レベルシフト回路及びバッファー回路を介して実装端子群１６０に接続されてもよい。
The first selection
第２選択信号線群１４２０は、第１から第８系列の合計８本の第２選択信号線を含む。以下では、第ｋ系列の第２選択信号線を第２選択信号線１４２０（ｋ）と表記する場合がある。図３に示すように、第２選択信号線１４２０（１）～１４２０（８）の各々は互いに平行に配線されている。また、第１選択信号線１４１０（ｋ）と第２選択信号線１４２０（ｋ）とは互いに平行に配線されている。第２選択信号線群１４２０は、第２選択信号線群１４２０の分離部１４５０よって、８×２×２＝３２本のデータ線１２２毎に分離されている。
The second selection
選択回路１４０Ａは、２４０個のデータ線群の各々に一対一に対応する合計２４０個のスイッチアレイを有する。図３では、これら２４０個のスイッチアレイのうち、スイッチアレイ１４４０Ａ－１、１４４０Ａ－２、１４４０Ａ－３、１４４０Ａ－４、１４４０Ａ－５、及び１４４０Ａ－６が図示されている。図３に示す例では、スイッチアレイ１４４０Ａ－１は、１列目から８列目のデータ線１２２を含むデータ線群に対応し、スイッチアレイ１４４０Ａ－２は、９列目から１６列目のデータ線１２２を含むデータ線群に対応する。以下では、２４０個のスイッチアレイの各々を区別する必要がない場合には、スイッチアレイ１４４０Ａと表記する。スイッチアレイ１４４０Ａの詳細については後に明らかする。
The
また、本実施形態の選択回路１４０Ａでは、２つのスイッチアレイ１４４０Ａに対してバッファー回路群が１つ設けられる。本実施形態では、１つのスイッチアレイ１４４０Ａに対して１つのデータ線群が対応し、１つのデータ線群には８本のデータ線１２２が含まれるのであるから、バッファー回路群は８×２＝１６本のデータ線１２２毎に設けられる。選択回路１４０Ａは２４０個のスイッチアレイ１４４０Ａを有するのであるから、選択回路１４０Ａは１２０個のバッファー回路群を有する。図３では、これら１２０個のバッファー回路群のうち、バッファー回路群１４３０Ａ－１、バッファー回路群１４３０Ａ－２及びバッファー回路群１４３０Ａ－３が図示されている。図３に示す例では、バッファー回路群１４３０Ａ－１は、スイッチアレイ１４４０Ａ－１及びスイッチアレイ１４４０Ａ－２に対応する。以下では、１２０個のバッファー回路群の各々を区別する必要がない場合には、バッファー回路群１４３０Ａと表記する。
In addition, in the
バッファー回路群１４３０Ａには、高電位電源ＶＤＤＸと低電位電源ＶＳＳＸの電位差が動作電圧として供給される。図３に示すように、高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸは、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及び低電位電源ＶＳＳＹとは分離されている。バッファー回路群１４３０Ａの詳細については後に明らかする。
The
図４は、バッファー回路群１４３０Ａ及びスイッチアレイ１４４０Ａの構成例を示すブロック図である。なお、図４では、バッファー回路群１４３０Ａ－１、スイッチアレイ１４４０Ａ－１及びスイッチアレイ１４４０Ａ－２の構成が図示されている。バッファー回路群１４３０Ａ－１は、第１から第８系列の各系列に一対一に対応する８個のバッファー回路を含む。図４におけるバッファー回路ＢＵＦｋは第ｋ系列に対応するバッファー回路である。以下では、バッファー回路ＢＵＦ１～ＢＵＦ８の各々を区別する必要がない場合には、バッファー回路ＢＵＦと表記する。バッファー回路ＢＵＦは、直列に接続されたインバーターＩＮＶ１及びインバーターＩＮＶ２により構成される。バッファー回路ＢＵＦｋの入力端、即ちインバーターＩＮＶ１の入力端は第１選択信号線１４１０（ｋ）に接続される。バッファー回路ＢＵＦｋの出力端、即ちインバーターＩＮＶ２の出力端は第２選択信号線１４２０（ｋ）に接続される。前述したように、選択回路１４０Ａには１２０個のバッファー回路群１４３０Ａが含まれ、１つのバッファー回路群１４３０Ａには８個のバッファー回路ＢＵＦが含まれる。従って、選択回路１４０Ａには、９６０個のバッファー回路ＢＵＦが含まれる。
FIG. 4 is a block diagram showing an example of the configuration of the
図４に示すように、１つのスイッチアレイ１４４０Ａには、当該スイッチアレイ１４４０Ａに対応するデータ線群に含まれる第１から第８系列の合計８本のデータ線１２２の各々に対応して設けられるスイッチＳＷ１～ＳＷ８が含まれる。以下、スイッチＳＷ１～ＳＷ８の各々を区別する必要がない場合には、スイッチＳＷと表記する。前述したように、選択回路１４０Ａには、２４０個のスイッチアレイ１４４０Ａが含まれ、１つのスイッチアレイ１４４０Ａには８個のスイッチＳＷが含まれる。従って、選択回路１４０Ａには、８×２４０＝１９２０個、即ちデータ線１２２の総数と同数のスイッチＳＷが含まれる。選択回路１４０Ａに含まれる１９２０個のスイッチＳＷの各々には、対応するデータ線１２２の系列に対応する第２選択信号線から与えられる選択信号に応じて信号線１７０と当該データ線１２２との接続又は非接続を切り替える。
As shown in FIG. 4, one
本実施形態では、スイッチＳＷはＮチャンネルトランジスターである。１つのバッファー回路で複数のスイッチＳＷを駆動する場合には、スイッチング速度確保のために、バッファー回路を構成する最終段のインバーターのトランジスターの能力はスイッチＳＷのトランジスターのゲート容量や第２選択信号線の寄生容量を考慮した駆動能力を持たせる。例えば、チャネル長が同じであるならば、バッファー回路を構成する最終段のインバーターのトランジスターのチャネル幅は、バッファー回路が制御するスイッチＳＷのチャネル幅ｘスイッチ数のおおむね１／８以上にする態様がよい。スイッチＳＷｋの一端は、当該スイッチＳＷｋを含むスイッチアレイ１４４０Ａに対応するデータ線群に含まれる８本のデータ線１２２のうちの第ｋ系列のデータ線１２２に接続される。例えば、スイッチアレイ１４４０Ａ－１のスイッチＳＷｋの一端はｋ列目のデータ線１２２に接続される。スイッチＳＷｋの他端は、上記データ線群に対応する信号線１７０に共通接続される。例えば、スイッチアレイ１４４０Ａ－１のスイッチＳＷｋの他端は信号線１７０－１に共通接続される。そして、スイッチＳＷｋのゲート電極は第２選択信号線１４２０（ｋ）に接続される。第２選択信号線１４２０（ｋ）を介してスイッチＳＷｋのゲートに与えられる選択信号がハイレベルになると、スイッチＳＷｋはオンとなり、当該スイッチＳＷｋに対応する第ｋ系列のデータ線１２２に映像信号が供給される。なお、スイッチＳＷはＮチャンネルトランジスターに限定されない。例えばＣＭＯＳ構成であってもよい。その場合、第２選択信号線群はＮチャンネルトランジスターとＰチャンネルトランジスターを制御する一対の信号線をＫ個、すなわち２ｘＫ本有する信号線群となる。
In this embodiment, the switch SW is an N-channel transistor. When driving multiple switches SW with one buffer circuit, in order to ensure switching speed, the transistor of the final stage inverter constituting the buffer circuit is given a driving capability that takes into account the gate capacitance of the transistor of the switch SW and the parasitic capacitance of the second selection signal line. For example, if the channel length is the same, the channel width of the transistor of the final stage inverter constituting the buffer circuit is preferably approximately 1/8 or more of the channel width of the switch SW controlled by the buffer circuit x the number of switches. One end of the switch SWk is connected to the k-th
本実施形態において第２選択信号線群１４２０を第１選択信号線群１４１０と平行に配置した理由は、１２０個のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端を効率良く第２選択信号線１４２０（ｋ）に接続するためである。本実施形態では、複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端が第２選択信号線１４２０（ｋ）に接続されているため、バッファー回路ＢＵＦｋの駆動負荷となる配線容量は当該バッファー回路ＢＵＦｋが何れのバッファー回路群１４３０Ａに属するかによらず略等しくなる。このため、本実施形態では、配線容量のばらつきに起因する表示ムラの発生が抑制される。また、本実施形態の選択回路１４０Ａでは、第２選択信号線１４２０（ｋ）とスイッチＳＷｋとを接続する支線及び第２選択信号線１４２０（ｋ）とバッファー回路ＢＵＦｋとを接続する支線は、第２選択信号線１４２０（ｋ）に沿って一方の方向に信号線１７０が配置され、他方の方向に他の系列の支線が配置されることが好ましい。このようにすると、第２選択信号線の支線と信号線１７０との容量結合に起因する第２選択信号線の支線の電位変動に応じた信号線１７０の電位変動が系列間で略均等になり、容量結合に起因する表示ムラが抑制される。
In this embodiment, the reason why the second selection
また、第２選択信号線１４２０（ｋ）には複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端が接続されているので、バッファー回路ＢＵＦｋを構成するトランジスターの特性のばらつきに起因するバッファー回路ＢＵＦｋの出力の遅延のばらつきが平均化される。このため、本実施形態によれば、複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端を互いに接続しない場合に比較して表示ムラの発生が抑制される。この表示ムラの典型例としては縦スジムラが挙げられる。このように、第２選択信号線は遅延のばらつきを平均化し補正する役割を担うので、第２選択信号線の配線幅は第１選択信号線の配線幅より小さいことが好ましい。このようにするとバッファー回路ＢＵＦｋからスイッチＳＷｋまでの結線領域をコンパクトに形成することができる。
In addition, since the output terminals of the buffer circuits BUFk in each of the multiple
また、バッファー回路群１４３０Ａにおけるバッファー回路ＢＵＦ１～ＢＵＦ８の並び順は、図４に示すように、第１選択信号線群１４１０の入力端に近い側、即ち右側から順にバッファー回路ＢＵＦ１、バッファー回路ＢＵＦ３、バッファー回路ＢＵＦ５、バッファー回路ＢＵＦ７、バッファー回路ＢＵＦ２、バッファー回路ＢＵＦ４、バッファー回路ＢＵＦ６、そして、バッファー回路ＢＵＦ８となっている。ここで、図５に示すようにバッファー回路ＢＵＦ１～ＢＵＦ８を系列順に並べて構成したバッファー回路群１４３０Ｂを有する選択回路１４０Ｂを想定する。選択回路１４０Ｂでは、図中の点線で囲った部分において、バッファー回路ＢＵＦｋと第２選択信号線１４２０（ｋ）とを接続する支線１４２２と、スイッチＳＷｋと第２選択信号線１４２０（ｋ）とを接続する支線１４２４と、で配線容量が形成される。このため、選択回路１４０Ｂでは、バッファー回路ＢＵＦの駆動負荷となる配線容量が系列毎に異なることとなる。バッファー回路ＢＵＦの駆動負荷が系列毎に異なると、スイッチＳＷを制御するタイミングが系列毎に異なることとなり、表示ムラが発生する。本実施形態では、図４に示すようにバッファー回路ＢＵＦ１～ＢＵＦ８が配列されているので、各系列の配線寄生容量が略等しくなり、スイッチＳＷの制御タイミングは系列によらず略等しくなる。このように、本実施形態によれば、バッファー回路ＢＵＦの駆動負荷のばらつきを軽減し、駆動負荷のばらつきに起因する表示ムラの発生を回避できる。図５のバッファー回路ＢＵＦ１～ＢＵＦ８が配列において、系列毎の配線容量を略等しくするには支線１４２２について、第２選択信号線との接続点より更にスイッチＳＷ側へ延長し、１４２４とについて、第２選択信号線との接続点より更にバッファー回路ＢＵＦ側へ延長する構成が考えられる。しかし、支線１４２２、支線１４２４配線間隔が密になるので配線容量が大きくなってしまう。つまりバッファー回路ＢＵＦの駆動負荷が大きくなる問題がある。
As shown in FIG. 4, the buffer circuits BUF1 to BUF8 in the
第１選択信号線１４１０（ｋ）を介して伝送される信号には、第１選択信号線１４１０（ｋ）の配線抵抗及び駆動負荷に応じて、第１選択信号線１４１０（ｋ）の入力側と末端側とで遅延を生じる。また、バッファー回路ＢＵＦのインバーターＩＮＶ１及びインバーターＩＮＶ２による遅延も存在する。例えば、図６に示すように、第１系列の選択信号ＳＥＬ１に関しては、１列目のデータ線１２２に対応するバッファー回路ＢＵＦの出力の遅延ＴＤ１に比較して、１７列目のデータ線１２２に対応するバッファー回路ＢＵＦの出力の遅延ＴＤ１７は大きくなる。以降、１９０５列目のデータ線１２２に対応するバッファー回路ＢＵＦまで第１系列のバッファー回路ＢＵＦの遅延は大きくなってゆく。バッファー回路ＢＵＦの出力の遅延の変化は、巨視的にみれば、図７のグラフＧ０１に示すように、第１選択信号線の入力橋に近い側では急峻で、入力端から遠い側では穏やかになる。以下では、１つの系列に対応する複数のバッファー回路ＢＵＦについて巨視的に見た出力の遅延の相違を遅延差と呼ぶ。
In the signal transmitted through the first selection signal line 1410(k), a delay occurs between the input side and the end side of the first selection signal line 1410(k) depending on the wiring resistance and driving load of the first selection signal line 1410(k). There is also a delay due to the inverter INV1 and the inverter INV2 of the buffer circuit BUF. For example, as shown in FIG. 6, for the first series selection signal SEL1, the delay TD17 of the output of the buffer circuit BUF corresponding to the
上記遅延差がある状況下で第ｋ系列に対応する複数のバッファー回路ＢＵＦの各々の出力端を第２選択信号線１４２０（ｋ）に接続すると、上記遅延差を主因として、大きな貫通電流が流れ、バッファー回路ＢＵＦにおいて電圧降下が生じる。例えば、図６に示す例では、１列目のデータ線１２２に対応するバッファー回路群１４３０Ａのバッファー回路ＢＵＦ１の出力と１９０５列目のデータ線１２２に対応するバッファー回路群１４３０Ａのバッファー回路ＢＵＦ１の出力とが相違する期間Ｔ１及び期間Ｔ２において貫通電流が流れ得る。これに対して、本実施形態では、第２選択信号線群１４２０は分離部１４５０により分離されているので、遅延差の近いバッファー回路ＢＵＦでグループが形成される。このため、貫通電流が減少し、バッファー回路ＢＵＦにおける電圧降下の発生を抑制することができる。その結果、データ線１２２への書き込み能力の低下を抑制し、同時にスイッチＳＷのオフ電位を保つことができる。
When the output terminals of the multiple buffer circuits BUF corresponding to the kth series are connected to the second selection signal line 1420(k) under the above-mentioned delay difference, a large through current flows mainly due to the above-mentioned delay difference, and a voltage drop occurs in the buffer circuit BUF. For example, in the example shown in FIG. 6, a through current may flow in the period T1 and period T2 in which the output of the buffer circuit BUF1 of the
一方、バッファー回路ＢＵＦの出力の遅延を微視的にみた場合、バッファー回路ＢＵＦの出力の遅延には、バッファー回路ＢＵＦを構成するトランジスターの特性のばらつきに起因するばらつきが発生する。それらを誇張して示したのが図７のグラフＧ０２である。電気光学パネル１００において互いに近接した複数のデータ線１２２に対応するバッファー回路ＢＵＦに出力の遅延のばらつきがあると、典型的には縦スジムラとなって視認されやすく、また、外部回路による補正も困難である。これに対して、本実施形態では、図８に示すように、出力の遅延差が近いバッファー回路ＢＵＦ同士で第１グループ、第２グループ、第３グループ、第４グループ及び第５グループが形成され、グループ内で遅延のばらつきが平均化される。このように、本実施形態では、バッファー回路ＢＵＦの出力の遅延のばらつきが補正されるので、当該ばらつきに起因する縦スジムラの発生が抑制される。また、出力の遅延差が近いバッファー回路ＢＵＦ同士がグルーピングされるので、外部回路により映像信号に補正を施すことも容易になる。
On the other hand, when the delay of the output of the buffer circuit BUF is viewed microscopically, the delay of the output of the buffer circuit BUF varies due to the variation in the characteristics of the transistors that constitute the buffer circuit BUF. The graph G02 in FIG. 7 shows these in an exaggerated manner. If there is variation in the output delay of the buffer circuits BUF corresponding to a plurality of
また、バッファー回路ＢＵＦの消費電力費は大きく、スイッチング時には電源ノイズが発生する。しかし、本実施形態では、バッファー回路ＢＵＦに動作電圧を供給する高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸと、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及びＶＳＳＹとが、電気光学パネル１００内で分離されている。このため、バッファー回路ＢＵＦの動作に伴うノイズが走査線電位に重畳されることはなく、走査線１２０の選択電位が安定化する。従って、画素回路ＰＸへの信号書き込み能力が損なわれることはない。また、走査線１２０の保持電位が安定化するので画素リークが発生せず、良好な表示が実現される。
In addition, the power consumption of the buffer circuit BUF is large, and power supply noise occurs during switching. However, in this embodiment, the high potential power supply VDDX and low potential power supply VSSX that supply operating voltages to the buffer circuit BUF and the high potential power supplies VDDY and VSSY that supply operating voltages to the first scanning
本実施形態の電気光学装置１によれば以下の４つの効果が奏される。
第１の効果は、スイッチＳＷ毎にバッファー回路ＢＵＦを配置せず、複数のスイッチＳＷをより少ない数のバッファー回路ＢＵＦにより駆動するという構成から導かれる効果である。具体的には、高精細化及び狭ピッチ化への対応の際にバッファー回路ＢＵＦの配置が容易になる。また、複数のバッファー回路ＢＵＦにより同系列に属する複数のスイッチＳＷが駆動されるので、バッファー回路ＢＵＦの出力の遅延のばらつきが補正され、表示ムラの発生が抑制される。つまり、本実施形態によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。
The electro-
The first effect is an effect derived from the configuration in which a buffer circuit BUF is not arranged for each switch SW, and multiple switches SW are driven by a smaller number of buffer circuits BUF. Specifically, the arrangement of the buffer circuits BUF becomes easier when responding to high definition and narrow pitch. In addition, since multiple buffer circuits BUF drive multiple switches SW belonging to the same series, the variation in delay of the output of the buffer circuits BUF is corrected, and the occurrence of display unevenness is suppressed. In other words, according to this embodiment, it is possible to respond to high definition and narrow pitch while avoiding the occurrence of display unevenness.
第２の効果は、分離部１４５０により第２選択信号線群１４２０が分離されているという構成により導かれる効果である。具体的には、バッファー回路ＢＵＦの出力の遅延差に起因する貫通電流の発生が抑制され、バッファー回路ＢＵＦにおける電圧降下が抑制される。バッファー回路ＢＵＦにおける電圧降下が抑制されるので、データ線１２２への書き込み能力の低下が抑制される。また、スイッチＳＷのオフを保ち、意図しないリークの発生を回避できる。
The second effect is an effect derived from the configuration in which the second selection
第３の効果は、バッファー回路群１４３０Ａにおいて第Ｉ系列のバッファー回路ＢＵＦの隣に第Ｊ系列のバッファー回路ＢＵＦが配置されるという構成により導かれる効果である。なお、Ｉ及びＪは１～Ｋの範囲の整数であり、且つＩとＪの差は１より大きい。この構成により、電気光学装置１では、各系列における第２選択信号線の配線寄生容量が略等しくなり、当該配線寄生要領のばらつきに起因する表示ムラの発生が抑制される。
The third effect is an effect derived from the configuration in which a J-series buffer circuit BUF is arranged next to an I-series buffer circuit BUF in the
第４の効果は、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及び低電位電源ＶＳＳＹと、バッファー回路ＢＵＦに動作電圧を供給する高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸとが電気光学パネル１００内で分離されているという構成から導かれる効果である。この構成により、バッファー回路ＢＵＦの電源ノイズが走査線電位に重畳されず、走査線１２０の選択電位が安定化し、画素の信号書き込み能力が損なわれない。また、この構成により、走査線１２０の保持電位が安定化し、画素リークの発生が抑止され良好な表示が実現される。
The fourth effect is an effect derived from the configuration in which the high potential power supply VDDY and low potential power supply VSSY that supply operating voltages to the first scanning
＜その他の実施形態＞
第１実施形態では、Ｍ本のデータ線１２２は第１から第８系列に区分される８本のデータ線１２２を１グループとする複数のグループにグループ分けされた。そして、第１から第８の各系列に各々対応する８個のバッファー回路ＢＵＦを含むバッファー回路群１４３０Ａが８×２本のデータ線１２２毎に設けられた。しかし、データ線１２２の系列数Ｋは８に限定される訳ではない。
<Other embodiments>
In the first embodiment, the
図９は、本開示の第２実施形態の選択回路１４０Ｃの構成例を示す図である。選択回路１４０Ｃと選択回路１４０Ａとの相違点は次の通りである。第１の相違点は、選択回路１４０ＣではＫが１２である点である。Ｋが１２であるため、選択回路１４０Ｃは、各々が１２個のスイッチＳＷを含むスイッチアレイ１４４０Ｂを１６０個有する。図９では１６０個のスイッチアレイ１４４０Ｂのうちの５個が図示されている。図９に示すように、選択回路１４０Ｃにおいても、２つのスイッチアレイ１４４０Ｂに対して、バッファー回路ＢＵＦ１～ＢＵＦ１２を含むバッファー回路群が１つ設けられる。従って選択回路１４０Ｃは８０個のバッファー回路群を有する。選択回路１４０Ｃに含まれるスイッチの総数は１２×１６０＝１９２０であり、選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数は１２×１６０／２＝９６０である。本実施形態によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。
FIG. 9 is a diagram showing an example of the configuration of the
また、データ線の系列数がＫであり、バッファー回路群をＫ×Ｐ本のデータ線毎に設ける場合におけるＰの値は２に限定される訳ではない。図１０は、本開示の第３実施形態の選択回路１４０Ｄの構成例を示す図である。選択回路１４０Ｄでは、Ｋは８であり、Ｐは４である。選択回路１４０Ｄは選択回路１４０Ａと同様に２４０個のスイッチアレイ１４４０Ａを含み、４つのスイッチアレイ１４４０Ａに対して、８個のバッファー回路ＢＵＦを含むバッファー回路群を１つ有する。従って、選択回路１４０Ｄに含まれるバッファー回路ＢＵＦの総数は、８×２４０／４＝４８０個である。選択回路１４０Ｄに含まれるバッファー回路ＢＵＦの総数は、選択回路１４０Ａ又は選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数よりも少ないため、第３実施形態によれば、第１実施形態及び第２実施形態に比較して高精細化及び狭ピッチ化への対応が容易になる。
In addition, the number of data line series is K, and the value of P is not limited to 2 when a buffer circuit group is provided for each K×P data lines. FIG. 10 is a diagram showing a configuration example of a
図１１は、本開示の第４実施形態の選択回路１４０Ｅの構成例を示す図である。選択回路１４０Ｅでは、Ｋは１２であり、Ｐは３である。選択回路１４０Ｅは選択回路１４０Ｃと同様に１６０個のスイッチアレイ１４４０Ｂを含み、３つのスイッチアレイ１４４０Ｂに対して、１２個のバッファー回路ＢＵＦを含むバッファー回路群を１つ有する。従って、選択回路１４０Ｅに含まれるバッファー回路ＢＵＦの総数は、１２×１６０／３＝６４０個である。選択回路１４０Ｅに含まれるバッファー回路ＢＵＦの総数は、選択回路１４０Ａ又は選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数よりも少ないため、第４実施形態によっても、第１実施形態及び第２実施形態に比較して高精細化及び狭ピッチ化への対応が容易になる。
FIG. 11 is a diagram showing an example of the configuration of a
＜変形例＞
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
＜変形例１＞
上記第１、第２、第３及び第４実施形態では、Ｋ×Ｐ×２本のデータ線毎に第２選択信号線群１４２０の分離部１４５０が設けられた。しかし、Ｋ×Ｐ×Ｑ本のデータ線毎に第２選択信号線群１４２０の分離部１４５０を設ける場合におけるＱの値は２に限定される訳ではなく、２以上の整数であればよい。図１２は、Ｋ＝８、Ｐ＝２、及びＱ＝４の場合の選択回路１４０Ｆの構成例を示すブロック図である。なお、図１２では、スイッチアレイはＳＷＡＲと表記される。Ｑの値は、第２選択信号線群１４２０の分離部１４５０でグループ分けされる複数のバッファー回路ＢＵＦの出力の遅延差のばらつきの大きさが所定範囲に収まるように適宜設定されればよい。なお、バッファー回路ＢＵＦの出力の遅延差及びバッファー回路ＢＵＦにける電圧降下を無視できる場合には第２選択信号線群１４２０の分離部１４５０を省略してもよい。
<Modification>
The above-mentioned embodiments may be modified in various ways. Specific modified embodiments are illustrated below. Two or more embodiments selected from the following examples may be combined as long as they are not mutually contradictory.
<
In the first, second, third and fourth embodiments, the
また、電気光学装置全体でＱの値が一定である必要はない。具体的には、第１選択信号線の入力端に近い側と遠い側とでＱの値が異なっていてもよい。図１３は、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱ＝２→２→４→４とＱの値が大きくなるように構成された選択回路１４０Ｇの構成例を示すブロック図ある。なお、図１３では、スイッチアレイはＳＷＡＲと表記される。図７に示したように、第１選択信号線の入力端から遠い側におけるバッファー回路ＢＵＦの出力の遅延差は、当該入力端から近い側におけるバッファー回路ＢＵＦの出力の遅延差よりも小さくなる。このため、第１選択信号線の入力端から遠い側では、出力を平均化するバッファー回路ＢＵＦの数が多くなっても特段の問題は生じ難い。これを踏まえて、図１３に示す例では、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱの値が大きくなるように第２選択信号線群１４２０の分離部１４５０が設けられている。
In addition, the value of Q does not need to be constant throughout the entire electro-optical device. Specifically, the value of Q may be different between the side close to the input end of the first selection signal line and the side far from it. FIG. 13 is a block diagram showing an example of the configuration of a
＜変形例２＞
上記第１実施形態では、第Ｉ系列のバッファー回路ＢＵＦの隣に第Ｊ系列のバッファー回路ＢＵＦが配置され、ＪとＩの差は１より大きかった。しかし、ＪとＩの差が１より大きいことは必須ではない。また、上記第１実施形態では、バッファー回路ＢＵＦの電源と走査線駆動回路の電源とが分離されていたが、両電源の分離も必須ではない。
<
In the first embodiment described above, a J-series buffer circuit BUF is disposed next to an I-series buffer circuit BUF, and the difference between J and I is greater than 1. However, it is not essential that the difference between J and I is greater than 1. Also, in the first embodiment described above, the power supply for the buffer circuit BUF and the power supply for the scanning line driving circuit are separate, but it is not essential that the two power supplies are separated.
＜変形例３＞
上述した第１、第２、第３及び第４実施形態においては、電気光学装置として液晶を用いた装置を例示したが、本開示はこれに限定されない。即ち、電気エネルギーによって光学特性が変化する電気光学材料を用いる電気光学装置であればよい。なお、電気光学材料とは、電流信号又は電圧信号等の電気信号の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｓｅｎｔ）、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルに対しても上述した各実施形態と同様に本開示が適用され得る。
<
In the first, second, third and fourth embodiments described above, a device using liquid crystal is exemplified as an electro-optical device, but the present disclosure is not limited thereto. That is, any electro-optical device may be used as long as it uses an electro-optical material whose optical characteristics change with electrical energy. Note that an electro-optical material is a material whose optical characteristics, such as transmittance and brightness, change with the supply of an electrical signal, such as a current signal or a voltage signal. For example, the present disclosure may be applied to a display panel using light-emitting elements, such as organic electroluminescent (EL), inorganic electroluminescent, or light-emitting polymer, in the same manner as in the above-described embodiments.
また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上述した各実施形態と同様に本開示が適用され得る。更に、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上述した各実施形態と同様に本開示が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネルなど各種の電気光学装置に対しても上述した各実施形態と同様に本開示が適用され得る。 The present disclosure may also be applied to an electrophoretic display panel that uses, as the electro-optical material, microcapsules containing a colored liquid and white particles dispersed in the liquid, in the same manner as in the above-mentioned embodiments. Furthermore, the present disclosure may also be applied to a twist ball display panel that uses, as the electro-optical material, twist balls that are painted in different colors for areas with different polarities, in the same manner as in the above-mentioned embodiments. The present disclosure may also be applied to various electro-optical devices, such as a toner display panel that uses black toner as the electro-optical material, in the same manner as in the above-mentioned embodiments.
＜応用例＞
本開示は、各種の電子機器に利用され得る。図１４から図１６は、本開示の適用対象となる電子機器の具体的な形態を例示するものである。
<Application Examples>
The present disclosure can be used in various electronic devices. Figures 14 to 16 show examples of specific forms of electronic devices to which the present disclosure can be applied.
図１４は、電子機器の一例を示す説明図である。なお、図１４は、電気光学装置１を採用した可搬型のパーソナルコンピューター２０００の斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを有する。
Figure 14 is an explanatory diagram showing an example of an electronic device. Note that Figure 14 is a perspective view of a portable
図１５は、電子機器の他の例を示す説明図である。なお、図１５は、携帯電話機３０００の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを有する。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
Figure 15 is an explanatory diagram showing another example of an electronic device. Note that Figure 15 is a perspective view of a
図１６は、電子機器の他の例を示す説明図である。なお、図１６は、電気光学装置１を採用した投射型表示装置４０００の構成を示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。図１６に示す電気光学装置１Ｒは、赤色の表示色に対応する電気光学装置１であり、電気光学装置１Ｇは、緑の表示色に対応する電気光学装置１であり、電気光学装置１Ｂは、青色の表示色に対応する電気光学装置１である。
Figure 16 is an explanatory diagram showing another example of an electronic device. Note that Figure 16 is a schematic diagram showing the configuration of a
即ち、投射型表示装置４０００は、赤、緑及び青の表示色に各々対応する３個の電気光学装置１Ｒ、１Ｇ、１Ｂを有する。照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１Ｒ、１Ｇ、１Ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１Ｒ、１Ｇ、１Ｂからの出射光を合成して投射面４００４に投射する。即ち、本開示は、液晶プロジェクターにも適用可能である。
That is, the
なお、本開示が適用される電子機器としては、図１、及び図１４から図１６に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。更に、プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。 Note that examples of electronic devices to which the present disclosure can be applied include the devices illustrated in FIG. 1 and FIG. 14 to FIG. 16 as well as personal digital assistants (PDAs). Other examples include digital still cameras, televisions, video cameras, car navigation devices, in-vehicle displays (instrument panels), electronic organizers, electronic paper, calculators, word processors, workstations, videophones, and POS terminals. Further examples include printers, scanners, copiers, video players, and devices equipped with touch panels.
＜実施形態及び各変形例の少なくとも１つから把握される態様＞
本開示は、上述した実施形態及び変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の態様で実現することができる。例えば、本開示は、以下の態様によっても実現可能である。以下に記載した各態様中の技術的特徴に対応する上記実施形態中の技術的特徴は、本開示の課題の一部又は全部を解決するために、或いは本開示の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
<Aspects grasped from at least one of the embodiment and each modified example>
The present disclosure is not limited to the above-mentioned embodiments and modifications, and can be realized in various aspects without departing from the spirit of the present disclosure. For example, the present disclosure can also be realized in the following aspects. The technical features in the above-mentioned embodiments corresponding to the technical features in each aspect described below can be appropriately replaced or combined in order to solve some or all of the problems of the present disclosure or to achieve some or all of the effects of the present disclosure. Furthermore, if the technical feature is not described as essential in this specification, it can be appropriately deleted.
本開示の電気光学装置は、第１から第Ｋ系列に区分されるＫ本のデータ線を１グループとする複数のグループを含むＭ本のデータ線と、走査線と、前記Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する。Ｋは２以上の整数であり、ＭはＫよりも大きい整数である。また、本開示の電子光学機器は、前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧が時分割多重された映像信号が供給される信号線と、前記Ｋ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有する。前記選択回路は、各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、第１から第Ｋ系列の第２選択信号線と、を有する。前記選択回路は、更に、前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じて前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと、バッファー回路群と、を有する。前記バッファー回路群は、前記各系列に各々対応するＫ個のバッファー回路を含む。前記Ｋ個のバッファー回路のうちの第ｋ系列のバッファー回路の入力端は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は第ｋ系列の前記第２選択信号線に接続される。ｋは１～Ｋまでの整数の何れかである。本態様によれば、スイッチ毎にバッファー回路を配置しないので、バッファー回路の配置が容易になり、高精細化及び狭ピッチ化への対応が可能となる。また、複数のバッファー回路により同系列に属する複数のスイッチが駆動されるので、当該複数のバッファー回路の出力の遅延のばらつきが補正され、表示ムラが抑制される。このように、本態様によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。 The electro-optical device of the present disclosure has M data lines including a plurality of groups, each group being made up of K data lines divided into a first to a Kth series, a scanning line, and a pixel circuit provided at each intersection of the M data lines and the scanning line. K is an integer of 2 or more, and M is an integer greater than K. The electro-optical device of the present disclosure also has a signal line provided corresponding to the K data lines, to which a video signal is supplied in which a data voltage supplied to the K data lines is time-division multiplexed, and a selection circuit that selects at least one data line from the K data lines to be a destination of the video signal supplied to the signal line in response to a selection signal of the corresponding series. The selection circuit has first selection signal lines of the first to Kth series, each of which is given a selection signal of a different series, and second selection signal lines of the first to Kth series. The selection circuit further includes M switches provided corresponding to the M data lines, which switch between connection and non-connection of the signal lines and the corresponding data lines in response to a selection signal provided from the second selection signal line corresponding to the series of the corresponding data lines among the first to K series of second selection signal lines, and a buffer circuit group. The buffer circuit group includes K buffer circuits corresponding to each of the series. An input terminal of the kth series of buffer circuits among the K series of buffer circuits is connected to the first selection signal line of the kth series, and an output terminal of the kth series of buffer circuits is connected to the second selection signal line of the kth series. k is any integer from 1 to K. According to this aspect, since a buffer circuit is not arranged for each switch, the arrangement of the buffer circuits is easy, and it is possible to respond to high definition and narrow pitch. In addition, since multiple switches belonging to the same series are driven by multiple buffer circuits, the variation in delay of the output of the multiple buffer circuits is corrected, and display unevenness is suppressed. In this way, according to this aspect, it is possible to respond to high definition and narrow pitch while avoiding the occurrence of display unevenness.
より好ましい態様の電気光学装置においては、前記バッファー回路群は、Ｋ×Ｐ本のデータ線毎に設けられてもよい。なお、Ｐは２以上の整数である。本態様によれば、データ線の系列数Ｋに応じてＰの値を適切に設定することで、バッファー回路の配置を容易にしつつ、表示ムラの抑制を実現できる。 In a more preferred embodiment of the electro-optical device, the buffer circuit group may be provided for each K×P number of data lines, where P is an integer equal to or greater than 2. According to this embodiment, by appropriately setting the value of P according to the number K of data line series, it is possible to easily arrange the buffer circuits while suppressing display unevenness.
更に好ましい態様の電気光学装置においては、前記Ｋ系列の第２選択信号線を分割する分離部がＫ×Ｐ×Ｑ本のデータ線毎に設けられてもよい。なお、Ｑは２以上の整数である。本態様によれば、第２選択信号線群が適時分割されるので、バッファー回路の出力の遅延差による貫通電流が抑制され、バッファー回路の電圧降下が抑制される。 In a further preferred embodiment of the electro-optical device, a separation section for dividing the K series of second selection signal lines may be provided for each of K x P x Q data lines, where Q is an integer equal to or greater than 2. According to this embodiment, the second selection signal line group is divided at appropriate times, so that the through current caused by the delay difference in the output of the buffer circuit is suppressed, and the voltage drop in the buffer circuit is suppressed.
更に好ましい態様の電気光学装置においては、電気光学装置全体でＱの値が一定である必要はなく、前記第１選択信号線の入力端に近い側と遠い側とで前記Ｑの値が異なってもよい。具体的には、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱの値を大きくすることで、バッファー回路間の貫通電流を効果的に抑制し、バッファー回路の電圧降下を効果的に抑制することが可能になる。また、バッファー回路群を単位とした映像補正等も対応しやすくなる。 In a further preferred embodiment of the electro-optical device, the Q value does not need to be constant throughout the entire electro-optical device, and the Q value may differ between the side closer to the input end of the first selection signal line and the side farther from it. Specifically, by increasing the Q value from the side closer to the input end of the first selection signal line toward the side farther from it, it becomes possible to effectively suppress the through current between the buffer circuits and to effectively suppress the voltage drop in the buffer circuits. It also becomes easier to handle image correction and the like on a per-buffer-circuit basis.
更に好ましい態様の電気光学装置においては、前記バッファー回路群において、第Ｉ系列のバッファー回路の隣に第Ｊ系列のバッファー回路が配置されてもよい。なお、Ｉは１～Ｋの整数の何れかであり、Ｊは＝１～Ｋ、且つＩとの差が１より大きい整数である。本態様によれば、各系列における第２選択信号線の配線寄生容量が略等しくなり、表示ムラが抑制される。 In a further preferred embodiment of the electro-optical device, a J-th series buffer circuit may be disposed adjacent to an I-th series buffer circuit in the buffer circuit group. Here, I is any integer from 1 to K, and J is an integer between 1 and K whose difference from I is greater than 1. According to this embodiment, the wiring parasitic capacitances of the second selection signal lines in each series are approximately equal, suppressing display unevenness.
更に好ましい態様の電気光学装置においては、前記走査線を駆動する走査線駆動回路の電源と前記バッファー回路群の電源とが分離されていてもよい。本態様によれば、バッファー回路の電源ノイズが走査線電位に重畳されず、走査線の選択電位が安定するので、画素の信号書き込み能力を損なわない。また、走査線の保持電位を安定するので、画素リークの発生が抑止され、良好な表示を実現できる。 In a further preferred embodiment of the electro-optical device, the power supply for the scanning line driving circuit that drives the scanning lines may be separate from the power supply for the buffer circuit group. According to this embodiment, power supply noise from the buffer circuit is not superimposed on the scanning line potential, and the selection potential of the scanning lines is stabilized, so that the signal writing capability of the pixels is not impaired. In addition, since the holding potential of the scanning lines is stabilized, the occurrence of pixel leakage is suppressed, and a good display can be achieved.
また、本開示の電子機器は、上記何れかの態様の電気光学装置を有する。本態様によっても、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。 The electronic device disclosed herein has an electro-optical device according to any one of the above aspects. This aspect also makes it possible to achieve high definition and narrow pitch while avoiding display unevenness.
１、１Ｂ、１Ｇ、１Ｒ…電気光学装置、１００…電気光学パネル、１１０Ｒ…第１走査線駆動回路、１１０Ｌ…第２走査線駆動回路、１２０…走査線、１２２…データ線、１４０Ａ、１４０Ｂ、１４０Ｃ、１４０Ｄ、１４０Ｅ、１４０Ｆ、１４０Ｇ…選択回路、１５０…信号生成部、１６０…実装端子群、１７０…信号線、２００…駆動用集積回路、３００…フレキシブル回路基板、１４１０…第１選択信号線群、１４２０…第２選択信号線群、１４３０Ａ、１４３０Ｂ、１４３０Ｃ…バッファー回路群、１４４０Ａ、１４４０Ｂ…スイッチアレイ、ＢＵＦ、ＢＵＦ１～ＢＵＦ８…バッファー回路、ＳＷ、ＳＷ１～ＳＷ８…スイッチ、ＩＮＶ１，ＩＮＶ２…インバーター、１４５０…分離部、２０００…パーソナルコンピューター、２００１…電源スイッチ、２００２…キーボード、２０１０…本体部、３０００…携帯電話機、３００１…操作ボタン、３００２…スクロールボタン、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面、ＰＸ…画素回路。 1, 1B, 1G, 1R... electro-optical device, 100... electro-optical panel, 110R... first scanning line driving circuit, 110L... second scanning line driving circuit, 120... scanning line, 122... data line, 140A, 140B, 140C, 140D, 140E, 140F, 140G... selection circuit, 150... signal generation unit, 160... mounting terminal group, 170... signal line, 200... driving integrated circuit, 300... flexible circuit board, 1410... first selection signal line group, 1420... second selection signal line group, 1430A, 1430B, 1430C... buffer circuit group, 144 0A, 1440B...switch array, BUF, BUF1 to BUF8...buffer circuit, SW, SW1 to SW8...switch, INV1, INV2...inverter, 1450...separation section, 2000...personal computer, 2001...power switch, 2002...keyboard, 2010...main body, 3000...mobile phone, 3001...operation button, 3002...scroll button, 4000...projection display device, 4001...illumination optical system, 4002...illumination device, 4003...projection optical system, 4004...projection surface, PX...pixel circuit.
Claims (5)
る複数のグループを含むＭ（ＭはＫよりも大きい整数）本のデータ線と、走査線と、前記
Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置
において、
前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧
が時分割多重された映像信号が供給される信号線と、
前記Ｍ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少
なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有
し、
前記選択回路は、
各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、
第１から第Ｋ系列の第２選択信号線と、
前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のう
ち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じ
て前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと
、
バッファー回路群と、を有し、
前記バッファー回路群は、
前記各系列に各々対応するＫ個のバッファー回路を含み、
前記Ｋ個のバッファー回路のうちの第ｋ（ｋ＝１～Ｋ）系列のバッファー回路の入力端
は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は
第ｋ系列の前記第２選択信号線に接続され、
前記バッファー回路群は、Ｋ×Ｐ（Ｐは２以上の整数）本のデータ線毎に設けられ、
前記Ｋ系列の第２選択信号線を分割する分離部がＫ×Ｐ×Ｑ（Ｑは２以上の整数）本の
データ線毎に設けられる、
電気光学装置。 An electro-optical device having M (M is an integer greater than K) data lines including a plurality of groups, each group consisting of K data lines divided into first to Kth series (K is an integer equal to or greater than 2), scanning lines, and pixel circuits provided at each intersection of the M data lines and the scanning lines,
a signal line provided corresponding to the K data lines, to which a video signal obtained by time-division multiplexing data voltages supplied to the K data lines is supplied;
a selection circuit that selects, from among the M data lines, at least one data line to which a video signal supplied to the signal line is to be supplied in response to a selection signal of a corresponding series;
The selection circuit includes:
a first selection signal line having a first to a Kth series of first selection signal lines each receiving a selection signal of a different series;
a first to a Kth series of second selection signal lines;
M switches are provided corresponding to the M data lines, and switch between connection and non-connection of the signal lines and the corresponding data lines in response to a selection signal provided from a second selection signal line corresponding to a series of the corresponding data lines among the first to K series of second selection signal lines;
a buffer circuit group;
The buffer circuit group includes:
K buffer circuits each corresponding to each of the series;
an input end of a k-th (k=1 to K) series buffer circuit among the K buffer circuits is connected to the first selection signal line of the k-th series, and an output end of the k-th series buffer circuit is connected to the second selection signal line of the k-th series ;
the buffer circuit group is provided for each K×P (P is an integer equal to or greater than 2) data lines,
The K-series second selection signal lines are divided into K×P×Q (Q is an integer of 2 or more) division sections.
Provided for each data line ,
Electro-optical device.
載の電気光学装置。 The electro-optical device according to claim 1 , wherein the value of Q differs between a side closer to the input end of the first selection signal line and a side farther from the input end.
る複数のグループを含むＭ（ＭはＫよりも大きい整数）本のデータ線と、走査線と、前記M (M is an integer greater than K) data lines including a plurality of groups, a scan line, and
Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置and a pixel circuit provided at each intersection of M data lines and the scanning lines.
において、In
前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧A data voltage supply circuit is provided corresponding to the K data lines, and the data voltage supply circuit is provided corresponding to the K data lines.
が時分割多重された映像信号が供給される信号線と、a signal line to which a time-division multiplexed video signal is supplied;
前記Ｍ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少Among the M data lines, a small number of data lines are selected as destinations of the video signals supplied to the signal lines.
なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有A selection circuit for selecting at least one data line in response to a selection signal of a corresponding series.
し、death,
前記選択回路は、The selection circuit includes:
各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、a first selection signal line having a first to a Kth series of first selection signals each of which is supplied with a selection signal of a different series;
第１から第Ｋ系列の第２選択信号線と、First to Kth series of second selection signal lines;
前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうAmong the first to K series of second selection signal lines, which are provided corresponding to the M data lines,
ち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じIn response to a selection signal provided from the second selection signal line corresponding to the corresponding data line series,
て前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチとM switches for switching between connection and non-connection between the signal lines and the corresponding data lines;
、,
バッファー回路群と、を有し、a buffer circuit group;
前記バッファー回路群は、The buffer circuit group includes:
前記各系列に各々対応するＫ個のバッファー回路を含み、K buffer circuits each corresponding to each of the series;
前記Ｋ個のバッファー回路のうちの第ｋ（ｋ＝１～Ｋ）系列のバッファー回路の入力端The input terminal of the kth (k=1 to K) series of buffer circuits among the K buffer circuits
は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端はis connected to the first selection signal line of the kth series, and the output terminal of the buffer circuit of the kth series is
第ｋ系列の前記第２選択信号線に接続され、connected to the second selection signal line of the kth series,
前記バッファー回路群において、第Ｉ（Ｉ＝１～Ｋ）系列のバッファー回路の隣に第ＪIn the buffer circuit group, a Jth series buffer circuit is disposed adjacent to an Ith series (I=1 to K).
（Ｊ＝１～Ｋ、且つＩとＪの差は１より大きい）系列のバッファー回路が配置される、A series of buffer circuits (J=1 to K, and the difference between I and J is greater than 1) are arranged.
電気光学装置。Electro-optical device.
る複数のグループを含むＭ（ＭはＫよりも大きい整数）本のデータ線と、走査線と、前記M (M is an integer greater than K) data lines including a plurality of groups, a scan line, and
Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置and a pixel circuit provided at each intersection of M data lines and the scanning lines.
において、In
前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧A data voltage supply circuit is provided corresponding to the K data lines, and the data voltage supply circuit is provided corresponding to the K data lines.
が時分割多重された映像信号が供給される信号線と、a signal line to which a time-division multiplexed video signal is supplied;
前記Ｍ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少Among the M data lines, a small number of data lines are selected as destinations of the video signals supplied to the signal lines.
なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有A selection circuit for selecting at least one data line in response to a selection signal of a corresponding series.
し、death,
前記選択回路は、The selection circuit includes:
各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、a first selection signal line having a first to a Kth series of first selection signals each of which is supplied with a selection signal of a different series;
第１から第Ｋ系列の第２選択信号線と、First to Kth series of second selection signal lines;
前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうAmong the first to K series of second selection signal lines, which are provided corresponding to the M data lines,
ち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じIn response to a selection signal provided from the second selection signal line corresponding to the corresponding data line series,
て前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチとM switches for switching between connection and non-connection between the signal lines and the corresponding data lines;
、,
バッファー回路群と、を有し、a buffer circuit group;
前記バッファー回路群は、The buffer circuit group includes:
前記各系列に各々対応するＫ個のバッファー回路を含み、K buffer circuits each corresponding to each of the series;
前記Ｋ個のバッファー回路のうちの第ｋ（ｋ＝１～Ｋ）系列のバッファー回路の入力端The input terminal of the kth (k=1 to K) series of buffer circuits among the K buffer circuits
は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端はis connected to the first selection signal line of the kth series, and the output terminal of the buffer circuit of the kth series is
第ｋ系列の前記第２選択信号線に接続され、connected to the second selection signal line of the kth series,
前記走査線を駆動する走査線駆動回路の電源と前記バッファー回路群の電源とが分離さThe power supply for the scanning line driving circuit that drives the scanning lines is separated from the power supply for the buffer circuits.
れている、It is being
電気光学装置。Electro-optical device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020053852A JP7501030B2 (en) | 2020-03-25 | 2020-03-25 | Electro-optical device and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020053852A JP7501030B2 (en) | 2020-03-25 | 2020-03-25 | Electro-optical device and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021156913A JP2021156913A (en) | 2021-10-07 |
| JP7501030B2 true JP7501030B2 (en) | 2024-06-18 |
Family
ID=77917634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020053852A Active JP7501030B2 (en) | 2020-03-25 | 2020-03-25 | Electro-optical device and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7501030B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012102229A1 (en) | 2011-01-24 | 2012-08-02 | シャープ株式会社 | Display device and method of driving the same |
| US20170092198A1 (en) | 2015-09-25 | 2017-03-30 | Lg Display Co., Ltd. | Display device and method of driving the same |
| US20170192573A1 (en) | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Touch sensor integrated type display device |
-
2020
- 2020-03-25 JP JP2020053852A patent/JP7501030B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012102229A1 (en) | 2011-01-24 | 2012-08-02 | シャープ株式会社 | Display device and method of driving the same |
| US20170092198A1 (en) | 2015-09-25 | 2017-03-30 | Lg Display Co., Ltd. | Display device and method of driving the same |
| US20170192573A1 (en) | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Touch sensor integrated type display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021156913A (en) | 2021-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074335B2 (en) | Electrooptical device and electronic apparatus | |
| US20150161927A1 (en) | Driving apparatus with 1:2 mux for 2-column inversion scheme | |
| JP6911406B2 (en) | Pixel circuits, electro-optics and electronic devices | |
| US9111496B2 (en) | Electro-optic device and electronic apparatus with a control signal including a precharge period | |
| US20180059464A1 (en) | Electro-optical device, electronic apparatus, and control method of electro-optical device | |
| US10403197B2 (en) | Gate driver IC, chip-on-film substrate, and display apparatus | |
| US10586506B2 (en) | Display device with low power consumption | |
| JP4100383B2 (en) | Image signal processing apparatus, image signal processing method, electro-optical device, and electronic apparatus | |
| JP4702114B2 (en) | Demultiplexer, electro-optical device and electronic apparatus | |
| JP7501030B2 (en) | Electro-optical device and electronic device | |
| KR102534176B1 (en) | Display driver decreasing power consumption and display device including the same | |
| JP7124341B2 (en) | electro-optical devices and electronic devices | |
| JP6354355B2 (en) | Electro-optical device, electronic apparatus, and control method of electro-optical device | |
| US11462166B2 (en) | Display apparatus | |
| JP2015087459A (en) | Electro-optic device and electronic apparatus | |
| CN115485761A (en) | Pixel circuit for light emitting element | |
| JP2005148679A (en) | Display element, display device, semiconductor integrated circuit, and electronic equipment | |
| JP5401851B2 (en) | Electro-optical device and electronic apparatus | |
| JP7501062B2 (en) | Electro-optical device and electronic device | |
| JP2007279590A (en) | Electro-optical device and electronic equipment | |
| CN107016958B (en) | Electro-optical device and method for controlling electro-optical device | |
| JP7300496B2 (en) | Display device including multiplexer | |
| US20170270875A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP7467991B2 (en) | Electro-optical device and electronic device | |
| TWI834387B (en) | Driving circuit for led panel and led panel thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7501030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |