JP7499644B2

JP7499644B2 - Multi-output driver circuit

Info

Publication number: JP7499644B2
Application number: JP2020141590A
Authority: JP
Inventors: 昇仁田
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2020-08-25
Filing date: 2020-08-25
Publication date: 2024-06-14
Anticipated expiration: 2040-08-25
Also published as: JP2022037447A

Description

本発明の実施形態は、多出力駆動回路に関する。 An embodiment of the present invention relates to a multi-output drive circuit.

所定量の液体を所定の位置に供給する液体吐出装置が知られている。液体吐出装置は、例えばインクジェットプリンタ、３Ｄプリンタ、分注装置などに搭載する。インクジェットプリンタは、インクの液滴をインクジェットヘッドから吐出して、記録媒体等の表面に画像等を印刷する。３Ｄプリンタは、造形材の液滴を造形材吐出ヘッドから吐出し、硬化させて、三次元造形物を形成する。分注装置は、試料の液滴を吐出して複数の容器等へ所定量供給する。 Liquid ejection devices that supply a predetermined amount of liquid to a predetermined position are known. Liquid ejection devices are mounted on, for example, inkjet printers, 3D printers, and dispensing devices. Inkjet printers eject droplets of ink from an inkjet head to print images, etc., on the surface of a recording medium, etc. 3D printers eject droplets of modeling material from a modeling material ejection head, harden them, and form a three-dimensional object. Dispensing devices eject droplets of a sample and supply a predetermined amount to multiple containers, etc.

液体吐出ヘッドの一つであるマルチノズルのインクジェットヘッドは、ドットを形成するためのノズルとアクチュエーターを備えるチャネルを複数有している。各チャネルのアクチュエーターは、多出力の液体吐出ヘッド駆動回路によって個々に駆動させる。アクチュエーターに与える駆動波形は、駆動回路のＯＮ抵抗とアクチュエーターの静電容量で決まるか、或いはＯＮ／ＯＦＦ制御とは別に駆動波形を決める回路を追加するか、の何れかであった。しかしながら、前者の場合は駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を受けて、吐出特性が変化してしまう欠点がある。また、後者の場合は、大出力の駆動電流パスに直列に複数の回路が配置され、駆動回路となる半導体基板の面積が大きくなる欠点がある。 A multi-nozzle inkjet head, which is one type of liquid ejection head, has multiple channels equipped with nozzles and actuators for forming dots. The actuators of each channel are driven individually by a multi-output liquid ejection head drive circuit. The drive waveform given to the actuator is either determined by the ON resistance of the drive circuit and the electrostatic capacitance of the actuator, or a circuit that determines the drive waveform is added separately from the ON/OFF control. However, in the former case, there is a drawback that the ejection characteristics change due to the influence of the variation in characteristics between semiconductor wafers, for example, of the semiconductor substrate that forms the drive circuit, and the change in characteristics due to the temperature during operation. In addition, in the latter case, multiple circuits are arranged in series in a high-output drive current path, and the area of the semiconductor substrate that serves as the drive circuit becomes large.

特開２００６－９６００７号公報JP 2006-96007 A 特開２００１－１９１５３１号公報JP 2001-191531 A 特開２００３－５８２６４号公報JP 2003-58264 A 特開平１０－１３８４８４号公報Japanese Patent Application Laid-Open No. 10-138484

本発明が解決しようとする課題は、駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した出力をすることのできる多出力駆動回路を提供することにある。 The problem that this invention aims to solve is to provide a multi-output drive circuit that can provide a stable output by suppressing the effects of variations in characteristics of the semiconductor substrate on which the drive circuit is formed, such as between semiconductor wafers, and changes in characteristics due to temperature during operation.

本発明の実施形態の液体吐出ヘッド駆動回路は、多出力駆動回路、第１のカレントミラー回路、複数の第２のトランジスタ、第２のカレントミラー回路を備える。多出力駆動回路は、共通の半導体基板上に形成した複数の第１のトランジスタを、配列方向に従って複数にグループ分けしている。第１のカレントミラー回路は、第１のトランジスタの各グループに、第１のリファレンス電流を受ける第１のダイオードをグループ内の各第１のトランジスタに共通に、且つ、該当グループの近傍に設けている。複数の第２のトランジスタは、半導体基板上に集合配置され、各グループの第１のダイオードに各々接続され、第１のリファレンス電流を供給する。第２のカレントミラー回路は、複数の第２のトランジスタに第２のリファレンス電流を与える第２のダイオードを複数の第２のトランジスタの近傍に設けている。 A liquid ejection head driving circuit according to an embodiment of the present invention includes a multi-output driving circuit, a first current mirror circuit, a plurality of second transistors, and a second current mirror circuit. The multi-output driving circuit divides a plurality of first transistors formed on a common semiconductor substrate into a plurality of groups according to the arrangement direction. The first current mirror circuit provides a first diode for receiving a first reference current in each group of first transistors , the first diode being common to each first transistor in the group and located near the corresponding group. The second transistors are arranged in a group on the semiconductor substrate, and are respectively connected to the first diodes of each group to supply the first reference current. The second current mirror circuit provides a second diode for providing a second reference current to the second transistors, located near the second transistors.

第１実施形態に従うインクジェットヘッド駆動回路を備えたインクジェットプリンタの全体構成図である。1 is an overall configuration diagram of an inkjet printer including an inkjet head drive circuit according to a first embodiment; 上記インクジェットヘッドプリンタが備えるインクジェットヘッドの斜視図である。FIG. 2 is a perspective view of an inkjet head included in the inkjet head printer. 上記インクジェットヘッドのアクチュエーター基板の部分断面図である。FIG. 2 is a partial cross-sectional view of an actuator substrate of the inkjet head. 上記インクジェットヘッドのインクを吐出する動作を説明する図である。3A to 3C are diagrams illustrating the ink ejection operation of the inkjet head. 上記インクジェットプリンタの制御系のブロック構成図である。FIG. 2 is a block diagram of a control system of the inkjet printer. 上記インクジェットヘッド駆動回路の全体構成図である。FIG. 2 is an overall configuration diagram of the inkjet head drive circuit. アクチュエーター駆動回路の回路図である。FIG. 2 is a circuit diagram of an actuator drive circuit. 駆動用トランジスタのＯＮ／ＯＦＦと駆動波形を説明する図である。4A and 4B are diagrams for explaining ON/OFF states of a driving transistor and driving waveforms. 第２実施形態に従うインクジェットヘッド駆動回路が備える複数のカレントミラー回路の半導体基板上の配置を説明する図である。13 is a diagram illustrating the arrangement, on a semiconductor substrate, of a plurality of current mirror circuits included in an inkjet head drive circuit according to a second embodiment. FIG. 上記インクジェットヘッド駆動回路の第１のカレントミラー回路の回路図である。FIG. 4 is a circuit diagram of a first current mirror circuit of the inkjet head driving circuit. 上記インクジェットヘッド駆動回路の第２及び第３のカレントミラー回路の回路図である。5 is a circuit diagram of second and third current mirror circuits of the inkjet head driving circuit. FIG.

以下、実施形態に従う多出力駆動回路について、添付図面を参照しながら詳述する。なお、各図において、同一構成は同一の符号を付している。 The multi-output drive circuit according to the embodiment will be described in detail below with reference to the attached drawings. Note that the same components are denoted by the same reference numerals in each drawing.

（第１実施形態）
マルチノズルの液体吐出装置１を搭載した画像形成装置として、記録媒体に画像を印刷するインクジェットプリンタ１０を説明する。図１は、インクジェットプリンタ１０の概略構成を示す。インクジェットプリンタ１０の筐体１１の内部に、記録媒体の一例であるシートＳを収納するカセット１２、シートＳの上流搬送路１３、カセット１２内から取り出したシートＳを搬送する搬送ベルト１４、搬送ベルト１４上のシートＳに向けてインクの液滴を吐出するインクジェットヘッド１００～１０３、シートＳの下流搬送路１５、排出トレイ１６、及び制御基板１７を配置する。ユーザーインターフェイスである操作部１８は、筐体１１の上部側に配置する。インクジェットヘッド１００は、液体吐出ヘッドの一例である。 First Embodiment
An inkjet printer 10 that prints an image on a recording medium will be described as an image forming apparatus equipped with a multi-nozzle liquid ejection device 1. FIG. 1 shows a schematic configuration of the inkjet printer 10. Inside a housing 11 of the inkjet printer 10, a cassette 12 that stores a sheet S, which is an example of a recording medium, an upstream transport path 13 for the sheet S, a transport belt 14 that transports the sheet S taken out of the cassette 12, inkjet heads 100 to 103 that eject ink droplets toward the sheet S on the transport belt 14, a downstream transport path 15 for the sheet S, a discharge tray 16, and a control board 17 are arranged. An operation unit 18 that is a user interface is arranged on the upper side of the housing 11. The inkjet head 100 is an example of a liquid ejection head.

シートＳに印刷する画像データは、例えば外部接続機器であるコンピュータ２００で生成する。コンピュータ２００で生成した画像データは、ケーブル２０１、コネクタ２０２，２０３を通してインクジェットプリンタ１０の制御基板１７に送る。 The image data to be printed on the sheet S is generated, for example, by a computer 200, which is an externally connected device. The image data generated by the computer 200 is sent to the control board 17 of the inkjet printer 10 via a cable 201 and connectors 202 and 203.

ピックアップローラ２０４は、カセット１２からシートＳを一枚ずつ上流搬送路１３へ供給する。上流搬送路１３は、送りローラ対１３１、１３２と、シート案内板１３３、１３４で構成する。シートＳは、上流搬送路１３を経由して、搬送ベルト１４の上面に送る。図中の矢印１０４は、カセット１２から搬送ベルト１４へのシートＳの搬送経路を示す。 The pickup roller 204 supplies the sheets S one by one from the cassette 12 to the upstream conveying path 13. The upstream conveying path 13 is composed of a pair of feed rollers 131, 132 and sheet guide plates 133, 134. The sheets S are fed via the upstream conveying path 13 to the upper surface of the conveying belt 14. The arrow 104 in the figure indicates the conveying path of the sheets S from the cassette 12 to the conveying belt 14.

搬送ベルト１４は、表面に多数の貫通孔を形成した網状の無端ベルトである。駆動ローラ１４１、従動ローラ１４２，１４３の３本のローラは、搬送ベルト１４を回転自在に支持する。モータ２０５は、駆動ローラ１４１を回転することによって搬送ベルト１４を回転させる。モータ２０５は、駆動装置の一例である。図中１０５は、搬送ベルト１４の回転方向を示す。搬送ベルト１４の裏面側に、負圧容器２０６を配置する。負圧容器２０６は、減圧用のファン２０７と連結する。ファン２０７は、形成する気流によって負圧容器２０６内を負圧にし、搬送ベルト１４の上面にシートＳを吸着保持させる。図中１０６は、気流の流れを示す。 The conveyor belt 14 is a mesh-like endless belt with many through holes formed on its surface. Three rollers, a drive roller 141 and driven rollers 142 and 143, support the conveyor belt 14 so that it can rotate freely. A motor 205 rotates the conveyor belt 14 by rotating the drive roller 141. The motor 205 is an example of a drive device. In the figure, 105 indicates the direction of rotation of the conveyor belt 14. A negative pressure container 206 is disposed on the back side of the conveyor belt 14. The negative pressure container 206 is connected to a fan 207 for reducing pressure. The fan 207 creates a negative pressure inside the negative pressure container 206 by forming an airflow, and adsorbs and holds the sheet S on the upper surface of the conveyor belt 14. In the figure, 106 indicates the flow of the airflow.

インクジェットヘッド１００～１０３は、搬送ベルト１４上に吸着保持したシートＳに対して、例えば１ｍｍの僅かな隙間を介して対向するように配置する。インクジェットヘッド１００～１０３は、シートＳに向けてインクの液滴を夫々吐出する。インクジェットヘッド１００～１０３は、下方をシートＳが通過する際に画像を印刷する。各インクジェットヘッド１００～１０３は、吐出するインクの色が異なることを除けば、同じ構造である。インクの色は、例えば、シアン，マゼンタ，イエロー，ブラックである。 The inkjet heads 100-103 are positioned to face the sheet S, which is attracted and held on the conveyor belt 14, with a small gap of, for example, 1 mm between them. The inkjet heads 100-103 each eject ink droplets toward the sheet S. The inkjet heads 100-103 print images as the sheet S passes underneath them. Each of the inkjet heads 100-103 has the same structure, except that they eject different colors of ink. The ink colors are, for example, cyan, magenta, yellow, and black.

各インクジェットヘッド１００～１０３は、インク流路３１１～３１４を介してインクタンク３１５～３１８及びインク供給圧力調整装置３２１～３２４と夫々連結する。画像形成時、各インクタンク３１５～３１８のインクは、インク供給圧力調整装置３２１～３２４によって各インクジェットヘッド１００～１０３に供給する。 Each inkjet head 100-103 is connected to an ink tank 315-318 and an ink supply pressure regulator 321-324 via an ink flow path 311-314. During image formation, ink from each ink tank 315-318 is supplied to each inkjet head 100-103 by the ink supply pressure regulator 321-324.

画像形成後、搬送ベルト１４から下流搬送路１５へシートＳを送る。下流搬送路１５は、送りローラ対１５１，１５２，１５３，１５４と、シートＳの搬送経路を規定するシート案内板１５５，１５６で構成する。シートＳは、下流搬送路１５を経由し、排出口１５７から排出トレイ１６へ送る。図中矢印１０７は、シートＳの搬送経路を示す。 After the image is formed, the sheet S is sent from the conveyor belt 14 to the downstream conveyor path 15. The downstream conveyor path 15 is composed of pairs of feed rollers 151, 152, 153, and 154, and sheet guide plates 155 and 156 that define the conveyor path of the sheet S. The sheet S passes through the downstream conveyor path 15 and is sent from the discharge port 157 to the discharge tray 16. The arrow 107 in the figure indicates the conveyor path of the sheet S.

続いて、図２～図４を参照しながら、インクジェットヘッド１００の構成について説明する。インクジェットヘッド１０１～１０３は、インクジェットヘッド１００と同じ構造であるので詳しい説明は省略する。 Next, the configuration of the inkjet head 100 will be described with reference to Figures 2 to 4. Inkjet heads 101 to 103 have the same structure as inkjet head 100, so a detailed description will be omitted.

図２は、インクジェットヘッド１００の斜視図である。インクジェットヘッド１００は、液体吐出部の一例であるノズルヘッド部２、フレキシブルプリント配線板２１、中継基板２２を備えている。インクを吐出する各チャネルのノズル２３は、ノズルヘッド部２の下面に形成する。ノズル２３を形成したノズルプレートをノズルヘッド部２の下面に設けるようにしてもよい。ノズル２３は、ノズルヘッド部２の長手方向（Ｘ方向）に沿って例えば一列に配列する。さらにＹ方向にも配列してもよい。ノズル密度は、例えば１５０～１２００ｄｐｉの範囲内に設定する。各ノズル２３から吐出するインクは、インク供給管２４からノズルヘッド部２内に供給する。インク供給管２４は、インク流路３１１を介してインク供給圧力調整装置３２１に接続している（図１参照）。 Figure 2 is a perspective view of the inkjet head 100. The inkjet head 100 includes a nozzle head unit 2, which is an example of a liquid ejection unit, a flexible printed wiring board 21, and a relay board 22. Nozzles 23 for each channel that ejects ink are formed on the lower surface of the nozzle head unit 2. A nozzle plate on which the nozzles 23 are formed may be provided on the lower surface of the nozzle head unit 2. The nozzles 23 are arranged, for example, in a line along the longitudinal direction (X direction) of the nozzle head unit 2. They may also be arranged in the Y direction. The nozzle density is set, for example, within the range of 150 to 1200 dpi. The ink ejected from each nozzle 23 is supplied from the ink supply tube 24 into the nozzle head unit 2. The ink supply tube 24 is connected to an ink supply pressure adjustment device 321 via an ink flow path 311 (see Figure 1).

図３は、ノズルヘッド部２内のアクチュエーター基板２５の部分断面図である。図３に示すように、アクチュエーター基板２５は、ノズル２３と連通するインクの圧力室２６を備えている。インクの圧力室２６は、ノズル２３の配列に合わせて、少なくともチャネルの数だけ形成する。圧力室２６は、アクチュエーター基板２５の一面に例えばＺ方向に延びる凹状の溝を形成し、その上面を弾性板２７で封止している。アクチュエーター基板２５は、例えば絶縁性のセラミックス基板である。弾性板２７は、例えば絶縁性のセラミックス材で形成する。圧力室２６は、一端側がノズル２３に連通し、他端側が共通インク室２８に連通する。共通インク室２８は、例えばＸ方向に延びて各チャネルの圧力室２６と連通している。さらに、共通インク室２８に形成したインク供給口２９が、インク供給管２４と連通している。これにより、インクは、共通インク室２８を介して各チャネルの圧力室２６に供給する。 3 is a partial cross-sectional view of the actuator substrate 25 in the nozzle head unit 2. As shown in FIG. 3, the actuator substrate 25 has ink pressure chambers 26 that communicate with the nozzles 23. The ink pressure chambers 26 are formed in at least the number of channels in accordance with the arrangement of the nozzles 23. The pressure chambers 26 are formed in one surface of the actuator substrate 25 as concave grooves extending, for example, in the Z direction, and the upper surface of the pressure chambers 26 is sealed with an elastic plate 27. The actuator substrate 25 is, for example, an insulating ceramic substrate. The elastic plate 27 is, for example, formed of an insulating ceramic material. One end of the pressure chamber 26 communicates with the nozzles 23, and the other end communicates with a common ink chamber 28. The common ink chamber 28 extends, for example, in the X direction and communicates with the pressure chambers 26 of each channel. Furthermore, an ink supply port 29 formed in the common ink chamber 28 communicates with the ink supply tube 24. As a result, ink is supplied to the pressure chambers 26 of each channel via the common ink chamber 28.

アクチュエーター３は、弾性板２７の外面に配置する。静電容量性のアクチュエーター３は、圧電部材３１の両面に個別電極３２と共通電極３３を積層した構成である。個別電極３２は、複数のチャネルのうちインクを吐出させるチャネルに個別に駆動電圧を与える電極である。共通電極３３は、圧電部材３１を介して個別電極３２に対向し複数チャネル分結線して各チャネル共通の基準電位を与える電極である。圧電部材３１は、例えばチタン酸ジルコン酸鉛（ＰＺＴ）により形成し、個別電極３２に正の駆動電圧を与えたときに外側に膨らむように分極している。よって、図４に示すように、アクチュエーター３に駆動電圧を与えて充電すると、圧電部材３１が弾性板２７を外側に膨らませることで圧力室２６を拡張し、共通インク室２８からインクを引き込む。続いて、アクチュエーター３を放電すると、圧力室２６が元の状態に復帰して室内のインク圧が上昇し、ノズル２３からインクの液滴を吐出する。すなわち、引き打ちの駆動波形の一例である。但し、インクの吐出動作は、これに限るものではない。また、圧電部材３１を挟む個別電極３２と共通電極３３の位置を逆にしてもよい。その場合、圧電素子３１の分極方向や波形を発生させる順番なども変更するようにする。 The actuator 3 is disposed on the outer surface of the elastic plate 27. The electrostatic capacitive actuator 3 is configured by laminating individual electrodes 32 and common electrodes 33 on both sides of a piezoelectric member 31. The individual electrodes 32 are electrodes that individually apply a driving voltage to the channels that eject ink among the multiple channels. The common electrode 33 is an electrode that faces the individual electrodes 32 via the piezoelectric member 31 and is connected to the multiple channels to apply a common reference potential to each channel. The piezoelectric member 31 is formed, for example, from lead zirconate titanate (PZT) and is polarized so that it bulges outward when a positive driving voltage is applied to the individual electrode 32. Therefore, as shown in FIG. 4, when a driving voltage is applied to the actuator 3 to charge it, the piezoelectric member 31 bulges the elastic plate 27 outward, expanding the pressure chamber 26 and drawing in ink from the common ink chamber 28. Next, when the actuator 3 is discharged, the pressure chamber 26 returns to its original state, the ink pressure in the chamber increases, and ink droplets are ejected from the nozzle 23. That is, this is an example of a back-and-forth drive waveform. However, the ink ejection operation is not limited to this. In addition, the positions of the individual electrode 32 and the common electrode 33 that sandwich the piezoelectric member 31 may be reversed. In that case, the polarization direction of the piezoelectric element 31 and the order in which the waveforms are generated are also changed.

説明を図２に戻すと、各チャネルの個別電極３２及び共通電極３３は、フレキシブルプリント配線板２１に電気的に接続し、フレキシブルプリント配線板２１は中継基板２２に電気的に接続する。フレキシブルプリント配線板２１には、駆動用のＩＣ（Integrated Circuit）３４を搭載している（以下、駆動ＩＣと称す）。駆動ＩＣ３４は、インクジェットプリンタ１０の制御基板１７からのプリントデータを一時的に格納し、所定のタイミングでインクを吐出するように駆動電圧をアクチュエーター３に与える。 Returning to FIG. 2 for explanation, the individual electrodes 32 and common electrodes 33 of each channel are electrically connected to the flexible printed wiring board 21, which is electrically connected to the relay board 22. The flexible printed wiring board 21 is equipped with a driving IC (Integrated Circuit) 34 (hereinafter referred to as the driving IC). The driving IC 34 temporarily stores print data from the control board 17 of the inkjet printer 10, and applies a driving voltage to the actuator 3 so that ink is ejected at a predetermined timing.

図５は、インクジェットプリンタ１０の制御系のブロック構成図である。制御部としての制御基板１７は、ＣＰＵ１７０、ＲＯＭ１７１、ＲＡＭ１７２、入出力ポートであるＩ／Ｏポート１７３、画像メモリ１７４を搭載している。ＣＰＵ１７０は、Ｉ／Ｏポート１７３を通して、モータ２０５、インク供給圧力調整装置３２１～３２４、操作部１８、及び各種センサーを制御する。外部接続機器であるコンピュータ２００からの画像データは、Ｉ／Ｏポート１７３を通じて制御基板１７へ送信し、画像メモリ１７４に格納する。ＣＰＵ１７０は、画像メモリ１７４に格納した画像データを描画順に駆動回路３５に送信する。駆動回路３５は、駆動ＩＣ３４の中に含まれる（図２参照）。 Figure 5 is a block diagram of the control system of the inkjet printer 10. The control board 17, which serves as the control unit, is equipped with a CPU 170, a ROM 171, a RAM 172, an I/O port 173 which is an input/output port, and an image memory 174. The CPU 170 controls the motor 205, the ink supply pressure regulators 321-324, the operation unit 18, and various sensors through the I/O port 173. Image data from the computer 200, which is an externally connected device, is sent to the control board 17 through the I/O port 173 and stored in the image memory 174. The CPU 170 sends the image data stored in the image memory 174 to the drive circuit 35 in the order of drawing. The drive circuit 35 is included in the drive IC 34 (see Figure 2).

駆動回路３５は、プリントデータバッファ３６、デコーダ３７、駆動ドライバ３８を備えている。プリントデータバッファ３６は、画像データをチャネル毎に時系列に格納する。デコーダ３７は、チャネル毎にプリントデータバッファ３６に格納した画像データに基づいて、駆動ドライバ３８を制御する。駆動ドライバ３８は、デコーダ３７の制御に基づき、各チャネルのアクチュエーター３に駆動電圧を与える。 The drive circuit 35 includes a print data buffer 36, a decoder 37, and a drive driver 38. The print data buffer 36 stores image data for each channel in chronological order. The decoder 37 controls the drive driver 38 based on the image data stored in the print data buffer 36 for each channel. The drive driver 38 applies a drive voltage to the actuator 3 of each channel based on the control of the decoder 37.

図６は、液体吐出ヘッド駆動回路の一例であるインクジェットヘッド駆動回路４の全体構成を示している。インクジェットヘッド駆動回路４は、例えば駆動回路３５の一部である。インクジェットヘッド駆動回路４は、駆動回路基板４１，検出部４２，マイクロプロセッサ４３、Ａ／Ｄコンバータ４４、Ｄ／Ａコンバータ４５、増幅回路４６，４７などを備えている。駆動回路基板４１に、各チャネルのアクチュエーター３に駆動電圧を与える多出力駆動回路を形成している。すなわち、複数の静電容量性のアクチュエーター３を充放電させる充放電回路である。検出部４２は、多出力駆動回路の駆動用トランジスタ５１，５２と対になる検出用トランジスタ６１，６２を備える。マイクロプロセッサ４３、Ｄ／Ａコンバータ４５及び増幅回路４６，４７は、後述する調整部を構成する。 Figure 6 shows the overall configuration of the inkjet head drive circuit 4, which is an example of a liquid ejection head drive circuit. The inkjet head drive circuit 4 is, for example, a part of the drive circuit 35. The inkjet head drive circuit 4 includes a drive circuit board 41, a detection unit 42, a microprocessor 43, an A/D converter 44, a D/A converter 45, and amplifier circuits 46 and 47. A multi-output drive circuit that applies a drive voltage to the actuator 3 of each channel is formed on the drive circuit board 41. In other words, it is a charge/discharge circuit that charges and discharges multiple capacitive actuators 3. The detection unit 42 includes detection transistors 61 and 62 that are paired with the drive transistors 51 and 52 of the multi-output drive circuit. The microprocessor 43, the D/A converter 45, and the amplifier circuits 46 and 47 constitute an adjustment unit, which will be described later.

図７は、図６のインクジェットヘッド駆動回路４の中からアクチュエーター駆動回路５の部分を抜き出して示している。インクジェットヘッド駆動回路４は、アクチュエーター駆動回路５を少なくともチャネルの数だけ有している。まず、アクチュエーター駆動回路５の構成と回路の動作について、図７を参照しながら説明しておく。アクチュエーター駆動回路５は、ハイサイドの駆動用トランジスタ５１、ローサイドの駆動用トランジスタ５２を備える。ハイサイドの駆動用トランジスタ５１は、例えばＰチャンネルのＭＯＳトランジスタである。ローサイドの駆動用トランジスタ５２は、例えばＮチャンネルのＭＯＳトランジスタである。駆動用トランジスタ５１と駆動用トランジスタ５２は、ＮチャンネルとＰチャンネルで互いに極性は異なっているが、どちらもアクチュエーター３を駆動する「第１のトランジスタ」に該当する。 Figure 7 shows the actuator drive circuit 5 extracted from the inkjet head drive circuit 4 in Figure 6. The inkjet head drive circuit 4 has actuator drive circuits 5 at least as many as the number of channels. First, the configuration of the actuator drive circuit 5 and the operation of the circuit will be explained with reference to Figure 7. The actuator drive circuit 5 has a high-side drive transistor 51 and a low-side drive transistor 52. The high-side drive transistor 51 is, for example, a P-channel MOS transistor. The low-side drive transistor 52 is, for example, an N-channel MOS transistor. The drive transistors 51 and 52 are N-channel and P-channel, respectively, and have different polarities, but both correspond to the "first transistor" that drives the actuator 3.

ハイサイド及びローサイドの駆動用トランジスタ５１，５２は、互いのドレインを接続し、さらにアクチュエーター３の一方の端子と接続している。アクチュエーター３の一方の端子は、例えば個別電極３２である。アクチュエーター３の他方の端子は、例えば共通電極３３である。共通電極３３は、例えば電圧Ｖ０（例えば、０Ｖ）に接続する。ハイサイドの駆動用トランジスタ５１のソースは、第１の電位に接続する。第１の電位は、電圧Ｖ１（例えば、１５Ｖの正電圧）である。ローサイドの駆動用トランジスタ５２のソースは、第１の電位よりも低い第２の電位に接続する。第２の電位は、電圧Ｖ０（例えば、０Ｖ）である。 The drains of the high-side and low-side driving transistors 51, 52 are connected to each other and are further connected to one terminal of the actuator 3. One terminal of the actuator 3 is, for example, an individual electrode 32. The other terminal of the actuator 3 is, for example, a common electrode 33. The common electrode 33 is connected to, for example, a voltage V0 (for example, 0 V). The source of the high-side driving transistor 51 is connected to a first potential. The first potential is a voltage V1 (for example, a positive voltage of 15 V). The source of the low-side driving transistor 52 is connected to a second potential lower than the first potential. The second potential is a voltage V0 (for example, 0 V).

アクチュエーター駆動回路５は、ハイサイドの駆動用トランジスタ５１のゲートを駆動する反転バッファ回路５３と、ローサイドの駆動用トランジスタ５２のゲートを駆動する反転バッファ回路５４を備える。ハイサイドの反転バッファ回路５３は、ハイサイドの駆動用トランジスタ５１をＯＦＦにする「第２のトランジスタ５５」とＯＮにする「第３のトランジスタ５６」を備える。第２のトランジスタ５５は、例えばＰチャンネルのＭＯＳトランジスタである。第３のトランジスタ５６は、例えばＮチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５３は、極性が逆の２つのトランジスタ５５，５６を対にしている。そして、第１のトランジスタである駆動用トランジスタ５１をＯＮにするトランジスタに、駆動用トランジスタ５１とは逆の極性を有する第３のトランジスタ５６を割り当てる。 The actuator drive circuit 5 includes an inverting buffer circuit 53 that drives the gate of the high-side drive transistor 51, and an inverting buffer circuit 54 that drives the gate of the low-side drive transistor 52. The high-side inverting buffer circuit 53 includes a "second transistor 55" that turns the high-side drive transistor 51 OFF and a "third transistor 56" that turns it ON. The second transistor 55 is, for example, a P-channel MOS transistor. The third transistor 56 is, for example, an N-channel MOS transistor. That is, the inverting buffer circuit 53 pairs two transistors 55, 56 with opposite polarity. The third transistor 56, which has the opposite polarity to the drive transistor 51, is assigned to the transistor that turns ON the drive transistor 51, which is the first transistor.

第２のトランジスタ５５と第３のトランジスタ５６は、互いのドレインを接続し、さらに駆動用トランジスタ５１のゲートに接続している。第２のトランジスタ５５のソースは、第１の電位に接続する。第１の電位は、電圧Ｖ１（この例では１５Ｖの正電圧）である。第３のトランジスタ５６のソースは、調整部に接続する。調整部は、詳しくは後述する検出部４２の検出結果に基づいて反転バッファ回路５３の電源電圧ＶｄＨ、すなわち第３のトランジスタ５６のソース電圧を調整する回路である。図６の回路では、マイクロプロセッサ４３，Ｄ／Ａコンバータ４５及び増幅回路４６によって調整部を構成するが、図７の回路では、作図の便宜上、直流の「可変電圧源５３１」で表している。可変電圧源５３１により、反転バッファ回路５３の電源電圧ＶｄＨを例えば０～１５Ｖの範囲内で調整する。 The drains of the second transistor 55 and the third transistor 56 are connected to each other and are further connected to the gate of the driving transistor 51. The source of the second transistor 55 is connected to the first potential. The first potential is a voltage V1 (a positive voltage of 15 V in this example). The source of the third transistor 56 is connected to the adjustment unit. The adjustment unit is a circuit that adjusts the power supply voltage VdH of the inverting buffer circuit 53, i.e., the source voltage of the third transistor 56, based on the detection result of the detection unit 42, which will be described in detail later. In the circuit of FIG. 6, the adjustment unit is composed of the microprocessor 43, the D/A converter 45, and the amplifier circuit 46, but in the circuit of FIG. 7, it is represented by a DC "variable voltage source 531" for convenience of drawing. The variable voltage source 531 adjusts the power supply voltage VdH of the inverting buffer circuit 53, for example, within a range of 0 to 15 V.

反転バッファ回路５３の入力、すなわち第２のトランジスタ５５と第３のトランジスタ５６のゲートの駆動は、レベルシフタ５９を介して駆動波形データ入力を与えることによって行う。レベルシフタ５９を介して反転バッファ回路５３に例えば電圧Ｖ１を与えると、第２のトランジスタ５５はＯＦＦ、第３のトランジスタ５６がＯＮとなり、駆動用トランジスタ５１のゲート電圧ＶＧＨに反転バッファ回路５３の電源電圧ＶｄＨ（すなわち、電圧Ｖ１に対してローレベル）が与えられて、駆動用トランジスタ５１がＯＮとなる。また、レベルシフタ５９を介して反転バッファ回路５３に例えば電圧Ｖ０を与えると、第３のトランジスタ５６はＯＦＦ、第２のトランジスタ５５がＯＮとなり、駆動用トランジスタ５１はＯＦＦとなる。なお、第３のトランジスタ５６のバックゲートは、第３のトランジスタ５６のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。 The input of the inverting buffer circuit 53, i.e., the driving of the gates of the second transistor 55 and the third transistor 56, is performed by providing driving waveform data input via the level shifter 59. When, for example, a voltage V1 is provided to the inverting buffer circuit 53 via the level shifter 59, the second transistor 55 is turned OFF and the third transistor 56 is turned ON, and the power supply voltage VdH of the inverting buffer circuit 53 (i.e., a low level with respect to the voltage V1) is provided to the gate voltage VGH of the driving transistor 51, and the driving transistor 51 is turned ON. Also, when, for example, a voltage V0 is provided to the inverting buffer circuit 53 via the level shifter 59, the third transistor 56 is turned OFF, the second transistor 55 is turned ON, and the driving transistor 51 is turned OFF. Note that the back gate of the third transistor 56 does not need to be connected to the source of the third transistor 56, and may be wired separately and removed from the control target.

ローサイドの反転バッファ回路５４は、ローサイドの駆動用トランジスタ５２をＯＦＦにする「第２のトランジスタ５７」とＯＮにする「第３のトランジスタ５８」を備える。第２のトランジスタ５７は、例えばＮチャンネルのＭＯＳトランジスタである。第３のトランジスタ５８は、例えばＰチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５４は、極性が逆の２つのトランジスタを対にしている。そして、第１のトランジスタである駆動用トランジスタ５２をＯＮにするトランジスタに、駆動用トランジスタ５２とは逆の極性を有する第３のトランジスタ５８を割り当てる。 The low-side inverting buffer circuit 54 includes a "second transistor 57" that turns the low-side driving transistor 52 OFF and a "third transistor 58" that turns it ON. The second transistor 57 is, for example, an N-channel MOS transistor. The third transistor 58 is, for example, a P-channel MOS transistor. In other words, the inverting buffer circuit 54 pairs two transistors with opposite polarity. The third transistor 58, which has the opposite polarity to the driving transistor 52, is assigned as the transistor that turns ON the driving transistor 52, which is the first transistor.

第２のトランジスタ５７と第３のトランジスタ５８は、互いのドレインを接続し、さらに駆動用トランジスタ５２のゲートに接続している。第２のトランジスタ５７のソースは、第２の電位に接続する。第２の電位は、電圧Ｖ０（この例では０Ｖ）である。第３のトランジスタ５８のソースは、調整部に接続する。既述のとおり、調整部は、図６の回路ではマイクロプロセッサ４３，Ｄ／Ａコンバータ４５及び増幅回路４７によって構成しているが、図７の回路では、作図の便宜上、直流の「可変電圧源５４１」で表している。可変電圧源５４１により、反転バッファ回路５４の電源電圧ＶｄLを例えば０～１５Ｖの範囲内で調整する。 The drains of the second transistor 57 and the third transistor 58 are connected to each other and are also connected to the gate of the driving transistor 52. The source of the second transistor 57 is connected to the second potential. The second potential is a voltage V0 (0V in this example). The source of the third transistor 58 is connected to the adjustment unit. As described above, the adjustment unit is composed of the microprocessor 43, D/A converter 45, and amplifier circuit 47 in the circuit of FIG. 6, but is represented by a DC "variable voltage source 541" in the circuit of FIG. 7 for convenience of drawing. The variable voltage source 541 adjusts the power supply voltage VdL of the inversion buffer circuit 54 within a range of, for example, 0 to 15V.

反転バッファ回路５４の入力、すなわち第２のトランジスタ５７と第３のトランジスタ５８のゲートの駆動は、レベルシフタ５９を介して駆動波形データ入力を与えることによって行う。レベルシフタ５９を介して反転バッファ回路５４に例えば電圧Ｖ０を与えると、第２のトランジスタ５７はＯＦＦ、第３のトランジスタ５８がＯＮとなり、駆動用トランジスタ５２のゲート電圧ＶＧＬに反転バッファ回路５４の電源電圧ＶｄＬ（すなわち、電圧Ｖ０に対してハイレベル）が与えられて、駆動用トランジスタ５２がＯＮとなる。また、レベルシフタ５９を介して反転バッファ回路５４に例えば電圧Ｖ１を与えると、第３のトランジスタ５８はＯＦＦ、第２のトランジスタ５７がＯＮとなり、駆動用トランジスタ５２はＯＦＦとなる。第３のトランジスタ５８のバックゲートは、第３のトランジスタ５８のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。 The input of the inverting buffer circuit 54, i.e., the gates of the second transistor 57 and the third transistor 58, are driven by providing drive waveform data input via the level shifter 59. When, for example, a voltage V0 is provided to the inverting buffer circuit 54 via the level shifter 59, the second transistor 57 is turned OFF and the third transistor 58 is turned ON, and the gate voltage VGL of the driving transistor 52 is given the power supply voltage VdL of the inverting buffer circuit 54 (i.e., high level with respect to the voltage V0), and the driving transistor 52 is turned ON. Also, when, for example, a voltage V1 is provided to the inverting buffer circuit 54 via the level shifter 59, the third transistor 58 is turned OFF, the second transistor 57 is turned ON, and the driving transistor 52 is turned OFF. The back gate of the third transistor 58 does not need to be connected to the source of the third transistor 58, and may be wired separately and removed from the control target.

続いて、図８を参照しながら、回路の動作とアクチュエーター３に与える駆動波形について説明する。上述のように、ハイサイドの駆動用トランジスタ５１は、ゲート電圧ＶＧＨにローレベルを与えるとＯＮ動作する。ローサイドの駆動用トランジスタ５２は、ゲート電圧ＶＧＬにハイレベルを与えるとＯＮ動作する。よって、ゲート電圧ＶＧＬとゲート電圧ＶＧＨの両方にローレベルを与えると、出力電圧はハイレベルとなり、アクチュエーター３を充電する。アクチュエーター３を充電すると、圧力室２６が拡張してインクを室内に引き込む（図４の充電参照）。続いて、ゲート電圧ＶＧＬとゲート電圧ＶＧＨの両方にハイレベルを与えると、出力電圧はローレベルとなり、アクチュエーター３を放電する。アクチュエーター３を放電すると、圧力室２６が元の状態に復帰して室内のインク圧が高くなり、ノズル２３からインクを吐出する（図４の放電参照）。 Next, referring to FIG. 8, the operation of the circuit and the drive waveform given to the actuator 3 will be described. As described above, the high-side drive transistor 51 turns on when a low level is given to the gate voltage VGH. The low-side drive transistor 52 turns on when a high level is given to the gate voltage VGL. Therefore, when a low level is given to both the gate voltage VGL and the gate voltage VGH, the output voltage becomes high and the actuator 3 is charged. When the actuator 3 is charged, the pressure chamber 26 expands and draws ink into the chamber (see charging in FIG. 4). Next, when a high level is given to both the gate voltage VGL and the gate voltage VGH, the output voltage becomes low and the actuator 3 is discharged. When the actuator 3 is discharged, the pressure chamber 26 returns to its original state, the ink pressure in the chamber increases, and ink is ejected from the nozzle 23 (see discharging in FIG. 4).

ここで、ハイサイドの可変電圧源（すなわち調整部）５３１を制御して電源電圧ＶｄＨを絞ると、ハイサイドの駆動用トランジスタ５１のゲート電圧ＶＧＨの振幅が小さくなり、駆動用トランジスタ５１の出力電流を制限できる。同様に、ローサイドの可変電圧源（すなわち調整部）５４１を制御して電源電圧ＶｄＬを絞ると、ローサイドの駆動用トランジスタ５２のゲート電圧ＶＧＬの振幅が小さくなり、駆動用トランジスタ５２の出力電流を制限できる。その結果、アクチュエーター３を電圧Ｖ１まで充電するための要する時間、またはアクチュエーター３を電圧Ｖ０まで放電するための要する時間が長くなり、同図に示すように、例えば電源電圧ＶｄＨ，ＶｄＬを絞らない場合（破線で示す）と比較して、駆動波形ＯＵＴの立ち上がり・立下りを緩くすることができる。すなわち、駆動波形の立ち上がり・立下りを可変に調整することができる。駆動波形の立ち上がり・立下り時間を絞ると、アクチュエーター３の収縮動作、復帰動作はその分ゆっくりになるので、電源電圧ＶｄＨ，ＶｄＬを調節することによってインクの吐出速度が変化する。 Here, when the high-side variable voltage source (i.e., the adjustment unit) 531 is controlled to reduce the power supply voltage VdH, the amplitude of the gate voltage VGH of the high-side driving transistor 51 is reduced, and the output current of the driving transistor 51 can be limited. Similarly, when the low-side variable voltage source (i.e., the adjustment unit) 541 is controlled to reduce the power supply voltage VdL, the amplitude of the gate voltage VGL of the low-side driving transistor 52 is reduced, and the output current of the driving transistor 52 can be limited. As a result, the time required to charge the actuator 3 to the voltage V1 or the time required to discharge the actuator 3 to the voltage V0 becomes longer, and as shown in the figure, the rise and fall of the driving waveform OUT can be made gentler, for example, compared to the case where the power supply voltages VdH and VdL are not reduced (shown by the dashed line). In other words, the rise and fall of the driving waveform can be variably adjusted. By shortening the rise and fall times of the drive waveform, the contraction and return motions of the actuator 3 become slower accordingly, so the ink ejection speed can be changed by adjusting the power supply voltages VdH and VdL.

可変電圧源５３１，５４１による電源ＶｄＨ，ＶｄＬの電圧を、例えば３段階で調整出来るようにすれば、駆動波形の立ち上がり・立下りの勾配を３段階に制御することができる。勿論、可変電圧源５３１，５４１による電源ＶｄＨ，ＶｄＬの電圧の調整は、３段階でなくともよい。さらに、ハイサイドとローサイドの両方に反転バッファ回路５３，５４と可変電圧源５３１，５４１を設けているので、駆動波形の立ち上がり・立下りを各々独立して調整することが可能である。 If the voltages of the power supplies VdH and VdL from the variable voltage sources 531 and 541 can be adjusted in three stages, for example, the gradient of the rise and fall of the drive waveform can be controlled in three stages. Of course, the voltages of the power supplies VdH and VdL from the variable voltage sources 531 and 541 do not have to be adjusted in three stages. Furthermore, since the inverting buffer circuits 53 and 54 and the variable voltage sources 531 and 541 are provided on both the high side and the low side, it is possible to adjust the rise and fall of the drive waveform independently.

仮に反転バッファ回路５３，５４と可変電圧源５３１，５４１を有しない場合、圧力室２６の拡張・復帰時間は、駆動用トランジスタ５１，５２の特性とアクチュエーター３の圧電部材３１の静電容量によって固定的に定まり、可変に調整することはできない。これに対し、反転バッファ回路５３，５４と可変電圧源５３１，５４１を設けて駆動波形の立ち上がり・立下りを調節可能な構成とすれば、駆動用トランジスタ５１，５２の出力電流に電流制限を与えることができる。その結果、圧力室２６の拡張・復帰の際の電圧波形の傾き（遷移時間）を調整することが可能となり、インクジェットヘッド１００のインクの吐出特性を良好にすることができる。 If the inversion buffer circuits 53, 54 and the variable voltage sources 531, 541 were not provided, the expansion and return time of the pressure chamber 26 would be fixedly determined by the characteristics of the driving transistors 51, 52 and the capacitance of the piezoelectric member 31 of the actuator 3, and would not be able to be variably adjusted. In contrast, if the inversion buffer circuits 53, 54 and the variable voltage sources 531, 541 are provided to adjust the rise and fall of the drive waveform, a current limit can be imposed on the output current of the driving transistors 51, 52. As a result, it becomes possible to adjust the slope (transition time) of the voltage waveform when the pressure chamber 26 expands and returns, and the ink ejection characteristics of the inkjet head 100 can be improved.

説明を図６のインクジェットヘッド駆動回路４に戻すと、検出部４２は、極性が異なる２つの検出用トランジスタ６１，６２を備える。一方の検出用トランジスタ６１は、ダイオード接続したＰチャンネルのトランジスタである。このＰチャンネルの検出用トランジスタ６１は、Ｐチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくＰチャンネルのトランジスタであるハイサイドの駆動用トランジスタ５１である。検出用トランジスタ６１と駆動用トランジスタ５１の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６１は、検出対象の駆動用トランジスタ５１との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。 Returning to the inkjet head drive circuit 4 in FIG. 6, the detection unit 42 has two detection transistors 61, 62 with different polarities. One of the detection transistors 61 is a diode-connected P-channel transistor. This P-channel detection transistor 61 is for measuring the forward voltage of a P-channel transistor. In other words, the detection target is the high-side drive transistor 51, which is also a P-channel transistor. A group of the detection transistors 61 and the drive transistors 51 are formed on a common semiconductor substrate. At this time, it is desirable to assemble the transistors on the semiconductor substrate with the distance between them being close to each other. Furthermore, it is preferable to know in advance the characteristic ratio of the detection transistor 61 to the detection target drive transistor 51. The characteristic ratio is, for example, the size ratio of the transistors. The size ratio of the transistors is determined, for example, by the ratio of the channel width to the channel length.

もう一方の検出用トランジスタ６２は、ダイオード接続したＮチャンネルのトランジスタである。このＮチャンネルの検出用トランジスタ６２は、Ｎチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくＮチャンネルのトランジスタであるローサイドの駆動用トランジスタ５２である。検出用トランジスタ６２と駆動用トランジスタ５２の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６２は、検出対象の駆動用トランジスタ６２との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。 The other detection transistor 62 is a diode-connected N-channel transistor. This N-channel detection transistor 62 is for measuring the forward voltage of an N-channel transistor. In other words, the detection target is the low-side drive transistor 52, which is also an N-channel transistor. A group of the detection transistors 62 and the drive transistors 52 are formed on a common semiconductor substrate. At this time, it is desirable to assemble the transistors on the semiconductor substrate with the distance between them being close to each other. Furthermore, it is preferable to know in advance the characteristic ratio of the detection transistor 62 to the detection target drive transistor 62. The characteristic ratio is, for example, the size ratio of the transistors. The size ratio of the transistors is determined, for example, by the ratio of the channel width to the channel length.

並列に接続した３つの抵抗６３，６４，６５、及び２つのトランジスタ６６，６７は、直列に接続した検出用トランジスタ６１，６２に流す順電流を調節する電流切替回路である。具体的には、２つのトランジスタ６６，６７のＯＮとＯＦＦの組み合わせによって、抵抗６３を通じてのみ電流を流す、抵抗６３と抵抗６４を通じて電流を流す、抵抗６３と抵抗６５を通じて電流を流す、抵抗６３～６５の全部を通じて電流を流す、の４つのパターンで検出用トランジスタ６１，６２に順電流を流すことができる。マイクロプロセッサ４３は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ６１の順電圧を、差動増幅回路７１を介して測定する。同様に、マイクロプロセッサ４３は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ６２の順電圧を、差動増幅器回路７２を介して測定する。 The three resistors 63, 64, and 65 connected in parallel and the two transistors 66 and 67 are a current switching circuit that adjusts the forward current flowing through the detection transistors 61 and 62 connected in series. Specifically, by combining the ON and OFF states of the two transistors 66 and 67, it is possible to pass a forward current through the detection transistors 61 and 62 in four patterns: passing a current only through the resistor 63, passing a current through resistors 63 and 64, passing a current through resistors 63 and 65, and passing a current through all of the resistors 63 to 65. The microprocessor 43 measures the forward voltage of the detection transistor 61 when a predetermined forward current is passed by controlling the current switching circuit through the differential amplifier circuit 71. Similarly, the microprocessor 43 measures the forward voltage of the detection transistor 62 when a predetermined forward current is passed by controlling the current switching circuit through the differential amplifier circuit 72.

マイクロプロセッサ４３は、出力ポートＤＯ１，ＤＯ２からの出力値を制御する（DO；digital output)。マイクロプロセッサ４３は、出力ポートＤＯ１，ＤＯ２からの出力値を決め、インバータ７４，７５を介してトランジスタ６６，６７をＯＮ／ＯＦＦ制御し、検出用トランジスタ６１，６２に流す所定の電流を決める。さらにマイクロプロセッサ４３は、差動増幅回路７３を介して抵抗６３～６５に生じる電圧降下を計測し、検出用トランジスタ６１，６２に流れる電流値を算出する。なお、電圧Ｖ１及び電圧Ｖ０が安定している場合は、差動増幅回路７３を省略してもよい。 The microprocessor 43 controls the output values from the output ports DO1 and DO2 (DO; digital output). The microprocessor 43 determines the output values from the output ports DO1 and DO2, controls the ON/OFF of the transistors 66 and 67 via the inverters 74 and 75, and determines the predetermined current to be passed through the detection transistors 61 and 62. Furthermore, the microprocessor 43 measures the voltage drop occurring across the resistors 63 to 65 via the differential amplifier circuit 73, and calculates the current value to be passed through the detection transistors 61 and 62. Note that if the voltages V1 and V0 are stable, the differential amplifier circuit 73 may be omitted.

マイクロプロセッサ４３は、例えばメモリ等に格納したプログラムを実行して、ハイサイドの反転バッファ回路５３の電源電圧ＶｄＨを決める。そして、マイクロプロセッサ４３は、Ｄ／Ａコンバータ４５及び増幅回路４６を介して、ハイサイドの反転バッファ回路５３に電源電圧ＶｄＨを与える。さらにマイクロプロセッサ４３は、ハイサイドの反転バッファ回路５３の電源電圧ＶｄＨを、差動増幅回路７７でモニタする。また、マイクロプロセッサ４３は、同様にプログラムを実行して、ローサイドの反転バッファ回路５４の電源電圧ＶｄＬを決める。そして、マイクロプロセッサ４３は、Ｄ／Ａコンバータ４５及び増幅回路４７を介して、ローサイドの反転バッファ回路５４に電源電圧ＶｄＬを与える。さらにマイクロプロセッサ４３は、ローサイドの反転バッファ回路５４の電源電圧ＶｄＬを、差動増幅回路７６でモニタする。なお、増幅回路４６，４７は、駆動回路基板４１に内蔵してもよい。 The microprocessor 43 executes a program stored in, for example, a memory, and determines the power supply voltage VdH of the high-side inverting buffer circuit 53. The microprocessor 43 then provides the power supply voltage VdH to the high-side inverting buffer circuit 53 via the D/A converter 45 and the amplifier circuit 46. The microprocessor 43 further monitors the power supply voltage VdH of the high-side inverting buffer circuit 53 with the differential amplifier circuit 77. The microprocessor 43 also executes a program to determine the power supply voltage VdL of the low-side inverting buffer circuit 54. The microprocessor 43 then provides the power supply voltage VdL to the low-side inverting buffer circuit 54 via the D/A converter 45 and the amplifier circuit 47. The microprocessor 43 further monitors the power supply voltage VdL of the low-side inverting buffer circuit 54 with the differential amplifier circuit 76. The amplifier circuits 46 and 47 may be built into the drive circuit board 41.

このように、反転バッファ回路５３，５４を介して駆動用トランジスタ５１，５２と検出用トランジスタ６１，６２とで構成したインクジェットヘッド駆動回路４は、次のように動作する。マイクロプロセッサ４３は、まずトランジスタ６６，６７のＯＮ／ＯＦＦ制御のために出力ポートＤＯ１，ＤＯ２からの出力値を所定の値に決めて、ダイオード接続した検出用トランジスタ６１，６２に流す設定電流を決める。検出用トランジスタ６１，６２は、検出対象の駆動用トランジスタ５１，５２と夫々同じプロセスで同じ半導体基板上に形成しているので、その設定電流は、検出用トランジスタ６１，６２と駆動用トランジスタ５１，５２の夫々のサイズ比に従って動作が相似となるような電流とする。検出用トランジスタ６１，６２と駆動用トランジスタ５１，５２は、同じプロセスで同じ半導体基板上に形成しているので、半導体ウエハ間のばらつきがあっても、温度が変化しても、相似の関係は維持されるからである。なお、本実施形態のインクジェットヘッド駆動回路４は、検出部４２と調整部とが独立しており、その間にＡ／Ｄコンバータ４４、Ｄ／Ａコンバータ４５及びマイクロプロセッサ４３が介在しているが、回路の動作はカレントミラー回路と同様であり、カレントミラー回路の変形と見ることができる。この回路の構成は、マイクロプロセッサ４３を介在するのでハードウエアだけで構成する通常のカレントミラー回路と比べて微調整が可能という利点がある。 In this way, the inkjet head driving circuit 4, which is composed of the driving transistors 51, 52 and the detection transistors 61, 62 via the inverting buffer circuits 53, 54, operates as follows. The microprocessor 43 first determines the output value from the output ports DO1, DO2 to a predetermined value for ON/OFF control of the transistors 66, 67, and then determines the set current to be passed through the diode-connected detection transistors 61, 62. Since the detection transistors 61, 62 are formed on the same semiconductor substrate as the detection target driving transistors 51, 52, respectively, by the same process, the set current is set to a current that makes the operation similar according to the size ratio of the detection transistors 61, 62 and the driving transistors 51, 52. Since the detection transistors 61, 62 and the driving transistors 51, 52 are formed on the same semiconductor substrate by the same process, the similarity relationship is maintained even if there is variation between semiconductor wafers or the temperature changes. In the inkjet head drive circuit 4 of this embodiment, the detection unit 42 and the adjustment unit are independent, with an A/D converter 44, a D/A converter 45, and a microprocessor 43 between them, but the operation of the circuit is similar to that of a current mirror circuit, and it can be considered a modified current mirror circuit. This circuit configuration has the advantage that fine adjustments can be made compared to a normal current mirror circuit that is constructed only with hardware, since the microprocessor 43 is interposed.

一例として、駆動用トランジスタ５１のトランジスタサイズに対し、検出用トランジスタ６１のチャネル幅が１／５倍でチャネル長が２倍であれば、検出用トランジスタ６１には駆動用トランジスタ５１の動作電流の１／１０倍の大きさの電流を設定電流とする。 As an example, if the channel width of the detection transistor 61 is 1/5 times the transistor size of the drive transistor 51 and the channel length is twice as large, the set current for the detection transistor 61 is 1/10 times the operating current of the drive transistor 51.

そのときの検出用トランジスタ６１の電圧降下、すなわち順方向電圧を、差動増幅器７１とＡ／Ｄコンバータ４４を介してマイクロプロセッサ４３に取り込む。取り込んだ電圧は、駆動用トランジスタ５１のゲートに与えるべき電圧のはずであるから、マイクロプロセッサ４３は、Ｄ／Ａコンバータ４５と増幅器４６を介して、その電圧を反転バッファ回路５３の電源電圧ＶｄＨに与える。既述のように、レベルシフタ５９を介して反転バッファ回路５３の入力にハイレベルを与えると駆動用トランジスタ５１はＯＮとなり、与えた電源電圧ＶｄＨはそのまま駆動用トランジスタ５１のゲートに与えられる。よって、駆動用トランジスタ５１がＯＮしてアクチュエーター３を充電するとき、駆動用トランジスタ５１の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室２６の拡張に要する時間を、所望の時間に調整することができる。 The voltage drop of the detection transistor 61 at that time, i.e., the forward voltage, is taken into the microprocessor 43 via the differential amplifier 71 and the A/D converter 44. Since the taken-in voltage should be the voltage to be applied to the gate of the drive transistor 51, the microprocessor 43 provides that voltage to the power supply voltage VdH of the inversion buffer circuit 53 via the D/A converter 45 and the amplifier 46. As mentioned above, when a high level is applied to the input of the inversion buffer circuit 53 via the level shifter 59, the drive transistor 51 turns ON, and the applied power supply voltage VdH is applied directly to the gate of the drive transistor 51. Therefore, when the drive transistor 51 turns ON to charge the actuator 3, the output current of the drive transistor 51 is limited to a current corresponding to the set current. As a result, the time required for the expansion of the pressure chamber 26 can be adjusted to the desired time.

ローサイドについてもハイサイドと同様の一連の動作にて、駆動用トランジスタ５２がＯＮしてアクチュエーター３を放電するとき、駆動用トランジスタ５２の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室２６が元の状態に復帰に要する時間を、所望の時間に調整することができる。なお、図６の回路では、マイクロプロセッサ４３を介して反転バッファ回路５３，５４の電源電圧ＶｄＨ，ＶｄＬを制御したが、これに限らない。例えば、マイクロプロセッサ４３を介さずに直接に或いはボルテージフォロワを介してハードウエアで、検出用トランジスタ６１，６２の順方向電圧を、夫々反転バッファ回路５３，５４の電源電圧ＶｄＨ，ＶｄＬとしてもよい。 For the low side, the same series of operations as for the high side are performed, and when the driving transistor 52 turns on to discharge the actuator 3, the output current of the driving transistor 52 is limited to a current corresponding to the set current. As a result, the time required for the pressure chamber 26 to return to its original state can be adjusted to the desired time. In the circuit of FIG. 6, the power supply voltages VdH, VdL of the inverting buffer circuits 53, 54 are controlled via the microprocessor 43, but this is not limited to this. For example, the forward voltages of the detection transistors 61, 62 may be set to the power supply voltages VdH, VdL of the inverting buffer circuits 53, 54 directly without going through the microprocessor 43 or by hardware via a voltage follower.

（第２実施形態）
続いて、図９～図１１を参照しながら、第２実施形態のインクジェットヘッド駆動回路９について説明する。第２実施形態のインクジェットヘッド駆動回路９は、多出力駆動回路内にある複数の駆動用トランジスタ５１，５２をグループ分けし、複数段のカレントミラー回路を構成する。以下、回路の構成を詳しく説明するが、第１実施形態と同じ構成については、同じ符号を付すことで詳しい説明を省略する。また、図９～図１１は、検出部４２を図示していないが、第１実施形態と同様に検出部４２と組み合わせた構成としてもよい。 Second Embodiment
Next, an inkjet head driving circuit 9 according to a second embodiment will be described with reference to Figures 9 to 11. In the inkjet head driving circuit 9 according to the second embodiment, a plurality of driving transistors 51, 52 in a multi-output driving circuit are grouped to form a multi-stage current mirror circuit. The configuration of the circuit will be described in detail below, but the same components as those in the first embodiment will be denoted by the same reference numerals and detailed description will be omitted. Also, although Figures 9 to 11 do not show the detection unit 42, it may be configured in combination with the detection unit 42 as in the first embodiment.

マルチノズルのインクジェットヘッド１００を駆動する多出力駆動回路は、共通の半導体基板上に製作すると、ノズル２３の配列方向に沿って細長い半導体集積回路となりがちである。細長い形状の半導体基板は、その長手方向の不純物の分布などの影響を受け易い。また、長手方向の温度の差異に起因するトランジスタ特性の変化の影響も受け易い。よって、カレントミラー回路を構成するにあたり、制御対象となるトランジスタとその対となるダイオード接続したトランジスタの特性が互いに揃っていなければ、精度よく電流を設定することができない。 When the multi-output drive circuit that drives the multi-nozzle inkjet head 100 is fabricated on a common semiconductor substrate, it tends to become a long and narrow semiconductor integrated circuit along the direction in which the nozzles 23 are arranged. A long and narrow semiconductor substrate is easily affected by the distribution of impurities in its longitudinal direction. It is also easily affected by changes in transistor characteristics caused by temperature differences in the longitudinal direction. Therefore, when configuring a current mirror circuit, if the characteristics of the transistor to be controlled and its paired diode-connected transistor are not consistent with each other, it is not possible to set the current accurately.

そこで本実施形態では、多出力駆動回路を複数のグループに分けて、第１～第３の複数段のカレントミラー回路を構成する。複数のグループに分けた多出力駆動回路と第１～第３のカレントミラー回路は、例えば図９に模式的に示すように、半導体基板９０上に配置する。 Therefore, in this embodiment, the multi-output drive circuit is divided into multiple groups to configure first to third multi-stage current mirror circuits. The multiple groups of multi-output drive circuits and the first to third current mirror circuits are arranged on a semiconductor substrate 90, for example, as shown diagrammatically in FIG. 9.

インクジェットヘッド駆動回路９における多出力駆動回路の部分は、図１０に示すように、複数のチャネルを、複数のグループにグループ分けしている。例えばチャネルの数が１０００個の場合、長手方向に沿って２５０個毎の４つのグループに分ける。勿論、グループ数は増減してよい。そして、第１のダイオードの一例である検出用トランジスタ９１，９２として、ダイオード接続したトランジスタをグループ内に夫々設ける。駆動用トランジスタ５１，５２と対になる検出用トランジスタ９１，９２は、反転バッファ回路５３，５４を介して第１のカレントミラー回路を夫々形成する。図示は省略しているが、他のグループも同様にする。 As shown in FIG. 10, the multi-output drive circuit portion of the inkjet head drive circuit 9 divides a number of channels into a number of groups. For example, if there are 1000 channels, they are divided into four groups of 250 channels each along the longitudinal direction. Of course, the number of groups may be increased or decreased. Then, diode-connected transistors are provided within each group as detection transistors 91, 92, which are an example of a first diode. The detection transistors 91, 92, which are paired with the drive transistors 51, 52, form first current mirror circuits via inversion buffer circuits 53, 54, respectively. Although not shown in the figure, the other groups are similarly configured.

ハイサイドの検出用トランジスタ９１は、反転バッファ回路５３を介してハイサイドの駆動用トランジスタ５１と第１のカレントミラー回路を構成する。検出用トランジスタ９１は、対になる駆動用トランジスタ５１と同じＰチャンネルのトランジスタである。検出用トランジスタ９１と駆動用トランジスタ５１は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイドの検出用トランジスタ９２は、反転バッファ回路５４を介してローサイドの駆動用トランジスタ５２と第１のカレントミラー回路を構成する。検出用トランジスタ９２は、対になる駆動用トランジスタ５２と同じＮチャンネルのトランジスタである。検出用トランジスタ９２と駆動用トランジスタ５２は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。
ひとつのハイサイドの検出用トランジスタ９１に接続する反転バッファ回路５３とその先の駆動用トランジスタ５１の数が多い場合、ハイサイドの検出用トランジスタ９１の出力電圧を安定化させるためにハイサイドの検出用トランジスタ９１と複数の反転バッファ回路５３の間にボルテージフォロア回路などによるバッファを設けてもよい。同様に、ひとつのローサイドの検出用トランジスタ９２に接続する反転バッファ回路５４とその先の駆動用トランジスタ５２の数が多い場合、ローサイドの検出用トランジスタ９２の出力電圧を安定化させるためにローサイドの検出用トランジスタ９２と反転バッファ回路５４の間にボルテージフォロア回路などによるバッファを設けてもよい。 The high-side detection transistor 91 forms a first current mirror circuit with the high-side drive transistor 51 via an inverting buffer circuit 53. The detection transistor 91 is a P-channel transistor that is the same as the paired drive transistor 51. The detection transistor 91 and the drive transistor 51 are preferably transistors of the same size. However, even if the sizes are different, it is sufficient that they have a similar relationship with the size ratio being understood. The low-side detection transistor 92 forms a first current mirror circuit with the low-side drive transistor 52 via an inverting buffer circuit 54. The detection transistor 92 is an N-channel transistor that is the same as the paired drive transistor 52. The detection transistor 92 and the drive transistor 52 are preferably transistors of the same size. However, even if the sizes are different, it is sufficient that they have a similar relationship with the size ratio being understood.
When the number of inverting buffer circuits 53 connected to one high-side detection transistor 91 and the number of driving transistors 51 connected thereto are large, a buffer such as a voltage follower circuit may be provided between the high-side detection transistor 91 and the multiple inverting buffer circuits 53 in order to stabilize the output voltage of the high-side detection transistor 91. Similarly, when the number of inverting buffer circuits 54 connected to one low-side detection transistor 92 and the number of driving transistors 52 connected thereto are large, a buffer such as a voltage follower circuit may be provided between the low-side detection transistor 92 and the inverting buffer circuit 54 in order to stabilize the output voltage of the low-side detection transistor 92.

検出用トランジスタ９１，９２は、対になる駆動用トランジスタ５１，５２の一群と距離を近づけて夫々配置する。すなわち、検出用トランジスタ９１，９２による第１のカレントミラー回路を、各グループの駆動用トランジスタ５１，５２の近傍に夫々配置する。これにより、各グループ内において、検出用トランジスタ９１，９２と駆動用トランジスタ５１，５２のトランジスタ特性を夫々揃えることができる。 The detection transistors 91, 92 are arranged close to the paired groups of drive transistors 51, 52. That is, the first current mirror circuits of the detection transistors 91, 92 are arranged near the drive transistors 51, 52 of each group. This allows the transistor characteristics of the detection transistors 91, 92 and the drive transistors 51, 52 to be aligned in each group.

各グループの第１のカレントミラー回路に夫々流す第１のリファレンス電流は、図１１に示す第２のカレントミラー回路によって生成する。第２のカレントミラー回路が制御対象とするハイサイド出力回路制御用のトランジスタ９３は、第１のカレントミラー回路のハイサイドの検出用トランジスタ９１と電気的に接続する。並列に接続した複数のトランジスタ９３は、極性及びサイズが同じトランジスタで揃える。同じく制御対象とするローサイド出力回路制御用のトランジスタ９４は、第１のカレントミラー回路のローサイドの検出用トランジスタ９２と電気的に接続する。並列に接続した複数のトランジスタ９４は、極性及びサイズが同じトランジスタで揃える。 The first reference current to be passed through the first current mirror circuit of each group is generated by the second current mirror circuit shown in FIG. 11. The transistor 93 for controlling the high side output circuit, which is the control target of the second current mirror circuit, is electrically connected to the high side detection transistor 91 of the first current mirror circuit. The multiple transistors 93 connected in parallel are all transistors of the same polarity and size. The transistor 94 for controlling the low side output circuit, which is also the control target, is electrically connected to the low side detection transistor 92 of the first current mirror circuit. The multiple transistors 94 connected in parallel are all transistors of the same polarity and size.

第２のカレントミラー回路は、第２のダイオードの一例である出力回路制御用のトランジスタ９５，９６として、ダイオード接続したトランジスタを設ける。すなわち、制御対象のトランジスタ９３，９４のゲート電圧を、対になるトランジスタ９５，９６によって夫々制御する。ハイサイド出力回路制御用のトランジスタ９５は、対になるハイサイド出力回路制御用のトランジスタ９３と第２のカレントミラー回路を形成する。トランジスタ９５は、トランジスタ９３と同じＮチャンネルのトランジスタである。トランジスタ９５とトランジスタ９３は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイド出力回路制御用のトランジスタ９６は、対になるローサイド出力回路制御用のトランジスタ９４と第２のカレントミラー回路を形成する。トランジスタ９６は、トランジスタ９４と同じＰチャンネルのトランジスタである。トランジスタ９６とトランジスタ９４は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。 The second current mirror circuit is provided with diode-connected transistors 95 and 96 for output circuit control, which are an example of a second diode. That is, the gate voltages of the controlled transistors 93 and 94 are controlled by the paired transistors 95 and 96, respectively. The high-side output circuit control transistor 95 forms a second current mirror circuit with the paired high-side output circuit control transistor 93. The transistor 95 is an N-channel transistor like the transistor 93. It is preferable that the transistors 95 and 93 have the same size. However, even if the sizes are different, it is sufficient that they have a similar relationship with the size ratio being understood. The low-side output circuit control transistor 96 forms a second current mirror circuit with the paired low-side output circuit control transistor 94. The transistor 96 is a P-channel transistor like the transistor 94. It is preferable that the transistors 96 and 94 have the same size. However, even if the sizes are different, it is sufficient that they have a similar relationship with the size ratio being understood.

出力回路制御用のトランジスタ９５，９６は、対になる出力回路制御用のトランジスタ９３，９４の一群と距離を近づけて半導体基板９０上の一部に集中して配置する（図１１参照）。すなわち、トランジスタ９３，９４を各グループの近傍に配置するのではなく、第２のカレントミラー回路に集合配置する。これにより、複数のトランジスタ９３（９４）同士のトランジスタ特性を揃えることができる。さらに、トランジスタ９５と制御対象のトランジスタ９３の間およびトランジスタ９６と制御対象のトランジスタ９４の間でトランジスタ特性を揃えることができる。その結果、第２のカレントミラー回路が制御する電流の精度を維持することができる。 The output circuit control transistors 95, 96 are arranged close to the paired group of output circuit control transistors 93, 94 in a concentrated manner on a portion of the semiconductor substrate 90 (see FIG. 11). That is, the transistors 93, 94 are not arranged near each group, but are arranged collectively in the second current mirror circuit. This allows the transistor characteristics of the multiple transistors 93 (94) to be uniform. Furthermore, the transistor characteristics can be uniform between the transistor 95 and the transistor 93 to be controlled, and between the transistor 96 and the transistor 94 to be controlled. As a result, the accuracy of the current controlled by the second current mirror circuit can be maintained.

第３のカレントミラー回路は、第２のカレントミラー回路のローサイド出力回路制御用のトランジスタ９６を流れる電流の向きを反転して、Ｄ／Ａコンバータ４５の出力電流ＩｓＬの向きを、ハイサイド出力回路制御用のトランジスタ９５に流す電流ＩｓＨの向きと同じにするための回路である。第３のカレントミラー回路は、トランジスタ９７とその対となる制御対象のトランジスタ９８によって形成している。第３のダイオードの一例である出力回路制御用のトランジスタ９７は、ダイオード接続したトランジスタである。第２のカレントミラー回路のローサイド出力回路制御用のトランジスタ９６を流れる電流は、電流出力のＤ／Ａコンバータ４５によって制御する。但し、第３のカレントミラー回路は、トランジスタ９７を流れる電流ＩｓＬとトランジスタ９５を流れる電流ＩｓＨを共通の方法で制御可能とするために設けているのであり、別々の方法で制御するのであれば必須の回路ではない。 The third current mirror circuit is a circuit for inverting the direction of the current flowing through the transistor 96 for controlling the low-side output circuit of the second current mirror circuit, and making the direction of the output current IsL of the D/A converter 45 the same as the direction of the current IsH flowing through the transistor 95 for controlling the high-side output circuit. The third current mirror circuit is formed by a transistor 97 and its paired controlled transistor 98. The output circuit control transistor 97, which is an example of a third diode, is a diode-connected transistor. The current flowing through the transistor 96 for controlling the low-side output circuit of the second current mirror circuit is controlled by the current output D/A converter 45. However, the third current mirror circuit is provided to enable the current IsL flowing through the transistor 97 and the current IsH flowing through the transistor 95 to be controlled in a common manner, and is not an essential circuit if they are controlled in separate manners.

上述のインクジェットヘッド駆動回路９は、次のように動作する。すなわち、まずＤ／Ａコンバータ４５から出力する電流ＩｓＨ，ＩｓＬの電流値を決める。Ｄ／Ａコンバータ４５は、例えばマイクロプロセッサ４３が制御する。電流ＩｓＨ，ＩｓＬの設定電流は、駆動用トランジスタ５１，５２に出力させようとする電流にトランジスタのサイズ比に従った比例定数を加味した値である。すなわち、圧力室２６の拡張・復帰に掛かる時間を、所望の時間に調整するための設定電流値であり、各段のトランジスタサイズがスケーリングされている場合はその比に応じてスケーリングした電流値に設定する。ハイサイドについて見ると、Ｄ／Ａコンバータ４５から出力した電流ＩｓＨは、第２のリファレンス電流として第２のカレントミラー回路のトランジスタ９５に与える。そして、トランジスタ９５と同じゲート電圧を第２のカレントミラー回路の各トランジスタ９３に夫々与える。従って、各トランジスタ９３には電流ＩｓＨに対応する電流が流れる。さらに、各トランジスタ９３と電気的に接続している第１カレントミラー回路の検出用トランジスタ９１に、第１のリファレンス電流として電流ＩｓＨに対応する電流を与える。 The inkjet head driving circuit 9 described above operates as follows. That is, first, the current values of the currents IsH and IsL output from the D/A converter 45 are determined. The D/A converter 45 is controlled by, for example, the microprocessor 43. The set currents of the currents IsH and IsL are values obtained by adding a proportional constant according to the size ratio of the transistors to the current to be output from the driving transistors 51 and 52. That is, the set current values are used to adjust the time required for the expansion and return of the pressure chamber 26 to the desired time, and if the transistor size of each stage is scaled, the current values are set to the scaled current values according to the ratio. Regarding the high side, the current IsH output from the D/A converter 45 is applied to the transistor 95 of the second current mirror circuit as the second reference current. Then, the same gate voltage as that of the transistor 95 is applied to each transistor 93 of the second current mirror circuit. Therefore, a current corresponding to the current IsH flows through each transistor 93. Furthermore, a current corresponding to the current IsH is applied as a first reference current to the detection transistor 91 of the first current mirror circuit, which is electrically connected to each transistor 93.

第１カレントミラー回路では、検出用トランジスタ９１に電流ＩｓＨに対応する電流が流れることで、検出用トランジスタ９１のゲート電圧にあたる電圧を、反転バッファ回路５３の電源電圧（ＶｄＨ）として与える。電源電圧（ＶｄＨ）は、第３のトランジスタ５６がＯＮであればそのまま駆動用トランジスタ５１のゲート電圧として与えられるので、駆動用トランジスタ５１に電流ＩｓＨに対応する電流が流れる。ローサイドの電流ＩｓＬについても、第３のカレントミラー回路を介して電流の向きを変えることを除けば、ハイサイドと同様である。その結果、圧力室２６の拡張・復帰に掛かる時間を調整することができ、良好な吐出特性を得ることができる。なお、電流の制御は必ずしもＤ／Ａコンバータ４５でなくても良く、定電流回路や所定の電流を出力する固定抵抗であってもよい。 In the first current mirror circuit, a current corresponding to the current IsH flows through the detection transistor 91, and a voltage equivalent to the gate voltage of the detection transistor 91 is applied as the power supply voltage (VdH) of the inversion buffer circuit 53. If the third transistor 56 is ON, the power supply voltage (VdH) is applied as it is as the gate voltage of the drive transistor 51, so a current corresponding to the current IsH flows through the drive transistor 51. The low-side current IsL is the same as the high-side current, except that the direction of the current is changed through the third current mirror circuit. As a result, the time required for the expansion and return of the pressure chamber 26 can be adjusted, and good ejection characteristics can be obtained. The current does not necessarily have to be controlled by the D/A converter 45, but may be a constant current circuit or a fixed resistor that outputs a predetermined current.

上述のいずれかの実施形態のインクジェットヘッド駆動回路４，９によれば、多出力駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した吐出特性でインクジェットヘッド１００を駆動させることができる。なお、上述のインクジェットヘッド駆動回路４，９は、各トランジスタの一例としてＭＯＳトランジスタを用いているが、バイポーラートランジスタを用いてもよい。 According to the inkjet head driving circuit 4, 9 of any of the above-mentioned embodiments, it is possible to suppress the influence of the variation in characteristics between, for example, semiconductor wafers of the semiconductor substrate on which the multi-output driving circuit is formed, and the change in characteristics due to the temperature during operation, and to drive the inkjet head 100 with stable ejection characteristics. Note that the inkjet head driving circuits 4, 9 described above use MOS transistors as an example of each transistor, but bipolar transistors may also be used.

なお、インクジェットヘッド１００は、図３に例示したアクチュエーター３の構成に限らない。例えば、シアモード型のアクチュエーターであってもよい。また、例えばノズル２３とアクチュエーター３の両方をノズルプレートの面上に複数配置した構成としてもよい。その他のドロップオンデマンド・ピエゾ方式のアクチュエーター３であってもよい。また、多出力駆動回路の好ましい一例として、複数の静電容量性のアクチュエーター３を充放電させる回路について説明したが、駆動させる対象はアクチュエーター３に限らない。 The inkjet head 100 is not limited to the configuration of the actuator 3 illustrated in FIG. 3. For example, it may be a shear mode type actuator. Also, for example, it may be configured such that both the nozzles 23 and the actuators 3 are arranged in multiple numbers on the surface of the nozzle plate. Other drop-on-demand piezoelectric actuators 3 may also be used. Also, as a preferred example of a multi-output drive circuit, a circuit that charges and discharges multiple capacitive actuators 3 has been described, but the actuators to be driven are not limited to the actuators 3.

上述の実施形態では、インクジェットプリンタ１０のインクジェットヘッド１００を液体吐出装置の一例として説明したが、液体吐出装置は、３Ｄプリンタの造形材吐出ヘッド、分注装置の試料吐出ヘッドであってもよい。 In the above embodiment, the inkjet head 100 of the inkjet printer 10 has been described as an example of a liquid ejection device, but the liquid ejection device may also be a modeling material ejection head of a 3D printer or a sample ejection head of a dispensing device.

本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 The embodiments of the present invention are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are included within the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.

１０インクジェットプリンタ
１００～１０３インクジェットヘッド
２ノズルヘッド部
２３ノズル
３アクチュエーター
４インクジェットヘッド駆動回路
４１駆動回路基板
４２検出部
４３マイクロプロッセッサ
４５Ｄ／Ａコンバータ
４６，４７増幅回路
５１，５２駆動用トランジスタ
５３，５４反転バッファ回路
６１，６２検出用トランジスタ
８１，８４第１のサブトランジスタ
８２，８５第２のサブトランジスタ REFERENCE SIGNS LIST 10 Inkjet printer 100 to 103 Inkjet head 2 Nozzle head section 23 Nozzle 3 Actuator 4 Inkjet head drive circuit 41 Drive circuit board 42 Detection section 43 Microprocessor 45 D/A converter 46, 47 Amplification circuit 51, 52 Drive transistor 53, 54 Inversion buffer circuit 61, 62 Detection transistor 81, 84 First sub-transistor 82, 85 Second sub-transistor

Claims

共通の半導体基板上に形成した複数の第１のトランジスタを、配列方向に従って複数にグループ分けした多出力駆動回路と、
前記第１のトランジスタの各グループに配置され、第１のリファレンス電流を受ける第１のダイオードをグループ内の各第１のトランジスタに共通に、且つ、該当グループの近傍に設けた第１のカレントミラー回路と、
前記半導体基板上に集合配置され、前記各グループの第１のダイオードに各々接続され、前記第１のリファレンス電流を供給する複数の第２のトランジスタと、
前記複数の第２のトランジスタに第２のリファレンス電流を与える第２のダイオードを前記複数の第２のトランジスタの近傍に設けた第２のカレントミラー回路と、を備えたことを特徴とする多出力駆動回路。 a multi-output driver circuit in which a plurality of first transistors formed on a common semiconductor substrate are divided into a plurality of groups according to an arrangement direction;
a first current mirror circuit arranged in each group of the first transistors, the first diode receiving a first reference current being provided in common to each of the first transistors in the group and in the vicinity of the group;
a plurality of second transistors collectively arranged on the semiconductor substrate, each connected to a first diode of each group, for supplying the first reference current;
a second current mirror circuit having a second diode provided in the vicinity of the second transistors for providing a second reference current to the second transistors.

前記第１のトランジスタは、ＭＯＳトランジスタであり、
前記第１のダイオードは、ダイオード接続したＭＯＳトランジスタであり、
前記第１のトランジスタと前記第１のダイオードは、共通の半導体基板上に形成していることを特徴とする請求項１に記載の多出力駆動回路。 the first transistor is a MOS transistor,
the first diode is a diode-connected MOS transistor,
2. The multi-output driver circuit according to claim 1, wherein the first transistor and the first diode are formed on a common semiconductor substrate.

前記第２のトランジスタは、ＭＯＳトランジスタであり、
前記第２のダイオードは、ダイオード接続したＭＯＳトランジスタであり、
前記第２のトランジスタと前記第２のダイオードは、共通の半導体基板上に形成していることを特徴とする請求項１又は２に記載の多出力駆動回路。 the second transistor is a MOS transistor,
the second diode is a diode-connected MOS transistor,
3. The multi-output driver circuit according to claim 1, wherein the second transistor and the second diode are formed on a common semiconductor substrate.

前記複数の第１のトランジスタは、マルチノズルのインクジェットヘッドの各ノズルを駆動することを特徴とする請求項１～３のいずれかに記載の多出力駆動回路。 The multi-output drive circuit according to any one of claims 1 to 3, characterized in that the multiple first transistors drive each nozzle of a multi-nozzle inkjet head.