JP7499644B2 - Multi-output driver circuit - Google Patents
Multi-output driver circuit Download PDFInfo
- Publication number
- JP7499644B2 JP7499644B2 JP2020141590A JP2020141590A JP7499644B2 JP 7499644 B2 JP7499644 B2 JP 7499644B2 JP 2020141590 A JP2020141590 A JP 2020141590A JP 2020141590 A JP2020141590 A JP 2020141590A JP 7499644 B2 JP7499644 B2 JP 7499644B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- drive
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000001514 detection method Methods 0.000 description 62
- 239000007788 liquid Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000032258 transport Effects 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
本発明の実施形態は、多出力駆動回路に関する。 An embodiment of the present invention relates to a multi-output drive circuit.
所定量の液体を所定の位置に供給する液体吐出装置が知られている。液体吐出装置は、例えばインクジェットプリンタ、3Dプリンタ、分注装置などに搭載する。インクジェットプリンタは、インクの液滴をインクジェットヘッドから吐出して、記録媒体等の表面に画像等を印刷する。3Dプリンタは、造形材の液滴を造形材吐出ヘッドから吐出し、硬化させて、三次元造形物を形成する。分注装置は、試料の液滴を吐出して複数の容器等へ所定量供給する。 Liquid ejection devices that supply a predetermined amount of liquid to a predetermined position are known. Liquid ejection devices are mounted on, for example, inkjet printers, 3D printers, and dispensing devices. Inkjet printers eject droplets of ink from an inkjet head to print images, etc., on the surface of a recording medium, etc. 3D printers eject droplets of modeling material from a modeling material ejection head, harden them, and form a three-dimensional object. Dispensing devices eject droplets of a sample and supply a predetermined amount to multiple containers, etc.
液体吐出ヘッドの一つであるマルチノズルのインクジェットヘッドは、ドットを形成するためのノズルとアクチュエーターを備えるチャネルを複数有している。各チャネルのアクチュエーターは、多出力の液体吐出ヘッド駆動回路によって個々に駆動させる。アクチュエーターに与える駆動波形は、駆動回路のON抵抗とアクチュエーターの静電容量で決まるか、或いはON/OFF制御とは別に駆動波形を決める回路を追加するか、の何れかであった。しかしながら、前者の場合は駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を受けて、吐出特性が変化してしまう欠点がある。また、後者の場合は、大出力の駆動電流パスに直列に複数の回路が配置され、駆動回路となる半導体基板の面積が大きくなる欠点がある。 A multi-nozzle inkjet head, which is one type of liquid ejection head, has multiple channels equipped with nozzles and actuators for forming dots. The actuators of each channel are driven individually by a multi-output liquid ejection head drive circuit. The drive waveform given to the actuator is either determined by the ON resistance of the drive circuit and the electrostatic capacitance of the actuator, or a circuit that determines the drive waveform is added separately from the ON/OFF control. However, in the former case, there is a drawback that the ejection characteristics change due to the influence of the variation in characteristics between semiconductor wafers, for example, of the semiconductor substrate that forms the drive circuit, and the change in characteristics due to the temperature during operation. In addition, in the latter case, multiple circuits are arranged in series in a high-output drive current path, and the area of the semiconductor substrate that serves as the drive circuit becomes large.
本発明が解決しようとする課題は、駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した出力をすることのできる多出力駆動回路を提供することにある。 The problem that this invention aims to solve is to provide a multi-output drive circuit that can provide a stable output by suppressing the effects of variations in characteristics of the semiconductor substrate on which the drive circuit is formed, such as between semiconductor wafers, and changes in characteristics due to temperature during operation.
本発明の実施形態の液体吐出ヘッド駆動回路は、多出力駆動回路、第1のカレントミラー回路、複数の第2のトランジスタ、第2のカレントミラー回路を備える。多出力駆動回路は、共通の半導体基板上に形成した複数の第1のトランジスタを、配列方向に従って複数にグループ分けしている。第1のカレントミラー回路は、第1のトランジスタの各グループに、第1のリファレンス電流を受ける第1のダイオードをグループ内の各第1のトランジスタに共通に、且つ、該当グループの近傍に設けている。複数の第2のトランジスタは、半導体基板上に集合配置され、各グループの第1のダイオードに各々接続され、第1のリファレンス電流を供給する。第2のカレントミラー回路は、複数の第2のトランジスタに第2のリファレンス電流を与える第2のダイオードを複数の第2のトランジスタの近傍に設けている。 A liquid ejection head driving circuit according to an embodiment of the present invention includes a multi-output driving circuit, a first current mirror circuit, a plurality of second transistors, and a second current mirror circuit. The multi-output driving circuit divides a plurality of first transistors formed on a common semiconductor substrate into a plurality of groups according to the arrangement direction. The first current mirror circuit provides a first diode for receiving a first reference current in each group of first transistors , the first diode being common to each first transistor in the group and located near the corresponding group. The second transistors are arranged in a group on the semiconductor substrate, and are respectively connected to the first diodes of each group to supply the first reference current. The second current mirror circuit provides a second diode for providing a second reference current to the second transistors, located near the second transistors.
以下、実施形態に従う多出力駆動回路について、添付図面を参照しながら詳述する。なお、各図において、同一構成は同一の符号を付している。 The multi-output drive circuit according to the embodiment will be described in detail below with reference to the attached drawings. Note that the same components are denoted by the same reference numerals in each drawing.
(第1実施形態)
マルチノズルの液体吐出装置1を搭載した画像形成装置として、記録媒体に画像を印刷するインクジェットプリンタ10を説明する。図1は、インクジェットプリンタ10の概略構成を示す。インクジェットプリンタ10の筐体11の内部に、記録媒体の一例であるシートSを収納するカセット12、シートSの上流搬送路13、カセット12内から取り出したシートSを搬送する搬送ベルト14、搬送ベルト14上のシートSに向けてインクの液滴を吐出するインクジェットヘッド100~103、シートSの下流搬送路15、排出トレイ16、及び制御基板17を配置する。ユーザーインターフェイスである操作部18は、筐体11の上部側に配置する。インクジェットヘッド100は、液体吐出ヘッドの一例である。
First Embodiment
An
シートSに印刷する画像データは、例えば外部接続機器であるコンピュータ200で生成する。コンピュータ200で生成した画像データは、ケーブル201、コネクタ202,203を通してインクジェットプリンタ10の制御基板17に送る。
The image data to be printed on the sheet S is generated, for example, by a
ピックアップローラ204は、カセット12からシートSを一枚ずつ上流搬送路13へ供給する。上流搬送路13は、送りローラ対131、132と、シート案内板133、134で構成する。シートSは、上流搬送路13を経由して、搬送ベルト14の上面に送る。図中の矢印104は、カセット12から搬送ベルト14へのシートSの搬送経路を示す。
The
搬送ベルト14は、表面に多数の貫通孔を形成した網状の無端ベルトである。駆動ローラ141、従動ローラ142,143の3本のローラは、搬送ベルト14を回転自在に支持する。モータ205は、駆動ローラ141を回転することによって搬送ベルト14を回転させる。モータ205は、駆動装置の一例である。図中105は、搬送ベルト14の回転方向を示す。搬送ベルト14の裏面側に、負圧容器206を配置する。負圧容器206は、減圧用のファン207と連結する。ファン207は、形成する気流によって負圧容器206内を負圧にし、搬送ベルト14の上面にシートSを吸着保持させる。図中106は、気流の流れを示す。
The
インクジェットヘッド100~103は、搬送ベルト14上に吸着保持したシートSに対して、例えば1mmの僅かな隙間を介して対向するように配置する。インクジェットヘッド100~103は、シートSに向けてインクの液滴を夫々吐出する。インクジェットヘッド100~103は、下方をシートSが通過する際に画像を印刷する。各インクジェットヘッド100~103は、吐出するインクの色が異なることを除けば、同じ構造である。インクの色は、例えば、シアン,マゼンタ,イエロー,ブラックである。
The inkjet heads 100-103 are positioned to face the sheet S, which is attracted and held on the
各インクジェットヘッド100~103は、インク流路311~314を介してインクタンク315~318及びインク供給圧力調整装置321~324と夫々連結する。画像形成時、各インクタンク315~318のインクは、インク供給圧力調整装置321~324によって各インクジェットヘッド100~103に供給する。 Each inkjet head 100-103 is connected to an ink tank 315-318 and an ink supply pressure regulator 321-324 via an ink flow path 311-314. During image formation, ink from each ink tank 315-318 is supplied to each inkjet head 100-103 by the ink supply pressure regulator 321-324.
画像形成後、搬送ベルト14から下流搬送路15へシートSを送る。下流搬送路15は、送りローラ対151,152,153,154と、シートSの搬送経路を規定するシート案内板155,156で構成する。シートSは、下流搬送路15を経由し、排出口157から排出トレイ16へ送る。図中矢印107は、シートSの搬送経路を示す。
After the image is formed, the sheet S is sent from the
続いて、図2~図4を参照しながら、インクジェットヘッド100の構成について説明する。インクジェットヘッド101~103は、インクジェットヘッド100と同じ構造であるので詳しい説明は省略する。
Next, the configuration of the
図2は、インクジェットヘッド100の斜視図である。インクジェットヘッド100は、液体吐出部の一例であるノズルヘッド部2、フレキシブルプリント配線板21、中継基板22を備えている。インクを吐出する各チャネルのノズル23は、ノズルヘッド部2の下面に形成する。ノズル23を形成したノズルプレートをノズルヘッド部2の下面に設けるようにしてもよい。ノズル23は、ノズルヘッド部2の長手方向(X方向)に沿って例えば一列に配列する。さらにY方向にも配列してもよい。ノズル密度は、例えば150~1200dpiの範囲内に設定する。各ノズル23から吐出するインクは、インク供給管24からノズルヘッド部2内に供給する。インク供給管24は、インク流路311を介してインク供給圧力調整装置321に接続している(図1参照)。
Figure 2 is a perspective view of the
図3は、ノズルヘッド部2内のアクチュエーター基板25の部分断面図である。図3に示すように、アクチュエーター基板25は、ノズル23と連通するインクの圧力室26を備えている。インクの圧力室26は、ノズル23の配列に合わせて、少なくともチャネルの数だけ形成する。圧力室26は、アクチュエーター基板25の一面に例えばZ方向に延びる凹状の溝を形成し、その上面を弾性板27で封止している。アクチュエーター基板25は、例えば絶縁性のセラミックス基板である。弾性板27は、例えば絶縁性のセラミックス材で形成する。圧力室26は、一端側がノズル23に連通し、他端側が共通インク室28に連通する。共通インク室28は、例えばX方向に延びて各チャネルの圧力室26と連通している。さらに、共通インク室28に形成したインク供給口29が、インク供給管24と連通している。これにより、インクは、共通インク室28を介して各チャネルの圧力室26に供給する。
3 is a partial cross-sectional view of the
アクチュエーター3は、弾性板27の外面に配置する。静電容量性のアクチュエーター3は、圧電部材31の両面に個別電極32と共通電極33を積層した構成である。個別電極32は、複数のチャネルのうちインクを吐出させるチャネルに個別に駆動電圧を与える電極である。共通電極33は、圧電部材31を介して個別電極32に対向し複数チャネル分結線して各チャネル共通の基準電位を与える電極である。圧電部材31は、例えばチタン酸ジルコン酸鉛(PZT)により形成し、個別電極32に正の駆動電圧を与えたときに外側に膨らむように分極している。よって、図4に示すように、アクチュエーター3に駆動電圧を与えて充電すると、圧電部材31が弾性板27を外側に膨らませることで圧力室26を拡張し、共通インク室28からインクを引き込む。続いて、アクチュエーター3を放電すると、圧力室26が元の状態に復帰して室内のインク圧が上昇し、ノズル23からインクの液滴を吐出する。すなわち、引き打ちの駆動波形の一例である。但し、インクの吐出動作は、これに限るものではない。また、圧電部材31を挟む個別電極32と共通電極33の位置を逆にしてもよい。その場合、圧電素子31の分極方向や波形を発生させる順番なども変更するようにする。
The
説明を図2に戻すと、各チャネルの個別電極32及び共通電極33は、フレキシブルプリント配線板21に電気的に接続し、フレキシブルプリント配線板21は中継基板22に電気的に接続する。フレキシブルプリント配線板21には、駆動用のIC(Integrated Circuit)34を搭載している(以下、駆動ICと称す)。駆動IC34は、インクジェットプリンタ10の制御基板17からのプリントデータを一時的に格納し、所定のタイミングでインクを吐出するように駆動電圧をアクチュエーター3に与える。
Returning to FIG. 2 for explanation, the
図5は、インクジェットプリンタ10の制御系のブロック構成図である。制御部としての制御基板17は、CPU170、ROM171、RAM172、入出力ポートであるI/Oポート173、画像メモリ174を搭載している。CPU170は、I/Oポート173を通して、モータ205、インク供給圧力調整装置321~324、操作部18、及び各種センサーを制御する。外部接続機器であるコンピュータ200からの画像データは、I/Oポート173を通じて制御基板17へ送信し、画像メモリ174に格納する。CPU170は、画像メモリ174に格納した画像データを描画順に駆動回路35に送信する。駆動回路35は、駆動IC34の中に含まれる(図2参照)。
Figure 5 is a block diagram of the control system of the
駆動回路35は、プリントデータバッファ36、デコーダ37、駆動ドライバ38を備えている。プリントデータバッファ36は、画像データをチャネル毎に時系列に格納する。デコーダ37は、チャネル毎にプリントデータバッファ36に格納した画像データに基づいて、駆動ドライバ38を制御する。駆動ドライバ38は、デコーダ37の制御に基づき、各チャネルのアクチュエーター3に駆動電圧を与える。
The
図6は、液体吐出ヘッド駆動回路の一例であるインクジェットヘッド駆動回路4の全体構成を示している。インクジェットヘッド駆動回路4は、例えば駆動回路35の一部である。インクジェットヘッド駆動回路4は、駆動回路基板41,検出部42,マイクロプロセッサ43、A/Dコンバータ44、D/Aコンバータ45、増幅回路46,47などを備えている。駆動回路基板41に、各チャネルのアクチュエーター3に駆動電圧を与える多出力駆動回路を形成している。すなわち、複数の静電容量性のアクチュエーター3を充放電させる充放電回路である。検出部42は、多出力駆動回路の駆動用トランジスタ51,52と対になる検出用トランジスタ61,62を備える。マイクロプロセッサ43、D/Aコンバータ45及び増幅回路46,47は、後述する調整部を構成する。
Figure 6 shows the overall configuration of the inkjet
図7は、図6のインクジェットヘッド駆動回路4の中からアクチュエーター駆動回路5の部分を抜き出して示している。インクジェットヘッド駆動回路4は、アクチュエーター駆動回路5を少なくともチャネルの数だけ有している。まず、アクチュエーター駆動回路5の構成と回路の動作について、図7を参照しながら説明しておく。アクチュエーター駆動回路5は、ハイサイドの駆動用トランジスタ51、ローサイドの駆動用トランジスタ52を備える。ハイサイドの駆動用トランジスタ51は、例えばPチャンネルのMOSトランジスタである。ローサイドの駆動用トランジスタ52は、例えばNチャンネルのMOSトランジスタである。駆動用トランジスタ51と駆動用トランジスタ52は、NチャンネルとPチャンネルで互いに極性は異なっているが、どちらもアクチュエーター3を駆動する「第1のトランジスタ」に該当する。
Figure 7 shows the actuator drive circuit 5 extracted from the inkjet
ハイサイド及びローサイドの駆動用トランジスタ51,52は、互いのドレインを接続し、さらにアクチュエーター3の一方の端子と接続している。アクチュエーター3の一方の端子は、例えば個別電極32である。アクチュエーター3の他方の端子は、例えば共通電極33である。共通電極33は、例えば電圧V0(例えば、0V)に接続する。ハイサイドの駆動用トランジスタ51のソースは、第1の電位に接続する。第1の電位は、電圧V1(例えば、15Vの正電圧)である。ローサイドの駆動用トランジスタ52のソースは、第1の電位よりも低い第2の電位に接続する。第2の電位は、電圧V0(例えば、0V)である。
The drains of the high-side and low-
アクチュエーター駆動回路5は、ハイサイドの駆動用トランジスタ51のゲートを駆動する反転バッファ回路53と、ローサイドの駆動用トランジスタ52のゲートを駆動する反転バッファ回路54を備える。ハイサイドの反転バッファ回路53は、ハイサイドの駆動用トランジスタ51をOFFにする「第2のトランジスタ55」とONにする「第3のトランジスタ56」を備える。第2のトランジスタ55は、例えばPチャンネルのMOSトランジスタである。第3のトランジスタ56は、例えばNチャンネルのMOSトランジスタである。すなわち、反転バッファ回路53は、極性が逆の2つのトランジスタ55,56を対にしている。そして、第1のトランジスタである駆動用トランジスタ51をONにするトランジスタに、駆動用トランジスタ51とは逆の極性を有する第3のトランジスタ56を割り当てる。
The actuator drive circuit 5 includes an inverting
第2のトランジスタ55と第3のトランジスタ56は、互いのドレインを接続し、さらに駆動用トランジスタ51のゲートに接続している。第2のトランジスタ55のソースは、第1の電位に接続する。第1の電位は、電圧V1(この例では15Vの正電圧)である。第3のトランジスタ56のソースは、調整部に接続する。調整部は、詳しくは後述する検出部42の検出結果に基づいて反転バッファ回路53の電源電圧VdH、すなわち第3のトランジスタ56のソース電圧を調整する回路である。図6の回路では、マイクロプロセッサ43,D/Aコンバータ45及び増幅回路46によって調整部を構成するが、図7の回路では、作図の便宜上、直流の「可変電圧源531」で表している。可変電圧源531により、反転バッファ回路53の電源電圧VdHを例えば0~15Vの範囲内で調整する。
The drains of the
反転バッファ回路53の入力、すなわち第2のトランジスタ55と第3のトランジスタ56のゲートの駆動は、レベルシフタ59を介して駆動波形データ入力を与えることによって行う。レベルシフタ59を介して反転バッファ回路53に例えば電圧V1を与えると、第2のトランジスタ55はOFF、第3のトランジスタ56がONとなり、駆動用トランジスタ51のゲート電圧VGHに反転バッファ回路53の電源電圧VdH(すなわち、電圧V1に対してローレベル)が与えられて、駆動用トランジスタ51がONとなる。また、レベルシフタ59を介して反転バッファ回路53に例えば電圧V0を与えると、第3のトランジスタ56はOFF、第2のトランジスタ55がONとなり、駆動用トランジスタ51はOFFとなる。なお、第3のトランジスタ56のバックゲートは、第3のトランジスタ56のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。
The input of the inverting
ローサイドの反転バッファ回路54は、ローサイドの駆動用トランジスタ52をOFFにする「第2のトランジスタ57」とONにする「第3のトランジスタ58」を備える。第2のトランジスタ57は、例えばNチャンネルのMOSトランジスタである。第3のトランジスタ58は、例えばPチャンネルのMOSトランジスタである。すなわち、反転バッファ回路54は、極性が逆の2つのトランジスタを対にしている。そして、第1のトランジスタである駆動用トランジスタ52をONにするトランジスタに、駆動用トランジスタ52とは逆の極性を有する第3のトランジスタ58を割り当てる。
The low-side
第2のトランジスタ57と第3のトランジスタ58は、互いのドレインを接続し、さらに駆動用トランジスタ52のゲートに接続している。第2のトランジスタ57のソースは、第2の電位に接続する。第2の電位は、電圧V0(この例では0V)である。第3のトランジスタ58のソースは、調整部に接続する。既述のとおり、調整部は、図6の回路ではマイクロプロセッサ43,D/Aコンバータ45及び増幅回路47によって構成しているが、図7の回路では、作図の便宜上、直流の「可変電圧源541」で表している。可変電圧源541により、反転バッファ回路54の電源電圧VdLを例えば0~15Vの範囲内で調整する。
The drains of the
反転バッファ回路54の入力、すなわち第2のトランジスタ57と第3のトランジスタ58のゲートの駆動は、レベルシフタ59を介して駆動波形データ入力を与えることによって行う。レベルシフタ59を介して反転バッファ回路54に例えば電圧V0を与えると、第2のトランジスタ57はOFF、第3のトランジスタ58がONとなり、駆動用トランジスタ52のゲート電圧VGLに反転バッファ回路54の電源電圧VdL(すなわち、電圧V0に対してハイレベル)が与えられて、駆動用トランジスタ52がONとなる。また、レベルシフタ59を介して反転バッファ回路54に例えば電圧V1を与えると、第3のトランジスタ58はOFF、第2のトランジスタ57がONとなり、駆動用トランジスタ52はOFFとなる。第3のトランジスタ58のバックゲートは、第3のトランジスタ58のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。
The input of the inverting
続いて、図8を参照しながら、回路の動作とアクチュエーター3に与える駆動波形について説明する。上述のように、ハイサイドの駆動用トランジスタ51は、ゲート電圧VGHにローレベルを与えるとON動作する。ローサイドの駆動用トランジスタ52は、ゲート電圧VGLにハイレベルを与えるとON動作する。よって、ゲート電圧VGLとゲート電圧VGHの両方にローレベルを与えると、出力電圧はハイレベルとなり、アクチュエーター3を充電する。アクチュエーター3を充電すると、圧力室26が拡張してインクを室内に引き込む(図4の充電参照)。続いて、ゲート電圧VGLとゲート電圧VGHの両方にハイレベルを与えると、出力電圧はローレベルとなり、アクチュエーター3を放電する。アクチュエーター3を放電すると、圧力室26が元の状態に復帰して室内のインク圧が高くなり、ノズル23からインクを吐出する(図4の放電参照)。
Next, referring to FIG. 8, the operation of the circuit and the drive waveform given to the
ここで、ハイサイドの可変電圧源(すなわち調整部)531を制御して電源電圧VdHを絞ると、ハイサイドの駆動用トランジスタ51のゲート電圧VGHの振幅が小さくなり、駆動用トランジスタ51の出力電流を制限できる。同様に、ローサイドの可変電圧源(すなわち調整部)541を制御して電源電圧VdLを絞ると、ローサイドの駆動用トランジスタ52のゲート電圧VGLの振幅が小さくなり、駆動用トランジスタ52の出力電流を制限できる。その結果、アクチュエーター3を電圧V1まで充電するための要する時間、またはアクチュエーター3を電圧V0まで放電するための要する時間が長くなり、同図に示すように、例えば電源電圧VdH,VdLを絞らない場合(破線で示す)と比較して、駆動波形OUTの立ち上がり・立下りを緩くすることができる。すなわち、駆動波形の立ち上がり・立下りを可変に調整することができる。駆動波形の立ち上がり・立下り時間を絞ると、アクチュエーター3の収縮動作、復帰動作はその分ゆっくりになるので、電源電圧VdH,VdLを調節することによってインクの吐出速度が変化する。
Here, when the high-side variable voltage source (i.e., the adjustment unit) 531 is controlled to reduce the power supply voltage VdH, the amplitude of the gate voltage VGH of the high-
可変電圧源531,541による電源VdH,VdLの電圧を、例えば3段階で調整出来るようにすれば、駆動波形の立ち上がり・立下りの勾配を3段階に制御することができる。勿論、可変電圧源531,541による電源VdH,VdLの電圧の調整は、3段階でなくともよい。さらに、ハイサイドとローサイドの両方に反転バッファ回路53,54と可変電圧源531,541を設けているので、駆動波形の立ち上がり・立下りを各々独立して調整することが可能である。
If the voltages of the power supplies VdH and VdL from the
仮に反転バッファ回路53,54と可変電圧源531,541を有しない場合、圧力室26の拡張・復帰時間は、駆動用トランジスタ51,52の特性とアクチュエーター3の圧電部材31の静電容量によって固定的に定まり、可変に調整することはできない。これに対し、反転バッファ回路53,54と可変電圧源531,541を設けて駆動波形の立ち上がり・立下りを調節可能な構成とすれば、駆動用トランジスタ51,52の出力電流に電流制限を与えることができる。その結果、圧力室26の拡張・復帰の際の電圧波形の傾き(遷移時間)を調整することが可能となり、インクジェットヘッド100のインクの吐出特性を良好にすることができる。
If the
説明を図6のインクジェットヘッド駆動回路4に戻すと、検出部42は、極性が異なる2つの検出用トランジスタ61,62を備える。一方の検出用トランジスタ61は、ダイオード接続したPチャンネルのトランジスタである。このPチャンネルの検出用トランジスタ61は、Pチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくPチャンネルのトランジスタであるハイサイドの駆動用トランジスタ51である。検出用トランジスタ61と駆動用トランジスタ51の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ61は、検出対象の駆動用トランジスタ51との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。
Returning to the inkjet
もう一方の検出用トランジスタ62は、ダイオード接続したNチャンネルのトランジスタである。このNチャンネルの検出用トランジスタ62は、Nチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくNチャンネルのトランジスタであるローサイドの駆動用トランジスタ52である。検出用トランジスタ62と駆動用トランジスタ52の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ62は、検出対象の駆動用トランジスタ62との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。
The
並列に接続した3つの抵抗63,64,65、及び2つのトランジスタ66,67は、直列に接続した検出用トランジスタ61,62に流す順電流を調節する電流切替回路である。具体的には、2つのトランジスタ66,67のONとOFFの組み合わせによって、抵抗63を通じてのみ電流を流す、抵抗63と抵抗64を通じて電流を流す、抵抗63と抵抗65を通じて電流を流す、抵抗63~65の全部を通じて電流を流す、の4つのパターンで検出用トランジスタ61,62に順電流を流すことができる。マイクロプロセッサ43は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ61の順電圧を、差動増幅回路71を介して測定する。同様に、マイクロプロセッサ43は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ62の順電圧を、差動増幅器回路72を介して測定する。
The three
マイクロプロセッサ43は、出力ポートDO1,DO2からの出力値を制御する(DO;digital output)。マイクロプロセッサ43は、出力ポートDO1,DO2からの出力値を決め、インバータ74,75を介してトランジスタ66,67をON/OFF制御し、検出用トランジスタ61,62に流す所定の電流を決める。さらにマイクロプロセッサ43は、差動増幅回路73を介して抵抗63~65に生じる電圧降下を計測し、検出用トランジスタ61,62に流れる電流値を算出する。なお、電圧V1及び電圧V0が安定している場合は、差動増幅回路73を省略してもよい。
The
マイクロプロセッサ43は、例えばメモリ等に格納したプログラムを実行して、ハイサイドの反転バッファ回路53の電源電圧VdHを決める。そして、マイクロプロセッサ43は、D/Aコンバータ45及び増幅回路46を介して、ハイサイドの反転バッファ回路53に電源電圧VdHを与える。さらにマイクロプロセッサ43は、ハイサイドの反転バッファ回路53の電源電圧VdHを、差動増幅回路77でモニタする。また、マイクロプロセッサ43は、同様にプログラムを実行して、ローサイドの反転バッファ回路54の電源電圧VdLを決める。そして、マイクロプロセッサ43は、D/Aコンバータ45及び増幅回路47を介して、ローサイドの反転バッファ回路54に電源電圧VdLを与える。さらにマイクロプロセッサ43は、ローサイドの反転バッファ回路54の電源電圧VdLを、差動増幅回路76でモニタする。なお、増幅回路46,47は、駆動回路基板41に内蔵してもよい。
The
このように、反転バッファ回路53,54を介して駆動用トランジスタ51,52と検出用トランジスタ61,62とで構成したインクジェットヘッド駆動回路4は、次のように動作する。マイクロプロセッサ43は、まずトランジスタ66,67のON/OFF制御のために出力ポートDO1,DO2からの出力値を所定の値に決めて、ダイオード接続した検出用トランジスタ61,62に流す設定電流を決める。検出用トランジスタ61,62は、検出対象の駆動用トランジスタ51,52と夫々同じプロセスで同じ半導体基板上に形成しているので、その設定電流は、検出用トランジスタ61,62と駆動用トランジスタ51,52の夫々のサイズ比に従って動作が相似となるような電流とする。検出用トランジスタ61,62と駆動用トランジスタ51,52は、同じプロセスで同じ半導体基板上に形成しているので、半導体ウエハ間のばらつきがあっても、温度が変化しても、相似の関係は維持されるからである。なお、本実施形態のインクジェットヘッド駆動回路4は、検出部42と調整部とが独立しており、その間にA/Dコンバータ44、D/Aコンバータ45及びマイクロプロセッサ43が介在しているが、回路の動作はカレントミラー回路と同様であり、カレントミラー回路の変形と見ることができる。この回路の構成は、マイクロプロセッサ43を介在するのでハードウエアだけで構成する通常のカレントミラー回路と比べて微調整が可能という利点がある。
In this way, the inkjet
一例として、駆動用トランジスタ51のトランジスタサイズに対し、検出用トランジスタ61のチャネル幅が1/5倍でチャネル長が2倍であれば、検出用トランジスタ61には駆動用トランジスタ51の動作電流の1/10倍の大きさの電流を設定電流とする。
As an example, if the channel width of the
そのときの検出用トランジスタ61の電圧降下、すなわち順方向電圧を、差動増幅器71とA/Dコンバータ44を介してマイクロプロセッサ43に取り込む。取り込んだ電圧は、駆動用トランジスタ51のゲートに与えるべき電圧のはずであるから、マイクロプロセッサ43は、D/Aコンバータ45と増幅器46を介して、その電圧を反転バッファ回路53の電源電圧VdHに与える。既述のように、レベルシフタ59を介して反転バッファ回路53の入力にハイレベルを与えると駆動用トランジスタ51はONとなり、与えた電源電圧VdHはそのまま駆動用トランジスタ51のゲートに与えられる。よって、駆動用トランジスタ51がONしてアクチュエーター3を充電するとき、駆動用トランジスタ51の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室26の拡張に要する時間を、所望の時間に調整することができる。
The voltage drop of the
ローサイドについてもハイサイドと同様の一連の動作にて、駆動用トランジスタ52がONしてアクチュエーター3を放電するとき、駆動用トランジスタ52の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室26が元の状態に復帰に要する時間を、所望の時間に調整することができる。なお、図6の回路では、マイクロプロセッサ43を介して反転バッファ回路53,54の電源電圧VdH,VdLを制御したが、これに限らない。例えば、マイクロプロセッサ43を介さずに直接に或いはボルテージフォロワを介してハードウエアで、検出用トランジスタ61,62の順方向電圧を、夫々反転バッファ回路53,54の電源電圧VdH,VdLとしてもよい。
For the low side, the same series of operations as for the high side are performed, and when the driving
(第2実施形態)
続いて、図9~図11を参照しながら、第2実施形態のインクジェットヘッド駆動回路9について説明する。第2実施形態のインクジェットヘッド駆動回路9は、多出力駆動回路内にある複数の駆動用トランジスタ51,52をグループ分けし、複数段のカレントミラー回路を構成する。以下、回路の構成を詳しく説明するが、第1実施形態と同じ構成については、同じ符号を付すことで詳しい説明を省略する。また、図9~図11は、検出部42を図示していないが、第1実施形態と同様に検出部42と組み合わせた構成としてもよい。
Second Embodiment
Next, an inkjet
マルチノズルのインクジェットヘッド100を駆動する多出力駆動回路は、共通の半導体基板上に製作すると、ノズル23の配列方向に沿って細長い半導体集積回路となりがちである。細長い形状の半導体基板は、その長手方向の不純物の分布などの影響を受け易い。また、長手方向の温度の差異に起因するトランジスタ特性の変化の影響も受け易い。よって、カレントミラー回路を構成するにあたり、制御対象となるトランジスタとその対となるダイオード接続したトランジスタの特性が互いに揃っていなければ、精度よく電流を設定することができない。
When the multi-output drive circuit that drives the
そこで本実施形態では、多出力駆動回路を複数のグループに分けて、第1~第3の複数段のカレントミラー回路を構成する。複数のグループに分けた多出力駆動回路と第1~第3のカレントミラー回路は、例えば図9に模式的に示すように、半導体基板90上に配置する。
Therefore, in this embodiment, the multi-output drive circuit is divided into multiple groups to configure first to third multi-stage current mirror circuits. The multiple groups of multi-output drive circuits and the first to third current mirror circuits are arranged on a
インクジェットヘッド駆動回路9における多出力駆動回路の部分は、図10に示すように、複数のチャネルを、複数のグループにグループ分けしている。例えばチャネルの数が1000個の場合、長手方向に沿って250個毎の4つのグループに分ける。勿論、グループ数は増減してよい。そして、第1のダイオードの一例である検出用トランジスタ91,92として、ダイオード接続したトランジスタをグループ内に夫々設ける。駆動用トランジスタ51,52と対になる検出用トランジスタ91,92は、反転バッファ回路53,54を介して第1のカレントミラー回路を夫々形成する。図示は省略しているが、他のグループも同様にする。
As shown in FIG. 10, the multi-output drive circuit portion of the inkjet
ハイサイドの検出用トランジスタ91は、反転バッファ回路53を介してハイサイドの駆動用トランジスタ51と第1のカレントミラー回路を構成する。検出用トランジスタ91は、対になる駆動用トランジスタ51と同じPチャンネルのトランジスタである。検出用トランジスタ91と駆動用トランジスタ51は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイドの検出用トランジスタ92は、反転バッファ回路54を介してローサイドの駆動用トランジスタ52と第1のカレントミラー回路を構成する。検出用トランジスタ92は、対になる駆動用トランジスタ52と同じNチャンネルのトランジスタである。検出用トランジスタ92と駆動用トランジスタ52は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。
ひとつのハイサイドの検出用トランジスタ91に接続する反転バッファ回路53とその先の駆動用トランジスタ51の数が多い場合、ハイサイドの検出用トランジスタ91の出力電圧を安定化させるためにハイサイドの検出用トランジスタ91と複数の反転バッファ回路53の間にボルテージフォロア回路などによるバッファを設けてもよい。同様に、ひとつのローサイドの検出用トランジスタ92に接続する反転バッファ回路54とその先の駆動用トランジスタ52の数が多い場合、ローサイドの検出用トランジスタ92の出力電圧を安定化させるためにローサイドの検出用トランジスタ92と反転バッファ回路54の間にボルテージフォロア回路などによるバッファを設けてもよい。
The high-
When the number of inverting
検出用トランジスタ91,92は、対になる駆動用トランジスタ51,52の一群と距離を近づけて夫々配置する。すなわち、検出用トランジスタ91,92による第1のカレントミラー回路を、各グループの駆動用トランジスタ51,52の近傍に夫々配置する。これにより、各グループ内において、検出用トランジスタ91,92と駆動用トランジスタ51,52のトランジスタ特性を夫々揃えることができる。
The
各グループの第1のカレントミラー回路に夫々流す第1のリファレンス電流は、図11に示す第2のカレントミラー回路によって生成する。第2のカレントミラー回路が制御対象とするハイサイド出力回路制御用のトランジスタ93は、第1のカレントミラー回路のハイサイドの検出用トランジスタ91と電気的に接続する。並列に接続した複数のトランジスタ93は、極性及びサイズが同じトランジスタで揃える。同じく制御対象とするローサイド出力回路制御用のトランジスタ94は、第1のカレントミラー回路のローサイドの検出用トランジスタ92と電気的に接続する。並列に接続した複数のトランジスタ94は、極性及びサイズが同じトランジスタで揃える。
The first reference current to be passed through the first current mirror circuit of each group is generated by the second current mirror circuit shown in FIG. 11. The
第2のカレントミラー回路は、第2のダイオードの一例である出力回路制御用のトランジスタ95,96として、ダイオード接続したトランジスタを設ける。すなわち、制御対象のトランジスタ93,94のゲート電圧を、対になるトランジスタ95,96によって夫々制御する。ハイサイド出力回路制御用のトランジスタ95は、対になるハイサイド出力回路制御用のトランジスタ93と第2のカレントミラー回路を形成する。トランジスタ95は、トランジスタ93と同じNチャンネルのトランジスタである。トランジスタ95とトランジスタ93は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイド出力回路制御用のトランジスタ96は、対になるローサイド出力回路制御用のトランジスタ94と第2のカレントミラー回路を形成する。トランジスタ96は、トランジスタ94と同じPチャンネルのトランジスタである。トランジスタ96とトランジスタ94は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。
The second current mirror circuit is provided with diode-connected
出力回路制御用のトランジスタ95,96は、対になる出力回路制御用のトランジスタ93,94の一群と距離を近づけて半導体基板90上の一部に集中して配置する(図11参照)。すなわち、トランジスタ93,94を各グループの近傍に配置するのではなく、第2のカレントミラー回路に集合配置する。これにより、複数のトランジスタ93(94)同士のトランジスタ特性を揃えることができる。さらに、トランジスタ95と制御対象のトランジスタ93の間およびトランジスタ96と制御対象のトランジスタ94の間でトランジスタ特性を揃えることができる。その結果、第2のカレントミラー回路が制御する電流の精度を維持することができる。
The output
第3のカレントミラー回路は、第2のカレントミラー回路のローサイド出力回路制御用のトランジスタ96を流れる電流の向きを反転して、D/Aコンバータ45の出力電流IsLの向きを、ハイサイド出力回路制御用のトランジスタ95に流す電流IsHの向きと同じにするための回路である。第3のカレントミラー回路は、トランジスタ97とその対となる制御対象のトランジスタ98によって形成している。第3のダイオードの一例である出力回路制御用のトランジスタ97は、ダイオード接続したトランジスタである。第2のカレントミラー回路のローサイド出力回路制御用のトランジスタ96を流れる電流は、電流出力のD/Aコンバータ45によって制御する。但し、第3のカレントミラー回路は、トランジスタ97を流れる電流IsLとトランジスタ95を流れる電流IsHを共通の方法で制御可能とするために設けているのであり、別々の方法で制御するのであれば必須の回路ではない。
The third current mirror circuit is a circuit for inverting the direction of the current flowing through the
上述のインクジェットヘッド駆動回路9は、次のように動作する。すなわち、まずD/Aコンバータ45から出力する電流IsH,IsLの電流値を決める。D/Aコンバータ45は、例えばマイクロプロセッサ43が制御する。電流IsH,IsLの設定電流は、駆動用トランジスタ51,52に出力させようとする電流にトランジスタのサイズ比に従った比例定数を加味した値である。すなわち、圧力室26の拡張・復帰に掛かる時間を、所望の時間に調整するための設定電流値であり、各段のトランジスタサイズがスケーリングされている場合はその比に応じてスケーリングした電流値に設定する。ハイサイドについて見ると、D/Aコンバータ45から出力した電流IsHは、第2のリファレンス電流として第2のカレントミラー回路のトランジスタ95に与える。そして、トランジスタ95と同じゲート電圧を第2のカレントミラー回路の各トランジスタ93に夫々与える。従って、各トランジスタ93には電流IsHに対応する電流が流れる。さらに、各トランジスタ93と電気的に接続している第1カレントミラー回路の検出用トランジスタ91に、第1のリファレンス電流として電流IsHに対応する電流を与える。
The inkjet
第1カレントミラー回路では、検出用トランジスタ91に電流IsHに対応する電流が流れることで、検出用トランジスタ91のゲート電圧にあたる電圧を、反転バッファ回路53の電源電圧(VdH)として与える。電源電圧(VdH)は、第3のトランジスタ56がONであればそのまま駆動用トランジスタ51のゲート電圧として与えられるので、駆動用トランジスタ51に電流IsHに対応する電流が流れる。ローサイドの電流IsLについても、第3のカレントミラー回路を介して電流の向きを変えることを除けば、ハイサイドと同様である。その結果、圧力室26の拡張・復帰に掛かる時間を調整することができ、良好な吐出特性を得ることができる。なお、電流の制御は必ずしもD/Aコンバータ45でなくても良く、定電流回路や所定の電流を出力する固定抵抗であってもよい。
In the first current mirror circuit, a current corresponding to the current IsH flows through the
上述のいずれかの実施形態のインクジェットヘッド駆動回路4,9によれば、多出力駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した吐出特性でインクジェットヘッド100を駆動させることができる。なお、上述のインクジェットヘッド駆動回路4,9は、各トランジスタの一例としてMOSトランジスタを用いているが、バイポーラートランジスタを用いてもよい。
According to the inkjet
なお、インクジェットヘッド100は、図3に例示したアクチュエーター3の構成に限らない。例えば、シアモード型のアクチュエーターであってもよい。また、例えばノズル23とアクチュエーター3の両方をノズルプレートの面上に複数配置した構成としてもよい。その他のドロップオンデマンド・ピエゾ方式のアクチュエーター3であってもよい。また、多出力駆動回路の好ましい一例として、複数の静電容量性のアクチュエーター3を充放電させる回路について説明したが、駆動させる対象はアクチュエーター3に限らない。
The
上述の実施形態では、インクジェットプリンタ10のインクジェットヘッド100を液体吐出装置の一例として説明したが、液体吐出装置は、3Dプリンタの造形材吐出ヘッド、分注装置の試料吐出ヘッドであってもよい。
In the above embodiment, the
本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 The embodiments of the present invention are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are included within the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.
10 インクジェットプリンタ
100~103 インクジェットヘッド
2 ノズルヘッド部
23 ノズル
3 アクチュエーター
4 インクジェットヘッド駆動回路
41 駆動回路基板
42 検出部
43 マイクロプロッセッサ
45 D/Aコンバータ
46,47 増幅回路
51,52 駆動用トランジスタ
53,54 反転バッファ回路
61,62 検出用トランジスタ
81,84 第1のサブトランジスタ
82,85 第2のサブトランジスタ
REFERENCE SIGNS
Claims (4)
前記第1のトランジスタの各グループに配置され、第1のリファレンス電流を受ける第1のダイオードをグループ内の各第1のトランジスタに共通に、且つ、該当グループの近傍に設けた第1のカレントミラー回路と、
前記半導体基板上に集合配置され、前記各グループの第1のダイオードに各々接続され、前記第1のリファレンス電流を供給する複数の第2のトランジスタと、
前記複数の第2のトランジスタに第2のリファレンス電流を与える第2のダイオードを前記複数の第2のトランジスタの近傍に設けた第2のカレントミラー回路と、を備えたことを特徴とする多出力駆動回路。 a multi-output driver circuit in which a plurality of first transistors formed on a common semiconductor substrate are divided into a plurality of groups according to an arrangement direction;
a first current mirror circuit arranged in each group of the first transistors, the first diode receiving a first reference current being provided in common to each of the first transistors in the group and in the vicinity of the group;
a plurality of second transistors collectively arranged on the semiconductor substrate, each connected to a first diode of each group, for supplying the first reference current;
a second current mirror circuit having a second diode provided in the vicinity of the second transistors for providing a second reference current to the second transistors.
前記第1のダイオードは、ダイオード接続したMOSトランジスタであり、
前記第1のトランジスタと前記第1のダイオードは、共通の半導体基板上に形成していることを特徴とする請求項1に記載の多出力駆動回路。 the first transistor is a MOS transistor,
the first diode is a diode-connected MOS transistor,
2. The multi-output driver circuit according to claim 1, wherein the first transistor and the first diode are formed on a common semiconductor substrate.
前記第2のダイオードは、ダイオード接続したMOSトランジスタであり、
前記第2のトランジスタと前記第2のダイオードは、共通の半導体基板上に形成していることを特徴とする請求項1又は2に記載の多出力駆動回路。 the second transistor is a MOS transistor,
the second diode is a diode-connected MOS transistor,
3. The multi-output driver circuit according to claim 1, wherein the second transistor and the second diode are formed on a common semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020141590A JP7499644B2 (en) | 2020-08-25 | 2020-08-25 | Multi-output driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020141590A JP7499644B2 (en) | 2020-08-25 | 2020-08-25 | Multi-output driver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022037447A JP2022037447A (en) | 2022-03-09 |
JP7499644B2 true JP7499644B2 (en) | 2024-06-14 |
Family
ID=80494770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020141590A Active JP7499644B2 (en) | 2020-08-25 | 2020-08-25 | Multi-output driver circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7499644B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000103055A (en) | 1998-09-30 | 2000-04-11 | Brother Ind Ltd | Drive circuit of ink jet head |
JP2000133776A (en) | 1998-10-26 | 2000-05-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2006096007A (en) | 2004-09-30 | 2006-04-13 | Canon Inc | Head substrate, recording head, head cartridge, and recorder |
JP2009018532A (en) | 2007-07-13 | 2009-01-29 | Toppan Printing Co Ltd | Inkjet recording device and inkjet driving circuit |
-
2020
- 2020-08-25 JP JP2020141590A patent/JP7499644B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000103055A (en) | 1998-09-30 | 2000-04-11 | Brother Ind Ltd | Drive circuit of ink jet head |
JP2000133776A (en) | 1998-10-26 | 2000-05-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2006096007A (en) | 2004-09-30 | 2006-04-13 | Canon Inc | Head substrate, recording head, head cartridge, and recorder |
JP2009018532A (en) | 2007-07-13 | 2009-01-29 | Toppan Printing Co Ltd | Inkjet recording device and inkjet driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2022037447A (en) | 2022-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008188889A (en) | Driving circuit of capacitive load and image forming apparatus | |
JP2008173818A (en) | Inkjet recorder | |
JP7499644B2 (en) | Multi-output driver circuit | |
US8465112B2 (en) | Droplet ejecting apparatus and current control method | |
JP7499643B2 (en) | Liquid ejection head drive circuit | |
JP7499645B2 (en) | Liquid ejection head drive circuit | |
US20070076022A1 (en) | Driving circuit of a piezoelectric element, and liquid droplet ejecting device | |
JP5071147B2 (en) | Image forming apparatus | |
JP7460481B2 (en) | Multi-value output driver circuit | |
US11648768B2 (en) | Liquid ejection apparatus | |
US9340022B1 (en) | Liquid discharging substrate, printhead, and printing apparatus | |
JP5998444B2 (en) | Droplet discharge head driving apparatus, droplet discharge apparatus, and droplet discharge head driving method | |
US11685156B2 (en) | Liquid discharge head and printing apparatus provided with liquid discharge head | |
JP7500921B2 (en) | Printing device | |
US20210276325A1 (en) | Liquid ejection apparatus | |
US11987062B2 (en) | Method for correcting image and printing apparatus | |
JP2011156666A (en) | Driving apparatus for actuator | |
JP2004050492A (en) | Inkjet head driving circuit | |
JP2024047750A (en) | Liquid discharge head | |
JP2024030510A (en) | inkjet head | |
JP2016144883A (en) | Liquid discharge device and head unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7499644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |