JP7497198B2 - 高調波抑制装置および電源装置 - Google Patents
高調波抑制装置および電源装置 Download PDFInfo
- Publication number
- JP7497198B2 JP7497198B2 JP2020073568A JP2020073568A JP7497198B2 JP 7497198 B2 JP7497198 B2 JP 7497198B2 JP 2020073568 A JP2020073568 A JP 2020073568A JP 2020073568 A JP2020073568 A JP 2020073568A JP 7497198 B2 JP7497198 B2 JP 7497198B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- capacitor
- unit converters
- harmonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 80
- 230000010349 pulsation Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 10
- 239000007787 solid Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
図1に示すように、3相交流系統(電力系統や配電系統を含む)1の系統ラインLu,Lv,Lwに高調波電流抑制装置10を介して電源装置2が接続され、その電源装置2の出力端に負荷である電気機器6が接続されている。電源装置2は、ダイオード3a~3fをブリッジ接続してなり3相交流系統1の交流電圧を全波整流する3相整流回路3、この3相整流回路3の出力端に直流リアクトル4を介して接続された直流コンデンサ5を含み、電気機器6に直流電圧を供給する。直流リアクトル4は、十分な大きさのインダクタンスを有し、整流回路3の出力端と電気機器6との接続間に介在する。
単位変換器21uは、スイッチ素子(第1スイッチ素子)Q1aおよびスイッチ素子(第2スイッチ素子)Q1bを直列接続してなる第1スイッチングレグ、スイッチ素子(第3スイッチ素子)Q1cおよびスイッチ素子(第4スイッチ素子)Q1dを直列接続してなり上記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサC1、このコンデンサC1の電圧(コンデンサ電圧)Vcを検知する電圧検知器21aを含み、スイッチ素子Q1a,Q1bの相互接続点を出力端子P1とし、スイッチ素子Q1c,Q1dの相互接続点を出力端子N1とし、複数レベル(正レベル・零レベル・負レベル)の直流電圧Vcu1をスイッチ素子Q1a~Q1dのスイッチングにより選択的に生成し出力する。スイッチ素子Q1a~Q1dは例えばIGBTである。
Icu=0.284×√2×Io(-sin5ωt/5-sin7ωt/7+sin11ωt/11+…)と表わすことができる。ωtは基本波の周波数である。
Vcu1=√2×Vcu×sinωt/N
ここで、補償電流Icuの11次までを考慮すると、単位変換器21uにおける電力の脈動Pは、
P=Vcu1×Icu=Io×Vcu×(-77cos4ωt+22cos6ωt+55cos8ωt+35cos10ωt+35cos12ωt)/(5×7×11)/Nとなる。
Icu1=P/Vcとなる。
Vcu1=√2×Vcu×(sinωt+X×sin3ωt+Y×sin9ωt)/Nとなる。X,Yは係数である。
Io×Vcu×(-77cos4ωt)/(5×7×11)/Nとなり、
さらにIo×Vcu×[(55X+77Y-77)cos4ωt]/(5×7×11)/Nとなり、3次高調波電圧V3と9次高調波電圧V9の係数であるXおよびYを適切に選べば、コンデンサ電流を小さくすることができる。
Claims (4)
- それぞれがスイッチ素子およびコンデンサを含み複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数の第1単位変換器を直列接続し、一端が3相交流系統のU相と負荷との間のラインに接続される第1マルチレベル変換器、
それぞれがスイッチ素子およびコンデンサを含み複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数の第2単位変換器を直列接続し、一端が前記3相交流系統のV相と前記負荷との間のラインに接続される第2マルチレベル変換器、
それぞれがスイッチ素子およびコンデンサを含み複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数の第3単位変換器を直列接続し、一端が前記3相交流系統のW相と前記負荷との間のラインに接続される第3マルチレベル変換器、
を備え、
前記第1マルチレベル変換器の他端、前記第2マルチレベル変換器の他端、および前記第3マルチレベル変換器の他端を相互接続し、
前記各第1単位変換器の出力電圧を足し合わせることにより正弦波に近い波形の交流電圧を前記第1マルチレベル変換器で生成して前記3相交流系統のU相に供給し、
前記各第2単位変換器の出力電圧を足し合わせることにより正弦波に近い波形の交流電圧を前記第2マルチレベル変換器で生成して前記3相交流系統のV相に供給し、
前記各第3単位変換器の出力電圧を足し合わせることにより正弦波に近い波形の交流電圧を前記第3マルチレベル変換器で生成して前記3相交流系統のW相に供給する、
高調波抑制装置であって、
前記3相交流系統のU相から前記負荷に流れる電流に含まれる高調波の打消し用として前記3相交流系統のU相交流電圧とほぼ同じ波形を有し且つ前記各第1単位変換器の前記コンデンサの電圧脈動を低減させるために前記3相交流系統の電源周波数の“3”の奇数倍の周波数の電圧である3次高調波電圧および9次高調波電圧が重畳された交流電圧を、前記第1マルチレベル変換器で生成し出力させる第1制御手段と、
前記3相交流系統のV相から前記負荷に流れる電流に含まれる高調波の打消し用として前記3相交流系統のV相交流電圧とほぼ同じ波形を有し且つ前記各第2単位変換器の前記コンデンサの電圧脈動を低減させるために前記3相交流系統の電源周波数の“3”の奇数倍の周波数の電圧である3次高調波電圧および9次高調波電圧が重畳された交流電圧を、前記第2マルチレベル変換器で生成し出力させる第2制御手段と、
前記3相交流系統のW相から前記負荷に流れる電流に含まれる高調波の打消し用として前記3相交流系統のW相交流電圧とほぼ同じ波形を有し且つ前記各第3単位変換器の前記コンデンサの電圧脈動を低減させるために前記3相交流系統の電源周波数の“3”の奇数倍の周波数の電圧である3次高調波電圧および9次高調波電圧が重畳された交流電圧を、前記第3マルチレベル変換器で生成し出力させる第3制御手段と、
を備える高調波抑制装置。 - 前記各第1単位変換器、前記各第2単位変換器、および前記各第3単位変換器は、それぞれ、第1および第2スイッチ素子を直列接続してなる第1スイッチングレグ、第3および第4スイッチ素子を直列接続してなり前記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサを含み、前記第1および第2スイッチ素子の相互接続点と前記第3および第4スイッチ素子の相互接続点を出力端子とし、この出力端子と前記コンデンサとの間で第1通電路を形成することによる正レベルの直流電圧、前記出力端子と前記コンデンサとの間で第2通電路を形成することによる負レベルの直流電圧、前記出力端子と前記コンデンサとの間で通電路を形成しないことによる零レベルの直流電圧を前記第1から第4スイッチ素子のスイッチングにより選択的に出力する、
請求項1に記載の高調波抑制装置。 - 前記第1制御手段は、前記各第1単位変換器の個数と同じ複数のキャリア信号を第1交流電圧指令値でパルス幅変調することにより前記各第1単位変換器に対するスイッチング用の駆動信号を生成し、
前記第2制御手段は、前記各第2単位変換器の個数と同じ複数のキャリア信号を第2交流電圧指令値でパルス幅変調することにより前記各第2単位変換器に対するスイッチング用の駆動信号を生成し、
前記第3制御手段は、前記各第3単位変換器の個数と同じ複数のキャリア信号を第3交流電圧指令値でパルス幅変調することにより前記各第3単位変換器に対するスイッチング用の駆動信号を生成する、
請求項1に記載の高調波抑制装置。 - 請求項1から請求項3のいずれか一項に記載の高調波抑制装置が接続される前記3相交流系統と前記負荷との間に接続される電源装置であって、
前記3相交流系統の交流電圧を整流する整流回路と、
十分な大きさのインダクタンスを有し前記整流回路の出力端と前記負荷との間に介在する直流リアクトルと、
前記整流回路の出力端に前記直流リアクトルを介して接続されたコンデンサと、
を備える電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020073568A JP7497198B2 (ja) | 2020-04-16 | 2020-04-16 | 高調波抑制装置および電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020073568A JP7497198B2 (ja) | 2020-04-16 | 2020-04-16 | 高調波抑制装置および電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021170890A JP2021170890A (ja) | 2021-10-28 |
JP7497198B2 true JP7497198B2 (ja) | 2024-06-10 |
Family
ID=78119601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020073568A Active JP7497198B2 (ja) | 2020-04-16 | 2020-04-16 | 高調波抑制装置および電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7497198B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010524425A (ja) | 2007-04-16 | 2010-07-15 | シーメンス アクチエンゲゼルシヤフト | マルチレベル接続構成を有するアクティブフィルタ |
JP2018196237A (ja) | 2017-05-17 | 2018-12-06 | 株式会社東芝 | 電力変換装置 |
JP2020014264A (ja) | 2018-07-13 | 2020-01-23 | 株式会社明電舎 | モジュラー・マルチレベル・カスケード変換器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3755220B2 (ja) * | 1996-08-09 | 2006-03-15 | ダイキン工業株式会社 | アクティブフィルタ装置およびその制御方法 |
-
2020
- 2020-04-16 JP JP2020073568A patent/JP7497198B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010524425A (ja) | 2007-04-16 | 2010-07-15 | シーメンス アクチエンゲゼルシヤフト | マルチレベル接続構成を有するアクティブフィルタ |
JP2018196237A (ja) | 2017-05-17 | 2018-12-06 | 株式会社東芝 | 電力変換装置 |
JP2020014264A (ja) | 2018-07-13 | 2020-01-23 | 株式会社明電舎 | モジュラー・マルチレベル・カスケード変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP2021170890A (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Akagi et al. | Voltage balancing control for a three-level diode-clamped converter in a medium-voltage transformerless hybrid active filter | |
Xing et al. | Space-Vector-Modulated Method for Boosting and Neutral Voltage Balancing in $ Z $-Source Three-Level T-Type Inverter | |
Rao et al. | Development of cascaded multilevel inverter based active power filter with reduced transformers | |
Xing et al. | Deadbeat control strategy for circulating current suppression in multiparalleled three-level inverters | |
EP2160828B1 (en) | Four pole neutral-point clamped three phase converter with zero common mode voltage output | |
US7952896B2 (en) | Power conversion architecture with zero common mode voltage | |
EP2226926A1 (en) | Five-level inverter | |
Pawar et al. | Notice of Violation of IEEE Publication Principles: Modular multilevel converters: A review on topologies, modulation, modeling and control schemes | |
Zare et al. | A modular active front-end rectifier with electronic phase shifting for harmonic mitigation in motor drive applications | |
Zhang et al. | Design methodology for three-phase four-wire T-type inverter with neutral inductor | |
Ghias et al. | Voltage balancing strategy for a five-level flying capacitor converter using phase disposition PWM with sawtooth-shaped carriers | |
Peterson et al. | Active and passive filtering for harmonic compensation | |
JP7497198B2 (ja) | 高調波抑制装置および電源装置 | |
Kim et al. | Three-level three-phase transformerless inverter with low leakage current for photovoltaic power conditioning system | |
Marzoughi et al. | A new control strategy for cascaded H-bridge multilevel converter to operate as a D-STATCOM | |
Grigoletto et al. | A five‐level common‐ground inverter with step‐up/step‐down dual‐mode operation for transformerless grid‐connected PV application | |
Panda et al. | Design and control of an asymmetrical cascaded compact module multilevel inverter for PV system | |
Ezhilvannan et al. | Novel Fault Analysis and Compensation in 5-Level Multilevel DC-AC Converter | |
Klumpner et al. | A new generalized two-stage direct power conversion topology to independently supply multiple ac loads from multiple power grids with adjustable power loading | |
Mihret et al. | Optimal synthesis of output voltage waveforms for multilevel cascaded single phase DC-AC converters | |
Ziaeinejad et al. | A new multilevel converter with granular voltage steps and reduced number of switches | |
Alam et al. | Analysis and Design of H5 Topology in Grid-Connected Single-Phase Transformerless Photovoltaic Inverter System | |
Aghdam et al. | Harmonic optimization techniques in multi-level voltage-source inverter with unequal DC sources | |
Davari et al. | A smart current modulation scheme for harmonic reduction in three-phase motor drive applications | |
Shah et al. | Analysis of multiaxis current controller for power system friendly front-end converter employing two-level and three-level topologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7497198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |