JP7495764B1 - Semiconductor wafers with non-contact inspection capabilities - Google Patents
Semiconductor wafers with non-contact inspection capabilities Download PDFInfo
- Publication number
- JP7495764B1 JP7495764B1 JP2023061049A JP2023061049A JP7495764B1 JP 7495764 B1 JP7495764 B1 JP 7495764B1 JP 2023061049 A JP2023061049 A JP 2023061049A JP 2023061049 A JP2023061049 A JP 2023061049A JP 7495764 B1 JP7495764 B1 JP 7495764B1
- Authority
- JP
- Japan
- Prior art keywords
- unit
- power supply
- block
- lsi
- waveform transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 235000012431 wafers Nutrition 0.000 title 1
- 230000005540 biological transmission Effects 0.000 claims abstract description 45
- 239000000523 sample Substances 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 9
- 238000010248 power generation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004092 self-diagnosis Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005404 monopole Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】本発明は、従来のウェハ検査において必要とされていたプローブカードやテスタなどにより、ウェハ内のチップの端子間の物理寸法等や、外部端子の周波数等が制約を受けることや、テスタなどの大規模測定装置等の設置が必要となること、更には、従来型の大規模な検査システムでは、その製造過程等で発生するCO2排出量等のSDGs関連の課題を解決することを目的としている。【解決手段】ウェハ上に、電源供給部と、電源供給ライン部と、ＬＳＩ本体部と、判定回路と、無線波形送信部と、アンテナ部を有し、太陽光発電などによる自己発電で、自己検査を行い、検査結果を自動送信する。【選択図】図２[Problem] The present invention aims to solve the problems related to the SDGs, such as the restrictions imposed on the physical dimensions between the terminals of chips in a wafer and the frequency of external terminals by the probe cards and testers required in conventional wafer inspection, the need to install large-scale measuring equipment such as testers, and the CO2 emissions generated during the manufacturing process in conventional large-scale inspection systems. [Solution] A power supply unit, power supply line unit, LSI main body unit, judgment circuit, wireless waveform transmission unit, and antenna unit are provided on the wafer, and the device performs self-inspection by self-generating power such as solar power, and automatically transmits the inspection results. [Selected Figure] Figure 2
Description
本発明は、ウェハの検査方式に関する。
The present invention relates to a wafer inspection method.
現状、半導体などのウェハ検査では、高速化、微細化が進み、その検査の課程で、プローブカードの針によるウェハの端子への直接の接触方式で検査を実施している。このプローブカードによる検査方式では、ウェハ内のチップの端子に直接、プローブカードの針が接触することで、電気的な導通により、ウェハ内の各チップの良否状態を検査することが可能である。
Currently, semiconductor and other wafer inspections are becoming faster and more miniaturized, and the inspection process involves direct contact of the needles of a probe card with the terminals of the wafer. In this probe card inspection method, the needles of the probe card come into direct contact with the terminals of the chips in the wafer, making it possible to inspect the pass/fail condition of each chip in the wafer by electrical conduction.
しかるに、この方式では、プローブカードの針の寸法などにより、ウェハ内のチップの端子間の物理寸法において、端子間ピッチが４０マイクロメートルなどの制約を受けることになり、また、プローブカード内部のＳパラメータなどの電気的特性の限界により、ウェハ内のチップの外部端子の周波数が制約を受けてしまうということなどの課題がある。また、プローブカードからテスタへの電気的接続が必要となり、テスタなどの大規模測定装置の設置が必要となるなどの課題がある。さらには、このような従来型の大規模な検査システムでは、その製造過程等で発生するCO2排出量等も課題となっている。
However, this method has problems such as the physical dimensions between the terminals of the chips in the wafer being restricted to a terminal pitch of 40 micrometers due to the dimensions of the needles of the probe card, and the frequency of the external terminals of the chips in the wafer being restricted due to the limitations of the electrical characteristics such as the S parameters inside the probe card. In addition, there are problems such as the need for electrical connection from the probe card to a tester, which requires the installation of a large-scale measuring device such as a tester. Furthermore, with such conventional large-scale inspection systems, CO2 emissions generated during the manufacturing process are also an issue.
上記の特許文献1では、半導体集積回路にＩＣタグやアンテナを用いて、ＬＳＩの正常動作か否かの情報を外部に送信することが提案されているが、ＬＳＩ本体部へ電源供給を可能とする構成は開示されていない。
The above-mentioned Patent Document 1 proposes using an IC tag or antenna in a semiconductor integrated circuit to transmit information to the outside as to whether the LSI is operating normally or not, but does not disclose a configuration that enables power to be supplied to the LSI main body.
本発明は、ウェハ上に、電源供給部と、電源供給ライン部と、ＬＳＩ本体部と、判定回路と、無線波形送信部と、アンテナ部を有する。電源供給部において、生成された電力は、電源供給ライン部を通じて、ＬＳＩ本体部と判定回路と無線波形送信部に供給される。その供給された電力により、ＬＳＩ本体部と判定回路との間で、ＬＳＩ本体部の内部の動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、無線波形送信部に伝送し、無線波形送信部から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部を通じて、送信することが可能となる。その判定回路において、ＯＫとなった良品のＬＳＩ本体部をダイシングなどにより、ウェハから切り取ることが可能となる。
The present invention has a power supply section, a power supply line section, an LSI body section, a judgment circuit, a radio waveform transmission section, and an antenna section on a wafer. Power generated in the power supply section is supplied to the LSI body section, the judgment circuit, and the radio waveform transmission section through the power supply line section. The supplied power allows a self-diagnosis such as a BIST to be performed on the internal operation of the LSI body section between the LSI body section and the judgment circuit, and the judgment result, whether OK or NG, is transmitted to the radio waveform transmission section, and the judgment result information, whether OK or NG, which is the judgment result, can be transmitted from the radio waveform transmission section through the antenna section. The LSI body section that is a good product that has been judged to be OK by the judgment circuit can be cut out from the wafer by dicing or the like.
本発明は、ウェハ上に、電源供給部と、電源供給ライン部と、ＬＳＩ本体部と、判定回路と、無線波形送信部と、アンテナ部を有する。電源供給部において、生成された電力は、電源供給ライン部を通じて、ＬＳＩ本体部と判定回路と無線波形送信部に供給される。その供給された電力により、ＬＳＩ本体部と判定回路との間で、ＬＳＩ本体部の内部の動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、無線波形送信部に伝送し、無線波形送信部から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部を通じて、送信することが可能となる。その判定回路において、ＯＫとなった良品のＬＳＩ本体部をダイシングなどにより、ウェハから切り取ることが可能となる。 The present invention has a power supply unit, a power supply line unit, an LSI body unit, a judgment circuit, a wireless waveform transmission unit, and an antenna unit on a wafer. The power generated in the power supply unit is supplied to the LSI body unit, the judgment circuit, and the wireless waveform transmission unit through the power supply line unit. The supplied power is used to perform a self-diagnosis such as a BIST on the internal operation of the LSI body unit between the LSI body unit and the judgment circuit, and the judgment result, whether OK or NG, is transmitted to the wireless waveform transmission unit, and the judgment result information, whether OK or NG, can be transmitted from the wireless waveform transmission unit through the antenna unit. The LSI body unit that is a good product that has been judged to be OK by the judgment circuit can be cut out from the wafer by dicing or the like.
このようにして、テスタシステムや、テスタに接続されたプローブカードによる直接の接触検査に依存しない方式にて、ウェハ内の各チップの良否状態を検査することが可能となるため、プローブカードの針の寸法に依存しないウェハ内のチップの端子間の物理寸法を狭小化することが可能となり、また、プローブカード内部のＳパラメータなどの電気的特性の限界を考慮する必要が無いため、ウェハ内のチップの外部端子の周波数がプローブカードの電気的特性の制約を受けないこととなり、更には、プローブカードに連結するテスタが不要となるため、テスタなどの大型測定装置の設置が不要となる等の効果がある。さらには、大規模な検査システムが不要となるので、大規模製造システムの製造過程等で発生するCO2排出等を削減することが可能となる。
In this way, it is possible to inspect the pass/fail state of each chip in the wafer using a method that does not depend on a tester system or direct contact inspection using a probe card connected to a tester, so it is possible to narrow the physical dimensions between the terminals of the chips in the wafer that are not dependent on the dimensions of the needles of the probe card, and since there is no need to consider the limits of electrical characteristics such as S parameters inside the probe card, the frequency of the external terminals of the chips in the wafer is not restricted by the electrical characteristics of the probe card, and further, since a tester connected to the probe card is no longer required, there are effects such as the elimination of the need to install large measuring devices such as a tester. Furthermore, since a large-scale inspection system is no longer required, it is possible to reduce CO2 emissions generated during the manufacturing process of a large-scale manufacturing system.
以下、図面を参照しながら、実施形態を説明する。 The following describes the embodiment with reference to the drawings.
尚、図面の説明において同一要素には同一符号を付し、重複の説明を省略する。
また、図面は理解することを目的としており、実際の寸法比率は実際のものと必ずしも一致しない。
In the description of the drawings, the same elements are given the same reference numerals and redundant description will be omitted.
In addition, the drawings are for the purpose of understanding, and the actual dimensional ratios do not necessarily correspond to the actual ones.
図１は、本発明の１実施例に関する回路構成図である。 Figure 1 is a circuit diagram for one embodiment of the present invention.
ここにおいて、ウェハ上に、電源供給部１と、電源供給ライン部２と、ＬＳＩ本体部３と、判定回路４と、無線波形送信部５と、アンテナ部６を有する。電源供給部１において、たとえば図２に示すように、太陽光発電部８に光を照射することで、太陽光発電部８から発電された、電力が、電源供給ライン部２を通じて、ＬＳＩ本体部３と、判定回路４と、無線波形送信部５に供給される。 Here, the wafer has a power supply unit 1, a power supply line unit 2, an LSI main body unit 3, a judgment circuit 4, a wireless waveform transmission unit 5, and an antenna unit 6. In the power supply unit 1, for example as shown in FIG. 2, light is irradiated onto the solar power generation unit 8, and the power generated by the solar power generation unit 8 is supplied to the LSI main body unit 3, the judgment circuit 4, and the wireless waveform transmission unit 5 through the power supply line unit 2.
この場合、太陽光発電部８は、ワイヤレス給電方式などの電源供給部に置き換えることも可能であり、更に、太陽光発電部８などの電源供給部に端子を設けることで外部から電源を供給することも可能である。 In this case, the solar power generation unit 8 can be replaced with a power supply unit such as a wireless power supply unit, and further, by providing a terminal on the power supply unit such as the solar power generation unit 8, it is possible to supply power from an external source.
ここで、図１において、電力が供給された、ＬＳＩ本体部３と、判定回路４においては、ＬＳＩ本体部の内部動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、判定回路４から無線波形送信部５に伝送し、無線波形送信部５から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部６を通じて、送信することが可能となる。その判定回路において、ＯＫとなった良品のＬＳＩ本体部をダイシングなどにより、ウェハから取り出すことが可能となる。 In FIG. 1, the LSI body 3 and the judgment circuit 4, to which power is supplied, perform self-diagnosis such as BIST on the internal operation of the LSI body, and the judgment result, whether OK or NG, is transmitted from the judgment circuit 4 to the radio waveform transmission unit 5, and the radio waveform transmission unit 5 can transmit the judgment result information, whether OK or NG, via the antenna unit 6. The LSI body that is judged to be OK by the judgment circuit can be taken out of the wafer by dicing or the like.
また、判定結果がＯＫのものをＨｉｇｈ信号と仮定し、判定結果がＮＧのものをＬｏｗ信号と仮定し、その判定結果を、電気信号として、判定回路４から無線波形送信部５に伝送することが可能である。 In addition, it is possible to assume that a judgment result that is OK is a High signal and that is NG is a Low signal, and transmit the judgment result as an electrical signal from the judgment circuit 4 to the wireless waveform transmission unit 5.
次に、アンテナ部の発振周波数について、事例を踏まえて説明する。 Next, we will explain the oscillation frequency of the antenna unit using an example.
ウェハの材料であるシリコンにおける比誘電率（εr）≒１１と仮定し、アンテナ部の実効比誘電率（εeff）≒８と仮定し、光の速度（c）を、３ｘ10８（m/s）とすると、アンテナ部における伝搬速度（ｖ）は、
ｖ ＝ ｃ ／（εeff）1/2
となり、ｖ ≒ １．０６ｘ10８（m/s）と算出される。
Assuming that the relative dielectric constant (ε r ) of silicon, which is the material of the wafer, is ≈ 11, and the effective relative dielectric constant (ε eff ) of the antenna section is ≈ 8, and the speed of light (c) is 3 x 10 8 (m/s), then the propagation velocity (v) in the antenna section is:
v = c / (εeff) 1/2
This gives us the calculation v ≒ 1.06 x 10 8 (m/s).
このとき、ウェハの材料であるシリコン上にモノポールアンテナ（ロッドアンテナ）を形成し、そのアンテナ部の長さを、５ｃｍと仮定すると、この５ｃｍのアンテナ部の長さを、ｖの速度で波形が伝搬する場合の通過する時間（τ）は、
τ ＝ ０．０５ ／ １．０６ｘ10８ ＝ ４７０ （ｐｓｅｃ）と算出される。
この時間を、１／４波長とする波形の周期（Ｔ）は、
Ｔ ＝ τ ｘ ４ ＝ １．８８ （ｎｓｅｃ）となり、
周波数（ｆ）に置き換えると、
ｆ ＝ １／Ｔ ＝ ５３２ （ＭＨｚ）となる。
この周波数の波形がアンテナ部から放出されるため、外部の測定器にて無線データを採取することが可能である。アンテナ部の長さを変更しても計算式に当てはめるだけのため考え方は同じである。
In this case, if a monopole antenna (rod antenna) is formed on the silicon, which is the material of the wafer, and the length of the antenna part is assumed to be 5 cm, the time (τ) for a waveform to travel the length of this 5 cm antenna part at a speed of v is given by:
The calculation is τ = 0.05 / 1.06 x 10 8 = 470 (psec).
The period (T) of the waveform, which is set to 1/4 wavelength, is
T = τ x 4 = 1.88 (nsec),
When substituted for frequency (f),
f = 1/T = 532 (MHz).
This frequency waveform is emitted from the antenna, so it is possible to collect wireless data using an external measuring device. Even if the length of the antenna is changed, the concept remains the same since it is simply a matter of applying the formula.
この事例では、モノポールアンテナ（ロッドアンテナ）を考慮しているが、ダイポールアンテナや、ループアンテナなどの別形状のアンテナをアンテナ部に適用することが可能である。 In this example, a monopole antenna (rod antenna) is considered, but it is possible to apply antennas of different shapes, such as dipole antennas and loop antennas, to the antenna section.
次に、複数の電源供給部について、事例を踏まえて説明する。 Next, we will explain multiple power supply units using examples.
図３に示すように電源供給部を複数有することも有効である。図３の事例では、第１の電源供給部９、第２の電源供給部１０、第１の電源供給ライン部１１、第２の電源供給ライン部１２、ＬＳＩ本体部３と、判定回路４と、無線波形送信部５と、アンテナ部６をウェハ７上に有している。 It is also effective to have multiple power supply units as shown in Figure 3. In the example of Figure 3, the first power supply unit 9, the second power supply unit 10, the first power supply line unit 11, the second power supply line unit 12, the LSI main unit 3, the determination circuit 4, the wireless waveform transmission unit 5, and the antenna unit 6 are on the wafer 7.
第１の電源供給部９は、第１の電源供給ライン部１１を通じて、ＬＳＩ本体部３と判定回路４とに電力を供給しており、第２の電源供給部１０は、第２の電源供給ライン部１２を通じて、無線波形送信部５に電力を供給している。このように電力の供給を分けることで、ＬＳＩ本体部３や判定回路４や無線波形送信部５において発生する電源ノイズを効果的に分離することが可能となる。 The first power supply unit 9 supplies power to the LSI main body unit 3 and the determination circuit 4 through the first power supply line unit 11, and the second power supply unit 10 supplies power to the radio waveform transmission unit 5 through the second power supply line unit 12. By dividing the power supply in this way, it is possible to effectively separate the power supply noise generated in the LSI main body unit 3, the determination circuit 4, and the radio waveform transmission unit 5.
第１の電源供給部９、第２の電源供給部１０は、太陽光発電による電源供給方式や、ワイヤレス給電による電源供給方式などが適用可能である。第１の電源供給部９、第２の電源供給部１０が共に、同一方式の太陽光発電である電源供給方式の構成も適用可能であり、また、第１の電源供給部９は、太陽光発電を適用し、第２の電源供給部１０では、ワイヤレス給電を適用することも可能である。 The first power supply unit 9 and the second power supply unit 10 can be powered by solar power generation or wireless power supply. It is also possible for both the first power supply unit 9 and the second power supply unit 10 to use the same solar power generation power supply system. It is also possible for the first power supply unit 9 to use solar power generation and the second power supply unit 10 to use wireless power supply.
次に、複数チップの検査について、事例を踏まえて説明する。 Next, we will explain the inspection of multiple chips using examples.
図４は、ＬＳＩ本体部３と判定回路４と無線波形送信部５を有するブロック１３である。 Figure 4 shows block 13 having an LSI main body 3, a decision circuit 4, and a radio waveform transmission unit 5.
図５は、複数のブロックを有する回路構成図である。ここではブロックを２つ考慮している。ＬＳＩ本体部と判定回路と無線波形送信部を有する第１のブロック１４と、ＬＳＩ本体部と判定回路と無線波形送信部を有する第２のブロック１５と、電源シーケンシャル部１６と、電源供給部１と、アンテナ部６を有している。 Figure 5 is a circuit configuration diagram having multiple blocks. Two blocks are considered here. A first block 14 has an LSI main body, a decision circuit, and a radio waveform transmission unit, a second block 15 has an LSI main body, a decision circuit, and a radio waveform transmission unit, a power supply sequential unit 16, a power supply unit 1, and an antenna unit 6.
ここで、複数ブロックにおける電源供給方式について、事例を踏まえて説明する。 Here, we will explain the power supply method for multiple blocks using examples.
電源供給部１において、たとえば図２に示すように、太陽光発電部８に光を照射することで、太陽光発電部８から発電された電力が、電源シーケンシャル部１６に供給される場合、この電源シーケンシャル部１６からは、まず電力が、第１のブロック１４のみに供給される。ここで、
電源シーケンシャル部１６から第１のブロック１４までの遅延時間を、τ１
第１のブロック１４における判定時間を、τ２
第１のブロック１４からアンテナ部６への伝送時間を、τ３
任意の待ち時間を、τ４ と仮定し、
τｘ＝τ１＋τ２＋τ３＋τ４ の時間が経過した後に、
電源シーケンシャル部１６から、第１のブロック１４への電力供給を停止し、第２のブロック１５に電力を供給することが開始される。
さらに、
電源シーケンシャル部１６から第２のブロック１５までの遅延時間を、τ１２
第２のブロック１５における判定時間を、τ２２
第２のブロック１５からアンテナ部６への伝送時間を、τ３２
任意の待ち時間を、τ４２ と仮定し、
τｘ２＝τ１２＋τ２２＋τ３２＋τ４２ の時間が経過した後に、
電源シーケンシャル部１６から、第２のブロック１５への電力供給を停止する。
In the power supply unit 1, for example, as shown in FIG. 2, when light is irradiated onto the solar power generation unit 8 to generate power and the power is supplied to the power supply sequential unit 16, the power supply sequential unit 16 first supplies power only to the first block 14.
The delay time from the power supply sequential unit 16 to the first block 14 is τ1
The decision time in the first block 14 is τ
The transmission time from the first block 14 to the antenna unit 6 is τ3
Let the arbitrary waiting time be τ4.
After the time τx = τ1 + τ2 + τ3 + τ4 has elapsed,
The power supply sequential unit 16 stops the power supply to the first block 14 and starts the power supply to the second block 15 .
moreover,
The delay time from the power supply sequential unit 16 to the second block 15 is τ12.
The decision time in the second block 15 is τ22
The transmission time from the second block 15 to the antenna unit 6 is τ32
Let the arbitrary waiting time be τ42.
After the time τx2 = τ12 + τ22 + τ32 + τ42 has elapsed,
The power supply from the power supply sequential unit 16 to the second block 15 is stopped.
次に、複数ブロックの検査方式について、事例を踏まえて説明する。 Next, we will explain the multiple block inspection method using examples.
まず、電源シーケンシャル部１６から、第１のブロック１４のみにτ１の遅延時間をかけて電力が供給される。 First, power is supplied from the power supply sequential unit 16 to only the first block 14 with a delay time of τ1.
その後に、第１のブロック１４の内部で、ＬＳＩ本体部３と、判定回路４においては、ＬＳＩ本体部３の内部の動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、判定回路４から無線波形送信部５に伝送する。この時間がτ２となる。 Then, inside the first block 14, the LSI body 3 and the determination circuit 4 perform self-diagnosis such as BIST on the internal operation of the LSI body 3, and the result of the determination, whether it is OK or NG, is transmitted from the determination circuit 4 to the wireless waveform transmission unit 5. This time is τ2.
更に、第１のブロック１４の内部の無線波形送信部５から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部６に送信する。この時間がτ３である。 Furthermore, the radio waveform transmission unit 5 inside the first block 14 transmits the judgment result information, either OK or NG, to the antenna unit 6. This time is τ3.
この後、任意の時間τ４の経過後に、電源シーケンシャル部１６から第１のブロック１４への電力供給が停止され、電源シーケンシャル部１６から第２のブロック１５へτ１２の遅延時間をかけて電力が供給される。 After this, after an arbitrary time τ4 has elapsed, the power supply from the power supply sequential unit 16 to the first block 14 is stopped, and power is supplied from the power supply sequential unit 16 to the second block 15 with a delay time of τ12.
第２のブロック１５における、判定動作は前記の第１のブロック１４と同様であるが、第２のブロック１５の内部で、ＬＳＩ本体部３と、判定回路４においては、ＬＳＩ本体部３の内部の動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、判定回路４から無線波形送信部５に伝送する。この時間がτ２２となる。 The judgment operation in the second block 15 is the same as that in the first block 14, but inside the second block 15, the LSI body 3 and the judgment circuit 4 perform self-diagnosis such as BIST on the internal operation of the LSI body 3, and the judgment result, whether OK or NG, is transmitted from the judgment circuit 4 to the radio waveform transmission unit 5. This time is τ22.
更に、第２のブロック１５の内部の無線波形送信部５から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部６に送信する。この時間がτ３２である。 Furthermore, the radio waveform transmission unit 5 inside the second block 15 transmits the judgment result information, either OK or NG, to the antenna unit 6. This time is τ32.
この後、任意の時間τ４２の経過後に、電源シーケンシャル部１６から第２のブロック１５への電力供給が停止される。 After this, after an arbitrary time τ42 has elapsed, the power supply from the power supply sequential unit 16 to the second block 15 is stopped.
電源シーケンシャル部１６においては、規定された、電源供給の順番で各ブロックに電力が供給される。この実施例では、第１のブロック１４に電力を供給後に、第２のブロック１５に電力供給を行っている。その順番どおりに、各ブロックでは、ＯＫ／ＮＧが判定され、その判定結果も順番にアンテナ部６からデータ送信するため、アンテナ部６から順番どおりに発信された波形を、ウェハ外部にて受信し確認することで、時系列での固有のブロックにおけるＯＫ／ＮＧが判定可能となる。 In the power supply sequential unit 16, power is supplied to each block in a prescribed power supply order. In this embodiment, power is supplied to the first block 14, followed by the second block 15. In that order, each block is judged as OK/NG, and the judgment results are also transmitted in data form from the antenna unit 6 in sequence. Therefore, by receiving and checking the waveforms transmitted in sequence from the antenna unit 6 outside the wafer, it becomes possible to judge whether a specific block is OK/NG in chronological order.
更に、複数チップを検査する場合において、各チップに固有ＩＤを付与し、判定結果である、ＯＫ／ＮＧの前に固有ＩＤのデータを付与することで、多数のチップを効率的に検査することが可能となる。 Furthermore, when inspecting multiple chips, by assigning a unique ID to each chip and adding the unique ID data before the judgment result, OK/NG, it becomes possible to inspect a large number of chips efficiently.
固有ＩＤの割り振り事例としては、１番から順にチップに番号を付し、その番号を２進数に変換し、その２進数の、０をＬｏｗ信号、１をＨｉｇｈ信号として、判定結果である、ＯＫ／ＮＧの前に付与して、アンテナ部から送信することで、各チップの固有ＩＤの判別と、その固有ＩＤに紐づけされるＯＫ／ＮＧの判定結果が判別可能となる。 As an example of unique ID allocation, numbers are assigned to the chips starting from 1, the numbers are converted to binary, and the binary number is appended before the OK/NG judgment result with 0 as a low signal and 1 as a high signal, and then transmitted from the antenna unit, making it possible to determine the unique ID of each chip and the OK/NG judgment result linked to that unique ID.
以上、説明したように、本発明は、ウェハ上に、電源供給部と、電源供給ライン部と、ＬＳＩ本体部と、判定回路と、無線波形送信部と、アンテナ部を有し、電源供給部において、生成された電力は、電源供給ライン部を通じて、ＬＳＩ本体部と判定回路と無線波形送信部に供給される。その供給された電力により、ＬＳＩ本体部と判定回路との間で、ＬＳＩ本体部の内部の動作についてＢＩＳＴなどの自己診断を実施し、その判定結果がＯＫであるか、あるいはＮＧであるかの結果を、無線波形送信部に伝送し、無線波形送信部から、その判定結果となるＯＫか、あるいはＮＧの判定結果情報を、アンテナ部を通じて、送信することが可能となる。その判定回路において、ＯＫとなった良品のＬＳＩ本体部をダイシングなどにより、ウェハから切り取ることが可能となる。 As described above, the present invention has a power supply unit, a power supply line unit, an LSI body unit, a judgment circuit, a wireless waveform transmission unit, and an antenna unit on a wafer, and the power generated in the power supply unit is supplied to the LSI body unit, the judgment circuit, and the wireless waveform transmission unit through the power supply line unit. The supplied power is used to perform a self-diagnosis such as a BIST on the internal operation of the LSI body unit between the LSI body unit and the judgment circuit, and the judgment result, whether OK or NG, is transmitted to the wireless waveform transmission unit, and the judgment result information, whether OK or NG, can be transmitted from the wireless waveform transmission unit through the antenna unit. The LSI body unit that is a good product that has been judged to be OK by the judgment circuit can be cut out from the wafer by dicing or the like.
このようにして、テスタシステムや、テスタに接続されたプローブカードによる直接の接触検査に依存しない方式にて、ウェハ内の各チップの良否状態を検査することが可能となるため、プローブカードの針の寸法に依存しないウェハ内のチップの端子間の物理寸法を狭小化することが可能となり、また、プローブカード内部のＳパラメータなどの電気的特性の限界を考慮する必要が無いため、ウェハ内のチップの外部端子の周波数がプローブカードの電気的特性の制約を受けないこととなり、更には、プローブカードに連結するテスタが不要となるため、テスタなどの大型測定装置の設置が不要となる等の効果がある。さらには、大規模な検査システムが不要となるので、大規模製造システムの製造過程等で発生するCO2排出等を削減することが可能となる。
In this way, it is possible to inspect the pass/fail state of each chip in the wafer using a method that does not depend on a tester system or direct contact inspection using a probe card connected to a tester, so it is possible to narrow the physical dimensions between the terminals of the chips in the wafer that are not dependent on the dimensions of the needles of the probe card, and since there is no need to consider the limits of electrical characteristics such as S parameters inside the probe card, the frequency of the external terminals of the chips in the wafer is not restricted by the electrical characteristics of the probe card, and further, since a tester connected to the probe card is no longer required, there are effects such as the elimination of the need to install large measuring devices such as a tester. Furthermore, since a large-scale inspection system is no longer required, it is possible to reduce CO2 emissions generated during the manufacturing process of a large-scale manufacturing system.
本発明の非接触検査機能を備える半導体ウェハにおいては、従来のテスタシステムや、テスタに接続されたプローブカードによる直接の接触検査に依存しない方式にて、ウェハ内の各チップの良否状態を検査することが可能となるため、プローブカードの針の寸法に依存しないウェハ内のチップの端子間の物理寸法を狭小化することが可能となり、また、プローブカード内部のＳパラメータなどの電気的特性の限界を考慮する必要が無いため、ウェハ内のチップの外部端子の周波数がプローブカードの電気的特性の制約を受けないこととなり、更には、プローブカードに連結するテスタが不要となるため、テスタなどの大型測定装置の設置が不要となる等の効果がある。さらには、大規模な検査システムが不要となるので、大規模製造システムの製造過程等で発生するCO2排出等を削減することが可能となる。また、検査に要するコストや、検査時間などを大幅に短縮することができるため、半導体産業の発展に大きく寄与できるものである。
In the semiconductor wafer equipped with the non-contact inspection function of the present invention, it is possible to inspect the pass/fail state of each chip in the wafer by a method that does not depend on the conventional tester system or direct contact inspection by a probe card connected to a tester, so that it is possible to narrow the physical dimension between the terminals of the chips in the wafer that does not depend on the dimensions of the needles of the probe card, and since it is not necessary to consider the limits of electrical characteristics such as S parameters inside the probe card, the frequency of the external terminals of the chips in the wafer is not restricted by the electrical characteristics of the probe card, and further, since a tester connected to the probe card is not required, there are effects such as not needing to install a large measuring device such as a tester. Furthermore, since a large-scale inspection system is not required, it is possible to reduce CO2 emissions generated in the manufacturing process of a large-scale manufacturing system. In addition, since the cost required for inspection and the inspection time can be significantly reduced, it can greatly contribute to the development of the semiconductor industry.
１・・・電源供給部
２・・・電源供給ライン部
３・・・ＬＳＩ本体部
４・・・判定回路
５・・・無線波形送信部
６・・・アンテナ部
７・・・ウェハ
８・・・太陽光発電部
９・・・第１の電源供給部
１０・・・第２の電源供給部
１１・・・第１の電源供給ライン部
１２・・・第２の電源供給ライン部
１３・・・ブロック
１４・・・第１のブロック
１５・・・第２のブロック
１６・・・電源シーケンシャル部
1... Power supply unit 2... Power supply line unit 3... LSI main body unit 4... Determination circuit 5... Radio waveform transmission unit 6... Antenna unit 7... Wafer 8... Solar power generation unit 9... First power supply unit 10... Second power supply unit 11... First power supply line unit 12... Second power supply line unit 13... Block 14... First block 15... Second block 16... Power supply sequential unit
Claims (11)
電源供給部は生成した電力を前記電源シーケンシャル部を介して、第１のブロックに供給され、第１のブロックにて、前記第１の判定回路が前記第１のＬＳＩ本体部の内部動作の検査を行い第１の判定結果情報を生成し、かつ前記第１の無線波形送信部に伝送し、該無線波形送信部は前記第１の判定結果情報を前記アンテナ部を介して送信し、
更に、
前記電源供給部が生成した電力を前記電源シーケンシャル部を介して、第１のブロックに供給された一定時間後に、
前記電源供給部が生成した電力を前記電源シーケンシャル部を介して、第２のブロックに供給され、第２のブロックにて、前記第２の判定回路が前記第２のＬＳＩ本体部の内部動作の検査を行い第２の判定結果情報を生成し、かつ前記第２の無線波形送信部に伝送し、該無線波形送信部は前記第２の判定結果情報を前記アンテナ部を介して送信することを特徴とする非接触検査機能を備える半導体ウェハ。
a semiconductor wafer having a power supply unit, a power sequential unit, a first block having a first LSI body unit, a first determination circuit, and a first radio waveform transmission unit, a second block having a second LSI body unit, a second determination circuit, and a second radio waveform transmission unit , and an antenna unit provided on the wafer;
the power supply unit supplies the generated power to a first block via the power supply sequential unit, and in the first block, the first determination circuit inspects the internal operation of the first LSI body unit to generate first determination result information and transmits it to the first radio waveform transmission unit, and the radio waveform transmission unit transmits the first determination result information via the antenna unit;
Furthermore,
A certain time after the power generated by the power supply unit is supplied to the first block via the power supply sequential unit,
A semiconductor wafer with a non-contact inspection function, characterized in that the power generated by the power supply unit is supplied to a second block via the power supply sequential unit, and in the second block, the second judgment circuit inspects the internal operation of the second LSI main body unit to generate second judgment result information and transmits it to the second wireless waveform transmission unit, and the wireless waveform transmission unit transmits the second judgment result information via the antenna unit .
2. The semiconductor wafer with non-contact inspection capability according to claim 1, wherein the power supply unit comprises a plurality of power supply units.
2. The semiconductor wafer with a non-contact inspection function according to claim 1, wherein the power supply unit is a photovoltaic (PV) power supply unit.
2. The semiconductor wafer with a non-contact inspection function according to claim 1, wherein the power supply unit has a terminal for supplying power.
2. The semiconductor wafer with a non-contact inspection function according to claim 1, wherein the power supply unit is of a wireless power supply type.
2. The semiconductor wafer with non-contact inspection capability according to claim 1, wherein the antenna portion comprises a plurality of antenna portions.
2. The semiconductor wafer with a non-contact inspection function according to claim 1, wherein the antenna portion comprises a plurality of antenna portions having different shapes.
2. The semiconductor wafer with non-contact inspection function according to claim 1, characterized in that a plurality of blocks, each having an LSI main body, a judgment circuit, and a radio waveform transmission unit, are provided on a wafer, the power supply unit supplies generated power to the LSI main body, judgment circuit, and radio waveform transmission unit of each block via a power supply line unit to start them up, the judgment circuit of each block inspects the internal operation of the LSI main body of the same block, generates judgment result information, and transmits it to the radio waveform transmission unit of the same block, and the radio waveform transmission unit transmits the judgment result information via the antenna.
9. The semiconductor wafer with a non-contact inspection function according to claim 8, wherein a unique ID is assigned to each of the plurality of LSI body parts, and the determination result information includes the unique ID of the individual LSI.
9. The semiconductor wafer with non-contact inspection function according to claim 8, characterized in that the power supply unit supplies the generated power to the LSI main body, the judgment circuit, and the wireless waveform transmission unit of each block in sequence with a delay time via the power supply line unit to start them up.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023061049A JP7495764B1 (en) | 2023-04-04 | 2023-04-04 | Semiconductor wafers with non-contact inspection capabilities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023061049A JP7495764B1 (en) | 2023-04-04 | 2023-04-04 | Semiconductor wafers with non-contact inspection capabilities |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP7495764B1 true JP7495764B1 (en) | 2024-06-05 |
Family
ID=91321831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023061049A Active JP7495764B1 (en) | 2023-04-04 | 2023-04-04 | Semiconductor wafers with non-contact inspection capabilities |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7495764B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001357698A (en) | 2000-04-05 | 2001-12-26 | Infineon Technologies Ag | Test device for functional inspection of semiconductor chip |
| JP2004253561A (en) | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | Wafer test device and method therefor, and semiconductor wafer |
| JP2007078407A (en) | 2005-09-12 | 2007-03-29 | Yokogawa Electric Corp | Semiconductor integrated circuit and test system therefor |
| US20070162801A1 (en) | 2000-05-15 | 2007-07-12 | Brian Moore | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
| JP2010027777A (en) | 2008-07-17 | 2010-02-04 | Fujikura Ltd | Inspecting device for semiconductor device |
| JP2011060972A (en) | 2009-09-09 | 2011-03-24 | Fujikura Ltd | Inspection antenna for semiconductor device, inspection device, and inspection method |
-
2023
- 2023-04-04 JP JP2023061049A patent/JP7495764B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001357698A (en) | 2000-04-05 | 2001-12-26 | Infineon Technologies Ag | Test device for functional inspection of semiconductor chip |
| US20070162801A1 (en) | 2000-05-15 | 2007-07-12 | Brian Moore | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
| JP2004253561A (en) | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | Wafer test device and method therefor, and semiconductor wafer |
| JP2007078407A (en) | 2005-09-12 | 2007-03-29 | Yokogawa Electric Corp | Semiconductor integrated circuit and test system therefor |
| JP2010027777A (en) | 2008-07-17 | 2010-02-04 | Fujikura Ltd | Inspecting device for semiconductor device |
| JP2011060972A (en) | 2009-09-09 | 2011-03-24 | Fujikura Ltd | Inspection antenna for semiconductor device, inspection device, and inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103013B2 (en) | Multi-chip module with integrated test circuit and method of manufacturing the same | |
| US20070232240A1 (en) | Probing system for integrated circuit devices | |
| US20070241766A1 (en) | Semiconductor integrated circuit | |
| CN108267682B (en) | High-density test chip, test system and test method thereof | |
| US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
| US8125235B2 (en) | Apparatus for mass die testing | |
| US20090201039A1 (en) | Probing system for integrated circuit device | |
| US20090295420A1 (en) | Semiconductor device and testing method | |
| US7904768B2 (en) | Probing system for integrated circuit devices | |
| JP7495764B1 (en) | Semiconductor wafers with non-contact inspection capabilities | |
| CN106771950A (en) | A kind of test system and its method of testing for wafer | |
| JP2004253561A (en) | Wafer test device and method therefor, and semiconductor wafer | |
| JP2001056360A (en) | Supply circuit for test power supply of semiconductor device | |
| Wu et al. | The HOY tester-Can IC testing go wireless? | |
| CN100533163C (en) | Crystal wafer for testing aging and electricity performances and construction thereof | |
| KR100676027B1 (en) | Data communication method | |
| JP2005183863A (en) | Method for manufacturing semiconductor integrated circuit device | |
| CN113224034B (en) | Wafer and photomask | |
| CN112213621B (en) | Wafer testing system and wafer testing method | |
| Bahukudumbi et al. | Wafer-level testing and test during burn-in for integrated circuits | |
| JP2006229131A (en) | Semiconductor integrated circuit | |
| KR19980025897A (en) | MOBTORING BURN-IN TESTOR (MBT) | |
| JPH0864648A (en) | Semiconductor wafer | |
| US6800495B2 (en) | Lot-optimized wafer level burn-in | |
| JP4744884B2 (en) | Wafer inspection apparatus and wafer inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230627 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240517 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7495764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |