JP7495551B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7495551B2 JP7495551B2 JP2023062334A JP2023062334A JP7495551B2 JP 7495551 B2 JP7495551 B2 JP 7495551B2 JP 2023062334 A JP2023062334 A JP 2023062334A JP 2023062334 A JP2023062334 A JP 2023062334A JP 7495551 B2 JP7495551 B2 JP 7495551B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- well
- circuit
- circuit board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 184
- 239000004020 conductor Substances 0.000 claims description 187
- 239000000758 substrate Substances 0.000 claims description 67
- 238000002347 injection Methods 0.000 description 25
- 239000007924 injection Substances 0.000 description 25
- 238000005520 cutting process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000001010 compromised effect Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
半導体装置は、一般に、樹脂又はセラミックなどにより、パッケージとして封止された状態、又は、プリント配線基板上に封止された状態で提供される。例えば、パッケージの表面の樹脂を切削すること、又は、プリント配線基板にその裏側から孔を設けること、などにより、半導体装置に集積された電子回路を曝露する攻撃(以下、「切削攻撃」という)が試みられることがある。曝露された状態で電子回路が動作すると、半導体装置の内部で処理する信号の秘匿性及び/又は真正性が損なわれるおそれがある。
半導体装置にレーザ、電磁パルス、又は電子ビームなどを照射し、半導体装置の出力端子又は磁界プローブなどを介して半導体装置の応答を観測することにより、半導体装置の動作を非破壊的に解析することが知られている。秘匿性及び/又は真正性が求められる信号を処理する半導体装置に対してこのような非破壊的アクセスを行って信号を読み取る攻撃(以下、「擾乱注入攻撃」という)が試みられることがある。
てもよい。
第3の実施形態では、第1及び第2の実施形態の組み合わせについて説明する。
第1~第3の実施形態に係る半導体装置の保護回路は、電子回路15の一部として設けられることに限定されず、他の位置に設けられてもよい。
第1の実施形態では、図2に示すように、半導体基板11が、複数の配線層12a及び複数の誘電体層12bを含む多層配線12及び電子回路15を上面に有し、その下面に配線導体13aを有する場合を示したが、本発明はこれに限定されるものではない。そこで、第5の実施形態では、図2に示した1つの半導体基板11を2層構造にした場合について説明することとする。
ところで、上記第5の実施形態では、配線導体13aをパッケージ基板2と接する面に形成した場合を示したが、本発明はこれに限定されるものではない。このため、第6の実施形態では、配線導体13aを回路基板1Fに接する面側に設けた場合について説明することとする。
ところで、上記第5の実施形態では、配線導体13aをパッケージ基板2と接する面に形成した場合を示し、上記第6の実施形態では、回路基板1Gの配線導体13aを回路基板1Fに接する面側に設けた場合を示したが、本発明はこれに限定されるものではない。このため、第7の実施形態では、配線導体13aを回路基板1Gの内部に設けた場合について説明することとする。
2…パッケージ基板、
3…パッド導体、
4…ボンディングワイヤ、
5…バンプ、
6…配線層、
11,11a,11b…半導体基板、
12…多層配線、
12a…配線層、
12aa…配線導体、
12ab…絶縁誘電体、
12b…誘電体層、
12ac…パッド導体、
13a,13aA,13aB,13b…配線導体、
14,14a,14b,14c…ビア導体、
15…電子回路、
15a…回路素子、
16,16C…ウェル、
16a~16c…浅いウェル、
16d…深いウェル、
16e…ポケット、
16f…埋め込み不純物層、
16g…トレンチ、
17…電極、
21~23…スイッチング素子、
24…ラッチ回路、
31…ウェル接続線、
32…演算増幅器、
33…ディジタル/アナログ変換器(DAC)、
34…比較器、
41…ディジタル/アナログ変換器(DAC)、
42…演算増幅器、
43…ウェル接続線、
51,55…ウェル接続線、
52,54…演算増幅器、
53…反転利得器、
56…ウェルの内部抵抗、
61~66…保護回路、
101…半導体基板、
102a,102b…保護回路、
103…パッド導体、
104…ビア導体、
N1~N48…ノード、
SW…スイッチ。
Claims (3)
- 多層配線及び電子回路が形成された第1の回路基板と、
複数のストリップ導体を含む配線導体と、半導体基板とを有する第2の回路基板と、
を積層し、
前記配線導体の断線に伴う攻撃を前記電子回路に設けられた保護回路が検出し、
前記第1の回路基板及び/又は前記第2の回路基板に設けられた所定のビア導体を介して、前記多層配線と前記配線導体とを電気的に接続し、
前記配線導体は、
前記半導体基板の前記第1の回路基板と接する面に埋め込み形成され、前記第1の回路基板に形成される第1のビア導体及び/又は前記第2の回路基板に形成される第2のビア導体を介して前記多層配線及び前記配線導体とが電気的に接続された、
半導体装置。 - 前記保護回路は前記電子回路の一部である、
請求項1に記載の半導体装置。 - 前記配線導体は、ミアンダ状、ストライプ状、又はメッシュ状に形成された、
請求項1又は2に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241052 | 2017-12-15 | ||
JP2017241052 | 2017-12-15 | ||
JP2018222464A JP7290846B2 (ja) | 2017-12-15 | 2018-11-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018222464A Division JP7290846B2 (ja) | 2017-12-15 | 2018-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023076693A JP2023076693A (ja) | 2023-06-01 |
JP7495551B2 true JP7495551B2 (ja) | 2024-06-04 |
Family
ID=67180185
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018222464A Active JP7290846B2 (ja) | 2017-12-15 | 2018-11-28 | 半導体装置 |
JP2023062334A Active JP7495551B2 (ja) | 2017-12-15 | 2023-04-06 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018222464A Active JP7290846B2 (ja) | 2017-12-15 | 2018-11-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7290846B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012159A (ja) | 2001-08-07 | 2006-01-12 | Renesas Technology Corp | 半導体装置およびicカード |
JP2010205849A (ja) | 2009-03-02 | 2010-09-16 | Toshiba Corp | 半導体装置 |
JP2012053788A (ja) | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035729A (ja) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7847581B2 (en) * | 2008-04-03 | 2010-12-07 | Stmicroelectronics (Rousset) Sas | Device for protecting an integrated circuit against a laser attack |
JP2013045407A (ja) * | 2011-08-26 | 2013-03-04 | Renesas Electronics Corp | 半導体装置 |
FR2986356B1 (fr) * | 2012-01-27 | 2014-02-28 | St Microelectronics Rousset | Dispositif de protection d'un circuit integre contre des attaques en face arriere |
-
2018
- 2018-11-28 JP JP2018222464A patent/JP7290846B2/ja active Active
-
2023
- 2023-04-06 JP JP2023062334A patent/JP7495551B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012159A (ja) | 2001-08-07 | 2006-01-12 | Renesas Technology Corp | 半導体装置およびicカード |
JP2010205849A (ja) | 2009-03-02 | 2010-09-16 | Toshiba Corp | 半導体装置 |
JP2012053788A (ja) | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019110293A (ja) | 2019-07-04 |
JP7290846B2 (ja) | 2023-06-14 |
JP2023076693A (ja) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8188578B2 (en) | Seal ring structure for integrated circuits | |
US8053873B2 (en) | IC having voltage regulated integrated Faraday shield | |
US8759883B2 (en) | Semiconductor integrated circuit | |
US8242586B2 (en) | Integrated circuit chip with seal ring structure | |
US20100187525A1 (en) | Implementing tamper evident and resistant detection through modulation of capacitance | |
US20040188763A1 (en) | Semiconductor device | |
JP2018186271A (ja) | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 | |
US11531049B2 (en) | Electromagnetic pulse detection | |
US6919618B2 (en) | Shielding device for integrated circuits | |
JP7495551B2 (ja) | 半導体装置 | |
JP2017168732A (ja) | 半導体装置 | |
JPH10270562A (ja) | 半導体集積回路 | |
US8704531B2 (en) | Loop element and noise analyzer | |
KR100523504B1 (ko) | 반도체 집적 회로 장치, 실장 기판 장치 및 실장 기판장치의 배선 절단 방법 | |
CN100521186C (zh) | 半导体器件 | |
US7015588B2 (en) | Semiconductor device | |
JP2000332206A (ja) | 半導体集積回路装置 | |
US11139255B2 (en) | Protection of integrated circuits | |
JP3728389B2 (ja) | 表面カバーを備えた半導体チップ | |
US7411277B2 (en) | Semiconductor integrated circuit having shield wiring | |
US11894315B2 (en) | Electronic system in package comprising protected side faces | |
US12033925B2 (en) | Protection of wire-bond ball grid array packaged integrated circuit chips | |
JP2022099881A (ja) | 半導体装置 | |
JP2009088396A (ja) | 配線基板 | |
WO2008015213A1 (en) | Distributed esd protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7495551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |