JP7493881B2 - Power device drive unit - Google Patents

Power device drive unit Download PDF

Info

Publication number
JP7493881B2
JP7493881B2 JP2020149829A JP2020149829A JP7493881B2 JP 7493881 B2 JP7493881 B2 JP 7493881B2 JP 2020149829 A JP2020149829 A JP 2020149829A JP 2020149829 A JP2020149829 A JP 2020149829A JP 7493881 B2 JP7493881 B2 JP 7493881B2
Authority
JP
Japan
Prior art keywords
power device
gate
output terminal
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020149829A
Other languages
Japanese (ja)
Other versions
JP2022044279A (en
Inventor
修 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2020149829A priority Critical patent/JP7493881B2/en
Publication of JP2022044279A publication Critical patent/JP2022044279A/en
Application granted granted Critical
Publication of JP7493881B2 publication Critical patent/JP7493881B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、パワーデバイス駆動装置に関する。 The present invention relates to a power device drive unit.

スイッチング電源回路は、複数のパワーデバイスを有している。例えば、インバータは、並列に接続された複数のパワーデバイスを含んでいる（例えば、特許文献１の図３）。 The switching power supply circuit has multiple power devices. For example, an inverter includes multiple power devices connected in parallel (for example, FIG. 3 of Patent Document 1).

特許第３７８０８９号公報Patent No. 378089

図５に示すように、並列に接続された２つのパワーデバイスＰＤ１、ＰＤ２があるとき、パワーデバイスＰＤ１のゲートドライバから出力される信号Ａ１に対して、パワーデバイスＰＤ２のゲートドライバから出力される信号Ａ２が、図６のように、遅延することがある。このようなとき、信号Ａ１、Ａ２にずれが生じている期間Ｔ１、Ｔ２では、１つのパワーデバイスに電流が集中し、パワーデバイスＰＤ１、ＰＤ２を流れる電流Ｉｄ１、Ｉｄ２が、図６に示すように、パワーデバイスの定格電流を超える場合がある。 As shown in Figure 5, when there are two power devices PD1 and PD2 connected in parallel, the signal A2 output from the gate driver of power device PD2 may be delayed with respect to the signal A1 output from the gate driver of power device PD1, as shown in Figure 6. In such a case, during periods T1 and T2 when there is a delay between signals A1 and A2, current may concentrate in one power device, and the currents Id1 and Id2 flowing through power devices PD1 and PD2 may exceed the rated current of the power devices, as shown in Figure 6.

そこで、本発明は、パワーデバイスを流れる電流が定格電流を超えることを抑制することを目的とする。 Therefore, the present invention aims to prevent the current flowing through a power device from exceeding the rated current.

上記課題を解決するため、本発明のパワーデバイス駆動装置は、ゲート信号に基づいて、パワーデバイスを駆動する電圧を出力するゲートドライバと、前記パワーデバイスのゲートと前記ゲートドライバとの間に接続された第１の抵抗と、前記パワーデバイスを流れる電流の値を測定する電流センサと、前記測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する比較回路と、前記比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する論理積回路と、前記ゲートと前記第１の抵抗とを結ぶラインと、前記論理積回路の出力端子と、の間に接続された第２の抵抗と、を有する。 To solve the above problem, the power device driving device of the present invention includes a gate driver that outputs a voltage for driving a power device based on a gate signal, a first resistor connected between the gate of the power device and the gate driver, a current sensor that measures the value of a current flowing through the power device, a comparison circuit having an inverting terminal to which a voltage proportional to the measured current value is input, a non-inverting terminal to which a reference voltage is input, and an output terminal, a logical product circuit having two input terminals to which a signal output from the output terminal of the comparison circuit and the gate signal are respectively input, and an output terminal, and a second resistor connected between a line connecting the gate and the first resistor and the output terminal of the logical product circuit.

また、本発明のパワーデバイス駆動装置は、並列の接続された第１のパワーデバイスと第２のパワーデバイスを駆動するパワーデバイス駆動装置であって、ゲート信号に基づいて、前記第１のパワーデバイスを駆動する電圧を出力する第１のゲートドライバと、前記第１のパワーデバイスのゲートと前記第１のゲートドライバとの間に接続された第１の抵抗と、前記第１のパワーデバイスを流れる電流の値を測定する第１の電流センサと、前記第１の電流センサにより測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する第１の比較回路と、前記第１の比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する第１の論理積回路と、前記第１のパワーデバイスのゲートと前記第１の抵抗とを結ぶラインと、前記第１の論理積回路の出力端子と、の間に接続された第２の抵抗と、前記ゲート信号に基づいて、前記第２のパワーデバイスを駆動する電圧を出力する第２のゲートドライバと、前記第２のパワーデバイスのゲートと前記第２のゲートドライバとの間に接続された第３の抵抗と、前記第２のパワーデバイスを流れる電流の値を測定する第２の電流センサと、前記第２の電流センサにより測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する第２の比較回路と、前記第２の比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する第２の論理積回路と、前記第２のパワーデバイスのゲートと前記第３の抵抗とを結ぶラインと、前記第２の論理積回路の出力端子と、の間に接続された第４の抵抗と、を有する。 The power device driving device of the present invention is a power device driving device that drives a first power device and a second power device connected in parallel, and includes a first gate driver that outputs a voltage for driving the first power device based on a gate signal, a first resistor connected between the gate of the first power device and the first gate driver, a first current sensor that measures the value of a current flowing through the first power device, a first comparison circuit having an inverting terminal to which a voltage having a value proportional to the value of the current measured by the first current sensor is input, a non-inverting terminal to which a reference voltage is input, and an output terminal, a first logical AND circuit having two input terminals to which a signal output from the output terminal of the first comparison circuit and the gate signal are respectively input, and an output terminal, a line connecting the gate of the first power device and the first resistor, and a front end of the first comparison circuit. A second resistor connected between the output terminal of the first AND circuit and the second gate driver; a second gate driver that outputs a voltage to drive the second power device based on the gate signal; a third resistor connected between the gate of the second power device and the second gate driver; a second current sensor that measures the value of the current flowing through the second power device; a second comparison circuit having an inverting terminal to which a voltage having a value proportional to the value of the current measured by the second current sensor is input, a non-inverting terminal to which a reference voltage is input, and an output terminal; a second AND circuit having two input terminals to which the signal output from the output terminal of the second comparison circuit and the gate signal are respectively input, and an output terminal; and a fourth resistor connected between the line connecting the gate of the second power device and the third resistor and the output terminal of the second AND circuit.

本発明によれば、パワーデバイスを流れる電流が定格電流を超えることを抑制することが可能になる。 The present invention makes it possible to prevent the current flowing through a power device from exceeding the rated current.

本発明の一実施形態に係るパワーデバイス駆動装置１００を示す図である。1 is a diagram showing a power device driving apparatus 100 according to an embodiment of the present invention. 論理積回路１５０の構成の一例を示す図である。FIG. 2 is a diagram showing an example of the configuration of a logical product circuit 150; 並列に接続された２つのパワーデバイスＰＤ１、ＰＤ２に適用された本発明の一実施形態に係るパワーデバイス駆動装置１００を示す図である。FIG. 1 is a diagram showing a power device driving apparatus 100 according to an embodiment of the present invention applied to two power devices PD1 and PD2 connected in parallel. 図３の２つのパワーデバイスＰＤ１、ＰＤ２に流れる電流を説明する図である。4 is a diagram for explaining currents flowing through two power devices PD1 and PD2 in FIG. 3. 並列に接続された２つのパワーデバイスの一例を示す図である。FIG. 1 illustrates an example of two power devices connected in parallel. 図５の２つのパワーデバイスに流れる電流を説明する図である。FIG. 6 is a diagram for explaining currents flowing through the two power devices in FIG. 5 .

＜パワーデバイス駆動装置１００＞
図１は、本発明の一実施形態に係るパワーデバイス駆動装置１００を示す図である。パワーデバイス駆動装置１００は、ゲートデバイス１１０と、第１の抵抗１２０と、電流センサ１３０と、比較回路１４０と、論理積回路１５０と、第２の抵抗１６０と、を有する。 <Power device driving apparatus 100>
1 is a diagram showing a power device driving apparatus 100 according to an embodiment of the present invention. The power device driving apparatus 100 includes a gate device 110, a first resistor 120, a current sensor 130, a comparison circuit 140, a logical AND circuit 150, and a second resistor 160.

パワーデバイス駆動装置１００は、パワーデバイスＰＤのゲートに電圧を供給することで、パワーデバイスＰＤを駆動する。図１において、パワーデバイスＰＤは、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、パワーデバイスＰＤは、バイポーラトランジスタや、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳｉＣ－ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などであっても良い。 The power device driving device 100 drives the power device PD by supplying a voltage to the gate of the power device PD. In FIG. 1, the power device PD is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), but the power device PD may also be a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), a SiC-MOSFET (Silicon Carbide Metal-Oxide-Semiconductor Field-Effect Transistor), a GaN HEMT (Gallium Nitride High Electron Mobility Transistor), or the like.

ゲートデバイス１１０は、ゲート信号が入力され、入力されたゲート信号に基づいて、パワーデバイスＰＤを駆動する電圧（ゲート駆動電圧）をパワーデバイスＰＤのゲートに出力する。ゲート信号は、ＨｉｇｈレベルとＬｏｗレベルの信号から成る。ゲート信号がＨｉｇｈレベルであるときに、パワーデバイスＰＤのゲートにゲート駆動電圧が出力される。パワーデバイスのゲートに係る電圧Ｖｇが閾値を超えると、パワーデバイスＰＤに電流Ｉｄが流れる。 The gate device 110 receives a gate signal and outputs a voltage (gate drive voltage) for driving the power device PD to the gate of the power device PD based on the input gate signal. The gate signal consists of a high level and a low level signal. When the gate signal is at a high level, the gate drive voltage is output to the gate of the power device PD. When the voltage Vg associated with the gate of the power device exceeds a threshold value, a current Id flows through the power device PD.

第１の抵抗１２０は、ゲート抵抗であり、ゲートデバイス１１０とパワーデバイスＰＤのゲートとの間に接続される。よって、ゲートデバイス１１０から出力されたゲート駆動電圧は、ゲート抵抗である第１の抵抗１２０を介し、パワーデバイスＰＤのゲートに入力される。 The first resistor 120 is a gate resistor and is connected between the gate device 110 and the gate of the power device PD. Therefore, the gate drive voltage output from the gate device 110 is input to the gate of the power device PD via the first resistor 120, which is a gate resistor.

電流センサ１３０は、パワーデバイスＰＤを流れる電流Ｉｄの値を測定する。電流センサ１３０は、例えば、図１に示すように、パワーデバイスＰＤの上流側（パワーデバイスＰＤがＮチャネル型ＭＯＳＦＥＴである場合は、パワーデバイスＰＤのドレイン側）にある。 The current sensor 130 measures the value of the current Id flowing through the power device PD. For example, as shown in FIG. 1, the current sensor 130 is located upstream of the power device PD (on the drain side of the power device PD if the power device PD is an N-channel MOSFET).

比較回路１４０は、反転端子１４１と、非反転端子１４２と、出力端子１４３と、を有する。反転端子１４１には、電流センサ１３０により測定されて電流Ｉｄの値に比例した電圧ＶＣＴ（ＶＣＴ＝ｂＩｄ、ここで、ｂは比例定数）が入力され、非反転端子１４２には、参照電圧Ｖｒｅｆが入力される。このため、電圧ＶＣＴが参照電圧Ｖｒｅｆより小さいとき（つまり、パワーデバイスＰＤを流れる電流Ｉｄが参照電流Ｉｒｅｆ＝Ｖｒｅｆ／ｂより小さいとき）は、比較回路１４０の出力端子１４３からは、Ｈｉｇｈレベルの信号が出力され、電圧ＶＣＴが参照電圧Ｖｒｅｆより大きいとき（つまり、パワーデバイスＰＤを流れる電流Ｉｄが参照電流Ｉｒｅｆ＝Ｖｒｅｆ／ｂより大きいとき）は、比較回路１４０の出力端子１４３からは、Ｌｏｗレベルの信号が出力される。 The comparison circuit 140 has an inverting terminal 141, a non-inverting terminal 142, and an output terminal 143. A voltage VCT (VCT=bId, where b is a proportional constant) measured by the current sensor 130 and proportional to the value of the current Id is input to the inverting terminal 141, and a reference voltage Vref is input to the non-inverting terminal 142. Therefore, when the voltage VCT is smaller than the reference voltage Vref (i.e., when the current Id flowing through the power device PD is smaller than the reference current Iref=Vref/b), a High level signal is output from the output terminal 143 of the comparison circuit 140, and when the voltage VCT is larger than the reference voltage Vref (i.e., when the current Id flowing through the power device PD is larger than the reference current Iref=Vref/b), a Low level signal is output from the output terminal 143 of the comparison circuit 140.

論理積回路１５０は、２つの入力端子１５１、１５２と、出力端子１５３と、を有する。２つの入力端子１５１、１５２のうちの第１の入力端子１５１には、ゲート信号が入力され、２つの入力端子１５１、１５２のうちの第２の入力端子１５２には、比較回路１４０の出力端子１４３から出力された信号が入力される。このため、ゲート信号と比較回路１４０の出力信号の両方がＨｉｇｈレベルであるときにのみ、論理積回路１５０の出力端子１５３からＨｉｇｈレベルの信号が出力され、ゲート信号と比較回路１４０の出力信号の少なくとも一方がＬｏｗレベルのときは、論理積回路１５０の出力端子１５３からＬｏｗレベルの信号が出力される。 The AND circuit 150 has two input terminals 151 and 152 and an output terminal 153. A gate signal is input to the first input terminal 151 of the two input terminals 151 and 152, and a signal output from the output terminal 143 of the comparison circuit 140 is input to the second input terminal 152 of the two input terminals 151 and 152. Therefore, a high-level signal is output from the output terminal 153 of the AND circuit 150 only when both the gate signal and the output signal of the comparison circuit 140 are at a high level, and a low-level signal is output from the output terminal 153 of the AND circuit 150 when at least one of the gate signal and the output signal of the comparison circuit 140 is at a low level.

第２の抵抗１６０は、パワーデバイスＰＤのゲートと第１の抵抗１２０と接続するラインと論理積回路１５０の出力端子１５３との間に接続される。 The second resistor 160 is connected between the line connecting the gate of the power device PD and the first resistor 120 and the output terminal 153 of the AND circuit 150.

このため、本実施形態では、電圧ＶＣＴが参照電圧Ｖｒｅｆより大きいならば（つまり、パワーデバイスＰＤを流れる電流Ｉｄが参照電流Ｉｒｅｆ＝Ｖｒｅｆ／ｂより大きいならば）、比較回路１４０の出力信号がＬｏｗレベルとなり、論理積回路１５０の出力信号はＬｏｗレベルとなる。このため、電圧ＶＣＴが参照電圧Ｖｒｅｆより大きいならば（つまり、パワーデバイスＰＤを流れる電流Ｉｄが参照電流Ｉｒｅｆ＝Ｖｒｅｆ／ｂより大きいならば）、パワーデバイスＰＤのゲートよりも論理回路１５０の出力端子１５３の電位が低くなる。結果、ゲートデバイス１１０から出力されたゲート駆動電圧は、第１の抵抗１２０と第２の抵抗１６０により分圧され、パワーデバイスＰＤのゲートにかかる電圧Ｖｇが小さくなり、パワーデバイスＰＤを流れる電流Ｉｄが抑制される。 Therefore, in this embodiment, if the voltage VCT is greater than the reference voltage Vref (i.e., if the current Id flowing through the power device PD is greater than the reference current Iref=Vref/b), the output signal of the comparison circuit 140 becomes low level, and the output signal of the logical product circuit 150 becomes low level. Therefore, if the voltage VCT is greater than the reference voltage Vref (i.e., if the current Id flowing through the power device PD is greater than the reference current Iref=Vref/b), the potential of the output terminal 153 of the logic circuit 150 becomes lower than the gate of the power device PD. As a result, the gate drive voltage output from the gate device 110 is divided by the first resistor 120 and the second resistor 160, the voltage Vg applied to the gate of the power device PD becomes smaller, and the current Id flowing through the power device PD is suppressed.

よって、本実施形態では、たとえパワーデバイスＰＤを流れる電流Ｉｄが参照電流Ｉｒｅｆ（＝Ｖｒｅｆ／ｂ）を超えたとしても、この電流の値を小さくすることが可能になる。このため、参照電流Ｉｒｅｆをパワーデバイスの定格電流より小さくすることにより、本実施形態では、パワーデバイスに定格電流を超える電流が流れることを抑制することが可能である。 Therefore, in this embodiment, even if the current Id flowing through the power device PD exceeds the reference current Iref (=Vref/b), it is possible to reduce the value of this current. Therefore, by making the reference current Iref smaller than the rated current of the power device, in this embodiment, it is possible to prevent a current that exceeds the rated current from flowing through the power device.

参照電圧Ｖｒｅｆは、適宜設定される。参照電圧Ｖｒｅｆは、例えば、参照電流Ｉｒｅｆ（＝Ｖｒｅｆ／ｂ）がパワーデバイスの定格電流より小さくなるように設定される。また、例えば、参照電圧Ｖｒｅｆは、パワーデバイスがオンのときに、パワーデバイスの駆動電圧がパワーデバイスのゲート閾値電圧より小さくならないように設定される。 The reference voltage Vref is set appropriately. For example, the reference voltage Vref is set so that the reference current Iref (=Vref/b) is smaller than the rated current of the power device. Also, for example, the reference voltage Vref is set so that the drive voltage of the power device is not smaller than the gate threshold voltage of the power device when the power device is on.

論理積回路１５０は、例えば、図２に示されるように、電圧源Ｖｃｃと基準電位との間に接続された２つのスイッチＳＷ１、ＳＷ２を有するようにしても良い。このとき、例えば、２つのスイッチＳＷ１、ＳＷ２が、それぞれ、入力端子から入力される信号により制御されるようにし、出力端子が、第２のスイッチ１５６と基準電位とを接続するラインに接続するようにすると良い。 The logical product circuit 150 may have, for example, two switches SW1 and SW2 connected between the voltage source Vcc and the reference potential, as shown in FIG. 2. In this case, for example, the two switches SW1 and SW2 may each be controlled by a signal input from an input terminal, and the output terminal may be connected to a line connecting the second switch 156 and the reference potential.

＜並列に接続されたパワーデバイス＞
図３は、２つのパワーデバイスＰＤ１、ＰＤ２が並列に接続されている。パワーデバイスＰＤ１は、ゲートデバイス１１０－１と、第１の抵抗１２０－１と、電流センサ１３０－１と、比較回路１４０－１と、論理積回路１５０－１と、第２の抵抗１６０－１と、を有するパワーデバイス駆動装置１００－１により駆動される。パワーデバイスＰＤ２は、ゲートデバイス１１０－２と、第１の抵抗１２０－２と、電流センサ１３０－２と、比較回路１４０－２と、論理積回路１５０－２と、第２の抵抗１６０－２と、を有するパワーデバイス駆動装置１００－２により駆動される。パワーデバイス駆動装置１００－１、１００－２は、図１に示した本実施形態に係るパワーデバイス駆動装置１００と同様のものである。ここで、比較回路１４０－１の非反転端子に入力される参照Ｖｒｅｆ１と比較回路１４０－２の非反転端子に入力される参照Ｖｒｅｆ２は、同じ値であっても良いし、異なっていても良い。 <Power devices connected in parallel>
In Fig. 3, two power devices PD1 and PD2 are connected in parallel. The power device PD1 is driven by a power device driving apparatus 100-1 having a gate device 110-1, a first resistor 120-1, a current sensor 130-1, a comparison circuit 140-1, a logical product circuit 150-1, and a second resistor 160-1. The power device PD2 is driven by a power device driving apparatus 100-2 having a gate device 110-2, a first resistor 120-2, a current sensor 130-2, a comparison circuit 140-2, a logical product circuit 150-2, and a second resistor 160-2. The power device driving apparatuses 100-1 and 100-2 are similar to the power device driving apparatus 100 according to the present embodiment shown in Fig. 1. Here, the reference Vref1 input to the non-inverting terminal of the comparison circuit 140-1 and the reference Vref2 input to the non-inverting terminal of the comparison circuit 140-2 may be the same value or may be different values.

パワーデバイスＰＤ１のゲートドライバ１００－１から出力される信号Ａ１に対して、パワーデバイスＰＤ２のゲートドライバ１００－２から出力される信号Ａ２が、図４に示すように、遅延している場合であっても、本実施形態では、パワーデバイスＰＤ１に流れる電流Ｉｄ１、パワーデバイスＰＤ２に流れる電流Ｉｄ２は、図４に示すように、抑制される。 Even if the signal A2 output from the gate driver 100-2 of the power device PD2 is delayed relative to the signal A1 output from the gate driver 100-1 of the power device PD1 as shown in FIG. 4, in this embodiment, the current Id1 flowing through the power device PD1 and the current Id2 flowing through the power device PD2 are suppressed as shown in FIG. 4.

これは、信号Ａ１がＨｉｇｈレベルであり、信号Ａ２がＬｏｗレベルである期間Ｔ１において、パワーデバイスＰＤ１に流れる電流Ｉｄ１が参照電流Ｉｒｅｆ（＝Ｖｒｅｆ／ｂ）より大きくなったとしても、ゲートデバイス１００からパワーデバイスＰＤ１に出力されるゲート駆動電圧は、パワーデバイス駆動装置１００－１の第１の抵抗１２０－１と第２の抵抗１６０－１により分圧され、図４に示すように、パワーデバイスＰＤ１のゲートにかかる電圧Ｖｇ１が小さくなり、パワーデバイスＰＤ１を流れる電流Ｉｄ１は抑制される。 This means that even if the current Id1 flowing through the power device PD1 becomes larger than the reference current Iref (=Vref/b) during period T1 when signal A1 is at a high level and signal A2 is at a low level, the gate drive voltage output from the gate device 100 to the power device PD1 is divided by the first resistor 120-1 and the second resistor 160-1 of the power device drive apparatus 100-1, and as shown in FIG. 4, the voltage Vg1 applied to the gate of the power device PD1 becomes smaller, and the current Id1 flowing through the power device PD1 is suppressed.

また、信号Ａ１がＬｏｗレベルであり、信号Ａ２がＨｉｇｈレベルである期間Ｔ２において、パワーデバイスＰＤ２に流れる電流ＩＰＤ２が参照電流Ｉｒｅｆ（＝Ｖｒｅｆ／ｂ）より大きくなったとしても、ゲートデバイス１１０からパワーデバイスＰＤ２に出力されたゲート駆動電圧は、第１の抵抗１２０－２と第２の抵抗１６０－２により分圧され、図４に示すように、パワーデバイスＰＤ２のゲートにかかる電圧Ｖｇ２が小さくなり、パワーデバイスＰＤ２を流れる電流Ｉｄ２は抑制される。 In addition, even if the current IPD2 flowing through the power device PD2 becomes larger than the reference current Iref (=Vref/b) during the period T2 when the signal A1 is at a low level and the signal A2 is at a high level, the gate drive voltage output from the gate device 110 to the power device PD2 is divided by the first resistor 120-2 and the second resistor 160-2, and as shown in FIG. 4, the voltage Vg2 applied to the gate of the power device PD2 becomes smaller, and the current Id2 flowing through the power device PD2 is suppressed.

以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に記載した本発明の趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。 The present invention has been described above in terms of preferred embodiments thereof. Although the present invention has been described herein by showing specific examples, various modifications and changes can be made to these examples without departing from the spirit and scope of the present invention as set forth in the claims.

１００ パワーデバイス駆動装置
１１０ ゲートデバイス
１２０ 第１の抵抗
１３０ 電流センサ
１４０ 比較回路
１４１ 反転端子
１４２ 非反転端子
１４３ 出力端子
１５０ 論理積回路
１５１ 第１の入力端子
１５２ 第２の入力端子
１５３ 出力端子
１６０ 第２の抵抗 REFERENCE SIGNS LIST 100 Power device driving apparatus 110 Gate device 120 First resistor 130 Current sensor 140 Comparison circuit 141 Inverting terminal 142 Non-inverting terminal 143 Output terminal 150 AND circuit 151 First input terminal 152 Second input terminal 153 Output terminal 160 Second resistor

Claims (2)

ゲート信号に基づいて、パワーデバイスを駆動する電圧を出力するゲートドライバと、
前記パワーデバイスのゲートと前記ゲートドライバとの間に接続された第１の抵抗と、
前記パワーデバイスを流れる電流の値を測定する電流センサと、
前記測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する比較回路と、
前記比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する論理積回路と、
前記ゲートと前記第１の抵抗とを結ぶラインと、前記論理積回路の出力端子と、の間に接続された第２の抵抗と、を有する、パワーデバイス駆動装置。 a gate driver that outputs a voltage for driving the power device based on a gate signal;
a first resistor connected between a gate of the power device and the gate driver;
a current sensor for measuring a value of a current flowing through the power device;
a comparator circuit having an inverting terminal to which a voltage having a value proportional to the measured current value is input, a non-inverting terminal to which a reference voltage is input, and an output terminal;
a logical AND circuit having two input terminals to which the signal output from the output terminal of the comparator circuit and the gate signal are respectively input, and an output terminal;
a second resistor connected between a line connecting the gate and the first resistor and an output terminal of the AND circuit. 並列の接続された第１のパワーデバイスと第２のパワーデバイスを駆動するパワーデバイス駆動装置であって、
ゲート信号に基づいて、前記第１のパワーデバイスを駆動する電圧を出力する第１のゲートドライバと、
前記第１のパワーデバイスのゲートと前記第１のゲートドライバとの間に接続された第１の抵抗と、
前記第１のパワーデバイスを流れる電流の値を測定する第１の電流センサと、
前記第１の電流センサにより測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する第１の比較回路と、
前記第１の比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する第１の論理積回路と、
前記第１のパワーデバイスのゲートと前記第１の抵抗とを結ぶラインと、前記第１の論理積回路の出力端子と、の間に接続された第２の抵抗と、
前記ゲート信号に基づいて、前記第２のパワーデバイスを駆動する電圧を出力する第２のゲートドライバと、
前記第２のパワーデバイスのゲートと前記第２のゲートドライバとの間に接続された第３の抵抗と、
前記第２のパワーデバイスを流れる電流の値を測定する第２の電流センサと、
前記第２の電流センサにより測定された電流の値に比例する値の電圧が入力する反転端子と、参照電圧が入力される非反転端子と、出力端子と、を有する第２の比較回路と、
前記第２の比較回路の出力端子から出力された信号と前記ゲート信号がそれぞれ入力される２つの入力端子と、出力端子と、を有する第２の論理積回路と、
前記第２のパワーデバイスのゲートと前記第３の抵抗とを結ぶラインと、前記第２の論理積回路の出力端子と、の間に接続された第４の抵抗と、を有する、パワーデバイス駆動装置。 A power device drive apparatus for driving a first power device and a second power device connected in parallel, comprising:
a first gate driver that outputs a voltage for driving the first power device based on a gate signal;
a first resistor connected between a gate of the first power device and the first gate driver;
a first current sensor that measures a value of a current flowing through the first power device;
a first comparison circuit having an inverting terminal to which a voltage having a value proportional to a value of a current measured by the first current sensor is input, a non-inverting terminal to which a reference voltage is input, and an output terminal;
a first AND circuit having two input terminals to which a signal output from an output terminal of the first comparison circuit and the gate signal are respectively input, and an output terminal;
a second resistor connected between a line connecting the gate of the first power device and the first resistor and an output terminal of the first AND circuit;
a second gate driver that outputs a voltage for driving the second power device based on the gate signal;
a third resistor connected between the gate of the second power device and the second gate driver;
a second current sensor that measures a value of a current flowing through the second power device;
a second comparison circuit having an inverting terminal to which a voltage having a value proportional to a value of the current measured by the second current sensor is input, a non-inverting terminal to which a reference voltage is input, and an output terminal;
a second AND circuit having two input terminals to which a signal output from an output terminal of the second comparison circuit and the gate signal are respectively input, and an output terminal;
a fourth resistor connected between a line connecting the gate of the second power device and the third resistor and an output terminal of the second AND circuit.
JP2020149829A 2020-09-07 2020-09-07 Power device drive unit Active JP7493881B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020149829A JP7493881B2 (en) 2020-09-07 2020-09-07 Power device drive unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020149829A JP7493881B2 (en) 2020-09-07 2020-09-07 Power device drive unit

Publications (2)

Publication Number Publication Date
JP2022044279A JP2022044279A (en) 2022-03-17
JP7493881B2 true JP7493881B2 (en) 2024-06-03

Family

ID=80679243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149829A Active JP7493881B2 (en) 2020-09-07 2020-09-07 Power device drive unit

Country Status (1)

Country Link
JP (1) JP7493881B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134797A (en) 2001-10-16 2003-05-09 Fuji Electric Co Ltd Drive circuit for power device
JP2005006381A (en) 2003-06-10 2005-01-06 Hitachi Ltd Drive circuit of switching element
JP2007312504A (en) 2006-05-18 2007-11-29 Mitsubishi Electric Corp Power converter
JP2017212870A (en) 2016-05-20 2017-11-30 株式会社デンソー Drive control apparatus of switching element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134797A (en) 2001-10-16 2003-05-09 Fuji Electric Co Ltd Drive circuit for power device
JP2005006381A (en) 2003-06-10 2005-01-06 Hitachi Ltd Drive circuit of switching element
JP2007312504A (en) 2006-05-18 2007-11-29 Mitsubishi Electric Corp Power converter
JP2017212870A (en) 2016-05-20 2017-11-30 株式会社デンソー Drive control apparatus of switching element

Also Published As

Publication number Publication date
JP2022044279A (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US8766671B2 (en) Load driving apparatus
JP4935294B2 (en) Insulated gate device drive circuit
US8427225B2 (en) Gate driving circuit
US8222846B2 (en) Output circuit
US10469067B2 (en) Gate driving circuit and switching power supply device
WO2014123046A1 (en) Gate driving circuit
WO2014069146A1 (en) Drive device for insulated gate semiconductor element
US9608622B2 (en) Drive device for insulated-gate semiconductor element, and power converter
CN107078733B (en) Driving circuit
JP5060750B2 (en) Motor drive circuit and electronic device using the same
JP2013247804A (en) Semiconductor drive circuit and semiconductor device
JP6723175B2 (en) Gate drive device and gate drive method for power semiconductor
JP2013005231A (en) Drive device
JP2007531417A (en) Fast change resistant differential level shift device
JP6757608B2 (en) Power semiconductor circuits with field effect transistors and semiconductor bridge circuit devices
JP7493881B2 (en) Power device drive unit
CN115128420A (en) Current detection circuit
EP3322093B1 (en) Gate trajectory control for zero overshoot switching
US10601416B2 (en) Gate drive device
JP4768476B2 (en) Drive device for self-extinguishing semiconductor element
US20050225392A1 (en) Class AB output stage circuit with stable quiescent current
WO2020003699A1 (en) Driving circuit of switching-element
US9791881B2 (en) Self-driven synchronous rectification for a power converter
JP4821394B2 (en) Semiconductor device drive circuit
US10985745B1 (en) Drivers for power semiconductor switches using device feedback

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240521

R150 Certificate of patent or registration of utility model

Ref document number: 7493881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150