以下、図面を参照しながら、本開示の実施の形態について説明する。なお、本開示の範囲は、以下の実施の形態に限定されず、本開示の技術的思想の範囲内で任意に変更可能である。
<第1の実施形態>
図1は、実施の形態1におけるマイクログリッドの構成例を示す図である。図1に示すように、マイクログリッド1は、発電設備2と、複数の受配電設備4と、複数の蓄電池5と、送配電網6と、蓄電池制御システム10と、を備えている。マイクログリッド1内の構成要素は、送配電網6によって、互いに接続されている。
発電設備2は、例えば、風力発電所、太陽電池、水力発電所、等である。これら以外の種類の発電設備2を用いてもよい。また、複数の種類の発電設備2が組み合わせて用いられてもよい。
マイクログリッド1は、電力の需給状況に応じて、複数の蓄電池5を充電および放電させるように構成されている。例えば、電力の需要が小さい状況では、発電設備2が生成した電力を用いて、複数の蓄電池5を充電する。また、電力の需要が大きい状況では、発電設備2が生成した電力と、複数の蓄電池5の電力と、を合成して、電力系統に出力する。あるいは、合成された電力を、マイクログリッド1内の負荷に供給してもよい。本実施形態では、マイクログリッド1は独立して電力を生成および消費する自立電力系統を構成する。
なお、マイクログリッド1は、送配電網6を介して負荷を含む電力系統に接続されていてもよい。この場合、マイクログリッド1と電力系統との間には、不図示の開閉器が設けられてもよい。開閉器は、閉状態と開状態との間で切り替え可能である。開閉器が開状態のときマイクログリッド1と電力系統とが切断され、マイクログリッド1は自立電力系統を構成する。開閉器が閉状態のとき、マイクログリッド1と電力系統3とが接続される。
各蓄電池5は、例えば、リチウムイオン電池、NAS電池、レドックスフロー電池、等であってもよい。その他の種類の蓄電池5を用いてもよい。
蓄電池制御システム10は、統合コントローラ11と、複数のPCS(Power Conditioning System)12と、を備える。
統合コントローラ11は、複数のPCS12を管理する。統合コントローラ11は、蓄電池制御システム10を制御する。統合コントローラ11は、例えば、CEMS(Community Energy Management System)、AEMS(Aria Energy Management System)、BEMS(Building and Energy Management System)等のいずれとして構成されてもよい。統合コントローラ11は、演算部、通信部等を有している。演算部は、CPU等であり、上記した統合コントローラ11の機能を実現するための演算を行う。通信部は、各PCS12と、無線または有線による通信を行う。例えば、通信部は、演算部によって生成された指令値、例えば、後述する有効電力Pの指令値Pref、及び無効電力Qの指令値Qrefを各PCS12に伝達する。
PCS12は、蓄電池5の充放電を制御するインバータINVを内蔵した分散電源として構成される。PCS12は、インバータINVを制御する制御装置C、及び、統合コントローラ11と通信する通信装置Tを有する。本実施形態では、各PCS12は、統合コントローラ11から通知される指令値、例えば、後述する有効電力Pの指令値Pref、及び無効電力Qの指令値Qrefに応じたGFL(Grid following)制御を行い、PCS12に対応する蓄電池5を電圧源として機能させる。
図2は、第1の実施形態に係る制御装置Cが行う制御を説明するための図である。図2には、制御装置Cが制御するインバータINVと、このインバータINVと、線路インピーダンスLを介して接続される接続先である負荷または他のインバータINVなどが模式的に示されている。以下の説明では、接続先である負荷または他のインバータINVなどのことを、単に、「接続先」と記載する場合がある。
図2に示すように、インバータINVから出力される交流電力の出力電圧v1と、線路インピーダンスLと、線路インピーダンスLを流れる電流iと、接続先から出力される交流電力の出力電圧v2との関係式は以下の式(1)となる。
但し、fvはインバータINVから出力される交流電圧の周波数である。foは接続先から出力される交流電圧の周波数である。θoは、有効電力Pと無効電力Qとの位相差である。
また、本実施形態では、出力電力とは、電力潮流を意味することがある。すなわち、インバータINVが、接続先としての負荷または他のインバータINV或いは送電網Eから受電する電力を、負の出力電力とし、接続先としての負荷または他のインバータINV或いは送電網Eに供給する出力電力と一元的に取り扱うことがある。
式(1)において、周波数fvと周波数foとの差分をΔfとすると、(1)式の関係は、以下の式(2-1)となる。式(2-1)を電流iについて解くと、以下の式(2-2)から式(2-4)となる。
式(2-4)を用いると、インバータINVから出力される皮相電力Sは、以下の式(3-1)のようになる。ここで、Pは、インバータINVから出力される有効電力である。Qは、インバータINVから出力される無効電力である。式(3-1)から、有効電力Pは、式(3-2)のように表現することができる。また、式(3-2)から、無効電力Qは、式(3-3)のように表現することができる。
VSG制御では、インバータINVから出力する交流電圧の周波数fvを調整することによって、PCS12に、同期発電機が持つ慣性力を疑似的に持たせることによって電力系統を安定化させる。VSG制御によって、周波数fvが変動すると、接続先における振幅Vo、周波数fo及び位相差θoとの関係に応じて、有効電力Pと無効電力Qが発生する。また、接続先としての他のインバータINVが、VSG制御を備えるインバータINVである場合も同様に、有効電力Pと無効電力Qが発生する。
無効電力Qが発生した場合において、Qv制御によって、インバータINVから出力する交流電圧の振幅Vvを調整すると、無効電力Qの出力を抑制することができる。
しかし、式(3-2)に示すように、有効電力Pは、インバータINVから出力される交流電圧の振幅Vvと周波数fvとの両方をパラメータとして含む。また、式(3-3)に示すように、無効電力Qは、インバータINVから出力される交流電圧の振幅Vvと周波数fvとの両方をパラメータとして含む。
このため、VSG制御によって、有効電力Pが指令値Prefに近づくように、周波数fvを変動させる動作が行われると、周波数fvの変動に伴って無効電力Qが変動してしまう。一方、Qv制御によって、無効電力Qが指令値Qrefに近づくように振幅Vvを変動させる動作が行われると、振幅Vvの変動に伴って有効電力Pが変動してしまう。このようにして、VSG制御とQv制御との間で制御干渉が発生するおそれがある。
このような制御干渉が発生する事態を回避するための対策として、Qv制御による振幅Vvの制御量を小さくする制御を行うことが考えられる。この場合、例えば、振幅の変動量に、比較的小さなゲイン、例えば、0.3等といった、0(ゼロ)より大きく1未満である実数に相当するゲイン(利得)を乗算して、振幅Vvの変動が抑制されるように制御する。しかし、Qv制御による振幅Vvのゲインを下げて小さくしてしまうと、無効電力Qを抑制する効果が小さくなってしまう。無効電力Qを抑制する効果が小さい場合、特に、VSG制御を行うインバータINVが複数ある蓄電池制御システム10において、インバータINVの間で無効電力Qを循環させてしまい、無駄な電力損失を発生させてしまうことになる。
このような課題に対し、本実施形態では、VSG制御が、発電量の変動や負荷変動に伴う出力電力の急激な変化を抑制するものであることに着目し、対策を行うこととした。具体的に、本実施形態では、VSG制御における制御対象となる比較的高い周波数帯域において、Qv制御による振幅Vvの変動が発生し難くなるようにした。
より具体的に、本実施形態では、Qv制御において、VSG制御と干渉し易い高い周波数帯域に適用する高帯域用ゲインと、VSG制御と干渉し難い低域の周波数帯域に適用する低帯域用ゲインの2つを設けるようにした。例えば、高帯域用ゲインは、低帯域用ゲインと比較して小さい値に設定される。
これにより、Qv制御において、VSG制御と干渉し易い高い周波数帯域では高帯域用ゲインを適用することによって振幅Vvの変動を抑えることが可能となる。一方、Qv制御において、VSG制御と干渉し難い低い周波数帯域では低帯域用ゲインを適用することによって、無効電力Qを抑制することが可能となる。したがって、制御干渉の回避と、無効電力Qの循環による無駄な電力発生の抑制と、を両立させることが可能となる。
図3は、第1の実施形態に係る制御装置Cが行う制御を説明するための図である。図3に示す「制御対象」とは、図2における接続先に相当し、インバータINVを制御するインバータ制御器、インバータINV、インバータ出力フィルタ、及び、インバータINVを介して接続される電力系統である。ここでのインバータ制御器は、インバータINVにインバータINVが出力する交流電圧の振幅及び周波数を設定する装置である。また、インバータINVを介して接続される電力系統として、例えば、接続先としての他のPCS12、他のPCS12までの間にある配線及び負荷などである。このようなインバータINVを介して接続される電力系統との関係に応じて、制御装置Cは、インバータINVから出力させる交流電圧の振幅Vv及び周波数fvを制御する。
図3に示すように、制御装置Cは、例えば、制御ブロックB11、B12、B13、ゼロ次ホールド(Zero Order Hold)ZOH、加算器、および減算器を備える。
制御装置Cには、統合コントローラ11から通知された有効電力Pと無効電力Qとのそれぞれの指令値である指令値Pref及び指令値Qrefが入力される。また、制御装置Cには、インバータINVからの有効電力Pと無効電力Qとのそれぞれの測定値である実測値Pmeasureおよび実測値Qmeasureが入力される。実測値Qmeasureおよび実測値Pmeasureは、例えば電力供給対象となる電力線に取り付けられた計測機によって計測される。
制御装置Cは、減算器により、無効電力Qの偏差dQを演算する。偏差dQは、指令値Qrefと実測値Qmeasureとの差分である。制御装置Cは、減算器によって、指令値Qrefから、実測値Qmeasureをゼロ次ホールドZOHした信号値を減算して得られる差分値を偏差dQとして、制御ブロックB11に出力する。
制御ブロックB11はQv制御を行う。制御ブロックB11は「Qv制御部」の一例である。この図の例では、制御ブロックB11は「2段ゲイン」と記載されている。また、「Qv制御部」に対応する制御ブロックB11から制御対象までの出力/入力の伝達関数で表現可能な閉ループ系制御系を、「Qv制御系」と記載する場合がある。
制御ブロックB11は、偏差dQがゼロに近づくように、振幅偏差を演算する。制御ブロックBは、例えばPI制御などのフィードバック制御を行うことによって、偏差dQがゼロに近づく振幅偏差を演算する。ここでの振幅偏差は、インバータINVが制御対象に出力する交流電圧の振幅Vvと定格電圧Vmとの差分である。
ここで、制御ブロックB11がQv制御を行う際に、振幅偏差に適用するゲインついて、図4から図7を用いて説明する。図4から図7は、第1の実施形態に係るQv制御を説明するための図である。
図4には、Qv制御に適用されるゲインの周波数特性L1~L3が模式的に示されている。図4の横軸は周波数Fであり、縦軸はゲインGainである。周波数特性L1は、従来のQv制御において振幅偏差に適用されるゲインの周波数特性の一例である。周波数特性L2は、本実施形態において振幅偏差に適用されるゲインの周波数特性である。周波数特性L3は、従来のQv制御において振幅偏差に適用されるゲインの周波数特性の他の例である。
周波数特性L1は、Qv制御において振幅偏差に適用されるゲインとして、周波数帯域に依らない一律の値であって、比較的大きなゲインが設定され、無効電力Qが抑制されるように動作される場合の特性を示している。この場合、高い周波数帯域において、Qv制御による制御とVSG制御とが干渉し、インバータINVが適切に制御することが困難となる。
周波数特性L3は、Qv制御において振幅偏差に適用されるゲインとして、周波数帯域に依らない一律の値であって、比較的小さなゲインが設定され、無効電力Qがほとんど抑制されないような動作がなされる場合の特性を示している。この場合、Qv制御による制御とVSG制御との干渉を抑制することができるが、無効電力Qを抑制することができないため、無駄な電力が消費されてしまう。
これに対し、周波数特性L2は、VSG制御と干渉し易い高い周波数帯域では、比較的小さなゲインである高帯域用ゲインを適用する動作がなされる。これによって振幅Vvの変動を抑えることが可能となる。一方、VSG制御と干渉し難い低い周波数帯域では、比較的大きなゲインである低帯域用ゲインを適用する動作がなされる。これによって、無効電力Qを抑制することが可能となる。したがって、制御干渉の回避と、無駄な電力発生の抑制と、を両立させることが可能となる。
図5には、制御ブロックB11の構成の例を示すブロック図が示されている。図5に示すように、制御ブロックB11は、例えば、分子と分母がN次系の関数で表現できる。ここでNは任意の自然数である。この図の例では、制御ブロックB11が1次系の関数で構成される場合を例示して説明する。
制御ブロックB11は、例えば、乗算器と、第1周波数特性調整器と、第2周波数特性調整器とを備える。乗算器は、Kを乗算する乗算器である。ここでのKは、振幅偏差の利得である。第1周波数特性調整器は、伝達関数{1/(1+sTa)}を作用させる周波数特性調整器である。第2周波数特性調整器は、伝達関数(1+sTb)を作用させる周波数特性調整器である。TaおよびTbは時定数である。sはラプラス演算子である。
制御ブロックB11は、偏差dQに、振幅偏差の利得Kを乗算した乗算値に、伝達関数{1/(1+sTa)}および伝達関数(1+sTb)を作用させた値を、振幅偏差として出力する。これにより、制御ブロックB11は、偏差dQに、伝達関数{K・(1+sTb)/(1+sTa)}を作用させた値を、振幅偏差として出力することができる。
ここで、低帯域用ゲインを、高帯域用ゲインより大きくする場合は、時定数Tbを、時定数Taより小さくする必要がある。
また、時定数TaとTbは、Qv制御系以外の制御系特性、すなわち、VSG制御及び制御ブロックB13によるガバナ(調速器)制御に影響が出ない程度に大きな時定数が設定されることが望ましい。
例えば、本実施形態のQv制御を行うための制御パラメータである、時定数TaとTb、および振幅偏差の利得Kを決定する方法として、第1段階から第3段階の順に3つの段階を経ての制御パラメータを決定することが考えられる。第1段階では時定数Tbを決定する。第2段階では低い周波数帯域においてゲインを収束させた場合の収束値に係る振幅偏差の利得Kに対応する低帯域用ゲインを決定する。第3段階では高い周波数帯域において安定性に係る高帯域用ゲインに対応させる(K・Tb/Ta)を決定する。時定数Taは、第3段階において間接的に決定される。
図6には、本実施形態のQv制御において振幅偏差に適用されるゲインの周波数特性であるゲイン特性が示されている。図6の横軸は角周波数ωであり、縦軸はゲインGである。図6において、実線は本実施形態のQv制御(2段ゲイン)の周波数特性を示す。破線は、振幅偏差の利得Kの周波数特性を示す。一点鎖線は、第1周波数特性調整器に対応する伝達関数{1/(1+sTa)}の周波数特性を示す。二点鎖線は、第2周波数特性調整器に対応する伝達関数(1+sTb)の周波数特性を示す。
図6の例において、制御パラメータとしての振幅偏差の利得Kは、「2」である。これは、増幅前より約6[dB]相当増幅することを意味する。また、時定数Taは、0.1[sec]である。これは、伝達関数{1/(1+sTa)}の周波数特性においてゲインGが3[dB]程度減衰するカットオフ周波数に対応する時定数である。また、時定数Tbは、0.01[sec]である。これは、伝達関数(1+sTb)の周波数特性においてゲインGが3[dB]程度増加する周波数に対応する時定数である。
伝達関数と周波数特性との関係は、伝達関数におけるラプラス演算子sを、正弦波に対応する複素数jωに置換することによって求めることができる。具体的には、式(4-1)に示すように、伝達関数{K・(1+sTb)/(1+sTa)}におけるラプラス演算子sを複素数jωに置換した伝達関数{K・(1+jωTb)/(1+jωTa)}において、式(4-2)に示すように角周波数ωを0に近づけた場合の極限値が、低帯域用ゲインに相当する。この図の例では、低帯域用ゲインは、振幅偏差の利得Kである。また、式(4-3)に示すように、伝達関数{K・(1+jωTb)/(1+jωTa)}において、角周波数ωを無限大∞に近づけた場合の極限値が、高帯域用ゲインに相当する。この図の例では、高帯域用ゲインは、(K・Tb/Ta)である。すなわち、この図の例におけるゲイン特性では、低い周波数帯域において低帯域用ゲインである振幅偏差の利得Kとなり、高い周波数帯域において高帯域用ゲインである(K・Tb/Ta)となる。この図の例では、低帯域用ゲインと、高帯域用ゲインとのゲイン差は、約20[dB]である。
図7には、本実施形態のQv制御において振幅偏差に適用されるゲインの位相特性が示されている。図7には、図6に示すゲイン特性を有する伝達関数の位相特性が示されている。図7の横軸は角周波数ωであり、縦軸は位相∠Gである。図7において、実線は本実施形態のQv制御(2段ゲイン)の位相特性を示す。破線は、振幅偏差の利得Kの位相特性を示す。一点鎖線は、第1積分器に対応する伝達関数{1/(1+sTa)}の位相特性を示す。二点鎖線は、第2積分器に対応する伝達関数(1+sTb)の位相特性を示す。図7の例において、本実施形態のQv制御(2段ゲイン)は、最大で50[deg.]程度の遅れが発生する。以上の通り、制御パラメータは、制御ブロックB11に加え、ゼロ次ホールドZOHや制御対象の伝達関数で表現されるQv制御系が不安定にならないように設定する必要がある。Qv制御系の安定性の判別方法として、ナイキストの安定判別法など一般的な制御理論を用いることができる。
図3の説明に戻り、制御装置Cにおいて、制御ブロックB11によって演算された振幅偏差をゼロ次ホールドZOHし、ゼロ次ホールドZOHした振幅偏差に、定格電圧Vmを加算し、その加算値を、振幅Vvとして出力する。
また、図3の下部に示すように、制御装置Cは、有効電力Pに基づく周波数fvの制御を行う。制御装置Cは、減算器により、有効電力Pの指令値Prefから調速器出力値を減算した減算器出力差分値を演算し、演算した減算器出力差分値を、制御ブロックB12に対して出力する。ここでの調速器出力値は、制御ブロックB13からの出力値である。制御ブロックB13は、同期発電機における回転速度を一定に保つためのガバナ(調速器)を模した制御を行う機能ブロックである。
制御ブロックB12は、VSG制御を行う。制御ブロックB12は「VSG制御部」の一例である。また、「VSG制御部」に対応する制御ブロックB12から制御対象までの出力/入力の伝達関数で表現可能な閉ループ系制御系を、「VSG制御系」と記載する場合がある。制御ブロックB12は、有効電力Pの偏差dPを演算する。偏差dPは、減算器出力差分値と、実測値Pmeasureとの差分である。制御ブロックB12は、減算器によって、減算器出力差分値から、実測値Pmeasureをゼロ次ホールドZOHした信号値を減算して得られる差分値を偏差dPとする。
制御ブロックB12は、偏差dPに基づいて周波数偏差dfを演算する。制御ブロックB12は、偏差dfを演算する際に、疑似的に同期発電機が有する慣性力を持たせるために、制動パラメータDおよび慣性パラメータMに対応させた伝達関数を作用させる。具体的に、制御ブロックB12は、偏差dPを制動パラメータDで除算し、その除算値に、伝達関数{1/(1+sM/D)}を作用させた値を、周波数偏差dfとして出力する。制御ブロックB12は、周波数偏差dfをゼロ次ホールドZOHした信号値に、定格周波数fnを加算した加算値を、周波数fvとして出力する。また、制御ブロックB12は、周波数偏差dfを制御ブロックB13に出力する。
制御ブロックB13は、ガバナ(調速器)のような振る舞いを疑似的に行う。制御ブロックB13は、周波数偏差dfに、伝達関数{K/(1+sT)}を作用して調速器出力値を算出する。Tは、調速器時定数を示す。調速器時定数Tは、積分時間に相当する時定数である。ここでのKは、調速器の利得を示す。制御ブロックB13は、算出した調速器出力値をフィードバックする。
以上説明したように、第1の実施形態に係る制御装置Cは、蓄電池5からの直流電圧を交流電圧に変換するインバータINVを制御する制御装置である。制御装置Cは、制御ブロックB12(VSG制御部)と、制御ブロックB11(Qv制御部)とを備える。制御ブロックB12(VSG制御部)は、交流電圧の周波数が仮想的な慣性力を持つように制御する。制御ブロックB11(Qv制御部)は、無効電力Qにおける指令値Qrefと実測値Qmeasureとの差分が小さくなるように交流電圧の振幅を制御する。制御ブロックB11(Qv制御部)は、無効電力における指令値と実測値との差分が小さくなるように制御するQv制御系の周波数帯域と、VSG制御部によって制御されるVSG制御系の周波数帯域との関係に応じて、交流電圧の振幅の制御量、例えば、振幅偏差に乗算するゲインの値、を決定する。これにより、第1の実施形態に係る制御装置Cは、VSG制御によって制御される周波数帯域と、制御されない周波数帯域とで、Qv制御によって振幅Vvを変動させる変動量を変えることできる。例えば、VSG制御系において制御される周波数帯域において振幅Vvを変動させる変動量を小さくして制御干渉を回避し、VSG制御系において制御されない周波数帯域において振幅Vvを変動させる変動量を大きくして無効電力Qの発生を抑制することが可能である。したがって、VSG制御とQv制御の両方を実施する場合であっても、インバータを適切に制御することができる。
また、第1の実施形態に係る制御装置Cでは、制御ブロックB11(Qv制御部)は、高帯域用ゲイン(第1ゲイン)と低帯域用ゲイン(第2ゲイン)とを備える。高帯域用ゲイン(第1ゲイン)は、Qv制御系と、VSG制御系の干渉緩和を目的としたゲインである。低帯域用ゲイン(第2ゲイン)は、差分の定常偏差低減を目的としたゲインである。差分は、無効電力Qにおける指令値Qrefと実測値Qmeasureとの差分である。高帯域用ゲイン(第1ゲイン)は、低帯域用ゲイン(第2ゲイン)より小さい値である。これにより、第1の実施形態に係る制御装置Cは、周波数帯域に応じたゲインの調整、つまり2段ゲインを実現させることができる。VSG制御における制御対象となる周波数帯域(比較的高い周波数帯域)において、Qv制御による振幅Vvの変動が発生し難くなるようにしてVSG制御と干渉しないように制御することができる。また、VSG制御における制御対象とならない周波数帯域(比較的低い周波数帯域)において、Qv制御による振幅Vvを変動させて、無効電力Qの循環による無駄な電力発生が抑制されるように制御することができる。
また、第1の実施形態に係る制御装置Cでは、制御ブロックB11(Qv制御部)は、無効電力Qにおける指令値Qrefと実測値Qmeasureとの差分が小さくなるように振幅偏差量を演算する。制御ブロックB11(Qv制御部)は、演算した振幅偏差量に、伝達関数{K・(1+sTb)/(1+sTa)}を作用させることによって、振幅偏差量に、Qv制御系の周波数帯域に応じたゲインである、高帯域用ゲイン(第1ゲイン)又は低帯域用ゲイン(第2ゲイン)を乗算させた制御量を、振幅Vvを変動させる変動量として演算する。伝達関数{K・(1+sTb)/(1+sTa)}は、VSG制御部系の周波数帯域において増幅量が小さくなるように、時定数Ta、Tbが設定された関数である。これにより、第1の実施形態に係る制御装置Cでは、振幅偏差量に対応する信号に、VSG制御において制御対象とする周波数帯域の信号を遮断するフィルタを通過させることによって、2段ゲインを実現させることができ、VSG制御における制御対象となる周波数帯域(比較的高い周波数帯域)において、VSG制御と干渉しないように、VSG制御における制御対象とならない周波数帯域(比較的低い周波数帯域)において無効電力Qの循環を抑制が発生し難くなるように制御することができる。
<第2の実施形態>
ここで、第2の実施形態について説明する。本実施形態では、無効電力Qの指令値Qrefが、統合コントローラ11から通知されない点において、上述した実施形態と相違する。
例えば、Qrefの指令値が0(ゼロ)に固定され、かつ、制御対象である他のPCS12、配線、負荷等の電力系統によって要求される無効電力Qの電力量がQa(実測値Qmeasure)であると仮定する。この場合、Qv制御によって演算される振幅Vvは、常に定格電圧Vmより大きい振幅値となる。
ここで、蓄電池制御システム10において、上記と同様のQv制御を備えるPCS12が存在する場合、複数のPCS12において、それぞれが定格電圧Vmより大きい振幅Vvを出力するように制御が行われる。これにより各PCS12において出力される交流電圧の振幅Vvが変化し、振幅Vvが変化する度に各PCS12で測定される無効電力Qの実測値Qmeasureが変化し、実測値Qmeasureが変化する度に他のPCS12が演算する振幅Vvが連動して変化する。このような変化の連鎖によっては、蓄電池制御システム10が適切に制御されない可能性が高いから、回避できた方がよい。変化の連鎖を回避するために、例えば、ゲインを下げて小さくし、Qv制御による振幅Vvの変動量を小さくするような対策をすることが考えられる。しかしながらこの場合、負荷端電圧のばらつきが大きくなる。
このような課題に対し、本実施形態では、制御装置Cが、無効電力Qの指令値Qrefを演算するようにした。制御装置Cは、予め、制御対象の電力系統から要求される無効電力Qa(実測値Qmeasure)を指令値Qrefに設定し、振幅Vvを演算する。
蓄電池制御システム10において、上記と同様のQv制御を備えるPCS12が存在する場合、複数のPCS12において、それぞれが定格電圧Vmに限りなく近い振幅Vvを出力するように制御が行われる。これにより各PCS12において出力される交流電力における振幅Vvの変動量が抑えられ、変化の連鎖が抑制される。例えば、ゲインを下げて小さくし、Qv制御による振幅Vvの変動量を小さくするような対応をした場合でも、負荷端電圧のばらつきを改善することができる。
本実施形態では、各PCS12においてVSG制御が行われ、各PCS12から出力される交流電圧の周波数の差分Δfが0(ゼロ)に近づいていく理想状態に徐々に収束することに着目し、対策を行うこととした。具体的に、本実施形態では、各PCS12から出力される交流電圧の周波数の差分Δfが0(ゼロ)となったと仮定して、無効電力Qが抑制されるように、指令値Qrefを演算するようにした。このように指令値Qrefを演算することによって、各PCS12においてVSG制御による制御が収束した理想状態となったときに、無効電力Qが効果的に抑制されるように予め準備することができる。
以下、本実施形態のマイクログリッド1について指令値Qrefを演算する構成を、図8~図9を用いて説明する。以下では上述した実施形態と異なる構成について主に説明し、上述した実施形態と同様の構成については同じ符号を付してその説明を省略する。
図8は、第2の実施形態に係るマイクログリッドの構成例を示す図である。図8に示すように、マイクログリッド1は、統合コントローラ11aを備える。統合コントローラ11aは、各PCS12に対し、有効電力Pの指令値Prefを通知するが、無効電力Qの指令値Qrefについては通知しない。
図9は、第2の実施形態に係るマイクログリッドの構成例を示す図である。図9に示すように、制御装置Cは、制御ブロックB14(無効電力指令設定部)を備える。制御ブロックB14(無効電力指令設定部)は、有効電力Pおよび無効電力Qのそれぞれの実測値である実測値Pmeasure、および実測値Qmeasureに基づいて、無効電力Qの指令値Qrefを演算する。以下、制御ブロックB14(無効電力指令設定部)が、無効電力Qの指令値Qrefを演算する方法について説明する。
まず、制御ブロックB14は、式(5-1)に示すように、周波数fvと周波数foとの差分Δfが0(ゼロ)であるとして、有効電力Pを式(5-2)、および無効電力Qを式(5-3)に示すようにそれぞれ演算する。式(5-2)は、式(3-2)における差分Δfに0(ゼロ)を代入することにより算出することができる。式(5-3)は、式(3-3)における差分Δfに、0(ゼロ)を代入することにより算出することができる。
次に、制御ブロックB14は、式(5-2)及び式(5-3)を用いて、有効電力と無効電力との位相差θoを推定する。例えば、制御ブロックB14は、式(5-2)及び式(5-3)を用いて、式(5-4)に示すように皮相電力Sを、複素数を用いたベクトル表現で表す。式(5-4)を、振幅Voについて解くことによって式(5-5)及び式(5-6)に示すような振幅Voのベクトル表現を算出する。そして、式(5-6)を用いて、振幅Voのスカラー値を、式(5-7)のように求めることができる。また、式(5-6)を用いて、位相差θoのスカラー値を、式(5-8)のように求めることができる。
振幅Voが計測器などを用いて測定可能である場合、制御ブロックB14は、振幅Voの測定値に基づいて線路インピーダンスLを推定する。また、振幅Voが、規定の範囲内となるように、定格電圧Vmを調整するようにしてもよい。制御ブロックB14は、式(5-7)に示す位相差θoに線路インピーダンスLを代入した値に基づいて、差分Δfが0(ゼロ)に近づくにつれ無効電力Qが抑制されるような指令値Qrefを演算する。
振幅Voが測定できない場合、制御ブロックB14は、予め設定した値、或いは代表値な度を用いて、線路インピーダンスLを設定する。制御ブロックB14は、式(5-7)に示す位相差θoに線路インピーダンスLを代入した値に基づいて、無効電力Qの指令値Qrefを演算する。
制御ブロックB14は、位相差θoの推定値に、ローパスフィルタをかけることによって、ノイズに相当する周波数変化成分を除去した値を、位相差θoとして無効電力Qの指令値Qrefを演算するようにしてもよい。
以上説明したように、第2の実施形態に係る制御装置Cでは、制御ブロックB14(無効電力指令設定部)をさらに備える。制御ブロックB14(無効電力指令設定部)は、実測値Pmeasureおよび実測値Qmeasureを用いて、無効電力Qの指令値Qrefを演算する。制御ブロックB14(無効電力指令設定部)は、接続先として電力系統、例えば他のPCS12、他のPCS12までの間にある配線及び負荷など接続先である電力系統、例えば他のPCS12、配線、負荷などとの周波数の差分Δfがゼロであると仮定して、指令値Qrefを演算する。これにより、第2の実施形態に係る制御装置Cでは、各PCS12から出力される交流電圧の周波数の差分Δfが0(ゼロ)に近づく理想状態に徐々に近づいていくにつれ、無効電力Qが抑制されるような指令値Qrefを算出し、算出した指令値Qrefに基づく振幅Vvを出力することができる。したがって、無効電力Qが抑制されるように振幅を制御することができる。
また、第2の実施形態において、制御ブロックB14(無効電力指令設定部)は、接続先である電力系統との連結点における振幅Voに基づいて連結点までの線路インピーダンスLを演算し、演算した線路インピーダンスLに基づいて位相差θoを演算し、位相差θoに基づいて指令値Qrefを演算する。これにより、第2の実施形態に係る制御装置Cでは、上述した効果と同様の効果を奏する。
<第2の実施形態の変形例1>
ここで、第2の実施形態の変形例1について説明する。本変形例では、Qv制御において周波数帯域に応じたゲイン設定を行わず、従来の通り、周波数帯域に依らない一律のゲインを設定する。
図10は、第2の実施形態に係る制御装置Cが行う制御を説明するための図である。図10に示すように、本変形例において、制御ブロックB11は、従来のQv制御を行う。本変形例の制御ブロックB11は、無効電力Qにおける指令値Qrefと実測値Qmeasureとの差分である偏差dQを0(ゼロ)に近づけるように振幅偏差を演算し、演算した振幅偏差を、その振幅偏差における時系列変化に対応する周波数が高いか低いかに関わらず、一律の利得Gを乗算した値を出力する。
本変形例では、前段にある制御ブロックB14において演算された、実測値Qmeasureに近い指令値Qrefが制御ブロックB11に入力される。このため、偏差dQが0(ゼロ)に近い値となり、振幅偏差が大きな値とはならない。このため、従来のようなQv制御、つまり周波数帯域に依らずに一律の利得Gで増幅するQv制御を行っても、VSG制御との制御干渉を抑制することができる。しかも、VSG制御によって差分Δfが0(ゼロ)に近づいた理想状態において無効電力Qが抑制されるように指令値Qrefが演算される。このため、VSG制御が収束した理想状態において無効電力Qが抑制されることになり、VSG制御との制御干渉を抑制しつつ、無効電力Qを抑制して無駄な電力消費を抑えることができる。
以上説明したように、第2の実施形態の変形例1に係る制御装置Cは、制御ブロックB12(VSG制御部)と、制御ブロックB11(Qv制御部)と、制御ブロックB14(無効電力指令設定部)を備える。制御ブロックB12(VSG制御部)は、交流電圧の周波数が仮想的な慣性力を持つように制御する。制御ブロックB11(Qv制御部)は、無効電力Qにおける指令値Qrefと実測値Qmeasureとの差分が小さくなるように交流電圧の振幅を制御する。制御ブロックB14(無効電力指令設定部)は、無効電力Qの指令値Qrefを演算する。制御ブロックB14(無効電力指令設定部)は、有効電力Pの実測値Pmeasureおよび無効電力Qの実測値Qmeasureを用いて、インバータINVを介して接続する接続先の電力系統との連結点においてΔfが0(ゼロ)であると仮定した場合における無効電力Qの指令値Qrefを演算する。ここでのΔfは、インバータINVから出力された交流電圧の周波数fvと、接続点における交流電圧の周波数foとの差分である。つまり、インバータINVの出力した交流電圧の周波数fvと連結点における交流電圧の周波数foとが同じ周波数であり、蓄電池制御システム10において周波数が安定した理想状態にあると仮定して指令値Qrefを演算する。これにより、第2の実施形態の変形例1に係る制御装置Cでは、VSG制御により蓄電池制御システム10において周波数が安定した理想状態に制御されることを想定し、理想状態において無効電力Qが抑制されるようにQv制御を行う。これによってVSG制御との制御干渉を抑制しつつ、無効電力Qを抑制して無駄な電力消費を抑えることができる。
<第2の実施形態の変形例2>
ここで、第2の実施形態の変形例2について説明する。本変形例では、統合コントローラ11を備えない点において、上述した実施形態と相違する。
図11は、第2の実施形態の変形例2に係るマイクログリッドの構成例を示す図である。図11に示すように、蓄電池制御システム10は、1つのPCS12と、蓄電池5とを備える。制御装置Cは、蓄電池5を含む蓄電池制御システム10の電力供給能力に応じて予め定められた有効電力Pに対応する指令値Prefに基づき、制御ブロックB12(VSG制御部)によってVSG制御を行う。また、制御装置Cは、第2の実施形態と同様に、制御ブロックB14(無効電力指令設定部)により無効電力Qの指令値Qrefを演算し、演算した指令値Qrefに基づいて制御ブロックB11(Qv制御部)によりQv制御を行う。
制御ブロックB11(Qv制御部)によるQv制御は、2段ゲインによるQv制御が行われてもよいし、従来の通り、周波数帯域に依らない一律のゲインを設定する。ここでの2段ゲインによるQv制御とは、周波数帯域に応じて、高い周波数帯域においては高帯域用ゲインを適用し、低い周波数帯域においては低帯域用ゲインを適用するQv制御である。
<実施形態のバリエーション>
上述した実施形態では、蓄電池制御システム10が複数のPCS12を備える構成を例示して説明した。この蓄電池制御システム10が備える複数のPCS12のうち、少なくとも1つのPCS12において、VSG制御と、2段ゲインによるQv制御が行われる制御装置Cが設けられていればよい。蓄電池制御システム10が備える複数のPCS12のうち、他のPCS12においては、VSG制御が実施されるものであってもよいし、実施されないものであってもよい。また、他のPCS12においては、Qv制御が実施されるものであってもよいし、実施されないものであってもよい。Qv制御が実施される場合において2段ゲインによるQv制御が行われてもよいし、従来の通り、周波数帯域に依らない一律のゲインを設定してもよい。
<制御装置Cとインバータ制御器との関係について>
上記では、制御装置Cが、制御対象としてのインバータINV制御器に、インバータINVが出力する交流電圧の振幅及び周波数を出力する制御する構成を例に説明したが、これに限定されない。制御装置Cの一部または全部が、インバータINV制御器であってもよい。制御装置Cとインバータ制御器との関係について、図12及び図13を用いて説明する。図12及び図13は、制御装置Cとインバータ制御器との関係を説明するための図である。
図12には、第1の実施形態に係る制御装置Cとインバータ制御器との関係が示されている。図12には、図3の制御装置C及び制御対象において、インバータ制御器として取り得る構成の範囲を、符号INVC1~INVC3のそれぞれで示す。
インバータ制御器が、符号INVC1にて示す範囲の構成要素を備える装置である場合、インバータ制御器は、第1の実施形態に係る制御装置Cが有する機能と、インバータINVにインバータINVが出力する交流電圧の振幅及び周波数を設定する機能とを有する。
インバータ制御器が、符号INVC2にて示す範囲の構成要素を備える装置である場合、制御装置Cは、Qv制御については制御ブロックB11によって演算された振幅偏差をゼロ次ホールドZOHした信号値を出力し、VSG制御については制御ブロックB12によって演算された周波数偏差dfをゼロ次ホールドZOHした信号値を出力する装置である。インバータ制御器は、制御装置Cからゼロ次ホールドZOHされた振幅偏差を取得し、取得した振幅偏差に定格電圧Vmを加算した加算値を、インバータINVが出力する交流電圧の振幅VvとしてインバータINVに設定する。また、インバータ制御器は、制御装置Cからゼロ次ホールドZOHされた周波数偏差dfを取得し、取得した周波数偏差dfに定格周波数fnを加算した加算値を、インバータINVが出力する交流電圧の周波数fvとしてインバータINVに設定する。
インバータ制御器が、符号INVC3にて示す範囲の構成要素を備える装置である場合、制御装置Cは、第1の実施形態に係る制御装置Cが有する機能を有し、インバータINVが出力する交流電圧の振幅Vvとの周波数fvを示す信号値を、インバータ制御器に出力する。インバータ制御器は、制御装置Cから振幅Vvとの周波数fvを示す信号値を取得し、取得した信号値をインバータINVが出力する交流電圧の周波数fvとしてインバータINVに設定する。
図13には、第2の実施形態に係る制御装置Cとインバータ制御器との関係が示されている。図13には、図9の制御装置C及び制御対象において、インバータ制御器として取り得る構成の範囲を、符号INVC4~INVC7のそれぞれで示す。
インバータ制御器が、符号INVC4にて示す範囲の構成要素を備える装置である場合、インバータ制御器は、第2の実施形態に係る制御装置Cが有する機能と、インバータINVにインバータINVが出力する交流電圧の振幅及び周波数を設定する機能とを有する。
なお、図13には、符号INVC4で囲まれた範囲に、有効電力Pの指令値Prefの入力が含まれているが、これはインバータ制御器が指令値Prefを生成したり入力したりする機能と有していることを示していない。インバータ制御器が、符号INVC4にて示す範囲の構成要素を備える装置である場合、指令値Prefは、インバータ制御器の外部から入力されることを想定している。例えば、統合コントローラ11から、インバータ制御器に対して、指令値Prefが入力される。
インバータ制御器が、符号INVC5にて示す範囲の構成要素を備える装置である場合、インバータ制御器は、第2の実施形態に係る制御装置Cから、制御ブロックB14が有する機能を除いたもの、すなわち、第1の実施形態に係る制御装置Cが有する機能を備える。これは、図12の符号INVC1にて示す範囲の構成要素を備える装置であるケースと同様であるため、その説明を省略する。
インバータ制御器が、符号INVC6にて示す範囲の構成要素を備える装置である場合、インバータ制御器は、図12の符号INVC2にて示す範囲の構成要素を備える装置であるケースと同様であるため、その説明を省略する。
インバータ制御器が、符号INVC7にて示す範囲の構成要素を備える装置である場合、インバータ制御器は、図12の符号INVC3にて示す範囲の構成要素を備える装置であるケースと同様であるため、その説明を省略する。
なお、上述した制御装置Cは内部に、コンピュータシステムを有している。そして、上述した処理の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD-ROM、DVD-ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。