JP7478928B2 - Light emitting device and method for manufacturing the same - Google Patents

Light emitting device and method for manufacturing the same Download PDF

Info

Publication number
JP7478928B2
JP7478928B2 JP2020094813A JP2020094813A JP7478928B2 JP 7478928 B2 JP7478928 B2 JP 7478928B2 JP 2020094813 A JP2020094813 A JP 2020094813A JP 2020094813 A JP2020094813 A JP 2020094813A JP 7478928 B2 JP7478928 B2 JP 7478928B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
emitting device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020094813A
Other languages
Japanese (ja)
Other versions
JP2021190570A (en
Inventor
健太郎 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020094813A priority Critical patent/JP7478928B2/en
Publication of JP2021190570A publication Critical patent/JP2021190570A/en
Application granted granted Critical
Publication of JP7478928B2 publication Critical patent/JP7478928B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

実施形態は、発光装置及びその製造方法に関する。 The embodiment relates to a light-emitting device and a method for manufacturing the same.

発光ダイオード（Light Emitting Diode：ＬＥＤ）を用いた発光装置を製造する際には、シリコン基板上に窒化ガリウム（ＧａＮ）層を含む半導体積層体を形成することがある。このような場合に、シリコン基板と窒化ガリウムとの熱膨張係数差により半導体積層体にクラックが生じるおそれがある。 When manufacturing a light-emitting device using a light-emitting diode (LED), a semiconductor laminate including a gallium nitride (GaN) layer may be formed on a silicon substrate. In such cases, there is a risk of cracks occurring in the semiconductor laminate due to the difference in thermal expansion coefficient between the silicon substrate and the gallium nitride.

特開２００８－０３４８３４号公報JP 2008-034834 A

本発明の実施形態は、窒化物半導体層のクラックを抑制可能な発光装置及びその製造方法を提供することを目的とする。 The object of the present invention is to provide a light emitting device and a method for manufacturing the same that can suppress cracks in the nitride semiconductor layer.

本発明の一実施形態に係る発光装置の製造方法は、シリコンからなる基板上に、第１半導体層と、前記第１半導体層上に設けられガリウム及び窒素を含む第２半導体層とを含み、複数の貫通部が設けられた第１層を形成する工程と、前記貫通部を介して前記基板をエッチングすることにより、前記基板に前記第１層の下面の一部が露出した凹部を形成する工程と、前記第２半導体層上に、ガリウム及び窒素を含む半導体材料からなり、複数の前記貫通部を覆う第２層を形成する工程と、を備える。前記第２層の熱膨張係数は、前記基板の熱膨張係数より大きい。前記第２層の膜厚は、前記第１層の膜厚より厚い。 A method for manufacturing a light-emitting device according to one embodiment of the present invention includes the steps of: forming a first layer on a substrate made of silicon, the first layer including a first semiconductor layer and a second semiconductor layer containing gallium and nitrogen and provided on the first semiconductor layer, and the first layer including a plurality of through-holes; forming a recess in the substrate by etching the substrate through the through-holes, exposing a portion of the underside of the first layer; and forming a second layer on the second semiconductor layer, the second layer being made of a semiconductor material containing gallium and nitrogen and covering the plurality of through-holes. The thermal expansion coefficient of the second layer is greater than the thermal expansion coefficient of the substrate. The film thickness of the second layer is greater than the film thickness of the first layer.

本発明の一実施形態に係る発光装置は、シリコンからなり、上面に複数の凹部が形成された基板と、前記基板上に設けられ、第１半導体層と、前記第１半導体層上に設けられガリウム及び窒素を含む第２半導体層とを含み、各前記凹部上の一部に貫通部が設けられた第１層と、前記基板の前記凹部の内面、及び、前記貫通部の内面に設けられた保護層と、前記第２半導体層上に設けられ、ガリウム及び窒素を含む半導体材料からなり、前記貫通部を覆う第２層と、を備える。前記第２層の熱膨張係数は、前記基板の熱膨張係数より大きい。前記第２層の膜厚は、前記第１層の膜厚より厚い。 A light-emitting device according to one embodiment of the present invention includes a substrate made of silicon and having a plurality of recesses formed on its upper surface, a first layer provided on the substrate, the first layer including a first semiconductor layer and a second semiconductor layer provided on the first semiconductor layer and containing gallium and nitrogen, the first layer having a through-hole provided in a portion above each recess, a protective layer provided on the inner surface of the recess of the substrate and the inner surface of the through-hole, and a second layer provided on the second semiconductor layer, made of a semiconductor material containing gallium and nitrogen, and covering the through-hole. The thermal expansion coefficient of the second layer is greater than the thermal expansion coefficient of the substrate. The film thickness of the second layer is greater than the film thickness of the first layer.

本発明の実施形態によれば、窒化物半導体層のクラックを抑制可能な発光装置及びその製造方法を実現できる。 According to an embodiment of the present invention, it is possible to realize a light emitting device and a method for manufacturing the same that can suppress cracks in the nitride semiconductor layer.

本実施形態に係る発光装置の製造方法を示す模式平面図である。5A to 5C are schematic plan views illustrating a method for manufacturing the light emitting device according to the embodiment. 図１Ａに示すIＢ－IＢ線による模式端面図である。FIG. 1B is a schematic end view taken along line IB-IB shown in FIG. 1A. 本実施形態に係る発光装置の製造方法を示す模式平面図である。5A to 5C are schematic plan views illustrating a method for manufacturing the light emitting device according to the embodiment. 図２Ａに示すIIＢ－IIＢ線による模式端面図である。FIG. 2B is a schematic end view taken along line IIB-IIB shown in FIG. 2A. 本実施形態に係る発光装置の製造方法を示す模式平面図である。5A to 5C are schematic plan views illustrating a method for manufacturing the light emitting device according to the embodiment. 図３Ａに示すIIIＢ－IIIＢ線による模式端面図である。FIG. 3B is a schematic end view taken along line IIIB-IIIB shown in FIG. 3A. 本実施形態に係る発光装置の製造方法を示す模式平面図である。5A to 5C are schematic plan views illustrating a method for manufacturing the light emitting device according to the embodiment. 図４Ａに示すIVＢ－IVＢ線による模式端面図である。4B is a schematic end view taken along line IVB-IVB shown in FIG. 4A. 本実施形態に係る発光装置の製造方法を示す模式平面図である。5A to 5C are schematic plan views illustrating a method for manufacturing the light emitting device according to the embodiment. 図５Ａに示すVＢ－VＢ線による模式端面図である。5B is a schematic end view taken along line VB-VB shown in FIG. 5A. 第１の実施形態に係る発光装置を示す模式端面図である。1 is a schematic end view showing a light emitting device according to a first embodiment. 第２の実施形態に係る発光装置の製造方法を示す模式端面図である。5A to 5C are schematic end views illustrating a method for manufacturing a light emitting device according to a second embodiment. 第３の実施形態に係る発光装置の製造方法を示す模式端面図である。13A to 13C are schematic end views illustrating a method for manufacturing a light emitting device according to a third embodiment. 第３の実施形態に係る発光装置の製造方法を示す模式端面図である。13A to 13C are schematic end views illustrating a method for manufacturing a light emitting device according to a third embodiment. 第３の実施形態に係る発光装置の製造方法を示す模式端面図である。13A to 13C are schematic end views illustrating a method for manufacturing a light emitting device according to a third embodiment. 第３の実施形態に係る発光装置の製造方法を示す模式端面図である。13A to 13C are schematic end views illustrating a method for manufacturing a light emitting device according to a third embodiment. 第４の実施形態に係る発光装置の製造方法を示す模式平面図である。13A to 13C are schematic plan views showing a method for manufacturing a light emitting device according to a fourth embodiment. 第５の実施形態に係る発光装置の製造方法を示す模式平面図である。13A to 13C are schematic plan views showing a method for manufacturing a light emitting device according to a fifth embodiment. 第６の実施形態に係る発光装置の製造方法を示す模式平面図である。13A to 13C are schematic plan views showing a method for manufacturing a light emitting device according to a sixth embodiment. 第７の実施形態に係る発光装置の製造方法を示す模式平面図である。13A to 13C are schematic plan views showing a method for manufacturing a light emitting device according to a seventh embodiment.

＜第１の実施形態＞
先ず、第１の実施形態について説明する。 First Embodiment
First, the first embodiment will be described.

（第１層２０を形成する工程）
図１Ａは、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図１Ｂは、図１Ａに示すIＢ－IＢ線による模式端面図である。 (Step of forming first layer 20)
FIG. 1A is a schematic plan view illustrating a method for manufacturing a light emitting device according to this embodiment.
FIG. 1B is a schematic end view taken along line IB-IB shown in FIG. 1A.

先ず、図１Ａ及び図１Ｂに示すように、シリコン（Ｓｉ）からなる基板１０を準備する。基板１０は、例えば、シリコンウェーハである。基板１０の厚さは、例えば５００μｍ以上１２００μｍ以下とする。
次に、基板１０上に、第１半導体層２１を形成し、第１半導体層２１上に第２半導体層２２を形成する。第１半導体層２１及び第２半導体層２２は、例えば、シリコンからなる基板１０の（１１１）面に形成する。第１半導体層２１は、例えば、窒化アルミニウム（ＡｌＮ）を堆積させることにより形成する。第１半導体層２１の膜厚は、例えば、２００ｎｍ以上３００ｎｍ以下とする。第２半導体層２２は、ガリウム（Ｇａ）と窒素（Ｎ）を含む。第２半導体層２２は、例えば、ＡｌＧａＮ又はＧａＮによって形成することができる。第２半導体層２２の膜厚は、例えば、３００ｎｍ以上４００ｎｍ以下とする。第１半導体層２１の熱膨張係数は、基板１０の熱膨張係数よりも大きい。 1A and 1B, a substrate 10 made of silicon (Si) is prepared. The substrate 10 is, for example, a silicon wafer. The thickness of the substrate 10 is, for example, 500 μm to 1200 μm.
Next, a first semiconductor layer 21 is formed on the substrate 10, and a second semiconductor layer 22 is formed on the first semiconductor layer 21. The first semiconductor layer 21 and the second semiconductor layer 22 are formed on the (111) surface of the substrate 10 made of, for example, silicon. The first semiconductor layer 21 is formed by, for example, depositing aluminum nitride (AlN). The film thickness of the first semiconductor layer 21 is, for example, 200 nm or more and 300 nm or less. The second semiconductor layer 22 contains gallium (Ga) and nitrogen (N). The second semiconductor layer 22 can be formed of, for example, AlGaN or GaN. The film thickness of the second semiconductor layer 22 is, for example, 300 nm or more and 400 nm or less. The thermal expansion coefficient of the first semiconductor layer 21 is greater than the thermal expansion coefficient of the substrate 10.

次に、例えば、第２半導体層２２上にレジストパターンを形成する。レジストパターンには、例えばフォトリソグラフィ法により、複数の開口部を形成しておく。次に、このレジストパターンをマスクとして反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）等のエッチングを施すことにより、第２半導体層２２及び第１半導体層２１をエッチングし第１層２０に、基板１０まで到達する貫通部２５を複数形成する。このようにして、図１Ｂに示すように、シリコンからなる基板１０上に、第１半導体層２１と、第１半導体層２１上に設けられガリウム及び窒素を含む第２半導体層２２とを含み、複数の貫通部２５が設けられた第１層２０が形成される。第１層２０の膜厚は、例えば、１μｍ以下とすることが好ましい。これにより、第１層２０を厚さ方向にエッチングして貫通部２５を容易に形成することができる。 Next, for example, a resist pattern is formed on the second semiconductor layer 22. A plurality of openings are formed in the resist pattern, for example, by photolithography. Next, the second semiconductor layer 22 and the first semiconductor layer 21 are etched by performing etching such as reactive ion etching (RIE) using this resist pattern as a mask, and a plurality of through-holes 25 reaching the substrate 10 are formed in the first layer 20. In this way, as shown in FIG. 1B, a first layer 20 is formed on a substrate 10 made of silicon, which includes the first semiconductor layer 21 and the second semiconductor layer 22 provided on the first semiconductor layer 21 and containing gallium and nitrogen, and has a plurality of through-holes 25. The film thickness of the first layer 20 is preferably, for example, 1 μm or less. This makes it possible to easily form the through-holes 25 by etching the first layer 20 in the thickness direction.

本実施形態においては、上面視、すなわち、第２半導体層２２から基板１０に向かう方向から見て、貫通部２５の形状は円形状である。上面視で、貫通部２５の直径は、１μｍ以上２μｍ以下とすることが好ましい。貫通部２５の直径を１μｍ以上とすることで、後述する基板１０に凹部１１を形成する際、貫通部２５を介した基板１０のエッチングが実施しやすい。貫通部２５の直径を２μｍ以下とすることで、後述する第２層４０を形成する工程において、貫通部２５を覆う第２層４０を形成しやすい。複数の貫通部２５は、基板１０の上面に平行で且つ相互に交差した２方向に沿って、周期的に配列されていることが好ましい。複数の貫通部２５は、例えば、図１Ａに示すように、格子の交点に相当する位置に配列されている。 In this embodiment, the shape of the through-hole 25 is circular when viewed from above, that is, when viewed from the direction from the second semiconductor layer 22 toward the substrate 10. When viewed from above, the diameter of the through-hole 25 is preferably 1 μm or more and 2 μm or less. By making the diameter of the through-hole 25 1 μm or more, when forming a recess 11 in the substrate 10 described later, etching of the substrate 10 through the through-hole 25 is easily performed. By making the diameter of the through-hole 25 2 μm or less, in the process of forming the second layer 40 described later, it is easy to form the second layer 40 that covers the through-hole 25. The multiple through-holes 25 are preferably arranged periodically along two directions that are parallel to the upper surface of the substrate 10 and intersect with each other. For example, the multiple through-holes 25 are arranged at positions corresponding to the intersections of a lattice, as shown in FIG. 1A.

（基板１０に凹部１１を形成する工程）
図２Ａは、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図２Ｂは、図２Ａに示すIIＢ－IIＢ線による模式端面図である。 (Step of forming recess 11 in substrate 10)
FIG. 2A is a schematic plan view illustrating a method for manufacturing a light emitting device according to this embodiment.
FIG. 2B is a schematic end view taken along line IIB-IIB shown in FIG. 2A.

図２Ａ及び図２Ｂに示すように、第１層２０の貫通部２５を介して、基板１０をエッチングする。基板１０をエッチングは、例えば、ウェットエッチングやドライエッチングにより行う。このエッチングは等方性エッチングであることが好ましく、例えば、ウェットエッチングが好ましい。これにより、貫通部２５の底面を起点として基板１０が等方的にエッチングされて、基板１０に凹部１１が形成される。凹部１１の断面視形状は、例えば、貫通部２５の底面の中心を中心とした半円状である。上面視で、凹部１１の最大直径は、貫通部２５の直径の例えば２倍程度である。凹部１１の最大直径は、例えば、２μｍ以上４μｍ以下とする。凹部１１内には、第１層２０の下面２０ａの一部が露出する。 2A and 2B, the substrate 10 is etched through the through-hole 25 of the first layer 20. The substrate 10 is etched by, for example, wet etching or dry etching. This etching is preferably isotropic etching, and wet etching is preferable. As a result, the substrate 10 is isotropically etched starting from the bottom surface of the through-hole 25, and a recess 11 is formed in the substrate 10. The cross-sectional shape of the recess 11 is, for example, a semicircular shape centered on the center of the bottom surface of the through-hole 25. When viewed from above, the maximum diameter of the recess 11 is, for example, about twice the diameter of the through-hole 25. The maximum diameter of the recess 11 is, for example, 2 μm or more and 4 μm or less. A part of the lower surface 20a of the first layer 20 is exposed in the recess 11.

（保護層３０を形成する工程）
図３Ａは、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図３Ｂは、図３Ａに示すIIIＢ－IIIＢ線による模式端面図である。
図４Ａは、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図４Ｂは、図４Ａに示すIVＢ－IVＢ線による模式端面図である。 (Step of forming protective layer 30)
FIG. 3A is a schematic plan view illustrating a method for manufacturing a light emitting device according to this embodiment.
FIG. 3B is a schematic end view taken along line IIIB-IIIB shown in FIG. 3A.
FIG. 4A is a schematic plan view illustrating a method for manufacturing a light emitting device according to this embodiment.
FIG. 4B is a schematic end view taken along line IVB-IVB shown in FIG. 4A.

図３Ａ及び図３Ｂに示すように、例えば、基板１０の凹部１１の内面１１ａ、貫通部２５の内面２５ａ、及び、第２半導体層２２の上面２２ａに、保護部材３０ａを形成する。なお、凹部１１の内面１１ａには、第１層２０の下面２０ａにおける凹部１１内に露出した領域も含まれる。保護部材３０ａは、例えば、原子層堆積法（Atomic layer deposition：ＡＬＤ)により形成する。保護部材３０ａは、例えば、酸化シリコン（ＳｉＯ２）によって形成する。 3A and 3B, for example, a protective member 30a is formed on the inner surface 11a of the recess 11 of the substrate 10, the inner surface 25a of the through portion 25, and the upper surface 22a of the second semiconductor layer 22. The inner surface 11a of the recess 11 also includes a region exposed in the recess 11 on the lower surface 20a of the first layer 20. The protective member 30a is formed by, for example, atomic layer deposition (ALD). The protective member 30a is formed of, for example, silicon oxide (SiO 2 ).

次に、図４Ａ及び図４Ｂに示すように、第２半導体層２２の上面２２ａに設けられた保護部材３０ａを除去する。このとき、基板１０の凹部１１の内面１１ａ、及び、貫通部２５の内面２５ａには、保護部材３０ａが残留する。これにより、基板１０の凹部１１の内面１１ａ、及び、貫通部２５の内面２５ａに、保護部材３０ａからなる保護層３０が形成される。保護部材３０ａの除去は、例えば、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により行う。 Next, as shown in Figures 4A and 4B, the protective member 30a provided on the upper surface 22a of the second semiconductor layer 22 is removed. At this time, the protective member 30a remains on the inner surface 11a of the recess 11 of the substrate 10 and the inner surface 25a of the through portion 25. As a result, a protective layer 30 made of the protective member 30a is formed on the inner surface 11a of the recess 11 of the substrate 10 and the inner surface 25a of the through portion 25. The protective member 30a is removed by, for example, chemical mechanical polishing (CMP).

（第２層を形成する工程）
図５Ａは、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図５Ｂは、図５Ａに示すVＢ－VＢ線による模式端面図である。 (Step of forming second layer)
FIG. 5A is a schematic plan view illustrating a method for manufacturing a light emitting device according to this embodiment.
FIG. 5B is a schematic end view taken along line VB-VB shown in FIG. 5A.

図５Ａ及び図５Ｂに示すように、保護部材３０ａが除去された第２半導体層２２の上面２２ａに、ガリウム及び窒素を含む半導体材料からなる第２層４０を形成する。第２層４０は、例えば、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition：ＣＶＤ）により堆積させる。第２層４０は、複数の貫通部２５を覆う。第２層４０は、貫通部２５内には形成されず、貫通部２５の内部には例えば空気が存在する。また、第２層４０は、凹部１１内に形成されない。 As shown in FIG. 5A and FIG. 5B, a second layer 40 made of a semiconductor material containing gallium and nitrogen is formed on the upper surface 22a of the second semiconductor layer 22 from which the protective member 30a has been removed. The second layer 40 is deposited by, for example, metal organic chemical vapor deposition (CVD). The second layer 40 covers the multiple through holes 25. The second layer 40 is not formed in the through holes 25, and, for example, air is present inside the through holes 25. The second layer 40 is also not formed in the recess 11.

第２層４０は、例えば、窒化ガリウム（ＧａＮ）により形成する。第２層４０の熱膨張係数は、シリコンからなる基板１０の熱膨張係数よりも大きい。一方、第２層４０の熱膨張係数は、ＡｌＮからなる第１半導体層２１の熱膨張係数よりも小さい。例えば、第１層２０及び第２層４０を窒化物半導体層で形成した場合、第１層及び第２層４０の熱膨張係数は、シリコンからなる基板１０の熱膨張係数よりも大きい。また、第２層４０の膜厚は、第１層２０の膜厚よりも厚い。例えば、第１層２０の膜厚は１μｍ以下であり、第２層４０の膜厚は５μｍ以上１５μｍ以下である。第２層４０は、例えば、ｎ型層である。第２層４０上には、発光層７０及びｐ型層８０が第１層２０側から順に形成されている。また、第２層４０及びｐ型層８０の表面に電極等のデバイス構造を適宜形成する。これにより、第１層２０と第２層４０とを含む発光部が形成される。 The second layer 40 is formed, for example, from gallium nitride (GaN). The thermal expansion coefficient of the second layer 40 is greater than that of the substrate 10 made of silicon. On the other hand, the thermal expansion coefficient of the second layer 40 is smaller than that of the first semiconductor layer 21 made of AlN. For example, when the first layer 20 and the second layer 40 are formed of nitride semiconductor layers, the thermal expansion coefficients of the first layer and the second layer 40 are greater than that of the substrate 10 made of silicon. In addition, the film thickness of the second layer 40 is thicker than that of the first layer 20. For example, the film thickness of the first layer 20 is 1 μm or less, and the film thickness of the second layer 40 is 5 μm or more and 15 μm or less. The second layer 40 is, for example, an n-type layer. On the second layer 40, the light-emitting layer 70 and the p-type layer 80 are formed in order from the first layer 20 side. In addition, device structures such as electrodes are appropriately formed on the surfaces of the second layer 40 and the p-type layer 80. This forms a light-emitting section including the first layer 20 and the second layer 40.

次に、基板１０、第１層２０、保護層３０、及び、第２層４０を含む積層体をダイシングして、個片化する。このようにして、本実施形態に係る発光装置１が製造される。貫通部２５はダイシングラインに配置しておき、ダイシングによって貫通部２５を除去してもよく、発光装置１内に貫通部２５を残留させてもよい。 Next, the laminate including the substrate 10, the first layer 20, the protective layer 30, and the second layer 40 is diced into individual pieces. In this manner, the light emitting device 1 according to this embodiment is manufactured. The through-holes 25 are arranged on the dicing line, and the through-holes 25 may be removed by dicing, or the through-holes 25 may be left in the light emitting device 1.

（発光装置１）
上述した製造工程により製造された発光装置１について説明する。本実施形態においては、貫通部２５が残留した例を説明する。
図６は、本実施形態に係る発光装置を示す模式端面図である。 (Light-emitting device 1)
The light emitting device 1 manufactured by the above-mentioned manufacturing process will be described. In this embodiment, an example in which the through portion 25 remains will be described.
FIG. 6 is a schematic end view showing the light emitting device according to this embodiment.

図６に示すように、本実施形態に係る発光装置１においては、基板１０と、基板１０上に設けられた第１層２０と、保護層３０と、第１層２０上に設けられた第２層４０と、が設けられている。基板１０はシリコンからなり、上面に複数の凹部１１が形成されている。上面視で、凹部１１の形状は例えば円形である。凹部１１の立体的な形状は、例えば、下に凸の半球状である。 As shown in FIG. 6, the light emitting device 1 according to this embodiment includes a substrate 10, a first layer 20 provided on the substrate 10, a protective layer 30, and a second layer 40 provided on the first layer 20. The substrate 10 is made of silicon, and has a plurality of recesses 11 formed on its upper surface. When viewed from above, the recesses 11 have a circular shape, for example. The three-dimensional shape of the recesses 11 is, for example, a downwardly convex hemisphere.

第１層２０には、第１半導体層２１と、第１半導体層２１上に設けられた第２半導体層２２が設けられている。第１半導体層２１は、例えば、窒化アルミニウム（ＡｌＮ）からなる。第１半導体層２１の膜厚は、例えば、２００ｎｍ以上３００ｎｍ以下である。第２半導体層２２は、ガリウムと窒素を含む。第２半導体層２２は、例えば、ＡｌＧａＮ又はＧａＮによって形成されている。第２半導体層２２の膜厚は、例えば、３００ｎｍ以上４００ｎｍ以下である。第１層２０の膜厚は、例えば１μｍ以下である。 The first layer 20 includes a first semiconductor layer 21 and a second semiconductor layer 22 provided on the first semiconductor layer 21. The first semiconductor layer 21 is made of, for example, aluminum nitride (AlN). The film thickness of the first semiconductor layer 21 is, for example, 200 nm or more and 300 nm or less. The second semiconductor layer 22 contains gallium and nitrogen. The second semiconductor layer 22 is made of, for example, AlGaN or GaN. The film thickness of the second semiconductor layer 22 is, for example, 300 nm or more and 400 nm or less. The film thickness of the first layer 20 is, for example, 1 μm or less.

第１層２０においては、基板１０の凹部１１上の一部に貫通部２５が設けられている。貫通部２５は、第１層２０の膜厚方向に第１層２０を貫通している。上面視で、貫通部２５の形状は例えば円形であり、その直径は、例えば１μｍ以上２μｍ以下である。上面視における貫通部２５の形状を円形状とした場合、貫通部２５の形状は円柱状である。上面視で、貫通部２５は凹部１１が配置された領域内に位置し、貫通部２５の中心は凹部１１の中心と概ね一致している。保護層３０は、基板１０の凹部１１の内面１１ａ、及び、貫通部２５の内面２５ａに設けられている。保護層３０は、例えば、シリコン酸化物からなる。 In the first layer 20, a through-hole 25 is provided in a portion above the recess 11 of the substrate 10. The through-hole 25 penetrates the first layer 20 in the film thickness direction of the first layer 20. When viewed from above, the shape of the through-hole 25 is, for example, circular, and the diameter is, for example, 1 μm or more and 2 μm or less. When the shape of the through-hole 25 is circular when viewed from above, the shape of the through-hole 25 is cylindrical. When viewed from above, the through-hole 25 is located within the region in which the recess 11 is arranged, and the center of the through-hole 25 roughly coincides with the center of the recess 11. The protective layer 30 is provided on the inner surface 11a of the recess 11 of the substrate 10 and the inner surface 25a of the through-hole 25. The protective layer 30 is made of, for example, silicon oxide.

第２層４０は、ガリウム及び窒素を含む半導体材料からなり、例えば、窒化ガリウム（ＧａＮ）からなる。第２層４０は貫通部２５を覆っている。複数の貫通部２５のうち、少なくとも一部の貫通部２５内には第２層４０が設けられておらず、貫通部２５の内部には例えば空気が存在する。また、複数の凹部１１のうち、少なくとも一部の凹部１１内にも第２層４０は設けられておらず、凹部１１の内部には例えば空気が存在する。ＧａＮからなる第２層４０の熱膨張係数は、シリコンからなる基板の熱膨張係数及びＡｌＮからなる第１半導体層２１の熱膨張係数よりも大きい。第２層４０の膜厚は、第１層２０の膜厚より厚い。第２層４０の膜厚は、例えば、５μｍ以上１５μｍ以下である。第２層４０の材料の格子定数は、第１半導体層２１及び第２半導体層２２の材料の格子定数よりも大きい。第２層４０、第１半導体層２１、及び第２半導体層２２の材料の格子定数とは、窒化物半導体層のａ軸方向における格子定数である。基板１０と第２層４０との格子定数差は、基板１０と第１半導体層２１または第２半導体層２２との格子定数差よりも小さい。基板１０との格子定数差が小さい材料を用いて第２層４０を形成することで、基板１０との格子定数差が大きい材料を用いて第２層４０を形成する場合に比べて、基板１０と第２層４０との格子定数差に起因して生じる基板１０の反りを緩和できる。第２層４０は、例えば、ｎ型層である。第２層４０上には、発光層７０及びｐ型層８０が第１層２０側から順に形成されている。第２層４０及びｐ型層８０の表面には、電極等のデバイス構造が形成されていてもよい。 The second layer 40 is made of a semiconductor material containing gallium and nitrogen, for example, gallium nitride (GaN). The second layer 40 covers the through-hole 25. The second layer 40 is not provided in at least some of the through-holes 25, and air exists inside the through-hole 25. The second layer 40 is not provided in at least some of the recesses 11, and air exists inside the recesses 11. The thermal expansion coefficient of the second layer 40 made of GaN is greater than the thermal expansion coefficient of the substrate made of silicon and the thermal expansion coefficient of the first semiconductor layer 21 made of AlN. The film thickness of the second layer 40 is greater than the film thickness of the first layer 20. The film thickness of the second layer 40 is, for example, 5 μm or more and 15 μm or less. The lattice constant of the material of the second layer 40 is greater than the lattice constant of the material of the first semiconductor layer 21 and the second semiconductor layer 22. The lattice constant of the material of the second layer 40, the first semiconductor layer 21, and the second semiconductor layer 22 is the lattice constant in the a-axis direction of the nitride semiconductor layer. The difference in lattice constant between the substrate 10 and the second layer 40 is smaller than the difference in lattice constant between the substrate 10 and the first semiconductor layer 21 or the second semiconductor layer 22. By forming the second layer 40 using a material with a small lattice constant difference with the substrate 10, warping of the substrate 10 caused by the difference in lattice constant between the substrate 10 and the second layer 40 can be mitigated compared to the case where the second layer 40 is formed using a material with a large lattice constant difference with the substrate 10. The second layer 40 is, for example, an n-type layer. On the second layer 40, the light emitting layer 70 and the p-type layer 80 are formed in order from the first layer 20 side. Device structures such as electrodes may be formed on the surfaces of the second layer 40 and the p-type layer 80.

次に、本実施形態の効果について説明する。
本実施形態においては、図５Ａ及び図５Ｂに示す工程において、シリコンからなる基板１０上にＧａＮからなる第２層４０を形成する前に、図１Ａ及び図１Ｂに示す工程において、基板１０上にＡｌＮからなる第１半導体層２１を形成している。これにより、例えば、シリコンからなる基板１０上にＧａＮからなる第２層４０を形成するときに、ＧａＮとシリコン（Ｓｉ）が反応し、窒化シリコン（ＳｉＮ）と液滴のガリウム（Ｇａ）が発生することを抑制できる。その結果、シリコンからなる基板１０上にＧａＮからなる第２層４０を良好な結晶性で形成することできる。 Next, the effects of this embodiment will be described.
In this embodiment, before forming the second layer 40 made of GaN on the substrate 10 made of silicon in the process shown in Figures 5A and 5B, the first semiconductor layer 21 made of AlN is formed on the substrate 10 in the process shown in Figures 1A and 1B. This makes it possible to suppress the reaction between GaN and silicon (Si) and the generation of silicon nitride (SiN) and droplets of gallium (Ga) when forming the second layer 40 made of GaN on the substrate 10 made of silicon, for example. As a result, the second layer 40 made of GaN can be formed with good crystallinity on the substrate 10 made of silicon.

また、本実施形態においては、図１Ａ及び図１Ｂに示す工程において、第１層２０に貫通部２５を形成し、図２Ａ及び図２Ｂに示す工程において、貫通部２５を介して基板１０をエッチングすることにより、基板１０に凹部１１を形成している。凹部１１内には、第１層２０の下面２０ａが露出する。これにより、基板１０と第１半導体層２１との界面の面積を減少させて、基板１０の熱膨張係数と第２層４０の熱膨張係数との違いに起因して発生する応力を緩和できる。また、貫通部２５を設けることにより、貫通部２５が第１層２０の熱膨張の緩衝部として機能し、第１層２０に生じる熱応力を緩和できる。このように、熱応力を緩和することにより、第２層４０を厚く形成しても、熱応力に起因して第１層２０及び第２層４０にクラックが生じることを抑制できる。基板１０及び第１層２０を加工せず単に第２層４０を厚く形成する場合においては、シリコンからなる基板１０と第２層４０との熱膨張係数の違いから基板１０に反りが発生しやすい。そのため、第１層２０及び第２層４０にクラックが生じ、発光装置の信頼性が低下するおそれがある。第２層４０を厚くすることにより、第２層４０のシート抵抗を低減でき、発光装置の順方向電圧を低減することができる。 In this embodiment, in the process shown in FIG. 1A and FIG. 1B, a through-hole 25 is formed in the first layer 20, and in the process shown in FIG. 2A and FIG. 2B, the substrate 10 is etched through the through-hole 25 to form a recess 11 in the substrate 10. The lower surface 20a of the first layer 20 is exposed in the recess 11. This reduces the area of the interface between the substrate 10 and the first semiconductor layer 21, and can alleviate stress caused by the difference between the thermal expansion coefficient of the substrate 10 and the thermal expansion coefficient of the second layer 40. In addition, by providing the through-hole 25, the through-hole 25 functions as a buffer for the thermal expansion of the first layer 20, and can alleviate thermal stress caused in the first layer 20. In this way, by alleviating thermal stress, it is possible to suppress the occurrence of cracks in the first layer 20 and the second layer 40 due to thermal stress, even if the second layer 40 is formed thick. If the second layer 40 is simply formed thicker without processing the substrate 10 and the first layer 20, the difference in thermal expansion coefficient between the substrate 10 and the second layer 40, which are made of silicon, makes it easy for the substrate 10 to warp. This can cause cracks in the first layer 20 and the second layer 40, reducing the reliability of the light-emitting device. By thickening the second layer 40, the sheet resistance of the second layer 40 can be reduced, and the forward voltage of the light-emitting device can be reduced.

さらに、本実施形態においては、図４Ａ及び図４Ｂに示す工程において、基板１０の凹部１１の内面１１ａ、第１層２０の下面２０ａにおける凹部１１内に露出した領域、及び、貫通部２５の内面２５ａに、保護部材３０ａを設けている。そして、図５Ａ及び図５Ｂに示す工程において、保護部材３０ａが設けられていない第２半導体層２２の上面２２ａに第２層４０を形成している。これにより、第１層２０に貫通部２５を形成した状態で、第２層４０を形成しても第２層４０に含まれるガリウムが基板１０に含まれるシリコンと反応することをさらに抑制できる。また、保護部材３０ａを基板１０の凹部１１の内面１１ａ、第１層２０の下面２０ａにおける凹部１１内に露出した領域、及び、貫通部２５の内面２５ａに設けていることで、第２層４０がそれらの表面に形成されることを抑制できる。そのため、例えば、第２層４０が貫通部２５の内面２５ａに結晶性の悪い状態で形成されることで、第２層４０の形成の妨げとなることが抑制できる。 In addition, in this embodiment, in the process shown in Figures 4A and 4B, a protective member 30a is provided on the inner surface 11a of the recess 11 of the substrate 10, the region exposed in the recess 11 on the lower surface 20a of the first layer 20, and the inner surface 25a of the through-hole 25. Then, in the process shown in Figures 5A and 5B, the second layer 40 is formed on the upper surface 22a of the second semiconductor layer 22 where the protective member 30a is not provided. This further suppresses the reaction of the gallium contained in the second layer 40 with the silicon contained in the substrate 10 even if the second layer 40 is formed in a state in which the through-hole 25 is formed in the first layer 20. In addition, by providing the protective member 30a on the inner surface 11a of the recess 11 of the substrate 10, the region exposed in the recess 11 on the lower surface 20a of the first layer 20, and the inner surface 25a of the through-hole 25, the formation of the second layer 40 on those surfaces can be suppressed. Therefore, for example, the second layer 40 is prevented from being formed in a poorly crystalline state on the inner surface 25a of the through portion 25, which would hinder the formation of the second layer 40.

＜第２の実施形態＞
次に、第２の実施形態について説明する。
以下の実施形態においては、第１の実施形態と異なる部分を主に説明し、第１の実施形態と同様な部分は説明を省略又は簡略化する。
本実施形態においても、第１の実施形態と同様に、図１Ａ～図５Ｂに示す工程を実施する。 Second Embodiment
Next, a second embodiment will be described.
In the following embodiment, differences from the first embodiment will be mainly described, and descriptions of similarities to the first embodiment will be omitted or simplified.
In this embodiment, similarly to the first embodiment, the steps shown in FIGS. 1A to 5B are carried out.

（基板１０を除去する工程）
図７は、本実施形態に係る発光装置の製造方法を示す模式端面図である。
図７に示すように、第２層４０を形成した後、基板１０を除去する。基板１０の凹部１１の内面１１ａ、第１層２０の下面２０ａにおける凹部１１内に露出した領域、及び、貫通部２５の内面２５ａに設けられていた保護層３０のうち、貫通部２５の内面２５ａに設けられていた保護層３０は残存する。その後、第１層２０、及び、第２層４０からなる積層体をダイシングして、個片化する。このようにして、本実施形態に係る発光装置２が製造される。発光装置２においては、基板１０が設けられていない。 (Step of Removing Substrate 10)
FIG. 7 is a schematic end view showing a method for manufacturing a light emitting device according to this embodiment.
As shown in Fig. 7, after the second layer 40 is formed, the substrate 10 is removed. Of the protective layer 30 provided on the inner surface 11a of the recess 11 of the substrate 10, the area exposed in the recess 11 on the lower surface 20a of the first layer 20, and the inner surface 25a of the through portion 25, the protective layer 30 provided on the inner surface 25a of the through portion 25 remains. Thereafter, the laminate consisting of the first layer 20 and the second layer 40 is diced into individual pieces. In this manner, the light emitting device 2 according to this embodiment is manufactured. In the light emitting device 2, the substrate 10 is not provided.

本実施形態によれば、基板１０を除去することにより、発光装置２を薄くできる。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。 According to this embodiment, the light emitting device 2 can be made thinner by removing the substrate 10. The configuration, operation, and effects of this embodiment other than those described above are the same as those of the first embodiment.

＜第３の実施形態＞
次に、第３の実施形態について説明する。
図８Ａ～図９Ｂは、本実施形態に係る発光装置の製造方法を示す模式端面図である。 Third Embodiment
Next, a third embodiment will be described.
8A to 9B are schematic end views showing a method for manufacturing a light emitting device according to this embodiment.

図８Ａに示すように、本実施形態においては、基板１０上に第１半導体層２１を形成し、第１半導体層２１上に第２半導体層２２を積層させる。 As shown in FIG. 8A, in this embodiment, a first semiconductor layer 21 is formed on a substrate 10, and a second semiconductor layer 22 is laminated on the first semiconductor layer 21.

次に、図８Ｂに示すように、第２半導体層２２上に多孔質層６０を形成する。多孔質層６０は、例えば、低温のプラズマＣＶＤ法により、酸化シリコン（ＳｉＯ２）を堆積させることにより、形成することができる。多孔質層６０の膜厚は、例えば、１００ｎｍとする。多孔質層６０は例えばポーラス構造であり、内部に微細な空隙が多数存在し、厚さ方向に空隙が連なった微細な孔６１が多数存在する。 Next, as shown in Fig. 8B, a porous layer 60 is formed on the second semiconductor layer 22. The porous layer 60 can be formed, for example, by depositing silicon oxide ( SiO2 ) using a low-temperature plasma CVD method. The thickness of the porous layer 60 is, for example, 100 nm. The porous layer 60 has, for example, a porous structure, and has many fine voids therein, and many fine holes 61 in which the voids are connected in the thickness direction.

次に、図９Ａに示すように、多孔質層６０を介してエッチングを施す。このエッチングは、例えば、ウェットエッチングやドライエッチングにより行う。これにより、孔６１を介して第２半導体層２２及び第１半導体層２１がエッチングされて、第１層２０に複数の貫通部２５が形成される。これにより、複数の貫通部２５が設けられた第１層２０が形成される。 Next, as shown in FIG. 9A, etching is performed through the porous layer 60. This etching is performed by, for example, wet etching or dry etching. As a result, the second semiconductor layer 22 and the first semiconductor layer 21 are etched through the holes 61, and a plurality of through holes 25 are formed in the first layer 20. As a result, the first layer 20 provided with a plurality of through holes 25 is formed.

次に、図９Ｂに示すように、多孔質層６０を第２半導体層上から除去する。
以下の工程は、第１の実施形態と同様である。すなわち、第１の実施形態と同様に図３Ａ～図５Ｂに示す工程を実施する。 Next, as shown in FIG. 9B, the porous layer 60 is removed from above the second semiconductor layer.
The subsequent steps are the same as those in the first embodiment, that is, the steps shown in Figures 3A to 5B are carried out in the same manner as in the first embodiment.

本実施形態によれば、貫通部２５を形成するためのマスクとして多孔質層６０を用いることにより、レジストパターンを形成する必要がなくなる。これにより、フォトリソグラフィ工程を省略でき、発光装置の製造コストを低減することができる。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。 According to this embodiment, by using the porous layer 60 as a mask for forming the through-hole 25, it is not necessary to form a resist pattern. This makes it possible to omit the photolithography process and reduce the manufacturing cost of the light-emitting device. The configuration, operation, and effects of this embodiment other than those described above are the same as those of the first embodiment.

＜第４の実施形態＞
次に、第４の実施形態について説明する。
図１０は、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図１０に示すように、本実施形態においては、貫通部２５を千鳥状に配列させる。このような配列によっても、上述した熱応力を緩和する効果を実現することができる。 Fourth Embodiment
Next, a fourth embodiment will be described.
FIG. 10 is a schematic plan view showing a method for manufacturing a light emitting device according to this embodiment.
10, in this embodiment, the through holes 25 are arranged in a staggered manner. With such an arrangement, the effect of reducing the thermal stress described above can also be achieved.

＜第５の実施形態＞
図１１は、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図１１に示すように、本実施形態においては、複数の貫通部２６を溝状に形成する。すなわち、各貫通部２６の形状は、一方向に延びる溝状である。この場合は、基板１０に形成される凹部１１の形状は、一方向に延びる柱状の形状となり、例えば、半円柱状となる。 Fifth embodiment
FIG. 11 is a schematic plan view showing a method for manufacturing a light emitting device according to this embodiment.
11, in this embodiment, the through-holes 26 are formed in a groove shape. That is, the shape of each through-hole 26 is a groove extending in one direction. In this case, the shape of the recess 11 formed in the substrate 10 is a columnar shape extending in one direction, for example, a semi-cylindrical shape.

＜第６の実施形態＞
図１２は、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図１２に示すように、本実施形態においては、貫通部２６を格子状に形成する。すなわち、各貫通部２６の形状は、第１方向又は第２方向に延びる溝状であり、貫通部２６同士が交差している。第２方向は第１方向に対して交差しており、例えば、直交している。貫通部２６は、後の工程でダイシングされる領域に設けてもよい。これにより、ダイシング領域を有効に活用することができる。 Sixth embodiment
FIG. 12 is a schematic plan view showing a method for manufacturing a light emitting device according to this embodiment.
As shown in Fig. 12, in this embodiment, the through-holes 26 are formed in a lattice pattern. That is, the shape of each through-hole 26 is a groove extending in the first direction or the second direction, and the through-holes 26 intersect with each other. The second direction intersects with the first direction, for example, is perpendicular to it. The through-holes 26 may be provided in an area that will be diced in a later process. This allows the dicing area to be used effectively.

＜第７の実施形態＞
図１３は、本実施形態に係る発光装置の製造方法を示す模式平面図である。
図１３に示すように、本実施形態においては、貫通部２６を交差部のない格子状に形成する。すなわち、各貫通部２６の形状は、第１方向又は第２方向に延びる溝状であり、貫通部２６同士は接していない。貫通部２６同士の交差部を設けないことにより、貫通部２６を交差させて設ける場合に比較して、貫通部２６の交差部において凹部１１が他の部分よりも大きく形成されることを抑制できる。 Seventh embodiment
FIG. 13 is a schematic plan view showing a method for manufacturing a light emitting device according to this embodiment.
13, in this embodiment, the through-holes 26 are formed in a lattice shape without any intersections. That is, the shape of each through-hole 26 is a groove extending in the first direction or the second direction, and the through-holes 26 are not in contact with each other. By not providing intersections between the through-holes 26, it is possible to prevent the recesses 11 from being formed larger at the intersections of the through-holes 26 than in other parts, as compared to the case where the through-holes 26 are provided at intersections.

以上、本発明のいくつかの実施形態を示したが、本発明は上述の実施形態には限定されない。前述の各実施形態において、いくつかの構成要素又は工程を追加、削除又は変更したものも本発明に含まれる。例えば、上述の各実施形態においては、保護層３０を形成する例を示したが、保護層３０は省略してもよい。また、上述の各実施形態においては、１つの第１半導体層２１と第２半導体層２２を形成する例を示したが、これに限定されず、複数の第１半導体層２１と第２半導体層２２を形成してもよい。さらに、前述の各実施形態は、相互に組み合わせて実施することができる。 Although several embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments. In each of the above-described embodiments, some components or steps are added, deleted, or changed, and the present invention also includes such embodiments. For example, in each of the above-described embodiments, an example in which a protective layer 30 is formed is shown, but the protective layer 30 may be omitted. In addition, in each of the above-described embodiments, an example in which one first semiconductor layer 21 and one second semiconductor layer 22 are formed is shown, but this is not limited thereto, and multiple first semiconductor layers 21 and multiple second semiconductor layers 22 may be formed. Furthermore, each of the above-described embodiments can be implemented in combination with each other.

１、２：発光装置
１０：基板
１１：凹部
１１ａ：内面
２０：第１層
２０ａ：下面
２１：第１半導体層
２２：第２半導体層
２２ａ：上面
２５：貫通部
２５ａ：内面
２６：貫通部
３０：保護層
３０ａ：保護部材
４０：第２層
６０：多孔質層
６１：孔
７０：発光層
８０：ｐ型層 1, 2: Light emitting device 10: Substrate 11: Recess 11a: Inner surface 20: First layer 20a: Lower surface 21: First semiconductor layer 22: Second semiconductor layer 22a: Upper surface 25: Penetration 25a: Inner surface 26: Penetration 30: Protective layer 30a: Protective member 40: Second layer 60: Porous layer 61: Hole 70: Light emitting layer 80: p-type layer

Claims (9)

シリコンからなる基板上に、第１半導体層と、前記第１半導体層上に設けられガリウム及び窒素を含む第２半導体層とを含み、複数の貫通部が設けられた第１層を形成する工程と、
前記貫通部を介して前記基板をエッチングすることにより、前記基板に前記第１層の下面の一部が露出した凹部を形成する工程と、
前記基板の前記凹部の内面、及び、前記貫通部の内面に、保護層を形成する工程と、
前記保護層を形成する工程の後、前記第２半導体層上に、ガリウム及び窒素を含む半導体材料からなり、複数の前記貫通部を覆う第２層を形成する工程と、
を備え、
前記第２層の熱膨張係数は、前記基板の熱膨張係数より大きく、
前記第２層の膜厚は、前記第１層の膜厚より厚い発光装置の製造方法。 forming a first layer on a substrate made of silicon, the first layer including a first semiconductor layer and a second semiconductor layer provided on the first semiconductor layer and including gallium and nitrogen, the first layer having a plurality of through-holes;
forming a recess in the substrate by etching the substrate through the through-hole, the recess exposing a portion of a lower surface of the first layer;
forming a protective layer on an inner surface of the recess and an inner surface of the through-hole of the substrate;
After the step of forming the protective layer, a step of forming a second layer on the second semiconductor layer, the second layer being made of a semiconductor material containing gallium and nitrogen and covering the plurality of through-holes;
Equipped with
the second layer has a thermal expansion coefficient greater than the thermal expansion coefficient of the substrate;
A method for manufacturing a light emitting device, wherein the second layer has a thickness greater than a thickness of the first layer. シリコンからなる基板上に、第１半導体層と、前記第１半導体層上に設けられガリウム及び窒素を含む第２半導体層とを含み、複数の貫通部が設けられた第１層を形成する工程と、
前記貫通部を介して前記基板をエッチングすることにより、前記基板に前記第１層の下面の一部が露出した凹部を形成する工程と、
前記第２半導体層上に、ガリウム及び窒素を含む半導体材料からなり、複数の前記貫通部を覆う第２層を形成する工程と、
を備え、
前記第１層を形成する工程は、
前記基板上に前記第１半導体層及び前記第２半導体層を積層させる工程と、
前記第２半導体層上に多孔質層を形成する工程と、
前記多孔質層を介して前記第１半導体層及び前記第２半導体層をエッチングすることにより、前記第１半導体層及び前記第２半導体層に、前記複数の貫通部を形成する工程と、
前記多孔質層を前記第２半導体層上から除去する工程と、
を有し、
前記第２層の熱膨張係数は、前記基板の熱膨張係数より大きく、
前記第２層の膜厚は、前記第１層の膜厚より厚い発光装置の製造方法。 forming a first layer on a substrate made of silicon, the first layer including a first semiconductor layer and a second semiconductor layer provided on the first semiconductor layer and including gallium and nitrogen, the first layer having a plurality of through-holes;
forming a recess in the substrate by etching the substrate through the through-hole, the recess exposing a portion of a lower surface of the first layer;
forming a second layer on the second semiconductor layer, the second layer being made of a semiconductor material containing gallium and nitrogen and covering the plurality of through-holes;
Equipped with
The step of forming the first layer includes:
laminating the first semiconductor layer and the second semiconductor layer on the substrate;
forming a porous layer on the second semiconductor layer;
forming the plurality of penetrating portions in the first semiconductor layer and the second semiconductor layer by etching the first semiconductor layer and the second semiconductor layer through the porous layer;
removing the porous layer from above the second semiconductor layer;
having
the second layer has a thermal expansion coefficient greater than the thermal expansion coefficient of the substrate;
A method for manufacturing a light emitting device, wherein the second layer has a thickness greater than a thickness of the first layer. 前記第１半導体層は、窒化アルミニウムからなる請求項１または２に記載の発光装置の製造方法。 The method for manufacturing a light emitting device according to claim 1 , wherein the first semiconductor layer is made of aluminum nitride. 前記保護層を形成する工程は、
前記基板の前記凹部の内面、前記貫通部の内面、及び前記第２半導体層の上面に保護部材を形成する工程と、
前記第２半導体層の上面に設けられた前記保護部材を除去することで前記保護層を形成する工程と、
を有し、
前記第２層を形成する工程において、前記保護部材が除去された前記第２半導体層の前記上面に前記第２層を形成する請求項１に記載の発光装置の製造方法。 The step of forming the protective layer includes:
forming a protective member on an inner surface of the recess, an inner surface of the through portion, and an upper surface of the second semiconductor layer of the substrate;
forming the protective layer by removing the protective member provided on an upper surface of the second semiconductor layer;
having
The method for manufacturing a light emitting device according to claim 1 , wherein in the step of forming the second layer, the second layer is formed on the upper surface of the second semiconductor layer from which the protective member has been removed. 上面視において、前記貫通部の形状は円形状である請求項１～４のいずれか１つに記載の発光装置の製造方法。 The method for manufacturing a light-emitting device according to any one of claims 1 to 4, wherein the shape of the through-hole is circular when viewed from above. 前記貫通部の直径は、１μｍ以上２μｍ以下である請求項５に記載の発光装置の製造方法。 The method for manufacturing a light-emitting device according to claim 5, wherein the diameter of the through-hole is 1 μm or more and 2 μm or less. 前記第２層を形成する工程の後、前記基板を除去する工程をさらに備えた請求項１～６のいずれか１つに記載の発光装置の製造方法。 7. The method for manufacturing a light emitting device according to claim 1, further comprising the step of removing the substrate after the step of forming the second layer. 前記第１層の膜厚は、１μｍ以下である請求項１～７のいずれか１つに記載の発光装置の製造方法。 8. The method for manufacturing a light emitting device according to claim 1, wherein the first layer has a thickness of 1 μm or less . シリコンからなり、上面に複数の凹部が形成された基板と、
前記基板上に設けられ、第１半導体層と、前記第１半導体層上に設けられガリウム及び窒素を含む第２半導体層とを含み、各前記凹部上の一部に貫通部が設けられた第１層と、
前記基板の前記凹部の内面、及び、前記貫通部の内面に設けられた保護層と、
前記第２半導体層上に設けられ、ガリウム及び窒素を含む半導体材料からなり、前記貫通部を覆う第２層と、
を備え、
前記第２層の熱膨張係数は、前記基板の熱膨張係数より大きく、
前記第２層の膜厚は、前記第１層の膜厚より厚い発光装置。 A substrate made of silicon and having a plurality of recesses formed on an upper surface thereof;
a first layer provided on the substrate, the first layer including a first semiconductor layer and a second semiconductor layer provided on the first semiconductor layer and including gallium and nitrogen, the first layer having a through portion provided in a portion above each of the recesses;
a protective layer provided on an inner surface of the recess and an inner surface of the through-hole of the substrate;
a second layer provided on the second semiconductor layer, made of a semiconductor material containing gallium and nitrogen, and covering the through portion;
Equipped with
the second layer has a thermal expansion coefficient greater than the thermal expansion coefficient of the substrate;
A light emitting device, wherein the second layer is thicker than the first layer.
JP2020094813A 2020-05-29 2020-05-29 Light emitting device and method for manufacturing the same Active JP7478928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020094813A JP7478928B2 (en) 2020-05-29 2020-05-29 Light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020094813A JP7478928B2 (en) 2020-05-29 2020-05-29 Light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2021190570A JP2021190570A (en) 2021-12-13
JP7478928B2 true JP7478928B2 (en) 2024-05-08

Family

ID=78847395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094813A Active JP7478928B2 (en) 2020-05-29 2020-05-29 Light emitting device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP7478928B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284266A (en) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP2002009004A (en) 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd Method of manufacturing nitride semiconductor, nitride semiconductor device, method of manufacturing the same semiconductor light emitting device and its manufacturing method
US20030006211A1 (en) 2001-07-04 2003-01-09 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
JP2003086513A (en) 2001-06-26 2003-03-20 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, and substrate for semiconductor device and semiconductor device
JP2003257879A (en) 2002-03-07 2003-09-12 Sumitomo Chem Co Ltd 3-5 group compound semiconductor and method for preparing the same
JP2004059325A (en) 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device
US20090079035A1 (en) 2007-09-26 2009-03-26 Wang Nang Wang Non-polar iii-v nitride material and production method
US20100213436A1 (en) 2007-05-08 2010-08-26 Asif Khan Non-polar ultraviolet light emitting device and method for fabricating same
CN103682016A (en) 2012-08-30 2014-03-26 上海华虹宏力半导体制造有限公司 Manufacturing method for GaN epitaxy or substrate
US20160351748A1 (en) 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
US20190013436A1 (en) 2017-07-06 2019-01-10 Globalfoundries Inc. Light emitting diode structures

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (en) 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd Method of manufacturing nitride semiconductor, nitride semiconductor device, method of manufacturing the same semiconductor light emitting device and its manufacturing method
JP2001284266A (en) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
JP2003086513A (en) 2001-06-26 2003-03-20 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, and substrate for semiconductor device and semiconductor device
US20030006211A1 (en) 2001-07-04 2003-01-09 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
JP2004059325A (en) 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device
JP2003257879A (en) 2002-03-07 2003-09-12 Sumitomo Chem Co Ltd 3-5 group compound semiconductor and method for preparing the same
US20100213436A1 (en) 2007-05-08 2010-08-26 Asif Khan Non-polar ultraviolet light emitting device and method for fabricating same
US20090079035A1 (en) 2007-09-26 2009-03-26 Wang Nang Wang Non-polar iii-v nitride material and production method
CN103682016A (en) 2012-08-30 2014-03-26 上海华虹宏力半导体制造有限公司 Manufacturing method for GaN epitaxy or substrate
US20160351748A1 (en) 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
US20190013436A1 (en) 2017-07-06 2019-01-10 Globalfoundries Inc. Light emitting diode structures

Also Published As

Publication number Publication date
JP2021190570A (en) 2021-12-13

Similar Documents

Publication Publication Date Title
US8278125B2 (en) Group-III nitride epitaxial layer on silicon substrate
JP6258904B2 (en) Epitaxial layer wafer having a cavity for substrate separation growth and semiconductor device manufactured using the same
US8822249B2 (en) Light-emitting device and method of manufacturing the same
JP2000091636A (en) Manufacture of semiconductor light emitting element
US20140057381A1 (en) Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same
JP5139576B1 (en) Manufacturing method of semiconductor light emitting device
US9048086B2 (en) Substrate recycling method
US20180005827A1 (en) Multi-deposition process for high quality gallium nitride device manufacturing
US8809085B2 (en) Method for manufacturing nitride semiconductor device
WO2009042551A1 (en) Method for growing an epitaxial layer
TW201545315A (en) Semiconductor device and manufacturing method thereof
TWI796658B (en) Monolithic electronic device, test substrate and method of forming and testing the same
KR101370742B1 (en) Method for fabricating stacked nitride-compound semiconductor structure and method for fabricating nitride-compound semiconductor light emitting device
JP7478928B2 (en) Light emitting device and method for manufacturing the same
US11569411B2 (en) Method for forming a common electrode of a plurality of optoelectronic devices
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
JP2023505585A (en) Method of Forming Monolithic Light Emitting Diode Precursor
JP2009283762A (en) Method for manufacturing nitride compound semiconductor led
JP2022087136A5 (en)
JP6174253B2 (en) Nitride compound semiconductor
TW202115909A (en) High electron mobility transistor and method for fabricating the same
JP7440782B2 (en) Manufacturing method of light emitting device
KR102591148B1 (en) Method of manufacturing a non emitting iii-nitride semiconductor stacked structure
JP2010092903A (en) Method of manufacturing nitride-based semiconductor light emitting element
KR20210104135A (en) How to create III-N compound-based semiconductor components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7478928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150