JP7472961B1 - セル多重インバータ - Google Patents
セル多重インバータ Download PDFInfo
- Publication number
- JP7472961B1 JP7472961B1 JP2022204125A JP2022204125A JP7472961B1 JP 7472961 B1 JP7472961 B1 JP 7472961B1 JP 2022204125 A JP2022204125 A JP 2022204125A JP 2022204125 A JP2022204125 A JP 2022204125A JP 7472961 B1 JP7472961 B1 JP 7472961B1
- Authority
- JP
- Japan
- Prior art keywords
- cell
- slope
- outputs
- gate command
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 21
- 230000007423 decrease Effects 0.000 claims description 21
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 19
- 230000010363 phase shift Effects 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 101100005986 Caenorhabditis elegans cth-2 gene Proteins 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000002730 additional effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/49—Combination of the output voltage waveforms of a plurality of converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
この他にもオフセットが零で位相を180°ずらした2本のキャリア三角波を用いるPS(Phase Shift)方式でもよい。
まず、セル多重インバータの一例として、図1に示すMMCC-SSBCの主回路構成を説明する。本実施形態1は一相あたりのセル台数N≧2、高周波駆動セルの台数M≧1で適用可能であるが、図1ではN=4、M=1の例を示している。
図8に本実施形態2の商用セルゲート指令生成部3aのブロック図を示す。本実施形態2も一相当たりのセル台数N≧2、高周波駆動セルの台数M≧1で適用可能であるが、N=4、M=1の例を説明する。図8も図2の商用セルゲート指令生成部3aに置換することを想定している。図6と同様の箇所は同一の符号を付してその説明を省略する。図8は以下により構成される。
図10に本実施形態3のゲート指令生成部のブロック図を示す。本実施形態3は、実施形態1と実施形態2を組み合わせている。本実施形態3も一相あたりのセル台数N≧2、高周波駆動セルの台数M≧1で適用可能であるが、N=5、M=2(U4、U5)を例に説明する。また、キャリア三角波をPS方式に変更している。図10は図2に対し以下を追加した。
cellu1~cellw4…セル
1a~1f…第1減算器
2a~2f…第1比較器
3a~3f…商用セルゲート指令生成部
SW1a~SW1f…第1スイッチ
4、23…第1加算器、第2加算器
5、6a、6b…第2減算器、第3減算器
7a、7b、11、14、…第2比較器、第3比較器、第4比較器
SW2~SW6…第2~第6スイッチ
8、12、17…バッファ
9…XOR素子
10…カウンタ
13、21a、21b…微分器
15、16…第1AND素子、第2AND素子
18a、18b…第4減算器
19a、19b、22a、22b…第5比較器、第6比較器
20a、20b…最大値出力部、最小値出力部
Claims (14)
- 交流系統の各相にスター結線で交流側を直列接続した複数のセルと、複数の前記セルのスイッチング素子のゲート指令を生成するゲート指令生成部と、を備え、
複数の前記セルのうち一部の前記セルは商用周波数または出力周波数の1周期に1回のスイッチングを行う商用周波数駆動セルとして駆動し、
複数の前記セルのうち残りの前記セルは前記商用周波数駆動セルよりも高い周波数で駆動する高周波駆動セルとして駆動するセル多重インバータであって、
前記ゲート指令生成部は、
前記商用周波数駆動セルは、電圧指令値の傾きが傾き閾値よりも小さいときはスイッチング回数の増加を抑制し、前記電圧指令値の傾きが前記傾き閾値よりも大きいときはスイッチング回数の増加を許容し、前記傾き閾値は、前記高周波駆動セルのゲート指令生成に使用するキャリア三角波の傾きの半分以下とすることを特徴とするセル多重インバータ。 - 前記ゲート指令生成部は、
前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が1の時は固定閾値から第1ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が0の時は前記固定閾値に前記第1ヒステリシス幅を加算し、
それ以外の時は前記固定閾値をそのままとし、
前記電圧指令値と、前記商用周波数駆動セルのゲート指令の条件に応じて前記第1ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項1記載のセル多重インバータ。 - 前記ゲート指令生成部は、
前記電圧指令値の傾きが前記傾き閾値よりも小さいときは前記商用周波数駆動セルの1台がスイッチングした場合において前記高周波駆動セルも1台スイッチングするようにし、かつ、前記商用周波数駆動セルと前記高周波駆動セルの出力電圧レベルの変化が互いに打ち消し合うように制限し、
前記電圧指令値の傾きが前記傾き閾値よりも大きいときは上記制限を無くすことを特徴とする請求項1記載のセル多重インバータ。 - 前記ゲート指令生成部は、
高周波駆動セル電圧指令値とPD方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、
前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする請求項3記載のセル多重インバータ。 - 前記ゲート指令生成部は、
高周波駆動セル電圧指令値とPS方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、
前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、
前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、
前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする請求項3記載のセル多重インバータ。 - 前記ゲート指令生成部は、
前記商用周波数駆動セルのゲート指令が0かつ前記キャリア三角波の傾きがマイナスの時は固定閾値に第2ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が1かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第2ヒステリシス幅を減算し、
それ以外の時は前記固定閾値をそのままとし、
前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第2ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項4記載のセル多重インバータ。 - 前記ゲート指令生成部は、
前記商用周波数駆動セルのゲート指令が0、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は固定閾値に第2ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が1、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第2ヒステリシス幅を減算し、
それ以外の時は前記固定閾値をそのままとし、
前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第2ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値との比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項5記載のセル多重インバータ。 - 前記ゲート指令生成部は、
前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が1の時は固定閾値から第1ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が0の時は前記固定閾値に前記第1ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が0かつ前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第2ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が1かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第2ヒステリシス幅を減算し、
それ以外の時は前記固定閾値をそのままとし、
前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾き条件に応じて前記第1ヒステリシス幅、前記第2ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項4記載のセル多重インバータ。 - 前記ゲート指令生成部は、
前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が1の時は固定閾値から第1ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が0の時は前記固定閾値に前記第1ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が0、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第2ヒステリシス幅を加算し、
前記商用周波数駆動セルのゲート指令が1、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第2ヒステリシス幅を減算し、
それ以外の時は前記固定閾値をそのままとし、
前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第1ヒステリシス幅、前記第2ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項5記載のセル多重インバータ。 - 1相当たりの前記セルの台数がN台(N≧2)、前記高周波駆動セルの台数がM台(M≧1)であって、
前記電圧指令値と2(N-M)個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する2(N-M)個の商用セルゲート指令生成部と、
それぞれの前記商用周波数駆動セルのゲート指令が1の時は1/2Nを出力し、0の時は-1/2Nを出力する第1スイッチと、
すべての前記第1スイッチの出力を加算する第1加算器と、
前記電圧指令値から前記第1加算器の出力を減算する第2減算器と、
前記第2減算器の出力とPS方式またはPD方式のキャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第2比較器と、
を備え、
前記商用セルゲート指令生成部は、
前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第1減算器と、
前記第1減算器の出力が0よりも大きい場合は1を、それ以外の場合0を前記商用周波数駆動セルのゲート指令として出力する第1比較器と、
前記商用周波数駆動セルのゲート指令が1の場合はマイナスの前記第1ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が0の場合はプラスの前記第1ヒステリシス幅を出力する第2スイッチと、
前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第2スイッチの出力を出力し、それ以外の時は0を出力する第3スイッチと、
前記第3スイッチの出力を記憶し、1演算時間前の値を出力する前記バッファと、
を備えたことを特徴とする請求項2記載のセル多重インバータ。 - 1相当たりの前記セルの台数がN台(N≧2)、前記高周波駆動セルの台数がM台(M≧1)であって、
前記電圧指令値と2(N-M)個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する2(N-M)個の商用セルゲート指令生成部と、
それぞれの前記商用周波数駆動セルのゲート指令が1の時は1/2Nを出力し、0の時は-1/2Nを出力する第1スイッチと、
すべての前記第1スイッチの出力を加算する第1加算器と、
前記電圧指令値から前記第1加算器の出力を減算する第2減算器と、
前記第2減算器の出力とPD方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第2比較器と、
を備え、
前記商用セルゲート指令生成部は、
前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第1減算器と、
前記第1減算器の出力が0よりも大きい場合は1を、それ以外の場合0を前記商用周波数駆動セルのゲート指令として出力する第1比較器と、
前記商用周波数駆動セルのゲート指令が0かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第2ヒステリシス幅を出力し、それ以外の場合0を出力する第4スイッチと、
前記商用周波数駆動セルのゲート指令が1かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第2ヒステリシス幅を出力し、それ以外の場合に前記第4スイッチの出力を出力する第5スイッチと、
前記第5スイッチの出力を記憶し、1演算時間前の値を出力する前記バッファと、
を備えたことを特徴とする請求項6記載のセル多重インバータ。 - 1相当たりの前記セルの台数がN台(N≧2)、前記高周波駆動セルの台数がM台(M≧1)であって、
前記電圧指令値と2(N-M)個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する2(N-M)個の商用セルゲート指令生成部と、
それぞれの前記商用周波数駆動セルのゲート指令が1の時は1/2Nを出力し、0の時は-1/2Nを出力する第1スイッチと、
すべての前記第1スイッチの出力を加算する第1加算器と、
前記電圧指令値から前記第1加算器の出力を減算する第2減算器と、
前記第2減算器の出力とPS方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第2比較器と、
を備え、
前記商用セルゲート指令生成部は、
前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第1減算器と、
前記第1減算器の出力が0よりも大きい場合は1を、それ以外の場合0を前記商用周波数駆動セルのゲート指令として出力する第1比較器と、
前記商用周波数駆動セルのゲート指令が0、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第2ヒステリシス幅を出力し、それ以外の場合0を出力する第4スイッチと、
前記商用周波数駆動セルのゲート指令が1、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第2ヒステリシス幅を出力し、それ以外の場合に前記第4スイッチの出力を出力する第5スイッチと、
前記第5スイッチの出力を記憶し、1演算時間前の値を出力する前記バッファと、
を備えたことを特徴とする請求項7記載のセル多重インバータ。 - 1相当たりの前記セルの台数がN台(N≧2)、前記高周波駆動セルの台数がM台(M≧1)であって、
前記電圧指令値と2(N-M)個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する2(N-M)個の商用セルゲート指令生成部と、
それぞれの前記商用周波数駆動セルのゲート指令が1の時は1/2Nを出力し、0の時は-1/2Nを出力する第1スイッチと、
すべての前記第1スイッチの出力を加算する第1加算器と、
前記電圧指令値から前記第1加算器の出力を減算する第2減算器と、
前記第2減算器の出力とPD方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第2比較器と、
を備え、
前記商用セルゲート指令生成部は、
前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第1減算器と、
前記第1減算器の出力が0よりも大きい場合は1を、それ以外の場合0を前記商用周波数駆動セルのゲート指令として出力する第1比較器と、
前記商用周波数駆動セルのゲート指令が1の場合はマイナスの前記第1ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が0の場合はプラスの前記第1ヒステリシス幅を出力する第2スイッチと、
前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第2スイッチの出力を出力し、それ以外の時は0を出力する第3スイッチと、
前記商用周波数駆動セルのゲート指令が0かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第2ヒステリシス幅を出力し、それ以外の場合0を出力する第4スイッチと、
前記商用周波数駆動セルのゲート指令が1かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第2ヒステリシス幅を出力し、それ以外の場合に前記第4スイッチの出力を出力する第5スイッチと、
前記第3スイッチの出力と前記第5スイッチの出力を加算する第2加算器と、
前記第2加算器の出力を記憶し、1演算時間前の値を出力する前記バッファと、
を備えたことを特徴とする請求項8記載のセル多重インバータ。 - 1相当たりの前記セルの台数がN台(N≧2)、前記高周波駆動セルの台数がM台(M≧1)であって、
前記電圧指令値と2(N-M)個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する2(N-M)個の商用セルゲート指令生成部と、
それぞれの前記商用周波数駆動セルのゲート指令が1の時は1/2Nを出力し、0の時は-1/2Nを出力する第1スイッチと、
すべての前記第1スイッチの出力を加算する第1加算器と、
前記電圧指令値から前記第1加算器の出力を減算する第2減算器と、
前記第2減算器の出力とPS方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第2比較器と、
を備え、
前記商用セルゲート指令生成部は、
前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第1減算器と、
前記第1減算器の出力が0よりも大きい場合は1を、それ以外の場合0を前記商用周波数駆動セルのゲート指令として出力する第1比較器と、
前記商用周波数駆動セルのゲート指令が1の場合はマイナスの前記第1ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が0の場合はプラスの前記第1ヒステリシス幅を出力する第2スイッチと、
前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第2スイッチの出力を出力し、それ以外の時は0を出力する第3スイッチと、
前記商用周波数駆動セルのゲート指令が0、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第2ヒステリシス幅を出力し、それ以外の場合0を出力する第4スイッチと、
前記商用周波数駆動セルのゲート指令が1、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第2ヒステリシス幅を出力し、それ以外の場合に前記第4スイッチの出力を出力する第5スイッチと、
前記第3スイッチの出力と前記第5スイッチの出力を加算する第2加算器と、
前記第2加算器の出力を記憶し、1演算時間前の値を出力する前記バッファと、
を備えたことを特徴とする請求項9記載のセル多重インバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022204125A JP7472961B1 (ja) | 2022-12-21 | 2022-12-21 | セル多重インバータ |
PCT/JP2023/043653 WO2024135363A1 (ja) | 2022-12-21 | 2023-12-06 | セル多重インバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022204125A JP7472961B1 (ja) | 2022-12-21 | 2022-12-21 | セル多重インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7472961B1 true JP7472961B1 (ja) | 2024-04-23 |
JP2024089031A JP2024089031A (ja) | 2024-07-03 |
Family
ID=90735698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022204125A Active JP7472961B1 (ja) | 2022-12-21 | 2022-12-21 | セル多重インバータ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7472961B1 (ja) |
WO (1) | WO2024135363A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014100026A (ja) | 2012-11-15 | 2014-05-29 | Toshiba Corp | 無効電力補償装置 |
JP2019140859A (ja) | 2018-02-15 | 2019-08-22 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
JP2021197809A (ja) | 2020-06-12 | 2021-12-27 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
2022
- 2022-12-21 JP JP2022204125A patent/JP7472961B1/ja active Active
-
2023
- 2023-12-06 WO PCT/JP2023/043653 patent/WO2024135363A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014100026A (ja) | 2012-11-15 | 2014-05-29 | Toshiba Corp | 無効電力補償装置 |
JP2019140859A (ja) | 2018-02-15 | 2019-08-22 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
JP2021197809A (ja) | 2020-06-12 | 2021-12-27 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2024089031A (ja) | 2024-07-03 |
WO2024135363A1 (ja) | 2024-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9490693B2 (en) | Converter for HVDC transmission and reactive power compensation | |
Jacobson et al. | VSC-HVDC transmission with cascaded two-level converters | |
EP2569858B1 (en) | AC/DC converter with series connected multicell phase modules each in parallel with a series connection of DC blocking capacitor and AC terminals | |
JP5894777B2 (ja) | 電力変換装置 | |
EP2786479B1 (en) | Power converter | |
Aleenejad et al. | A fault-tolerant strategy based on fundamental phase-shift compensation for three-phase multilevel converters with quasi-Z-source networks with discontinuous input current | |
WO2014084010A1 (ja) | 電力変換装置 | |
CN104022674A (zh) | 转换器 | |
KR102581661B1 (ko) | 3-레벨 anpc 인버터의 고장허용 운전 시 중성점 전압 균형 제어방법 | |
US10177684B2 (en) | Converter for an AC system | |
CN107910886B (zh) | 一种用于柔性直流输电换流阀的子模块拓扑结构及方法 | |
WO2007129469A1 (ja) | 電力変換装置 | |
JP6943184B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
EP3304710B1 (en) | Modular multilevel converter with cascaded h-bridges and phase-shifted transformer groups | |
US10530270B2 (en) | Modular isolated half-bridge based capacitor-tapped multi-module converter with inherent DC fault segregation capability | |
Wang et al. | Operation of dual-T-type modular multilevel converter for uninterrupted power supply under bridge failures | |
JP3226246B2 (ja) | 系統連系用高電圧自励変換装置 | |
JP7472961B1 (ja) | セル多重インバータ | |
CN117240121A (zh) | 用于输入串联输出并联型电流源逆变器的容错控制方法 | |
Haghnazari et al. | Fault tolerant operation strategy design for modular multilevel converters | |
Elserougi et al. | A grid-connected capacitor-tapped multimodule converter for HVDC applications: Operational concept and control | |
Kedika et al. | Fault‐tolerant multi‐level inverter topologies for open‐end winding induction motor drive | |
CN115133568A (zh) | 用于功率转换组合件的寄生电感控制的有源中性点箝位开关序列 | |
Fan et al. | Arm Phase-shift Modulation and Pre-charge Strategy for an Enhanced Alternate Arm Converter | |
Park et al. | Simple fault-tolerant control using unified voltage modulation for Active Neutral Point Clamped (ANPC) three-level inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231226 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20231226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7472961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |