JP7472961B1 - セル多重インバータ - Google Patents

セル多重インバータ Download PDF

Info

Publication number
JP7472961B1
JP7472961B1 JP2022204125A JP2022204125A JP7472961B1 JP 7472961 B1 JP7472961 B1 JP 7472961B1 JP 2022204125 A JP2022204125 A JP 2022204125A JP 2022204125 A JP2022204125 A JP 2022204125A JP 7472961 B1 JP7472961 B1 JP 7472961B1
Authority
JP
Japan
Prior art keywords
cell
slope
outputs
gate command
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022204125A
Other languages
English (en)
Other versions
JP2024089031A (ja
Inventor
一伸 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2022204125A priority Critical patent/JP7472961B1/ja
Priority to PCT/JP2023/043653 priority patent/WO2024135363A1/ja
Application granted granted Critical
Publication of JP7472961B1 publication Critical patent/JP7472961B1/ja
Publication of JP2024089031A publication Critical patent/JP2024089031A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】セル多重インバータにおいて、定常時におけるスイッチング回数の増加を抑制し、かつ系統電圧や出力電流が急変した際の過電流を抑える。【解決手段】セル多重インバータは、交流系統ＡＣの各相にスター結線で多重に接続した複数のセルｃｅｌｌｕ１～ｃｅｌｌｗ４と、複数のセルのスイッチング素子のゲート指令を生成するゲート指令生成部と、を備える。複数のセルのうち一部のセルは商用周波数または出力周波数の１周期に１回のスイッチングを行う商用周波数駆動セルとして駆動し、複数のセルのうち残りのセルは商用周波数駆動セルよりも高い周波数で駆動する高周波駆動セルとして駆動する。ゲート指令生成部において、商用周波数駆動セルは、電圧指令値の傾きが傾き閾値よりも小さいときはスイッチング回数の増加を抑制し、電圧指令値の傾きが傾き閾値よりも大きいときはスイッチング回数の増加を許容する。【選択図】図１

Description

本発明は、交流系統の各相にスター結線で複数のセルを多重に接続したセル多重インバータに関する。
セル多重インバータの一例として、三相交流の系統に連系するシングルスター・ブリッジセル（ＳＳＢＣ）のモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）が知られている。また、ＭＭＣＣ－ＳＳＢＣのフルブリッジセルの直流側に別途電源やＤＣ／ＤＣコンバータなどが接続された構成も知られている。
この構成の主な例としては、例えば特許文献１にあるようなソリッドステート・トランスフォーマー（ＳＳＴ）がある。特許文献１ではＳＳＴの主回路構成が開示されている。
図１にＭＭＣＣ－ＳＳＢＣと共振コンバータ方式の双方向絶縁型ＤＣ／ＤＣコンバータを組み合わせた１相あたりセル４台からなるＳＳＴを示す。
高圧の交流電力を直列接続したセルで直流電力に変換し、直流電力を高周波の交流電力に変換し、トランスで絶縁、整流することで直流電力に変換できる。逆向きの電力融通も可能である。ＳＳＴは高周波トランスを用いるため、従来の商用周波数トランスよりも小型にできる。
また、別の用途としては特許文献２の高圧多重インバータも該当する。特許文献２では高圧多重インバータの構成が開示されている。
特許文献２の実施形態１５や特許文献３では、ＭＭＣＣ－ＳＳＢＣや多重インバータを構成する各セルのスイッチング素子を駆動する方式として、大半のセルで商用周波数の１周期に１回のスイッチングを行い、一部のセルのみ高いスイッチング周波数で駆動するというものが提案されている。
この方式では、商用周波数で動作する多くのセル（以下、商用周波数駆動セルと称する）にはスイッチング損失は大きいが安価であるＳｉ－ＩＧＢＴといったデバイスを使用し、高いスイッチング周波数で駆動するセル（以下、高周波駆動セルと称する）には低損失だが高価であるＳｉＣ－ＭＯＳＦＥＴなどのデバイスを適用することで、高効率とコスト低減を両立できる。
さらに、出力電圧のマルチレベル化により、スイッチングにより出力電圧に重畳するリプルの振幅が小さくなる。このため変換器の出力端に接続するリアクトルなどのフィルタ回路の小型化・低コスト化も可能となる。特許文献３の請求項は無効電力補償装置に限定されているが、ＳＳＴにも適用することができる。
また、商用周波数駆動セルのゲート信号の接続を一定周期毎に切り替えて熱責務を均等にする方法も提案されている。
特許文献４には、同じくＭＭＣＣ－ＳＳＢＣや多重インバータにおいて、ゲート信号の接続ではなく閾値を一定周期毎に切り替えて熱責務を均等にする方法が提案されている。
特許文献５はインバータ単機構成向けであるが、キャリア三角波と電圧指令値を比較してゲート信号を生成する場合において、キャリア三角波半周期あたりのスイッチング回数を１回に制限するダブルパルス禁止技術が開示されている。
特許文献６もインバータ単機構成向けであるが、キャリア三角波ではなくヒステリシスコンパレータを用いてゲート信号を生成する技術が開示されている。直流電圧に応じてヒステリシス幅を変化させることで、スイッチング周波数を一定に保つ方法を提案している。
特許文献７は、１相あたりのセル台数が２台に限定されているが、ＭＭＣＣ－ＳＳＢＣや多重インバータの高いスイッチング周波数で駆動するセルにヒステリシスコンパレータを適用し、指令値通りの出力電流が得られるようにした方式である。
図２は特許文献３におけるゲート駆動方式を実現する１相あたりのゲート指令生成部のブロック図の例である。図２は１相あたりのセル台数がＮ＝４であり、そのうち商用周波数駆動セルはセル３台（セルＵ１～Ｕ３）、高周波駆動セルの台数Ｍ＝１台（セルＵ４）とすることを想定している。図２は以下により構成される。
Ｕ相電圧指令値ＶｒｅｆＵはあらかじめ定められた周波数・振幅の正弦波であるほか、電流・電圧フィードバック制御により決定される場合もある。固定閾値Ｃｔｈ１はＣｔｈ１＝１／Ｎである。
第１減算器１ａはＵ相電圧指令値ＶｒｅｆＵと固定閾値Ｃｔｈ１の差を求める。第１減算器１ｂはＵ相電圧指令値ＶｒｅｆＵと固定閾値－Ｃｔｈ１の差を求める。
第１比較器２ａは第１減算器１ａの出力と０を比較し、固定閾値Ｃｔｈ１に比べＵ相電圧指令値ＶｒｅｆＵの方が大きければ１を出力し、小さければ０を出力する。第１比較器２ｂは第１減算器１ｂの出力と０を比較し、固定閾値－Ｃｔｈ１に比べＵ相電圧指令値ＶｒｅｆＵの方が大きければ１を出力し、小さければ０を出力する。第１減算器１ａ、第１比較器２ａ、１減算器１ｂ、第１比較器２ｂで商用セルゲート指令生成部３ａ、３ｂを構成し、商用セルゲート指令生成部３ａ、３ｂの出力がセルＵ１のゲート指令となる。
セルＵ２のゲート指令もＵ相電圧指令値ＶｒｅｆＵと固定閾値Ｃｔｈ２，－Ｃｔｈ２とを商用セルゲート指令生成部３ｃ、３ｄの第１減算器１ｃ、１ｄ、第１比較器２ｃ、２ｄで比較して生成される。なお、Ｃｔｈ２＝２／Ｎである。
セルＵ３のゲート指令もＵ相電圧指令値ＶｒｅｆＵと固定閾値Ｃｔｈ３，－Ｃｔｈ３とを商用セルゲート指令生成部３ｅ、３ｆの第１減算器１ｅ、１ｆ、第１比較器２ｅ、２ｆで比較して生成される。なお、Ｃｔｈ＝３／Ｎである。商用セルゲート指令生成部３ａ～３ｆは２（Ｎ－Ｍ）個である。
特許文献１に示すとおり、生成されたゲート指令の出力先をセルＵ１～Ｕ３の間で周期的に切り替え、セルＵ１～Ｕ３の損失責務を均等化することができる。
特許文献２に示すとおり、固定閾値Ｃｔｈ１～Ｃｔｈ３を周期的に変化させセルＵ１～Ｕ３の損失責務を均等化する方法もある。
第１スイッチＳＷ１ａ～ＳＷ１ｆは、第１比較器２ａ～２ｆの出力が１ならば１／２Ｎを、０ならば?１／２Ｎを出力する。第１加算器４は、第１スイッチＳＷ１ａ～ＳＷ１ｆの出力すべてを加算する。第１加算器４の出力がセルＵ１～Ｕ３の出力電圧（ＶＵ１＋ＶＵ２＋ＶＵ３）に相当する。第２減算器５は、Ｕ相電圧指令値ＶｒｅｆＵと第１加算器４の出力（ＶＵ１＋ＶＵ２＋ＶＵ３）の差を求める。第２減算器５の出力がセルＵ４の電圧指令値となる。
キャリア三角波は、図２では、ＰＤ（Ｐｈａｓｅ Ｄｉｓｐｏｓｉｔｉｏｎ）方式の例であり、オフセットの異なる同位相の２本のキャリア三角波を用意する。
この他にもオフセットが零で位相を１８０°ずらした２本のキャリア三角波を用いるＰＳ（Ｐｈａｓｅ Ｓｈｉｆｔ）方式でもよい。
第３減算器６ａ、６ｂは、セルＵ４の電圧指令値とキャリア三角波との差を求める。第２比較器７ａ、７ｂは、第３減算器６ａ、６ｂの出力を０と比較し、キャリア三角波に対してセルＵ４の電圧指令値が大きければ１を、小さければ０を出力する。第２比較器７ａ、７ｂの出力がセルＵ４のゲート指令となる。各ゲート指令はデッドタイムを付加した後対応するスイッチング素子へ出力される。
図３に、このゲート指令生成部（図２）により得られる出力電圧の波形を示す。最上段は固定閾値Ｃｔｈ３、Ｃｔｈ２、Ｃｔｈ１、－Ｃｔｈ１、－Ｃｔｈ２、－Ｃｔｈ３と比較対象のＵ相電圧指令値ＶｒｅｆＵ、２段目は比較により得られる商用周波数駆動セル３台の合計出力電圧（ＶＵ１＋ＶＵ２＋ＶＵ３）である。Ｕ相電圧指令値ＶｒｅｆＵからこの合計出力電圧（ＶＵ１＋ＶＵ２＋ＶＵ３）を減算したものが高周波駆動セル（セルＵ４）の電圧指令値であり、３段目にキャリア三角波と併せて示している。４段目はそのキャリア三角波との比較により得られた高周波駆動セル（セルＵ４）の出力電圧、最下段は全セルの合計出力電圧ＶＵ１＋ＶＵ２＋ＶＵ３＋ＶＵ４である。この例では、出力電圧波形は９レベルとなる。
特開平１０－７５５８０号公報 特開平１１－１２２９４３号公報 特開２０１４－１０００２６号公報 特開２０２０－５４０７２号公報 特開２００３－７０２４７号公報 特開平４－１７８１７５号公報 特開２００７－１８１２５３号公報
「系統連系規程 第８版」 ＪＥＡＣ９７０１－２０１９、一般社団法人日本電気協会、系統連系専門部会
特許文献１ではゲート指令生成にすべてのセルで多重ＰＷＭ変調を行うことのみ記載されていて、スイッチング回数増加の抑制については言及されていない。
電流や電圧のフィードバック制御によりＵ相電圧指令値ＶｒｅｆＵを決定する場合に特許文献２や特許文献３を適用すると、入力の検出信号に重畳するスイッチングリプルやノイズなどがＵ相電圧指令値ＶｒｅｆＵにも重畳し、Ｕ相電圧指令値ＶｒｅｆＵと固定閾値との交点が増加してしまうことがある。
図４に、この問題が生じた際の波形例を示す。最上段はリプルを重畳したＵ相電圧指令値ＶｒｅｆＵ、２段目は商用周波数駆動セルの出力電圧（ＶＵ１＋ＶＵ２＋ＶＵ３）であるが、セルのスイッチング回数が増加している。これによりスイッチング損失まで増加してしまう。
商用周波数駆動セルにおけるスイッチング素子の損失は導通損失が大半であり、スイッチング回数の増加は一時的なものであれば効率への影響は非常に小さく、冷却面でもヒートシンクなどの熱容量により温度上昇も抑えられる。しかし、定常的に発生すると無視できなくなり効率低下や部品の過熱といった問題が生じる。
この問題への対策としては、例えばＰＬＬやロータリーエンコーダが出力する位相を参照し、位相９０ｄｅｇでの間で最初の交点のみスイッチングを行い２回目以降の交点を無視する方法が考えられる。また、固定のパルスパターンを用いて商用周波数駆動セルのスイッチングタイミングを決定する方法もある。しかし、これらの対策を適用すると電圧急変に対応できないという新たな問題が生じる。
図４の最下段はスイッチング回数を制限した場合の波形である。商用周波数駆動セルの出力電圧（ＶＵ１＋ＶＵ２＋ＶＵ３）は、電圧急変以降においてＵ相電圧指令値ＶｒｅｆＵに対して大きく乖離している。この乖離により主回路には過電流が流れ部品が破壊される恐れが生じ、ゲートブロックを行い変換器を停止させる必要が生じる。
このような急変は電流指令値のステップ変化、系統電圧の地絡や短絡およびその復帰や位相跳躍などによって発生する。そのため、スイッチング回数を制限すると電流の応答速度が低下する、ＦＲＴ要件（Ｆａｕｌｔ Ｒｉｄｅ Ｔｈｒｏｕｇｈ：事故時運転継続要件）を満たせない、といった問題が生じる。なお、ＦＲＴ要件については、非特許文献１に記載されている。
また、Ｕ相電圧指令値ＶｒｅｆＵが固定閾値と交差するタイミングによっては、別の問題が生じる。図５を用いてこの問題を説明する。
Ｕ相電圧指令値ＶｒｅｆＵが固定閾値と交差しない期間は、高周波駆動セルではキャリア三角波半周期に１回のスイッチングが行われ、合計の出力電圧はキャリア半周期あたり１レベル変化する。この動作は正常である。
最初にＵ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ２と交差するタイミングでは、高周波駆動セルのゲート指令生成に用いるキャリア三角波の傾きがプラスである。この時、セルＵ１の出力電圧レベルが増加するタイミングとセルＵ４の出力電圧レベルが減少するタイミングが一致し、キャリア半周期での合計出力電圧のレベル変化は零である。これも問題にはならない。
しかし、２回目のＵ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ３と交差するタイミングでは高周波駆動セルのゲート指令に用いるキャリア三角波の傾きはマイナスである。この際、高周波駆動セルではスイッチング損失増加の抑制を目的として特許文献５に示すダブルパルス禁止処理を行う必要がある。
これは、高周波駆動セルは商用周波数駆動セルとは異なりスイッチング損失の占める割合が大きく、スイッチング回数がわずかに増えるだけでも効率や熱設計に大きな影響を及ぼすためである。
ダブルパルス禁止処理により最初のキャリア三角波との交点でのみスイッチングが行われ、その結果キャリア半周期あたり合計出力電圧のレベル変化は２に増加してしまう。Ｕ相電圧指令値ＶｒｅｆＵの傾きは固定閾値Ｃｔｈ３との交点以降で減少しているため、本来ならばこのような出力電圧レベルの大きな変化は不要である。
さらに、ダブルパルスを禁止したことにより本来得られるはずだった破線の電圧波形に比べるとＵ相電圧指令値ＶｒｅｆＵとの誤差も大きくなる。これにより、電流ひずみが悪化してしまう。
対策としては、キャリア三角波の傾きにより商用周波数駆動セルのスイッチングを制限することが考えられる。しかし、電圧急変が生じた場合には商用周波数駆動セルのスイッチングが最大キャリア半周期分遅れるため、過電流が発生する恐れが生じてしまう。
特許文献５はダブルパルス禁止技術である。しかし、キャリア三角波と電圧指令値を比較してゲート指令を生成する場合に適用でき、今回の構成では高周波駆動セルには適用できるが商用周波数駆動セルには適用できない。また、商用周波数駆動セルのスイッチング回数を制限すると、定常時の損失増加を解決できるが、上記に示したように電流の応答速度が低下する、ＦＲＴ要件を満たせない、といった問題が生じる。
特許文献６は、ゲート生成にヒステリシスコンパレータを適用することを提案している。しかし、高周波駆動セルへの適用を想定したものである。商用周波数駆動セルに適用した場合、固定閾値と比較する際のヒステリシス幅が大きければ大きくなるほどスイッチングタイミングが本来のタイミングからずれ、定常状態における電流ひずみが悪化してしまう。ヒステリシス幅を小さくすると定常状態でのスイッチング回数増加を防ぐことができない。
特許文献７は、本発明で想定するＭＭＣＣ－ＳＳＢＣや多重インバータにヒステリシスコンパレータを適用した例である。しかし、高周波駆動セルへの適用を想定したものであり商用周波数駆動セルへの適用方法が示されていない。
以上示したようなことから、セル多重インバータにおいて、定常時におけるスイッチング回数の増加を抑制し、かつ系統電圧や出力電流が急変した際の過電流を抑えることが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、交流系統の各相にスター結線で多重に接続した複数のセルと、複数の前記セルのスイッチング素子のゲート指令を生成するゲート指令生成部と、を備え、複数の前記セルのうち一部の前記セルは商用周波数または出力周波数の１周期に１回のスイッチングを行う商用周波数駆動セルとして駆動し、複数の前記セルのうち残りの前記セルは前記商用周波数駆動セルよりも高い周波数で駆動する高周波駆動セルとして駆動するセル多重インバータであって、前記ゲート指令生成部は、前記商用周波数駆動セルは、電圧指令値の傾きが傾き閾値よりも小さいときはスイッチング回数の増加を抑制し、前記電圧指令値の傾きが前記傾き閾値よりも大きいときはスイッチング回数の増加を許容し、前記傾き閾値は、前記高周波駆動セルのゲート指令生成に使用するキャリア三角波の傾きの半分以下とすることを特徴とする。
また、その一態様として、前記ゲート指令生成部は、前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、それ以外の時は前記固定閾値をそのままとし、前記電圧指令値と、前記商用周波数駆動セルのゲート指令の条件に応じて前記第１ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする。
また、一態様として、前記ゲート指令生成部は、前記電圧指令値の傾きが前記傾き閾値よりも小さいときは前記商用周波数駆動セルの１台がスイッチングした場合において前記高周波駆動セルも１台スイッチングするようにし、かつ、前記商用周波数駆動セルと前記高周波駆動セルの出力電圧レベルの変化が互いに打ち消し合うように制限し、前記電圧指令値の傾きが前記傾き閾値よりも大きいときは上記制限を無くすことを特徴とする。
また、その一態様として、前記ゲート指令生成部は、高周波駆動セル電圧指令値とＰＤ方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする。
また、他の態様として、前記ゲート指令生成部は、高周波駆動セル電圧指令値とＰＳ方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする。
また、一態様として、前記ゲート指令生成部は、前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、それ以外の時は前記固定閾値をそのままとし、前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする。
また、他の態様として、前記ゲート指令生成部は、前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、それ以外の時は前記固定閾値をそのままとし、前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値との比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする。
また、他の態様として、前記ゲート指令生成部は、前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第２ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、それ以外の時は前記固定閾値をそのままとし、前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾き条件に応じて前記第１ヒステリシス幅、前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする。
また、他の態様として、前記ゲート指令生成部は、前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第２ヒステリシス幅を加算し、前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、それ以外の時は前記固定閾値をそのままとし、前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第１ヒステリシス幅、前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする。
また、一態様として、１相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、すべての前記第１スイッチの出力を加算する第１加算器と、前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、前記第２減算器の出力とＰＳ方式またはＰＤ方式のキャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、を備え、前記商用セルゲート指令生成部は、前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、前記第３スイッチの出力を記憶し、１演算時間前の値を出力する前記バッファと、を備えたことを特徴とする。
また、他の態様として、１相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、すべての前記第１スイッチの出力を加算する第１加算器と、前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、前記第２減算器の出力とＰＤ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、を備え、前記商用セルゲート指令生成部は、前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、前記第５スイッチの出力を記憶し、１演算時間前の値を出力する前記バッファと、を備えたことを特徴とする。
また、他の態様として、１相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、すべての前記第１スイッチの出力を加算する第１加算器と、前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、前記第２減算器の出力とＰＳ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、を備え、前記商用セルゲート指令生成部は、前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、前記第５スイッチの出力を記憶し、１演算時間前の値を記憶する前記バッファと、を備えたことを特徴とする。
また、他の態様として、１相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、すべての前記第１スイッチの出力を加算する第１加算器と、前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、前記第２減算器の出力とＰＤ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、を備え、前記商用セルゲート指令生成部は、前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、前記第３スイッチの出力と前記第５スイッチの出力を加算する第２加算器と、前記第２加算器の出力を記憶し、１演算時間前の値を記憶する前記バッファと、を備えたことを特徴とする。
また、他の態様として、１相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、すべての前記第１スイッチの出力を加算する第１加算器と、前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、前記第２減算器の出力とＰＳ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、を備え、前記商用セルゲート指令生成部は、前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、前記第３スイッチの出力と前記第５スイッチの出力を加算する第２加算器と、前記第２加算器の出力を記憶し、１演算時間前の値を記憶する前記バッファと、を備えたことを特徴とする。
本発明によれば、セル多重インバータにおいて、定常時におけるスイッチング回数の増加を抑制し、かつ系統電圧や出力電流が急変した際の過電流を抑えることが可能となる。
実施形態１～３の主回路構成を示す回路図。 特許文献３のゲート駆動方式を実現するゲート指令生成部を示すブロック図。 図２のゲート指令生成部により得られる出力電圧波形を示す図。 問題（スイッチング回数増加、電圧急変時の乖離）が発生した時の波形図。 問題（定常時のレベル変化数増加）が発生した時の波形図。 実施形態１の商用セルゲート指令生成部を示すブロック図。 実施形態１適用時の出力電圧波形を示す図。 実施形態２の商用セルゲート指令生成部を示すブロック図。 実施形態２適用時の出力電圧波形を示す図。 実施形態３のゲート指令生成部を示すブロック図。 実施形態３の商用セルゲート指令生成部を示すブロック図。 商用周波数駆動セル３台、高周波駆動セル２台、キャリア三角波にＰＳ方式を用いた際の出力波形を示す図。 Ｕ相の商用周波数駆動セル１台の系統側上アームスイッチング素子が開放故障を起こした時の各波形を示す図。 Ｕ相の高周波数駆動セル１台の系統側上アームスイッチング素子が短絡故障を起こした時の各波形を示す図。
本発明は、大半のセルを商用周波数（または出力周波数）で動作する商用周波数駆動セルとし、一部のセルを高周波数駆動セルよりも高い周波数でスイッチングを行う高周波駆動セルとした場合のゲート指令生成方法を説明する。
本発明では、商用周波数駆動セルにヒステリシスコンパレータを適用し、定常状態においては商用周波数駆動セルのスイッチング回数と出力電圧レベルの２以上の変化を制限し、電圧急変が発生したらスイッチング回数増加と大きなレベル変化を許容することで以上の問題点を解消する方法を提案する。また、付随効果としてセルが１台故障しても運転を継続できることをシミュレーションで確認したため、その結果を紹介する。
以下、本願発明におけるセル多重インバータの実施形態１～３を図１、図６～図１４に基づいて詳述する。
［実施形態１］
まず、セル多重インバータの一例として、図１に示すＭＭＣＣ－ＳＳＢＣの主回路構成を説明する。本実施形態１は一相あたりのセル台数Ｎ≧２、高周波駆動セルの台数Ｍ≧１で適用可能であるが、図１ではＮ＝４、Ｍ＝１の例を示している。
図１（ａ）に示すように、交流系統ＡＣのＵ相には、リアクトルＬｕを介して、セルｃｅｌｌｕ１，セルｃｅｌｌｕ２、セルｃｅｌｌｕ３、セルｃｅｌｌｕ４が接続される。同様に、交流系統ＡＣのＶ相には、リアクトルＬｖを介して、セルｃｅｌｌｖ１，セルｃｅｌｌｖ２、セルｃｅｌｌｖ３、ｃｅｌｌｖ４が直列接続され、交流系統ＡＣのＷ相には、リアクトルＬｗを介して、セルｃｅｌｌｗ１，セルｃｅｌｌｗ２、セルｃｅｌｌｗ３、セルｃｅｌｌｗ４が直列接続される。ここで、各セルｃｅｌｌｕ１、ｃｅｌｌｕ２、ｃｅｌｌｕ３、ｃｅｌｌｕ４の交流の相電圧（相電圧検出信号）をｖＵ１、ｖＵ２、ｖＵ３、ｖＵ４とする。
セルｃｅｌｌｕ１、セルｃｅｌｌｕ２、セルｃｅｌｌｕ３、セルｃｅｌｌｕ４、セルｃｅｌｌｖ１、セルｃｅｌｌｖ２、セルｃｅｌｌｖ３、セルｃｅｌｌｖ４、セルｃｅｌｌｗ１，セルｃｅｌｌｗ２、セルｃｅｌｌｗ３、セルｃｅｌｌｗ４の直流端子は並列接続される。セルｃｅｌｌｕ１～ｃｅｌｌｗ４の直流電圧をＶＤＣとする。Ｖｓは交流系統ＡＣの出力電圧を示し、ＩｓはＳＳＴの入力電流を示す。
図１（ｂ）にセル１台当たりの構成を示す。セルの一方の交流端子にはスイッチング素子Ｓ１，Ｓ３の一端が接続される。また、セルの他方の交流端子にはスイッチング素子Ｓ２，Ｓ４の一端が接続される。スイッチング素子Ｓ１，Ｓ２の他端は第１コンデンサＣ１の一端に接続される。スイッチング素子Ｓ３，Ｓ４の他端は第１コンデンサＣ１の他端に接続される。
第１コンデンサＣ１の一端と他端との間にはスイッチング素子Ｓ５，Ｓ７が直列接続される。また、第１コンデンサＣ１の一端と他端との間にはスイッチング素子Ｓ６，Ｓ８が直列接続される。
スイッチング素子Ｓ５，Ｓ７の接続点とスイッチング素子Ｓ６，Ｓ８の接続点との間には第１直流カットコンデンサＣ３、リアクトルＬ１、トランスＴｒの１次巻線、リアクトルＬ２が接続される。
セルの一方の直流端子と他方の直流端子との間には第２コンデンサＣ２が接続される。第２コンデンサＣ２の一端と他端との間にはスイッチング素子Ｓ９，Ｓ１１が直列接続される。また、第２コンデンサＣ２の一端と他端との間にはスイッチング素子Ｓ１０，Ｓ１２が直列接続される。
スイッチング素子Ｓ９，Ｓ１１の接続点とスイッチング素子Ｓ１０，Ｓ１２の接続点との間には第２直流カットコンデンサＣ４、リアクトルＬ３、トランスＴｒの２次巻線、リアクトルＬ４が接続される。なお、図１（ｂ）のリアクトルＬ１～Ｌ４は省略してもよい。
図６に本実施形態１の商用セルゲート指令生成部３ａのブロック図を示す。図２の破線部分である商用セルゲート指令生成部３ａを図６に置換することを想定している。図６は以下により構成される。図２と同様の箇所は同一の符号を付し、その説明は省略する。
第２スイッチＳＷ２は、セルＵ１のゲート指令が１ならばマイナスの第１ヒステリシス幅－Ｃｈｙ１を出力し、０ならばプラスの第１ヒステリシス幅Ｃｈｙ１を出力する。
バッファ８はセルＵ１のゲート指令を記憶し、１演算時間前のセルＵ１のゲート指令を出力する。ＸＯＲ素子９は、現在のセルＵ１のゲート指令と１演算時間前のセルＵ１のゲート指令を入力し、セルＵ１のゲート指令が変化したら１を出力し、それ以外の時０を出力する。カウンタ１０は、ＸＯＲ素子９の出力が０ならば出力値を増加させ、ＸＯＲ素子９の出力が１ならば出力値をリセットして０を出力する。
第３比較器１１は、カウンタ１０の出力値が時間Ｃｗよりも小さい場合１を出力し、時間Ｃｗ以上の場合０を出力する。第３スイッチＳＷ３は、第３比較器１１の出力が１ならば第２スイッチＳＷ２の出力値をそのまま出力し、０ならば０を出力する。バッファ１２は、第３スイッチＳＷ３の出力を記憶し、１演算時間前の値を出力する。
バッファ１２の出力は第１減算器１ａに入力される。第１減算器１ａは、Ｕ相電圧指令値ＶｒｅｆＵから固定閾値Ｃｔｈ１を減算した値からバッファ１２の出力値を減算し第１比較器２ａに出力する。第１比較器２ａは第１減算器１ａの出力と０を比較し、比較結果をセルＵ１のゲート指令として出力する。
商用セルゲート指令生成部３ｂ～３ｆも同様に図６のブロックで置換する。
本実施形態１のゲート指令生成部において、商用周波数駆動セルは、電圧指令値の傾きが傾き閾値よりも小さいときはスイッチング回数の増加を抑制し、電圧指令値の傾きが傾き閾値よりも大きいときはスイッチング回数の増加を許容する。ここで、電圧指令値の傾きが傾き閾値よりも小さいときが「定常時」であり、電圧指令値の傾きが傾き閾値よりも大きいときが「急変時」である。
ゲート指令生成部は、商用周波数駆動セルのゲート指令が変化してから所定時間、商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、商用周波数駆動セルのゲート指令が０の時は固定閾値に第１ヒステリシス幅を加算する。それ以外の時は固定閾値をそのままとする。電圧指令値と、商用周波数駆動セルのゲート指令の条件に応じて第１ヒステリシス幅を加算減算した固定閾値またはそのままの固定閾値と、の比較に基づいて商用周波数駆動セルのゲート指令を生成する。
ゲート指令が変化するとカウンタ１０がリセットされ、時間Ｃｗが経過するまでの間、第３スイッチＳＷ３は零ではない値を出力する。Ｕ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１を超えたら（セルＵ１のゲート指令が１の時）第３スイッチＳＷ３の出力値は－Ｃｈｙ１となり、固定閾値はＣｔｈ１－Ｃｈｙ１に減少する。Ｕ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１を下回ったら（セルＵ１のゲート指令が０の時）逆に固定閾値はＣｔｈ１＋Ｃｈｙ１に増加する。
これにより、Ｕ相電圧指令値ＶｒｅｆＵと固定閾値との交差の頻発、すなわちスイッチング回数の増加を防ぐことができる。ただし、Ｕ相電圧指令値ＶｒｅｆＵが±Ｃｈｙ１を超えて変化したらスイッチングが許容される。そのため、電圧急変時にはスイッチングが行われ、出力電圧を電圧指令値に追従させることができる。
時間Ｃｗが経過した後は第３スイッチＳＷ３の出力は零に戻るため、定常状態においては本実施形態１の適用前後でスイッチングタイミングは変化せず、電流ひずみなどへの悪影響を生じない。
ヒステリシス幅はＣｈｙ１、ヒステリシス特性を持たせる時間はＣｗにより定まる。構成などにもよるが、第１ヒステリシス幅Ｃｈｙ１は固定閾値Ｃｔｈ１、Ｃｔｈ２…の間隔（１／Ｎ）の１／２～１／４程度が目安となる。時間Ｃｗについては、電圧指令値にはキャリア三角波と同じ周波数のリプルが重畳しやすいため、キャリア周期に等しい値やその２～３倍程度の値を指定するとスイッチング回数の増加を抑える効果を得られやすくなる。傾き閾値は高周波駆動セルのゲート指令生成に使用するキャリア三角波の傾きの半分以下とする。例えば、第１ヒステリシス幅Ｃｈｙ１＝１／２、時間Ｃｗ＝キャリア周期の場合、電圧指令値の傾きがキャリア三角波の傾きの１／４以下か否かで商用周波数駆動セルのスイッチング回数の増加を抑制するか許容するかが決まる。
図７に本実施形態１を適用したときの波形を示す。図４の中段に比べスイッチング回数が減少し、図４の下段に比べると電圧急変後も出力電圧は電圧指令値に追従する。
以上示したように、本実施形態１によれば、電圧指令値にスイッチングやノイズなどによるリプルが重畳した場合において、定常状態での商用周波数駆動セルのスイッチング回数の増加を抑えることができる。このためスイッチング損失を抑え、効率の低下や冷却機構の大型化を防ぎ、低コスト化や小型化に有効である。
電圧が急変した場合にはスイッチング回数の増加を許容するため、電流の応答速度の低下や過電流によるゲートブロックを回避でき、ＦＲＴ要件を満たすことができる。スイッチング回数の増加は頻度が低ければ効率や熱責務への影響が非常に小さいため、低コスト化や小型化との両立が可能である。
［実施形態２］
図８に本実施形態２の商用セルゲート指令生成部３ａのブロック図を示す。本実施形態２も一相当たりのセル台数Ｎ≧２、高周波駆動セルの台数Ｍ≧１で適用可能であるが、Ｎ＝４、Ｍ＝１の例を説明する。図８も図２の商用セルゲート指令生成部３ａに置換することを想定している。図６と同様の箇所は同一の符号を付してその説明を省略する。図８は以下により構成される。
本実施形態２では、キャリア三角波はＰＤ方式のものを使用することを想定している。ＰＤ方式ならばすべてのキャリア三角波の傾きは等しいため、入力するキャリア三角波は任意のものでよい。なお、ＰＳ方式のキャリア三角を適用してもよい。
微分器１３は、キャリア三角波の傾きを出力する。第４比較器１４は、微分器１３の出力がプラスならば１を、マイナスならば０を出力する。
第１ＡＮＤ素子１５は、セルＵ１のゲート指令が０かつキャリア三角波の傾きがマイナスの時に１を出力し、それ以外の時０を出力する。第４スイッチＳＷ４は、セルＵ１のゲート指令が０かつキャリア三角波の傾きがマイナスの時にプラスの第２ヒステリシス幅Ｃｈｙ２を出力し、それ以外ならば０を出力する。
第２ＡＮＤ素子１６は、セルＵ１のゲート指令が１かつキャリア三角波の傾きがプラスの時に１を出力し、それ以外の時０を出力する。第５スイッチＳＷ５は、セルＵ１のゲート指令が１かつキャリア三角波の傾きがプラスの時にマイナスの第２ヒステリシス幅－Ｃｈｙ２を出力し、それ以外ならば第４スイッチＳＷ４の出力をそのまま出力する。
バッファ１７は、第５スイッチＳＷ５の出力を記憶し、１演算時間前の値を出力する。バッファ１７の出力は第１減算器１ａに入力される。第１減算器１ａはＵ相電圧指令値ＶｒｅｆＵから固定閾値Ｃｔｈ１を減算した値からバッファ１７の出力値を減算し第１比較器２ａに出力する。第１比較器２ａは第１減算器１ａの出力と０とを比較し、その比較結果をセルＵ１のゲート指令として出力する。
商用セルゲート指令生成部３ｂ～３ｆも図８のブロックで置換する。
本実施形態２は、キャリア三角波の傾きの正負に応じて閾値を変化させ、定常状態における出力電圧レベルの大きな変化を抑えられるようにした。
Ｕ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１よりも低い場合では、キャリア三角波の傾きがマイナスの時にＵ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１と交差するとダブルパルス禁止処理が動作することで出力電圧レベルに大きな変化が生じてしまう。そのため、キャリア三角波の傾きがマイナスの時に固定閾値Ｃｔｈ１を増加（第１減算器１ａにプラスの第２ヒステリシス幅ｃｈｙ２を入力）させ、Ｕ相電圧指令値ＶｒｅｆＵと交差しにくくなるようにした。
Ｕ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１よりも大きい場合は、キャリア三角波の傾きがプラスの時にＵ相電圧指令値ＶｒｅｆＵが固定閾値Ｃｔｈ１と交差するとダブルパルス禁止処理が動作することで出力電圧レベルに大きな変化が生じてしまう。そのため、キャリア三角波の傾きがプラスの時に固定閾値Ｃｔｈ１を減少（第１減算器１ａにマイナスの第２ヒステリシス幅－ｃｈｙ２を入力）させ、Ｕ相電圧指令値ＶｒｅｆＵと交差しにくくなるようにした。
すなわち、電圧指令値が固定閾値よりも小さい場合（ゲート指令が０の場合）は、キャリア三角波の傾きがプラスの時は固定閾値をそのままとして電圧指令値の傾きが傾き閾値よりも小さい時も商用周波数駆動セルの出力電圧レベルの増加を許容し、キャリア三角波の傾きがマイナスの時は固定閾値にプラスの第２ヒステリシス幅Ｃｈｙ２を加えて商用周波数駆動セルの出力電圧レベルの増加を抑制する。
また、電圧指令値が固定閾値よりも大きい場合（ゲート指令が１の場合）は、キャリア三角波の傾きがマイナスの時は固定閾値をそのままとして前記電圧指令値の傾きが前記傾き閾値よりも小さい時も商用周波数駆動セルの出力電圧レベルの減少を許容し、キャリア三角波の傾きがプラスの時は固定閾値にマイナスの第２ヒステリシス幅－Ｃｈｙ２を加えて商用周波数駆動セルの出力電圧レベルの減少を抑制する。
ゲート指令生成部は、商用周波数駆動セルのゲート指令が０かつキャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算し、商用周波数駆動セルのゲート指令が１かつキャリア三角波の傾きがプラスの時は固定閾値から第２ヒステリシス幅を減算する。それ以外の時は固定閾値をそのままとする。電圧指令値と、商用周波数駆動セルのゲート指令およびキャリア三角波の傾きの条件に応じて第２ヒステリシス幅を加算減算した固定閾値またはそのままの固定閾値と、の比較に基づいて商用周波数駆動セルのゲート指令を生成する。
なお、本実施形態２では高周波駆動セルのゲート指令生成にＰＤ方式のキャリア三角波を適用した場合について説明したが、ＰＳ方式のキャリア三角波でも適用可能である。ＰＳ方式のキャリア三角波を適用した場合については後述の実施形態３で説明している。この場合、図８の微分器１３、第４比較器１４を図１１の最大値出力部２０ａ、最小値出力部２０ｂ、微分器２１ａ、２１ｂ、第６比較器２２ａ、２２ｂ、第６スイッチＳＷ６に置換すればよい。
この場合、ゲート指令生成部は、電圧指令値の傾きが前記傾き閾値よりも小さい時は、電圧指令値がプラスの時は最も大きいキャリア三角波の傾きがプラスの時に商用周波数駆動セルの出力電圧レベルの増加を許容し、電圧指令値がマイナスの時は最も小さいキャリア三角波の傾きがプラスの時に商用周波数駆動セルの出力電圧レベルの増加を許容する。また、電圧指令値がプラスの時は最も大きいキャリア三角波の傾きがマイナスの時に商用周波数駆動セルの出力電圧レベルの減少を許容し、電圧指令値がマイナスの時は最も小さいキャリア三角波の傾きがマイナスの時に商用周波数駆動セルの出力電圧レベルの減少を許容する。
また、ゲート指令生成部は、商用周波数駆動セルのゲート指令が０、かつ、電圧指令値がプラスならば最も大きいキャリア三角波の傾きがマイナスの時および電圧指令値がマイナスならば最も小さいキャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算する。商用周波数駆動セルのゲート指令が１、かつ、電圧指令値がプラスならば最も大きいキャリア三角波の傾きがプラスの時および電圧指令値がマイナスならば最も小さいキャリア三角波の傾きがプラスの時は固定閾値から第２ヒステリシス幅を減算する。それ以外の時は固定閾値をそのままとする。電圧指令値と、商用周波数駆動セルのゲート指令およびキャリア三角波の傾きの条件に応じて第２ヒステリシス幅を加算減算した固定閾値またはそのままの固定閾値と、の比較に基づいて商用周波数駆動セルのゲート指令を生成する。
閾値を変化させる幅は第２ヒステリシス幅Ｃｈｙ２で決定される。値の目安は実施形態１と同様に固定閾値Ｃｔｈ１、Ｃｔｈ２…の間隔（１／Ｎ）の１／２～１／４程度である。この幅を超えた急激な変化が電圧指令値に生じた場合は商用周波数駆動セルのスイッチングが許容されるため、急変にも追従できる。傾き閾値については実施形態１と同様である。
図９に、本実施形態２により得られる出力電圧波形を示す。ゲート指令生成部は、電圧指令値の傾きが傾き閾値よりも小さいときは商用周波数駆動セルの１台がスイッチングした場合において高周波駆動セルも１台スイッチングするようにし、かつ、商用周波数駆動セルと高周波駆動セルの出力電圧レベルの変化が互いに打ち消し合うように制限する。キャリア半周期での出力電圧レベルの変化が１以下に抑えられ、本来得られる出力電圧波形との差も特許文献５、図５と比較して小さくなる。電圧指令値の傾きが傾き閾値よりも大きいときは上記制限を無くす。
以上示したように、本実施形態２によれば、高周波駆動セルのダブルパルス禁止処理との干渉により生じる定常状態での出力電圧レベルの１を超える変化を防ぐことができる。これにより電流ひずみを抑え、他の装置への悪影響を防ぐことができる。
また、装置の出力端に接続するフィルタ回路を小型化できる。電圧が急変した場合には出力電圧レベルの大きな変化を許容するため、電流の応答速度の低下や過電流を防ぐことができる。
［実施形態３］
図１０に本実施形態３のゲート指令生成部のブロック図を示す。本実施形態３は、実施形態１と実施形態２を組み合わせている。本実施形態３も一相あたりのセル台数Ｎ≧２、高周波駆動セルの台数Ｍ≧１で適用可能であるが、Ｎ＝５、Ｍ＝２（Ｕ４、Ｕ５）を例に説明する。また、キャリア三角波をＰＳ方式に変更している。図１０は図２に対し以下を追加した。
キャリア三角波は、ＰＳ方式であり、オフセットが零で位相を互いに１８０°ずらした２本のキャリア三角波をセルＵ４のゲート指令生成に使用する。また、セルＵ４のキャリア三角波の位相をそれぞれ９０°ずらした２本のキャリア三角波をセルＵ５のゲート指令生成に使用する。なお、ＰＤ方式のキャリア三角波を適用してもよい。
本実施形態３では第２減算器５の出力がセルＵ４、Ｕ５の電圧指令値となる。第４減算器１８ａ、１８ｂは、セルＵ４，Ｕ５の電圧指令値とセルＵ５のキャリア三角波との差を求める。第５比較器１９ａ、１９ｂは、第４減算器１８ａ、１８ｂの出力と０を比較し、キャリア三角波に対してセルＵ５の電圧指令値が大きければ１を、小さければ０を出力する。
第５比較器１９ａ、１９ｂの出力がセルＵ５のゲート指令となる。本実施形態３では、Ｃｔｈ１＝２／Ｎ，Ｃｔｈ２＝３／Ｎ，Ｃｔｈ３＝４／Ｎである。
図１１に本実施形態３の商用セルゲート指令生成部３ａのブロック図を示す。図１１は図６，図８に対して以下の点が異なる。
最大値出力部２０ａは、高周波駆動セルの制御に使用するすべてのキャリア三角波のうち最も大きい値（最大値）を出力する。最小値出力部２０ｂは、高周波駆動セルの制御に使用するすべてのキャリア三角波のうち最も小さい値（最小値）を出力する。微分器２１ａ、２１ｂは、最大値、最小値を微分して傾きを求める。
第６比較器２２ａは、キャリア三角波の最大値の傾きがプラスの時に１を出力する。第６比較器２２ｂは、キャリア三角波の最小値の傾きがプラスの時に１を出力する。
第６スイッチＳＷ６は、Ｕ相電圧指令値ＶｒｅｆＵがプラスならば比較器２２ａの出力を出力し、Ｕ相電圧指令値ＶｒｅｆＵがマイナスならば比較器２２ｂの出力を出力する。
バッファ１７への入力は、第３スイッチＳＷ３と第５スイッチＳＷ５の出力信号を加算器２３で加算した値とする。
本実施形態３は実施形態１と実施形態２を併用したものである。併用には、それぞれの実施形態で固定閾値に加算する値を単純に足し合わせるだけでよい。本実施形態３は、複数台のセルを高周波で駆動しさらにキャリア三角波にＰＳ方式を適用した際の比較ブロックを示すものでもある。
ゲート指令生成部は、商用周波数駆動セルのゲート指令が変化してから所定時間、商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、商用周波数駆動セルのゲート指令が０の時は固定閾値に第１ヒステリシス幅を加算する。商用周波数駆動セルのゲート指令が０、かつ、電圧指令値がプラスならば最も大きいキャリア三角波の傾きがマイナスの時および電圧指令値がマイナスならば最も小さいキャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算する。商用周波数駆動セルのゲート指令が１、かつ、電圧指令値がプラスならば最も大きいキャリア三角波の傾きがプラスの時および電圧指令値がマイナスならば最も小さいキャリア三角波の傾きがプラスの時は固定閾値から第２ヒステリシス幅を減算する。それ以外の時は固定閾値をそのままとする。電圧指令値と、商用周波数駆動セルのゲート指令およびキャリア三角波の傾きの条件に応じて第１ヒステリシス幅、第２ヒステリシス幅を加算減算した固定閾値またはそのままの固定閾値と、の比較に基づいて商用周波数駆動セルのゲート指令を生成する。
なお、実施形態３では高周波駆動セルのゲート指令生成にＰＳ方式のキャリア三角波を適用した場合について説明したが、ＰＤ方式のキャリア三角波でも適用可能である。ＰＤ方式のキャリア三角波を適用した場合については実施形態２で説明している。この場合、図１１の最大値出力部２０ａ、最小値出力部２０ｂ、微分器２１ａ、２１ｂ、第６比較器２２ａ、２２ｂ、第６スイッチＳＷ６を図８の微分器１３、第４比較器１４に置換すればよい。
この場合、ゲート指令生成部は、商用周波数駆動セルのゲート指令が変化してから所定時間、商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、商用周波数駆動セルのゲート指令が０の時は固定閾値に第１ヒステリシス幅を加算する。商用周波数駆動セルのゲート指令が０かつキャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算する。商用周波数駆動セルのゲート指令が１かつキャリア三角波の傾きがプラスの時は固定閾値から第２ヒステリシス幅を減算する。それ以外の時は固定閾値をそのままとする。電圧指令値と、商用周波数駆動セルのゲート指令およびキャリア三角波の傾きの条件に応じて第１ヒステリシス幅、第２ヒステリシス幅を加算減算した固定閾値またはそのままの固定閾値と、の比較に基づいて商用周波数駆動セルのゲート指令を生成する。
図１２に商用周波数駆動セルが３台、高周波駆動セルが２台の構成において、キャリア三角波にＰＳ方式を用いた際の出力電圧波形を示す。実施形態３では、閾値を増加させるか減少させるかをキャリア三角波の傾きの正負で判断した。高周波駆動セルが２台の場合は、図１２の３段目に示すキャリア三角波と比較する電圧指令値が急激に変化する範囲は２／Ｎ～１／Ｎおよび－１／Ｎ～－２／Ｎに限定されている。この範囲でのキャリア三角波の傾きを確認すればよく、そのためには４本あるキャリア三角波の最大値および最小値を検出し、その傾きを調べればよい。
図１１ではＵ相電圧指令値ＶｒｅｆＵの符号から最大値、最小値のうちどちらの傾きを参照すればよいかを切り替えている。ただし、図１２に示すとおりキャリア三角波の最大値と最小値は互いに符号が反転した関係になっている。
そのため、図１１の第６スイッチＳＷ６の下側入力は、上側入力にＮＯＴ素子を適用したものにしてもよい。ＰＤ方式ならばすべてのキャリア三角波の傾きが等しくなるため、高周波駆動セルが複数台ある場合でも任意のキャリア三角波を１つ選択し傾きを調べればよい。
本実施形態３を適用し、セルに故障が生じた際のシミュレーションを行ったので結果を紹介する。条件として、６．６ｋＶ系統に容量１ＭＶＡのＭＭＣＣ－ＳＳＢＣを連系し、ＭＭＣＣ－ＳＳＢＣの１相あたりのセル台数はＮ＝９，そのうち商用周波数駆動セルを８台、ＰＤ方式の高周波駆動セルを１台とした。
商用周波数駆動セルには熱責務均等化を目的として特許文献４を適用した。ＭＭＣＣ－ＳＳＢＣには電流制御を実装し、指令値を?１ｐ．ｕ．、すなわち１ＭＷの有効電力入力動作とした。電流制御ゲインは、以下のように定めた。
条件１：本実施形態３を適用せずに定常状態における商用周波数駆動セルのスイッチング回数を１に維持し、かつ電流ＴＨＤ（Ｔｏｔａｌ Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ）が最小となるよう、比例ゲインをＰ＝０．３５とする。
条件２：本実施形態３を適用せずに定常状態における商用周波数駆動セルのスイッチング回数の増加を許容し、かつ電流ＴＨＤが最小となるよう、比例ゲインをＰ＝２とする。この時、商用周波数駆動セルのスイッチング回数は最大４となった。
条件３：条件２に本実施形態３を適用した。この時、商用周波数駆動セルのスイッチング回数は１である。
ＳＳＴを構成するため、各セルにはＤＣ／ＤＣコンバータを接続する。ただし、シミュレーションの簡略化を目的としてＤＣ／ＤＣコンバータは電流源で模擬する。電流源は、両側の直流電圧の差により融通電力が決定されるものとする。
また、２次側（直流系統側）から１次側（６．６ｋＶ交流系統側）への電力融通は行われないものとする。これは、図１（ｂ）の共振コンバータの１次側を５０％固定のデューティー比で駆動して２次側をスイッチングしない場合に相当する。このため、故障によりセル１次側の直流電圧が低下した場合でも２次側を経由して他のセルに電圧低下が波及するといったことは起こらないと考えることができる。
図１３はＭＭＣＣ－ＳＳＢＣの商用周波数駆動セルのうちＵ相１台の系統側上アームスイッチング素子が開放故障を起こしたときの波形である。図１４はＵ相の高周波駆動セルの系統側上アームスイッチング素子が短絡故障を起こしたときの波形である。いずれもＵ相電流波形のひずみが最大となり、図の波形はその中でもＵ相電流ＴＨＤが最大となった時のものである。
表１はＴＨＤをまとめたものである。条件１では特にひずみが大きいが、条件２，条件３はＴＨＤが３％以内と小さく抑制できている。これは、高周波駆動セルの故障においても同様である。
各条件におけるＵ相電流ＴＨＤ
Figure 0007472961000002
表２に商用周波数駆動セルの最大スイッチング回数を示す。条件２では定常状態でもスイッチング回数が４倍に増加し、高周波駆動セルが故障するとさらに増加してしまう。
しかし、本実施形態３を適用することで（条件３）、商用周波数駆動セルの故障ならばスイッチング回数を１に維持できる。高周波駆動セルが故障した場合のスイッチング回数増加は避けられないが、条件１，条件２に比べると最も低くできる。
商用周波数駆動セルの1周期あたりにおける最大スイッチング回数
Figure 0007472961000003
本実施形態３により、実施形態１と実施形態２の効果を両立することができる。また、高周波駆動セルが複数台ある場合や、キャリア三角波がＰＤ方式・ＰＳ方式いずれの場合でも本発明を適用することができる。
また、セル故障シミュレーション結果より明らかになった本実施形態３の付随効果として以下がある。
制御ゲインを増加しても商用周波数駆動セルのスイッチング回数が増加しないため、電流や電圧の低いひずみ率、高い応答速度を実現できる。
セルの一部が故障しても商用周波数駆動セルのスイッチング回数増加を抑え、さらに電流や電圧のひずみ悪化を防ぐことができる。そのため故障が発生してからそれを検出し、故障セルを短絡する、予備セルを投入する、といった適切な処置を行うまでの損失増加や系統への高調波電流の流出といった悪影響を抑えることができる。
故障セルが商用周波数駆動セルで、かつ変換器の出力電圧不足といった問題が起こらないならば、上記のような処置を省略したまま運転を継続することもできる。故障セルが高周波駆動セルの場合は処置にかかる時間が長くなれば減定格などが必要になるが、定格を制限する幅を小さく抑えることができる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
ＡＣ…交流系統
ｃｅｌｌｕ１～ｃｅｌｌｗ４…セル
１ａ～１ｆ…第１減算器
２ａ～２ｆ…第１比較器
３ａ～３ｆ…商用セルゲート指令生成部
ＳＷ１ａ～ＳＷ１ｆ…第１スイッチ
４、２３…第１加算器、第２加算器
５、６ａ、６ｂ…第２減算器、第３減算器
７ａ、７ｂ、１１、１４、…第２比較器、第３比較器、第４比較器
ＳＷ２～ＳＷ６…第２～第６スイッチ
８、１２、１７…バッファ
９…ＸＯＲ素子
１０…カウンタ
１３、２１ａ、２１ｂ…微分器
１５、１６…第１ＡＮＤ素子、第２ＡＮＤ素子
１８ａ、１８ｂ…第４減算器
１９ａ、１９ｂ、２２ａ、２２ｂ…第５比較器、第６比較器
２０ａ、２０ｂ…最大値出力部、最小値出力部

Claims (14)

  1. 交流系統の各相にスター結線で交流側を直列接続した複数のセルと、複数の前記セルのスイッチング素子のゲート指令を生成するゲート指令生成部と、を備え、
    複数の前記セルのうち一部の前記セルは商用周波数または出力周波数の１周期に１回のスイッチングを行う商用周波数駆動セルとして駆動し、
    複数の前記セルのうち残りの前記セルは前記商用周波数駆動セルよりも高い周波数で駆動する高周波駆動セルとして駆動するセル多重インバータであって、
    前記ゲート指令生成部は、
    前記商用周波数駆動セルは、電圧指令値の傾きが傾き閾値よりも小さいときはスイッチング回数の増加を抑制し、前記電圧指令値の傾きが前記傾き閾値よりも大きいときはスイッチング回数の増加を許容し、前記傾き閾値は、前記高周波駆動セルのゲート指令生成に使用するキャリア三角波の傾きの半分以下とすることを特徴とするセル多重インバータ。
  2. 前記ゲート指令生成部は、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、
    それ以外の時は前記固定閾値をそのままとし、
    前記電圧指令値と、前記商用周波数駆動セルのゲート指令の条件に応じて前記第１ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項１記載のセル多重インバータ。
  3. 前記ゲート指令生成部は、
    前記電圧指令値の傾きが前記傾き閾値よりも小さいときは前記商用周波数駆動セルの１台がスイッチングした場合において前記高周波駆動セルも１台スイッチングするようにし、かつ、前記商用周波数駆動セルと前記高周波駆動セルの出力電圧レベルの変化が互いに打ち消し合うように制限し、
    前記電圧指令値の傾きが前記傾き閾値よりも大きいときは上記制限を無くすことを特徴とする請求項１記載のセル多重インバータ。
  4. 前記ゲート指令生成部は、
    高周波駆動セル電圧指令値とＰＤ方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、
    前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする請求項３記載のセル多重インバータ。
  5. 前記ゲート指令生成部は、
    高周波駆動セル電圧指令値とＰＳ方式のキャリア三角波の比較に基づいて前記高周波駆動セルのゲート指令を生成し、
    前記電圧指令値の傾きが前記傾き閾値よりも小さい時は、
    前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがプラスの時に前記商用周波数駆動セルの出力電圧レベルの増加を許容し、
    前記電圧指令値がプラスの時は最も大きい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容し、前記電圧指令値がマイナスの時は最も小さい前記キャリア三角波の傾きがマイナスの時に前記商用周波数駆動セルの出力電圧レベルの減少を許容することを特徴とする請求項３記載のセル多重インバータ。
  6. 前記ゲート指令生成部は、
    前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、
    それ以外の時は前記固定閾値をそのままとし、
    前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項４記載のセル多重インバータ。
  7. 前記ゲート指令生成部は、
    前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は固定閾値に第２ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、
    それ以外の時は前記固定閾値をそのままとし、
    前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値との比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項５記載のセル多重インバータ。
  8. 前記ゲート指令生成部は、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第２ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、
    それ以外の時は前記固定閾値をそのままとし、
    前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾き条件に応じて前記第１ヒステリシス幅、前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項４記載のセル多重インバータ。
  9. 前記ゲート指令生成部は、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間、前記商用周波数駆動セルのゲート指令が１の時は固定閾値から第１ヒステリシス幅を減算し、前記商用周波数駆動セルのゲート指令が０の時は前記固定閾値に前記第１ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの時は前記固定閾値に第２ヒステリシス幅を加算し、
    前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの時および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの時は前記固定閾値から前記第２ヒステリシス幅を減算し、
    それ以外の時は前記固定閾値をそのままとし、
    前記電圧指令値と、前記商用周波数駆動セルのゲート指令および前記キャリア三角波の傾きの条件に応じて前記第１ヒステリシス幅、前記第２ヒステリシス幅を加算減算した前記固定閾値またはそのままの前記固定閾値と、の比較に基づいて前記商用周波数駆動セルのゲート指令を生成することを特徴とする請求項５記載のセル多重インバータ。
  10. １相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、
    前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、
    それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、
    すべての前記第１スイッチの出力を加算する第１加算器と、
    前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、
    前記第２減算器の出力とＰＳ方式またはＰＤ方式のキャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、
    を備え、
    前記商用セルゲート指令生成部は、
    前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、
    前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、
    前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、
    前記第３スイッチの出力を記憶し、１演算時間前の値を出力する前記バッファと、
    を備えたことを特徴とする請求項２記載のセル多重インバータ。
  11. １相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、
    前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、
    それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、
    すべての前記第１スイッチの出力を加算する第１加算器と、
    前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、
    前記第２減算器の出力とＰＤ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、
    を備え、
    前記商用セルゲート指令生成部は、
    前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、
    前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、
    前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、
    前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、
    前記第５スイッチの出力を記憶し、１演算時間前の値を出力する前記バッファと、
    を備えたことを特徴とする請求項６記載のセル多重インバータ。
  12. １相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、
    前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、
    それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、
    すべての前記第１スイッチの出力を加算する第１加算器と、
    前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、
    前記第２減算器の出力とＰＳ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、
    を備え、
    前記商用セルゲート指令生成部は、
    前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、
    前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、
    前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、
    前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、
    前記第５スイッチの出力を記憶し、１演算時間前の値を出力する前記バッファと、
    を備えたことを特徴とする請求項７記載のセル多重インバータ。
  13. １相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、
    前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、
    それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、
    すべての前記第１スイッチの出力を加算する第１加算器と、
    前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、
    前記第２減算器の出力とＰＤ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、
    を備え、
    前記商用セルゲート指令生成部は、
    前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、
    前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、
    前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、
    前記商用周波数駆動セルのゲート指令が０かつ前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、
    前記商用周波数駆動セルのゲート指令が１かつ前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、
    前記第３スイッチの出力と前記第５スイッチの出力を加算する第２加算器と、
    前記第２加算器の出力を記憶し、１演算時間前の値を出力する前記バッファと、
    を備えたことを特徴とする請求項８記載のセル多重インバータ。
  14. １相当たりの前記セルの台数がＮ台（Ｎ≧２）、前記高周波駆動セルの台数がＭ台（Ｍ≧１）であって、
    前記電圧指令値と２（Ｎ－Ｍ）個の前記固定閾値とのそれぞれの比較に基づいて前記商用周波数駆動セルのゲート指令を生成する２（Ｎ－Ｍ）個の商用セルゲート指令生成部と、
    それぞれの前記商用周波数駆動セルのゲート指令が１の時は１／２Ｎを出力し、０の時は－１／２Ｎを出力する第１スイッチと、
    すべての前記第１スイッチの出力を加算する第１加算器と、
    前記電圧指令値から前記第１加算器の出力を減算する第２減算器と、
    前記第２減算器の出力とＰＳ方式の前記キャリア三角波を比較し、前記高周波駆動セルのゲート指令を生成する第２比較器と、
    を備え、
    前記商用セルゲート指令生成部は、
    前記電圧指令値から前記固定閾値を減算した値からバッファの出力を減算する第１減算器と、
    前記第１減算器の出力が０よりも大きい場合は１を、それ以外の場合０を前記商用周波数駆動セルのゲート指令として出力する第１比較器と、
    前記商用周波数駆動セルのゲート指令が１の場合はマイナスの前記第１ヒステリシス幅を出力し、前記商用周波数駆動セルのゲート指令が０の場合はプラスの前記第１ヒステリシス幅を出力する第２スイッチと、
    前記商用周波数駆動セルのゲート指令が変化してから所定時間は前記第２スイッチの出力を出力し、それ以外の時は０を出力する第３スイッチと、
    前記商用周波数駆動セルのゲート指令が０、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがマイナスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがマイナスの場合にプラスの前記第２ヒステリシス幅を出力し、それ以外の場合０を出力する第４スイッチと、
    前記商用周波数駆動セルのゲート指令が１、かつ、前記電圧指令値がプラスならば最も大きい前記キャリア三角波の傾きがプラスの場合および前記電圧指令値がマイナスならば最も小さい前記キャリア三角波の傾きがプラスの場合にマイナスの前記第２ヒステリシス幅を出力し、それ以外の場合に前記第４スイッチの出力を出力する第５スイッチと、
    前記第３スイッチの出力と前記第５スイッチの出力を加算する第２加算器と、
    前記第２加算器の出力を記憶し、１演算時間前の値を出力する前記バッファと、
    を備えたことを特徴とする請求項９記載のセル多重インバータ。
JP2022204125A 2022-12-21 2022-12-21 セル多重インバータ Active JP7472961B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022204125A JP7472961B1 (ja) 2022-12-21 2022-12-21 セル多重インバータ
PCT/JP2023/043653 WO2024135363A1 (ja) 2022-12-21 2023-12-06 セル多重インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022204125A JP7472961B1 (ja) 2022-12-21 2022-12-21 セル多重インバータ

Publications (2)

Publication Number Publication Date
JP7472961B1 true JP7472961B1 (ja) 2024-04-23
JP2024089031A JP2024089031A (ja) 2024-07-03

Family

ID=90735698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022204125A Active JP7472961B1 (ja) 2022-12-21 2022-12-21 セル多重インバータ

Country Status (2)

Country Link
JP (1) JP7472961B1 (ja)
WO (1) WO2024135363A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014100026A (ja) 2012-11-15 2014-05-29 Toshiba Corp 無効電力補償装置
JP2019140859A (ja) 2018-02-15 2019-08-22 東海旅客鉄道株式会社 直列多重インバータ装置およびその制御方法
JP2021197809A (ja) 2020-06-12 2021-12-27 東芝三菱電機産業システム株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014100026A (ja) 2012-11-15 2014-05-29 Toshiba Corp 無効電力補償装置
JP2019140859A (ja) 2018-02-15 2019-08-22 東海旅客鉄道株式会社 直列多重インバータ装置およびその制御方法
JP2021197809A (ja) 2020-06-12 2021-12-27 東芝三菱電機産業システム株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2024089031A (ja) 2024-07-03
WO2024135363A1 (ja) 2024-06-27

Similar Documents

Publication Publication Date Title
US9490693B2 (en) Converter for HVDC transmission and reactive power compensation
Jacobson et al. VSC-HVDC transmission with cascaded two-level converters
EP2569858B1 (en) AC/DC converter with series connected multicell phase modules each in parallel with a series connection of DC blocking capacitor and AC terminals
JP5894777B2 (ja) 電力変換装置
EP2786479B1 (en) Power converter
Aleenejad et al. A fault-tolerant strategy based on fundamental phase-shift compensation for three-phase multilevel converters with quasi-Z-source networks with discontinuous input current
WO2014084010A1 (ja) 電力変換装置
CN104022674A (zh) 转换器
KR102581661B1 (ko) 3-레벨 anpc 인버터의 고장허용 운전 시 중성점 전압 균형 제어방법
US10177684B2 (en) Converter for an AC system
CN107910886B (zh) 一种用于柔性直流输电换流阀的子模块拓扑结构及方法
WO2007129469A1 (ja) 電力変換装置
JP6943184B2 (ja) モジュラー・マルチレベル・カスケード変換器
EP3304710B1 (en) Modular multilevel converter with cascaded h-bridges and phase-shifted transformer groups
US10530270B2 (en) Modular isolated half-bridge based capacitor-tapped multi-module converter with inherent DC fault segregation capability
Wang et al. Operation of dual-T-type modular multilevel converter for uninterrupted power supply under bridge failures
JP3226246B2 (ja) 系統連系用高電圧自励変換装置
JP7472961B1 (ja) セル多重インバータ
CN117240121A (zh) 用于输入串联输出并联型电流源逆变器的容错控制方法
Haghnazari et al. Fault tolerant operation strategy design for modular multilevel converters
Elserougi et al. A grid-connected capacitor-tapped multimodule converter for HVDC applications: Operational concept and control
Kedika et al. Fault‐tolerant multi‐level inverter topologies for open‐end winding induction motor drive
CN115133568A (zh) 用于功率转换组合件的寄生电感控制的有源中性点箝位开关序列
Fan et al. Arm Phase-shift Modulation and Pre-charge Strategy for an Enhanced Alternate Arm Converter
Park et al. Simple fault-tolerant control using unified voltage modulation for Active Neutral Point Clamped (ANPC) three-level inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231226

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7472961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150