JP7469312B2 - フィードフォワードキャリアおよびタイミングリカバリを使用して信号を処理するためのシステムおよび方法 - Google Patents

Description

本開示は、信号処理に関する。より詳細には、本開示は、単一命令複数データ（ＳＩＭＤ）アーキテクチャを利用する位相シフトキーイング（ＰＳＫ）波形のためのフィードフォワードキャリアおよびタイミングリカバリに関する。

いくつかの例では、衛星通信信号は、データをローカルに送信および／または受信および処理するために、大規模な地上局および他の設備を必要とする可能性がある。これは、広範なアンテナアレイ、関連する無線周波数端末（ＲＦＴ）、および関連する衛星から受信されたデータを受信し、処理し、使用するための重要な電子機器（モデム、信号プロセッサなど）を含むことができる。

本開示は、ダウンリンクサイトダイバーシティおよびアップリンク送信電力管理を使用する衛星通信のためのシステムおよび方法を対象とする。複数の地上局は、サイトダイバーシティを使用した複数バージョンの信号のコヒーレント受信を確実にするために、送信にピギーバック信号を含めることができる。

本開示の一態様は、通信信号を表すデジタルビットストリームを処理するための方法を提供する。この方法は、１つ以上のプロセッサにおいて、デジタルビットストリームを複数のデータパケットに分割することであって、複数のデータパケットの各データパケットは、隣接するパケットからのデータの重複を含む、分割することを含むことができる。この方法は、プロセッサ内の第１の処理ブロック内の複数のデータパケットの第１の部分に対して、タイミングリカバリ動作を実行することを含むことができる。この方法は、プロセッサ内の第１の処理ブロック内の複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行することを含むことができる。この方法は、第１の複数のパケットと並列に、プロセッサ内の第２の処理ブロック内の複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行することを含むことができる。この方法は、第１の複数のパケットと並列に、プロセッサ内の第２の処理ブロック内の複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行することを含むことができる。この方法は、タイミングおよび位相ステッチングに基づいて、第１の複数と第２の複数とを組み合わせることを含むことができる。

本開示の別の態様は、通信信号を表すデジタルビットストリームを処理するための命令を含む非一時的コンピュータ可読媒体を提供する。命令は、１つ以上のプロセッサに、デジタルビットストリームを複数のデータパケットに分割させることができ、複数のデータパケットの各データパケットは、隣接するパケットからのデータの重複を含む。命令は、１つ以上のプロセッサに、第１の処理ブロックにおける複数のデータパケットの第１の部分に対して、タイミングリカバリ動作［図６］を実行させることができる。命令は、１つ以上のプロセッサに、第１の処理ブロックにおける複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行させることができる。命令は、１つ以上のプロセッサに、第１の複数のパケットと並列に、第２の処理ブロックにおける複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行させることができる。命令は、１つ以上のプロセッサに、第１の複数のパケットと並列に、第２の処理ブロックにおける複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行させることができる。命令は、１つ以上のプロセッサに、タイミングおよび位相ステッチングに基づいて、第１の複数と第２の複数とを組み合わせるようにさせることができる。

本開示の別の態様は、通信信号を表すデジタルビットストリームを処理するためのシステムを提供する。システムは、受信されたアナログ信号をデジタルビットストリームに変換するように動作可能なデジタイザを有することができる。システムは、複数の処理ブロックに通信可能に結合された１つ以上のプロセッサを有することができる。１つ以上のプロセッサは、デジタルビットストリームを複数のデータパケットに分割することができる。複数のデータパケットの各データパケットは、隣接するパケットからのデータの重複を有することができる。複数の処理ブロックのうちの第１の処理ブロックは、複数のデータパケットの第１の部分に対して、タイミングリカバリ動作を実行することができる。

第１の処理ブロックは、複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行することができる。複数の処理ブロックの第２の処理ブロックは、第１の複数のパケットと並列に、複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行することができる。第２の処理ブロックは、第１の複数のパケットと並列に、複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行することができる。１つ以上のプロセッサは、タイミングおよび位相ステッチングに基づいて、第１の複数と第２の複数とを組み合わせることができる。

他の特徴および利点は、以下の説明を検討すれば、当業者には明らかであろう。

本開示の実施形態の詳細は、それらの構造および動作の両方に関して、添付の図面を検討することによって部分的に収集することができ、添付の図面では、同様の参照番号は同様の部分を指す。

衛星通信システムの一実施形態の図示表示である。 図１のシステムとともに使用するための通信デバイスの機能ブロック図である。 図１のフィードフォワード信号処理のための方法の一実施形態の図示表現である。 図３の信号処理のための方法のフローチャートである。 図３の信号処理のための方法のフローチャートである。 タイミングリカバリ誤差計算のための方法のフローチャートである。 キャリアリカバリ誤差を決定するための方法のフローチャートである。 タイミングおよびキャリアリカバリ誤差計算のための方法のフローチャートである。

本明細書全体にわたって、「１つの実施形態」または「一実施形態」への言及は、実施形態に関連して説明された特定の特徴、構造、または特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたる様々な箇所における「１つの実施形態において」または「一実施形態において」という句の出現は、必ずしもすべてが同じ実施形態を指すわけではない。さらに、特定の特徴、構造、または特性は、１つ以上の実施形態において任意の適切な方法で組み合わせることができる。

衛星通信システムは、説明全体にわたって主要な例として使用されているが、開示されている方法の適用は、そのように限定されない。例えば、モデムの使用を必要とする任意の通信システムは、本明細書で説明されるシステム、方法、およびコンピュータ可読媒体を実装することができる。

図１は、通信システムの一実施形態のグラフ表示である。通信システム（システム）１００は、衛星地上局（地上局）１２０と通信する衛星１１０を有することができる。地上局１２０は、デジタイザ１１４に結合されたアンテナ１０２を有することができる。デジタイザ１１４は、アンテナ１０２で受信されたアナログ信号を、ネットワークを介して送信するためのデジタルビットストリームに変換するための１つ以上のアナログ／デジタル変換器（Ａ２Ｄ）を有することができる。デジタイザ１１４は、衛星１１０へのアップリンク上での動作のための対応するデジタル／アナログ変換器（Ｄ２Ａ）を含むこともできる。

地上局１２０は、送信チェーンにおいてアンテナ１０２を介して衛星１１０にアップリンク信号１２２を送信することができる。地上局１２０は、受信チェーンにおいてアンテナ１０２を介して衛星１３２からダウンリンク信号１３２を受信することもできる。デジタイザ１１４は、デジタルビットストリーム１３４として送信するために、受信されたダウンリンク信号１３２をデジタル化することができる。次いで、デジタルビットストリーム１３４は、ネットワーク１２４を介してクラウド処理システムに送信され得る。

いくつかの例では、地上局１２０は、（例えば、ダウンリンク信号１３２に含まれる）すべてのデータをローカルに処理することができるが、これは、時間、リソース、および効率の観点から、非常に高価になる可能性がある。したがって、いくつかの実施形態では、衛星１１０から受信されたダウンリンク信号１３２をデジタル化し、デジタルビットストリーム１３４として遠隔信号処理サーバ（ＳＰＳ）１５０に送信することができる。ＳＰＳ１５０は、ワイドエリアネットワーク（ＷＡＮ）を介してアクセス可能なオフサイト設備に配置されたデータセンターなどの物理的位置に配置することができる。そのようなＷＡＮは、例えば、インターネットとすることができる。ＳＰＳ１５０は、デジタルビットストリーム１３４からダウンリンク信号１３２を復調し、ダウンリンク信号１３２からデータまたは情報ビットを出力することができる。ＳＰＳ１５０の遠隔位置およびネットワーク１２４との接続が与えられると、ＳＰＳ１５０によって実行される上述の信号処理は、クラウド処理と呼ばれ得る。ＳＰＳ１５０は、クラウドサーバとも呼ばれ得る。

次いで、ＳＰＳ１５０は、処理されたデータをユーザに提供して、ＳＰＳ１５０内で処理するか、または別のサイトに遠隔送信することができる。データおよび情報は、ミッションに依存し得る。加えて、データに含まれる情報は、気象データ、画像データ、および衛星通信（ＳＡＴＣＯＭ）ペイロードデータを含む、衛星の主な目的になり得る。

ソフトウェアを用いて高い処理速度を達成するために、位相ロックループ（ＰＬＬ）アプローチは、ループ内のフィードバックのために問題となる可能性がある。フィードバックループは、着信データ（例えば、ダウンリンク信号１３２）のすべてを、簡単にはこぼれない、または分割できない単一の（例えば、線形の）プロセスで処理させる。フィードバックに加えて、例えば、誤差項を計算する頻度を含む、ＰＬＬを使用して克服すべき他の障害がある。

図２は、図１のシステムとともに使用するための通信デバイスの機能ブロック図である。処理デバイス（デバイス）２００は、例えば、図１のＳＰＳ１５０として実装されてもよい。デバイス２００は、本明細書で開示される信号処理方法またはステップのうちの１つ以上を実行するために、必要に応じて実装され得る。

デバイス２００は、デバイス２００の動作を制御するプロセッサ２０２を含み得る。プロセッサ２０２は、中央処理ユニット（ＣＰＵ）とも呼ばれ得る。プロセッサ２０２は、例えばＳＰＳ１５０に起因する機能を指示および／または実行することができる。プロセッサ２０２は、汎用マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、ステートマシン、ゲート論理、ディスクリートハードウェアコンポーネント、専用ハードウェア有限ステートマシン、または情報の計算または他の操作を実行することができる任意の他の適切なエンティティのうちの１つ以上の任意の組合せで実装され得る。

プロセッサ２０２は、計算を実行することができる１つ以上のコア２０４（コア２０４ａ～コア２０４ｎとして示される）を含んでいる。プロセッサ２０２は、受信機のためのすべての計算が行われている複雑な集積回路とすることができる。本明細書で使用されるように、コア２０４は各々、プロセッサ２０２の１つの処理要素とすることができる。プロセッサ２０２は、本明細書で開示される方法に必要な並列処理を実行するために、複数のコア２０４を実装することができる。いくつかの実施形態では、プロセッサ２０２は、クラウドコンピューティングのように、複数のＣＰＵにわたって分散されてもよい。

デバイス２００は、プロセッサ２０２に動作可能に結合されたメモリ２０６をさらに含んでいてもよく、メモリ２０６は、読取り専用メモリ（ＲＯＭ）とランダムアクセスメモリ（ＲＡＭ）の両方を含み得、プロセッサ２０２に命令およびデータを提供する。メモリ２０６の一部は、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）も含み得る。プロセッサ２０２は、典型的に、メモリ２０６内に記憶されたプログラム命令に基づいて論理演算および算術演算を実行する。メモリ２０６内の命令は、本明細書で説明される方法を実装するために実行可能であってもよい。メモリ２０６は、リムーバブルメディアまたは複数の分散データベースをさらに含むことができる。

メモリ２０６は、ソフトウェアを記憶するための機械可読媒体も含み得る。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などと呼ばれるかどうかにかかわらず、任意のタイプの命令を意味するように広く解釈されるものとする。命令は、コード（例えば、ソースコードフォーマット、バイナリコードフォーマット、実行可能コードフォーマット、または任意の他の適切なコードフォーマット）を含み得る。命令は、プロセッサ２０２または１つ以上のコア２０４によって実行されると、デバイス２００（例えば、ＳＰＳ１５０）に、本明細書で説明する様々な機能を実行させる。

デバイス２００は、通信デバイス２００と遠隔地との間のデータの送信および受信を可能にするために、送信機２１０および受信機２１２も含み得る。そのような通信は、例えば、ネットワーク１２４を介して地上局１２０とＳＰＳ１５０との間で行われ得る。そのような通信は、無線であってもよく、または有線通信を介して行われてもよい。送信機２１０および受信機２１２は、トランシーバ２１４に組み合わせてもよい。トランシーバ２１４は、ネットワーク１２４に通信可能に結合することができる。いくつかの例では、トランシーバ２１４は、ネットワークインターフェースカード（ＮＩＣ）を含むことができ、またはその一部とすることができる。

デバイス２００は、ユーザインターフェース２２２をさらに含み得る。ユーザインターフェース２２２は、キーパッド、マイクロフォン、スピーカ、および／またはディスプレイを含み得る。ユーザインターフェース２２２は、デバイス２００のユーザに情報を伝達し、かつ／またはユーザから入力を受信する任意の要素または構成要素を含んでもよい。

本明細書で説明するデバイス２００の様々な構成要素は、バスシステム２２６によって一緒に結合され得る。バスシステム２２６は、例えば、データバス、ならびに、データバスに加えて、電力バス、制御信号バス、およびステータス信号バスを含み得る。いくつかの実施形態では、バスシステム２２６は、ネットワーク１２４に通信可能に結合することができる。ネットワーク１２４は、例えば、デバイス２００（例えば、プロセッサ２０２）と地上局１２０との間の通信リンクを提供することができる。当業者は、デバイス２００の構成要素が一緒に結合され得るか、または、分散処理のためのローカルエリアネットワークまたはワイドエリアネットワークなど、何らかの他のメカニズムを使用して、互いに入力を受け入れるか、もしくは提供し得ることを理解されよう。

図３は、図１のフィードフォワード信号処理のための方法の一実施形態の図示表現である。方法３００は、ＳＰＳ１５０が、ダウンリンク信号１３２（デジタルビットストリーム１３４）のデジタル化されたバージョンまたはデジタルサンプルを受信するときに行うことができる。方法３００を使用して、ＳＰＳ１５０は、信号１３２に含まれる情報をビット（サンプルイン、ビットアウト）として出力することができる。したがって、方法３００の例示的な利点は、高速データストリームの効率的なソフトウェア処理である。

ブロック３０５において、ＳＰＳ１５０は、（例えば、ネットワーク１２４を介して）デジタルビットストリーム１３４を取り込むか、そうでなければ受信することができる。ブロック３０５におけるデータ取り込みは、ネットワーク接続（例えば、Ｅｔｈｅｒｎｅｔ）からデジタルビットストリーム１３４データを受信することができる。

ブロック３１０において、データは、データスプリッタによって並列のデータストリームに分離され得る。いくつかの実施形態では、プロセッサ２０２は、ブロック３１０で必要とされるデータ分離機能を実行することができる。いくつかの他の実施形態では、別個のデータ分離構成要素（例えば、データスプリッタ）をデバイス２００（図２）に含めることができる。データを複数の並列ストリームに分離することにより、ダウンリンク信号１３２の並列処理を可能にすることができる。したがって、方法３００は、フィードフォワード処理を利用して、着信デジタル化信号データをより小さな断片に分け、次いで複数のコア２０４上で処理することを可能にすることができる。同相／直交（Ｉ／Ｑ）対で重複するパケットを形成するように、デジタルビットストリーム１３４を分離することができる。いくつかの実施形態では、「重複するパケット」は、連続するパケットが隣接するデータパケットと重複するデータパケットを含むことができる。いくつかの実施形態では、データパケットは、すべて同じ長さであってもよいが、重複していてもよい。データパケットの重複は、データパケットの先頭または末尾とすることができる。加えて、データパケットは、先行するデータパケットと後続するデータパケットの両方と重複し得る。また、データパケットは、異なる長さ（例えば、異なる量のデータ）を有することができる。したがって、処理ブロック３１５ａに送信された第１のパケットは、処理ブロック３１５ｂに送信された第２のパケットの特定のデータと重複するか、そうでなければ繰り返し得る。

パケット間の重複の量、または重複サイズは、プログラム可能であり、必要に応じて設定することができる。いくつかの例では、重複は、パケットサイズの１パーセント（１％）に設定することができる。この重複サイズは、必要に応じて増減することができる。例えば、重複サイズに影響を与え得る１つの特定のパラメータは、データストリーム１３４におけるシンボルレートの不確実性である。ほとんどの信号では、最悪の場合の不確実性は１％未満であり、したがって、１％ではほとんどの場合をカバーする。いくつかの他の実施形態では、重複は、必要に応じて、２％、３％、４％、５％、６％、７％、８％、９％、または１０％まで、またはその間で任意とすることができる。同様に、１％未満の重複を有することも可能である。データレートの不確実性が０．１％未満である場合、重複は０．１％以下であり得る。

プロセッサ２０２は、デジタルビットストリーム１３４上で単一命令複数データ（ＳＩＭＤ）処理を実施することができる。いくつかの例では、ＳＩＭＤは、単一のＣＰＵ命令上の単一のＣＰＵコア上で１６の浮動小数点演算を可能にする、５１２ビット（ＡＶＸ－５１２）を使用する高度ベクトル拡張を含むことができる。例えば、ＡＶＸ－５１２は、ＣＰＵ（例えば、ＣＰＵ２０２）で膨大な量のデータを処理することができる。例えば、プロセッサ２０２（およびデバイス２００）は、５００ＭＨｚ帯域幅データストリームを受信することができる。５００ＭＨｚの帯域幅は、１０ギガビットのＥｔｈｅｒｎｅｔリンクの一般に受け入れられている実際的な制限であるため、いくつかの点で重要である。Ｉ／Ｑ対のための８ビットサンプルで、パリティビットを含めて、５００ＭＨｚでデータをサンプリングすることは、１０ギガビットＥｔｈｅｒｎｅｔリンクを飽和させる可能性がある。５００ＭＨｚの例は、本開示を限定するものではない。１０ギガビットＥｔｈｅｒｎｅｔリンクよりも大きなデータパイプが可能である。加えて、任意の量のデータに対応するために、処理をｎ個の並列ブロック（例えば、ブロック３１５）に分離することができる。

ブロック３１５は、破線で示され、方法３００の処理ステップを示す。ブロック３１５は、複数の並列ステップ、すなわち、ブロック３１５ａ、３１５ｂ～３１５ｎで示されている。「並列」という用語は、本明細書では、処理ブロック３１５ａ～３１５ｎで同時に処理が行われることを説明するために使用される。処理されるパケットは、１つの処理ブロック３１５と別の処理ブロックとで異なる長さのものであってもよく、したがって、パケットの処理は、１つの処理ブロック３１５と次の処理ブロックが同じレートまたは速度を有してもよい。以下に述べるように、処理ブロック３１５のいくつかは、他のものよりも速くまたは遅く進む可能性がある。したがって、並列という用語は、処理ブロック３１５内の同時または並行処理に限定されないものとする。

本明細書で使用される処理ブロック３１５は、例えば、プロセッサ２０２によって実行される処理機能の集合を指し得る。デジタルビットストリーム１３４は、複数の並列処理ブロック３１５ａ、３１５ｂ…３１５ｎに送信されて、処理負荷をいくつかのコア２０４に分散させることができる。したがって、処理ブロック３１５ａ～３１５ｎの各々の処理は、コア２０４ａ～２０４ｎに関連付けることができる。必要とされる処理ブロック３１５の数は、処理されるデータの量に基づいて変わる。いくつかの実施形態では、処理ブロック３１５の数は、プロセッサ２０２内の論理コアの数によって制限することができる。いくつかの他の実施形態では、メモリ帯域幅の制約は、信号処理にボトルネックを引き起こす可能性がある。メモリ帯域幅は、プロセッサ（例えば、プロセッサ２０２）によってデータが半導体メモリ（例えば、メモリ２０６）から読み出されるか、または半導体メモリ（例えば、メモリ２０６）に記憶することができるレートを指すことができる。

いくつかの実施形態では、処理ブロック３１５の数は変わり得る。一般に、存在する処理ブロック３１５が少なければ少ないほど、プロセス全体に必要なコアの数を制限する方がよい。これにより、さらに、システムを、より安価に動作するより小さな仮想プライベートクラウド（ＶＰＣ）マシンに適合させることができる。ＶＰＣは、例えば、いくつかのＣＰＵを有するＳＰＳ１５０を含むことができる。いくつかの実施形態では、８つの処理ブロック３１５が、１０ギガビットＥｔｈｅｒｎｅｔリンクのために使用され得る。そのような実施形態は、順方向誤り訂正処理ブロックを含まなくてもよい。いくつかの他の実施形態では、必要とされる処理ブロック３１５の数に対する唯一の実際的な制限は、通信リンクのビットレートおよび帯域幅（例えば、パイプのサイズ）である。したがって、任意の数（ｎ）の処理ブロック３１５が可能である。しかし、いくつかの実施形態では、ＣＰＵ上で実行することができるスレッドの数またはプロセッサ２０２内のコア２０４の数に基づいて、処理ブロック３１５の数（ｎ）に対する実際的な制限が存在し得る。しかし、単一のＣＰＵ内で制限に達した場合、ＳＰＳ１５０（例えば、ＶＰＣ）内で一緒に複数のＣＰＵ（例えば、プロセッサ２０２）が処理を実行するための無制限の数のＣＰＵまたはコア２０４を有する。加えて、プロセッサ２０２は、必要に応じて新しい処理ブロック３１５を作成することができる。処理コア２０４は、スループットおよび効率のために必要に応じて、複数の分散プロセッサ（例えば、プロセッサ２０２）に分散させることができる。

処理ブロック３１５は、どの処理ブロック３１５ａ、３１５ｂ…３１５ｎが最も遅く（または最も速く）実行されるかは問題にならないように構成される。方法３００は、処理ブロック３１５にわたって処理負荷を共有することができ、したがって、個々の処理ブロック３１５におけるボトルネック問題によって引き起こされる任意の処理遅延を軽減することができる。例えば、処理ブロック３１５の個々のサブプロセス（以下の図４の説明を参照）は、等しいレートで実行または発生しなくてよい（例えば、いくつかは、他のものよりも速い）。したがって、例えば、方法４００（図４）のより大きなプロセスは、性能または処理時間の変動を考慮することができる。次いで、処理ブロック３１５は、着信データを処理するのに必要な回数だけ作成され得る。

いくつかの実施形態では、各処理ブロック３１５は、プロセッサ２０２によって実行される信号処理アルゴリズムの集合を表すことができる。本明細書で使用されるように、アルゴリズムは、所望の機能を実行する機能または方法ステップの最小の集合を指すことができる。本明細書では、複数の例示的なアルゴリズムが説明される。

方法３００の例示的な利点は、必要に応じて、より多くの処理ブロック３１５を作成する能力である。一般に、処理ブロック３１５は、ソフトウェアで実装することができ、したがって、所与のデータレートまたは処理負荷に適するように、必要に応じて作成または削除することができる。各処理ブロック３１５は、異なる受信波形（例えば、ダウンリンク信号１３２）および関連するデジタルビットストリーム１３４の必要性に適合するように再構成することができる。処理ブロックの２つの可能な構成を、図４および図５に関連して以下に説明する。

ブロック３２０において、複数の処理ブロック３１５からの処理済み信号データを再度組み合わせて、ダウンリンク信号１３４上で符号化および変調された元のデータを形成することができる。いくつかの実施形態では、プロセッサ２０２は、データ再結合器の機能を実行することができる。他の実施形態では、デバイス２００は、そのような機能を実行するための追加の構成要素を有することができる。各データパケットまたは処理されたデータブロックは、タイムスタンプを有することができる。データ再結合器（例えば、プロセッサ２０２）は、タイムスタンプに基づいてデータブロックを順序付けし、順序付けられたブロック間の位相を比較することができる。再結合器は、データストリームを再順序付けする隣接ブロックの位相をさらに調整することができる。いくつかの実施形態では、後続のデータブロックの位相は、前のデータブロックの位相と一致するように調整することができる。

ブロック３２５において、デバイス２００は、データを適切な受信機に出力することができる。いくつかの例では、そのような受信機は、１つ以上のミッションオペレーションセンターとすることができる。このデータは、ミッション依存（例えば、衛星の目的）とすることができ、とりわけ、気象データ、画像データ、およびＳＡＴＣＯＭペイロードデータを含むことができる。

図４は、図３の信号処理のための方法の一例のフローチャートである。方法４００が示されており、図３のブロック３１５ａ～３１５ｎの各々で行われるプロセスとして実施することができる。方法４００は、以下に説明するオフセット波形とは対照的に、標準的な波形処理に使用することができる。例えば、標準的な波形処理は、ビットをシンボルにマッピングし、次いで、シンボルを搬送波に変調する波形に使用することができる。標準波形の例には、バイナリ位相シフトキーイング（ＢＰＳＫ）、直交位相シフトキーイング（ＱＰＳＫ）、８ＰＳＫ、１６ＡＰＳＫ、３２ＡＰＳＫおよび６４ＡＰＳＫ、ならびに直交振幅変調（ＱＡＭ）波形がある。

ブロック４０５において、プロセッサ２０２（例えば、コア２０４のうちの１つ以上）は、受信されたデータパケット（例えば、デジタル化されたビットストリーム１３４またはデジタル化されたダウンリンク信号１３２のサンプル）に対してタイミングリカバリ誤差計算を実行することができる。タイミングリカバリ誤差計算は、マッチドフィルタを着信データストリーム（例えば、デジタル化されたビットストリーム１３４）に適切に整列させるために必要な位相情報を提供することができる。マッチフィルタは、時間領域で送信波形を一致させるために使用され、受信信号内のすべてのエネルギーを捕捉して、性能を最適化するために、タイミング誤差によって整列される。ブロック４０５のプロセスの一例を図６に関連して説明する。タイミングリカバリ誤差計算の結果は、３つのパラメータ、すなわち、１）度での開始位相、２）ヘルツ（Ｈｚ）での周波数調整、および３）Ｈｚ／秒でのドップラーレート調整を含むことができる。上記の単位は、例示的なものであり、本開示を限定するものではない。他の同等の単位も可能である。

ブロック４１０において、プロセッサ２０２（例えば、コア２０４のうちの１つ）は、内部で生成されたマッチフィルタを、変調器のそれぞれのマッチフィルタを用いて生成された受信サンプルに整列させるために、パケットに対してタイミングリカバリを実行することができる。整列は、ブロック４０５の計算に基づく。ブロック４１０の出力は、ブロック４０５で受信されたデータパケット内の同期された（例えば、時間補正された）シンボルである。

ブロック４１５において、プロセッサ２０２（例えば、コア２０４のうちの１つ）は、位相および周波数情報を決定するために、パケットに対してキャリアリカバリ誤差計算を実行することができる。ブロック４１５で実行される機能の一例のより詳細な説明を、図７に関連して以下に説明する。

ブロック４２０において、プロセッサ２０２（例えば、コア２０４のうちの１つ）は、ブロック４１５における計算に基づいて、パケットに対してキャリアリカバリを実行することができる。キャリアリカバリは、宇宙船（例えば、衛星１１０）からのダウンリンク信号１３２における未知の周波数、ドップラーレート、および位相オフセットを補償する。不確定性の２つの最も一般的な原因は、宇宙船の運動および宇宙船内の不完全な発振器からのドップラー効果である。プロセッサ２０２は、ブロック４１５からの位相、周波数、およびドップラーレート補正を適用して、ブロック４２０の出力においてダウンリンク信号１３２内の変調されたデータに対応する同期シンボルを形成することができる。

図５は、図３の信号処理のための方法（ブロック３１５ａ～３１５ｎの各々において行われるプロセス）の一実施形態のフローチャートである。方法５００は、方法４００（図４）と同様であり、いくつかのステップを組み合わせ、再構成することができる。方法５００は、オフセット波形処理に使用することができる。例えば、オフセット波形処理は、オフセット直交位相シフトキーイング（ＯＱＰＳＫ）、最小シフトキーイング（ＭＳＫ）、ガウス最小シフトキーイング（ＧＭＳＫ）、および整形オフセット直交位相シフト（ＳＯＱＰＳＫ）のような波形など、同相（Ｉ）チャネルと直交（Ｑ）チャネルとの間のオフセットまたはスタガを有する波形のために使用され得る。

ブロック５０５において、プロセッサ２０２は、パケットに対してタイミングおよびキャリアリカバリ誤差計算を実行することができる。タイミングリカバリ誤差計算およびキャリアリカバリ誤差計算は、ブロック４２０（図４）で実行されるものと同様である。しかし、方法５００では、キャリアリカバリは、シンボルのタイミングリカバリの前に実行される。方法４００への入力はデータサンプルであり、出力は補正された同期シンボルである。

ブロック５１０において、プロセッサ２０２は、ブロック５０５からの計算に基づいてキャリアリカバリ動作を実行することができる。ブロック５０５のサブステップについては、図８に関連して後述する。

ブロック５１５において、プロセッサ２０２は、ブロック５０５からの計算に基づいてタイミングリカバリ動作を実行することができる。

図６は、図４のブロック４０５のタイミングリカバリ誤差計算のための例示的な方法のフローチャートである。

ブロック６０５で、プロセッサ２０２は、当技術分野で知られているように、ガードナータイミング誤差検出器を着信データに適用してタイミング情報を作成することができる。別の実施形態では、着信サンプルストリームを１サンプルだけ遅延させることができる。次いで、遅延していないデータに、遅延したデータの共役を乗算（共役乗算）することができる。両方とも、利点および欠点を有するので、それは、実施され得るエンジニアリングトレードオフである。

ガードナータイミング誤差検出器と共役乗算の両方は、周波数領域においてタイミングスパイクをもたらすことができる。「タイミングスパイク」は、周波数領域において単一の周波数トーンとして現れる。タイミングスパイクは、サイクル、度、またはラジアンでの開始位相、Ｈｚでのタイミング周波数オフセット、およびＨｚ／秒でのタイミングドップラー推定を含むタイミング推定情報を含む。タイミングスパイクは、推定されたシンボルレートによってＤＣに混合され、次いで、フィルタリングされ、デシメートされて、信号対雑音比を改善して、位相、周波数、およびドップラーレート推定の精度を改善することができる。キャリア周波数およびシンボルレート推定値は、最初に獲得関数から導出される。キャリア周波数およびシンボルレート推定は、フィードフォワード誤りリカバリアルゴリズムと同様に計算される。以下のような２つの主な違いがある。１）デシメーションは、より広い周波数範囲が検出されることを可能にするためにはるかに小さく、２）位相アンラップおよび曲線適合計算は、ＦＦＴに置き換えられ、続いてピーク検索計算が行われる。初期推定値が導出されると、後に推定値が更新される（例えば、ブロック６３０内で）。

両方の方法は、キャリアの不確実性にかなり鈍感であるという利点を有し、したがって、キャリアリカバリの前に実行することができる。タイミングリカバリステップを最初に実行することの別の利点は、これが、サンプルレートをシンボルレートの約２倍（２ｘ）からシンボルレートのちょうど１倍まで低下させ、したがって、キャリアリカバリアルゴリズムが可能な限り低いレートで実行されることである。別の利点は、サンプルレートがここでは元のサンプルレートの半分であるので、キャリアリカバリループが次いで改善された信号対雑音比で動作できることである。

ブロック６１０で、プロセッサ２０２は、ブロック６０５で生成されたタイミングスパイクを、タイミング推定値またはシンボルレートの推定値と混合することができる。方法３００が開始されると、ダウンリンク信号１３２に関する特定の情報が知られていないことがある。したがって、ブロック６１０において、プロセッサ２０２は、シンボルレートの初期推定値を使用して、ブロック６０５からのタイミングスパイクと混合することができる。この推定値は、後述するように、後に更新される。このプロセスは、タイムスパイクをＤＣに混合することができるので、デシメーションフィルタによって容易にフィルタリングすることができる。ブロック６０５およびブロック６１０は、データパケット／データサンプルのタイミング誤差を提供することができる。

ブロック６１５において、プロセッサ２０２は、混合信号をデシメートして、サンプリングレートを低減することができる。タイミングスパイク（信号）内の電力は完全にフィルタを通過するが、雑音電力はデシメーションレートに比例して低減されるので、デシメーションは信号対雑音比を改善することができる。

ブロック６２０において、プロセッサ２０２は、デシメートされたサンプルに対して位相アンラップ計算を実行することができる。これは、位相アンラップの前に実行されるデシメートされた信号の位相計算を含むことができる。位相アンラップ計算は、データサンプルに関する連続位相情報を提供することができる。位相アンラップ計算は、位相がπ（円周率）から－πラジアンまたは－πからπラジアンのいずれかにラップするとき、位相を一緒にステッチする。この角度のアンラッピングは、曲線適合関数が、いかなる不連続性もなく位相信号上で実行されることを可能にする。これにより、プロセッサ２０２は、処理されたパケットのタイミングおよび位相に基づいて、復調された信号を再アセンブルすることができる。

ブロック６２５において、プロセッサ２０２は、ブロック６３０においてタイミング推定値を更新するために適用され得る位相、周波数、およびドップラーレートオフセット情報を決定するために曲線適合計算を実行することができる。一般に、曲線適合は、データサンプルの位相、周波数、およびドップラーレート情報、および最終的にはダウンリンク信号１３２の二次表現をもたらすことができる。例えば、二次方程式の場合、Ａｘ^２＋Ｂｘ＋Ｃであり、Ａはドップラーレート、Ｂは周波数、およびＣは位相を表す。方法６００の出力は、元々受信されたサンプルおよび関連するメタデータ（例えば、位相、周波数、およびドップラーレート情報）である。

位相アンラップおよび曲線適合計算をカルマンフィルタで置き換えて、位相、周波数、およびドップラーレート情報を取得することが可能である。

図７は、図４のブロック４１５に対するキャリアリカバリ誤差を決定するための方法の一例のフローチャートである。方法７００は、着信シンボル同期信号を適切に復調するための混合信号を作成するために、必要な位相、周波数、およびドップラーレート情報を計算するために使用され得る。

ブロック７０５において、着信信号は、変調タイプに基づいて、何乗かされ得る（例えば、ＢＰＳＫは２乗、ＱＰＳＫは４乗、８ＰＳＫは８乗）。信号を累乗することは、ｎが整数の場合、信号をｎ倍することであり得る。これは、本明細書では、信号の指数化とも呼ばれ得る。そのような計算の結果は、ブロック７１０においてキャリア推定値とＤＣに混合することができる、周波数領域におけるキャリアスパイク（例えば、連続波信号）である。推定値は、図６に関連して上述した獲得関数を使用して生成することができる。

ブロック７１５において、プロセッサ２０２は、上記のブロック６１５（図６）と同様に、混合信号をデシメートして、サンプリングレートを低減することができる。タイミングスパイク（信号）内の電力は完全にフィルタを通過するが、雑音電力はデシメーションレートに比例して低減されるので、デシメーションは信号対雑音比を改善することができる。

ブロック７２０において、プロセッサ２０２は、上記のブロック６２０（図６）と同様に、デシメートされたサンプルに対して位相アンラップ計算を実行することができる。

ブロック７２５において、プロセッサ２０２は、キャリアリカバリアルゴリズムを更新するために適用され得る位相、周波数、およびドップラーレートオフセット情報を決定するために曲線適合計算を実行することができる（図４のブロック４１５）。

ブロック７３０において、曲線適合を使用して、ブロック７１０のキャリア周波数推定値を更新（および改善）することができる。位相アンラップおよび曲線適合計算をカルマンフィルタで置き換えて、位相、周波数、およびドップラーレート情報を取得することが可能である。

図８は、図５のブロック５０５のタイミングおよびキャリアリカバリ誤差計算のための方法のフローチャートである。方法８００は、図５のブロック５０５で実行することができる。ＩレッグとＱレッグとの間にハーフシンボルスタガを有する波形の場合、タイミングおよびキャリアリカバリが一緒に実行される。いくつかのそのような波形は、例えば、ＯＱＰＳＫ、ＭＳＫ、およびＧＭＳＫを含むことができる。デジタル化されたビットストリーム１３４は、ブロック８０５で２乗（２の累乗）され得る。これにより、周波数領域に２つのスパイクが作成され得る。次いで、各スパイクは、キャリア周波数およびシンボルレートの合成推定値から作成される混合信号によって、０Ｈｚ付近で混合することができる。推定値は、図６に関連して上述した獲得関数を使用して生成することができる。

ブロック８１５において、両方の混合信号は、次いで、サンプリングレートを低減するためにデシメートされる。

ブロック８２０において、プロセッサ２０２は、６２０および７２０と同様に、両方の混合信号に対して位相アンラップ計算を実行することができる。

ブロック８２５において、プロセッサ２０２は、ブロック８２５で発生する曲線適合計算が２つあることを除いて、６２５および７２５と同様の曲線適合計算を実行することができる。

２つの曲線適合計算の合計は、キャリア位相および周波数推定値であり、差は、タイミング位相および周波数推定値である。ブロック６２５（図６）およびブロック７２５（図７）と同様に、曲線適合は、データサンプルの位相、周波数、およびドップラーレート情報、および最終的にはダウンリンク信号１３２の二次表現をもたらすことができる。例えば、二次方程式の場合、Ａｘ^２＋Ｂｘ＋Ｃであり、Ａはドップラーレート、Ｂは周波数、およびＣは位相を表す。方法８００の出力は、元々受信されたサンプルおよび関連するメタデータ（例えば、位相、周波数、およびドップラーレート情報）である。しかし、ブロック６２５およびブロック７２５とは異なり、システムは、キャリア推定値とタイミング推定値の両方のためのデータを出力することができ、したがって、ブロック８２５において、キャリアのためのＡｘ^２＋Ｂｘ＋ＣおよびタイミングのためのＡｘ^２＋Ｂｘ＋Ｃが存在する。

ブロック８３０において、この情報が更新され（ブロック６３０およびブロック７３０と同様）、図８に示す順序でキャリアリカバリおよびタイミングリカバリアルゴリズムに渡される。

添付の特許請求の範囲およびそれらの均等物は、本開示の範囲内になるような形または変更をカバーするためのものである。図に示される様々な構成要素は、これらに限定されないが、例えば、プロセッサ上のソフトウェアおよび／またはファームウェア、または専用ハードウェアとして実装されてもよい。また、上記で開示された特定の例示的な実施形態の特徴および属性は、追加の実施形態を形成するために異なる方法で組み合わせることができ、そのすべてが本開示の範囲内に入る。

上記の方法の説明およびプロセスフロー図は、単に例示的な例として提供されており、様々な実施形態の動作が提示された順序で実行されなければならないことを要求または暗示することを意図していない。当業者には理解されるように、上記の実施形態における動作の順序は、任意の順序で実行することができる。「その後」、「次いで」、「次に」などの単語は、動作の順序を限定することを意図するものではなく、これらの単語は、単に、方法の説明を通して読者を導くために使用される。さらに、例えば、冠詞「ａ」、「ａｎ」、または「ｔｈｅ」を使用する、単数形での請求項要素へのいかなる言及も、要素を単数形に限定するものとして解釈されないものとする。

本明細書で開示される実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、およびアルゴリズム動作は、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、および動作を、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定のアプリケーションおよびシステム全体に課される設計制約に依存する。当業者は、説明された機能を、特定のアプリケーションごとに様々な方法で実装することができるが、そのような実装決定は、本発明の概念の範囲からの逸脱を引き起こすものと解釈されないものとする。

本明細書で開示される様々な実施形態に関連して説明される様々な例示的な論理、論理ブロック、およびモジュールを実装するために使用されるハードウェアは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、受信機デバイスの組合せ、例えば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つ以上のマイクロプロセッサ、または任意の他のそのような構成として実装されてもよい。あるいは、いくつかの動作または方法は、所与の機能に特有の回路によって実行されてもよい。

１つ以上の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つ以上の命令またはコードとして、非一時的コンピュータ可読記憶媒体または非一時的プロセッサ可読記憶媒体上に記憶され得る。本明細書で開示される方法またはアルゴリズムの動作は、非一時的コンピュータ可読またはプロセッサ可読記憶媒体上に常駐し得るプロセッサ実行可能命令で実施することができる。非一時的コンピュータ可読またはプロセッサ可読記憶媒体は、コンピュータまたはプロセッサによってアクセスされ得る任意の記憶媒体であり得る。限定ではなく例として、そのような非一時的コンピュータ可読またはプロセッサ可読記憶媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、ＣＤ－ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る任意の他の媒体を含み得る。本明細書で使用されるディスクおよびディスクは、コンパクトディスク（ＣＤ）、レーザーディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスク、およびブルーレイディスクを含み、通常、ディスク（ｄｉｓｋｓ）は、磁気的にデータを再生し、ディスク（ｄｉｓｃｓ）はレーザで光学的にデータを再生する。上記の組合せも、非一時的コンピュータ可読媒体およびプロセッサ可読媒体の範囲内に含まれる。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込むことができる非一時的プロセッサ可読記憶媒体および／またはコンピュータ可読記憶媒体上のコードおよび／または命令の１つまたは任意の組合せまたはセットとして常駐し得る。

開示されたプロセス／フローチャートにおけるブロックの特定の順序または階層は、例示的なアプローチの例示であることが理解される。設計選好に基づいて、プロセス／フローチャート内のブロックの特定の順序または階層を再構成できることを理解されたい。また、一部のブロックを組み合わせてもよいし、省略してもよい。添付の方法クレームは、様々なブロックの要素をサンプル順序で提示し、提示された特定の順序または階層に限定されることを意味しない。

前述の説明は、当業者が本明細書で説明された様々な態様を実施することを可能にするために提供される。これらの態様に対する様々な修正は、当業者には容易に明らかであり、本明細書で定義される一般的な原理は、他の態様に適用され得る。

したがって、特許請求の範囲は、本明細書に示される態様に限定されることを意図するものではなく、言語の特許請求の範囲と一致する完全な範囲を与えられるものとし、単数形の要素への言及は、そのように明記されていない限り「唯一」を意味するものではなく、むしろ「１つ以上」を意味するものとする。

「例示的」という用語は、本明細書では「例、事例、または例示としての役割を果たす」ことを意味するために使用される。本明細書で「例示的」として説明される任意の態様は、必ずしも、他の態様よりも好ましい、または有利であると解釈されないものとする。特に明記しない限り、「いくつか」という用語は、１つ以上を指す。

Claims (20)

1. 通信信号を表すデジタルビットストリームを処理するための方法であって、前記方法は、
   １つ以上のプロセッサにおいて、前記デジタルビットストリームを複数のデータパケットに分割することであって、前記複数のデータパケットのうちのデータパケットの各々は、隣接するパケットからのデータの重複を含むことと、
   前記プロセッサ内の第１の処理ブロックにおいて、
   前記複数のデータパケットの第１の部分に対して、タイミングリカバリ動作を実行することと、
   前記複数のデータパケットの第１の部分に対して、タイミングリカバリ誤差計算を実行することと、
   前記複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行することと、
   前記複数のデータパケットの第１の部分に対して、キャリアリカバリ誤差計算を実行することと、
   前記複数のデータパケットの第１の部分と並列に、前記プロセッサ内の第２の処理ブロックにおいて、
   前記複数のデータパケットの第２の部分に対して、タイミングリカバリ動作を実行することと、
   前記複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行することと、
   前記複数のデータパケットの第２の部分に対して、キャリアリカバリ動作を実行することと、
   前記複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行することと、
   前記第１の部分および前記第２の部分のタイムスタンプに基づいて、前記第１の部分および前記第２の部分を順序付けすることと、
   順序付けられた第１の部分および第２の部分の間の位相を比較することと、
   比較された前記第１の部分の位相および前記第２の部分の位相を互いに一致するように調整することと、
   調整された第１の部分および第２の部分を組み合わせて前記デジタルビットストリームを復元することと、
   を含む、方法。
2. 前記隣接するパケットは、前記パケットの長さの１％だけ時間が重複する、請求項１に記載の方法。
3. 前記複数のデータパケットは、異なる長さを有する、請求項１に記載の方法。
4. 前記タイミングリカバリ動作は、前記第１の部分および前記第２の部分の同相および直交（Ｉ／Ｑ）データに関連付けられた位相オフセット情報を決定することを含む、請求項１に記載の方法。
5. 前記タイミングリカバリ動作は、
   ダウンリンク信号のサンプルとして重複するパケットを受信することであって、前記サンプルは、未知のシンボルレートおよび周波数を有することと、
   前記シンボルレートの推定値に基づいて、前記サンプルのタイミング誤差を決定することと、
   デシメーションフィルタによって前記サンプルをデシメートすることと、
   前記サンプルの位相、周波数、およびドップラーレートを決定することと、
   前記位相、周波数、およびドップラーレートに基づいて、前記サンプルをシンボルとして同期させることと、
   前記シンボルレートの推定値を更新することと、
   を含む、請求項１に記載の方法。
6. 前記キャリアリカバリ動作は、
   前記ダウンリンク信号の同期されたサンプルに関連付けられたシンボルを受信することと、
   前記ダウンリンク信号の周波数の推定値と、ｎが整数の場合、前記シンボルのｎ乗の積とに基づいて、前記シンボルのキャリア誤差を決定することと、
   デシメーションフィルタによって前記シンボルをデシメートすることと、
   前記シンボルの位相、周波数、およびドップラーレートを決定することと、
   前記周波数の推定値を更新することと、
   を含む、請求項５に記載の方法。
7. 前記キャリアリカバリ動作は、前記タイミングリカバリ動作の前に実行される、請求項１に記載の方法。
8. ダウンリンク信号のサンプルとして重複するパケットを受信することであって、前記サンプルは、未知のシンボルレートおよび周波数を有することと、
   前記シンボルレートの推定値、前記周波数の推定値、および前記サンプルの２乗に基づいて、前記サンプルのタイミング誤差を決定することと、
   デシメーションフィルタによって前記サンプルをデシメートすることと、
   前記サンプルの位相、周波数、およびドップラーレートを決定することと、
   前記位相、周波数、およびドップラーレートに基づいて、時間および周波数で前記サンプルを同期させることと、
   前記シンボルレートの推定値を更新することと、
   をさらに含む、請求項７に記載の方法。
9. 通信信号を表すデジタルビットストリームを処理するための命令を記憶するコンピュータ可読記憶媒体であって、前記命令は、１つ以上のプロセッサによって実行されると、前記１つ以上のプロセッサに、
   前記デジタルビットストリームを複数のデータパケットに分割することであって、前記複数のデータパケットのうちのデータパケットの各々は、隣接するパケットからのデータの重複を含むことと、
   前記１つ以上のプロセッサの第１の処理ブロックにおいて、
   前記複数のデータパケットの第１の部分に対して、タイミングリカバリ動作を実行することと、
   前記複数のデータパケットの第１の部分に対して、タイミングリカバリ誤差計算を実行することと、
   前記複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行することと、
   前記複数のデータパケットの第１の部分に対して、キャリアリカバリ誤差計算を実行することと、
   前記１つ以上のプロセッサの第２の処理ブロックにおいて、前記複数のデータパケットの第１の部分と並列に、
   前記複数のデータパケットの第２の部分に対して、タイミングリカバリ動作を実行することと、
   前記複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行することと、
   前記複数のデータパケットの第２の部分に対して、キャリアリカバリ動作を実行することと、
   前記複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行することと、
   前記第１の部分および前記第２の部分のタイムスタンプに基づいて、前記第１の部分および前記第２の部分を順序付けすることと、
   順序付けられた第１の部分および第２の部分の間の位相を比較することと、
   比較された前記第１の部分の位相および前記第２の部分の位相を互いに一致するように調整することと、
   調整された第１の部分および第２の部分を組み合わせて前記デジタルビットストリームを復元することと、
   を行わせる、コンピュータ可読記憶媒体。
10. 前記隣接するパケットは、前記パケットの長さの１％だけ時間が重複する、請求項９に記載のコンピュータ可読記憶媒体。
11. 前記複数のデータパケットは、異なる長さを有する、請求項９に記載のコンピュータ可読記憶媒体。
12. 前記タイミングリカバリ動作は、前記１つ以上のプロセッサに、前記第１の部分および前記第２の部分の同相および直交（Ｉ／Ｑ）データに関連付けられた位相オフセット情報をさらに決定させる命令を含む、請求項９に記載のコンピュータ可読記憶媒体。
13. 前記タイミングリカバリ動作は、前記１つ以上のプロセッサに、
    ダウンリンク信号のサンプルとして重複するパケットを受信することであって、前記サンプルは、未知のシンボルレートおよび周波数を有することと、
    前記シンボルレートの推定値に基づいて、前記サンプルのタイミング誤差を決定することと、
    デシメーションフィルタによって前記サンプルをデシメートすることと、
    前記サンプルの位相、周波数、およびドップラーレートを決定することと、
    前記位相、周波数、およびドップラーレートに基づいて、前記サンプルをシンボルとして同期させることと、
    前記シンボルレートの推定値を更新することと、
    をさらに行わせる命令を含む、請求項９に記載のコンピュータ可読記憶媒体。
14. 前記キャリアリカバリ動作は、前記１つ以上のプロセッサに、
    前記ダウンリンク信号の同期されたサンプルに関連付けられたシンボルを受信することと、
    前記ダウンリンク信号の周波数の推定値と、ｎが整数の場合、前記シンボルのｎ乗の積とに基づいて、前記シンボルのキャリア誤差を決定することと、
    デシメーションフィルタによって前記シンボルをデシメートすることと、
    前記シンボルの位相、周波数、およびドップラーレートを決定することと、
    前記周波数の推定値を更新することと、
    をさらに行わせる命令を含む、請求項１３に記載のコンピュータ可読記憶媒体。
15. 前記キャリアリカバリ動作は、前記タイミングリカバリ動作が実行される前に実行される、請求項９に記載のコンピュータ可読記憶媒体。
16. 前記１つ以上のプロセッサに、
    ダウンリンク信号のサンプルとして重複するパケットを受信することであって、前記サンプルは、未知のシンボルレートおよび周波数を有することと、
    前記シンボルレートの推定値、前記周波数の推定値、および前記サンプルの２乗に基づいて、前記サンプルのタイミング誤差を決定することと、
    デシメーションフィルタによって前記サンプルをデシメートすることと、
    前記サンプルの位相、周波数、およびドップラーレートを決定することと、
    前記位相、周波数、およびドップラーレートに基づいて、時間および周波数で前記サンプルを同期させることと、
    前記シンボルレートの推定値を更新することと、
    をさらに行わせる命令を含む、請求項１５に記載のコンピュータ可読記憶媒体。
17. 通信信号を表すデジタルビットストリームを処理するためのシステムであって、前記システムは、
    受信されたアナログ信号を前記デジタルビットストリームに変換するように動作可能なデジタイザと、
    複数の処理ブロックを有し、
    前記デジタルビットストリームを複数のデータパケットに分割することであって、前記複数のデータパケットのうちのデータパケットの各々は、隣接するパケットからのデータの重複を含むことと、
    前記複数の処理ブロックの第１の処理ブロックにおいて、
    前記複数のデータパケットの第１の部分に対して、タイミングリカバリ動作を実行することと、
    前記複数のデータパケットの第１の部分に対して、タイミングリカバリ誤差計算を実行することと、
    前記複数のデータパケットの第１の部分に対して、キャリアリカバリ動作を実行することと、
    前記複数のデータパケットの第１の部分に対して、キャリアリカバリ誤差計算を実行することと、
    前記複数の処理ブロックの第２の処理ブロックにおいて、前記複数のデータパケットの第１の部分と並列に、
    前記複数のデータパケットの第２の部分に対して、タイミングリカバリ動作を実行することと、
    前記複数のデータパケットの第２の部分に対して、タイミングリカバリ誤差計算を実行することと、
    前記複数のデータパケットの第２の部分に対して、キャリアリカバリ動作を実行することと、
    前記複数のデータパケットの第２の部分に対して、キャリアリカバリ誤差計算を実行することと、
    前記第１の部分および前記第２の部分のタイムスタンプに基づいて、前記第１の部分および前記第２の部分を順序付けすることと、
    順序付けられた第１の部分および第２の部分の間の位相を比較することと、
    比較された前記第１の部分の位相および前記第２の部分の位相を互いに一致するように調整することと、
    調整された第１の部分および第２の部分を組み合わせて前記デジタルビットストリームを復元することと、
    を行うように動作可能な１つ以上のプロセッサと、
    を含む、システム。
18. 前記タイミングリカバリ動作は、前記第１の部分および前記第２の部分の同相および直交（Ｉ／Ｑ）データに関連付けられた位相オフセット情報を決定することを含む、請求項１７に記載のシステム。
19. 前記タイミングリカバリ動作は、
    ダウンリンク信号のサンプルとして重複するパケットを受信することであって、前記サンプルは、未知のシンボルレートおよび周波数を有することと、
    前記シンボルレートの推定値に基づいて、前記サンプルのタイミング誤差を決定することと、
    デシメーションフィルタによって前記サンプルをデシメートすることと、
    前記サンプルの位相、周波数、およびドップラーレートを決定することと、
    前記位相、周波数、およびドップラーレートに基づいて、前記サンプルをシンボルとして同期させることと、
    前記シンボルレートの推定値を更新することと、
    を含む、請求項１７に記載のシステム。
20. 前記キャリアリカバリ動作は、
    前記ダウンリンク信号の同期されたサンプルに関連付けられたシンボルを受信することと、
    前記ダウンリンク信号の周波数の推定値と、ｎが整数の場合、前記シンボルのｎ乗の積とに基づいて、前記シンボルのキャリア誤差を決定することと、
    デシメーションフィルタによって前記シンボルをデシメートすることと、
    前記シンボルの位相、周波数、およびドップラーレートを決定することと、
    前記周波数の推定値を更新することと、
    を含む、請求項１９に記載のシステム。

Images