JP7468402B2 - サンプル作成方法 - Google Patents

サンプル作成方法 Download PDF

Info

Publication number
JP7468402B2
JP7468402B2 JP2021027657A JP2021027657A JP7468402B2 JP 7468402 B2 JP7468402 B2 JP 7468402B2 JP 2021027657 A JP2021027657 A JP 2021027657A JP 2021027657 A JP2021027657 A JP 2021027657A JP 7468402 B2 JP7468402 B2 JP 7468402B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
observation
resin material
sample
shielding plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021027657A
Other languages
English (en)
Other versions
JP2022129094A (ja
Inventor
崇史 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021027657A priority Critical patent/JP7468402B2/ja
Publication of JP2022129094A publication Critical patent/JP2022129094A/ja
Application granted granted Critical
Publication of JP7468402B2 publication Critical patent/JP7468402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)

Description

本開示は、樹脂パッケージの微細な観察箇所の解析前に行うサンプル作成方法に関する。
近年、半導体製品では低コスト化の要求により樹脂パッケージが急速に普及している。しかし、樹脂パッケージには、不純物による腐食、形成時の応力、動作時の発熱などにより界面剥がれ等の問題が発生する。デバイスの劣化が発生した際に、界面起因の劣化なのか、半導体そのものを原因とした劣化なのかの判別がつかなければ、樹脂材を含むデバイス全体の信頼性を改善できない。界面起因の劣化は樹脂材と半導体の界面において最大数μm程度の範囲にある。このような微細な劣化箇所をSEM、TEM、STEM等で解析する必要がある。
一般的な樹脂パッケージ半導体装置の解析方法では、薬液による溶解又はレーザによる灰化で樹脂材を除去し、開封を行う。しかし、解析すべき樹脂材と半導体チップの界面が、開封による影響を受け、最悪の場合には消失してしまう。
また、FIB(Focused Ion Beam)加工装置のみで加工し、SEM等の劣化解析を行う方法もある。しかし、樹脂材の深くに劣化箇所などの微細な観察箇所が存在するため、長時間をかけて広範囲かつデバイスの深くまでFIB加工をしなければならない。また、TEM、STEM解析を実施する場合、デバイスの深い位置から薄片試料を作成せねばならず、実質的に解析は不可能である。これらを解消する方法として、例えば半導体チップ裏面から機械研磨を行い、チップの薄板化を実施した後にFIB加工、イオンミリング等で観察箇所の断面を出し、SEM等で観察する方法がある(例えば、特許文献1参照)。
特開2009-288029号公報
しかし、機械研磨による応力が樹脂材と半導体チップの界面に影響を与える。従って、半導体が樹脂材より脱離する危険性がある。また、外部光による半導体の劣化を抑制するために樹脂材は不透明であるため、チップ厚みを測定することが出来ず、過剰に研磨してしまう危険性もある。また、最終的にデバイス中の観察箇所の樹脂界面をTEM、STEM等で解析する場合、FIB加工装置を用いて観察箇所を厚み数十~数百nmの薄片にしなければならない。薄片の縦横サイズが大きすぎるとたわみによる破損が発生するため、縦横20μm以下での切り出しが限界である。厚み数μmの界面部を含む断面を縦横20μm以下で切り出すには、チップ基板部分の厚みを10μm程度まで薄板化しなければならないが、機械研磨では10μm程度の精度で加工を行うのは非常に困難である。
また、観察箇所を光学観察又はX線透過観察で特定し、観察箇所を半分遮蔽板で覆った状態でArイオンを照射することで観察箇所の断面を切り出す方法もある。この方法は半導体チップにかかる応力が微小なため界面観察に適している。しかし、光学観察又はX線透過観察ができない数μm程度の微小リークなどの位置特定及び加工は困難である。また、広領域のイオンミリングにより掘り進めて観察箇所を探索する方法もあるが、探索の過程で観察箇所が消失する危険性がある。
以上のように樹脂材と半導体チップの界面にある最大数μmの微細な観察箇所の解析に従来のサンプル作成方法は適応できなかった。
本開示は、上述のような課題を解決するためになされたもので、その目的は樹脂材と半導体チップの界面にある微細な観察箇所の解析に適応できるサンプル作成方法を得るものである。
本開示に係るサンプル作成方法は、樹脂パッケージの樹脂材と半導体チップの上面との界面にある観察箇所を解析するためのサンプルを作成する方法において、前記樹脂材から露出した前記半導体チップの下面に密着し、平面視で前記観察箇所を覆いつつ前記観察箇所の周囲を覆わない遮蔽板を前記樹脂パッケージの下面に取り付ける工程と、前記遮蔽板を取り付けた前記樹脂パッケージの下面にイオンビームを照射して前記半導体チップの側面を前記樹脂材から露出させる工程と、前記遮蔽板を除去し、露出した前記半導体チップの側面に光学的測長機器の焦点を合わせて前記半導体チップの厚みを測定しながら前記イオンビームを照射して前記半導体チップを薄板化する工程とを備えることを特徴とする。
本開示では、遮蔽板で観察箇所を覆ってイオンミリングして半導体チップの側面を露出させ、光学的測長機器で厚みを測定しながら半導体チップを所望の厚みまで薄板化する。これにより、観察箇所が試料表面から半導体チップの薄板化を制御性良く実施することができる。また、加工応力の小さいイオンミリングで半導体チップを薄板化するため、樹脂パッケージの樹脂材と半導体チップの上面との界面にある観察箇所への応力の影響を抑えることができる。従って、本開示に係るサンプル作成方法は、樹脂材と半導体チップの界面にある微細な観察箇所の解析に適応できる。
劣化解析対象である樹脂パッケージを示す断面図である。 実施の形態に係るサンプル作成方法のフローチャートである。 実施の形態に係るサンプル作成方法を示す断面図である。 実施の形態に係るサンプル作成方法を示す断面図である。 実施の形態に係るサンプル作成方法を示す断面図である。 実施の形態に係るサンプル作成方法を示す断面図である。 実施の形態に係るサンプル作成方法を示す断面図である。 半導体チップを薄板化した樹脂パッケージを示す斜視図である。 半導体チップを薄板化した樹脂パッケージを示す側面図である。 半導体チップを薄板化した樹脂パッケージを示す下面図である。 作成したサンプルをSTEMで観察した結果を示す図である。
図1は、劣化解析対象である樹脂パッケージを示す断面図である。半導体チップ1が樹脂材2で覆われて樹脂パッケージ3が構成されている。半導体チップ1は、例えばGaN-HEMT(High Electron Mobility Transistor)チップである。半導体チップ1の下面に金属板4が設けられている。金属板4は金属フレーム又は裏面メタル等である。樹脂パッケージ3の下面において金属板4は樹脂材2から露出している。
半導体チップ1は上面に配線及び電極5と絶縁膜6を有する。樹脂パッケージ3の樹脂材2と半導体チップ1の上面との界面に、劣化箇所などの微細な観察箇所7が存在する。観察箇所7は最大数μm程度の範囲に存在する。
本実施の形態では、上記の樹脂パッケージを加工して、樹脂パッケージ3の樹脂材2と半導体チップ1の上面との界面にある観察箇所7をSEM、TEM又はSTEMを用いて解析するためのサンプルを作成する。図2は、実施の形態に係るサンプル作成方法のフローチャートである。図3から図7は、実施の形態に係るサンプル作成方法を示す断面図である。
まず、図3に示すように、機械研磨等により金属板4を除去して半導体チップ1の下面を露出させる。なお、金属板4が存在せず半導体チップ1の下面が露出した樹脂パッケージを用いてもよく、その場合には金属板4を除去する工程は省略できる。
次に、図4に示すように、遮蔽板8を樹脂パッケージ3の下面に取り付け、樹脂材2から露出した半導体チップ1の下面に密着させる(ステップS1)。ここで、遮蔽板8は、半導体チップ1の下面に対して垂直方向から見た平面視で、観察箇所7を覆いつつ観察箇所7の周囲を覆わないように配置する。遮蔽板8の端部は、樹脂材2と半導体チップ1の側面の1つの境界に配置されているが、当該境界よりも半導体チップ1の内側に配置されていてもよい。例えば、矩形の半導体チップ1の最低1辺の側面が露出するように遮蔽板8を取り付ける場合は、遮蔽板8は矩形のものが望ましい。なお、観察箇所7の特定が必要な場合は、光学観察、OBIRCH(Optical Beam Induced Resistance CHange)、発光解析、又は発熱解析等の公知の特定方法を用いる。
次に、樹脂パッケージ3をイオンミリング装置に入れる。イオンミリング装置は、半導体チップ1の厚みを測定する光学的測長機器9と、イオンミリングによる飛散物から光学的測長機器9を保護するために透明体10とを有する。遮蔽板8を取り付けた樹脂パッケージ3の下面にイオンビーム11を照射して樹脂材2をイオンミリングして、半導体チップ1の側面を樹脂材2から露出させる(ステップS2)。これにより、半導体チップ1の側面からチップ厚みが測定可能となる。図5に示すように、半導体チップ1の側面を観察し(ステップS3)、チップ側面からチップ厚みが測定可能な状態になっていれば本工程を完了する(ステップS4)。チップ側面の観察には、イオンミリング装置からチップを取り出して光学観察又はSEM観察などを用いるか、又は、光学的測長機器9を用いる。
なお、必ずしも半導体チップ1の側面全体が露出する必要はなく、チップ側面からチップ厚みが測定可能な状態になっていればよい。また、遮蔽板8で遮蔽されていない領域がイオンビーム11により完全に除去される必要はない。イオンビーム11の加速電圧、加工時間は加工する材質に応じて適宜調整する。観察箇所7は遮蔽板8で覆われているためイオンミリングされない。
次に、図6に示すように、遮蔽板8を除去し、樹脂パッケージ3の下面にイオンビーム11を照射して半導体チップ1を薄板化する(ステップS5)。この際に、露出した半導体チップ1の側面に光学的測長機器9の焦点を合わせて半導体チップ1の厚みを測定しながらイオンミリングを実施する。イオンビーム11の加速電圧、照射ビーム中心位置は観察対象の半導体チップ1の形状、材質に応じて適宜調整する。
図7に示すように半導体チップ1の厚みを測定し(ステップS6)、所望の厚みに達した時点でイオンビーム11を停止する(ステップS7)。なお、TEM又はSTEMの解析を実施する場合には薄片試料を作成する必要があるため、半導体チップ1を概ね10μm程度の厚みまで薄板化する必要がある。
光学的測長機器9は、例えば対物レンズ、接眼レンズ、CCDセンサのような電子的な撮像素子を用いる機器である。この場合、レンズ倍率だけではなく撮像素子の画素数、画素サイズにも光学的測長機器9の分解能が依存する。チップを薄板化する工程で所望の厚みに達したか否かを判定する必要があるため、光学的測長機器9は半導体チップ1の側面に焦点を合わせた際に十分な分解能を有する必要がある。そして、加工したサンプルをTEM観察する場合、縦横~10μmの薄片試料を作成する必要がある。最終的なチップ厚さが厚すぎるとTEM観察を実施する薄片試料が自重でたわむ、ハンドリングで破損するなどの問題がある。従って、チップ側面部を観察した時に数μmの段差を認識する必要がある。このため、光学的測長機器9は数μmの分解能を有することが必要である。
図8は、半導体チップを薄板化した樹脂パッケージを示す斜視図である。図9は、半導体チップを薄板化した樹脂パッケージを示す側面図である。図10は、半導体チップを薄板化した樹脂パッケージを示す下面図である。薄板化した半導体チップ1の下面からFIB加工等を行って観察箇所7を図8のI-IIに沿って断面加工する。さらに薄片加工を行うことで観察箇所を解析するためのサンプルを作成することができる。
図11は、作成したサンプルをSTEMで観察した結果を示す図である。観察箇所7の特定はOBIRCHによって実施した。樹脂材2と半導体チップ1の界面がSEMとSTEMの両方法で観察可能であることがわかる。
ここで、樹脂材2と半導体チップ1の界面にある最大数μmの微細な観察箇所を解析するためのサンプル作成方法は以下の3つの要件を満たす必要がある。
(1)樹脂材と半導体チップの界面への応力等の影響を最小限に抑えること。
(2)劣化箇所などの微細な観察箇所が試料表面から最大10μm程度の位置になるよう制御された厚み方向への加工が可能なこと。
(3)空間分解能数μm程度で断面解析及びTEM、STEM解析するための薄片試料の作成が可能であること。
これに対して、本実施の形態では、遮蔽板8で観察箇所7を覆ってイオンミリングして半導体チップ1の側面を露出させ、光学的測長機器9で厚みを測定しながら半導体チップ1を所望の厚みまで薄板化する。これにより、観察箇所7が試料表面から最大10μm程度の位置になるように半導体チップ1の薄板化を制御性良く実施することができる。また、加工応力の小さいイオンミリングで半導体チップ1を薄板化するため、樹脂パッケージ3の樹脂材2と半導体チップ1の上面との界面にある観察箇所7への応力の影響を抑えることができる。そして、薄板化した半導体チップ1の下面からFIB加工等を行って観察箇所7を断面加工する。これより、空間分解能数μm程度で断面解析及びTEM、STEM解析するための薄片試料の作成が可能である。
よって、本実施の形態に係るサンプル作成方法は、樹脂材と半導体チップの界面にある微細な観察箇所の解析に適応できる。
1 半導体チップ、2 樹脂材、3 樹脂パッケージ、7 観察箇所、8 遮蔽板、9 光学的測長機器、11 イオンビーム

Claims (2)

  1. 樹脂パッケージの樹脂材と半導体チップの上面との界面にある観察箇所を解析するためのサンプルを作成する方法において、
    前記樹脂材から露出した前記半導体チップの下面に密着し、平面視で前記観察箇所を覆いつつ前記観察箇所の周囲を覆わない遮蔽板を前記樹脂パッケージの下面に取り付ける工程と、
    前記遮蔽板を取り付けた前記樹脂パッケージの下面にイオンビームを照射して前記半導体チップの側面を前記樹脂材から露出させる工程と、
    前記遮蔽板を除去し、露出した前記半導体チップの側面に光学的測長機器の焦点を合わせて前記半導体チップの厚みを測定しながら前記イオンビームを照射して前記半導体チップを薄板化する工程とを備えることを特徴とするサンプル作成方法。
  2. 薄板化した前記半導体チップの前記観察箇所を断面加工する工程を更に備えることを特徴とする請求項1に記載のサンプル作成方法。
JP2021027657A 2021-02-24 2021-02-24 サンプル作成方法 Active JP7468402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021027657A JP7468402B2 (ja) 2021-02-24 2021-02-24 サンプル作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021027657A JP7468402B2 (ja) 2021-02-24 2021-02-24 サンプル作成方法

Publications (2)

Publication Number Publication Date
JP2022129094A JP2022129094A (ja) 2022-09-05
JP7468402B2 true JP7468402B2 (ja) 2024-04-16

Family

ID=83150521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021027657A Active JP7468402B2 (ja) 2021-02-24 2021-02-24 サンプル作成方法

Country Status (1)

Country Link
JP (1) JP7468402B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288029A (ja) 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2010230665A (ja) 2009-03-05 2010-10-14 Jeol Ltd イオンビームを用いた試料断面作製装置及び作製方法
JP2015109263A (ja) 2013-10-24 2015-06-11 株式会社日立ハイテクサイエンス 断面加工方法、断面加工装置
WO2019224993A1 (ja) 2018-05-25 2019-11-28 三菱電機株式会社 透過型電子顕微鏡試料の作製方法
JP2020085548A (ja) 2018-11-20 2020-06-04 日本電子株式会社 イオンビーム加工装置による断面試料作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288029A (ja) 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2010230665A (ja) 2009-03-05 2010-10-14 Jeol Ltd イオンビームを用いた試料断面作製装置及び作製方法
JP2015109263A (ja) 2013-10-24 2015-06-11 株式会社日立ハイテクサイエンス 断面加工方法、断面加工装置
WO2019224993A1 (ja) 2018-05-25 2019-11-28 三菱電機株式会社 透過型電子顕微鏡試料の作製方法
US20210102872A1 (en) 2018-05-25 2021-04-08 Mitsubishi Electric Corporation Method of producing test-sample for transmission electron microscope
JP2020085548A (ja) 2018-11-20 2020-06-04 日本電子株式会社 イオンビーム加工装置による断面試料作製方法

Also Published As

Publication number Publication date
JP2022129094A (ja) 2022-09-05

Similar Documents

Publication Publication Date Title
TWI676203B (zh) 針對自動s/tem擷取及計量學而使用已知形狀的層狀物之型樣匹配
CN104008956B (zh) 用于倒装芯片器件的开封方法
JP5711204B2 (ja) サンプル抽出および取り扱いのための方法および装置
JP6356397B2 (ja) 基板の外位置分析システムおよび方法
CN102062710B (zh) 一种透射电子显微镜观测样品制备方法
JP2012073069A (ja) 半導体デバイス基板の欠陥部観察用試料の作製方法
WO2012157160A1 (ja) 欠陥レビュー装置
CN116298810B (zh) 一种高阶芯片的失效分析方法
CN104155156A (zh) Tem平面样品的制备方法
JP2013114854A (ja) 試料観察装置及びマーキング方法
JP2004022318A (ja) 透過型電子顕微鏡装置および試料解析方法
JP7468402B2 (ja) サンプル作成方法
US7682844B2 (en) Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method
CN104792585B (zh) 一种tem样品的制备方法
JP4091060B2 (ja) ウエハ検査加工装置およびウエハ検査加工方法
KR102495078B1 (ko) 결함 분석
TWI240422B (en) Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof
US20080171448A1 (en) System and method for selectively etching an integrated circuit
JP2007033461A (ja) ウエハ検査装置
JP2013246001A (ja) 荷電粒子線装置及び試料作成方法
KR100826763B1 (ko) 반도체 버티컬 분석 시편 제작 방법 및 이를 이용한 분석방법
EP3070731A1 (en) Pattern matching using a lamella of known shape for automated s/tem acquisition and metrology
CN113871313A (zh) 芯片的检测***及检测方法
JP2912745B2 (ja) 半導体装置の故障解析方法
JP2009110978A (ja) イオンビーム装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150