JP7451188B2 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP7451188B2
JP7451188B2 JP2020009839A JP2020009839A JP7451188B2 JP 7451188 B2 JP7451188 B2 JP 7451188B2 JP 2020009839 A JP2020009839 A JP 2020009839A JP 2020009839 A JP2020009839 A JP 2020009839A JP 7451188 B2 JP7451188 B2 JP 7451188B2
Authority
JP
Japan
Prior art keywords
pixel electrode
lines
photoelectric conversion
voltage
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020009839A
Other languages
English (en)
Other versions
JP2021118417A (ja
Inventor
峰樹 田岡
敬 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2020009839A priority Critical patent/JP7451188B2/ja
Priority to US17/018,265 priority patent/US11451728B2/en
Priority to KR1020200139351A priority patent/KR20210095788A/ko
Publication of JP2021118417A publication Critical patent/JP2021118417A/ja
Application granted granted Critical
Publication of JP7451188B2 publication Critical patent/JP7451188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、イメージセンサに関する。
デジタルカメラ（Ｄｉｇｉｔａｌ Ｃａｍｅｒａ）等で用いられる光電変換部材は、シリコン（Ｓｉｌｉｃｏｎ）を単一材料として用いて発展してきた。しかしながら、シリコンを単一材料として用いると、バンドギャップ（Ｂａｎｄ Ｇａｐ）が固定となり、かつ、表面にしか色フィルタ（Ｆｉｌｔｅｒ）を構成することができないため、赤色の画素、緑色の画素、及び、青色の画素を面方向に配列する以外に、単板でカラー撮像を行うことが困難である。以下、赤色を「Ｒｅｄ」、緑色を「Ｇｒｅｅｎ」、青色を「Ｂｌｕｅ」と称する場合がある。
また、上記のような光電変換部材を用いて、より高解像度の被写体を撮像すると、輝度モアレ（Ｍｏｉｒｅ）や色モアレが発生してしまう場合がある。そのため、輝度モアレや色モアレを抑制するために、撮像装置に光学ローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）を搭載する必要が生じる。しかしながら、撮像装置に光学ローパスフィルタを搭載すると、解像度が低下してしまう。
そこで、特許文献１では、Ｂｌｕｅの画素及びＲｅｄの画素を配列したシリコン膜を半導体製造工程により形成し、形成したシリコン膜の上層に、Ｇｒｅｅｎ波長を吸収する有機光電膜（Ｏｒｇａｎｉｃ Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｃｏｎｖｅｒｓｉｏｎ Ｆｉｌｍ）を配置するという光電変換部材の製造方法が開示されている。特許文献１に記載された光電変換部材では、当該光電変換部材の全面にＧｒｅｅｎの波長を吸収する画素が存在するため、理論的に輝度モアレが発生せず、色モアレも大幅に抑制することができる。
特許第４７００９４７号公報
しかしながら、特許文献１に記載された光電変換部材を用いてＧｒｅｅｎの光電変換を行った場合には、シリコンに比べて有機材料の応答が遅いため、強い光を受光後に急激に消灯した場合に、Ｇｒｅｅｎ画素だけが残像となって残るという問題が発生する。
本発明は、上記問題に鑑みてなされたものであり、高画質でかつ応答特性の高いイメージセンサ（Ｉｍａｇｅ Ｓｅｎｓｏｒ）を提供する。
本発明にかかるイメージセンサは、基板と、基板上に形成され、光電変換を行う有機光電膜と、前記基板と前記有機光電膜との間に配置された複数の画素電極であって、前記基板の上面に平行な面内において、第１方向及び前記第１方向に交差する第２方向にマトリックス状に並んで配置された複数の前記画素電極と、前記基板に形成され、前記第１方向にライン状に並んだ複数の前記画素電極を含む画素電極ラインにおける各画素電極から画素情報を読み出すとともに、前記画素電極ラインにおける前記各画素電極に前記光電変換を行わせるオン電圧または前記光電変換を停止させるオフ電圧を印加する駆動回路と、を備え、前記駆動回路は、複数の前記画素電極ラインのうち、前記画素情報を読み出す読み出しラインを、前記第２方向における一方側に走査するタイミングに同期して、前記オン電圧を印加する前記画素電極ラインを含んだ光電変換オン領域を前記一方側に走査する。
また、前記駆動回路は、光電変換オン領域以外の前記画素電極ラインに前記オフ電圧を印加する。
さらに、前記駆動回路は、前記読み出しラインよりも前記第２方向における他方側の前記画素電極ラインに前記オフ電圧を印加する。
前記光電変換オン領域は、複数の前記画素電極ラインを含む。
また、前記光電変換オン領域は、前記読み出しラインと、前記読み出しラインよりも前記一方側に配置された前記画素電極ラインと、を含む。
さらに、前記光電変換オン領域に含まれた前記画素電極ラインのライン数は、前記オン電圧が印加される露光時間に基づいて設定される。
前記駆動回路は、前記読み出しラインとして１ラインの前記画素電極ラインを走査するタイミングに同期して、前記光電変換オン領域を、前記一方側に１ライン移動させる。
また、前記駆動回路は、前記読み出しラインとして複数ラインの前記画素電極ラインを走査するタイミングに同期して、前記光電変換オン領域を、前記一方側に複数ライン移動させる。
さらに、前記駆動回路は、前記画素情報としてのキャリアを蓄積する浮遊拡散容量部を有し、前記オン電圧が印加される露光時間は、前記浮遊拡散容量部の容量に基づいて設定される。
前記露光時間は、前記有機光電膜を照射する光の照度に基づいて設定される。
また、前記駆動回路は、前記各画素電極に形成され、前記各画素電極から前記画素情報を読み出す読み出し回路と、前記各画素電極ラインに形成され、前記各画素電極ラインにおける画素電極に前記オン電圧及び前記オフ電圧を印加するバイアス回路とを有する。
さらに、前記有機光電膜上に形成された光電膜電極をさらに備え、前記バイアス回路は、前記光電膜電極を、前記画素電極に対してプラスの電位となるように、前記画素電極に前記オン電圧を印加し、前記画素電極を、前記光電膜電極に対してプラスの電位となるように、前記画素電極に前記オフ電圧を印加する。
本発明により、高画質でかつ応答特性の高いイメージセンサを提供することができる。
実施形態に係るイメージセンサを例示した上面図である。 実施形態に係るイメージセンサを例示した断面図である。 実施形態に係るイメージセンサを例示した回路図である。 実施形態に係るイメージセンサにおいて、有機光電膜にオン電圧及びオフ電圧を印加させる駆動パターンを例示したグラフであり、横軸は、時間を示し、縦軸は、電圧を示す。 比較例に係るイメージセンサにおいて、有機光電膜にオン電圧を印加させる駆動パターンを例示したグラフであり、横軸は、時間を示し、縦軸は、電圧を示す。 実施形態に係るイメージセンサの動作を例示した図である。 実施形態に係るイメージセンサの動作を例示した図である。 実施形態に係るイメージセンサの動作を例示した図である。 実施形態に係るイメージセンサにおいて、光の露光時間と有機光電膜中の残存キャリアの推移を例示したグラフであり、横軸は、時間を示し、縦軸は、キャリアの残存量を示す。 比較例に係るイメージセンサにおいて、光の露光時間と有機光電膜２０中の残存キャリアの推移を例示したグラフであり、横軸は、時間を示し、縦軸は、キャリアの残存量を示す。 実施形態に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に１ライン走査するタイミングに同期して、５ラインの画素電極ラインを含む光電変換オン領域を－Ｙ軸方向側に１ライン走査する動作を例示した図である。 実施形態の変形例に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に２ライン走査するタイミングに同期して、６ラインの画素電極ラインを含む光電変換オン領域を－Ｙ軸方向側に２ライン走査する動作を例示した図である。 実施形態の変形例に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に４ライン走査するタイミングに同期して、８ラインの画素電極ラインを含む光電変換オン領域を－Ｙ軸方向側に４ライン走査する動作を例示した図である。 実施形態の変形例に係るイメージセンサにおいて、１ＥＡ／４Ｌｉｎｅの場合の残留キャリア及び光電変換オン領域を例示したグラフであり、横軸は、時間を示し、縦軸は、残留キャリア数を示す。 実施形態の変形例に係るイメージセンサにおいて、１ＥＡ／４Ｌｉｎｅの場合の残留キャリア及び残留キャリア数に影響を及ぼす期間を例示したグラフであり、横軸は、時間を示し、縦軸は、残留キャリア数を示す。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（実施形態）
以下、実施形態に係るイメージセンサを説明する。まず、イメージセンサの構成を説明する。その後、イメージセンサの動作を説明する。そして、変形例として、回路規模を削減するイメージセンサを説明する。
＜イメージセンサの構成＞
図１は、実施形態に係るイメージセンサを例示した上面図である。図２は、実施形態に係るイメージセンサを例示した断面図である。図３は、実施形態に係るイメージセンサを例示した回路図である。図１～図３に示すように、イメージセンサ１は、基板１０、有機光電膜２０、光電膜電極３０、画素電極４０、駆動回路５０、制御部６０を備えている。図１では、有機光電膜２０及び光電膜電極３０を省いた上面図を示している。以下で、各構成を説明する。
＜基板＞
基板１０は、例えば、半導体基板である。基板１０は、シリコン（Ｓｉｌｉｃｏｎ）を含むシリコン基板が望ましい。基板１０がシリコン基板の場合には、基板１０において、赤色（Ｒｅｄ）の光及び青色（Ｂｌｕｅ）の光の光電変換を行う画素が形成されてもよい。なお、基板１０は、シリコン基板に限らず、他の半導体材料を含んだ基板でもよい。
＜有機光電膜＞
有機光電膜２０は、基板１０上に形成されている。有機光電膜２０は、いわゆるベタ膜として、基板１０上に一体的に形成されている。有機光電膜２０は、例えば、有機半導体（ｏｒｇａｎｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含む。有機光電膜２０の厚さは、例えば、数百ｎｍである。有機光電膜２０は、光電変換を行う。例えば、有機光電膜２０は、緑色（Ｇｒｅｅｎ）の光の光電変換を行う。有機光電膜２０は、光電膜電極３０と複数の画素電極４０とに挟まれている。有機光電膜２０において、一つの画素電極４０と光電膜電極３０との間の部分は画素に対応する。
＜光電膜電極＞
光電膜電極３０は、有機光電膜２０上に形成されている。光電膜電極３０は、いわゆるベタ膜として、有機光電膜２０上に一体的に形成されている。光電膜電極３０は、複数の画素電極４０と有機光電膜２０を介して対向している。光電膜電極３０は、複数の画素に共通であり、同じ電位である。例えば、光電膜電極３０には、電源５４によって光電変換を行う電圧ＶＯＰＦ＿Ｏｎが印加されている。光電膜電極３０は、例えば、透明電極である。光電膜電極３０は、例えば、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、以下、ＩＴＯと呼ぶ。）を含んでいる。
＜画素電極＞
画素電極４０は、基板１０と有機光電膜２０との間において、基板１０上に複数配置されている。画素電極４０は、例えば、ＩＴＯを含んでいる。シリコン基板を基板１０とし、シリコン基板でも光電変換を行う場合には、画素電極４０は、ＩＴＯ等の透明電極が望ましい。なお、画素電極４０は、ＩＴＯ以外の材料を含んでもよい。
図１では、図が煩雑にならないように、いくつかの画素電極４０に符号を付し、それ以外の画素電極４０の符号を省略している。複数の画素電極４０は、基板１０の上面に平行な面内において、第１方向及び第１方向に交差する第２方向にマトリックス状に並んで配置されている。
ここで、イメージセンサ１の説明の便宜のために、ＸＹＺ直交座標軸系を導入する。基板１０の上面に直交する方向をＺ軸方向とする。＋Ｚ軸方向を上方とし、－Ｚ軸方向を下方とする。Ｚ軸に直交する面をＸＹ面とする。例えば、複数の画素電極４０は、基板１０の上面に、Ｘ軸方向及びＹ軸方向にマトリックス状に並んで配置されている。なお、ＸＹＺ直交座標軸系で示した上方及び下方は、説明の便宜上のものであり、実際のイメージセンサ１の各構成が配置される向きを示したものではない。
複数の画素電極４０は、例えば、１～２μｍのピッチで配置されている。画素電極４０は、各画素に設けられている。画素電極４０は、有機光電膜２０への光電変換用の電圧の印加と、各画素からの画素情報を読み出す機能とを有している。画素情報は、例えば、電荷等のキャリアである。有機光電膜２０で発生したキャリアは、画素電極４０を介して、駆動回路５０によって出力される。
図１に示すように、画素電極ライン４１は、Ｘ軸方向にライン状に並んだ複数の画素電極４０を含む。画素電極ライン４１は、Ｙ軸方向に複数本並んでいる。画素電極ライン４１がＹ軸方向に並ぶ複数の本数を、複数のライン数とも呼ぶ。図１では、図が煩雑にならないように、いくつかの画素電極ライン４１に符号を付し、それ以外の画素電極ライン４１の符号を省略している。
画素情報を読み出す場合には、画素電極ライン４１における各画素電極４０から画素情報が読み出される。画素情報を読み出す画素電極ライン４１は、例えば、１ラインの画素電極ライン４１である。画素情報を読み出す画素電極ライン４１を読み出しラインと呼ぶ。図１では、読み出しラインは、点線で囲んで示されている。本実施形態のイメージセンサ１は、読み出しラインを－Ｙ軸方向に１ラインずつ走査する。
有機光電膜２０を用いた光電変換を行う場合には、例えば、Ｙ軸方向に並んだ所定のライン数の画素電極ライン４１における各画素電極４０に光電変換を行わせるオン電圧を印加させる。図１では、オン電圧を印加させる所定のライン数の画素電極ライン４１として、３ラインの画素電極ライン４１を一点鎖線で囲んで示している。
オン電圧を印加させる所定のライン数の画素電極ライン４１を光電変換オン領域と呼ぶ。光電変換オン領域は、複数の画素電極ライン４１を含んでもよい。光電変換オン領域は、読み出しラインと、読み出しラインよりも－Ｙ軸方向側に配置された画素電極ライン４１とを含む。光電変換オン領域のオン電圧が印加された画素電極４０と、光電膜電極３０との間の有機光電膜２０は、光電変換を行う。
本実施形態のイメージセンサ１は、光電変換オン領域を－Ｙ軸方向に走査する。例えば、読み出しラインを－Ｙ軸方向に走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向に走査する。具体的には、イメージセンサ１は、光電変換を行う画素電極ライン４１を、画素情報の読み出しタイミングに合わせて走査させる。
一方、有機光電膜２０における光電変換を停止させる場合には、画素電極ライン４１における各画素電極４０に光電変換を停止させるオフ電圧を印加させる。図１では、一点鎖線で囲んでいない画素電極ライン４１にはオフ電圧が印加されている。すなわち、光電変換オン領域以外の画素電極ライン４１にはオフ電圧が印加されている。例えば、読み出しラインよりも＋Ｙ軸方向側の画素電極ライン４１にはオフ電圧が印加されている。オフ電圧が印加された画素電極４０と、光電膜電極３０との間の有機光電膜２０は、光電変換を停止する。
＜駆動回路＞
駆動回路５０は、基板１０に形成されている。駆動回路５０は、画素電極ライン４１における各画素電極４０から画素情報を読み出す。例えば、駆動回路５０は、各画素電極４０から画素情報を読み出す読み出しラインを－Ｙ軸方向に走査しながら、読み出しラインにおける各画素情報を読み出す。
また、駆動回路５０は、画素電極ライン４１における各画素電極４０に光電変換を行わせるオン電圧または光電変換を停止させるオフ電圧を印加させる。具体的には、駆動回路５０は、光電変換オン領域の画素電極ライン４１にオン電圧を印加し、光電変換オン領域以外の画素電極ライン４１にオフ電圧を印加する。
駆動回路５０は、複数の画素電極ライン４１のうち、読み出しラインを－Ｙ軸方向に走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向に走査する。したがって、駆動回路５０は、読み出しラインよりも＋Ｙ軸方向側の画素電極ライン４１にオフ電圧を印加する。
図３に示すように、有機光電膜２０は、光電膜電極３０と画素電極４０との間に配置されている。光電膜電極３０には、電圧ＶＡが印加されている。画素電極４０には、電圧ＶＢが印加されている。有機光電膜２０を備えたイメージセンサ１では、通常、正孔読み出しが行われる。よって、光電変換が行われている場合には、光電膜電極３０の電圧ＶＡは、画素電極４０の電圧ＶＢに対して、プラスの電位が印加される。
例えば、各画素電極ライン４１において、時間Ｔｓｅｃのみ光電変換が行われるように、光電膜電極３０の電圧は、画素電極４０の電圧に対してプラスの電位となる。光電変換が行われる時間Ｔｓｅｃ、すなわち、画素電極４０に光電変換を行うオン電圧が印加される時間Ｔｓｅｃを露光時間と呼ぶ。露光時間Ｔｓｅｃは、後述するように、画素情報としてのキャリアを蓄積する浮遊拡散（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）容量部の容量に基づいて設定される。露光時間Ｔｓｅｃ以外の期間において、画素電極４０には、光電変換を停止させるオフ電圧が印加される。
駆動回路５０は、読み出し回路５１及びバイアス回路５２を有している。読み出し回路５１は、各画素電極４０に形成されている。読み出し回路５１は、各画素電極４０から画素情報を読み出す。読み出し回路５１は、例えば、浮遊拡散容量部ＦＤ、トランジスタＴＲ１、トランジスタＴＲ２、トランジスタＴＲ３を含んでいる。トランジスタＴＲ１、トランジスタＴＲ２、トランジスタＴＲ３は、例えば、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）である。
浮遊拡散容量部ＦＤの一端は、画素電極４０に接続されている。浮遊拡散容量部ＦＤの他端は、接地されている。これにより、浮遊拡散容量部ＦＤは、画素における有機光電膜２０に形成されたキャリアを蓄積することができる。
トランジスタＴＲ１の一端は、電源に接続されている。トランジスタＴＲ１の他端は、浮遊拡散容量部ＦＤの一端に接続されている。非露光時、すなわち、光電変換を停止中には、トランジスタＴＲ１をオンにする。よって、非露光時に、バイアス回路５２によって浮遊拡散容量部ＦＤに蓄積されたキャリアを、電源に導くことができる。一方、露光時には、トランジスタＴＲ１をオフにし、有機光電膜２０に形成されたキャリアを浮遊拡散容量部ＦＤに蓄積する。
なお、非露光時から露光時に遷移した直後のわずかの間に、非露光時に浮遊拡散容量部ＦＤに蓄積されたキャリアを、トランジスタＴＲ１を介して電源に導くことにより、浮遊拡散容量部ＦＤを空にする。その後、トランジスタＴＲ１をオフにして露光する。このように、トランジスタＴＲ１は、リセット（Ｒｅｓｅｔ）トランジスタの機能を有する。
トランジスタＴＲ２の一端は、電源に接続されている。トランジスタＴＲ２の他端は、トランジスタＴＲ３の一端に接続されている。トランジスタＴＲ２のゲートは、浮遊拡散容量部ＦＤの一端に接続されている。よって、露光時に光電変換によって形成された電荷に応じて、信号を出力することができる。トランジスタＴＲ２は、増幅トランジスタの機能を有する。
トランジスタＴＲ３の一端は、トランジスタＴＲ２の他端に接続されている。トランジスタＴＲ３の他端は、出力端子に接続されている。よって、トランジスタＴＲ３をオンにすることにより、画素情報を出力端子から取り出すことができる。トランジスタＴＲ３は、選択（Ｓｅｒｅｃｔ）トランジスタの機能を有する。
バイアス回路５２は、各画素電極ライン４１に形成されている。バイアス回路５２は、例えば、電圧可変電源５３を含む。電圧可変電源５３の一端は、画素電極ライン４１における各画素電極４０に接続されている。電圧可変電源５３の他端は、接地されている。バイアス回路５２は、各画素電極ライン４１における画素電極４０に光電変換を行わせるオン電圧及び光電変換を停止させるオフ電圧を印加する。
バイアス回路５２は、光電膜電極３０を、画素電極４０に対してプラスの電位となるように、画素電極４０にオン電圧を印加する。また、バイアス回路５２は、画素電極４０を、光電膜電極３０に対してプラスの電位となるように、画素電極４０にオフ電圧を印加する。このように、駆動回路５０は、各画素電極ライン４１に有機光電膜２０の光電変換機能をオンまたはオフする電圧印加機構として、バイアス回路５２を搭載している。
図４は、実施形態に係るイメージセンサにおいて、有機光電膜にオン電圧及びオフ電圧を印加させる駆動パターン（Ｐａｔｔｅｒｎ）を例示したグラフであり、横軸は、時間を示し、縦軸は、電圧を示す。図５は、比較例に係るイメージセンサにおいて、有機光電膜にオン電圧を印加させる駆動パターンを例示したグラフであり、横軸は、時間を示し、縦軸は、電圧を示す。
図４に示すように、電圧ＶＯＰＦ＿Ｏｎは、有機光電膜２０が光電変換を効率的に行える電圧であり、電圧ＶＯＰＦ＿Ｏｆｆは、有機光電膜２０の光電変換が停止する電圧である。図４の電圧の極性は、ダイオード（Ｄｉｏｄｅ）動作時の順方向を基準としている。有機光電膜２０は、逆方向電界をかけることで光電変換が促進される。太陽電池と同様の光電変換機能を有し、電界がかかっていない状態でも光電変換が発生する。このため、通常動作時と逆の電圧、つまり、ダイオードの順方向電圧を印加することにより、光電変換が停止する。よって、電圧ＶＯＰＦ＿Ｏｎと電圧ＶＯＰＦ＿Ｏｆｆとでは、一般的に電圧の極性が異なる。
露光時間Ｔｓｅｃは、各画素電極ライン４１にオン電圧が印加される時間を示す。露光時間Ｔｓｅｃは、浮遊拡散容量部ＦＤの容量に基づいて設定される。また、露光時間Ｔｓｅｃは、有機光電膜２０を照射する光の照度または光量に基づいて設定される。例えば、露光時間Ｔｓｅｃは、有機光電膜２０において形成されたキャリアを蓄積する浮遊拡散容量部ＦＤが飽和に至るまでの時間及び光量から計算される。露光時間Ｔｓｅｃは、以下の式（１）が示すように、イメージセンサ１の感度（Ｅ）、レンズの明るさ（Ｆ）、光量（Ｓ）に反比例し、浮遊拡散容量部ＦＤの容量（Ｃ）に比例する。ここで、ｋは、一定値である。
Ｔｓｅｃ＝ｋ×Ｃ÷（Ｆ×Ｅ×Ｓ） （１）
本実施形態のイメージセンサ１において、露光及び光電変換を行う場合には、バイアス回路５２が出力する電圧ＶＦＤは、０のままである。これにより、有機光電膜２０には、電源５４の電圧ＶＯＰＦ＿Ｏｎの電圧が印加され、光電変換が行われる。光電変換を行わない場合には、有機光電膜２０に電圧ＶＯＰＦ＿Ｏｆｆに相当する電圧を印加する必要がある。光電膜電極３０には電圧ＶＯＰＦ＿Ｏｎの絶対値に相当する正の電圧が印加されている。このため、有機光電膜２０に順方向電圧である電圧ＶＯＰＦ＿Ｏｆｆを印加するためには、バイアス回路５２が出力する電圧ＶＦＤを電圧ＶＯＰＦ＿Ｏｆｆ－電圧ＶＯＰＦ＿Ｏｎとする。
光電変換を行わない期間には、有機光電膜２０には順方向電圧がかかることになり、比較的大きな暗電流が流れることになる。このため、トランジスタＴＲ１をオンとし、この電流を全て電源に流すことで対応する。
図５に示すように、比較例においては、読み出しラインを－Ｙ軸方向に走査するタイミングによらず、一定の電圧ＶＯＰＦ＿Ｏｎが印加される。このため、露光に必要のない期間も光電変換が行われている。露光に必要のない期間に光電変換で生成されたキャリアは、通常、トランジスタＴＲ１を介して、電源側に導かれる。しかしながら、有機光電膜２０の反応速度は、シリコン等の単結晶に比較して遅い。このため、キャリアが有機光電膜２０中に残り、キャリアの読み出し時に追加のキャリアとして出力されてしまう。よって、有機光電膜２０中に残ったキャリアは、イメージセンサ１の画質に悪影響を及ぼす。具体的には、動画像のボケや残像といった形で現れる。
これに対して、本実施形態では、露光時間Ｔｓｅｃ以外では、有機光電膜２０に光電変換を停止させるオフ電圧を印加する。よって、露光時間Ｔｓｅｃ以外では、有機光電膜２０中のキャリアの形成は抑制されるので、キャリアが有機光電膜２０中に残り、画素のキャリアの読み出し時に追加のキャリアとして出力されることを抑制することができる。よって、残像やボケの少ない鮮明な動画像の撮影を実現することができる。
＜制御部＞
制御部６０は、駆動回路５０の動作を制御する。例えば、制御部６０は、タイミングコントローラを含み、駆動回路５０に対して、所定のタイミングで、画素電極ライン４１における各画素電極４０から画素情報を読み出すとともに、画素電極ライン４１における各画素電極４０にオン電圧またはオフ電圧を印加させるように制御する。
＜イメージセンサの動作＞
次に、本実施形態に係るイメージセンサ１の動作を説明する。図６～図８は、実施形態に係るイメージセンサの動作を例示した図である。本実施形態のイメージセンサ１は、動作の過程で、オン電圧が印加された画素電極ライン４１及びオフ電圧が印加された画素電極ライン４１を含んでいる。そして、オン電圧が印加された画素電極ライン４１を含む光電変換オン領域は、読み出しラインの－Ｙ軸方向のスキャンに同期して、－Ｙ軸方向にスクロールするように移動する。そこで、図１及び図６～図８に示す特定の画素電極ライン４１ａ（上から５ライン目）に着目して、イメージセンサ１の動作を説明する。
図１及び図４に示すように、時間ＴＯｆｆにおいて、画素電極ライン４１ａは、光電変換オン領域に含まれていない。よって、画素電極ライン４１ａに対応する有機光電膜２０には、電圧ＶＯＰＦ＿Ｏｆｆが印加されるように、バイアス回路５２は、画素電極ライン４１ａに電圧ＶＦＤ＝電圧ＶＯＰＦ＿Ｏｆｆ－電圧ＶＯＰＦ＿Ｏｎの電圧を印加する。
次に、図６及び図４に示すように、時間ＴＯｎにおいて、駆動回路５０は、読み出しラインを－Ｙ軸方向に１ライン分走査させて、画素電極４０から画素情報を読み出す。また、駆動回路５０は、読み出しラインの走査に同期させて、光電変換オン領域を－Ｙ軸方向に１ライン分走査させる。そうすると、画素電極ライン４１ａは、光電変換オン領域に含まれるようになる。したがって、画素電極ライン４１ａに対応する有機光電膜２０には、電圧ＶＯＰＦ＿Ｏｎが印加されるように、バイアス回路５２は、画素電極ライン４１ａにオン電圧を印加する。具体的には、バイアス回路５２は、オン電圧として、電圧ＶＦＤ＝０を印加する。
次に、図７及び図４に示すように、時間ＴＲｅａｄにおいて、駆動回路５０は、読み出しラインを－Ｙ軸方向に１ライン分走査させて、画素電極ライン４１ａから画素情報を読み出す。具体的には、画素電極ライン４１ａにおける各画素電極４０に対応するトランジスタＴＲ３のゲートをオンにして、画素電極４０を介して画素情報を読み出す。この時点で、画素電極ライン４１ａの各画素は、必要な露光を完了している必要がある。このため、図６に示すように、駆動回路５０は、読み出しラインよりも－Ｙ軸方向側の画素電極ライン４１に光電変換を行わせている。例えば、読み出しラインから－Ｙ軸方向側に２ライン分の画素電極ライン４１にオン電圧を印加する。すなわち、光電変換オン領域は、読み出しライン及び読み出しラインから－Ｙ軸方向側に２ライン分の画素電極ライン４１を含んでいる。
各画素電極ライン４１の読み出し期間は、露光時間よりも非常に短い。一方、露光時間は、０．１ｍｓｅｃ～３０ｍｓｅｃ程度である。よって、上述のように、読み出し期間に至る前から予め露光する。具体的には、読み出しラインよりもスキャン方向である－Ｙ軸方向側の複数の画素電極ライン４１に跨って光電変換が行われる。
露光時間Ｔｓｅｃに相当するライン数（Ｌ）は、フレームレート（Ｆｒａｍｅ Ｒａｔｅ）（Ｆ）、画面全体のライン数（Ｌｆ）、露光時間（Ｔｓｅｃ）により、以下の（２）式のように決定される。
Ｌ＝Ｔｓｅｃ×Ｆ×Ｌｆ （２）
このように、オン電圧を印加する画素電極ライン４１のライン数Ｌ、すなわち、光電変換オン領域に含まれる画素電極ライン４１のライン数Ｌは、画素電極ライン４１における画素電極４０にオン電圧が印加される露光時間Ｔｓｅｃに基づいて設定される。
次に、図８及び図４に示すように、画素電極ライン４１ａは、光電変換オン領域から外れる。具体的には、画素電極ライン４１ａは、読み出しラインよりも＋Ｙ軸方向側に位置する。よって、画素電極ライン４１ａに対応する有機光電膜２０には、電圧ＶＯＰＦ＿Ｏｆｆが印加されるように、バイアス回路５２は、画素電極ライン４１ａに電圧ＶＦＤ＝電圧ＶＯＰＦ＿Ｏｆｆ－電圧ＶＯＰＦ＿Ｏｎの電圧を印加する。このように、駆動回路５０は、画素情報を読み出す画素電極ライン４１よりも＋Ｙ軸方向側の画素電極ライン４１にオフ電圧を印加する。
図９は、実施形態に係るイメージセンサにおいて、光の露光時間と有機光電膜２０中の残存キャリアの推移を例示したグラフであり、横軸は、時間を示し、縦軸は、キャリアの残存量を示す。図１０は、比較例に係るイメージセンサにおいて、光の露光時間と有機光電膜２０中の残存キャリアの推移を例示したグラフであり、横軸は、時間を示し、縦軸は、キャリアの残存量を示す。
図９及び図１０に示すように、有機光電膜２０では、応答性がシリコン等の単結晶半導体に比較して遅い。よって、光電変換の結果、生じたキャリアが即時的に出力されない。出力されないキャリアは、残存キャリアとして残存する。そして、残存キャリアは時間の経過とともに減少する。このことは、有機光電膜２０に照射した光を消灯した際に残存キャリアという形で現れる。図９の本実施形態では、必要最低限の時間だけ露光している。すなわち、照度、浮遊拡散容量部ＦＤの容量等により設定された露光時間Ｔｓｅｃだけ露光される。これにより、残存キャリアの減少は、比較例より早い。
これに対して、図１０の比較例では、図９の本実施形態よりも露光時間が長い。例えば、比較例の残存キャリアの減少挙動ｒｅＢ（Ｔ）は、本実施形態の残存キャリアの減少挙動ｒｅＡ（Ｔ）を複数（ｎ＝０、１、・・・ｎ）総和したものとなっている。よって、比較例において、照射した光を消灯した際の残存キャリアは、本実施形態において消灯した際の残留キャリアよりも多い。これにより、残留キャリアが出力される時間も長くなる。
このような残存キャリアは、画像では、残像やボケとして現れる。このため、残存キャリアは、できるだけ少なくすることが求められる。本実施形態では、読み出しラインのスキャンに同期させて、有機光電膜２０に対して、光電変換を行うオン電圧及び光電変換を停止させるオフ電圧を印加する。よって、必要な時間だけ露光されるので、残存キャリアを低減することができる。
また、有機光電膜２０では、高輝度ほど、残留キャリアが増加するという特徴がある。そして、輝度及び露光時間は、発生キャリア数と正の相関を有している。よって、暗い場所における撮影では、低輝度のため、長時間露光でも残存電子を少なくすることができる。一方、明るい場所における撮影では、高輝度のため、残存キャリアの発生は多くなるが、短時間の露光であれば、残存キャリアを少なくすることができる。
比較例のイメージセンサでは、常時光電変換を行うため、有機光電膜２０に常時オン電圧が印加されている。このため、短時間の露光は、構造上困難である。一方、本実施形態のイメージセンサ１は、上述したように、短時間の露光を実現する構成となっているので、高輝度の撮影でも、高画質でかつ応答特性を向上させることができる。
下記表１は、実施形態に係るイメージセンサにおいて、（２）式を用いて算出した露光時間Ｔｓｅｃに相当するライン数を例示した表である。
表１に示すように、曇天午前１０時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、２５０００（ｌｘ）、８０（μｓ）及び１０ラインである。曇天昼太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、３２０００（ｌｘ）、６３（μｓ）及び８ラインである。晴天午後３時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、３５０００（ｌｘ）、５７（μｓ）及び７ラインである。晴天午前１０時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、６５０００（ｌｘ）、３１（μｓ）及び４ラインである。晴天昼太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、１０００００（ｌｘ）、２０（μｓ）及び３ラインである。雪山昼の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、２０００００（ｌｘ）、１０（μｓ）及び２ラインである。
Figure 0007451188000001
このように、照度及び浮遊拡散容量部ＦＤの容量等から算出した露光時間Ｔｓｅｃ及びオン電圧を印加するライン数を設定することにより、高輝度でも、短時間の露光とすることができ、高画質でかつ応答特性の高いイメージセンサ１とすることができる。
＜変形例＞
本実施形態のイメージセンサ１において、駆動回路５０は、読み出しラインとして、１ラインの画素電極ライン４１を－Ｙ軸方側に走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向側に１ライン移動させている。これに対して、変形例のイメージセンサ１では、駆動回路５０は、読み出しラインとして、複数ラインの画素電極ライン４１を－Ｙ軸方側に走査するタイミングに同期して、光電変換オン領域を、－Ｙ軸方向側に複数ライン移動させる。まず、実施形態と同様の１ＥＡ／１Ｌｉｎｅの動作を説明した後で、変形例の１ＥＡ／２Ｌｉｎｅ及び１ＥＡ／４Ｌｉｎｅの動作を説明する。
＜１ＥＡ／１Ｌｉｎｅ＞
図１１は、実施形態に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方向側に１ライン走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向側に１ライン走査する動作を例示した図である。この動作を、１ＥＡ／１Ｌｉｎｅと呼ぶ。図１１に示すように、光電変換オン領域は、５ラインの画素電極ライン４１を含んでいる。黒色の太線は、オフ電圧が印加された画素電極ライン４１を示す。グレーの太線は、オン電圧が印加された画素電極ライン４１を示す。点線は、読み出しラインを示す。以下、図１２及び図１３も同様である。
駆動回路５０は、－Ｙ軸方向に読み出しラインを走査させて、各画素電極４０から画素情報を読み出す。例えば、図に示すＮｏ１～Ｎｏ５の画素電極ライン４１から画素情報を読み出す。その際、駆動回路５０は、－Ｙ軸方向に読み出しラインを１ライン走査させるタイミングに同期させて、光電変換オン領域を－Ｙ軸方向側に１ライン走査している。
例えば、読み出しラインがＮｏ１の画素電極ライン４１の場合には、光電変換オン領域は、Ｎｏ１～Ｎｏ５の画素電極ライン４１を含む。読み出しラインを１ライン走査させて、読み出しラインがＮｏ２の画素電極ライン４１の場合には、光電変換オン領域は、Ｎｏ２～Ｎｏ６の画素電極ライン４１を含む。同様に、読み出しラインを１ラインずつ走査させて、読み出しラインがＮｏ３、Ｎｏ４及びＮｏ５の画素電極ライン４１の場合には、光電変換オン領域は、それぞれ、Ｎｏ３～Ｎｏ７、Ｎｏ４～Ｎｏ８及びＮｏ５～Ｎｏ９の画素電極ライン４１を含む。
＜１ＥＡ／２Ｌｉｎｅ＞
図１２は、実施形態の変形例に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に２ライン走査するタイミングに同期して、６ラインの画素電極ライン４１を含む光電変換オン領域を－Ｙ軸方向側に２ライン走査する動作を例示した図である。この動作を、１ＥＡ／２Ｌｉｎｅと呼ぶ。図１２に示すように、光電変換オン領域は、６ラインの画素電極ライン４１を含んでいる。
駆動回路５０は、－Ｙ軸方向に読み出しラインを走査させて、各画素電極４０から画素情報を読み出す。例えば、図に示すＮｏ１～Ｎｏ５の画素電極ライン４１から画素情報を読み出す。その際、駆動回路５０は、－Ｙ軸方向に読み出しラインを２ライン走査させるタイミングに同期させて、光電変換オン領域を－Ｙ軸方向側に２ライン走査している。
例えば、読み出しラインがＮｏ１の画素電極ライン４１の場合には、光電変換オン領域は、Ｎｏ１～Ｎｏ６の画素電極ライン４１を含む。しかしながら、１ＥＡ／２Ｌｉｎｅの動作の場合には、読み出しラインを１ライン走査させて、読み出しラインがＮｏ２の画素電極ライン４１の場合にも、光電変換オン領域は、Ｎｏ１～Ｎｏ６の画素電極ライン４１を含んだままである。
そして、読み出しラインを１ライン走査させて、読み出しラインがＮｏ３の画素電極ライン４１の場合には、光電変換オン領域は、２ライン－Ｙ軸方向側に移動して、Ｎｏ３～Ｎｏ８の画素電極ライン４１を含むようになる。次に、読み出しラインを１ライン走査させて、読み出しラインがＮｏ４の画素電極ライン４１の場合には、光電変換オン領域は、Ｎｏ３～Ｎｏ８の画素電極ライン４１を含んだままである。
そして、読み出しラインを１ライン走査させて、読み出しラインがＮｏ５の画素電極ライン４１の場合には、光電変換オン領域は、２ライン－Ｙ軸方向側に移動して、Ｎｏ５～Ｎｏ１０の画素電極ライン４１を含むようになる。
このように、１ＥＡ／２Ｌｉｎｅの動作の場合には、駆動回路５０は、読み出しラインの２ライン目を走査するタイミングで、光電変換オン領域を２ライン分走査させている。
＜１ＥＡ／４Ｌｉｎｅ＞
図１３は、実施形態の変形例に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に４ライン走査するタイミングに同期して、８ラインの画素電極ライン４１を含む光電変換オン領域を－Ｙ軸方向側に４ライン走査する動作を例示した図である。この動作を、１ＥＡ／４Ｌｉｎｅと呼ぶ。図１３に示すように、光電変換オン領域は、８ラインの画素電極ライン４１を含んでいる。
駆動回路５０は、－Ｙ軸方向に読み出しラインを走査させて、各画素電極４０から画素情報を読み出す。例えば、図に示すＮｏ１～Ｎｏ５の画素電極ライン４１から画素情報を読み出す。その際、駆動回路５０は、－Ｙ軸方向に読み出しラインを４ライン走査させるタイミングに同期させて、光電変換オン領域を－Ｙ軸方向側に４ライン走査している。
例えば、読み出しラインがＮｏ１の画素電極ライン４１の場合には、光電変換オン領域は、Ｎｏ１～Ｎｏ８の画素電極ライン４１を含む。また、読み出しラインを１ライン走査させて、読み出しラインがＮｏ２の画素電極ライン４１の場合にも、光電変換オン領域は、Ｎｏ１～Ｎｏ８の画素電極ライン４１を含んだままである。さらに、読み出しラインを１ライン走査させて、読み出しラインがＮｏ３の画素電極ライン４１の場合にも、光電変換オン領域は、Ｎｏ１～Ｎｏ８の画素電極ライン４１を含んだままである。また、読み出しラインを１ライン走査させて、読み出しラインがＮｏ４の画素電極ライン４１の場合にも、光電変換オン領域は、Ｎｏ１～Ｎｏ８の画素電極ライン４１を含んだままである。
そして、読み出しラインを１ライン走査させて、読み出しラインがＮｏ５の画素電極ライン４１の場合には、光電変換オン領域は、４ライン－Ｙ軸方向側に移動して、Ｎｏ５～Ｎｏ１２の画素電極ライン４１を含むようになる。
このように、１ＥＡ／４Ｌｉｎｅの動作の場合には、駆動回路５０は、読み出しラインの４ライン目を走査するタイミングで、光電変換オン領域を４ライン分走査させている。
変形例における１ＥＡ／２Ｌｉｎｅ及び１ＥＡ／４Ｌｉｎｅの動作では、駆動回路５０は、読み出しラインを－Ｙ軸方側に複数ライン走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向側に複数ライン走査している。読み出しラインの走査タイミングに同期させる画素電極ライン４１を複数ラインとすることにより、バイアス回路５２の搭載数を低減することができ、回路規模を抑制することができる。
図１４は、実施形態の変形例に係るイメージセンサにおいて、１ＥＡ／４Ｌｉｎｅの場合の残留キャリア及び光電変換オン領域を例示したグラフであり、横軸は、時間を示し、縦軸は、残留キャリア数を示す。１段目～４段目は、それぞれ、Ｎｏ１～Ｎｏ４の画素電極ライン４１における残留キャリア数を示す。図１５は、実施形態の変形例に係るイメージセンサにおいて、１ＥＡ／４Ｌｉｎｅの場合の残留キャリア及び残留キャリア数に影響を及ぼす期間を例示したグラフであり、横軸は、時間を示し、縦軸は、残留キャリア数を示す。１段目～４段目は、それぞれ、Ｎｏ１～Ｎｏ４の画素電極ラインにおける残留キャリア数を示す。
図１４に示すように、１ＥＡ／４Ｌｉｎｅの場合には、読み出しラインがＮｏ１～Ｎｏ４の画素電極ライン４１を走査する間、光電変換オン領域は移動しない。画素情報を読み出された後で、光電変換オン領域における各画素電極ライン４１の残留キャリアは減少する。
図１５に示すように、１ＥＡ／４Ｌｉｎｅの場合には、Ｎｏ１よりもＮｏ４の方が残留キャリアに影響を及ぼす期間が長くなる。よって、１ＥＡ／４Ｌｉｎｅの場合には、１ＥＡ／１Ｌｉｎｅの場合に比べて、残留キャリアの影響が大きくなる。しかしながら、その影響は、全画素電極ライン４１にオン電圧を印加する比較例に比べれば格段に小さい。よって、変形例における回路規模削減の効果は、残留キャリアの影響よりも有利である。
下記の表２は、実施形態の変形例に係るイメージセンサにおいて、読み出しラインを－Ｙ軸方側に複数ライン走査するタイミングに同期して、光電変換オン領域を－Ｙ軸方向側に走査する場合の残留キャリア数に影響する光電変換期間の最小値及び最大値を例示した表である。
表２に示すように、曇天午前１０時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、２５０００（ｌｘ）、８０（μｓ）及び１０ラインである。そして、バイアス回路５２の搭載比率Ｐ、すなわち、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも１０ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、１１ライン、１３ライン及び１７ラインである。ここで、最小値は、６０ｆｐｓ時のライン数Ｌと同じライン数であり、最大値は、Ｌ＋Ｐ－１である。
曇天昼太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、３２０００（ｌｘ）、６３（μｓ）及び８ラインである。そして、バイアス回路５２の搭載比率Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも８ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、９ライン、１１ライン及び１５ラインである。
Figure 0007451188000002
晴天午後３時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、３５０００（ｌｘ）、５７（μｓ）及び７ラインである。そして、バイアス回路５２の搭載比率Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも７ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、８ライン、１０ライン及び１４ラインである。
晴天午前１０時太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、６５０００（ｌｘ）、３１（μｓ）及び４ラインである。そして、バイアス回路５２の搭載比率Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも４ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、５ライン、７ライン及び１１ラインである。
晴天昼太陽光の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、１０００００（ｌｘ）、２０（μｓ）及び３ラインである。そして、バイアス回路５２の搭載比率Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも３ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、４ライン、６ライン及び１０ラインである。
雪山昼の場面では、照度、露光時間Ｔｓｅｃ及び６０ｆｐｓ時のライン数は、それぞれ、２０００００（ｌｘ）、１０（μｓ）及び２ラインである。そして、バイアス回路５２の搭載比率Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最小値は、いずれも２ラインである。一方、オン電圧を印加する画素電極ライン４１のライン数Ｐを、２ライン、４ライン及び８ラインにした場合の残留キャリア数に影響する光電変換期間の最大値は、それぞれ、３ライン、５ライン及び９ラインである。
このように、例えば、曇天昼太陽光のような比較的輝度が低い場所においては、バイアス回路５２の搭載比率を高くしても、残存キャリアの影響を抑制することができ、回路規模を縮小することができる。また、雪山昼のような照度が高い場合には、曇天昼太陽光のような比較的輝度が低い場所に比べて、バイアス回路５２の搭載比率を高くすることはできない。しかしながら、例えば、６０ｆｐｓのイメージセンサにおいては、搭載比率を２ラインとすることができる。よって、回路規模を縮小することができる。
次に、本実施形態及び変形例の効果を説明する。本実施形態のイメージセンサ１において、駆動回路５０は、光電変換オン領域の画素電極ライン４１にオン電圧を印加し、光電変換オン領域以外の画素電極ライン４１にオフ電圧を印加する。よって、露光の必要のない画素電極ライン４１にオン電圧を印加しないので、有機光電膜２０に残留するキャリア数を低減することができる。これにより、高画質でかつ応答特性を向上させることができる。
また、駆動回路５０は、読み出しラインよりも走査が進行する前方の画素電極ラインにオン電圧を印加する。よって、あらかじめ飽和するまでキャリアを蓄積することができるので、画質を向上させることができる。
光電変換オン領域に含まれる画素電極ラインのライン数は、オン電圧が印加される露光時間に基づいて設定される。また、露光時間Ｔｓｅｃは、有機光電膜２０を照射する光の照度に基づいて設定される。よって、適切なライン数及び露光時間Ｔｓｅｃの画素電極ライン４１にオン電圧を印加できるので、画質を向上させることができる。
変形例においては、曇天、晴天、雪山等の照度に応じて、光電変換オン領域に含まれる画素電極ラインのライン数を設定する。よって、残留キャリアの影響を抑制しつつ、駆動回路５０の規模を縮小することができる。
本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施形態及び変形例の各構成は、相互に組み合わせることができる。
１ イメージセンサ
１０ 基板
２０ 有機光電膜
３０ 光電膜電極
４０ 画素電極
４１ 画素電極ライン
５０ 駆動回路
５１ 読み出し回路
５２ バイアス回路
５３ 電圧可変電源
５４ 電源
６０ 制御部
ＦＤ 浮遊拡散容量部
ＴＲ１、ＴＲ２、ＴＲ３ トランジスタ

Claims (9)

  1. 基板と、
    基板上に形成され、光電変換を行う有機光電膜と、
    前記基板と前記有機光電膜との間に配置された複数の画素電極であって、前記基板の上面に平行な面内において、第１方向及び前記第１方向に交差する第２方向にマトリックス状に並んで配置された複数の前記画素電極と、
    前記基板に形成され、前記第１方向にライン状に並んだ複数の前記画素電極を含む画素電極ラインにおける各画素電極から画素情報を読み出すとともに、前記画素電極ラインにおける前記各画素電極に前記光電変換を行わせるオン電圧または前記光電変換を停止させるオフ電圧を印加する駆動回路と、
    を備え、
    前記駆動回路は、複数の前記画素電極ラインのうち、前記画素情報を読み出す読み出しラインを、前記第２方向における一方側に走査するタイミングに同期して、前記オン電圧を印加する前記画素電極ラインを含んだ光電変換オン領域を、前記一方側に走査し、
    前記光電変換オン領域は、複数の前記画素電極ラインを含み、
    前記光電変換オン領域は、
    複数のｎ個の前記読み出しラインと、
    前記ｎ個の前記読み出しラインよりも前記一方側に配置された複数のｍ個の前記画素電極ラインと、
    を含み、
    前記駆動回路は、前記読み出しラインとして、前記ｎ個の前記画素電極ラインを走査したタイミングに同期して、前記光電変換オン領域を、前記一方側に前記ｎ個のライン移動させる、
    イメージセンサ。
  2. 前記駆動回路は、光電変換オン領域以外の前記画素電極ラインに前記オフ電圧を印加する、
    請求項１に記載のイメージセンサ。
  3. 前記駆動回路は、前記読み出しラインよりも前記第２方向における他方側の前記画素電極ラインに前記オフ電圧を印加する、
    請求項１または２に記載のイメージセンサ。
  4. 前記光電変換オン領域に含まれた前記画素電極ラインのライン数は、前記オン電圧が印加される露光時間に基づいて設定される、
    請求項１～３のいずれか１項に記載のイメージセンサ。
  5. 前記駆動回路は、前記読み出しラインとして、１ラインの前記画素電極ラインを走査するタイミングに同期して、前記光電変換オン領域を、前記一方側に１ライン移動させる、
    請求項１～４のいずれか１項に記載のイメージセンサ。
  6. 前記駆動回路は、前記画素情報としてのキャリアを蓄積する浮遊拡散容量部を有し、
    前記オン電圧が印加される露光時間は、前記浮遊拡散容量部の容量に基づいて設定される、
    請求項１～５のいずれか１項に記載のイメージセンサ。
  7. 前記露光時間は、前記有機光電膜を照射する光の照度に基づいて設定される、
    請求項６に記載のイメージセンサ。
  8. 前記駆動回路は、
    前記各画素電極に形成され、前記各画素電極から前記画素情報を読み出す読み出し回路と、
    前記各画素電極ラインに形成され、前記各画素電極ラインにおける前記画素電極に前記オン電圧及び前記オフ電圧を印加するバイアス回路と、
    を有する、
    請求項１～７のいずれか１項に記載のイメージセンサ。
  9. 有機光電膜上に形成された光電膜電極をさらに備え、
    前記バイアス回路は、
    前記光電膜電極を、前記画素電極に対してプラスの電位となるように、前記画素電極に前記オン電圧を印加し、
    前記画素電極を、前記光電膜電極に対してプラスの電位となるように、前記画素電極に前記オフ電圧を印加する、
    請求項８に記載のイメージセンサ。
JP2020009839A 2020-01-24 2020-01-24 イメージセンサ Active JP7451188B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020009839A JP7451188B2 (ja) 2020-01-24 2020-01-24 イメージセンサ
US17/018,265 US11451728B2 (en) 2020-01-24 2020-09-11 Image sensors and driving methods thereof
KR1020200139351A KR20210095788A (ko) 2020-01-24 2020-10-26 이미지 센서 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020009839A JP7451188B2 (ja) 2020-01-24 2020-01-24 イメージセンサ

Publications (2)

Publication Number Publication Date
JP2021118417A JP2021118417A (ja) 2021-08-10
JP7451188B2 true JP7451188B2 (ja) 2024-03-18

Family

ID=76969419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020009839A Active JP7451188B2 (ja) 2020-01-24 2020-01-24 イメージセンサ

Country Status (3)

Country Link
US (1) US11451728B2 (ja)
JP (1) JP7451188B2 (ja)
KR (1) KR20210095788A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614930A (zh) * 2019-03-26 2021-11-05 松下知识产权经营株式会社 成像处理电路、成像***、成像处理方法以及程序
WO2023176566A1 (ja) * 2022-03-16 2023-09-21 株式会社ジャパンディスプレイ 検出装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122168A1 (en) 2007-11-14 2009-05-14 Novatek Microelectronics Corp. Method for resetting image sensing and image sensing device using the same
JP2013070181A (ja) 2011-09-21 2013-04-18 Panasonic Corp 固体撮像装置及びカメラシステム
WO2017094229A1 (ja) 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP2018516013A (ja) 2015-05-19 2018-06-14 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． セミグローバルシャッタイメージャ
JP2019054499A (ja) 2017-02-03 2019-04-04 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1202279A (en) 1966-11-18 1970-08-12 Massey Ferguson Services Nv Improvements in material handling devices which include a pivotable boom
US6847398B1 (en) * 1998-03-31 2005-01-25 Micron Technology, Inc. Latched row logic for a rolling exposure snap
JP4700947B2 (ja) 2004-10-20 2011-06-15 富士フイルム株式会社 光電変換膜積層型単板式カラー固体撮像装置
JP4795910B2 (ja) 2006-10-16 2011-10-19 富士フイルム株式会社 信号電荷の読出方法および固体撮像装置
JP4946849B2 (ja) 2007-12-17 2012-06-06 株式会社島津製作所 撮像素子の駆動方法および撮像装置
JP5923670B2 (ja) * 2013-09-27 2016-05-24 富士フイルム株式会社 撮像装置及び撮像方法
JP6566749B2 (ja) 2015-07-01 2019-08-28 株式会社ソニー・インタラクティブエンタテインメント 撮像素子、イメージセンサ、および情報処理装置
JP2018093052A (ja) 2016-12-02 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
CN110050345B (zh) * 2016-12-09 2023-11-14 索尼半导体解决方案公司 固态图像拾取元件和电子装置
KR102421726B1 (ko) 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122168A1 (en) 2007-11-14 2009-05-14 Novatek Microelectronics Corp. Method for resetting image sensing and image sensing device using the same
JP2013070181A (ja) 2011-09-21 2013-04-18 Panasonic Corp 固体撮像装置及びカメラシステム
JP2018516013A (ja) 2015-05-19 2018-06-14 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． セミグローバルシャッタイメージャ
WO2017094229A1 (ja) 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019054499A (ja) 2017-02-03 2019-04-04 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US20210235029A1 (en) 2021-07-29
JP2021118417A (ja) 2021-08-10
US11451728B2 (en) 2022-09-20
KR20210095788A (ko) 2021-08-03

Similar Documents

Publication Publication Date Title
US9609228B2 (en) Solid-state image pickup device with transmittance control element
US9491351B2 (en) Solid-state imaging device with autofocus and electronic apparatus
TWI495310B (zh) 固態成像裝置，其驅動方法，及電子裝備
EP1302986B1 (en) Photodetector with high dynamic range and increased operating temperature
US20180294307A1 (en) Solid-state image sensing element and imaging system
US8902347B2 (en) Solid-state image sensing device and electronic apparatus
RU2607732C2 (ru) Устройство съемки изображений и система съемки изображений
US20040169125A1 (en) Solid state image pickup device with wide dynamic range
US9918027B2 (en) Solid-state imaging device and electronic apparatus
CN1606810A (zh) 摄像设备和包括摄像设备的摄像机***
JP7451188B2 (ja) イメージセンサ
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6233718B2 (ja) 撮像装置及びその駆動方法
JP2018092990A (ja) 光電変換装置、撮像システム
US6778215B1 (en) Driving method of solid-state image pickup device and image pickup system
JPH0662322A (ja) スチルビデオカメラの撮像素子制御装置
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4602541B2 (ja) 撮像装置
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera
US20230262364A1 (en) Imaging device
JP4646394B2 (ja) 撮像装置
JP5364306B2 (ja) 固体撮像素子及び撮像装置
JPH10270673A (ja) 撮像素子
JPH04274367A (ja) 固体撮像装置
JP2021132114A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R150 Certificate of patent or registration of utility model

Ref document number: 7451188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150