JP7450651B2 - イメージセンサおよびその形成方法 - Google Patents

イメージセンサおよびその形成方法 Download PDF

Info

Publication number
JP7450651B2
JP7450651B2 JP2022010932A JP2022010932A JP7450651B2 JP 7450651 B2 JP7450651 B2 JP 7450651B2 JP 2022010932 A JP2022010932 A JP 2022010932A JP 2022010932 A JP2022010932 A JP 2022010932A JP 7450651 B2 JP7450651 B2 JP 7450651B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
forming
separation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022010932A
Other languages
English (en)
Other versions
JP2023021898A (ja
Inventor
維隆 蔡
信宏 郭
皇任 陳
育淇 張
慶強 ▲呉▼
翰林 ▲呉▼
鴻仁 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Publication of JP2023021898A publication Critical patent/JP2023021898A/ja
Application granted granted Critical
Publication of JP7450651B2 publication Critical patent/JP7450651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、イメージセンサに関するものであり、特に、分離構造を有するイメージセンサに関するものである。
固体撮像素子（例えば、電荷結合素子（ＣＣＤ）イメージセンサ、相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサなど）は、デジタル静止画カメラ、デジタルビデオカメラなどの様々な撮像装置に広く用いられている。固体撮像素子の光検知部は、各複数の画素に形成され、信号電荷が光検知部で受光した受光量に応じて発生される。また、光検知部で発生した信号電荷が伝達されて増幅されることにより、画像信号が得られる。
近年、単位面積あたりの画素数を増加させて高解像度の画像を提供するために、ＣＭＯＳイメージセンサに代表される固体撮像素子の画素サイズを小さくする傾向にある。しかしながら、画素サイズの縮小が進む一方で、イメージセンサの設計および製造には依然として様々な課題がある。例えば、画素間の電気信号のクロストークは、画素サイズが小さい場合に深刻な問題となり、イメージセンサのパフォーマンスに悪影響を与える可能性がある。画素間の電気信号の深刻なクロストークを引き起こすことなく、画素サイズをさらに減少する新しい製造技術も必要である。従って、これらおよび関連する問題は、イメージセンサの設計と製造を改善することによって対処する必要がある。
改善されたイメージセンサおよびその形成方法を提供する。
本開示のいくつかの実施形態によれば、イメージセンサが提供される。イメージセンサは、基板、基板上の分離構造、光電変換層、透明電極層、カプセル化層、カラーフィルタ層、およびマイクロレンズ層を含む。分離構造は非導電性であり、基板上に複数の画素領域を定義する。分離構造は、画素間の電気信号のクロストークを防止する。光電変換層は、分離構造によって定義された画素領域に配置される。透明電極層は、分離構造および光電変換層の上に配置される。カプセル化層は、透明電極層の上に配置される。マイクロレンズは、カラーフィルタ層上に配置される。
本開示の他のいくつかの実施形態によれば、イメージセンサを形成する方法が提供される。本方法は、基板を提供するステップを含む。本方法はまた、基板上に分離構造を形成するステップも含み、分離構造は非導電性であり、基板上に複数の画素領域を定義する。本方法は、分離構造によって定義された画素領域上に配置された光電変換層を形成するステップも含み、分離構造は、画素領域間の光電変換層の電気信号を防止する。本方法は、分離構造および光電変換層の上に透明電極層を形成するステップも含む。この方法は、透明電極層の上にカプセル化層を形成するステップも含む。この方法は、画素領域に対応するカプセル化層の上に配置されたカラーフィルタ層を形成するステップも含む。本方法は、カラーフィルタ層上に配置されたマイクロレンズ層を形成するステップをさらに含む。
以下、添付の図面と併せて本開示の実施形態を詳細に説明する。
本発明により、クロストークがイメージセンサの性能に悪影響を与えることを防ぐことができる。
図１Ａは、本開示のいくつかの実施形態による、イメージセンサの製造における様々な段階の断面図を示している。 図１Ｂは、本開示のいくつかの実施形態による、イメージセンサの製造における様々な段階の断面図を示している。 図１Ｃは、本開示のいくつかの実施形態による、イメージセンサの製造における様々な段階の断面図を示している。 図１Ｄは、本開示のいくつかの実施形態による、イメージセンサの製造における様々な段階の断面図を示している。 図２は、本開示のいくつかの実施形態による、図１Ｂに対応するイメージセンサの製造における中間段階の概略図を示している。 図３Ａは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図３Ｂは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図３Ｃは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ａは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ｂは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ｃは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ｄは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ｅは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。 図４Ｆは、本開示のいくつかの他の実施形態による、イメージセンサの製造における中間段階の断面図を示している。
本開示のイメージセンサは、以下の説明において詳細に説明される。以下の詳細な説明では、説明のために、多数の特定の詳細および実施形態が本開示の完全な理解を提供するために明記されている。以下の発明を実施するための形態で説明された特定の構成要素および構造は、本開示を明瞭に説明するために記述されている。しかしながら、本明細書で記述される例示的な実施形態は、単に説明のために用いられることは明らかであり、発明の概念は、これらの例示的な実施形態に限定されることなく、種々の形態で実施することができる。
また、異なる実施形態の図面においては、本開示を明瞭に説明するために、類似の番号および／または対応の番号を用いて、類似の構成要素および／または対応の構成要素を示すことができる。しかしながら、異なる実施形態の図面では、類似の番号および／または対応の番号の使用は、異なる実施形態間の相関関係を示唆するものではない。例示的な実施形態の説明では、本発明の実施形態の一部として見なされる添付図面と合わせて検討すれば、より理解されるであろう。図面は、縮尺通りに描かれているものではない。また、構造および装置は、図を簡素化するために概略的に示されている。
また、「もう１つの層を覆う（ｏｖｅｒｌｙｉｎｇ）層」、「層はもう１つの層の上方（ａｂｏｖｅ）に配置される」、「層はもう１つの層上（ｏｎ）に配置される」、および「層はもう１つの層の上方（ｏｖｅｒ）に配置される」などの表現は、層がもう1つの層と直接接触していることを示しているか、または層がもう1つの層と直接接触しておらず、層ともう1つの層との間に配置された１つ以上の中間層があることを指すことができる。
また、この明細書では、関連する表現が用いられる。例えば、「より低い」、「底部」、「より高い」、または「上部」は、もう１つに対する１つの構成要素の位置を説明するのに用いられる。仮に装置が上下反転された場合、「より低い」側の構成要素は、「より高い」側の構成要素となる、ということが了解されるべきである。
第１、第２、第３などの用語は、ここでは各種の素子、構成要素、領域、層、部および／または部分を説明するのに用いられることができ、これらの素子、構成要素、領域、層、部、および／または部分は、これらの用語によって制限されてはならない。これらの用語は単に一素子、構成要素、領域、層、および／または部分を識別するのに用いられることは理解される。従って、第１の素子、構成要素、領域、層、および／または部分は、例示的な実施形態の技術から逸脱しない限りにおいては、第２の素子、構成要素、領域、層、および／または部分と呼ばれてもよい。
「約」、および「実質的に」という用語は、一般的に、記載されている値の＋／－１０％を意味し、より一般的に、記載されている値の＋／－５％を意味し、より一般的に、記載されている値の＋／－３％を意味し、より一般的に、記載されている値の＋／－２％を意味し、より一般的に、記載されている値の＋／－１％を意味し、さらにより一般的に、記載されている値の＋／－０．５％を意味する。本開示で記載されている値は、近似値である。「具体的な説明がないとき、記載されている値は、「約」または「実質的に」の意味を含む。
特に定義されない限り、本明細書で使用される全ての技術的および科学的用語は、本発明が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。さらに、いずれの場合も、一般的に使用される辞書に定義されているような用語は、本開示の関連技術および本開示の背景または文脈における意味と一致する意味を有するものと解釈されるべきであり、本明細書で明示的に定義されていない限り、理想化された、または過度に形式的な意味で解釈されるべきではない。
本開示のいくつかの実施形態によれば、画素間の非導電性の分離構造を含むイメージセンサが提供される。特に、イメージセンサ用の光起電材料は、分離構造によってパターン化され、分離構造の少なくとも一部を覆う光電変換層を形成することができる。上述の分離構造を形成することにより、画素間の有機材料の電子／正孔のクロストークが防止され、クロストークがイメージセンサの性能に悪影響を与えることを防ぎ、より小さな画素サイズのイメージセンサを形成することができる。
図１Ａ～図１Ｄは、本開示のいくつかの実施形態による、イメージセンサの製造における様々な段階の断面図を示している。
図１Ａに示すように、基板１００が提供される。いくつかの実施形態では、基板１００は、例えば、ウェハまたはチップであり得るが、本開示は、それらに限定されない。いくつかの実施形態では、基板１００は、半導体基板、例えばシリコン基板であってもよい。さらに、いくつかの実施形態では、半導体基板は、ゲルマニウムを含む元素半導体、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、ヒ素化インジウム（ＩｎＡｓ）、および／またはアンチモン化インジウム（ＩｎＳｂ）を含む化合物半導体、シリコンゲルマニウム（ＳｉＧｅ）合金、リン化ガリウム砒素（ＧａＡｓＰ）合金、リン化アルミニウムインジウム（ＡｌＩｎＡｓ）合金、リン化アルミニウムガリウム（ＡｌＧａＡｓ）合金、リン化ガリウムインジウム（ＧａＩｎＡｓ）合金、リン化ガリウムインジウム（ＧａＩｎＰ）合金、および／またはリン化ガリウムインジウム砒素（ＧａＩｎＡｓＰ）合金、或いはそれらの組み合わせを含む合金半導体であってもよい。
次いで、図１Ａに示すように、本開示のいくつかの実施形態によれば、複数の感知装置１０２が基板１００に埋設されている。複数の感知装置１０２は、後続の製造段階で基板１００上に定義される各画素領域に対応して配置され得る。いくつかの実施形態では、感知装置１０２は、シャロートレンチアイソレーション（ＳＴＩ）領域またはディープトレンチアイソレーション（ＤＴＩ）領域などの基板１００の分離領域（図示せず）によって互いに分離されることができる。分離領域は、エッチングプロセスを用いて基板１００に形成され、トレンチを形成し、トレンチを分離材料または誘電体材料で充填することができる。
感知装置１０２は、形成されたイメージセンサの機能に応じて、様々な要素を含むことができる。例えば、いくつかの実施形態では、感知装置１０２は、電荷蓄積部を含み、これは、各画素に後続して形成される光電変換層で生成された信号電荷を蓄積するように用いられる。いくつかの実施形態では、感知装置１０２は、信号読み出し回路を含み、そのそれぞれは、関連する電荷蓄積部に蓄積された信号電荷に対応する電圧信号を出力するのに役立つ。
次に、図１Ａに示されるように、各感知装置１０２は、導電部１０４に電気的に接続され得る。導電部１０４は、基板１００の上面にさらに延在し、基板１００上に後続して形成される光電変換層（例えば、後述の光電変換層１２０）を電気的に接続することができる。
図１Ｂに示すように、分離構造１１０は基板１００上に形成され、分離構造１１０は、基板１００上に複数の画素領域１１４を定義する。分離構造１１０で囲まれた領域が、複数の画素領域１１４となる。分離構造１１０は、分離壁１１２で形成され、分離壁１１２は、隣接する画素領域１１４間の分離構造１１０の部分である。いくつかの実施形態では、分離壁１１２の側壁と底面との間の角度（以下、分離壁１１２の側壁角度と呼ぶ）は、６０°から１２０°の間である。本開示のいくつかの実施形態によれば、分離壁１１２は、断面において、長方形、台形、逆台形、または三角形の形状に形成される。
図２は、本開示のいくつかの実施形態による、図１Ｂに対応するイメージセンサの製造における中間段階の概略図を示している。分離構造１１０は、基板１００上の画素領域１１４のアレイを定義することができ、導電部１０４は、各画素領域１１４で露出される。さらに、図２に示されるように、分離壁１１２は、隣接する画素領域間の分離構造１１０の部分であり、各複数の画素領域１１４は、分離壁１１２によって囲まれ、画素領域１１４は、分離構造１１０のこれらの分離壁１１２によって互いに分離される。分離構造１１０を形成することにより、後続して形成される有機光電層（例えば、後続して形成される光電変換層１２０）は、対応する画素領域１１４内に形成されることができ、従って画素領域１１４間の有機光電層の電子／正孔のクロストークが防止される。
分離構造１１０は、窒化ケイ素、酸化ケイ素、酸化アルミニウム、フォトレジスト、その他の適切な材料、またはそれらの組み合わせなどの非導電性材料を含み得る。分離構造１１０の形成は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティング、それらの組み合わせなどの適切な堆積技術を用いることを含み得る。分離構造１１０の材料が堆積された後、フォトリソグラフィおよびエッチングプロセスが行なわれ、分離構造１１０を形成する。分離壁１１２の断面プロファイルは、所望の形状を得るためにエッチング条件によって調整され得る。
図１Ｃに示すように、分離構造１１０の形成後、光電変換層１２０が分離構造１１０によって定義された画素領域１１４上に形成される。図１Ｃに示されるように、光電変換層１２０は、隣接する画素領域１１４に沿うように連続的に延在しており、いくつかの実施形態では、光電変換層１２０は、分離壁１１２の側壁を完全に覆う。いくつかの他の実施形態では、光電変換層１２０は、分離壁１１２の側壁の少なくとも一部を露出させる。例えば、分離壁１１２の側壁の上部は、露出されてもよい。いくつかの実施形態では、基板１００の上面上の光電変換層１２０の厚さは、約１００ｎｍから約７００ｎｍである。上述の分離構造を形成することにより、画素１１４間の光電変換層１２０の電子／正孔のクロストークが防止され、クロストークがイメージセンサの性能に悪影響を与えることを防ぎ、より小さな画素サイズのイメージセンサを形成することができる。
いくつかの実施形態では、図１Ｃに示されるように、光電変換層１２０は、各画素領域１１４に露出された導電部１０４に電気的に接続されることができ、従って、光電変換層１２０は、感知装置１０２に電気的に接続される。このような構成では、光電変換層１２０によって生成された信号電荷は、導電部１０４を介して感知装置１０２によって収集される。従って、これらの信号電荷は、感知装置１０２に含まれる構成要素（例えば、電荷蓄積部、信号読み出し回路、それらの組み合わせなど）で処理される。
光電変換層１２０は、照射光を吸収し、吸収した光の量に対応する信号電荷を生成する光電変換材料、例えば、有機材料、ペロブスカイト材料、量子ドット材料、その他の適切な材料、またはそれらの組み合わせを含み得る。 光電変換層１２０は、スピンコーティング、熱蒸着、それらの組み合わせなどを含む堆積プロセスによって形成されることができる。
本開示のいくつかの実施形態によれば、図１Ｃに示されるように、分離構造１１０の画素幅Ｗ１は、各分離壁１１２の平均幅Ｗ２と画素領域１１４の平均幅Ｗ３の合計として定義される。本開示では、画素幅Ｗ１の値は特に限定されない。いくつかの実施形態では、得られたイメージセンサの画素ピクセル幅Ｗ１は、２０μｍ以下である。
分離構造１１０の屈折率は、本開示では特に限定されない。本開示のいくつかの実施形態では、分離構造１１０の屈折率は、１．１から２．５の間であり得る。例えば、分離構造１１０の屈折率は、１．１から１．６の間であり得る。いくつかの実施形態では、より高い屈折率を有する材料（例えば、１．６より高い屈折率を有する窒化ケイ素、酸化アルミニウムなど）は、より優れた耐水性／耐酸化性を有する分離構造１１０を提供し得る。いくつかの他の実施形態では、より低い屈折率を有する材料（例えば、１．６以下の屈折率を有する酸化ケイ素、フォトレジストなど）は、より高い光学効率を有する分離構造１１０を提供し得る。分離構造１１０がより低い屈折率で形成される場合、分離壁１１２を透過する光は、全内部反射により減少し、それにより、イメージセンサの光吸収および量子効率を改善する。
図１Ｃに示すように、本開示では、各分離壁１１２の高さＨおよび平均幅Ｗ２は特に限定されない。例えば、分離構造１１０の高さＨは、０．５μｍから１．５μｍの間であり得、各分離壁１１２の平均幅Ｗ２は、１０ｎｍから１００ｎｍの間であり得る。光電変換層１２０が隣接する画素領域１１４に沿って連続的に延在する実施形態では、分離壁の表面上の光電変換層１２０の部分は、電子／正孔のドリフトの経路を形成する。従って、光電変換層１２０で生成された電子／正孔は、分離壁１１２に沿った経路をドリフトすることができる。
光電変換層１２０で生成される電子／正孔の経路長は、側壁角度、平均幅Ｗ２、および分離壁１１２の高さＨを調整することによって決定されることに留意されたい。本開示では、上述の経路長は、２つの隣接する画素領域１１４に沿ってドリフトする電子／正孔の最短距離として定義される。光電変換層１２０の電子／正孔の拡散長は、光電変換層１２０の材料の種類によって異なるため、分離壁１１２の側壁角度、平均幅Ｗ２、および高さＨは、光電変換層１２０の材料に対応して選択されることができ、電子／正孔のドリフトの経路長が、光電変換層１２０の電子／正孔の拡散長より長くなるようする。例えば、電子／正孔のドリフトの経路長は、１μｍより長くなるように構成でき、いくつかの他の実施形態では、経路長は、２μｍより長くなるように構成できる。経路長が、光電変換層１２０の電子／正孔の拡散長より長くなるように構成されると、電子／正孔は、分離構造１１０によってブロックされ、他の画素領域１１４に直接ドリフトすることはなくなるため、画素領域１１４間の光電変換層１２０の電子／正孔のクロストークが防止される。
図３Ａ～図３Ｃは、本開示のいくつかの他の実施形態による、分離構造１１０の構造の変形例（ｓｔｒｕｃｔｕｒａｌ ｖａｒｉａｎｔｓ）の断面図を示している。図３Ａ～図３Ｃに示されるように、分離壁１１２は、断面では、長方形、三角形、台形、または逆台形などの異なる形状として形成され得る。また、分離壁１１２の側壁角度に応じて、光電変換層１２０は、隣接する画素領域１１４に沿って連続的に延在しても延在しなくてもよい。
図３Ａに示すように、いくつかの実施形態では、分離壁１１２の側壁角度は直角になるように形成され、分離壁１１２の形状は、断面では長方形である。この場合、光電変換層１２０は、隣接する画素領域１１４に沿って連続的に延在することができ、光電変換層１２０は、各分離壁１１２の上面および側壁を完全に覆うことができる。
図３Ｂに示すように、いくつかの他の実施形態では、分離壁１１２の側壁角度は、９０°より小さくなるように形成され、分離壁１１２の形状は、断面で三角形である。また、分離壁１１２の形状は台形であってもよく、各分離壁１１２上に平坦な上面が存在する（例えば、図１Ｃの分離壁１１２）。側壁角度が９０°より小さいこれらの場合、光電変換層１２０は、隣接する画素領域１１４に沿って連続的に延在することもできる。従って、分離壁１１２の側壁角度が９０°より小さくなるように形成される実施形態では、光電変換層１２０は、各分離壁１１２の上面および側壁を完全に覆うことができる。
図３Ｃに示すように、さらにいくつかの他の実施形態では、分離壁１１２の側壁角度は、９０°より大きくなるように形成され、分離壁１１２の形状は、断面では逆台形（下辺が上辺より短い台形）であり、分離壁１１２の上面は、分離壁１１２の底面より大きい。この場合、光電変換層１２０は、隣接する画素領域１１４に沿って連続的に延在しなくてもよく、光電変換層１２０は、分離壁１１２の側壁の少なくとも一部を露出させてもよい。光電変換層１２０は、隣接する画素領域１１４に沿って連続的に延在しないため、隣接する画素領域１１４間の光電変換層１２０の部分は、電子／正孔のドリフトの経路を形成することができないため、画素領域１１４間の光電変換層１２０の電子／正孔のクロストークはさらに防止される。




次いで、図１Ｄに示すように、後続の層が分離構造１１０および光電変換層１２０の上に形成され、イメージセンサの形成を完了する。まず、透明電極層１３０が光電変換層１２０の上に形成されることができる。透明電極層１３０は、光電変換層１２０の電気信号を読み取るように、光電変換層１２０の上部電極として用いられることができる。その高い透過率（例えば、５０％より大きい）により、透明電極層１３０は、入射光を通過させ、光電変換層１２０に入射させることができる。図１Ｄに示されるように、透明電極層１３０は、下にある光電変換層１２０を完全に覆うように形成されることができ、透明電極層１３０の上面は平坦でなく、且つ光電変換層１２０の下にあるトポグラフィに対応することができる。透明電極層１３０は、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＰＥＤＯＴ－ＰＳＳ、その他の適切な材料、またはそれらの組み合わせなどの透明導電材料を含み得る。透明電極層１３０の形成は、例えば、スパッタリング堆積、スピンコーティング、熱蒸着、それらの組み合わせなどの適切な堆積技術を用いることを含み得る。いくつかの実施形態では、透明電極層１３０は、約０．５μｍから約１μｍの厚さとなるように形成される。しかしながら、任意の適切な厚さが用いられてもよい。
透明電極層１３０が形成されると、カプセル化層１４０が透明電極層１３０上に形成されることができる。いくつかの実施形態では、カプセル化層１４０は、平坦な上面として形成され得る。例えば、カプセル化層１４０は、化学機械研磨（ＣＭＰ）プロセスなどの平坦化プロセスで平坦化されて、実質的に平坦な上面を形成することができる。従って、導電性透明電極層１３０は、カプセル化層１４０によってカプセル化されることができ、カプセル化層１４０は、例えば、カラーフィルタＣＦとマイクロレンズＭＬをそれぞれ含むカラーフィルタ層およびマイクロレンズ層の後続の形成のための平坦な上面を提供することができる。カプセル化層１４０は、窒化ケイ素、酸化ケイ素、酸化アルミニウム、その他の適切な材料、またはそれらの組み合わせを含み得る。カプセル化層１４０の形成は、例えばＣＶＤ、ＡＬＤ、それらのスピンオンコーティングの組み合わせなどの適切な堆積技術を用いることを含み得る。いくつかの実施形態では、カプセル化層１４０は、約０．３μｍよりも大きい厚さとなるように形成される。しかしながら、任意の適切な厚さが用いられてもよい。
次に、カラーフィルタ層はカプセル化層１４０の上に形成されることができる。カラーフィルタ層は、画素領域１１４に対応して配置された複数のカラーフィルタＣＦを含むことができ、複数のカラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタ、他の種類のカラーフィルタ、またはそれらの組み合わせなど、異なる波長の光を透過させるカラーフィルタを含むことができる。図１Ｄの各カラーフィルタＣＦは、各画素領域１１４に対応するものとして示されているが、本開示は、そのような構成に限定されない。いくつかの実施形態では、１つのカラーフィルタＣＦは、複数の画素領域１１４に対応して配置され、いくつかの他の実施形態では、複数のカラーフィルタＣＦは、同じ画素領域１１４に対応して配置される。さらにいくつかの他の実施形態では、いくつかの画素領域１１４は、カラーフィルタ層によって覆われなくてもよい。いくつかの実施形態では、カラーフィルタＣＦは、特定の規則的なパターンで配置されてもよい。例えば、カラーフィルタＣＦは、ベイヤーパターンに従って配置されてもよい。しかしながら、カラーフィルタＣＦの任意の適切なパターンおよび構成が用いられてもよい。また、カラーフィルタ層は、１２０℃より低い温度などのより低い温度での堆積プロセスで形成されることができるため、光電変換層１２０の材料は、分解が少なくなり、形成されたイメージセンサの性能が改善され得る。
カラーフィルタ層の形成に続いて、マイクロレンズ層がカラーフィルタ層上に形成され得る。マイクロレンズ層は、カラーフィルタＣＦに対応して配置された複数のマイクロレンズＭＬを含み得る。図１Ｄの各マイクロレンズＭＬは、各カラーフィルタＣＦに対応するものとして示されているが、本開示は、そのような構成に限定されない。いくつかの実施形態では、１つのマイクロレンズＭＬは、複数のカラーフィルタＣＦに対応して配置され、いくつかの他の実施形態では、複数のマイクロレンズは、同じカラーフィルタＣＦに対応して配置される。さらにいくつかの他の実施形態では、いくつかのカラーフィルタＣＦは、マイクロレンズＭＬによって覆われなくてもよい。マイクロレンズＭＬの材料は、ガラス、エポキシ樹脂、シリコン樹脂、ポリウレタン、その他の任意の適切な材料、またはそれらの組み合わせを含み得るが、本開示はそれに限定されない。上述のように、マイクロレンズ層は、１２０℃より低い温度など、より低い温度で形成されることができるため、光電変換層１２０の材料は、分解が少なくなり、形成されたイメージセンサの性能が改善され得る。
各マイクロレンズＭＬは、半凸レンズまたは凸レンズであり得るが、本開示はそれに限定されない。いくつかの他の実施形態では、各マイクロレンズＭＬは、マイクロピラミッド構造（例えば、円錐、四角錐など）、またはマイクロ台形構造（例えば、フラットトップコーン、四角錐台など）などの集光構造と置き換えられてもよい。あるいは、集光構造は、屈折率分布構造であってもよい。
図４Ａ～図４Ｇは、本開示のさらにもう１つの実施形態による、イメージセンサの製造における中間段階の断面図を示している。これらの実施形態では、図１Ａ～図１Ｄのイメージセンサを形成する実施形態とは異なり、イメージセンサは、分離構造の上面に配置された分離キャップを含むように形成され、分離壁の幅は、分離キャップの幅より小さい。さらに、分離キャップは無機材料を含み、分離構造は有機材料を含む。この分離キャップを形成することにより、画素領域間の光電変換層の電子／正孔のクロストークはさらに防止される。分離キャップを含むイメージセンサを形成する詳細な製造プロセスは、図４Ａ～図４Ｇに関して以下に示され、説明され、同様の要素は、図１Ａ～図１Ｄに示されるように、同様の参照番号で示される。
図４Ａに示すように、有機材料層４００が基板１００上に形成されることができる。有機材料層４００の厚さは、本開示では特に限定されない。例えば、有機材料層４００の厚さは、０．５μｍから１．５μｍの間であり得る。有機材料層４００は、任意の適切な材料を用いてもよいが、フォトレジストなど、後続のパターニングプロセスに適した有機材料を含むことができる。有機材料４００の形成は、スピンコーティング、バーコーティング、インクジェットコーティング、それらの組み合わせなどの適切な堆積技術を用いることを含み得る。
図４Ｂに示すように、無機材料層４０２が有機材料層４００の上面を覆うように形成されることができる。本開示では、無機材料層４０２の厚さは特に限定されない。例えば、有機材料層４００の厚さは、２００ｎｍから８００ｎｍの間であり得る。無機材料層４０２は、任意の適切な材料を用いてもよいが、窒化ケイ素、酸化ケイ素、酸化アルミニウム、それらの組み合わせなどを含み得る。無機材料４０２の形成は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティング、それらの組み合わせなどの適切な堆積技術を用いることを含み得る。
次いで、図４Ｃに示すように、パターン化されたマスク層４０４が無機材料層４０２上に形成され、無機材料層４０２の後続のエッチングのためのエッチングマスクとして機能し得る。パターン化されたマスク層４０４は、例えば、フォトレジスト、エポキシ、樹脂、その他の適切な材料、またはそれらの組み合わせを含み得る。パターン化されたマスク層４０４の形成は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティング、それらの組み合わせなどの適切な堆積技術を用いることを含み得る。次いで、上述の堆積技術は、適切なフォトリソグラフィおよびエッチングプロセスが続き、後続して形成される画素領域に対応する所望のパターンを形成する。
パターン化されたマスク層４０４の形成後、図４Ｄに示すように、第１のエッチングプロセス４０６が無機材料層４０２上で行われ、開口部４０８および開口部４０８を囲む分離キャップ４１０を形成し、第１のエッチングプロセス４０６は、有機材料層４００の少なくとも一部が露出するまで行なわれる。第１のエッチングプロセス４０６は、パターン化されたマスク層４０４の直下の無機材料層４０２の一部が実質的にエッチングされないままであるような、異方性エッチングプロセスでもよい。いくつかの実施形態では、無機材料層４０２は、例えば、無機材料層４０２の材料に選択的であるエッチャントを用いるウェットまたはドライエッチングプロセスを用いて除去され、一方、下にある有機材料層４００はエッチングされないままである。例えば、第１のエッチングプロセス４０６は、ＣＦ４、Ｃ４Ｆ８、それらの組み合わせなどを含むエッチャントを用いて、パターン化されたマスク層４０４によって覆われない無機材料層４０２の部分を除去することができる。しかしながら、無機材料層４０２の任意の適切な除去プロセスが用いられてもよい。
さらに、分離キャップ４１０を覆うパターン化されたマスク層４０４は、第１のエッチングプロセス４０６の後に除去され得る。一実施形態では、パターン化されたマスク層４０４は、例えば、パターン化されたマスク層４０４の材料に選択的であるウェットまたはドライエッチングプロセスを用いて除去され得る。しかしながら、パターン化されたマスク層４０４は、後続のエッチングプロセスの間、分離キャップ４１０上に残ったままであってもよい。
有機材料層４００が第１のエッチングプロセス４０６によって露出する後、第２のエッチングプロセス４１２が有機材料層４００に行なわれ、分離壁４１６を有する分離構造４１４を形成することができる。第２のエッチングプロセス４１２は、基板１００が第２のエッチングプロセス４１２によって露出するまで行なわれる。第２のエッチングプロセス４１２は、等方性エッチングプロセスであることができ、分離壁４１６の幅が分離キャップ４１０の幅よりも小さくなる。さらに、画素領域４１８は、形成された分離構造４１４によって定義される。いくつかの実施形態では、有機材料層４００は、例えば、有機材料層４００の材料に選択的であるエッチャントを用いるウェットエッチングまたは等方性ドライエッチングプロセスを用いて除去され、上にある分離キャップ４１０、下にある基板１００、および露出した導電部１０４はエッチングされないままである。例えば、第２のエッチングプロセス４１２は、ＣＯ２、Ｎ２、それらの組み合わせなどを含むエッチャントを用いて、無機材料層４０２の一部を除去することができる。しかしながら、有機材料層４００の任意の適切な除去プロセスが用いられてもよい。次いで、分離キャップ４１０を覆う残りのパターン化されたマスク層４０４（あれば）は、第２のエッチングプロセス４１２の後に除去され得る。一実施形態では、パターン化されたマスク層４０４は、例えば、パターン化されたマスク層４０４の材料に選択的であるウェットまたはドライエッチングプロセスを用いて除去され得る。
図４Ｆに示すように、分離構造４１４の形成後、光電変換層４２０が分離構造４１４によって定義された画素領域４１８上に形成される。図４Ｆに示されるように、光電変換層４２０は、隣接する画素領域４１８に沿って連続的に延在しなくてもよく、光電変換層４２０は、分離壁４１６の側壁の少なくとも一部を露出させてもよい。光電変換層４２０は、隣接する画素領域４１８に沿って連続的に延在しないため、隣接する画素領域４１８間の光電変換層４２０の部分で、電子／正孔のドリフトの経路が形成されないことにより、画素領域４１８間の光電変換層４２０の電子／正孔のクロストークはさらに防止される。
いくつかの実施形態では、図４Ｆに示されるように、光電変換層４２０は、各画素領域４１８に露出された導電部１０４に電気的に接続されることができ、従って、光電変換層４２０は、感知装置１０２に電気的に接続される。このような構成では、光電変換層４２０によって生成された信号電荷は、導電部１０４を介して感知装置１０２によって収集される。従って、これらの信号電荷は、感知装置１０２に含まれる構成要素（例えば、電荷蓄積部、信号読み出し回路、それらの組み合わせなど）で処理される。
光電変換層４２０は、上述の光電変換層１２０と同様の材料、および同様の堆積プロセスによって形成されることができる。例えば、光電変換層４２０は、照射光を吸収し、吸収した光の量に対応する信号電荷を生成する光電変換材料、例えば、有機材料、ペロブスカイト材料、量子ドット材料、その他の適切な材料、またはそれらの組み合わせを含み得る。 光電変換層４２０は、スピンコーティング、熱蒸着、それらの組み合わせなどを含む堆積プロセスによって形成されることができる。
光電変換層４２０の形成後、上述の適切な材料および製造プロセスに従って、透明電極層、カプセル化層、カラーフィルタ層、およびマイクロレンズ層が、光電変換層４２０上に順次に形成されることができるが、簡潔にするためにここでは繰り返さない。
要約すると、本開示のいくつかの実施形態によれば、画素間の非導電性の分離構造を含むイメージセンサが提供される。特に、イメージセンサ用の光起電材料は、分離構造によってパターン化され、分離構造の少なくとも一部を覆う光電変換層を形成することができる。上述の分離構造を形成することにより、画素間の有機材料の電子／正孔のクロストークが防止され、クロストークがイメージセンサの性能に悪影響を与えることを防ぎ、より小さな画素サイズのイメージセンサを形成することができる。
本開示のいくつかの実施形態およびそれらの利点が詳細に記載されているが、添付の請求の範囲によって定義されるように、本開示の精神および範囲を逸脱せずに、本明細書において種々の変更、置換、および代替をすることができることを理解すべきである。例えば、本明細書で述べられる特徴、機能、プロセス、および材料の多くが本開示の範囲を逸脱することなく変更できることが当業者にとっては容易に理解されるだろう。また、本出願の範囲は、本明細書中に述べられたプロセス、機械、製造、物質の組成、手段、方法、及びステップの特定の実施形態に限定されることを意図するものではない。当業者が本開示の開示から容易に理解するように、本明細書で述べられた対応する実施形態と、実質的に同様の機能を実行するか、または実質的に同様の結果を達成する、現存の、または後に開発される、開示、プロセス、機械、製造、物質の組成、手段、方法、またはステップが本開示に従って利用され得る。よって、添付の特許請求の範囲は、上述のプロセス、機械、製造、物質の組成、手段、方法、またはステップを含むように意図される。
１００ 基板
１０２ 感知装置
１０４ 導電部
１１０、４１４ 分離構造
１１２、４１６ 分離壁
１１４、４１８ 画素領域
１２０、４２０ 光電変換層
１３０ 透明電極層
１４０ カプセル化層
４００ 有機材料層
４０２ 無機材料層
４０４ パターン化されたマスク層
４０６ 第１のエッチングプロセス
４０８ 開口部
４１０ 分離キャップ
４１２ 第２のエッチングプロセス
ＣＦ カラーフィルタ
Ｈ 高さ
ＭＬ マイクロレンズ
Ｗ１ 画素幅
Ｗ２、Ｗ３ 平均幅

Claims (4)

  1. 基板、
    前記基板上に配置され、非導電性であり、前記基板上に複数の画素領域を定義する分離構造、
    前記分離構造によって定義された前記画素領域に配置された光電変換層、
    前記分離構造および前記光電変換層の上に配置された透明電極層、
    前記透明電極層の上に配置されたカプセル化層、
    前記画素領域に対応する前記カプセル化層の上に配置されたカラーフィルタ層、および
    前記カラーフィルタ層上に配置されたマイクロレンズ層を含み、
    前記分離構造は、前記画素領域間の前記光電変換層の電気信号のクロストークを防止し、
    前記分離構造の上面に配置された分離キャップをさらに含み、
    分離壁の幅は、前記分離キャップの幅より小さく、
    前記分離キャップは無機材料を含み、
    前記分離構造は有機材料を含む記載のイメージセンサ。
  2. 前記基板の各前記画素領域に埋設された感知装置をさらに含み、
    前記感知装置は、導電部を介して前記光電変換層に電気的に接続される請求項１に記載のイメージセンサ。
  3. 基板を提供するステップ、
    前記基板上に、非導電性であり、且つ前記基板上に複数の画素領域を定義する分離構造を形成するステップ、
    前記分離構造によって定義された前記画素領域に配置される光電変換層を形成するステップであり、前記分離構造は前記画素領域間の前記光電変換層の電気信号のクロストークを防止する、ステップ、
    前記分離構造および前記光電変換層の上に透明電極層を形成するステップ、
    前記透明電極層の上にカプセル化層を形成するステップ、
    前記画素領域に対応するカプセル化層の上に配置されたカラーフィルタ層を形成するステップ、および
    前記カラーフィルタ層上に配置されたマイクロレンズ層を形成するステップを含み、
    前記分離構造を形成するステップは、
    前記基板上に有機材料層を形成するステップ、
    前記有機材料層の上面を覆う無機材料層を形成するステップ、
    前記無機材料層上にパターン化されたマスク層を形成するステップ、
    前記無機材料層をエッチングして分離キャップを形成するステップであり、前記無機材料層は、異方性エッチングプロセスによって前記有機材料層の少なくとも一部が露出されるまでエッチングされる、ステップ、及び、
    前記基板が露出されるまで前記有機材料層をエッチングし、分離壁を有する前記分離構造を形成するステップであり、前記有機材料層は、等方性エッチングプロセスによって、前記分離壁の幅が前記分離キャップの幅より小さくなるまでエッチングされる、ステップ
    を含むイメージセンサの形成方法。
  4. 前記無機材料層のエッチングステップは、ＣＦ４、Ｃ４Ｆ８、またはそれらの組み合わせを含むエッチャントを用いるステップ、および前記有機材料層のエッチングステップは、ＣＯ２、Ｎ２、またはそれらの組み合わせを含むエッチャントを用いるステップを含む請求項３に記載のイメージセンサの形成方法。
JP2022010932A 2021-08-02 2022-01-27 イメージセンサおよびその形成方法 Active JP7450651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/391,450 US20230029820A1 (en) 2021-08-02 2021-08-02 Image sensor and method of forming the same
US17/391,450 2021-08-02

Publications (2)

Publication Number Publication Date
JP2023021898A JP2023021898A (ja) 2023-02-14
JP7450651B2 true JP7450651B2 (ja) 2024-03-15

Family

ID=78598815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022010932A Active JP7450651B2 (ja) 2021-08-02 2022-01-27 イメージセンサおよびその形成方法

Country Status (6)

Country Link
US (1) US20230029820A1 (ja)
EP (1) EP4131379A1 (ja)
JP (1) JP7450651B2 (ja)
KR (1) KR20230019758A (ja)
CN (1) CN115701659A (ja)
TW (1) TWI793845B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033002A (ja) 2003-07-14 2005-02-03 Toshiba Corp 放射線検出器およびその製造方法
US20080224136A1 (en) 2007-03-15 2008-09-18 Hsin-Heng Wang Image sensor and fabrication method thereof
JP2010067827A (ja) 2008-09-11 2010-03-25 Fujifilm Corp 固体撮像素子及び撮像装置
WO2012035702A1 (ja) 2010-09-17 2012-03-22 パナソニック株式会社 固体撮像装置及びその製造方法
JP2015073070A (ja) 2013-10-02 2015-04-16 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 光電変換層の隔壁を有する撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060855A (ja) * 2013-09-17 2015-03-30 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
TWI692090B (zh) * 2014-11-05 2020-04-21 日商索尼半導體解決方案公司 固體攝像元件及其製造方法
US10038019B2 (en) * 2015-12-29 2018-07-31 Industrial Technology Research Institute Image sensor and manufacturing method thereof
US10504952B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Increased optical path for long wavelength light by grating structure
TWI649865B (zh) * 2017-09-06 2019-02-01 財團法人工業技術研究院 影像感測器及其製造方法
US10644060B2 (en) * 2017-09-28 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with high quantum efficiency surface structure
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
US11581347B2 (en) * 2019-06-21 2023-02-14 Samsung Electronics Co., Ltd. Image sensor
JP2022553465A (ja) * 2019-10-09 2022-12-23 イルミナ インコーポレイテッド 画像センサ構造
CN113161377A (zh) * 2021-05-07 2021-07-23 上海芯物科技有限公司 一种图像传感器及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033002A (ja) 2003-07-14 2005-02-03 Toshiba Corp 放射線検出器およびその製造方法
US20080224136A1 (en) 2007-03-15 2008-09-18 Hsin-Heng Wang Image sensor and fabrication method thereof
JP2010067827A (ja) 2008-09-11 2010-03-25 Fujifilm Corp 固体撮像素子及び撮像装置
WO2012035702A1 (ja) 2010-09-17 2012-03-22 パナソニック株式会社 固体撮像装置及びその製造方法
JP2015073070A (ja) 2013-10-02 2015-04-16 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 光電変換層の隔壁を有する撮像装置

Also Published As

Publication number Publication date
KR20230019758A (ko) 2023-02-09
TW202308139A (zh) 2023-02-16
CN115701659A (zh) 2023-02-10
JP2023021898A (ja) 2023-02-14
US20230029820A1 (en) 2023-02-02
EP4131379A1 (en) 2023-02-08
TWI793845B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
KR102218563B1 (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
US11581347B2 (en) Image sensor
CN105990383B (zh) 用于降低背照式图像传感器中的串扰的复合栅格结构
US8933527B2 (en) Elevated photodiodes with crosstalk isolation
KR102589608B1 (ko) 이미지 센서 및 이의 제조 방법
US11322536B2 (en) Image sensor and method of fabricating the same
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US20210366957A1 (en) Method of forming semiconductor device
JP2022169429A (ja) イメージセンサ及びその形成方法
US9324752B2 (en) Image sensor device with light blocking structure
KR20200084719A (ko) 이미지 센서 및 이의 제조 방법
CN112750850A (zh) 图像传感器、集成芯片、形成图像传感器的方法
US20230207592A1 (en) Multi-layer metal stack for active pixel region and black pixel region of image sensor and methods thereof
JP7450651B2 (ja) イメージセンサおよびその形成方法
US20230361149A1 (en) Backside deep trench isolation (bdti) structure for cmos image sensor
TWI841360B (zh) 影像感測器與其形成方法
US9905600B1 (en) Image sensor device and manufacturing method thereof
US20240121972A1 (en) Image sensor
TWI763362B (zh) 影像感測器及其形成方法
KR102420729B1 (ko) 이미지 센서의 양자 효율을 증가시키도록 구성되는 렌즈 구조물
US20240030256A1 (en) Semiconductor image-sensing structure
US20230057857A1 (en) Image sensor including a light blocking film
JP2023091754A (ja) イメージセンサおよびその製造方法
KR20220151103A (ko) 크로스 토크 감소를 위한 딥 트렌치 격리부
CN118073384A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150