JP7446826B2 - 検出装置 - Google Patents

Description

本発明は、検出装置に関する。

特許文献１の液晶表示装置は、複数の光センサを備える。光センサは、フォトダイオードを有しており、このフォトダイオードにより照射される光が信号（電荷）に変換される。光センサは、一般にマトリックス状に配列している。そして、マトリックス状に配列する複数の光センサは、例えば指紋センサや静脈センサ等、生体情報を検出する生体センサとして、検出装置に用いられている。

特開２０１０－２７７３７８号公報

フォトダイオードには、寄生容量が存在する。また、フォトダイオードは、隣接するフォトダイオードから寄生容量の影響を受ける。マトリックス状に配列する複数の光センサにおいて、中央部に位置するフォトダイオードは、周囲に多くのフォトダイオードが配置され、多くの寄生容量の影響を受ける。一方で、マトリックス状に配列する複数の光センサのうち、端部に位置するフォトダイオードは、周囲に配置されるフォトダイオードは少ない。よって、中央部に位置するフォトダイオードと端部に位置するフォトダイオードとでは、影響を受ける寄生容量が異なる。

本発明は、各フォトダイオードが影響を受ける寄生容量を均等にすることができる検出装置を提供することを目的とする。

本発明の一態様の検出装置は、センサ領域を有する基板と、前記センサ領域内で、第１方向と、前記第１方向と直交する第２方向と、に配列する複数の光センサと、を備え、前記基板は、前記センサ領域内で前記第１方向に延在し、読出制御信号を送信する複数の読出制御走査線と、前記センサ領域内で前記第２方向に延在する複数の出力信号線と、を有し、複数の前記光センサは、第１フォトダイオードを有し、前記センサ領域の外枠に沿って配置された複数のダミー素子と、第２フォトダイオードを有し、複数の前記ダミー素子が配置される環状のダミー領域の内側に配置された複数の検出素子と、を有し、前記ダミー素子は、前記読出制御走査線及び前記出力信号線と未接続であり、前記検出素子は、前記読出制御走査線及び前記出力信号線に接続し、かつ読出制御信号を受信した場合、前記第１フォトダイオードにより生成された信号を前記出力信号線に出力する。

図１Ａは、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。 図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。 図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。 図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。 図２は、実施形態に係る検出装置を示す平面図である。 図３は、実施形態の基板の一部を拡大した平面図である。 図４は、実施形態に係る検出装置の構成例を示すブロック図である。 図５は、検出素子を示す回路図である。 図６は、ダミー素子を示す回路図である。 図７は、検出素子を示す平面図である。 図８は、ダミー素子を示す平面図である。 図９は、検出素子の断面図であって、詳細には図７のＩＸ－ＩＸ’断面図である。 図１０は、ダミー素子の断面図であって、詳細には図８のＸ－Ｘ’断面図である。

発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

（実施形態）
図１Ａは、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｂは、変形例１に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｃは、変形例２に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１Ｄは、変形例３に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。

図１Ａに示すように、照明装置付き検出機器１２０は、検出装置１と、照明装置１２１と、を有する。検出装置１は、センサ基板５と、接着層１２５と、カバー部材１２２と、を有する。つまり、センサ基板５の表面に垂直な方向において、センサ基板５、接着層１２５、カバー部材１２２の順に積層されている。なお、後述するように検出装置１のカバー部材１２２を照明装置１２１に置き換えることもできる。

図１Ａに示すように、照明装置１２１は、例えば、カバー部材１２２を検出装置１のセンサ領域ＡＡに対応する位置に設けられた導光板として用い、カバー部材１２２の一方端又は両端に並ぶ複数の光源１２３を有する、いわゆるサイドライト型のフロントライトであってもよい。つまり、カバー部材１２２は、光を照射する光照射面１２１ａを有し、照明装置１２１の一構成要素となっている。この照明装置１２１によれば、カバー部材１２２の光照射面１２１ａから検出対象である指Ｆｇに向けて光Ｌ１を照射する。光源として、例えば、所定の色の光を発する発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）が用いられる。

また、図１Ｂに示すように、照明装置１２１は、検出装置１の検出領域ＡＡの直下に設けられた光源（例えば、ＬＥＤ）を有するものであってもよく、光源を備えた照明装置１２１はカバー部材１２２としても機能する。

また、照明装置１２１は、図１Ｂの例に限らず、図１Ｃに示すように、カバー部材１２２の側方や上方に設けられていてもよく、指Ｆｇの側方や上方から指Ｆｇに光Ｌ１を照射してもよい。

さらには、図１Ｄに示すように、照明装置１２１は、検出装置１の検出領域に設けられた光源（例えば、ＬＥＤ）を有する、いわゆる直下型のバックライトであってもよい。

照明装置１２１から照射された光Ｌ１は、検出対象である指Ｆｇにより光Ｌ２として反射される。検出装置１は、指Ｆｇで反射された光Ｌ２を検出することで、指Ｆｇの表面の凹凸（例えば、指紋）を検出する。さらに、検出装置１は、指紋の検出に加え、指Ｆｇの内部で反射した光Ｌ２を検出することで、生体に関する情報を検出してもよい。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。照明装置１２１からの光Ｌ１の色は、検出対象に応じて異ならせてもよい。

カバー部材１２２は、センサ基板５を保護するための部材であり、センサ基板５を覆っている。上述のように、照明装置１２１がカバー部材１２２を兼ねる構造でもよい。図１Ｃ及び図１Ｄに示すカバー部材１２２が照明装置１２１と分離されている構造においては、カバー部材１２２は、例えばガラス基板である。なお、カバー部材１２２はガラス基板に限定されず、樹脂基板等であってもよい。また、カバー部材１２２が設けられていなくてもよい。この場合、センサ基板５の表面に絶縁膜等の保護層が設けられ、指Ｆｇは検出装置１の保護層に接する。

照明装置付き検出機器１２０は、図１Ｂに示すように、照明装置１２１に換えて表示パネルが設けられていてもよい。表示パネルは、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や無機ＥＬディスプレイ（マイクロＬＥＤ、ミニＬＥＤ）であってもよい。或いは、表示パネルは、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｄｉｓｐｌａｙ）であってもよい。この場合であっても、表示パネルから照射された表示光（光Ｌ１）が指Ｆｇで反射された光Ｌ２に基づいて、指Ｆｇの指紋や生体に関する情報を検出することができる。

図２は、実施形態に係る検出装置を示す平面図である。なお、図２以下で示す、第１方向Ｄｘは、基板２１（センサ領域ＡＡ）と平行な面内の一方向である。第２方向Ｄｙは、基板２１（センサ領域ＡＡ）と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の法線方向である。

図２に示すように、検出装置１は、アレイ基板２（基板２１）と、センサ部１０、走査線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１０２と、電源回路１０３と、を有する。

基板２１には、配線基板１１０を介して制御基板１０１が電気的に接続される。配線基板１１０は、例えば、フレキシブルプリント基板やリジット基板である。配線基板１１０には、検出回路４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）である。制御回路１０２は、センサ部１０と、走査線駆動回路１５及び信号線選択回路１６に制御信号を供給し、センサ部１０との動作を制御する。電源回路１０３は、電源電位ＶＤＤや基準電位ＶＣＯＭ（図５参照）等の電圧信号をセンサ部１０、走査線駆動回路１５及び信号線選択回路１６に供給する。なお、本実施形態においては、検出回路４８が配線基板１１０に配置される場合を例示したがこれに限られない。検出回路４８は、基板２１の上に配置されてもよい。

基板２１は、センサ領域ＡＡと、周辺領域ＧＡとを有する。センサ領域ＡＡ及び周辺領域ＧＡは、基板２１と平行な面方向に延在している。センサ領域ＡＡ内には、センサ部１０の各素子（検出素子３Ａとダミー素子３Ｂ）が設けられている。周辺領域ＧＡは、センサ領域ＡＡの外側の領域であり、各素子（検出素子３Ａとダミー素子３Ｂ）が設けられない領域である。すなわち、周辺領域ＧＡは、センサ領域ＡＡの外周と基板２１の外縁部との間の領域である。周辺領域ＧＡ内には、走査線駆動回路１５及び信号線選択回路１６が設けられる。走査線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。

センサ領域ＡＡは、センサ領域ＡＡの中央部を位置する検出領域ＡＡ１と、センサ領域ＡＡの枠に沿って延在する環状のダミー領域ＡＡ２と、を有する。検出領域ＡＡ１は、矩形状を成している。ダミー領域ＡＡ２は、矩形枠状を成し、検出領域ＡＡ１を囲んでいる。検出領域ＡＡ１には、指紋や生体に関する情報などを検出する検出素子３Ａが設けられる。ダミー領域ＡＡ２には、指紋等を検出しないダミー素子３Ｂが設けられる。

図３は、実施形態の基板の一部を拡大した平面図である。図３に示すように、基板２１は、２つの走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ）と、３つの信号線（出力信号線ＳＬ、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）と、を有する。読出制御走査線ＧＬｒｄ及びリセット制御走査線ＧＬｒｓｔは、走査線駆動回路１５からセンサ領域ＡＡ内に引き出された信号線である。読出制御走査線ＧＬｒｄ及びリセット制御走査線ＧＬｒｓｔは、センサ領域ＡＡ内でそれぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに並んで配置される。出力信号線ＳＬ、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔは、信号線選択回路１６からセンサ領域ＡＡ内に引き出された信号線である。出力信号線ＳＬ、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔは、センサ領域ＡＡ内でそれぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに並んで配置される。

２つの走査線と、２つの信号線とで囲まれた領域が１ピッチとなっている。本実施形態では、第１方向Ｄｘに離隔して配置される２つの出力信号線ＳＬと、第２方向Ｄｙに離隔して配置される２つのリセット制御走査線ＧＬｒｓｔと、で囲まれた領域が１ピッチとなっている。この１ピッチ内には、センサ部１０の検出素子３Ａやダミー素子３Ｂが１つずつ配置される。つまり、１ピッチにおける第１方向Ｄｘの配置ピッチＰｘは、出力信号線ＳＬの配置ピッチで規定される。１ピッチにおける第２方向Ｄｙの配置ピッチＰｙは、リセット制御走査線ＧＬｒｓｔの配置ピッチで規定される。また、本実施形態のダミー領域ＡＡ２は、センサ領域ＡＡの外枠から１ピッチ分となっている。

センサ部１０は、複数の検出素子３Ａと、複数のダミー素子３Ｂと、を有する。複数のダミー素子３Ｂは、ダミー領域ＡＡ２に設けられる。言い換えると、複数のダミー素子３Ｂは、センサ領域ＡＡの枠に沿って配置されている。一方で、複数の検出素子３Ａは、検出領域ＡＡ１に設けられる。つまり、複数の検出素子３Ａは、環状のダミー領域ＡＡ２の内側に配置されている。

検出素子３Ａ及びダミー素子３Ｂは、ともに光電変換素子３０を有している。光電変換素子３０は、フォトダイオードであり、それぞれに照射される光に応じた電気信号を出力する。より具体的には、光電変換素子３０は、ＰＩＮ（Ｐｏｓｉｔｉｖｅ Ｉｎｔｒｉｎｓｉｃ Ｎｅｇａｔｉｖｅ）フォトダイオードである。以下、検出素子３Ａの光電変換素子３０を光電変換素子３０Ａといい、ダミー素子３Ｂの光電変換素子３０Ｂという。なお、複数の検出素子３Ａと複数のダミー素子３Ｂとを併せて、複数の光センサという場合がある。ダミー素子３Ｂの光電変換素子３０Ｂを第１フォトダイオードという場合がある。検出素子３Ａの光電変換素子３０Ａを第２フォトダイオードという場合がある。

検出素子３Ａの光電変換素子３０Ａは、走査線駆動回路１５から供給されるゲート駆動信号（リセット制御信号ＲＳＴ、読出制御信号ＲＤ）に従って動作する。光電変換素子３０Ａは、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。検出装置１は、複数の光電変換素子３０からの検出信号Ｖｄｅｔに基づいて生体に関する情報を検出する。一方で、ダミー素子３Ｂの光電変換素子３０Ｂは、走査線駆動回路１５から供給されるゲート駆動信号（リセット制御信号ＲＳＴ）に従って動作する。光電変換素子３０Ｂは、照射される光に応じた電気信号を生成するものの、信号線選択回路１６と接続しておらず、信号線選択回路１６に電気信号を出力しない。

図４は、実施形態に係る検出装置の構成例を示すブロック図である。図４に示すように、検出装置１は、さらに検出制御回路１１と検出部４０と、を有する。検出制御回路１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１０２に含まれる。

検出制御回路１１は、走査線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ等の各種制御信号を走査線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。

走査線駆動回路１５は、各種制御信号に基づいて複数の走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ（図３参照））を駆動する回路である。走査線駆動回路１５は、複数の走査線を順次又は同時に選択し、選択された走査線にゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）を供給する。これにより、走査線駆動回路１５は、走査線に接続された複数の光電変換素子３０を選択する。

信号線選択回路１６は、複数の出力信号線ＳＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された出力信号線ＳＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、光電変換素子３０の検出信号Ｖｄｅｔを検出部４０に出力する。

検出部４０は、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、が同期して動作するように制御する。

検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）である。検出回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する回路であり、例えば、積分回路である。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。

信号処理回路４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理回路４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理回路４４は、検出回路４８からの信号に基づいて生体に関する情報を検出してもよい。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素飽和度等である。

記憶回路４６は、信号処理回路４４で演算された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、レジスタ回路等であってもよい。

座標抽出回路４５は、信号処理回路４４において指Ｆｇの接触又は近接が検出されたときに、指Ｆｇ等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出回路４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。座標抽出回路４５は、センサ部１０の各検出素子３から出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出回路４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。

次に、検出装置１の回路構成例について説明する。図５は、検出素子を示す回路図である。図５に示すように、検出素子３Ａは、光電変換素子３０Ａ、リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有する。リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、それぞれｎ型ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。

光電変換素子３０Ａのアノードには、基準電位ＶＣＯＭが印加される。光電変換素子３０Ａのカソードは、ノードＮ１に接続される。ノードＮ１は、容量素子Ｃｓ、リセットトランジスタＭｒｓｔのソース又はドレインの一方及びソースフォロワトランジスタＭｓｆのゲートに接続される。さらにノードＮ１には、寄生容量Ｃｐが存在する。光電変換素子３０Ａに光が入射した場合、光電変換素子３０Ａから出力された信号（電荷）は、容量素子Ｃｓに蓄積される。

リセットトランジスタＭｒｓｔのゲートは、リセット制御走査線ＧＬｒｓｔに接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット信号線ＳＬｒｓｔが接続され、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、光電変換素子３０Ａは、逆バイアス駆動される。

ソースフォロワトランジスタＭｓｆは、電源電位ＶＤＤが供給される端子と読出トランジスタＭｒｄ（ノードＮ２）との間に接続される。ソースフォロワトランジスタＭｓｆのゲートは、ノードＮ１に接続される。ソースフォロワトランジスタＭｓｆのゲートには、光電変換素子３０Ａで発生した信号（電荷）が供給される。これにより、ソースフォロワトランジスタＭｓｆは、光電変換素子３０Ａで発生した信号（電荷）に応じた信号電圧を読出トランジスタＭｒｄに出力する。

読出トランジスタＭｒｄは、ソースフォロワトランジスタＭｓｆのソース（ノードＮ２）と出力信号線ＳＬ（ノードＮ３）との間に接続される。読出トランジスタＭｒｄのゲートは、読出制御走査線ＧＬｒｄに接続される。読出トランジスタＭｒｄが読出制御信号ＲＤに応答してオンになると、ソースフォロワトランジスタＭｓｆから出力される信号、すなわち、光電変換素子３０Ａで発生した信号（電荷）に応じた信号電圧が、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力される。

図６は、ダミー素子を示す回路図である。図６に示すように、ダミー素子３Ｂは、光電変換素子３０Ｂと、リセットトランジスタＭｒｓｔと、を有する。光電変換素子３０Ｂのアノードには、基準電位ＶＣＯＭが印加される。光電変換素子３０のカソードは、ノードＮ１に接続される。ノードＮ１は、容量素子Ｃｓ、リセットトランジスタＭｒｓｔのソース又はドレインに接続される。さらにノードＮ１には、寄生容量Ｃｐが存在する。光電変換素子３０に光が照射された場合、光電変換素子３０から出力された信号（電荷）は、容量素子Ｃｓに蓄積される。

リセットトランジスタＭｒｓｔのゲートは、リセット制御走査線ＧＬｒｓｔに接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット信号線ＳＬｒｓｔが接続され、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、光電変換素子３０は、逆バイアス駆動される。

また、ダミー素子３Ｂは、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有していない。よって、ダミー素子３Ｂは、読出トランジスタＭｒｄに接続される読出制御走査線ＧＬｒｄと、ソースフォロワトランジスタＭｓｆに接続される出力信号線ＳＬと、に接続していない。よって、光電変換素子３０Ｂで発生した信号（電荷）は、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力されない。

なお、図５に示すリセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄと、図６に示すリセットトランジスタＭｒｓｔは、それぞれ、２つのトランジスタが直列に接続されて構成されたいわゆるダブルゲート構造である。ただし、これに限定されず、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、シングルゲート構造でもよく、３つ以上のトランジスタが直列に接続されてもよい。

次に、検出素子３Ａ及びダミー素子３Ｂの平面構成について説明する。図７は、検出素子を示す平面図である。図８は、ダミー素子を示す平面図である。なお、検出素子３Ａとダミー素子３Ｂは、共通する構成として、光電変換素子３０Ａ、３０Ｂと、リセットトランジスタＭｒｓｔと、を有する。よって、共通する部分（光電変換素子３０Ａ、３０Ｂと、リセットトランジスタＭｒｓｔ）については、図７、図８を参照しながら、まとめて説明する。

図７、図８に示すように、検出素子３Ａの光電変換素子３０Ａと、ダミー素子３Ｂの光電変換素子３０Ｂは、第２方向Ｄｙに隣接する２つのリセット制御走査線ＧＬｒｓｔと、第１方向Ｄｘに隣接する２つの出力信号線ＳＬとで囲まれた領域内に設けられる。よって、複数の光センサ（複数の光電変換素子３０Ａと複数の光電変換素子３０Ａ）は、第１方向Ｄｘと第２方向Ｄｙとに規則的に配列している。

図７、図８に示すように、検出素子３Ａ及びダミー素子３ＢのリセットトランジスタＭｒｓｔは、半導体層６１Ａ、６１Ｂと、ソース電極６２Ａ、６２Ｂと、ドレイン電極６３Ａ、６３Ｂと、ゲート電極６４Ａ、６４Ｂと、を有する。半導体層６１Ａ、６１Ｂの一端は、リセット信号線ＳＬｒｓｔに接続される。半導体層６１Ａ、６１Ｂの他端は、接続配線ＳＬｃｎに接続される。リセット信号線ＳＬｒｓｔの、半導体層６１Ａ、６１Ｂと接続される部分がソース電極６２Ａ、６２Ｂとして機能し、接続配線ＳＬｃｎの、半導体層６１Ａ、６１Ｂと接続される部分がドレイン電極６３Ａ、６３Ｂとして機能する。リセット制御走査線ＧＬｒｓｔには、第２方向Ｄｙに分岐された２つの分岐部が設けられ、半導体層６１Ａ、６１Ｂは、リセット制御走査線ＧＬｒｓｔの２つの分岐部と交差する。半導体層６１Ａ、６１Ｂの、リセット制御走査線ＧＬｒｓｔの２つの分岐部と重なる部分にチャネル領域が形成され、リセット制御走査線ＧＬｒｓｔの２つの分岐部の、半導体層６１Ａ、６１Ｂと重なる部分が、ゲート電極６４Ａ、６４Ｂとして機能する。

図７に示すように、検出素子３ＡのソースフォロワトランジスタＭｓｆは、半導体層６５と、ソース電極６７と、ゲート電極６８とを有する。半導体層６５の一端は、接続部ＳＬｓｆａを介して電源信号線ＳＬｓｆに接続される。半導体層６５の他端は、読出トランジスタＭｒｄに接続される。接続部ＳＬｓｆａの、半導体層６５と接続される部分がソース電極６７として機能する。

検出素子３Ａのゲート電極６８の一端は、コンタクトホールを介して接続配線ＳＬｃｎに接続される。半導体層６５は、ゲート電極６８と交差する。つまり、リセットトランジスタＭｒｓｔは、接続配線ＳＬｃｎを介して、ソースフォロワトランジスタＭｓｆのゲートに電気的に接続される。

検出素子３Ａの光電変換素子３０Ａのカソード（ｎ型半導体層３３Ａ）は、コンタクトホールＨ２を介して、接続配線ＳＬｃｎに接続される。これにより、光電変換素子３０Ａのカソード（ｎ型半導体層３３）は、接続配線ＳＬｃｎを介して、リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆと電気的に接続される。

読出トランジスタＭｒｄは、半導体層７１と、ドレイン電極７２と、ゲート電極７４とを有する。半導体層７１の一端は、ソースフォロワトランジスタＭｓｆの半導体層６５に接続される。本実施形態では、半導体層６５及び半導体層７１は、共通の半導体層で形成される。半導体層７１の他端は、接続部ＳＬａを介して出力信号線ＳＬに接続される。言い換えると、接続部ＳＬａの、半導体層７１と接続される部分がドレイン電極７２として機能する。読出制御走査線ＧＬｒｄには、第２方向Ｄｙに隣り合い、第１方向Ｄｘに延在する分岐部が接続される。半導体層７１は、読出制御走査線ＧＬｒｄ及び分岐部と交差する。読出制御走査線ＧＬｒｄ及び分岐部の半導体層７１と重なる部分が、ゲート電極７４として機能する。このような構成で、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、出力信号線ＳＬに接続される。

なお、図７、図８に示す光電変換素子３０Ａ、３０Ｂ及び各トランジスタの平面構成は、あくまで一例であり、適宜変更することができる。例えば、複数のトランジスタが第２方向Ｄｙに並んで配置される構成に限定されず、一部のトランジスタが他のトランジスタと第１方向Ｄｘに隣り合って配置される等、異なる位置に設けられていてもよい。また、各トランジスタの配置に応じて、各信号線及び各走査線の配置も適切に変更してもよい。

次に、検出素子３Ａ及びダミー素子３Ｂの断面構成について説明する。図９は、検出素子の断面図であって、詳細には図７のＩＸ－ＩＸ’断面図である。図１０は、ダミー素子の断面図であって、詳細には図８のＸ－Ｘ’断面図である。検出素子３Ａとダミー素子３Ｂは、同一の基板２１上に形成されており、断面構成がほぼ共通する。よって、図９、図１０を参照しながら、まとめて説明する。なお、図９では、検出素子３Ａが有する３つのトランジスタのうち、リセットトランジスタＭｒｓｔの断面構成を示しているが、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの断面構成もリセットトランジスタＭｒｓｔと同様である。

図９、図１０に示すように、基板２１は絶縁基板である。基板２１は、例えば、石英、無アルカリガラス等のガラス基板が用いられる。基板２１は、第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２とを有する。基板２１の第１主面Ｓ１に、リセットトランジスタＭｒｓｔを含む各種トランジスタ、各種配線（走査線及び信号線）及び絶縁膜が設けられてアレイ基板２が形成される。光電変換素子３０Ａ、３０Ｂは、アレイ基板２の上、すなわち、基板２１の第１主面Ｓ１側に配列される。

アンダーコート膜２２は、基板２１の第１主面Ｓ１上に設けられる。アンダーコート膜２２、絶縁膜２３、２４、２５及び絶縁膜２７、２８は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）等である。

半導体層６１Ａ、６１Ｂは、アンダーコート膜２２の上に設けられる。半導体層６１Ａ、６１Ｂは、例えば、ポリシリコンが用いられる。ただし、半導体層６１Ａ、６１Ｂは、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎｅ）等であってもよい。

絶縁膜２３は、半導体層６１Ａ、６１Ｂを覆ってアンダーコート膜２２の上に設けられる。ゲート電極６４は、絶縁膜２３の上に設けられる。なお、ソースフォロワトランジスタＭｓｆのゲート電極６８も、ゲート電極６４Ａ、６４Ｂと同層に、絶縁膜２３の上に設けられる。また、リセット制御走査線ＧＬｒｓｔ及び読出制御走査線ＧＬｒｄもゲート電極６４Ａ、６４Ｂと同層に設けられる。絶縁膜２４は、ゲート電極６４Ａ、６４Ｂを覆って絶縁膜２３の上に設けられる。また、検出領域ＡＡ１内において、図９に示すように、絶縁膜２４は、ソースフォロワトランジスタＭｓｆを覆っている。

図９、図１０に示すように、リセットトランジスタＭｒｓｔは、ゲート電極６４Ａ、６４Ｂが半導体層６１Ａ、６１Ｂの上側に設けられたトップゲート構造である。しかしながら、本開示の検出装置１において、ゲート電極６４Ａ、６４Ｂが半導体層６１Ａ、６１Ｂの下側に設けられたボトムゲート構造でもよく、ゲート電極６４Ａ、６４Ｂが半導体層６１Ａ、６１Ｂの上側及び下側に設けられたデュアルゲート構造でもよい。

絶縁膜２４及び絶縁膜２５は、ゲート電極６４Ａ、６４Ｂを覆って絶縁膜２３の上に設けられる。ソース電極６２Ａ、６２Ｂ及びドレイン電極６３Ａ、６３Ｂは、絶縁膜２５の上に設けられる。ソース電極６２Ａ、６２Ｂ及びドレイン電極６３Ａ、６３Ｂは、それぞれ、絶縁膜２３、２４、２５を貫通するコンタクトホールを介して半導体層６１と接続される。ソース電極６２Ａ、６２Ｂ及びドレイン電極６３Ａ、６３Ｂは、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。

また、各種信号線（出力信号線ＳＬ、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）及び接続配線ＳＬｃｎは、ソース電極６２Ａ、６２Ｂ及びドレイン電極６３Ａ、６３Ｂと同層に設けられる。図９に示すように、検出素子３Ａの接続配線ＳＬｃｎは、絶縁膜２４、２５を貫通するコンタクトホールを介してソースフォロワトランジスタＭｓｆのゲート電極６８に接続される。

図９、図１０に示すように、絶縁膜２６は、リセットトランジスタＭｒｓｔ等の各種トランジスタを覆って絶縁膜２５の上に設けられる。絶縁膜２６は、感光性アクリル等の有機材料からなる。絶縁膜２６は、絶縁膜２５よりも厚い。絶縁膜２６は、無機絶縁材料に比べ、段差のカバレッジ性が良好であり、各種トランジスタ及び各種配線で形成される段差を平坦化することができる。

次に、光電変換素子３０Ａ、３０Ｂの断面構成について説明する。光電変換素子３０Ａ、３０Ｂは、絶縁膜２６の上に設けられる。具体的には、下部導電層３５Ａ、３５Ｂは、絶縁膜２６の上に設けられ、コンタクトホールＨ２を介して接続配線ＳＬｃｎに電気的に接続される。光電変換素子３０Ａ、３０Ｂは、下部導電層３５Ａ、３５Ｂに接続される。平面視で、下部導電層３５Ａ、３５Ｂは、光電変換素子３０Ａ、３０Ｂよりも大きい面積を有する。下部導電層３５Ａ、３５Ｂは、例えば、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層構造を採用することができる。下部導電層３５Ａ、３５Ｂは、基板２１と、光電変換素子３０Ａ、３０Ｂとの間に設けられので、下部導電層３５Ａ、３５Ｂは、遮光層として機能し、光電変換素子３０Ａ、３０Ｂへの基板２１の第２主面Ｓ２側からの光の侵入を抑制できる。

光電変換素子３０Ａ、３０Ｂは、光起電力効果を有する半導体層を含み構成される。具体的には、光電変換素子３０Ａ、３０Ｂの半導体層は、ｉ型半導体層３１Ａ、３１Ｂ、ｐ型半導体層３２Ａ、３２Ｂ及びｎ型半導体層３３Ａ、３３Ｂを含む。ｉ型半導体層３１Ａ、３１Ｂ、ｐ型半導体層３２Ａ、３２Ｂ及びｎ型半導体層３３Ａ、３３Ｂは、例えば、アモルファスシリコン（ａ－Ｓｉ）である。なお、半導体層の材料は、これに限定されず、ポリシリコン、微結晶シリコン等であってもよい。

ｐ型半導体層３２Ａ、３２Ｂは、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｎ型半導体層３３Ａ、３３Ｂは、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｉ型半導体層３１Ａ、３１Ｂは、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２Ａ、３２Ｂ及びｎ型半導体層３３Ａ、３３Ｂよりも低い導電性を有する。

基板２１の表面に垂直な方向（第３方向Ｄｚ）において、ｉ型半導体層３１Ａ、３１Ｂは、ｎ型半導体層３３Ａ、３３Ｂとｐ型半導体層３２Ａ、３２Ｂとの間に設けられる。本実施形態では、下部導電層３５Ａ、３５Ｂの上に、ｎ型半導体層３３Ａ、３３Ｂ、ｉ型半導体層３１Ａ、３１Ｂ及びｐ型半導体層３２Ａ、３２Ｂの順に積層されている。

これにより、検出素子３Ａの光電変換素子３０Ａのｎ型半導体層３３Ａは、下部導電層３５Ａ及び接続配線ＳＬｃｎを介してリセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆに電気的に接続される。一方で、ダミー素子３Ｂの光電変換素子３０Ｂのｎ型半導体層３３Ｂは、下部導電層３５Ｂ及び接続配線ＳＬｃｎを介してリセットトランジスタＭｒｓｔに電気的に接続される。

上部電極３４Ａ、３４Ｂは、ｐ型半導体層３２Ａ、３２Ｂの上に設けられる。上部電極３４Ａ、３４Ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性を有する導電材料である。絶縁膜２７は、光電変換素子３０Ａ、３０Ｂ及び上部電極３４Ａ、３４Ｂを覆って絶縁膜２６の上に設けられる。絶縁膜２７には上部電極３４Ａ、３４Ｂと重なる領域にコンタクトホールＨ１が設けられる。

接続配線３６Ａ、３６Ｂは、絶縁膜２７の上に設けられ、コンタクトホールＨ１を介して上部電極３４Ａ、３４Ｂと電気的に接続される。ｐ型半導体層３２Ａ、３２Ｂには、接続配線３６Ａ、３６Ｂを介して基準電位ＶＣＯＭ（図５、図６参照）が供給される。

絶縁膜２８は、上部電極３４Ａ、３４Ｂ及び接続配線３６Ａ、３６Ｂを覆って絶縁膜２７の上に設けられる。絶縁膜２８は、光電変換素子３０Ａ、３０Ｂへの水分の侵入を抑制する保護層として設けられる。さらに、絶縁膜２９は、絶縁膜２８の上に設けられる。絶縁膜２９は、有機材料で形成されたハードコート膜である。絶縁膜２９は、光電変換素子３０Ａ、３０Ｂや接続配線３６Ａ、３６Ｂで形成された絶縁膜２８の表面の段差を平坦化する。

カバー部材１２２は、絶縁膜２９と対向して設けられる。つまり、カバー部材１２２は、各種トランジスタ及び光電変換素子３０Ａ、３０Ｂを覆って設けられる。接着層１２５は、絶縁膜２９と、カバー部材１２２とを接着する。接着層１２５は、例えば、透光性の光学粘着シート（ＯＣＡ：Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）である。

つぎに実施形態の照明装置付き検出機器１２０の作用効果について説明する。図１Ａに示すように、指紋の検出時、照明装置１２１から照射された光Ｌ１が指Ｆｇに当たる（図１Ａ参照）。指Ｆｇに当たって反射した光Ｌ２は、センサ領域ＡＡ内に入射する。光Ｌ２は、検出領域ＡＡ１内に設けられた検出素子３Ａの光電変換素子３０Ａと、ダミー領域ＡＡ２内に設けられたダミー素子３Ｂの光電変換素子３０Ｂとに入射する。光電変換素子３０Ａ及び光電変換素子３０Ｂは、入射した光に基づいた信号（電荷）を生成する。これにより、光電変換素子３０Ａ及び光電変換素子３０Ｂには寄生容量が発生する。

ここで、検出領域ＡＡ１内であり、かつ検出領域ＡＡ１の外枠から１ピッチ分内側に離れて配置された光電変換素子３０Ａは、自己の第１方向Ｄｘと第２方向Ｄｙとには、他の光電変換素子３０Ａが隣接している。よって、その光電変換素子３０Ａは、第１方向Ｄｘと第２方向Ｄｙとに隣接する４つの光電変換素子３０Ａで生じた寄生容量の影響を受ける。

一方で、図３に示すように、検出領域ＡＡ１内であり、検出領域ＡＡ１の枠に沿いに配置された光電変換素子３０Ａは、自己の第１方向Ｄｘと第２方向Ｄｙとには、光電変換素子３０Ａと光電変換素子３０Ｂとが隣接している。よって、その光電変換素子３０Ａは、第１方向Ｄｘと第２方向Ｄｙに隣接する光電変換素子３０Ａと光電変換素子３０Ｂで生じた寄生容量の影響を受ける。

以上から、検出領域ＡＡ１内に配置された各光電変換素子３０Ａは、周囲から影響を受ける寄生容量に差異がなくなり、均等となる。この結果、各光電変換素子３０Ａで変換される信号（電荷）に入力されるノイズも等しくなる。

また、指紋検出後において、走査線駆動回路１５は、読出制御走査線ＧＬｒｄを順次選択する。選択された読出制御走査線ＧＬｒｄと接続する各検出素子３Ａは、各出力信号線ＳＬを介して検出部４０に検出信号Ｖｄｅｔを送る。その後、各検出素子３Ａと各ダミー素子３Ｂには、リセット制御走査線ＧＬｒｓｔを介してリセット制御信号が送られる。これにより、光電変換素子３０Ａ及び光電変換素子３０Ｂは、逆バイアス駆動してリセットされた状態となる。よって、光電変換素子３０Ａ及び光電変換素子３０Ｂの寄生容量もリセットされる。

つぎ、検出装置１の設計について説明する。ダミー素子３Ｂは、検出領域ＡＡ１の検出素子３Ａを囲み、検出領域ＡＡ１の枠沿いに配置された光電変換素子３０Ａに寄生容量の影響を与えるためのものである。よって、ダミー素子３Ｂは、検出素子３Ａと同じ大きさでなくてもよい。言い換えると、ダミー素子３Ｂは、検出素子３Ａよりも大きく又は小さく設計してもよい。よって、決められたセンサ領域ＡＡに対し、所定の大きさの検出素子３Ａを配列して検出領域ＡＡ１を決定し、余った領域をダミー領域ＡＡ２とすることができる。以上から、センサ領域ＡＡのうち検出領域ＡＡ１以外のスペースを有効に活用することができる。また、これによれば、センサ領域ＡＡの全てを検出素子３Ａで埋めるようになっていないため、生産性が良い。

なお、本実施形態のダミー領域ＡＡ２において、ダミー素子３Ｂが配置される範囲が１ピッチとなっているが、本開示の検出装置は、これに限定されず、複数ピッチとしてもよい。仮にダミー領域ＡＡ２にダミー素子３Ｂを２つずつ並べて環状を成すように配列した場合、検出領域ＡＡ１内であって検出領域ＡＡ１の枠沿いに配置された光電変換素子３０Ａには、外側に配置される２つ分の光電変換素子３０Ｂの寄生容量が影響する。よって、検出領域ＡＡ１内の中央部に配置された光電変換素子３０Ａが影響を受ける寄生容量に、より近づけることができる。

以上、実施形態の検出装置１によれば、各光電変換素子（フォトダイオード）３０Ａで変換される信号（電荷）に入力されるノイズも等しくすることができ、検出される指紋の精度が向上する。また、ダミー素子３Ｂは、センサ領域ＡＡの余ったスペースを使用するものであり、検出装置１の大型化が回避されている。さらに、指紋の検出した後、光電変換素子３０Ａ及び光電変換素子３０Ｂの寄生容量がリセットされ、検出装置１の各部品に与える影響も低減する。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

１ 検出装置
２ アレイ基板
３Ａ 検出素子（光センサ）
３Ｂ ダミー素子（光センサ）
５ センサ基板、
１０ センサ部
１５ 走査線駆動回路
１６ 信号線選択回路
３０ 光電変換素子
３０Ａ 光電変換素子（第２フォトダイオード）
３０Ｂ 光電変換素子（第１フォトダイオード）
ＡＡ センサ領域
ＡＡ１ 検出領域
ＡＡ２ ダミー領域
ＧＡ 周辺領域
ＧＬｒｓｔ リセット制御走査線
ＧＬｒｄ 読出制御走査線
ＳＬ 出力信号線
ＳＬｓｆ 電源信号線
ＳＬｒｓｔ リセット信号線
Ｖｒｓｔ リセット電位
ＲＳＴ リセット制御信号
Ｍｒｓｔ リセットトランジスタ
Ｍｒｄ 読出トランジスタ
Ｍｓｆ ソースフォロワトランジスタ
ＶＤＤ 電源電位
ＶＣＯＭ 基準電位

Claims (4)

1. センサ領域を有する基板と、
   前記センサ領域内で、第１方向と、前記第１方向と直交する第２方向と、に配列する複数の光センサと、
   を備え、
   前記基板は、
   前記センサ領域内で前記第１方向に延在し、読出制御信号を送信する複数の読出制御走査線と、
   前記センサ領域内で前記第２方向に延在する複数の出力信号線と、
   リセット制御信号を送るリセット制御走査線と、
   リセット電位を供給するリセット信号線と、
   電源信号線と、
   を有し、
   複数の前記光センサは、
   第１フォトダイオードを有し、前記センサ領域の枠に沿って配置された複数のダミー素子と、
   第２フォトダイオードを有し、複数の前記ダミー素子が配置される環状のダミー領域の内側に配置された複数の検出素子と、
   を有し、
   前記検出素子は、リセットトランジスタと、読出トランジスタと、ソースフォロワトランジスタと、を備え、
   前記リセット信号線は、前記リセットトランジスタのソースに接続され、
   前記リセット制御走査線は、前記リセットトランジスタのゲートに接続され、
   前記リセットトランジスタのドレインは、前記ソースフォロワトランジスタのゲートに接続され、
   前記第２フォトダイオードのカソードは、前記ソースフォロワトランジスタのゲートに接続され、
   前記ソースフォロワトランジスタのドレインは、前記読出トランジスタのソースに接続され、
   前記読出制御走査線は、前記読出トランジスタのゲートに接続され、
   前記出力信号線は、前記読出トランジスタのドレインに接続され、
   前記電源信号線は、前記検出素子の前記ソースフォロワトランジスタのソースに接続され、
   前記ダミー素子は、前記読出制御走査線及び前記出力信号線と接続しておらず、かつ前記電源信号線に接続されず、
   前記検出素子は、前記読出制御走査線及び前記出力信号線に接続し、かつ前記読出制御信号を受信した場合、前記第２フォトダイオードにより生成された信号を前記出力信号線に出力する
   検出装置。
2. 前記検出素子及び前記ダミー素子は、前記リセット制御走査線及び前記リセット信号線に接続し、かつ前記リセット制御信号を受信した場合、前記リセット電位により前記第１フォトダイオード又は前記第２フォトダイオードを逆バイアス駆動させる
   請求項１に記載の検出装置。
3. 前記基板において、前記第１フォトダイオードのアノード及び前記第２フォトダイオードのアノードは、基準電位に接続される
   請求項２に記載の検出装置。
4. 前記ダミー素子は、リセットトランジスタを有し、
   前記ダミー素子のリセットトランジスタのゲートは、前記リセット制御走査線に接続され、
   前記ダミー素子のリセットトランジスタのソースは、前記リセット信号線に接続され、
   前記ダミー素子のリセットトランジスタのドレインは、前記第１フォトダイオードのカソードに接続される
   請求項１に記載の検出装置。

Images