JP7437987B2 - Die bonding equipment and semiconductor device manufacturing method - Google Patents

Die bonding equipment and semiconductor device manufacturing method Download PDF

Info

Publication number
JP7437987B2
JP7437987B2 JP2020051130A JP2020051130A JP7437987B2 JP 7437987 B2 JP7437987 B2 JP 7437987B2 JP 2020051130 A JP2020051130 A JP 2020051130A JP 2020051130 A JP2020051130 A JP 2020051130A JP 7437987 B2 JP7437987 B2 JP 7437987B2
Authority
JP
Japan
Prior art keywords
die
bonding apparatus
die bonding
substrate
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020051130A
Other languages
Japanese (ja)
Other versions
JP2021150586A (en
JP2021150586A5 (en
Inventor
英晴 小橋
浩二 保坂
仁晃 吉山
悠太 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2020051130A priority Critical patent/JP7437987B2/en
Priority to TW110100364A priority patent/TWI765517B/en
Priority to CN202110197928.3A priority patent/CN113436986B/en
Priority to KR1020210030130A priority patent/KR102516586B1/en
Publication of JP2021150586A publication Critical patent/JP2021150586A/en
Publication of JP2021150586A5 publication Critical patent/JP2021150586A5/ja
Application granted granted Critical
Publication of JP7437987B2 publication Critical patent/JP7437987B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示はダイボンディング装置に関し、例えばダイのクラックを検査するダイボンダに適用可能である。 The present disclosure relates to a die bonding apparatus, and is applicable to, for example, a die bonder that inspects cracks in a die.

半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割する工程（ダイシング工程）と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダ等のダイボンディング装置である。 Part of the manufacturing process for semiconductor devices is the process of mounting a semiconductor chip (hereinafter simply referred to as a die) onto a wiring board, lead frame, etc. (hereinafter simply referred to as a board) and assembling a package. Some of the processes include a process (dicing process) in which dies are divided from a semiconductor wafer (hereinafter simply referred to as a wafer), and a bonding process in which the divided dies are mounted on a substrate. A semiconductor manufacturing device used in the bonding process is a die bonding device such as a die bonder.

ダイシング工程において、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックが発生することがある。そのため、ボンディング工程において、ダイをカメラで撮像して表面検査（外観検査）が行われている。 In the dicing process, cracks extending inward from the cut surface may occur in the die due to cutting resistance during dicing. Therefore, in the bonding process, a surface inspection (appearance inspection) is performed by imaging the die with a camera.

特開２０１９－５４２０３号公報JP 2019-54203 Publication

ポリイミド膜等で形成されるダイ表面の保護膜（表面保護膜）は照明装置からの照射光が透過できる層であるので、表面保護膜の厚さや表面保護膜下に形成された凹凸のパターン等によっては、表面保護膜の上面または下面からシリコン等の基板に向かって形成されたクラックの検出が困難な場合がある。 The protective film on the die surface (surface protective film) formed of polyimide film etc. is a layer through which the irradiated light from the lighting device can pass, so the thickness of the surface protective film and the uneven pattern formed under the surface protective film etc. In some cases, it may be difficult to detect cracks formed from the top or bottom surface of the surface protective film toward a substrate made of silicon or the like.

本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。 An object of the present disclosure is to provide a technique that can improve crack recognition accuracy.

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ダイを撮像する撮像装置と、ダイを撮像装置の光学系軸に対して斜めから照明する照明装置と、撮像装置および照明装置を制御する制御装置と、を備える。制御装置は、ダイに形成されたクラックを検出するため、ダイに照明装置により可視光領域において緑色よりも短い波長の光を照射すると共に、撮像装置によりダイを撮像するように構成される。 A brief overview of typical features of the present disclosure is as follows.
That is, the die bonding apparatus includes an imaging device that images the die, an illumination device that illuminates the die obliquely with respect to an optical system axis of the imaging device, and a control device that controls the imaging device and the illumination device. In order to detect cracks formed on the die, the control device is configured to irradiate the die with light having a wavelength shorter than green in a visible light region using an illumination device, and to image the die using an imaging device.

上記ダイボンディング装置によれば、クラックの認識精度を向上することができる。 According to the die bonding apparatus described above, crack recognition accuracy can be improved.

ダイボンダの構成例を示す概略上面図Schematic top view showing a configuration example of a die bonder 図１において矢印Ａ方向から見たときの概略構成を説明する図A diagram illustrating the schematic configuration when viewed from the direction of arrow A in FIG. 図１のダイ供給部の主要部を示す概略断面図A schematic cross-sectional view showing the main parts of the die supply section in Figure 1 図１のダイボンダの制御系の概略構成を示すブロック図A block diagram showing the schematic configuration of the control system of the die bonder in Figure 1. 図１のダイボンダにおけるダイボンディング工程を説明するフローチャートFlowchart explaining the die bonding process in the die bonder of FIG. 1 斜光照明を説明する模式図Schematic diagram explaining oblique lighting クラックおよびその背景を説明する図Diagram explaining cracks and their background 照明色による模様の見え方の違いを説明する図Diagram explaining the difference in how the pattern looks depending on the lighting color 視野内座標とダイ表面のクラックと背景照度の測定結果を示すグラフGraph showing measurement results of in-field coordinates, cracks on the die surface, and background illuminance

まず、本開示者らが検討した技術について図６から図９を用いて説明する。図６は斜光照明を説明する模式図である。図７はクラックおよびその背景を説明する図であり、図７（ａ）は背景に対するクラックの明度コントラストの差が大きい場合の画像を示す図であり、図７（ｂ）は背景に対するクラックの明度コントラストの差が小さい場合の画像を示す図である。図８は照明色による模様の見え方の違いを説明する図であり、図８（ａ）は照明色が青の場合の画像であり、図８（ｂ）は照明色が緑の場合の画像であり、図８（ｃ）は照明色が赤の場合の画像である。図９は視野内座標とダイ表面のクラックと背景照度の測定結果を示すグラフであり、図９（ａ）は白色照明の場合であり、図９（ｂ）は青色照明の場合であり、図９（ｃ）は赤色照明の場合である。 First, the technology studied by the present inventors will be explained using FIGS. 6 to 9. FIG. 6 is a schematic diagram illustrating oblique illumination. FIG. 7 is a diagram explaining a crack and its background, FIG. 7(a) is a diagram showing an image when the difference in brightness contrast of the crack with respect to the background is large, and FIG. 7(b) is a diagram showing the brightness of the crack with respect to the background. FIG. 7 is a diagram showing an image when the difference in contrast is small. FIG. 8 is a diagram illustrating the difference in appearance of a pattern depending on the illumination color. FIG. 8(a) is an image when the illumination color is blue, and FIG. 8(b) is an image when the illumination color is green. FIG. 8(c) is an image when the illumination color is red. FIG. 9 is a graph showing the measurement results of coordinates in the visual field, cracks on the die surface, and background illuminance. FIG. 9(a) is for white illumination, FIG. 9(b) is for blue illumination, and FIG. 9(c) is the case of red illumination.

カメラによる画像でのクラック検査機能を設計する場合、その照明構成は「背景を明るくして見たいものを暗く写す」明視野方式と、「背景を暗くして、見たいものを明るく写す」暗視野方式がある。一般に微細な傷を検査する場合は暗視野方式のほうがよい。ウェハ表面は鏡面に近く、暗視野方式による検査を行うには、光を斜めから当てる照明方式である斜光照明がよい。図６に示すように、ダイＤのクラックを検出する場合、照明装置ＬＤの斜光照明の入射角（θ）は撮像装置ＣＭの光学系の軸にできるだけ近い（入射角（θ）をできるだけ０に近づける）ほうがクラックを光らせやすい。本明細書では、この照明をハイアングルクラック検出照明という。 When designing a crack inspection function using camera images, the lighting configurations are two types: bright-field, which brightens the background and shows what you want to see in a dark light, and dark field, which darkens the background and shows what you want to see in a bright light. There is a field of view method. In general, the dark field method is better when inspecting minute scratches. Since the wafer surface is close to a mirror surface, oblique illumination, which is an illumination method in which light is applied obliquely, is suitable for dark-field inspection. As shown in FIG. 6, when detecting cracks in the die D, the incident angle (θ) of the oblique illumination of the illumination device LD is as close as possible to the axis of the optical system of the imaging device CM (the incident angle (θ) is set to 0 as much as possible). It is easier to make the crack shine if you bring it closer. In this specification, this illumination is referred to as high-angle crack detection illumination.

ポリイミド膜等で形成される表面保護膜の薄膜化、表面メモリの多積層化などにより、メモリセル層の分光反射率が変化する。このため、ハイアングルクラック検出照明では、図７（ｂ）に示すように、ダイ表面のメモリアレイＭＡＲＹのメモリセル上に縞模様などの模様が浮かび上がることがある。この縞模様が背景に出現すると縞模様とクラックＣＲＫの区別が難しくなる。すなわち、この縞模様がクラック領域とその他の領域の分離を画像処理で行う際の障害となり、背景に対して明度コントラストの差が少ないクラックの検出や、クラック長の正確な測定を困難にする。メモリアレイＭＡＲＹのように繰り返しパターンにより構成された領域の面積が他の領域の面積よりも大きい場合に影響が大きい。 The spectral reflectance of the memory cell layer changes as the surface protection film made of a polyimide film or the like becomes thinner, the surface memory becomes multi-layered, and so on. Therefore, with high-angle crack detection illumination, a pattern such as a striped pattern may appear on the memory cells of the memory array MARY on the die surface, as shown in FIG. 7(b). When this striped pattern appears in the background, it becomes difficult to distinguish between the striped pattern and crack CRK. That is, this striped pattern becomes an obstacle when performing image processing to separate the crack area from other areas, making it difficult to detect cracks with little difference in brightness contrast from the background and to accurately measure the crack length. The influence is large when the area of a region configured by a repeating pattern is larger than the area of other regions, such as in the memory array MARY.

図８に示すように、本縞模様が使用する斜光照明の照明波長を長いものにするとより際立ち、短いものにするとより消失して見えなくなる。 As shown in FIG. 8, the longer the illumination wavelength of the oblique illumination used, the more noticeable the striped pattern becomes, and the shorter it becomes, the more the striped pattern disappears and becomes invisible.

また、ダイ表面のクラックと背景照度を測定すると、図９（ａ）に示すように、白色の照明では部分的に明度が明るくなる部分（Ａ）があり、これはクラックであり、図９（ａ）の（Ｂ）は背景の明度であり、（Ｃ）はメモリセルが浮かび上がり明るくなる領域であり、（Ｄ）は全反射している領域となっている。図９（ａ）の（Ｃ）に示す白色の照明ではメモリセルが浮かび上がり明るくなる領域は、図９（ｂ）の青色の照明にはその領域が存在せず、図９（ｃ）に示す赤色の照明ではメモリセルが浮かび上がって極端に明るくなる領域が存在している。したがって、白色の照明において背景明度が明るくなる部分があるのは、白色内の赤色成分が原因であることがわかる。 Furthermore, when cracks on the die surface and background illuminance are measured, as shown in FIG. 9(a), there is a portion (A) where the brightness is partially brighter under white illumination, and this is a crack, and as shown in FIG. (B) in a) is the brightness of the background, (C) is the area where the memory cell stands out and becomes bright, and (D) is the area where total reflection is occurring. In the white illumination shown in FIG. 9(a) (C), the area where the memory cell stands out and becomes bright is not present in the blue illumination in FIG. 9(b), and is shown in FIG. 9(c). With red lighting, there are areas where the memory cells stand out and become extremely bright. Therefore, it can be seen that the reason why there are parts where the background brightness becomes brighter in white illumination is due to the red component within the white color.

照明色による上記の差異は、
（ａ）表面保護膜の吸収スペクトルの違い（青色の方が吸収されやすい）
（ｂ）表面保護膜の光干渉（赤色の方が干渉しやすい）
（ｃ）シリコン表層のメモリ層でのシャント部分（ダイ表面）の反射スペクトルの違い（赤色の方が反射しやすい）
によるものである。 The above differences due to lighting color are
(a) Differences in absorption spectra of surface protective films (blue is more easily absorbed)
(b) Light interference of surface protective film (red color is easier to interfere with)
(c) Differences in the reflection spectra of the shunt part (die surface) in the silicon surface memory layer (red color is easier to reflect)
This is due to

すなわち、可視光領域では波長が長い方がダイ表面の反射率が高い為で、それにポリイミド膜の介在で、透過および干渉が発生し、ダイ表面のセル模様を可視化しているためである。これに対し、波長が短い方はその特性が少なく、クラックの拡散光のみを反射するためである。 That is, in the visible light region, the longer the wavelength, the higher the reflectance of the die surface, and the presence of the polyimide film causes transmission and interference, making the cell pattern on the die surface visible. On the other hand, the shorter wavelength has fewer characteristics and reflects only the diffused light of the crack.

そこで、図６に示すように、実施形態におけるダイボンディング装置ＢＤは、撮像装置ＣＭと、照明装置ＬＤと、を備えている。照明装置ＬＤは、表面に縞模様が浮かび上がらないように可視光領域における波長が緑色よりも短い色の光の照明を用いる。例えば、光源として青色ＬＥＤや紫ＬＥＤを使用する。用いる光源は青色を発光させる光源（例えば、青色ＬＥＤ）以外に白色光源にショートパスフィルタを透過させたものでも良い。ここで、ショートパスフィルタは、鋭い立ち上がりで、短波長側の光を透過させ、長波長側の光をカットさせることができる波長（色）分離用フィルタである。この光学フィルタとしてのショートパスフィルタは例えば、赤をカットして青色を透過するシアンフィルタ等が好ましい。 Therefore, as shown in FIG. 6, the die bonding apparatus BD in the embodiment includes an imaging device CM and a lighting device LD. The illumination device LD uses illumination with a color of light having a wavelength shorter than green in the visible light region so that striped patterns do not appear on the surface. For example, a blue LED or a violet LED is used as a light source. The light source used may be a light source that emits blue light (for example, a blue LED) or may be a white light source that is transmitted through a short pass filter. Here, the short pass filter is a wavelength (color) separation filter that has a sharp rise and can transmit light on the short wavelength side and cut off light on the long wavelength side. The short-pass filter used as this optical filter is preferably, for example, a cyan filter that cuts red and transmits blue.

また、照明装置ＬＤは斜光照明であるのが好ましい。さらに、斜光照明はハイアングルがより好ましい。照明装置ＬＤは斜光リング照明であってもよいし、斜光バー照明であってもよい。入射角（θ）は、例えば、０度超３０度以下が好ましく、５度以上１５度以下がより好ましい。 Moreover, it is preferable that the illumination device LD is an oblique illumination. Furthermore, high-angle oblique illumination is more preferable. The illumination device LD may be an oblique ring illumination or an oblique bar illumination. The incident angle (θ) is, for example, preferably greater than 0 degrees and less than or equal to 30 degrees, and more preferably greater than or equal to 5 degrees and less than or equal to 15 degrees.

これにより、クラックと背景のコントラストをより高くすることができる。カメラにコントラストの違いとして写せるクラックとしては、より薄く（低コントラスト）に写るものとその背景との分離が容易になる為、幅のより細いクラックの検出が可能になる。また、背景の縞模様のない製品と同等の検査感度を得ることができる。これにより、検査感度向上し、検査が安定化する。 This makes it possible to further increase the contrast between the crack and the background. As cracks that can be seen by the camera as differences in contrast, it is easier to separate cracks that appear thinner (low contrast) from the background, making it possible to detect narrower cracks. In addition, it is possible to obtain the same inspection sensitivity as a product without a background stripe pattern. This improves the test sensitivity and stabilizes the test.

また、ダイや基板の位置決めまたは位置検査（以下、位置認識と総称する。）を行う場合は、白色光源の照明を用いる。なお、照明は白色光源（白色ＬＥＤ等）を用い、ダイクラック検出時は、ショートパスフィルタを透過させて青色光や紫色光を照射し、位置認識時は、ショートパスフィルタを透過させないで白色光を照射するようにしてもよい。また、ダイや基板の位置決めまたは位置検査にダイクラック検出用とは別の光源を設けるようにしてもよい。 Furthermore, when positioning or inspecting the position of a die or a substrate (hereinafter collectively referred to as position recognition), illumination from a white light source is used. Note that a white light source (white LED, etc.) is used for illumination, and when detecting a die crack, blue or violet light is emitted through a short-pass filter, and when position recognition is performed, white light is emitted without passing through a short-pass filter. It may also be possible to irradiate. Further, a light source other than that for detecting die cracks may be provided for positioning or inspecting the position of the die or substrate.

以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Examples will be described below with reference to the drawings. However, in the following description, the same constituent elements may be denoted by the same reference numerals and repeated explanations may be omitted. In addition, in order to make the explanation more clear, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual aspect, but these are only examples, and the interpretation of the present invention is It is not limited.

図１は実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。 FIG. 1 is a top view schematically showing a die bonder according to an embodiment. FIG. 2 is a diagram illustrating the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.

ダイボンダ１０は、大別して、基板Ｓに実装するダイＤを供給するダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。ここで、基板Ｓには、最終１パッケージとなる、一つ又は複数の製品エリア（以下、パッケージエリアＰという。）がプリントされている。 The die bonder 10 is roughly divided into a die supply section 1 that supplies the die D to be mounted on the substrate S, a pickup section 2, an intermediate stage section 3, a bonding section 4, a transport section 5, a substrate supply section 6, and a substrate unloading section. 7 and a control section 8 that monitors and controls the operation of each section. The Y-axis direction is the front-rear direction of the die bonder 10, and the X-axis direction is the left-right direction. A die supply section 1 is arranged on the front side of the die bonder 10, and a bonding section 4 is arranged on the back side. Here, on the substrate S, one or more product areas (hereinafter referred to as package areas P) that will become one final package are printed.

まず、ダイ供給部１は基板ＳのパッケージエリアＰに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。 First, the die supply unit 1 supplies the die D to be mounted on the package area P of the substrate S. The die supply unit 1 includes a wafer holding table 12 that holds the wafer 11 and a push-up unit 13 shown by a dotted line that pushes up the die D from the wafer 11. The die supply section 1 is moved in the X and Y directions by a drive means (not shown), and moves the die D to be picked up to the position of the push-up unit 13.

ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。 The pickup section 2 includes a pickup head 21 that picks up the die D, a pickup head Y drive section 23 that moves the pickup head 21 in the Y direction, and drive sections (not shown) that move the collet 22 up and down, rotated, and in the X direction. , has. The pickup head 21 has a collet 22 (see also FIG. 2) that attracts and holds the pushed-up die D at its tip, picks up the die D from the die supply section 1, and places it on the intermediate stage 31. The pickup head 21 has drive units (not shown) that move the collet 22 up and down, rotate it, and move it in the X direction.

中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板ＳのパッケージエリアＰ上にボンディングし、又は既に基板ＳのパッケージエリアＰの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板ＳのパッケージエリアＰの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板にダイＤをボンディングする。 The intermediate stage section 3 includes an intermediate stage 31 on which the die D is temporarily placed, and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31.
The bonding unit 4 picks up the die D from the intermediate stage 31 and bonds it onto the package area P of the substrate S being transported, or stacks it on top of the die already bonded onto the package area P of the substrate S. Bonding in shape. The bonding unit 4 includes a bonding head 41 including a collet 42 (see also FIG. 2) that attracts and holds the die D at the tip, similar to the pickup head 21, a Y drive unit 43 that moves the bonding head 41 in the Y direction, and a substrate. It has a board recognition camera 44 that takes an image of a position recognition mark (not shown) in the package area P of S and recognizes the bonding position. With such a configuration, the bonding head 41 corrects the pickup position and posture based on the imaged data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and picks up the substrate based on the imaged data of the substrate recognition camera 44. Bond D to.

搬送部５は、基板Ｓを掴み搬送する基板搬送爪５１と、基板Ｓが移動する搬送レーン５２と、を有する。基板Ｓは、搬送レーン５２に設けられた基板搬送爪５１の図示しないナットを搬送レーン５２に沿って設けられた図示しないボールネジで駆動することによって移動する。このような構成によって、基板Ｓは、基板供給部６から搬送レーン５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｓを渡す。 The transport unit 5 includes a substrate transport claw 51 that grips and transports the substrate S, and a transport lane 52 along which the substrate S moves. The substrate S is moved by driving a nut (not shown) of a substrate transport claw 51 provided on the transport lane 52 with a ball screw (not shown) provided along the transport lane 52 . With this configuration, the substrate S is moved from the substrate supply section 6 along the transport lane 52 to the bonding position, and after bonding, is moved to the substrate unloading section 7 and is delivered to the substrate unloading section 7.

制御部８は、ダイボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。 The control unit 8 includes a memory that stores a program (software) that monitors and controls the operation of each part of the die bonder 10, and a central processing unit (CPU) that executes the program stored in the memory.

次に、ダイ供給部１の構成について図３を用いて説明する。図３は図１のダイ供給部の主要部を示す概略断面図である。 Next, the configuration of the die supply section 1 will be explained using FIG. 3. FIG. 3 is a schematic cross-sectional view showing the main parts of the die supply section of FIG. 1. FIG.

ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。 The die supply unit 1 includes a wafer holding table 12 that moves in the horizontal direction (XY direction) and a push-up unit 13 that moves in the vertical direction. The wafer holding table 12 includes an expand ring 15 that holds the wafer ring 14, and a support ring 17 that horizontally positions the dicing tape 16 held by the wafer ring 14 and to which a plurality of dies D are bonded. The thrusting unit 13 is arranged inside the support ring 17.

ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。なお、以降では、ダイアタッチフィルム１８の存在を無視して、説明する。 The die supply unit 1 lowers the expand ring 15 holding the wafer ring 14 when pushing up the die D. As a result, the dicing tape 16 held by the wafer ring 14 is stretched, the interval between the dies D is widened, and the push-up unit 13 pushes up the die D from below the die D, improving the pick-up performance of the die D. Note that as the die attaches to the substrate becomes thinner, the adhesive used to bond the die to the substrate changes from a liquid form to a film form, and a film-like adhesive material called die attach film (DAF) 18 is pasted between the wafer 11 and the dicing tape 16. There is. In the wafer 11 having the die attach film 18, dicing is performed on the wafer 11 and the die attach film 18. Therefore, in the peeling process, the wafer 11 and die attach film 18 are peeled off from the dicing tape 16. Note that the following description will ignore the presence of the die attach film 18.

ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４と共に実施形態で説明した照明装置を用いてダイＤのクラックを検出する。 The die bonder 10 includes a wafer recognition camera 24 that recognizes the attitude of the die D on the wafer 11, a stage recognition camera 32 that recognizes the attitude of the die D placed on the intermediate stage 31, and a mounting position on the bonding stage BS. It has a board recognition camera 44 for recognizing the board. It is necessary to correct the positional deviation between the recognition cameras of the stage recognition camera 32, which is involved in the pickup by the bonding head 41, and the board recognition camera 44, which is involved in the bonding to the mounting position by the bonding head 41. In this embodiment, cracks in the die D are detected using the illumination device described in the embodiment together with the wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44.

制御部８について図４を用いて説明する。図４は制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。 The control unit 8 will be explained using FIG. 4. FIG. 4 is a block diagram showing a schematic configuration of the control system. The control system 80 includes a control section 8, a drive section 86, a signal section 87, and an optical system 88. The control section 8 is roughly divided into a control/arithmetic unit 81 mainly composed of a CPU (Central Processor Unit), a storage device 82, an input/output device 83, a bus line 84, and a power supply section 85. The storage device 82 includes a main storage device 82a made up of a RAM that stores processing programs, etc., and an auxiliary storage device 82b made up of an HDD that stores control data, image data, etc. necessary for control. and has. The input/output device 83 includes a monitor 83a that displays the device status and information, a touch panel 83b that inputs operator instructions, a mouse 83c that operates the monitor, and an image capture device 83d that captures image data from the optical system 88. and has. The input/output device 83 also includes a motor control device 83e that controls a drive section 86 such as an XY table (not shown) of the die supply section 1 and a ZY drive axis of the bonding head table, and a motor control device 83e that controls various sensor signals, a lighting device, etc. It has an I/O signal control device 83f that takes in or controls signals from a signal section 87 such as a switch. The optical system 88 includes a wafer recognition camera 24, a stage recognition camera 32, and a substrate recognition camera 44. The control/calculation device 81 takes in necessary data via the bus line 84, performs calculations, controls the pickup head 21, etc., and sends information to the monitor 83a, etc.

制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板ＳのパッケージエリアＰの位置決め、並びにダイＤおよび基板Ｓの表面検査を行う。制御・演算装置８１が算出したダイＤおよび基板ＳのパッケージエリアＰの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板ＳのパッケージエリアＰ上にボンディングする。使用するウェハ認識カメラ２４、ステージ認識カメラ３２および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。 The control unit 8 stores image data captured by the wafer recognition camera 24, stage recognition camera 32, and substrate recognition camera 44 in the storage device 82 via the image capture device 83d. Using software programmed based on the stored image data, the control/arithmetic unit 81 is used to position the package area P of the die D and the substrate S, and to inspect the surfaces of the die D and the substrate S. Based on the positions of the die D and the package area P of the substrate S calculated by the control/arithmetic device 81, the drive unit 86 is moved by software via the motor control device 83e. Through this process, the die is positioned on the wafer, and the pickup section 2 and the driving section of the bonding section 4 are operated to bond the die D onto the package area P of the substrate S. The wafer recognition camera 24, stage recognition camera 32, and substrate recognition camera 44 used are gray scale, color, etc., and quantify light intensity.

図５は図１のダイボンダにおけるダイボンディング工程を説明するフローチャートである。 FIG. 5 is a flowchart illustrating the die bonding process in the die bonder of FIG.

実施例のダイボンディング工程では、まず、制御部８は、ウェハ１１を保持しているウェハリング１４をウェハカセットから取り出してウェハ保持台１２に載置し、ウェハ保持台１２をダイＤのピックアップが行われる基準位置まで搬送する（ウェハローディング（工程Ｐ１））。次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整を行う。 In the die bonding process of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holder 12, and then places the wafer holder 12 on the wafer holder 12 so that the die D can be picked up. The wafer is transported to the reference position where the wafer is to be loaded (wafer loading (process P1)). Next, the control unit 8 performs fine adjustment based on the image acquired by the wafer recognition camera 24 so that the placement position of the wafer 11 accurately matches the reference position.

次に、制御部８は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（ダイ搬送（工程Ｐ２））。ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部８は、ダイＤが不良品である場合は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置し、不良品のダイＤをスキップする。 Next, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch and holds it horizontally, thereby arranging the first die D to be picked up at the pickup position (die transfer (Step P2)). The wafer 11 is inspected die by die in advance by an inspection device such as a prober, and map data indicating whether each die is good or bad is generated and stored in the storage device 82 of the control unit 8 . The map data determines whether the die D to be picked up is a good product or a defective product. If the die D is a defective product, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch, places the die D to be picked up next at the pickup position, and removes the defective product. Skip die D.

制御部８は、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する。制御部８は、この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する（ダイ位置決め（工程Ｐ３））。 The control unit 8 photographs the main surface (upper surface) of the die D to be picked up using the wafer recognition camera 24, and calculates the amount of positional deviation of the die D to be picked up from the pickup position from the obtained image. The control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed based on this positional shift amount, and accurately arranges the die D to be picked up at the pickup position (die positioning (process P3)).

次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ４）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ９以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。 Next, the control unit 8 inspects the surface of the die D from the image acquired by the wafer recognition camera 24 (step P4). Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem on the surface of the die D, the process proceeds to the next step (process P9 described later), but if it is determined that there is a problem. In such cases, the surface image is visually confirmed, or a high-sensitivity inspection or an inspection with different lighting conditions is performed. If there is a problem, the process is skipped, and if there is no problem, the next process is performed. In the skip process, steps after step P9 of the die D are skipped, the wafer holding table 12 on which the wafer 11 is mounted is moved at a predetermined pitch, and the die D to be picked up next is placed at the pickup position.

制御部８は、基板供給部６で基板Ｓ搬送レーン５２に載置する（基板ローディング（工程Ｐ５））。制御部８は、基板Ｓを掴み搬送する基板搬送爪５１をボンディング位置まで移動させる（基板搬送（工程Ｐ６））。基板認識カメラ４４にて基板を撮像して位置決めを行う（基板位置決め（工程Ｐ７））。 The control unit 8 places the substrate S on the transport lane 52 by the substrate supply unit 6 (substrate loading (process P5)). The control unit 8 moves the substrate transport claw 51 that grips and transports the substrate S to the bonding position (substrate transport (process P6)). The substrate is imaged and positioned by the substrate recognition camera 44 (substrate positioning (process P7)).

次いで、制御部８は、基板認識カメラ４４によって取得した画像から、基板ＳのパッケージエリアＰの表面検査を行う（工程Ｐ８）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、基板ＳのパッケージエリアＰの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板ＳのパッケージエリアＰの該当タブへの工程Ｐ１０以降をスキップし、基板着工情報に不良登録を行う。 Next, the control unit 8 performs a surface inspection of the package area P of the board S from the image acquired by the board recognition camera 44 (step P8). Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem on the surface of the package area P of the substrate S, the control unit 8 proceeds to the next step (process P9 described later). If it is determined that there is a problem, check the surface image visually or perform a higher sensitivity inspection or an inspection with different lighting conditions, etc. If there is a problem, skip the process, and if there is no problem, proceed to the next process. Perform processing. In the skip process, steps P10 and subsequent steps to the corresponding tab in the package area P of the board S are skipped, and a defect is registered in the board construction start information.

制御部８は、ダイ供給部１によってピックアップ対象のダイＤを正確にピックアップ位置に配置した後、コレット２２を含むピックアップヘッド２１によってダイＤをダイシングテープ１６からピックアップし（ダイハンドリング（工程Ｐ９））、中間ステージ３１に載置する（工程Ｐ１０）。制御部８は、中間ステージ３１に載置したダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う（工程Ｐ１１）。制御部８は、姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。 After the die supply unit 1 accurately places the die D to be picked up at the pickup position, the control unit 8 picks up the die D from the dicing tape 16 with the pickup head 21 including the collet 22 (die handling (process P9)). , and placed on the intermediate stage 31 (step P10). The control unit 8 detects a posture shift (rotational shift) of the die placed on the intermediate stage 31 by imaging it with the stage recognition camera 32 (step P11). If there is a positional deviation, the control unit 8 corrects the positional deviation by rotating the intermediate stage 31 in a plane parallel to the mounting surface having the mounting position using a rotation drive device (not shown) provided on the intermediate stage 31.

制御部８は、ステージ認識カメラ３２によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ１２）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ１３）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合は、そのダイを図示しない不良品トレーなどに載置してスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ１３以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。 The control unit 8 inspects the surface of the die D from the image acquired by the stage recognition camera 32 (step P12). Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem on the surface of the die D, the process proceeds to the next step (process P13 to be described later), but if it is determined that there is a problem. If there is a problem, check the surface image visually or perform higher sensitivity inspection or inspection with different lighting conditions, etc. If there is a problem, place the die on a defective tray (not shown) and skip it. If there are no problems, proceed to the next step. In the skip process, steps after step P13 of the die D are skipped, the wafer holding table 12 on which the wafer 11 is placed is moved at a predetermined pitch, and the die D to be picked up next is placed at the pickup position.

制御部８は、コレット４２を含むボンディングヘッド４１によって中間ステージ３１からダイＤをピックアップし、基板ＳのパッケージエリアＰまたは既に基板ＳのパッケージエリアＰにボンディングされているダイにダイボンディングする（ダイアタッチ（（工程Ｐ１３））。 The control unit 8 picks up the die D from the intermediate stage 31 with the bonding head 41 including the collet 42, and performs die bonding to the package area P of the substrate S or the die already bonded to the package area P of the substrate S (die attach). ((Step P13)).

制御部８は、ダイＤをボンディングした後、そのボンディング位置が正確になされているかを検査する（ダイと基板の相対位置検査（工程Ｐ１４））。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。 After bonding the die D, the control unit 8 inspects whether the bonding position is accurate (inspection of the relative position of the die and the substrate (process P14)). At this time, the center of the die and the center of the tab are determined in the same manner as the die alignment described later, and it is checked whether the relative positions are correct.

次いで、制御部８は、基板認識カメラ４４によって取得した画像から、ダイＤおよび基板Ｓの表面検査を行う（工程Ｐ１５）。ここで、制御部８は、表面検査で問題があるかどうかを判定し、ボンディングされたダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、表面画像を目視で確認するか、さらに高感度の検査や照明条件などを変えた検査を行い、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。 Next, the control unit 8 inspects the surfaces of the die D and the substrate S from the images acquired by the substrate recognition camera 44 (step P15). Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem with the surface of the bonded die D, the control unit 8 proceeds to the next step (process P9 described later), but there is a problem. If it is determined that this is the case, check the surface image visually or perform a higher sensitivity inspection or an inspection with different lighting conditions, etc. If there is a problem, skip the process, and if there is no problem, proceed to the next process. I do. In the skip process, defects are registered in the board construction start information.

以後、同様の手順に従ってダイＤが１個ずつ基板ＳのパッケージエリアＰにボンディングする。１つの基板のボンディングが完了すると、基板搬送爪５１で基板Ｓを基板搬出部７まで移動して（基板搬送（工程Ｐ１６））、基板搬出部７に基板Ｓを渡す（基板アンローディング（工程Ｐ１７））。 Thereafter, the dies D are bonded one by one to the package area P of the substrate S according to the same procedure. When the bonding of one substrate is completed, the substrate S is moved to the substrate unloading section 7 by the substrate transport claw 51 (substrate transport (step P16)), and the substrate S is transferred to the substrate unloading section 7 (substrate unloading (step P17)). )).

以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ９）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程Ｐ１８）。 Thereafter, the dies D are peeled off from the dicing tape 16 one by one according to the same procedure (step P9). When all the dies D except for defective products have been picked up, the dicing tape 16, wafer ring 14, etc. that were holding the dies D in the outer shape of the wafer 11 are unloaded into the wafer cassette (step P18).

クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも１か所で行うが、すべての箇所で行うのがより好ましい。ダイ供給部で行えば、早くクラックを検出することができる。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック（ボンディング工程よりも前に顕在化しなかったクラック）をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック（ボンディング工程よりも前に顕在化しなかったクラック）またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。 The appearance inspection for cracks is performed at at least one of the die supply section, the intermediate stage, and the bonding stage, which are the locations where die position recognition is performed, but it is more preferable to perform it at all locations. If this is done in the die supply section, cracks can be detected quickly. If the intermediate stage is used, cracks that could not be detected in the die supply section or cracks that occurred after the pick-up process (cracks that did not become apparent before the bonding process) can be detected before bonding. In addition, if the bonding stage is used, cracks that could not be detected in the die supply section and intermediate stage (cracks that did not become apparent before the bonding process) or cracks that occurred after the bonding process can be removed during the bonding process for stacking the next die. It can be detected before or before substrate ejection.

以上、本開示者らによってなされた発明を実施形態および実施例に基づき具体的に説明したが、本開示は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。 Although the invention made by the present disclosers has been specifically explained based on the embodiments and examples, the present disclosure is not limited to the above embodiments and examples, and may be modified in various ways. Needless to say.

例えば、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。 For example, in the embodiment, die appearance inspection recognition is performed after die position recognition, but die position recognition may be performed after die appearance inspection recognition.

また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。 Further, in the embodiment, a DAF is attached to the back surface of the wafer, but the DAF may not be provided.

また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ１つ備えているが、それぞれ２つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。 Further, in the embodiment, one pickup head and one bonding head are each provided, but there may be two or more of each. Further, although the embodiment includes an intermediate stage, the intermediate stage may not be provided. In this case, the pickup head and the bonding head may also be used.

また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。 Further, in the embodiment, bonding is performed with the front surface of the die facing up, but after the die is picked up, the front and back of the die may be reversed, and bonding may be performed with the back surface of the die facing up. In this case, the intermediate stage may not be provided. This device is called a flip chip bonder.

また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。 Further, although a bonding head is provided in the embodiment, the bonding head may not be provided. In this case, the picked up die is placed in a container or the like. This device is called a pickup device.

ＢＤ・・・ダイボンディング装置
ＣＭ・・・撮像装置
ＣＮＴ・・・制御装置
Ｄ・・・ダイ
ＬＤ・・・照明装置 BD...Die bonding device CM...Imaging device CNT...Control device D...Die LD...Lighting device

Claims (15)

ダイを撮像する撮像装置と、
白色光源と光学フィルタとを有し、前記ダイを前記撮像装置の光学系軸に対して斜めから照明する照明装置と、
前記撮像装置および前記照明装置を制御する制御装置と、
を備え、
前記制御装置は、
前記ダイに形成されたクラックを検出する場合、前記白色光源からの光に前記光学フィルタを透過させて可視光領域において緑色よりも短い波長の光を前記ダイに照射すると共に、前記撮像装置により前記ダイを撮像し、
前記ダイの位置を認識する場合、前記白色光源からの光に前記光学フィルタを透過させないで白色光を前記ダイに照射すると共に、前記撮像装置で前記ダイを撮像するように構成されるダイボンディング装置。 an imaging device that images the die;
an illumination device having a white light source and an optical filter, illuminating the die obliquely with respect to an optical system axis of the imaging device;
a control device that controls the imaging device and the lighting device;
Equipped with
The control device includes:
When detecting a crack formed in the die, the light from the white light source is transmitted through the optical filter to irradiate the die with light having a wavelength shorter than green in the visible light region, and the imaging device detects the cracks in the die. image the die ;
When recognizing the position of the die, a die bonding apparatus configured to irradiate the die with white light without allowing the light from the white light source to pass through the optical filter, and to image the die with the imaging device. . 請求項１のダイボンディング装置において、The die bonding apparatus according to claim 1,
前記光学フィルタはショートパスフィルタで構成されるダイボンディング装置。In the die bonding apparatus, the optical filter is a short pass filter. 請求項２のダイボンディング装置において、The die bonding apparatus according to claim 2,
前記ショートパスフィルタはシアンフィルタで構成されるダイボンディング装置。In the die bonding apparatus, the short pass filter is a cyan filter. 請求項１のダイボンディング装置において、The die bonding apparatus according to claim 1,
前記照明装置は前記光学系軸に対して０度超３０度以下の入射角で前記ダイを照明するダイボンディング装置。The illumination device is a die bonding device that illuminates the die at an incident angle of more than 0 degrees and less than 30 degrees with respect to the optical system axis. 請求項４のダイボンディング装置において、The die bonding apparatus according to claim 4,
前記照明装置は前記光学系軸に対して５度以上１５度以下の入射角で前記ダイを照明するダイボンディング装置。The illumination device is a die bonding device that illuminates the die at an incident angle of 5 degrees or more and 15 degrees or less with respect to the optical system axis. 請求項１のダイボンディング装置において、
さらに、前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像するように構成されるダイボンディング装置。 The die bonding apparatus according to claim 1,
Furthermore, a die supply unit having a wafer ring holder that holds a dicing tape to which the die is attached,
A die bonding apparatus, wherein the control device is configured to image the die attached to the dicing tape using the imaging device and the illumination device. 請求項１のダイボンディング装置において、
さらに、前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するように構成されるダイボンディング装置。 The die bonding apparatus according to claim 1,
further comprising a bonding head for bonding the die onto a substrate or an already bonded die;
The die bonding apparatus, wherein the control device is configured to image a die bonded on the substrate or die using the imaging device and the illumination device. 請求項１のダイボンディング装置において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するように構成されるダイボンディング装置。 The die bonding apparatus according to claim 1, further comprising:
a pickup head for picking up the die;
an intermediate stage on which the picked up die is placed;
Equipped with
The die bonding apparatus, wherein the control device is configured to image the die placed on the intermediate stage using the imaging device and the illumination device. 請求項１のダイボンディング装置において、
前記ダイは繰り返しパターンで構成される領域の面積がそうでない領域の面積よりも大きいダイボンディング装置。 The die bonding apparatus according to claim 1,
The die is a die bonding apparatus in which the area of a region where the repeating pattern is formed is larger than the area of the area where the repeating pattern is not formed. 請求項１のダイボンディング装置において、
前記ダイは半導体記憶装置であるダイボンディング装置。 The die bonding apparatus according to claim 1,
A die bonding device in which the die is a semiconductor memory device. （ａ）請求項１乃至５の何れか１項のダイボンディング装置にダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
（ｂ）基板を搬入する工程と、
（ｃ）前記ダイをピックアップする工程と、
（ｄ）前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
を備える半導体装置の製造方法。 (a) a step of transporting a wafer ring holder that holds a dicing tape with a die attached to the die bonding apparatus according to any one of claims 1 to 5;
(b) a step of loading the board;
(c) picking up the die;
(d) bonding the picked up die onto the substrate or a die already bonded to the substrate;
A method for manufacturing a semiconductor device comprising: 請求項１１の半導体装置の製造方法において、
前記（ｃ）工程は前記ピックアップされたダイを中間ステージに載置し、
前記（ｄ）工程は前記中間ステージに載置されたダイをピックアップする
半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 11,
The step (c) includes placing the picked up die on an intermediate stage;
The method for manufacturing a semiconductor device, wherein the step (d) is to pick up the die placed on the intermediate stage. 請求項１１において、さらに
（ｅ）前記（ｃ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。 12. The method of manufacturing a semiconductor device according to claim 11, further comprising the step of (e) inspecting the appearance of the die using the imaging device and the illumination device before the step (c). 請求項１１の半導体装置の製造方法において、さらに
（ｆ）前記（ｄ）工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。 12. The method of manufacturing a semiconductor device according to claim 11, further comprising the step of (f) inspecting the external appearance of the die using the imaging device and the illumination device after the step (d). 請求項１２の半導体装置の製造方法において、さらに
（ｇ）前記（ｃ）工程の後であって前記（ｄ）工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える半導体装置の製造方法。 13. The method of manufacturing a semiconductor device according to claim 12, further comprising (g) inspecting the appearance of the die using the imaging device and the illumination device after the step (c) and before the step (d). A method for manufacturing a semiconductor device, comprising the step of:
JP2020051130A 2020-03-23 2020-03-23 Die bonding equipment and semiconductor device manufacturing method Active JP7437987B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (en) 2020-03-23 2020-03-23 Die bonding equipment and semiconductor device manufacturing method
TW110100364A TWI765517B (en) 2020-03-23 2021-01-06 Die bonding device and method of manufacturing semiconductor device
CN202110197928.3A CN113436986B (en) 2020-03-23 2021-02-22 Chip mounting apparatus and method for manufacturing semiconductor device
KR1020210030130A KR102516586B1 (en) 2020-03-23 2021-03-08 Die bonding apparatus and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (en) 2020-03-23 2020-03-23 Die bonding equipment and semiconductor device manufacturing method

Publications (3)

Publication Number Publication Date
JP2021150586A JP2021150586A (en) 2021-09-27
JP2021150586A5 JP2021150586A5 (en) 2023-01-19
JP7437987B2 true JP7437987B2 (en) 2024-02-26

Family

ID=77752817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020051130A Active JP7437987B2 (en) 2020-03-23 2020-03-23 Die bonding equipment and semiconductor device manufacturing method

Country Status (4)

Country Link
JP (1) JP7437987B2 (en)
KR (1) KR102516586B1 (en)
CN (1) CN113436986B (en)
TW (1) TWI765517B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373686B (en) * 2022-03-21 2022-06-14 北京芯士联半导体科技有限公司 Method for bonding substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530521A (en) 2013-08-23 2016-09-29 コー・ヤング・テクノロジー・インコーポレーテッド Board inspection equipment
JP2018011048A (en) 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP2019054203A (en) 2017-09-19 2019-04-04 ファスフォードテクノロジ株式会社 Manufacturing apparatus for semiconductor and manufacturing method for semiconductor
JP2020013841A (en) 2018-07-17 2020-01-23 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device and method for manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192800A (en) * 1989-12-21 1991-08-22 Sharp Corp Component mounting recognition method for printed board
JPH10209227A (en) * 1997-01-20 1998-08-07 Sony Corp System and device for inspecting semiconductor integrated circuit, and method for inspecting semiconductor circuit
JP3851468B2 (en) 1999-07-09 2006-11-29 富士写真フイルム株式会社 Method and apparatus for bonding light emitting components
KR100920730B1 (en) * 2008-12-24 2009-10-07 주식회사 이큐스팜 Lighting apparatus and method for imaging device
JP5525336B2 (en) 2010-06-08 2014-06-18 株式会社日立ハイテクノロジーズ Defect inspection method and defect inspection apparatus
JP6120094B2 (en) * 2013-07-05 2017-04-26 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP5784796B2 (en) 2014-06-02 2015-09-24 株式会社日立製作所 Surface inspection apparatus and method
WO2016062897A1 (en) * 2014-10-24 2016-04-28 Renishaw Plc Acoustic apparatus and method for inspection of an object
KR102589607B1 (en) * 2014-12-05 2023-10-13 케이엘에이 코포레이션 Apparatus, method and computer program product for defect detection in work pieces
JP6685126B2 (en) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP6658051B2 (en) * 2016-02-16 2020-03-04 三菱電機株式会社 Wafer inspection apparatus, wafer inspection method, and semiconductor device manufacturing method
CN109564172B (en) * 2016-07-05 2021-08-31 佳能机械株式会社 Defect detecting device, defect detecting method, die bonder, semiconductor manufacturing method, and semiconductor device manufacturing method
JP6846958B2 (en) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 Manufacturing method of die bonding equipment and semiconductor equipment
JP6975551B2 (en) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP7082862B2 (en) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 Die bonding equipment, semiconductor equipment manufacturing method and semiconductor manufacturing system
JP7018341B2 (en) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 Manufacturing method of die bonding equipment and semiconductor equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530521A (en) 2013-08-23 2016-09-29 コー・ヤング・テクノロジー・インコーポレーテッド Board inspection equipment
JP2018011048A (en) 2016-07-05 2018-01-18 キヤノンマシナリー株式会社 Defect detector, defect detection method, wafer, semiconductor chip, semiconductor device, die bonder, bonding method, semiconductor manufacturing method, and semiconductor device manufacturing method
JP2019054203A (en) 2017-09-19 2019-04-04 ファスフォードテクノロジ株式会社 Manufacturing apparatus for semiconductor and manufacturing method for semiconductor
JP2020013841A (en) 2018-07-17 2020-01-23 ファスフォードテクノロジ株式会社 Semiconductor manufacturing device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR102516586B1 (en) 2023-04-03
KR20210118742A (en) 2021-10-01
TW202138790A (en) 2021-10-16
JP2021150586A (en) 2021-09-27
TWI765517B (en) 2022-05-21
CN113436986A (en) 2021-09-24
CN113436986B (en) 2024-02-20

Similar Documents

Publication Publication Date Title
KR102100889B1 (en) Die bonding device and method of manufacturing semiconductor device
KR102219591B1 (en) Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
KR102130386B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP2019029611A (en) Die bonding device and semiconductor device manufacturing method
KR20220089639A (en) Die bonding apparatus and manufacturing method of semiconductor device
JP7437987B2 (en) Die bonding equipment and semiconductor device manufacturing method
KR102304880B1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
TWI823297B (en) Die bonding device and method for manufacturing semiconductor device
KR102540780B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
TW202345252A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor
JP2023100561A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor
JP2023100562A (en) Semiconductor manufacturing device, inspection device, and method for manufacturing semiconductor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7437987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150