JP7436645B2 - 変換に基づく映像コーディング方法及びその装置 - Google Patents

変換に基づく映像コーディング方法及びその装置 Download PDF

Info

Publication number
JP7436645B2
JP7436645B2 JP2022520524A JP2022520524A JP7436645B2 JP 7436645 B2 JP7436645 B2 JP 7436645B2 JP 2022520524 A JP2022520524 A JP 2022520524A JP 2022520524 A JP2022520524 A JP 2022520524A JP 7436645 B2 JP7436645 B2 JP 7436645B2
Authority
JP
Japan
Prior art keywords
lfnst
block
transform
index
current block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022520524A
Other languages
English (en)
Other versions
JP2022550867A (ja
Inventor
ムンモ ク
チェヒョン イム
スンファン キム
サレヒファー メウディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2022550867A publication Critical patent/JP2022550867A/ja
Priority to JP2024017997A priority Critical patent/JP2024036659A/ja
Application granted granted Critical
Publication of JP7436645B2 publication Critical patent/JP7436645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Description

本文書は、画像コーディング技術に関し、より詳細には、画像コーディングシステムにおいて変換（ｔｒａｎｓｆｏｒｍ）に基づく画像コーディング方法及びその装置に関する。
近年、４Ｋまたは８Ｋ以上のＵＨＤ（Ｕｌｔｒａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）画像／ビデオのような高解像度、高品質の画像／ビデオに対する需要が様々な分野で増加している。画像／ビデオデータが高解像度、高品質になるほど、既存の画像／ビデオデータに比べて相対的に送信される情報量またはビット量が増加するので、既存の有無線広帯域回線のような媒体を利用して画像データを送信するか、既存の格納媒体を利用して画像／ビデオデータを格納する場合、送信費用と格納費用が増加する。
また、近年、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）、ＡＲ（Ａｒｔｉｆｉｃｉａｌ Ｒｅａｌｔｉｙ）コンテンツやホログラムなどの実感メディア（Ｉｍｍｅｒｓｉｖｅ Ｍｅｄｉａ）に対する関心及び需要が増加しており、ゲーム画像のように、現実画像と異なる画像特性を有する画像／ビデオに対する放送が増加している。
これにより、前記のような様々な特性を有する高解像度高品質の画像／ビデオの情報を効果的に圧縮して送信するか格納し、再生するために高効率の画像／ビデオ圧縮技術が求められる。
本文書の技術的課題は、画像のコーディング効率を高める方法及び装置を提供することにある。
本文書の別の技術的課題は、変換インデックスコーディングの効率を高める方法及び装置を提供することにある。
本文書の他の技術的課題は、ＬＦＮＳＴ及びＭＴＳを活用した映像コーディング方法及び装置を提供することにある。
本文書の他の技術的課題は、ＬＦＮＳＴインデックス及びＭＴＳインデックスシグナリングに対する映像コーディング方法及び装置を提供することにある。
本文書の一実施例によると、デコーディング装置により実行される映像デコーディング方法を提供する。前記方法は、レジデュアルコーディングレベルで受信されるレジデュアル情報をパーシングして所定のスキャニング順序によって前記現在ブロックに対する変換係数を配列するレジデュアルコーディングステップ；前記変換係数にＬＦＮＳＴまたはＭＴＳのうち少なくとも一つを適用してレジデュアルサンプルを導出するステップ；及び、前記レジデュアルサンプルに基づいて復元ピクチャを生成するステップ；を含み、前記ＬＦＮＳＴは、ＬＦＮＳＴカーネルを指示するＬＦＮＳＴインデックスに基づいて実行され、前記ＭＴＳは、ＭＴＳカーネルを指示するＭＴＳインデックスに基づいて実行され、前記ＬＦＮＳＴインデックス及び前記ＭＴＳインデックスは、コーディングユニットレベルでシグナリングされ、前記ＬＦＮＳＴインデックスのシグナリング直後にＭＴＳインデックスがシグナリングされることを特徴とする。
前記現在ブロックのツリータイプがシングルツリータイプである場合、前記現在ブロックのルマブロック及びクロマブロックに対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされる。
前記現在ブロックのツリータイプがデュアルツリータイプであり、かつクロマ成分をコーディングする場合、クロマブロックのＣｂ成分及びＣｒ成分に対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされる。
前記現在ブロックが複数のサブパーティションブロックに分割される場合、前記複数のサブパーティションブロックに対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされる。
前記現在ブロックが前記複数のサブパーティションブロックに分割される場合、前記複数のサブパーティションブロックの各々のＤＣ位置を除外した領域に前記変換係数が存在するかどうかにかかわらず、前記ＬＦＮＳＴインデックスがパーシングされる。
前記レジデュアルコーディングステップは、前記現在ブロックのＤＣ位置を除外した領域に前記変換係数が存在するかどうかを示す第１の変数を導出するステップ；及び、前記現在ブロックまたは前記現在ブロックから分割された前記サブパーティションブロックの左上端第１の領域を除外した第２の領域に前記変換係数が存在するかどうかを示す第２の変数を導出するステップ；を含み、前記ＤＣ位置を除外した領域に前記変換係数が存在し、前記第２の領域に前記変換係数が存在しない場合、前記ＬＦＮＳＴインデックスがパーシングされる。
前記レジデュアルコーディングステップは、前記現在ブロックの左上端１６×１６領域を除外した領域に前記変換係数が存在するかどうかを示す第３の変数を導出するステップを含み、前記１６×１６領域を除外した領域に前記変換係数が存在しない場合、前記ＭＴＳインデックスがパーシングされる。
本文書の一実施例によると、エンコーディング装置により実行される映像エンコーディング方法を提供する。前記方法は、レジデュアルサンプルにＬＦＮＳＴまたはＭＴＳのうち少なくとも一つを適用して前記現在ブロックに対する変換係数を導出し、前記変換係数を所定のスキャニング順序によって配列する変換係数導出ステップ；ＬＦＮＳＴカーネルを指示するＬＦＮＳＴインデックスまたはＭＴＳカーネルを指示するＭＴＳインデックスのうち少なくとも一つをエンコーディングするステップ；及び、前記ＬＦＮＳＴインデックス及び前記ＭＴＳインデックスは、コーディングユニットレベルでシグナリングされ、前記ＬＦＮＳＴインデックスのシグナリング直後にＭＴＳインデックスがシグナリングされるように映像情報を構成及び出力するステップ；を含む。
本文書の他の一実施例によると、エンコーディング装置により実行された映像エンコーディング方法によって生成されたエンコーディングされた映像情報及びビットストリームが含まれている映像データが格納されたデジタル格納媒体が提供される。
本文書の他の一実施例によると、デコーディング装置により前記映像デコーディング方法を実行するようにするエンコーディングされた映像情報及びビットストリームが含まれている映像データが格納されたデジタル格納媒体が提供される。
本文書によると、全般的な映像／ビデオ圧縮効率を上げることができる。
本文書によると、変換インデックスコーディングの効率を上げることができる。
本文書によると、ＬＦＮＳＴ及びＭＴＳを活用した映像コーディング方法及び装置を提供することができる。
本文書によると、ＬＦＮＳＴインデックス及びＭＴＳインデックスシグナリングに対する映像コーディング方法及び装置を提供することができる。
本明細書の具体的な一例を介して得られる効果は、以上で羅列された効果に制限されない。例えば、関連する技術分野における通常の知識を有する者（ａ ｐｅｒｓｏｎ ｈａｖｉｎｇ ｏｒｄｉｎａｒｙ ｓｋｉｌｌ ｉｎ ｔｈｅ ｒｅｌａｔｅｄ ａｒｔ）が、本明細書から理解または誘導できる様々な技術的効果が存在し得る。これによって、本明細書の具体的な効果は、本明細書に明示的に記載されているものに制限されず、本明細書の技術的特徴から理解または誘導できる様々な効果を含み得る。
本文書が適用され得るビデオ／画像エンコード装置の構成を概略的に説明する図である。
本文書が適用され得るビデオ／画像デコード装置の構成を概略的に説明する図である。
本文書の一実施形態に係る多重変換技法を概略的に示す。
６５個予測方向のイントラ方向性モードを例示的に示す。
本文書の一実施形態に係るＲＳＴを説明するための図である。
一例によって順方向１次変換の出力データを１次元ベクトルで配列する順序を示した図である。
一例によって順方向２次変換の出力データを２次元ブロックで配列する順序を示した図である。
ＬＦＮＳＴが適用されるブロック形状を示した図である。
一例によって順方向ＬＦＮＳＴの出力データの配置を示した図である。
一例によって順方向ＬＦＮＳＴに対する出力データ数を最大１６個に限定したことを示した図である。
一例によって４×４ＬＦＮＳＴが適用されるブロックでのゼロアウトを示す図である。
一例によって８×８ＬＦＮＳＴが適用されるブロックでのゼロアウトを示す図である。
他の一例によって８×８ＬＦＮＳＴが適用されるブロックでのゼロアウトを示す図である。
１つのコーディングブロックが分割されるサブブロックの一例を示す図である。
１つのコーディングブロックが分割されるサブブロックの他の例を示す図である。
一例によるＭ×２（Ｍ×１）ブロックと２×Ｍ（１×Ｍ）ブロックとの対称性を示した図である。
一例によって２×Ｍブロックをトランスポーズした例示を示した図である。
一例による８×２または２×８領域に対するスキャニング順序を示したものである。
一例に係る映像のデコーディング方法を説明するための図である。
一例に係る映像のエンコーディング方法を説明するための図である。
本文書が適用されることができるビデオ／映像コーディングシステムの例を概略的に示す。
本文書が適用されるコンテンツストリーミングシステム構造図を例示的に示す。
本文書は、様々な変更を加えることができ、様々な実施形態を有することができるが、特定の実施形態を図面に例示し、詳細に説明しようとする。しかし、これは、本文書を特定の実施形態に限定しようとするわけではない。本明細書で常用する用語は、単に特定の実施形態を説明するために使用されたものであって、本文書における技術的思想を限定しようとする意図に使用されるわけではない。単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするものであり、１つ又はそれ以上の異なる特徴や、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものの存在又は付加の可能性を予め排除しないものと理解されるべきである。
一方、本文書で説明される図面上の各構成は、互いに異なる特徴的な機能に関する説明の便宜のために独立して示すものであって、各構成が互いに別個のハードウェアや別個のソフトウェアで実現されるということを意味するのではない。例えば、各構成のうち、２つ以上の構成が合わせられて１つの構成をなすこともあり、１つの構成が複数の構成に分けられることもある。各構成が統合及び／又は分離された実施形態も、本文書の本質から外れない限り、本文書の権利範囲に含まれる。
以下、添付図を参照として、本文書の好ましい実施例をより詳細に説明しようとする。以下、図面上の同じ構成要素に対しては同じ参照符号を使用し、同じ構成要素に対して重複した説明は省略する。
本文書は、ビデオ／画像コーディングに関する。例えば、本文書で開示された方法／実施例は、ＶＶＣ（Ｖｅｒｓａｔｉｌｅ Ｖｉｄｅｏ Ｃｏｄｉｎｇ）標準（ＩＴＵ－Ｔ Ｒｅｃ． Ｈ．２６６）、ＶＶＣ以降の次世代ビデオ／イメージのコーディング標準、又はそれ以外のビデオコーディング関連の標準（例えば、ＨＥＶＣ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ）標準（ＩＴＵ－Ｔ Ｒｅｃ． Ｈ．２６５）、ＥＶＣ（ｅｓｓｅｎｔｉａｌ ｖｉｄｅｏ ｃｏｄｉｎｇ）標準、ＡＶＳ２標準等）と関連し得る。
本文書では、ビデオ／画像コーディングに関する様々な実施形態を提示し、別の言及がない限り、前記実施形態は互いに組み合わせて実行することもある。
本文書で、ビデオ（ｖｉｄｅｏ）は、時間の流れによる一連の画像（ｉｍａｇｅ）の集合を意味することができる。ピクチャ（ｐｉｃｔｕｒｅ）は、一般的に特定の時間帯における１つの画像を示す単位を意味し、スライス（ｓｌｉｃｅ）／タイル（ｔｉｌｅ）は、コーディングにおいてピクチャの一部を構成する単位である。スライス／タイルは、１つ以上のＣＴＵ（ｃｏｄｉｎｇ ｔｒｅｅ ｕｎｉｔ）を含むことができる。１つのピクチャは、１つ以上のスライス／タイルで構成されることができる。１つのピクチャは、１つ以上のタイルグループで構成されることができる。１つのタイルグループは、１つ以上のタイルを含むことができる。
ピクセル（ｐｉｘｅｌ）又はペル（ｐｅｌ）は、１つのピクチャ（又は画像）を構成する最小の単位を意味することができる。また、ピクセルに対応する用語として「サンプル（ｓａｍｐｌｅ）」が使用できる。サンプルは、一般的にピクセル又はピクセルの値を示すことがあり、ルマ（ｌｕｍａ）成分のピクセル／ピクセル値のみを示すこともあり、クロマ（ｃｈｒｏｍａ）成分のピクセル／ピクセル値のみを示すこともある。或いは、サンプルは空間ドメインでのピクセル値を意味することもあり、このようなピクセル値が周波数ドメインに変換されると、周波数ドメインでの変換係数を意味することもある。
ユニット（ｕｎｉｔ）は、画像処理の基本単位を示すことができる。ユニットは、ピクチャの特定領域及び当該領域に関する情報の少なくとも１つを含むことができる。１つのユニットは、１つのルマブロック及び２つのクロマ（例えば、ｃｂ、ｃｒ）ブロックを含むことができる。ユニットは、場合に応じて、ブロック（ｂｌｏｃｋ）又は領域（ａｒｅａ）等の用語と混用して使用されてもよい。一般的な場合、Ｍ×Ｎブロックは、Ｍ個の列とＮ個の行とからなるサンプル（又はサンプルアレイ）又は変換係数（ｔｒａｎｓｆｏｒｍ ｃｏｅｆｆｉｃｉｅｎｔ）の集合（又はアレイ）を含むことができる。
本文書において、「／」及び「、」は、「及び／又は」と解釈される。例えば、「Ａ／Ｂ」は、「Ａ及び／又はＢ」と解釈され、「Ａ、Ｂ」は、「Ａ及び／又はＢ」と解釈される。さらに、「Ａ／Ｂ／Ｃ」は、「Ａ、Ｂ及び／又はＣの少なくとも１つ」を意味する。また、「Ａ、Ｂ、Ｃ」も、「Ａ、Ｂ及び／又はＣの少なくとも１つ」を意味する。（Ｉｎ ｔｈｉｓ ｄｏｃｕｍｅｎｔ，ｔｈｅ ｔｅｒｍ “／” ａｎｄ “，” ｓｈｏｕｌｄ ｂｅ ｉｎｔｅｒｐｒｅｔｅｄ ｔｏ ｉｎｄｉｃａｔｅ “ａｎｄ／ｏｒ．” Ｆｏｒ ｉｎｓｔａｎｃｅ，ｔｈｅ ｅｘｐｒｅｓｓｉｏｎ “Ａ／Ｂ” ｍａｙ ｍｅａｎ “Ａ ａｎｄ／ｏｒ Ｂ．” Ｆｕｒｔｈｅｒ，“Ａ， Ｂ” ｍａｙ ｍｅａｎ “Ａ ａｎｄ／ｏｒ Ｂ．” Ｆｕｒｔｈｅｒ， “Ａ／Ｂ／Ｃ” ｍａｙ ｍｅａｎ “ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ，Ｂ， ａｎｄ／ｏｒ Ｃ．” Ａｌｓｏ，“Ａ／Ｂ／Ｃ” ｍａｙ ｍｅａｎ “ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ，Ｂ，ａｎｄ／ｏｒ Ｃ．”）
さらに、本文書において、「又は」は、「及び／又は」と解釈される。例えば、「Ａ又はＢ」は、１）「Ａ」のみを意味し、２）「Ｂ」のみを意味するか、３）「Ａ及びＢ」を意味し得る。言い換えると、本文書の「又は」は、「さらに又は代案として（ａｄｄｉｔｉｏｎａｌｌｙ ｏｒ ａｌｔｅｒｎａｔｉｖｅｌｙ）」を意味し得る。（Ｆｕｒｔｈｅｒ，ｉｎ ｔｈｅ ｄｏｃｕｍｅｎｔ，ｔｈｅ ｔｅｒｍ “ｏｒ” ｓｈｏｕｌｄ ｂｅ ｉｎｔｅｒｐｒｅｔｅｄ ｔｏ ｉｎｄｉｃａｔｅ “ａｎｄ／ｏｒ．” Ｆｏｒ ｉｎｓｔａｎｃｅ，ｔｈｅ ｅｘｐｒｅｓｓｉｏｎ “Ａ ｏｒ Ｂ” ｍａｙ ｃｏｍｐｒｉｓｅ １）ｏｎｌｙ Ａ，２）ｏｎｌｙ Ｂ，ａｎｄ／ｏｒ ３）ｂｏｔｈ Ａ ａｎｄ Ｂ． Ｉｎ ｏｔｈｅｒ ｗｏｒｄｓ，ｔｈｅ ｔｅｒｍ “ｏｒ” ｉｎ ｔｈｉｓ ｄｏｃｕｍｅｎｔ ｓｈｏｕｌｄ ｂｅ ｉｎｔｅｒｐｒｅｔｅｄ ｔｏ ｉｎｄｉｃａｔｅ “ａｄｄｉｔｉｏｎａｌｌｙ ｏｒ ａｌｔｅｒｎａｔｉｖｅｌｙ．”）
本明細書において、「少なくとも１つのＡ及びＢ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ ａｎｄ Ｂ）」は、「ただＡ」、「ただＢ」又は「Ａ及びＢ両方」を意味し得る。また、本明細書において、「少なくとも１つのＡ又はＢ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ ｏｒ Ｂ）」や「少なくとも１つのＡ及び／又はＢ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ ａｎｄ／ｏｒ Ｂ）」という表現は、「少なくとも１つのＡ及びＢ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ ａｎｄ Ｂ）」と同様に解釈され得る。
また、本明細書において、「少なくとも１つのＡ、Ｂ及びＣ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ， Ｂ ａｎｄ Ｃ）」は、「ただＡ」、「ただＢ」、「ただＣ」、又は「Ａ、Ｂ及びＣの任意の全ての組み合わせ（ａｎｙ ｃｏｍｂｉｎａｔｉｏｎ ｏｆ Ａ， Ｂ ａｎｄ Ｃ）」を意味し得る。また、「少なくとも１つのＡ、Ｂ又はＣ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ， Ｂ ｏｒ Ｃ）」や「少なくとも１つのＡ、Ｂ及び／又はＣ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ， Ｂ ａｎｄ／ｏｒ Ｃ）」は、「少なくとも１つのＡ、Ｂ及びＣ（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ Ａ， Ｂ ａｎｄ Ｃ）」を意味し得る。
また、本明細書で使用される括弧は、「例えば（ｆｏｒ ｅｘａｍｐｌｅ）」を意味し得る。具体的に、「予測（イントラ予測）」で表示された場合、「予測」の一例として「イントラ予測」が提案されたものであり得る。言い換えると、本明細書の「予測」は、「イントラ予測」に制限（ｌｉｍｉｔ）されず、「イントラ予測」が「予測」の一例として提案されたものであり得る。また、「予測（すなわち、イントラ予測）」で表示された場合にも、「予測」の一例として「イントラ予測」が提案されたものであり得る。
本明細書において１つの図面内で個別的に説明される技術的特徴は、個別的に実現されてもよく、同時に実現されてもよい。
図１は、本文書が適用できるビデオ／画像エンコード装置の構成を概略的に説明する図面である。以下、ビデオエンコード装置とは、画像エンコード装置を含むことができる。
図１を参照すると、エンコード装置1００は、画像分割部（ｉｍａｇｅ ｐａｒｔｉｔｉｏｎｅｒ）1１０、予測部（ｐｒｅｄｉｃｔｏｒ）1２０、レジデュアル処理部（ｒｅｓｉｄｕａｌ ｐｒｏｃｅｓｓｏｒ）1３０、エントロピーエンコード部（ｅｎｔｒｏｐｙ ｅｎｃｏｄｅｒ）1４０、加算部（ａｄｄｅｒ）1５０、フィルタリング部（ｆｉｌｔｅｒ）1６０、及びメモリ（ｍｅｍｏｒｙ）1７０を含めて構成されることができる。予測部1２０は、インター予測部1２１及びイントラ予測部1２２を含むことができる。レジデュアル処理部1３０は、変換部（ｔｒａｎｓｆｏｒｍｅｒ）1３２、量子化部（ｑｕａｎｔｉｚｅｒ）1３３、逆量子化部（ｄｅｑｕａｎｔｉｚｅｒ）1３４、逆変換部（ｉｎｖｅｒｓｅ ｔｒａｎｓｆｏｒｍｅｒ）1３５を含むことができる。レジデュアル処理部1３０は、減算部（ｓｕｂｔｒａｃｔｏｒ）1３１をさらに含むことができる。加算部1５０は、復元部（ｒｅｃｏｎｓｔｒｕｃｔｏｒ）または復元ブロック生成部（ｒｅｃｏｎｔｒｕｃｔｇｅｄ ｂｌｏｃｋ ｇｅｎｅｒａｔｏｒ）と呼ばれ得る。前述した画像分割部1１０、予測部1２０、レジデュアル処理部1３０、エントロピーエンコード部1４０、加算部1５０、及びフィルタリング部1６０は、実施形態によって１つ以上のハードウェアコンポーネント（例えば、エンコーダチップセットまたはプロセッサ）によって構成されることができる。また、メモリ1７０は、ＤＰＢ（ｄｅｃｏｄｅｄ ｐｉｃｔｕｒｅ ｂｕｆｆｅｒ）を含むことができ、デジタル格納媒体によって構成されることもできる。前記ハードウェアコンポーネントは、メモリ1７０を内／外部コンポーネントとしてさらに含むこともできる。
画像分割部1１０は、エンコード装置1００に入力された入力画像（または、ピクチャ、フレーム）を１つ以上の処理ユニット（ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）に分割することができる。一例として、前記処理ユニットは、コーディングユニット（ｃｏｄｉｎｇ ｕｎｉｔ、ＣＵ）と呼ばれ得る。この場合、コーディングユニットは、コーディングツリーユニット（ｃｏｄｉｎｇ ｔｒｅｅ ｕｎｉｔ、ＣＴＵ）または最大コーディングユニット（ｌａｒｇｅｓｔ ｃｏｄｉｎｇ ｕｎｉｔ、ＬＣＵ）からＱＴＢＴＴＴ（Ｑｕａｄ－ｔｒｅｅ ｂｉｎａｒｙ－ｔｒｅｅ ｔｅｒｎａｒｙ－ｔｒｅｅ）構造によって再帰的に（ｒｅｃｕｒｓｉｖｅｌｙ）分割されることができる。例えば、１つのコーディングユニットは、クアッドツリー構造、バイナリツリー構造、及び／又はターナリ構造に基づいて下位（ｄｅｅｐｅｒ）デプスの複数のコーディングユニットに分割されることができる。この場合、例えば、クアッドツリー構造が先に適用され、バイナリツリー構造及び／又はターナリ構造がその後に適用されることができる。または、バイナリツリー構造が先に適用されることもできる。それ以上分割されない最終コーディングユニットに基づいて、本文書に係るコーディング手順が行われ得る。この場合、画像特性によるコーディング効率などに基づいて、最大コーディングユニットがすぐに最終コーディングユニットとして使用されることができ、または、必要に応じてコーディングユニットは、再帰的に（ｒｅｃｕｒｓｉｖｅｌｙ）もっと下位デプスのコーディングユニットに分割されて、最適のサイズのコーディングユニットが最終コーディングユニットとして使用されることができる。ここで、コーディング手順とは、後述する予測、変換、及び復元などの手順を含むことができる。他の例として、前記処理ユニットは、予測ユニット（ＰＵ：Ｐｒｅｄｉｃｔｉｏｎ Ｕｎｉｔ）または変換ユニット（ＴＵ：Ｔｒａｎｓｆｏｒｍ Ｕｎｉｔ）をさらに含むことができる。この場合、前記予測ユニット及び前記変換ユニットは、各々上述した最終コーディングユニットから分割またはパーティショニングされることができる。前記予測ユニットは、サンプル予測の単位であってもよく、前記変換ユニットは、変換係数を導く単位及び／又は変換係数からレジデュアル信号（ｒｅｓｉｄｕａｌ ｓｉｇｎａｌ）を導く単位であってもよい。
ユニットは、場合に応じて、ブロック（ｂｌｏｃｋ）または領域（ａｒｅａ）などの用語と混用して使用されることができる。一般的な場合、Ｍ×Ｎブロックは、Ｍ個の列とＮ個の行とからなるサンプルまたは変換係数（ｔｒａｎｓｆｏｒｍ ｃｏｅｆｆｉｃｉｅｎｔ）の集合を示すことができる。サンプルは、一般的にピクセルまたはピクセルの値を示すことができ、輝度（ｌｕｍａ）成分のピクセル／ピクセル値のみを示すこともでき、彩度（ｃｈｒｏｍａ）成分のピクセル／ピクセル値のみを示すこともできる。サンプルは、１つのピクチャ（または、画像）をピクセル（ｐｉｘｅｌ）またはペル（ｐｅｌ）に対応する用語として使用できる。
エンコード装置１００は、入力画像信号（原本ブロック、原本サンプルアレイ）でインター予測部１２１またはイントラ予測部１２２から出力された予測信号（予測されたブロック、予測サンプルアレイ）を減算してレジデュアル信号（ｒｅｓｉｄｕａｌ ｓｉｇｎａｌ、残余ブロック、残余サンプルアレイ）を生成でき、生成されたレジデュアル信号は、変換部１３２に送信される。この場合、図示されたように、エンコード装置１００内で入力画像信号（原本ブロック、原本サンプルアレイ）から予測信号（予測ブロック、予測サンプルアレイ）を減算するユニットは、減算部１３１と呼ばれることができる。予測部は、処理対象ブロック（以下、現在ブロックという）に対する予測を行い、前記現在ブロックに対する予測サンプルを含む予測されたブロック（ｐｒｅｄｉｃｔｅｄ ｂｌｏｃｋ）を生成できる。予測部は、現在ブロックまたはＣＵ単位でイントラ予測が適用されるか、またはインター予測が適用されるか決定することができる。予測部は、各予測モードについての説明で後述するように、予測モード情報など、予測に関する様々な情報を生成してエントロピーエンコード部１４０に伝達することができる。予測に関する情報は、エントロピーエンコード部１４０でエンコードされてビットストリーム形態で出力されることができる。
イントラ予測部1２２は、現在ピクチャ内のサンプルを参照して現在ブロックを予測できる。前記参照されるサンプルは、予測モードによって前記現在ブロックの周辺（ｎｅｉｇｈｂｏｒ）に位置してもよく、または、離れて位置してもよい。イントラ予測における予測モードは、複数の非方向性モードと複数の方向性モードとを含むことができる。非方向性モードは、例えば、ＤＣモード及びプラナーモード（Ｐｌａｎａｒモード）を含むことができる。方向性モードは、予測方向の細かい程度によって、例えば、３３個の方向性予測モードまたは６５個の方向性予測モードを含むことができる。ただし、これは、例示であり、設定に応じてそれ以上またはそれ以下の個数の方向性予測モードが使用され得る。イントラ予測部1２２は、周辺ブロックに適用された予測モードを用いて、現在ブロックに適用される予測モードを決定することもできる。
インター予測部1２１は、参照ピクチャ上で動きベクトルにより特定される参照ブロック（参照サンプルアレイ）に基づいて、現在ブロックに対する予測されたブロックを導くことができる。そのとき、インター予測モードで送信される動き情報の量を減らすために、周辺ブロックと現在ブロックとの間の動き情報の相関性に基づいて、動き情報をブロック、サブブロック、またはサンプル単位で予測することができる。前記動き情報は、動きベクトル及び参照ピクチャインデックスを含むことができる。前記動き情報は、インター予測方向（Ｌ０予測、Ｌ１予測、Ｂｉ予測等）情報をさらに含むことができる。インター予測の場合に、周辺ブロックは、現在ピクチャ内に存在する空間的周辺ブロック（ｓｐａｔｉａｌ ｎｅｉｇｈｂｏｒｉｎｇ ｂｌｏｃｋ）と参照ピクチャに存在する時間的周辺ブロック（ｔｅｍｐｏｒａｌ ｎｅｉｇｈｂｏｒｉｎｇ ｂｌｏｃｋ）とを含むことができる。前記参照ブロックを含む参照ピクチャと前記時間的周辺ブロックを含む参照ピクチャとは同じであってもよく、異なってもよい。前記時間的周辺ブロックは、同一位置参照ブロック（ｃｏｌｌｏｃａｔｅｄ ｒｅｆｅｒｅｎｃｅ ｂｌｏｃｋ）、同一位置ＣＵ（ｃｏｌ ＣＵ）などの名前で呼ばれ得、前記時間的周辺ブロックを含む参照ピクチャは、同一位置ピクチャ（ｃｏｌｌｏｃａｔｅｄ ｐｉｃｔｕｒｅ、ｃｏｌＰｉｃ）とも呼ばれ得る。例えば、インター予測部1２１は、周辺ブロックに基づいて動き情報候補リストを構成し、前記現在ブロックの動きベクトル及び／又は参照ピクチャインデックスを導出するために、どの候補が使用されるかを指示する情報を生成できる。様々な予測モードに基づいてインター予測が実行されることができ、例えば、スキップモードとマージモードの場合に、インター予測部1２１は、周辺ブロックの動き情報を現在ブロックの動き情報として用いることができる。スキップモードの場合、マージモードと異なり、レジデュアル信号が送信されないことがある。動き情報予測（ｍｏｔｉｏｎ ｖｅｃｔｏｒ ｐｒｅｄｉｃｔｉｏｎ、ＭＶＰ）モードの場合、周辺ブロックの動きベクトルを動きベクトル予測子（ｍｏｔｉｏｎ ｖｅｃｔｏｒ ｐｒｅｄｉｃｔｏｒ）として用い、動きベクトル差分（ｍｏｔｉｏｎ ｖｅｃｔｏｒ ｄｉｆｆｅｒｅｎｃｅ）をシグナリングすることにより、現在ブロックの動きベクトルを指示することができる。
予測部１２０は、後述する様々な予測方法に基づいて予測信号を生成できる。例えば、予測部は、１つのブロックに対する予測のために、イントラ予測またはインター予測を適用できるだけでなく、イントラ予測とインター予測とを同時に適用することができる。これは、ｃｏｍｂｉｎｅｄ ｉｎｔｅｒ ａｎｄ ｉｎｔｒａ ｐｒｅｄｉｃｔｉｏｎ（ＣＩＩＰ）と呼ばれることができる。また、予測部は、ブロックに対する予測のために、イントラブロックコピー（ｉｎｔｒａ ｂｌｏｃｋ ｃｏｐｙ、ＩＢＣ）予測モードに基づくことができ、またはパレットモード（ｐａｌｅｔｔｅ ｍｏｄｅ）に基づくこともできる。前記ＩＢＣ予測モードまたはパレットモードは、例えば、ＳＣＣ（ｓｃｒｅｅｎ ｃｏｎｔｅｎｔ ｃｏｄｉｎｇ）などのように、ゲームなどのコンテンツ画像／動画コーディングのために使用されることができる。ＩＢＣは、基本的に現在ピクチャ内で予測を行うが、現在ピクチャ内で参照ブロックを導出する点においてインター予測と類似して行われることができる。すなわち、ＩＢＣは、本文書で説明されるインター予測技法のうち、少なくとも１つを利用できる。パレットモードは、イントラコーディングまたはイントラ予測の一例とみなすことができる。パレットモードが適用される場合、パレットテーブル及びパレットインデックスに関する情報に基づいてピクチャ内のサンプル値をシグナリングすることができる。
前記予測部（インター予測部１２１及び／又は前記イントラ予測部１２２を含む）を介して生成された予測信号は、復元信号を生成するために用いられるか、レジデュアル信号を生成するために用いられることができる。変換部１３２は、レジデュアル信号に変換技法を適用して変換係数（ｔｒａｎｓｆｏｒｍ ｃｏｅｆｆｉｃｉｅｎｔｓ）を生成できる。例えば、変換技法は、ＤＣＴ（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）、ＤＳＴ（Ｄｉｓｃｒｅｔｅ Ｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）、ＫＬＴ（Ｋａｒｈｕｎｅｎ－Ｌｏｅｖｅ Ｔｒａｎｓｆｏｒｍ）、ＧＢＴ（Ｇｒａｐｈ－Ｂａｓｅｄ Ｔｒａｎｓｆｏｒｍ）、またはＣＮＴ（Ｃｏｎｄｉｔｉｏｎａｌｌｙ Ｎｏｎ－ｌｉｎｅａｒ Ｔｒａｎｓｆｏｒｍ）のうち、少なくとも１つを含むことができる。ここで、ＧＢＴは、ピクセル間の関係情報をグラフで表現するとするとき、このグラフから得られた変換を意味する。ＣＮＴは、以前に復元された全てのピクセル（ａｌｌ ｐｒｅｖｉｏｕｓｌｙ ｒｅｃｏｎｓｔｒｕｃｔｅｄ ｐｉｘｅｌ）を用いて予測信号を生成し、それに基づいて取得される変換を意味する。また、変換過程は、正方形の同じ大きさを有するピクセルブロックに適用されることができ、正方形でない可変大きさのブロックにも適用されることができる。
量子化部１３３は、変換係数を量子化してエントロピーエンコード部１４０に送信され、エントロピーエンコード部１４０は、量子化された信号（量子化された変換係数に関する情報）をエンコードしてビットストリームに出力することができる。前記量子化された変換係数に関する情報は、レジデュアル情報と呼ばれることができる。量子化部１３３は、係数スキャン順序（ｓｃａｎ ｏｒｄｅｒ）に基づいてブロック形態の量子化された変換係数を１次元ベクトル形態で再整列することができ、前記１次元ベクトル形態の量子化された変換係数に基づいて前記量子化された変換係数に関する情報を生成することもできる。エントロピーエンコード部１４０は、例えば、指数ゴロム（ｅｘｐｏｎｅｎｔｉａｌ Ｇｏｌｏｍｂ）、ＣＡＶＬＣ（ｃｏｎｔｅｘｔ－ａｄａｐｔｉｖｅ ｖａｒｉａｂｌｅ ｌｅｎｇｔｈ ｃｏｄｉｎｇ）、ＣＡＢＡＣ（ｃｏｎｔｅｘｔ－ａｄａｐｔｉｖｅ ｂｉｎａｒｙ ａｒｉｔｈｍｅｔｉｃ ｃｏｄｉｎｇ）などのような様々なエンコード方法を行うことができる。エントロピーエンコード部１４０は、量子化された変換係数の他に、ビデオ／イメージ復元に必要な情報（例えば、シンタックス要素（ｓｙｎｔａｘ ｅｌｅｍｅｎｔｓ）の値等）を共にまたは別にエンコードすることもできる。エンコードされた情報（例えば、エンコードされたビデオ／画像情報）は、ビットストリーム形態でＮＡＬ（ｎｅｔｗｏｒｋ ａｂｓｔｒａｃｔｉｏｎ ｌａｙｅｒ）ユニット単位に送信または格納されることができる。前記ビデオ／画像情報は、アダプテーションパラメータセット（ＡＰＳ）、ピクチャパラメータセット（ＰＰＳ）、シーケンスパラメータセット（ＳＰＳ）、またはビデオパラメータセット（ＶＰＳ）など、様々なパラメータセットに関する情報をさらに含むことができる。また、前記ビデオ／画像情報は、一般制限情報（ｇｅｎｅｒａｌ ｃｏｎｓｔｒａｉｎｔ ｉｎｆｏｒｍａｔｉｏｎ）をさらに含むことができる。本文書においてエンコード装置からデコード装置に伝達／シグナリングされる情報及び／又はシンタックス要素は、ビデオ／画像情報に含まれることができる。前記ビデオ／画像情報は、上述したエンコード手順を介してエンコードされて前記ビットストリームに含まれることができる。前記ビットストリームは、ネットワークを介して送信されることができ、またはデジタル格納媒体に格納されることができる。ここで、ネットワークは、放送網及び／又は通信網などを含むことができ、デジタル格納媒体は、ＵＳＢ、ＳＤ、ＣＤ、ＤＶＤ、ブルーレイ、ＨＤＤ、ＳＳＤなど、様々な格納媒体を含むことができる。エントロピーエンコード部１４０から出力された信号は、送信する送信部（図示せず）及び／又は格納する格納部（図示せず）がエンコード装置１００の内／外部エレメントとして構成され得るし、または送信部は、エントロピーエンコード部１４０に含まれることもできる。
量子化部１３３から出力された量子化された変換係数は、予測信号を生成するために用いられることができる。例えば、量子化された変換係数に逆量子化部１３４及び逆変換部１３５を介して逆量子化及び逆変換を適用することにより、レジデュアル信号（レジデュアルブロックまたはレジデュアルサンプル）を復元できる。加算部１５５は、復元されたレジデュアル信号をインター予測部１２１またはイントラ予測部１２２から出力された予測信号に加えることにより、復元（ｒｅｃｏｎｓｔｒｕｃｔｅｄ）信号（復元ピクチャ、復元ブロック、復元サンプルアレイ）が生成され得る。スキップモードが適用された場合のように、処理対象ブロックに対するレジデュアルがない場合、予測されたブロックが復元ブロックとして使用されることができる。加算部１５０は、復元部または復元ブロック生成部と呼ばれることができる。生成された復元信号は、現在ピクチャ内の次の処理対象ブロックのイントラ予測のために使用されることができ、後述するように、フィルタリングを経て次のピクチャのインター予測のために使用されることもできる。
一方、ピクチャエンコード及び／又は復元過程でＬＭＣＳ（ｌｕｍａ ｍａｐｐｉｎｇ ｗｉｔｈ ｃｈｒｏｍａ ｓｃａｌｉｎｇ）が適用されることもできる。
フィルタリング部１６０は、復元信号にフィルタリングを適用して主観的／客観的画質を向上させることができる。例えば、フィルタリング部１６０は、復元ピクチャに様々なフィルタリング方法を適用して修正された（ｍｏｄｉｆｉｅｄ）復元ピクチャを生成することができ、前記修正された復元ピクチャをメモリ１７０、具体的に、メモリ１７０のＤＰＢに格納することができる。前記様々なフィルタリング方法は、例えば、デブロッキングフィルタリング、サンプル適応的オフセット（ｓａｍｐｌｅ ａｄａｐｔｉｖｅ ｏｆｆｓｅｔ）、適応的ループフィルタ（ａｄａｐｔｉｖｅ ｌｏｏｐ ｆｉｌｔｅｒ）、両方向フィルタ（ｂｉｌａｔｅｒａｌ ｆｉｌｔｅｒ）などを含むことができる。フィルタリング部１６０は、各フィルタリング方法についての説明で後述するように、フィルタリングに関する様々な情報を生成してエントロピーエンコード部１４０に伝達することができる。フィルタリング関する情報は、エントロピーエンコード部１４０でエンコードされてビットストリームの形態で出力されることができる。
メモリ1７０に送信された修正された復元ピクチャは、インター予測部１２１で参照ピクチャとして使用されることができる。エンコード装置は、これを介してインター予測が適用される場合、エンコード装置1００とデコード装置における予測のミスマッチを避けることができ、符号化効率も向上させることができる。
メモリ１７０のＤＰＢは、修正された復元ピクチャをインター予測部１２１における参照ピクチャとして使用するために格納することができる。メモリ１７０は、現在ピクチャ内の動き情報が導出された（または、エンコードされた）ブロックの動き情報及び／又は既に復元されたピクチャ内のブロックの動き情報を格納することができる。前記格納された動き情報は、空間的周辺ブロックの動き情報または時間的周辺ブロックの動き情報として活用するために、インター予測部１２１に伝達することができる。メモリ１７０は、現在ピクチャ内の復元されたブロックの復元サンプルを格納することができ、イントラ予測部１２２に伝達することができる。
図２は、本文書が適用できるビデオ／画像デコード装置の構成を概略的に説明する図である。
図２を参照すると、デコード装置２００は、エントロピーデコード部（ｅｎｔｒｏｐｙ ｄｅｃｏｄｅｒ）２１０、レジデュアル処理部（ｒｅｓｉｄｕａｌ ｐｒｏｃｅｓｓｏｒ）２２０、予測部（ｐｒｅｄｉｃｔｏｒ）２３０、加算部（ａｄｄｅｒ）２４０、フィルタリング部（ｆｉｌｔｅｒ）２５０、及びメモリ（ｍｅｍｏｅｒｙ）２６０を含めて構成されることができる。予測部２３０は、インター予測部２３１及びイントラ予測部２３２を含むことができる。レジデュアル処理部２２０は、逆量子化部（ｄｅｑｕａｎｔｉｚｅｒ）２２１及び逆変換部（ｉｎｖｅｒｓｅ ｔｒａｎｓｆｏｒｍｅｒ）２２２を含むことができる。前述したエントロピーデコード部２１０、レジデュアル処理部２２０、予測部２３０、加算部２４０、及びフィルタリング部２５０は、実施形態によって１つのハードウェアコンポーネント（例えば、デコーダチップセットまたはプロセッサ）により構成されることができる。また、メモリ２６０は、ＤＰＢ（ｄｅｃｏｄｅｄ ｐｉｃｔｕｒｅ ｂｕｆｆｅｒ）を含むことができ、デジタル格納媒体により構成されることもできる。前記ハードウェアコンポーネントは、メモリ２６０を内／外部コンポーネントとしてさらに含むこともできる。
ビデオ／画像情報を含むビットストリームが入力されると、デコード装置２００は、図２のエンコード装置でビデオ／画像情報が処理されたプロセスに対応して画像を復元できる。例えば、デコード装置２００は、前記ビットストリームから取得したブロック分割に関する情報に基づいてユニット／ブロックを導出できる。デコード装置２００は、エンコード装置で適用された処理ユニットを用いてデコードを実行することができる。したがって、デコードの処理ユニットは、例えば、コーディングユニットであってもよく、コーディングユニットは、コーディングツリーユニットまたは最大コーディングユニットからクアッドツリー構造、バイナリツリー構造、及び／又はターナリツリー構造にしたがって分割されることができる。コーディングユニットから１つ以上の変換ユニットが導出できる。そして、デコード装置２００を介してデコード及び出力された復元画像信号は、再生装置を介して再生されることができる。
デコード装置２００は、図１のエンコード装置から出力された信号をビットストリーム形態で受信することができ、受信された信号は、エントロピーデコード部２１０を介してデコードされることができる。例えば、エントロピーデコード部２１０は、前記ビットストリームをパーシングして画像復元（または、ピクチャ復元）に必要な情報（例えば、ビデオ／画像情報）を導出することができる。前記ビデオ／画像情報は、アダプテーションパラメータセット（ＡＰＳ）、ピクチャパラメータセット（ＰＰＳ）、シーケンスパラメータセット（ＳＰＳ）、またはビデオパラメータセット（ＶＰＳ）など、様々なパラメータセットに関する情報をさらに含むことができる。また、前記ビデオ／画像情報は、一般制限情報（ｇｅｎｅｒａｌ ｃｏｎｓｔｒａｉｎｔ ｉｎｆｏｒｍａｔｉｏｎ）をさらに含むことができる。デコード装置は、さらに、前記パラメータセットに関する情報及び／又は前記一般制限情報に基づいてピクチャをデコードすることができる。本文書において後述されるシグナリング／受信される情報及び／又はシンタックス要素は、前記デコード手順を介してデコードされて、前記ビットストリームから取得されることができる。例えば、エントロピーデコード部２１０は、指数ゴロム符号化、ＣＡＶＬＣ、またはＣＡＢＡＣなどのコーディング方法を基にビットストリーム内の情報をデコードし、画像復元に必要なシンタックスエレメントの値、レジデュアルに関する変換係数の量子化された値などを出力することができる。より詳細に、ＣＡＢＡＣエントロピーデコード方法は、ビットストリームで各構文要素に該当するビンを受信し、デコード対象構文要素情報と周辺及びデコード対象ブロックのデコード情報、あるいは以前ステップでデコードされたシンボル／ビンの情報を利用して文脈（ｃｏｎｔｅｘｔ）モデルを決定し、決定された文脈モデルによってビン（ｂｉｎ）の発生確率を予測し、ビンの算術デコード（ａｒｉｔｈｍｅｔｉｃ ｄｅｃｏｄｉｎｇ）を行って、各構文要素の値に該当するシンボルを生成できる。このとき、ＣＡＢＡＣエントロピーデコード方法は、文脈モデル決定後、次のシンボル／ビンの文脈モデルのためにデコードされたシンボル／ビンの情報を利用して文脈モデルをアップデートすることができる。エントロピーデコード部２１０でデコードされた情報のうち、予測に関する情報は、予測部（インター予測部２３２及びイントラ予測部２３１）に提供され、エントロピーデコード部２１０でエントロピーデコードが行われたレジデュアル値、すなわち、量子化された変換係数及び関連パラメータ情報は、レジデュアル処理部２２０に入力されることができる。レジデュアル処理部２２０は、レジデュアル信号（レジデュアルブロック、レジデュアルサンプル、レジデュアルサンプルアレイ）を導出することができる。また、エントロピーデコード部２１０でデコードされた情報のうち、フィルタリングに関する情報は、フィルタリング部２５０に提供されることができる。一方、エンコード装置から出力された信号を受信する受信部（図示せず）がデコード装置２００の内／外部エレメントとしてさらに構成されることができ、または受信部は、エントロピーデコード部２１０の構成要素であることもできる。一方、本文書に係るデコード装置は、ビデオ／画像／ピクチャデコード装置と呼ばれることができ、前記デコード装置は、情報デコーダ（ビデオ／画像／ピクチャ情報デコーダ）及びサンプルデコーダ（ビデオ／画像／ピクチャサンプルデコーダ）に区分することもできる。前記情報デコーダは、前記エントロピーデコード部２１０を含むことができ、前記サンプルデコーダは、前記逆量子化部２２１、逆変換部２２２、加算部２４０、フィルタリング部２５０、メモリ２６０、インター予測部２３２、及びイントラ予測部２３１のうち、少なくとも１つを含むことができる。
逆量子化部２２１では、量子化された変換係数を逆量子化して変換係数を出力できる。逆量子化部２２１は、量子化された変換係数を２次元のブロック形態で再整列することができる。この場合、前記再整列は、エンコード装置で行われた係数のスキャン順序に基づいて再整列を行うことができる。逆量子化部２２１は、量子化パラメータ（例えば、量子化ステップサイズ情報）を用いて量子化された変換係数に対する逆量子化を実行し、変換係数（ｔｒａｎｓｆｏｒｍ ｃｏｅｆｆｉｃｉｅｎｔ）を獲得できる。
逆変換部２２２では、変換係数を逆変換してレジデュアル信号（レジデュアルブロック、レジデュアルサンプルアレイ）を獲得することになる。
予測部は、現在ブロックに対する予測を行い、前記現在ブロックに対する予測サンプルを含む予測されたブロック（ｐｒｅｄｉｃｔｅｄ ｂｌｏｃｋ）を生成できる。予測部は、エントロピーデコード部２１０から出力された前記予測に関する情報に基づいて、前記現在ブロックにイントラ予測が適用されるか、またはインター予測が適用されるか決定することができ、具体的なイントラ／インター予測モードを決定できる。
予測部２２０は、後述する様々な予測方法に基づいて予測信号を生成できる。例えば、予測部は、１つのブロックに対する予測のために、イントラ予測またはインター予測を適用できるだけでなく、イントラ予測とインター予測とを同時に適用することができる。これは、ｃｏｍｂｉｎｅｄ ｉｎｔｅｒ ａｎｄ ｉｎｔｒａ ｐｒｅｄｉｃｔｉｏｎ（ＣＩＩＰ）と呼ばれることができる。また、予測部は、ブロックに対する予測のために、イントラブロックコピー（ｉｎｔｒａ ｂｌｏｃｋ ｃｏｐｙ、ＩＢＣ）予測モードに基づくことができ、またはパレットモード（ｐａｌｅｔｔｅ ｍｏｄｅ）に基づくこともできる。前記ＩＢＣ予測モードまたはパレットモードは、例えば、ＳＣＣ（ｓｃｒｅｅｎ ｃｏｎｔｅｎｔ ｃｏｄｉｎｇ）などのように、ゲームなどのコンテンツ画像／動画コーディングのために使用されることができる。ＩＢＣは、基本的に現在ピクチャ内で予測を行うが、現在ピクチャ内で参照ブロックを導出する点においてインター予測と類似して行われることができる。すなわち、ＩＢＣは、本文書において説明されるインター予測技法のうち、少なくとも１つを利用できる。パレットモードは、イントラコーディングまたはイントラ予測の一例とみなすことができる。パレットモードが適用される場合、パレットテーブル及びパレットインデックスに関する情報が前記ビデオ／画像情報に含まれてシグナリングされることができる。
イントラ予測部２３１は、現在ピクチャ内のサンプルを参照して現在ブロックを予測できる。前記参照されるサンプルは、予測モードによって前記現在ブロックの周辺（ｎｅｉｇｈｂｏｒ）に位置してもよく、または離れて位置してもよい。イントラ予測における予測モードは、複数の非方向性モードと複数の方向性モードとを含むことができる。イントラ予測部２３１は、周辺ブロックに適用された予測モードを用いて、現在ブロックに適用される予測モードを決定することもできる。
インター予測部２３２は、参照ピクチャ上で動きベクトルにより特定される参照ブロック（参照サンプルアレイ）に基づいて、現在ブロックに対する予測されたブロックを導くことができる。そのとき、インター予測モードで送信される動き情報の量を減らすために、周辺ブロックと現在ブロックとの間の動き情報の相関性に基づいて動き情報をブロック、サブブロック、またはサンプル単位で予測することができる。前記動き情報は、動きベクトル及び参照ピクチャインデックスを含むことができる。前記動き情報は、インター予測方向（Ｌ０予測、Ｌ１予測、Ｂｉ予測等）情報をさらに含むことができる。インター予測の場合に、周辺ブロックは、現在ピクチャ内に存在する空間的周辺ブロック（ｓｐａｔｉａｌ ｎｅｉｇｈｂｏｒｉｎｇ ｂｌｏｃｋ）と参照ピクチャに存在する時間的周辺ブロック（ｔｅｍｐｏｒａｌ ｎｅｉｇｈｂｏｒｉｎｇ ｂｌｏｃｋ）とを含むことができる。例えば、インター予測部２３２は、周辺ブロックに基づいて動き情報候補リストを構成し、受信した候補選択情報に基づいて前記現在ブロックの動きベクトル及び／又は参照ピクチャインデックスを導出できる。様々な予測モードに基づいてインター予測が実行されることができ、前記予測に関する情報は、前記現在ブロックに対するインター予測のモードを指示する情報を含むことができる。
加算部２４０は、取得されたレジデュアル信号を予測部（インター予測部２３２及び／又はイントラ予測部２３１を含む）から出力された予測信号（予測されたブロック、予測サンプルアレイ）に加えることにより、復元信号（復元ピクチャ、復元ブロック、復元サンプルアレイ）を生成できる。スキップモードが適用された場合のように、処理対象ブロックに対するレジデュアルがない場合、予測されたブロックが復元ブロックとして使用されることができる。
加算部２４０は、復元部または復元ブロック生成部と呼ばれ得る。生成された復元信号は、現在ピクチャ内の次の処理対象ブロックのイントラ予測のために使用されることができ、後述するように、フィルタリングを経て出力されてもよく、または次のピクチャのインター予測のために使用されてもよい。
一方、ピクチャデコード過程でＬＭＣＳ（ｌｕｍａ ｍａｐｐｉｎｇ ｗｉｔｈ ｃｈｒｏｍａ ｓｃａｌｉｎｇ）が適用されることもできる。
フィルタリング部２５０は、復元信号にフィルタリングを適用して、主観的／客観的画質を向上させることができる。例えば、フィルタリング部２５０は、復元ピクチャに様々なフィルタリング方法を適用して修正された（ｍｏｄｉｆｉｅｄ）復元ピクチャを生成でき、前記修正された復元ピクチャをメモリ２６０、具体的に、メモリ２６０のＤＰＢに送信することができる。前記様々なフィルタリング方法は、例えば、デブロッキングフィルタリング、サンプル適応的オフセット（ｓａｍｐｌｅ ａｄａｐｔｉｖｅ ｏｆｆｓｅｔ）、適応的ループフィルタ（ａｄａｐｔｉｖｅ ｌｏｏｐ ｆｉｌｔｅｒ）、両方向フィルタ（ｂｉｌａｔｅｒａｌ ｆｉｌｔｅｒ）などを含むことができる。
メモリ２６０のＤＰＢに格納された（修正された）復元ピクチャは、インター予測部２３２で参照ピクチャとして使用されることができる。メモリ２６０は、現在ピクチャ内の動き情報が導出された（または、デコードされた）ブロックの動き情報及び／又は既に復元されたピクチャ内のブロックの動き情報を格納できる。前記格納された動き情報は、空間的周辺ブロックの動き情報または時間的周辺ブロックの動き情報として活用するために、インター予測部２３２に伝達することができる。メモリ２６０は、現在ピクチャ内の復元されたブロックの復元サンプルを格納でき、イントラ予測部２３１に伝達することができる。
本文書において、エンコード装置１００のフィルタリング部１６０、インター予測部１２１、及びイントラ予測部１２２で説明された実施形態等は、各々デコード装置２００のフィルタリング部２５０、インター予測部２３２、及びイントラ予測部２３１にも同一または対応するように適用されることができる。
上述したように、ビデオコーディングを行うにあたり、圧縮効率を高めるために予測を行う。これを通じて、コーディング対象ブロックである現在ブロックに対する予測サンプルを含む予測されたブロックを生成できる。ここで、予測されたブロックは、空間ドメイン（または、ピクセルドメイン）での予測サンプルを含む。予測されたブロックは、エンコード装置及びデコード装置で同一に導出され、エンコード装置は、原本ブロックの原本サンプル値自体でない、原本ブロックと予測されたブロックとの間のレジデュアルに関する情報（レジデュアル情報）をデコード装置にシグナリングすることにより画像コーディング効率を高めることができる。デコード装置は、レジデュアル情報に基づいてレジデュアルサンプルを含むレジデュアルブロックを導出し、レジデュアルブロックと予測されたブロックとを合わせて復元サンプルを含む復元ブロックを生成でき、復元ブロックを含む復元ピクチャを生成できる。
前記レジデュアル情報は、変換及び量子化手順を介して生成されることができる。例えば、エンコード装置は、原本ブロックと予測されたブロックとの間のレジデュアルブロックを導出し、レジデュアルブロックに含まれたレジデュアルサンプル（レジデュアルサンプルアレイ）に変換手順を行って変換係数を導出し、変換係数に量子化手順を行って量子化された変換係数を導出し、関連したレジデュアル情報を（ビットストリームを介して）デコード装置にシグナリングすることができる。ここで、レジデュアル情報は、量子化された変換係数の値情報、位置情報、変換技法、変換カーネル、量子化パラメータなどの情報を含むことができる。デコード装置は、レジデュアル情報に基づいて逆量子化／逆変換手順を行い、レジデュアルサンプル（または、レジデュアルブロック）を導出することができる。デコード装置は、予測されたブロックとレジデュアルブロックとに基づいて復元ピクチャを生成できる。エンコード装置は、さらに、以後ピクチャのインター予測のための参照のために量子化された変換係数を逆量子化／逆変換してレジデュアルブロックを導出し、これに基づいて復元ピクチャを生成できる。
図３は、本文書にかかる多重変換技法を概略的に示す。
図３を参照すると、変換部は、前述した図１のエンコード装置内の変換部に対応し得、逆変換部は、前述した図１のエンコード装置内の逆変換部又は図３のデコード装置内の逆変換部に対応し得る。
変換部は、レジデュアルブロック内のレジデュアルサンプル（レジデュアルサンプルアレイ）に基づいて１次変換を行って、（１次）変換係数を導出することができる（Ｓ３１０）。このような１次変換（ｐｒｉｍａｒｙ ｔｒａｎｓｆｏｒｍ）は、核心変換（ｃｏｒｅ ｔｒａｎｓｆｏｒｍ）と指称され得る。ここで、前記１次変換は、多重変換選択（Ｍｕｌｔｉｐｌｅ Ｔｒａｎｓｆｏｒｍ Ｓｅｌｅｃｔｉｏｎ、ＭＴＳ）に基づき得、１次変換として多重変換が適用される場合、多重核心変換と指称され得る。
多重核心変換は、ＤＣＴ（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）タイプ２、ＤＳＴ（Ｄｉｓｃｒｅｔｅ Ｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）タイプ７、ＤＣＴタイプ８、及び／又はＤＳＴタイプ１をさらに使用して変換する方式を示すことができる。すなわち、前記多重核心変換は、前記ＤＣＴタイプ２、前記ＤＳＴタイプ７、前記ＤＣＴタイプ８、及び前記ＤＳＴタイプ１のうち選択された複数の変換カーネルに基づいて、空間ドメインのレジデュアル信号（又はレジデュアルブロック）を周波数ドメインの変換係数（又は１次変換係数）に変換する変換方法を示すことができる。ここで、前記１次変換係数は、変換部の立場で仮の変換係数と呼ばれ得る。
言い換えると、既存の変換方法が適用される場合、ＤＣＴタイプ２に基づいて、レジデュアル信号（又はレジデュアルブロック）に対する空間ドメインから周波数ドメインへの変換が適用されて、変換係数が生成できた。これと異なり、前記多重核心変換が適用される場合、ＤＣＴタイプ２、ＤＳＴタイプ７、ＤＣＴタイプ８、及び／又はＤＳＴタイプ１等に基づいて、レジデュアル信号（又はレジデュアルブロック）に対する空間ドメインから周波数ドメインへの変換が適用されて、変換係数（又は１次変換係数）が生成できる。ここで、ＤＣＴタイプ２、ＤＳＴタイプ７、ＤＣＴタイプ８、及びＤＳＴタイプ１等は、変換タイプ、変換カーネル（ｋｅｒｎｅｌ）又は変換コア（ｃｏｒｅ）と呼ばれ得る。このようなＤＣＴ／ＤＳＴ変換タイプは、基底関数に基づいて定義されることができる。
前記多重核心変換が実行される場合、前記変換カーネルのうち、対象ブロックに対する垂直変換カーネル及び水平変換カーネルが選択でき、前記垂直変換カーネルに基づいて前記対象ブロックに対する垂直変換が実行され、前記水平変換カーネルに基づいて前記対象ブロックに対する水平変換が実行されることができる。ここで、前記水平変換は、前記対象ブロックの水平成分に対する変換を示すことができ、前記垂直変換は、前記対象ブロックの垂直成分に対する変換を示すことができる。前記垂直変換カーネル／水平変換カーネルは、レジデュアルブロックを含む対象ブロック（ＣＵ又はサブブロック）の予測モード及び／又は変換インデックスに基づいて、適応的に決定されることができる。
また、一例によると、ＭＴＳを適用して１次変換を実行する場合、特定の基底関数を所定の値に設定し、垂直変換又は水平変換であるとき、どの基底関数が適用されるか否かを組み合わせて、変換カーネルに対するマッピング関係を設定することができる。例えば、水平方向の変換カーネルをｔｒＴｙｐｅＨｏｒで示し、垂直方向の変換カーネルをｔｒＴｙｐｅＶｅｒで示す場合、ｔｒＴｙｐｅＨｏｒ又はｔｒＴｙｐｅＶｅｒの値０はＤＣＴ２に設定され、ｔｒＴｙｐｅＨｏｒ又はｔｒＴｙｐｅＶｅｒの値１はＤＳＴ７に設定され、ｔｒＴｙｐｅＨｏｒ又はｔｒＴｙｐｅＶｅｒの値２はＤＣＴ８に設定されることができる。
この場合、多数の変換カーネルセットのいずれかを指示するために、ＭＴＳインデックス情報がエンコードされ、デコード装置にシグナリングされることができる。例えば、ＭＴＳインデックスが０であると、ｔｒＴｙｐｅＨｏｒ及びｔｒＴｙｐｅＶｅｒの値がすべて０であることを指示し、ＭＴＳインデックスが１であると、ｔｒＴｙｐｅＨｏｒ及びｔｒＴｙｐｅＶｅｒの値がすべて１であることを指示し、ＭＴＳインデックスが２であると、ｔｒＴｙｐｅＨｏｒの値は２であり、ｔｒＴｙｐｅＶｅｒの値は１であることを指示し、ＭＴＳインデックスが３であると、ｔｒＴｙｐｅＨｏｒの値は１であり、ｔｒＴｙｐｅＶｅｒの値は２であることを指示し、ＭＴＳインデックスが４であると、ｔｒＴｙｐｅＨｏｒ及びｔｒＴｙｐｅＶｅｒの値がすべて２であることを指示することができる。
一例によって、ＭＴＳのインデックス情報による変換カーネルセットを表で示すと、次の通りである。
変換部は、前記（１次）変換係数に基づいて２次変換を行って修正された（２次）変換係数を導出する（Ｓ3２０）。前記１次変換は空間ドメインから周波数ドメインへの変換であり、前記２次変換は（１次）変換係数間に存在する相関関係（ｃｏｒｒｅｌａｔｉｏｎ）を利用してより圧縮的な表現に変換することを意味する。前記２次変換は非分離変換（ｎｏｎ－ｓｅｐａｒａｂｌｅ ｔｒａｎｓｆｏｒｍ）を含む。この場合、前記２次変換は非分離２次変換（ｎｏｎ－ｓｅｐａｒａｂｌｅ ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ、ＮＳＳＴ）又はＭＤＮＳＳＴ（ｍｏｄｅ－ｄｅｐｅｎｄｅｎｔ ｎｏｎ－ｓｅｐａｒａｂｌｅ ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ）と呼ばれてもよい。前記非分離２次変換は、前記１次変換により導出された（１次）変換係数を非分離変換マトリックス（ｎｏｎ－ｓｅｐａｒａｂｌｅ ｔｒａｎｓｆｏｒｍ ｍａｔｒｉｘ）に基づいて２次変換してレジデュアル信号に対する修正された変換係数（又は、２次変換係数）を生成する変換を示す。ここで、前記非分離変換マトリックスに基づいて前記（１次）変換係数に対して垂直変換及び水平変換を分離して（又は、水平垂直変換を独立的に）適用せずに一度に変換を適用することができる。言い換えると、前記非分離２次変換は、前記（１次）変換係数に対して垂直方向と水平方向に別に適用されずに、例えば、２次元信号（変換係数）を特定の決まった方向（例えば、行優先（ｒｏｗ－ｆｉｒｓｔ）方向又は列優先（ｃｏｌｕｍｎ－ｆｉｒｓｔ）方向）により１次元信号に再整列した後、前記非分離変換マトリックスに基づいて修正された変換係数（又は、２次変換係数）を生成する変換方法を示す。例えば、行優先順序はＭ×Ｎブロックに対して１番目の行、２番目の行、...、Ｎ番目の行の順に一列に配置することであり、列優先順序はＭ×Ｎブロックに対して１番目の列、２番目の列、... 、Ｍ番目の列の順に一列に配置することである。前記非分離２次変換は、（１次）変換係数で構成されたブロック（以下、変換係数ブロックという）の左上側（ｔｏｐ－ｌｅｆｔ）領域に対して適用できる。例えば、前記変換係数ブロックの幅（Ｗ）及び高さ（Ｈ）が両方とも８以上である場合、８×８非分離２次変換が前記変換係数ブロックの左上側８×８の領域に対して適用できる。また、前記変換係数ブロックの幅（Ｗ）及び高さ（Ｈ）が両方とも４以上でありながら、前記変換係数ブロックの幅（Ｗ）又は高さ（Ｈ）が８より小さい場合、４×４非分離２次変換が前記変換係数ブロックの左上側ｍｉｎ（８，Ｗ）×ｍｉｎ（８，Ｈ）領域に対して適用できる。ただ、実施形態はこれに限定されず、例えば、前記変換係数ブロックの幅（Ｗ）又は高さ（Ｈ）が両方とも４以上である条件のみを満足しても、４×４非分離２次変換が前記変換係数ブロックの左上側ｍｉｎ（８，Ｗ）×ｍｉｎ（８，Ｈ）領域に対して適用されることもできる。
具体的に、例えば、４×４の入力ブロックが使用される場合、非分離２次変換は次のように実行されることができる。
前記４×４の入力ブロックＸは、次のように示されることができる。
前記Ｘをベクトルの形態で示す場合、ベクトル
は、次のように示されることができる。
数式２のように、ベクトル
は、行優先（ｒｏｗ－ｆｉｒｓｔ）の順序によって、数式１におけるＸの２次元ブロックを１次元ベクトルに再配列する。
この場合、前記２次非分離変換は、次のように計算されることができる。
ここで、
は、変換係数ベクトルを示し、Ｔは、１６×１６の（非分離）変換マトリックスを示す。
前記数式３を介して、１６×１の変換係数ベクトル
が導出でき、前記
は、スキャン順序（水平、垂直、対角（ｄｉａｇｏｎａｌ）等）を介して、４×４ブロックで再構成（ｒｅ－ｏｒｇａｎｉｚｅｄ）できる。但し、前述した計算は例示であって、非分離２次変換の計算複雑度を減らすために、ＨｙＧＴ（Ｈｙｐｅｒｃｕｂｅ－Ｇｉｖｅｎｓ Ｔｒａｎｓｆｏｒｍ）等が非分離２次変換の計算のために使用されることもできる。
一方、前記非分離２次変換は、モードベース（ｍｏｄｅ ｄｅｐｅｎｄｅｎｔ）として変換カーネル（又は変換コア、変換タイプ）が選択できる。ここで、モードは、イントラ予測モード及び／又はインター予測モードを含むことができる。
前述したように、前記非分離２次変換は、前記変換係数ブロックの幅（Ｗ）及び高さ（Ｈ）に基づいて決定された８×８変換又は４×４変換に基づいて実行されることができる。８ｘ８変換は、ＷとＨがすべて８よりも等しいか大きいとき、当該変換係数ブロックの内部に含まれた８ｘ８領域に適用されることができる変換を指し、当該８ｘ８領域は、当該変換係数ブロックの内部の左上側の８ｘ８領域であり得る。同様に、４ｘ４変換は、ＷとＨがすべて４よりも等しいか大きいとき、当該変換係数ブロックの内部に含まれた４ｘ４領域に適用されることができる変換を指し、当該４ｘ４領域は、当該変換係数ブロックの内部の左上側の４ｘ４領域であり得る。例えば、８ｘ８変換カーネルマトリックスは、６４ｘ６４／１６ｘ６４行列、４ｘ４変換カーネルマトリックスは、１６ｘ１６／８ｘ１６行列になり得る。
そのとき、モードベースの変換カーネルの選択のために、８×８変換及び４×４変換の両方に対して、非分離２次変換のための変換セット当たり２個ずつの非分離２次変換カーネルが構成され得、変換セットは４個であり得る。すなわち、８×８変換に対して４個の変換セットが構成され、４×４変換に対して４個の変換セットが構成され得る。この場合、８×８変換に対する４個の変換セットには、それぞれ２個ずつの８×８変換カーネルが含まれ得、この場合、４×４変換に対する４個の変換セットには、それぞれ２個ずつの４×４変換カーネルが含まれ得る。
但し、前記変換のサイズ、すなわち、変換が適用される領域のサイズは例示として８×８又は４×４以外のサイズが使用され得、前記セットの数はｎ個、各セット内の変換カーネルの数はｋ個であり得る。
前記変換セットは、ＮＳＳＴセット又はＬＦＮＳＴセットと呼ばれ得る。前記変換セットのうちの特定セットの選択は、例えば、現在ブロック（ＣＵ又はサブブロック）のイントラ予測モードに基づいて実行されることができる。ＬＦＮＳＴ（Ｌｏｗ－Ｆｒｅｑｕｅｎｃｙ Ｎｏｎ－Ｓｅｐａｒａｂｌｅ Ｔｒａｎｓｆｏｒｍ）は、後述される減少した非分離変換の一例であり得、低周波成分に対する非分離変換を示す。
参考までに、例えば、イントラ予測モードは、２個の非方向性（ｎｏｎ－ｄｉｒｅｃｔｉｎｏａｌ、又は非角度性（ｎｏｎ－ａｎｇｕｌａｒ））イントラ予測モードと６５個の方向性（ｄｉｒｅｃｔｉｏｎａｌ、又は角度性（ａｎｇｕｌａｒ））イントラ予測モードとを含むことができる。前記非方向性イントラ予測モードは、０番であるプラナー（ｐｌａｎａｒ）イントラ予測モード及び１番であるＤＣイントラ予測モードを含むことができ、前記方向性イントラ予測モードは、２番乃至６６番の６５個のイントラ予測モードを含むことができる。但し、これは例示であって、本文書は、イントラ予測モードの数が異なる場合にも適用できる。一方、場合に応じて、６７番のイントラ予測モードがさらに使用でき、前記６７番のイントラ予測モードは、ＬＭ（ｌｉｎｅａｒ ｍｏｄｅｌ）モードを示すことができる。
図４は、６５個の予測方向のイントラ方向性モードを例示的に示す。
図４を参照すると、右下側対角の予測方向を有する３４番のイントラ予測モードを中心に水平方向性（ｈｏｒｉｚｏｎｔａｌ ｄｉｒｅｃｔｉｏｎａｌｉｔｙ）を有するイントラ予測モードと、垂直方向性（ｖｅｒｔｉｃａｌ ｄｉｒｅｃｔｉｏｎａｌｉｔｙ）を有するイントラ予測モードとを区分することができる。図４のＨとＶは、それぞれ水平方向性と垂直方向性を意味し、－３２～３２の数字は、サンプルグリッドポジション（ｓａｍｐｌｅ ｇｒｉｄ ｐｏｓｉｔｉｏｎ）上で１／３２単位の変位を示す。これは、モードインデックス値に対するオフセットを示すことができる。２番乃至３３番のイントラ予測モードは水平方向性、３４番乃至６６番のイントラ予測モードは垂直方向性を有する。一方、３４番のイントラ予測モードは、厳密に言えば、水平方向性でも垂直方向性でもないと見ることができるが、２次変換の変換セットを決定する観点から、水平方向性に属すると分類できる。これは、３４番のイントラ予測モードを中心に対称である垂直方向モードに対しては、入力データをトランスポーズ（ｔｒａｎｓｐｏｓｅ）して使用し、３４番のイントラ予測モードに対しては、水平方向モードに対する入力データの整列方式を使用するためである。入力データをトランスポーズすることは、２次元ブロックのデータＭｘＮに対して、行が列となり、列が行となり、ＮｘＭのデータを構成することを意味する。１８番のイントラ予測モードと５０番のイントラ予測モードとは、それぞれ水平イントラ予測モード（ｈｏｒｉｚｏｎｔａｌ ｉｎｔｒａ ｐｒｅｄｉｃｔｉｏｎ ｍｏｄｅ）、垂直イントラ予測モード（ｖｅｒｔｉｃａｌ ｉｎｔｒａ ｐｒｅｄｉｃｔｉｏｎ ｍｏｄｅ）を示し、２番のイントラ予測モードは、左側の参照ピクセルをもって右上側方向と予測するので、右上側対角のイントラ予測モードと呼ばれ得、同じ脈絡で３４番のイントラ予測モードは、右下側対角のイントラ予測モード、６６番のイントラ予測モードは、左下側対角のイントラ予測モードと呼ばれ得る。
一例によって、イントラ予測モードによって、４個の変換セットのマッピング（ｍａｐｐｉｎｇ）は、例えば、次の表のように示され得る。
表２のように、イントラ予測モードによって４個の変換セットのいずれか、すなわち、ｌｆｎｓｔＴｒＳｅｔＩｄｘが０から３、すなわち、４個のいずれかにマッピングされることができる。
一方、非分離変換に特定セットが使用されるものと決定されると、非分離２次変換インデックスを介して、前記特定セット内のｋ個の変換カーネルのうち一つが選択できる。エンコード装置は、ＲＤ（ｒａｔｅ－ｄｉｓｔｏｒｔｉｏｎ）チェックに基づいて特定の変換カーネルを指す非分離２次変換インデックスを導出することができ、前記非分離２次変換インデックスをデコード装置にシグナリングできる。デコード装置は、前記非分離２次変換インデックスに基づいて、特定セット内のｋ個の変換カーネルのうち一つを選択することができる。例えば、ｌｆｎｓｔのインデックス値０は、１番目の非分離２次変換カーネルを指すことができ、ｌｆｎｓｔのインデックス値１は、２番目の非分離２次変換カーネルを指すことができ、ｌｆｎｓｔのインデックス値２は、３番目の非分離２次変換カーネルを指すことができる。或いは、ｌｆｎｓｔのインデックス値０は、対象ブロックに対して、１番目の非分離２次変換が適用されないことを指すことができ、ｌｆｎｓｔのインデックス値１乃至３は、前記３個の変換カーネルを指すことができる。
変換部は、選択された変換カーネルに基づいて前記非分離２次変換を実行し、修正された（２次）変換係数を獲得することができる。前記修正された変換係数は、前述したように量子化部を介して量子化された変換係数で導出されることができ、エンコードされて、デコード装置にシグナリング及びエンコード装置内の逆量子化／逆変換部に伝達されることができる。
一方、前述したように２次変換が省略される場合、前記１次（分離）変換の出力である（１次）変換係数が、前述したように量子化部を介して量子化された変換係数で導出されることができ、エンコードされて、デコード装置にシグナリング及びエンコード装置内の逆量子化／逆変換部に伝達されることができる。
逆変換部は、前述した変換部で実行された手順の逆順で一連の手順を実行することができる。逆変換部は、（逆量子化された）変換係数を受信し、２次（逆）変換を実行して（１次）変換係数を導出し（Ｓ３５０）、前記（１次）変換係数に対して１次（逆）変換を実行し、レジデュアルブロック（レジデュアルサンプル）を獲得することができる（Ｓ３６０）。ここで、前記１次変換係数は、逆変換部の立場で、修正された（ｍｏｄｉｆｉｅｄ）変換係数と呼ばれ得る。エンコード装置及びデコード装置は、前記レジデュアルブロックと予測されたブロックとに基づいて復元ブロックを生成し、これに基づいて復元ピクチャを生成できることは前述した通りである。
一方、デコード装置は、２次逆変換適用可否決定部（又は２次逆変換の適用可否を決定する要素）と、２次逆変換決定部（又は２次逆変換を決定する要素）をさらに含むことができる。２次逆変換適用可否決定部は、２次逆変換の適用可否を決定することができる。例えば、２次逆変換は、ＮＳＳＴ、ＲＳＴ又はＬＦＮＳＴであり得、２次逆変換適用可否決定部は、ビットストリームからパーシングした２次変換フラグに基づいて、２次逆変換の適用可否を決定することができる。別の一例として、２次逆変換適用可否決定部は、レジデュアルブロックの変換係数に基づいて、２次逆変換の適用可否を決定することもできる。
２次逆変換決定部は、２次逆変換を決定することができる。そのとき、２次逆変換決定部は、イントラ予測モードによって指定されたＬＦＮＳＴ（ＮＳＳＴ又はＲＳＴ）変換セットに基づいて、現在ブロックに適用される２次逆変換を決定することができる。また、一実施例として、１次変換決定方法に依存的に（ｄｅｐｅｎｄ ｏｎ）２次変換決定方法が決定できる。イントラ予測モードによって１次変換と２次変換の多様な組み合わせが決定できる。また、一例として、２次逆変換決定部は、現在ブロックの大きさに基づいて、２次逆変換が適用される領域を決定することもできる。
一方、前述したように、２次（逆）変換が省略される場合、（逆量子化された）変換係数を受信し、前記１次（分離）逆変換を実行してレジデュアルブロック（レジデュアルサンプル）を獲得することができる。エンコード装置及びデコード装置は、前記レジデュアルブロックと予測されたブロックに基づいて復元ブロックを生成し、これに基づいて復元ピクチャを生成できることは前述した通りである。
一方、本文書においては、非分離２次変換に伴われる計算量とメモリ要求量の低減のために、ＮＳＳＴの概念で変換マトリックス（カーネル）の大きさが減少したＲＳＴ（ｒｅｄｕｃｅｄ ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ）を適用することができる。
一方、本文書で説明された変換カーネル、変換マトリックス、変換カーネルマトリックスを構成する係数、すなわち、カーネル係数又はマトリックス係数は、８ビットで表現され得る。これは、デコード装置及びエンコード装置で具現するための一つの条件であり得、既存の９ビット又は１０ビットと比較し、合理的に受け入れられる性能低下を伴いながら、変換カーネルを格納するためのメモリ要求量を減らすことができる。また、カーネルマトリックスを８ビットで表現することによって、小さい掛け算器を使用でき、最適のソフトウェアの具現のために使用されるＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ）命令により好適であり得る。
本明細書において、ＲＳＴは簡素化ファクター（ｆａｃｔｏｒ）によって大きさが減少した変換マトリックス（ｔｒａｎｓｆｏｒｍ ｍａｔｒｉｘ）に基づいて、対象ブロックに対するレジデュアルサンプルに対して実行される変換を意味することができる。簡素化変換を実行する場合、変換マトリックスの大きさの減少により、変換時に要求される演算量が減少し得る。すなわち、ＲＳＴは、大きさが大きいブロックの変換又は非分離変換時に発生する演算の複雑度（ｃｏｍｐｌｅｘｉｔｙ）のイシューを解消するために利用できる。
ＲＳＴは、減少した変換、減少変換、ｒｅｄｕｃｅｄ ｔｒａｎｓｆｏｒｍ、ｒｅｄｕｃｅｄ ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ、ｒｅｄｕｃｔｉｏｎ ｔｒａｎｓｆｏｒｍ、ｓｉｍｐｌｉｆｉｅｄ ｔｒａｎｓｆｏｒｍ、ｓｉｍｐｌｅ ｔｒａｎｓｆｏｒｍ等の多様な用語で指称され得、ＲＳＴが指称され得る名称は、挙げられた例示に限定されない。或いは、ＲＳＴは、主に変換ブロックで０ではない係数を含む低周波領域で行われるので、ＬＦＮＳＴ（Ｌｏｗ－Ｆｒｅｑｕｅｎｃｙ Ｎｏｎ－Ｓｅｐａｒａｂｌｅ Ｔｒａｎｓｆｏｒｍ）と指称されることもある。前記変換インデックスは、ＬＦＮＳＴインデックスと名付けられ得る。
一方、２次逆変換がＲＳＴに基づいてなされる場合、エンコード装置１００の逆変換部１３５とデコード装置２００の逆変換部２２２とは、変換係数に対する逆ＲＳＴに基づいて修正された変換係数を導出する逆ＲＳＴ部と、修正された変換係数に対する逆１次変換に基づいて前記対象ブロックに対するレジデュアルサンプルを導出する逆１次変換部とを備えることができる。逆１次変換は、レジデュアルに適用されていた１次変換の逆変換を意味する。本文書において変換に基づいて変換係数を導出することは、当該変換を適用して変換係数を導出することを意味できる。
図５は、本文書の一実施例に係るＲＳＴを説明するための図である。
本明細書において、「対象ブロック」は、コーディングが実行される現在ブロック又はレジデュアルブロック又は変換ブロックを意味することができる。
一実施例に係るＲＳＴで、Ｎ次元ベクトル（Ｎ ｄｉｍｅｎｓｉｏｎａｌ ｖｅｃｔｏｒ）が異なる空間に位置したＲ次元ベクトル（Ｒ ｄｉｍｅｎｓｉｏｎａｌ ｖｅｃｔｏｒ）にマッピングされ、減少した変換マトリックスが決定でき、ここで、ＲはＮよりも小さい。Ｎは、変換が適用されるブロックの一辺の長さ（ｌｅｎｇｔｈ）の二乗、又は変換が適用されるブロックと対応する変換係数の総個数を意味することができ、簡素化ファクターは、Ｒ／Ｎ値を意味することができる。簡素化ファクターは、減少したファクター、減少ファクター、ｒｅｄｕｃｅｄ ｆａｃｔｏｒ、ｒｅｄｕｃｔｉｏｎ ｆａｃｔｏｒ、ｓｉｍｐｌｉｆｉｅｄ ｆａｃｔｏｒ、ｓｉｍｐｌｅ ｆａｃｔｏｒ等の多様な用語で指称され得る。一方、Ｒは、簡素化係数（ｒｅｄｕｃｅｄ ｃｏｅｆｆｉｃｉｅｎｔ）と指称され得るが、場合に応じては、簡素化ファクターがＲを意味することもある。また、場合に応じて、簡素化ファクターは、Ｎ／Ｒ値を意味することもある。
一実施例において、簡素化ファクター又は簡素化係数は、ビットストリームを介してシグナリングできるが、実施例がこれに限定されるわけではない。例えば、簡素化ファクター又は簡素化係数に対する既に定義された値が各エンコード装置１００及びデコード装置２００に格納されていることがあり、この場合、簡素化ファクター又は簡素化係数は、別にシグナリングされないことがある。
一実施例にかかる簡素化変換マトリックスのサイズは、通常の変換マトリックスのサイズＮｘＮよりも小さいＲｘＮであり、下記の数式４のように定義されることができる。
図５の（ａ）に示すＲｅｄｕｃｅｄ Ｔｒａｎｓｆｏｒｍブロック内のマトリックスＴは、数式４のマトリックスＴＲｘＮを意味することができる。図５の（ａ）のように、対象ブロックに対するレジデュアルサンプルに対して簡素化変換マトリックスＴＲｘＮが掛けられる場合、対象ブロックに対する変換係数が導出できる。
一実施例において、変換が適用されるブロックのサイズが８ｘ８であり、Ｒ＝１６（すなわち、Ｒ／Ｎ＝１６／６４＝１／４である）である場合、図５の（ａ）によるＲＳＴは、下記の数式５のような行列演算で表現され得る。この場合、メモリと掛け算演算が簡素化ファクターにより略１／４と減少し得る。
本文書において行列演算とは、行列を列ベクトルの左側に置いて、行列と列ベクトルを掛けて列ベクトルを得る演算で理解できる。
数式５において、ｒ１乃至ｒ６４は、対象ブロックに対するレジデュアルサンプルを示すことができ、より具体的に、１次変換を適用して生成された変換係数であり得る。数式５の演算結果、対象ブロックに対する変換係数ｃｉが導出でき、ｃｉの導出過程は数式６の通りである。
数式６の演算結果、対象ブロックに対する変換係数ｃ１乃至ｃＲが導出できる。すなわち、Ｒ＝１６である場合、対象ブロックに対する変換係数ｃ１乃至ｃ１６が導出できる。もし、ＲＳＴではなく、通常の（ｒｅｇｕｌａｒ）変換が適用されて、サイズが６４ｘ６４（ＮｘＮ）である変換マトリックスが、サイズが６４ｘ１（Ｎｘ１）であるレジデュアルサンプルに掛けられたら、対象ブロックに対する変換係数が６４個（Ｎ個）が導出されるかもしれないが、ＲＳＴが適用されたため、対象ブロックに対する変換係数が１６個（Ｒ個）のみ導出される。対象ブロックに対する変換係数の総個数がＮ個からＲ個に減少し、エンコード装置１００がデコード装置２００に送信するデータの量が減少するので、エンコード装置１００－デコード装置２００の間の送信効率が増加し得る。
変換マトリックスのサイズの観点から検討すると、通常の変換マトリックスのサイズは６４ｘ６４（ＮｘＮ）であるが、簡素化変換マトリックスのサイズは１６ｘ６４（ＲｘＮ）と減少するので、通常の変換を実行する時と比較すると、ＲＳＴを実行する時にメモリの使用をＲ／Ｎの割合で減少させることができる。また、通常の変換マトリックスを用いる際の掛け算演算の数ＮｘＮと比較すると、簡素化変換マトリックスを用いると、掛け算演算の数をＲ／Ｎの割合で減少（ＲｘＮ）させることができる。
一実施例において、エンコード装置１００の変換部１３２は、対象ブロックに対するレジデュアルサンプルを１次変換及びＲＳＴベースの２次変換を実行することによって、対象ブロックに対する変換係数を導出することができる。このような変換係数は、デコード装置２００の逆変換部に伝達されることができ、デコード装置２００の逆変換部２２２は、変換係数に対する逆ＲＳＴ（ｒｅｄｕｃｅｄ ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ）に基づいて修正された変換係数を導出し、修正された変換係数に対する逆１次変換に基づいて、対象ブロックに対するレジデュアルサンプルを導出することができる。
一実施例にかかる逆ＲＳＴマトリックスＴＮｘＲのサイズは、通常の逆変換マトリックスのサイズＮｘＮよりも小さいＮｘＲであり、数式４に示した簡素化変換マトリックスＴＲｘＮとトランスポーズ（ｔｒａｎｓｐｏｓｅ）の関係にある。
図５の（ｂ）に示したＲｅｄｕｃｅｄ Ｉｎｖ． Ｔｒａｎｓｆｏｒｍブロック内のマトリックスＴｔは、逆ＲＳＴマトリックスＴＲｘＮＴを意味することができる（上付き文字Ｔはトランスポーズを意味する）。図５の（ｂ）のように、対象ブロックに対する変換係数に対して逆ＲＳＴマトリックスＴＲｘＮＴが掛けられる場合、対象ブロックに対する修正された変換係数又は対象ブロックに対するレジデュアルサンプルが導出できる。逆ＲＳＴマトリックスＴＲｘＮＴは、（ＴＲｘＮ）ＴＮｘＲと表現することもある。
より具体的に、２次逆変換に逆ＲＳＴが適用される場合には、対象ブロックに対する変換係数に対して逆ＲＳＴマトリックスＴＲｘＮＴが掛けられると、対象ブロックに対する修正された変換係数が導出できる。一方、逆１次変換に逆ＲＳＴが適用でき、この場合、対象ブロックに対する変換係数に対して逆ＲＳＴマトリックスＴＲｘＮＴが掛けられると、対象ブロックに対するレジデュアルサンプルが導出できる。
一実施例において、逆変換が適用されるブロックのサイズが８ｘ８であり、Ｒ＝１６（すなわち、Ｒ／Ｎ＝１６／６４＝１／４である場合）である場合、図５の（ｂ）によるＲＳＴは、下記の数式７のような行列演算で表現されることができる。
数式７において、ｃ１乃至ｃ１６は、対象ブロックに対する変換係数を示すことができる。数式７の演算結果、対象ブロックに対する修正された変換係数又は対象ブロックに対するレジデュアルサンプルを示すｒｊが導出でき、ｒｊの導出過程は、数式８の通りである。
数式８の演算結果、対象ブロックに対する修正された変換係数又は対象ブロックに対するレジデュアルサンプルを示すｒ１乃至ｒＮが導出できる。逆変換マトリックスのサイズの観点から検討すると、通常の逆変換マトリックスのサイズは６４ｘ６４（ＮｘＮ）であるが、簡素化逆変換マトリックスのサイズは、６４ｘ１６（ＮｘＲ）と減少するので、通常の逆変換を実行する時と比較すると、逆ＲＳＴを実行する時にメモリの使用をＲ／Ｎの割合で減少させることができる。また、通常の逆変換マトリックスを用いる時の掛け算演算の数ＮｘＮと比較すると、簡素化逆変換マトリックスを用いると、掛け算演算の数をＲ／Ｎの割合で減少（ＮｘＲ）させることができる。
一方、８ｘ８のＲＳＴに対しても、表２のような変換セットの構成を適用することができる。すなわち、表２での変換セットによって当該８ｘ８のＲＳＴが適用できる。一つの変換セットは、画面内の予測モードによって２個又は３個の変換（カーネル）で構成されているので、２次変換を適用しない場合まで含めて、最大４個の変換のうち一つを選択するように構成されることができる。２次変換を適用しないときの変換は、恒等行列が適用されたものとみなされ得る。４個の変換に対してそれぞれ０、１、２、３のインデックスを付与するとしたとき（例えば、０番のインデックスを恒等行列、すなわち、２次変換を適用しない場合に割り当てることができる）、変換インデックス又はｌｆｎｓｔのインデックスというシンタックス要素（ｓｙｎｔａｘ ｅｌｅｍｅｎｔ）を変換係数のブロック毎にシグナリングし、適用される変換を指定することができる。すなわち、変換インデックスを介して８ｘ８左上側のブロックに対して、ＲＳＴの構成では８ｘ８のＲＳＴを指定することができ、又はＬＦＮＳＴが適用される場合、８ｘ８のｌｆｎｓｔを指定することができる。８ｘ８のｌｆｎｓｔ及び８ｘ８のＲＳＴは、変換の対象になる対象ブロックのＷとＨがすべて８よりも等しいか大きいとき、当該変換係数のブロック内部に含まれた８ｘ８領域に適用されることができる変換を指し、当該８ｘ８領域は、当該変換係数のブロック内部の左上側の８ｘ８領域であり得る。同様に、４ｘ４のｌｆｎｓｔ及び４ｘ４のＲＳＴは、対象ブロックのＷとＨがすべて４よりも等しいか大きいとき、当該変換係数のブロック内部に含まれた４ｘ４領域に適用されることができる変換を指し、当該４ｘ４領域は、当該変換係数のブロック内部の左上側の４ｘ４領域であり得る。
一方、本文書の一実施例にかかり、エンコード過程の変換で、８ｘ８領域を構成する６４個のデータに対して、１６ｘ６４の変換カーネルマトリックスではなく、４８個のデータのみを選択し、最大１６ｘ４８の変換カーネルマトリックスを適用することができる。ここで、「最大」とは、ｍ個の係数を生成することができるｍｘ４８の変換カーネルマトリックスに対して、ｍの最大値が１６ということを意味する。すなわち、８ｘ８の領域にｍｘ４８の変換カーネルマトリックス（ｍ≦１６）を適用してＲＳＴを実行する場合、４８個のデータの入力を受けて、ｍ個の係数を生成できる。ｍが１６である場合、４８個のデータの入力を受けて、１６個の係数を生成する。すなわち、４８個のデータが４８ｘ１ベクトルをなすとしたとき、１６ｘ４８行列と４８ｘ１ベクトルを順序通りに掛けて、１６ｘ１ベクトルが生成できる。そのとき、８ｘ８領域をなす４８個のデータを適切に配列し、４８ｘ１ベクトルを構成することができる。そのとき、最大１６ｘ４８の変換カーネルマトリックスを適用して行列演算を行うと、１６個の修正された変換係数が生成されるが、１６個の修正された変換係数は、スキャニング順序に従って左上側の４ｘ４領域に配置されることができ、右上側の４ｘ４領域と左下側の４ｘ４領域は０で満たされ得る。
デコード過程の逆変換には、前記述べられた変換カーネルマトリックスのトランスポーズされたマトリックスが使用できる。すなわち、デコード装置で実行される逆変換過程で逆ＲＳＴ又はＬＦＮＳＴが実行される場合、逆ＲＳＴを適用する入力係数データは、所定の配列順序に従って１次元ベクトルで構成され、１次元ベクトルに当該逆ＲＳＴの行列を左側で掛けて得られた修正された係数ベクトルを所定の配列順序に従って２次元ブロックに配列されることができる。
整理すると、変換過程で、８ｘ８領域にＲＳＴ又はＬＦＮＳＴが適用される場合、８ｘ８領域の変換係数のうち、８ｘ８領域の右下側領域を除いた左上側、右上側、左下側領域の４８個の変換係数と、１６ｘ４８の変換カーネルマトリックスとの行列演算が実行される。行列演算のために、４８個の変換係数は１次元の配列に入力される。このような行列演算が行われると、１６個の修正された変換係数が導出され、修正された変換係数は、８ｘ８領域の左上側領域に配列されることができる。
逆に、逆変換過程で、８ｘ８領域に逆ＲＳＴ又はＬＦＮＳＴが適用される場合、８ｘ８領域の変換係数のうち、８ｘ８領域の左上側に対応する１６個の変換係数は、スキャニング順序に従って、１次元の配列形態で入力されて、４８ｘ１６の変換カーネルマトリックスと行列演算されることができる。すなわち、このような場合の行列演算は、（４８ｘ１６行列）＊（１６ｘ１変換係数ベクトル）＝（４８ｘ１修正された変換係数ベクトル）で示すことができる。ここで、ｎｘ１ベクトルは、ｎｘ１行列のような意味で解釈され得るので、ｎｘ１列ベクトルで表記されることもある。また、＊は、行列の掛け算演算を意味する。このような行列演算が行われると、４８個の修正された変換係数が導出でき、４８個の修正された変換係数は、８ｘ８領域の右下側領域を除いた左上側、右上側、左下側領域に配列されることができる。
一方、２次逆変換がＲＳＴに基づいてなされる場合、エンコード装置１００の逆変換部１３５とデコード装置２００の逆変換部２２２とは、変換係数に対する逆ＲＳＴに基づいて修正された変換係数を導出する逆ＲＳＴ部と、修正された変換係数に対する逆１次変換に基づいて前記対象ブロックに対するレジデュアルサンプルを導出する逆１次変換部とを備えることができる。逆１次変換は、レジデュアルに適用されていた１次変換の逆変換を意味する。本文書において変換に基づいて変換係数を導出することは、当該変換を適用して変換係数を導出することを意味できる。
前述された非分離変換、ＬＦＮＳＴについて具体的にみると、次の通りである。ＬＦＮＳＴは、エンコード装置による順方向（ｆｏｒｗａｒｄ）変換と、デコード装置による逆方向（ｉｎｖｅｒｓｅ）変換を含むことができる。
エンコード装置は、順方向１次変換（ｐｒｉｍａｒｙ （ｃｏｒｅ） ｔｒａｎｓｆｏｒｍ）を適用した後、導出された結果（又は結果の一部）を入力として、順方向２次変換（ｓｅｃｏｎｄａｒｙ ｔｒａｎｓｆｏｒｍ）を適用する。
前記数式９で、ｘとｙは、それぞれ２次変換の入力と出力であり、Ｇは、２次変換を示す行列であって、変換基底ベクトル（ｔｒａｎｓｆｏｒｍ ｂａｓｉｓ ｖｅｃｔｏｒ）は列ベクトルで構成される。逆方向ＬＦＮＳＴの場合、変換行列Ｇの次元（ｄｉｍｅｎｓｉｏｎ）を［ｒｏｗ数×ｃｏｌｕｍｎ数］で表記したとき、順方向ＬＦＮＳＴの場合、行列ＧのトランスポーズをとったことがＧＴの次元になる。
逆方向ＬＦＮＳＴの場合、行列Ｇの次元は、［４８ｘ１６］、［４８ｘ８］、［１６ｘ１６］、［１６ｘ８］となり、［４８ｘ８］行列と［１６ｘ８］行列は、それぞれ［４８ｘ１６］行列と［１６ｘ１６］行列の左側から８個の変換基底ベクトルをサンプリングした部分行列である。
反面、順方向ＬＦＮＳＴの場合、行列ＧＴの次元は、［１６ｘ４８］、［８ｘ４８］、［１６ｘ１６］、［８ｘ１６］となり、［８ｘ４８］行列と［８ｘ１６］行列は、それぞれ［１６ｘ４８］行列と［１６ｘ１６］行列の上方から８個の変換基底ベクトルをサンプリングした部分行列である。
従って、順方向ＬＦＮＳＴの場合、入力ｘとしては［４８ｘ１］ベクトル又は［１６ｘ１］ベクトルが可能であり、出力ｙとしては、［１６ｘ１］ベクトル又は［８ｘ１］ベクトルが可能である。ビデオコーディング及びデコードにおける順方向１次変換の出力は、２次元（２Ｄ）データであるので、入力ｘとして［４８ｘ１］ベクトル又は［１６ｘ１］ベクトルを構成するために、順方向変換の出力である２Ｄデータを適切に配列して１次元ベクトルを構成しなければならない。
図６は、一例によって、順方向１次変換の出力データを１次元ベクトルに配列する順序を示した図である。図６の（ａ）及び（ｂ）の左側図は、［４８ｘ１］ベクトルを作るための順序を示し、図６の（ａ）及び（ｂ）の右側図は、［１６ｘ１］ベクトルを作るための順序を示す。ＬＦＮＳＴの場合、図６の（ａ）及び（ｂ）のような順序で２Ｄデータを順次に配列し、１次元ベクトルｘが得られる。
このような順方向１次変換の出力データの配列方向は、現在ブロックのイントラ予測モードによって決定されることができる。例えば、現在ブロックのイントラ予測モードが対角線方向を基準に水平方向であると、順方向１次変換の出力データは、図６の（ａ）の順に配列されることができ、現在ブロックのイントラ予測モードが対角線方向を基準に垂直方向であると、順方向１次変換の出力データは、図６の（ｂ）の順に配列されることができる。
一例によって、図６の（ａ）及び（ｂ）の配列順序（ｏｒｄｅｒｉｎｇ）と異なる配列順序を適用することができ、図６の（ａ）及び（ｂ）の配列順序を適用したときと同じ結果（ｙベクトル）を導出するためには、行列Ｇの列ベクトルを当該配列順序に合わせて再配列すればよい。すなわち、ｘベクトルを構成する各要素に対して、常時同じ変換基底ベクトルと掛けられるようにＧの列ベクトルを再配置することができる。
数式９を介して導出される出力ｙは、１次元ベクトルであるので、もし順方向２次変換の結果を入力として処理する構成、例えば、量子化又はレジデュアルコーディングを実行する構成が、入力データとして２次元データが必要であれば、数式９の出力ｙベクトルは再度２Ｄデータに適切に配置されなければならない。
図７は、 一例によって順方向２次変換の出力データを２次元ブロックで配列する順序を示した図である。
ＬＦＮＳＴの場合、決められたスキャン順序に従って２Ｄブロックに配置されることができる。図７の（ａ）は、出力ｙが［１６ｘ１］ベクトルである場合、２次元ブロックの１６個の位置に対角スキャン（ｄｉａｇｏｎａｌ ｓｃａｎ）順序に従って出力値が配置されることを示す。図７の（ｂ）は、出力ｙが［８ｘ１］ベクトルである場合、２次元ブロックの８個の位置に対角スキャン順序に従って出力値が配置され、残りの８個の位置には０で満たされることを示す。図７の（ｂ）のＸは、０と満たされることを示す。
別の例によって、量子化又はレジデュアルコーディング実行する構成により、出力ベクトルｙが処理される順序は、既設定された順序に従って実行されることができるため、図７のように、出力ベクトルｙが２Ｄブロックに配置されないことがある。但し、レジデュアルコーディングの場合、ＣＧ（Ｃｏｅｆｆｉｃｉｅｎｔ Ｇｒｏｕｐ）のような２Ｄブロック（例えば、４ｘ４）単位でデータコーディングが実行でき、この場合、図７の対角スキャン順序のように特定の順序に従ってデータが配列できる。
一方、デコード装置は、逆方向の変換のために逆量子化過程等を通じて出力された２次元データを既設定されたスキャン順序に従って羅列し、１次元入力ベクトルであるｙを構成することができる。入力ベクトルｙは、下記数式により入力ベクトルｘに出力されることができる。
逆方向ＬＦＮＳＴの場合、［１６ｘ１］ベクトル又は［８ｘ１］ベクトルである入力ベクトルｙにＧ行列を掛けることによって、出力ベクトルｘを導出することができる。逆方向ＬＦＮＳＴの場合、出力ベクトルｘは［４８ｘ１］ベクトル又は［１６ｘ１］ベクトルであり得る。
出力ベクトルｘは、図6に示した順序に従って、２次元ブロックに配置されて２次元データに配列され、このような２次元データは、逆方向１次変換の入力データ（又は入力データの一部）になる。
従って、逆方向２次変換は、全体的に順方向２次変換の過程と反対であり、逆変換の場合、順方向と異なり、逆方向２次変換を先に適用した後、逆方向１次変換を適用することになる。
逆方向ＬＦＮＳＴでは、変換行列Ｇとして［４８ｘ１６］行列８個と［１６ｘ１６］行列８個のうち１つが選択できる。［４８ｘ１６］行列と［１６ｘ１６］行列のうち、どの行列を適用するか否かは、ブロックの大きさと形状によって決定される。
また、８個の行列は、前述した表２のように４個の変換セットから導出されることができ、各変換セットは、２個の行列で構成されることができる。４個の変換セットのうち、どの変換セットを使用するかはイントラ予測モードによって決定され、より具体的に広角イントラ予測モード（Ｗｉｄｅ Ａｎｇｌｅ Ｉｎｔｒａ Ｐｒｅｄｉｃｔｉｏｎ、ＷＡＩＰ）まで考慮して、拡張されたイントラ予測モード値に基づいて変換セットが決定される。選択された変換セットを構成する２個の行列のうち、どの行列を選択するかはインデックスシグナリング（ｉｎｄｅｘ ｓｉｇｎａｌｉｎｇ）を介して導出される。より具体的に、送信されるインデックス値としては、０、１、２が可能であり、０はＬＦＮＳＴを適用しないことを指示し、１と２はイントラ予測モード値に基づいて選択された変換セットを構成する２個の変換行列の何れかを指示することができる。
一方、前述したように、［４８ｘ１６］行列と［１６ｘ１６］行列のうち、どの変換行列をＬＦＮＳＴに適用するか否かは、変換対象ブロックの大きさと形状により決定される。
図８は、ＬＦＮＳＴが適用されるブロックの形状を示した図である。図８の（ａ）は４ｘ４ブロックを、（ｂ）は４ｘ８及び８ｘ４ブロックを、（ｃ）はＮが１６以上である４ｘＮ又はＮｘ４ブロックを、（ｄ）は８ｘ８ブロックを、（ｅ）はＭ≧８、Ｎ≧８であり、Ｎ＞８又はＭ＞８であるＭｘＮブロックを示している。
図８で、太い枠を有するブロックが、ＬＦＮＳＴが適用される領域を指す。図８の（ａ）及び（ｂ）のブロックについては、左上側（ｔｏｐ－ｌｅｆｔ）の４ｘ４領域に対してＬＦＮＳＴが適用され、図８の（ｃ）のブロックに対しては、連続して配置された２個の左上側の４ｘ４領域に対して、それぞれＬＦＮＳＴが適用される。図８の（ａ）、（ｂ）、（ｃ）では、４ｘ４領域の単位でＬＦＮＳＴが適用されるので、このようなＬＦＮＳＴを以下「４ｘ４のＬＦＮＳＴ」と名づけることとし、当該変換行列としては、数式９及び数式１０のＧに対する行列次元を基準［１６ｘ１６］又は［１６ｘ８］行列が適用できる。
より具体的に、図８の（ａ）の４ｘ４ブロック（４ｘ４ＴＵ又は４ｘ４ＣＵ）に対しては［１６ｘ８］行列が適用され、図８の（ｂ）及び（ｃ）におけるブロックに対しては［１６ｘ１６］行列が適用される。これは、最悪の場合（ｗｏｒｓｔ ｃａｓｅ）に対する計算複雑度をサンプル当たり８掛け算（８ ｍｕｌｔｉｐｌｉｃａｔｉｏｎｓ ｐｅｒ ｓａｍｐｌｅ）に合わせるためである。
図８の（ｄ）及び（ｅ）については、左上側の８ｘ８領域に対してＬＦＮＳＴが適用され、このようなＬＦＮＳＴを以下「８ｘ８のＬＦＮＳＴ」と名付けることとする。当該変換行列としては、［４８ｘ１６］又は［４８ｘ８］行列が適用できる。順方向ＬＦＮＳＴの場合、入力データとして［４８ｘ１］ベクトル（数式９のｘベクトル）が入力されるので、左上側の８ｘ８領域の全てのサンプル値が順方向ＬＦＮＳＴの入力値として使用されない。すなわち、図６の（ａ）の左側順序又は図６の（ｂ）の左側順序で見るように、右下側（ｂｏｔｔｏｍ－ｒｉｇｈｔ）の４ｘ４ブロックはそのまま置いて、残りの３個の４ｘ４ブロックに属したサンプルに基づいて、［４８ｘ１］ベクトルを構成することができる。
図８の（ｄ）における８ｘ８ブロック（８ｘ８ＴＵ又は８ｘ８ＣＵ）に［４８ｘ８］行列が適用され、図８の（ｅ）における８ｘ８ブロックに［４８ｘ１６］行列が適用できる。これもやはり、最悪の場合（ｗｏｒｓｔ ｃａｓｅ）に対する計算複雑度をサンプル当たり８掛け算（８ ｍｕｌｔｉｐｌｉｃａｔｉｏｎｓ ｐｅｒ ｓａｍｐｌｅ）に合わせるためである。
ブロックの形状に応じて、これに対応する順方向ＬＦＮＳＴ（４ｘ４ＬＦＮＳＴ又は８ｘ８ＬＦＮＳＴ）が適用されると、８個又は１６個の出力データ（数式９におけるｙベクトル、［８ｘ１］又は［１６ｘ１］ベクトル）が生成され、順方向ＬＦＮＳＴでは、行列ＧＴの特性上、出力データの数が入力データの数よりも等しいか少なくなる。
図９は、一例によって順方向ＬＦＮＳＴの出力データの配置を示した図面であり、ブロック形状に沿って順方向ＬＦＮＳＴの出力データが配置されるブロックを示す。
図９に示したブロックの左上側に陰影で処理された領域が順方向ＬＦＮＳＴの出力データが位置する領域に当該し、０で表記された位置は０値で満たされるサンプルを示し、残りの領域は、順方向ＬＦＮＳＴにより変更されない領域を示す。ＬＦＮＳＴにより変更されない領域には、順方向１次変換の出力データが変更されずにそのまま存在する。
前述したように、ブロックの形状に応じて適用される変換行列の次元が変わるので、出力データの数も変わる。図９のように、順方向ＬＦＮＳＴの出力データが左上側４ｘ４ブロックを全て満たさないこともある。図１１の（ａ）及び（ｄ）の場合、太い線で表示されたブロック又はブロック内部の一部領域には、それぞれ［１６ｘ８］行列と［４８ｘ８］行列が適用されて、順方向ＬＦＮＳＴの出力で［８ｘ１］ベクトルが生成される。すなわち、図７の（ｂ）に示したスキャン順序に従って、８個の出力データのみ図９の（ａ）及び（ｄ）のように満たされ、残りの８個の位置に対しては０が満たされることができる。図８の（ｄ）のＬＦＮＳＴの適用ブロックの場合、図９の（ｄ）のように左上側の４ｘ４ブロックに隣接した右上側及び左下側の２個の４ｘ４ブロックも０値で満たされる。
前記のように、基本的にＬＦＮＳＴインデックスをシグナリングし、ＬＦＮＳＴの適用可否、及び適用する変換行列を指定することになる。図９に示したように、ＬＦＮＳＴが適用される場合、順方向ＬＦＮＳＴの出力データの数が入力データの数よりも等しいか少ないことがあるため、０値で満たされる領域が次のように発生する。
１）図９の（ａ）のように、左上側の４ｘ４ブロック内にスキャン順序上８番目以降の位置、すなわち、９番目から１６番目までのサンプル
２） 図９の（ｄ）及び（ｅ）のように、［１６×４８］行列又は［８×４８］行列が適用されて左上側の４×４ブロックに隣接した２つの４×４ブロック又はスキャン順序上の２番目と３番目の４×４ブロック
従って、前記１）と２）の領域をチェックし、０ではない（ｎｏｎ－ｚｅｒｏ）データが存在することになると、ＬＦＮＳＴが適用されていないことが確実であるため、当該ＬＦＮＳＴインデックスのシグナリングを省略することができるようになる。
一例によって、例えば、ＶＶＣ標準に採択されたＬＦＮＳＴの場合、ＬＦＮＳＴインデックスのシグナリングは、レジデュアルコーディングの後に実行されるので、エンコード装置は、レジデュアルコーディングを介してＴＵ又はＣＵブロック内部の全ての位置に対する０ではないデータ（有効係数）の存在可否が分かるようになる。従って、エンコード装置は、０ではないデータの存在可否を通じて、ＬＦＮＳＴインデックスに対するシグナリングを実行するか否かを判断することができ、デコード装置は、ＬＦＮＳＴインデックスのパーシング可否を判断することができる。もし、前記１）と２）で指定された領域に０ではないデータが存在しない場合、ＬＦＮＳＴインデックスのシグナリングを実行するようになる。
ＬＦＮＳＴインデックスに対する２進化方法でトランケーテッドユーナリコード（ｔｒｕｎｃａｔｅｄ ｕｎａｒｙ ｃｏｄｅ）を適用するので、ＬＦＮＳＴインデックスは、最大２個のビンで構成され、可能なＬＦＮＳＴインデックス値である０、１、２に対する２進化コード（ｂｉｎａｒｙ ｃｏｄｅ）としては、各々０、１０、１１が割り当てられる。現在のＶＶＣに採択されたＬＦＮＳＴの場合、１番目のビンに対しては、コンテキストに基づくＣＡＢＡＣコーディングが適用され（ｒｅｇｕｌａｒ ｃｏｄｉｎｇ）、２番目のビンに対しては、バイパスコーディング（ｂｙｐａｓｓ ｃｏｄｉｎｇ）が適用される。１番目のビンに対する総コンテキストの数は２個であり、水平方向と垂直方向に対する１次変換ペア（ｐｒｉｍａｒｙ ｔｒａｎｓｆｏｒｍ ｐａｉｒ）として（ＤＣＴ－２、ＤＣＴ－２）が適用され、ルマ成分とクロマ成分がデュアルツリータイプでコーディングされる場合、一つのコンテキストが割り当てられ、残りの場合に対して他のコンテキストが適用される。このようなＬＦＮＳＴインデックスのコーディングを表で示すと次の通りである。
一方、採択されたＬＦＮＳＴに対して、次のような単純化方法が適用できる。
（ｉ）一例によって、順方向ＬＦＮＳＴに対する出力データの数を最大１６個に限定することができる。
図８の（ｃ）の場合、左上側に隣接した２個の４ｘ４領域にそれぞれ４ｘ４ＬＦＮＳＴが適用でき、そのとき、最大３２個のＬＦＮＳＴ出力データが生成できる。もし、順方向ＬＦＮＳＴに対する出力データの数を最大１６に限定すると、４ｘＮ／Ｎｘ４（Ｎ≧１６）ブロック（ＴＵ又はＣＵ）に対しても、左上側に存在する１個の４ｘ４領域に対してのみ４ｘ４ＬＦＮＳＴを適用し、図８の全てのブロックに対して、ＬＦＮＳＴを一度だけ適用できる。これを通じて、画像コーディングに対する具現が単純になる。
図１０は、一例によって、順方向ＬＦＮＳＴに対する出力データの数を最大１６個に限定したことを示す。図１０のように、Ｎが１６以上である４ｘＮ又はＮｘ４ブロックで最左上側の４ｘ４領域に対してＬＦＮＳＴが適用されると、順方向ＬＦＮＳＴの出力データは１６個になる。
（ｉｉ）一例によって、ＬＦＮＳＴが適用されない領域に対して、さらにゼロアウト（ｚｅｒｏ－ｏｕｔ）を適用することができる。本文書におけるゼロアウトは、特定の領域に属した全ての位置の値を０で満たされることを意味することができる。すなわち、ＬＦＮＳＴにより変更されずに順方向１次変換の結果を維持している領域に対しても、ゼロアウトを適用することができる。前述したように、ＬＦＮＳＴは４ｘ４ＬＦＮＳＴと８ｘ８ＬＦＮＳＴとに区分されるので、次のように２種類（（ｉｉ）－（Ａ）及び（ｉｉ）－（Ｂ））にゼロアウトを区分することができる。
（ｉｉ）－（Ａ）４ｘ４のＬＦＮＳＴが適用されるとき、４ｘ４のＬＦＮＳＴが適用されない領域をゼロアウトすることができる。図１１は、一例によって、４ｘ４のＬＦＮＳＴが適用されるブロックでのゼロアウトを示す図である。
図１１のように、４ｘ４のＬＦＮＳＴが適用されるブロックに対して、すなわち、図９の（ａ）、（ｂ）及び（ｃ）のブロックに対してＬＦＮＳＴが適用されない領域まですべて０で満たされることができる。
一方、図１１の（ｄ）は、図１２のように順方向ＬＦＮＳＴの出力データ個数の最大値を１６に限定した場合、４×４ＬＦＮＳＴが適用されない残りのブロックに対してゼロアウトを行ったことを示す。
（ｉｉ）－（Ｂ）８ｘ８のＬＦＮＳＴが適用されるとき、８ｘ８のＬＦＮＳＴが適用されない領域をゼロアウトすることができる。図１２は、一例によって、８ｘ８ＬＦＮＳＴが適用されるブロックでのゼロアウトを示す図である。
図１２のように、８ｘ８のＬＦＮＳＴが適用されるブロックに対して、すなわち、図９の（ｄ）及び（ｅ）のブロックに対して、ＬＦＮＳＴが適用されない領域まで全て０で満たされることができる。
（ｉｉｉ）前記（ｉｉ）で提示したゼロアウトにより、ＬＦＮＳＴが適用されるとき、０で満たされる領域が変わり得る。従って、前記（ｉｉ）で提案されたゼロアウトによって０ではないデータが存在するか否かを図９のＬＦＮＳＴの場合よりも広い領域に対してチェックすることができる。
例えば、（ｉｉ）－（Ｂ）を適用する場合、図９の（ｄ）及び（ｅ）で０値で満たされる領域に加えて、図１２でさらに０で満たされた領域まで０ではないデータが存在するか否かをチェックした後、０ではないデータが存在しない場合にのみ、ＬＦＮＳＴインデックスに対するシグナリングを実行することができる。
もちろん、前記（ｉｉ）で提案されたゼロアウトを適用しても、既存のＬＦＮＳＴインデックスのシグナリングと同じように、０ではないデータが存在するか否かをチェックすることができる。すなわち、図９に０で満たされたブロックに対して、０ではないデータが存在するか否かをチェックし、ＬＦＮＳＴインデックスのシグナリングを適用することができる。このような場合、エンコード装置にのみゼロアウトを実行し、デコード装置では当該ゼロアウトを仮定せず、すなわち、図９で明示的に０で表記された領域に対してのみ０ではないデータが存在するか否かのみチェックし、ＬＦＮＳＴインデックスのパーシングを実行することができる。
或いは、別の例により、図１３のようにゼロアウトを実行することもできる。図１３は、別の一例により、８ｘ８のＬＦＮＳＴが適用されるブロックにおけるゼロアウトを示す図である。
図１１及び図１２のように、ＬＦＮＳＴが適用される領域以外の領域に対して全てゼロアウトを適用することもでき、図１３のように部分的な領域に対してのみゼロアウトを適用することも可能である。図１３の左上側の８ｘ８領域以外の領域に対してのみゼロアウトを適用し、左上側の８ｘ８領域内部の右下側の４ｘ４ブロックに対してはゼロアウトを適用しなくてもよい。
前記ＬＦＮＳＴに対する単純化方法（（ｉ），（ｉｉ）－（Ａ），（ｉｉ）－（Ｂ），（ｉｉｉ））の組み合わせを適用した様々な実施形態が導出される。もちろん、前記単純化方法に対する組み合わせは下記の実施形態に限定されず、任意の組み合わせをＬＦＮＳＴに適用することができる。
実施形態
－順方向ＬＦＮＳＴに対する出力データの数を最大１６個に限定→（ｉ）
－４ｘ４のＬＦＮＳＴが適用されるとき、４ｘ４のＬＦＮＳＴが適用されない領域を全てゼロアウト→（ｉｉ）－（Ａ）
－８ｘ８のＬＦＮＳＴが適用されるとき、８ｘ８のＬＦＮＳＴが適用されない領域を全てゼロアウト→（ｉｉ）－（Ｂ）
－既存の０値で満たされる領域と追加的なゼロアウト（（ｉｉ）－（Ａ）、（ｉｉ）－（Ｂ））により０で満たされる領域に対しても０ではないデータが存在するか否かをチェックした後、０ではないデータが存在しない場合にのみＬＦＮＳＴインデクシングのシグナリング→（ｉｉｉ）
前記実施形態の場合、ＬＦＮＳＴが適用されるとき、０ではない出力データが存在できる領域が左上側４×４領域の内部に制限される。より詳しく、図１１の（ａ）と図１２の（ａ）の場合、スキャン順序上に８番目の位置が０ではないデータが存在できる最後の位置になり、図１１の（ｂ）及び（ｄ）と図１２の（ｂ）の場合、スキャン順序上に１６番目の位置（すなわち、左上側４×４ブロックの右下側の位置）が０ではないデータが存在できる最後の位置になる。
従って、ＬＦＮＳＴが適用されたとき、レジデュアルコーディング過程が許容されない位置（最も最後の位置を越えた位置で）で０ではないデータが存在するか否かをチェックした後、ＬＦＮＳＴインデックスのシグナリング可否が決定できる。
（ｉｉ）で提案されたゼロアウト方式の場合、１次変換とＬＦＮＳＴの両方ともを適用したときに最終的に発生するデータの数が減少するため、全体変換過程を行うときに要求される計算量を減らすことができる。すなわち、ＬＦＮＳＴが適用される場合、ＬＦＮＳＴが適用されない領域に存在する順方向１次変換出力データに対してもゼロアウトを適用するため、順方向１次変換を行うときからゼロアウトとなる領域に対するデータを生成する必要がない。従って、当該データ生成に要求される演算量を節約することができる。（ｉｉ）で提案されたゼロアウト方式の追加的な効果をまとめると、以下のようである。
第１に、前記のように全体変換過程の実行に必要な計算量が低減する。
特に、（ｉｉ）－（Ｂ）を適用する場合、最悪の場合に対する計算量が減少して変換の過程を軽量化することができる。敷衍すると、一般的に大きなサイズの１次変換実行に大量の演算が要求されるが、（ｉｉ）－（Ｂ）を適用すると、順方向ＬＦＮＳＴ実行結果として導出されるデータの数を１６個以下に減らすことができ、全体ブロック（ＴＵまたはＣＵ）サイズが大きくなるほど、変換演算量低減効果はさらに増加する。
第２に、変換過程全体に必要な演算量が減少して変換実行に必要な電力消費を削減することができる。
第３に、変換過程に伴う遅延時間（ｌａｔｅｎｃｙ）を減少させる。
ＬＦＮＳＴのような２次変換は既存の１次変換に計算量を追加することになるので、変換実行に伴う全体遅延時間を増加させる。特に、イントラ予測の場合、予測過程で隣接ブロックの復元データが使用されるので、エンコード時に２次変換による遅延時間の増加が復元（ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ）までの遅延時間の増加につながり、イントラ予測エンコードの全体的な遅延時間の増加につながる可能性がある。
しかしながら、（ｉｉ）で提示したゼロアウトを適用すると、ＬＦＮＳＴ適用時に１次変換実行の遅延時間を大幅に減らすことができるため、変換実行全体に対する遅延時間はそのまま維持されるか低減することになり、エンコード装置をより簡単に実現することができる。
一方、従来のイントラ予測は、現在符号化しようとするブロックを１つの符号化単位とみなして分割なしに符号化を行っていた。しかしながら、ＩＳＰ（Ｉｎｔｒａ Ｓｕｂ－Ｐａｒｉｔｉｏｎｓ）コーディングは、現在符号化しようとするブロックを水平方向又は垂直方向に分割してイントラ予測符号化を行うことを意味する。このとき、分割されたブロック単位で符号化／復号化を行って復元されたブロックを生成し、復元されたブロックは次の分割されたブロックの参照ブロックとして使用される。一例によって、ＩＳＰコーディング時に１つのコーディングブロックが２つ又は４つのサブブロックに分割されてコーディングされてもよく、ＩＳＰにおいて１つのサブブロックは隣接する左側又は隣接する上側に位置するサブブロックの復元されたピクセル値を参照してイントラ予測が行われる。以下、使用される「コーディング」は、エンコード装置において行われるエンコードとデコード装置で行われるデコードを全て含む概念として使用される。
表４は、ＩＳＰ適用時にはブロックのサイズに応じて分割されるサブブロックの数を示し、ＩＳＰによって分割されたサブパーティションは変換ブロック（ＴＵｓ）と呼ばれてもよい。
ＩＳＰは、ブロックのサイズに応じてルマイントラで予測されたブロックを垂直方向又は水平方向に２つ又は４つのサブパーティショニングに分割することである。例えば、ＩＳＰが適用できる最小ブロックサイズは４×８又は８×４である。ブロックサイズが４×８又は８×４より大きい場合、ブロックは４つのサブパーティショニングに分割される。
図１４及び図１５は、１つのコーディングブロックが分割されるサブブロックの一例を示し、より具体的に、図１４は、コーディングブロック（幅（Ｗ）×の高さ（Ｈ））が４×８ブロック又は８×４ブロックである場合に関する分割の例示であり、図１５は、コーディングブロックが４×８ブロック、８×４ブロック、４×４ブロックではない場合に関する分割の例示を示している。
ＩＳＰ適用の時、サブブロックは分割の形態に応じて、例えば、水平（Ｈｏｒｉｚｏｎｔａｌ）又は垂直（Ｖｅｒｔｉｃｉａｌ）、左側から右側又は上側から下側に順次コーディングされ、１つのサブブロックに対する逆変換とイントラ予測を経て復元過程まで行われた後、次のサブブロックに対するコーディングが行われる。最左側又は最上側のサブブロックに対しては通常のイントラ予測方式のように既にコーディングされたコーディングブロックの復元ピクセルを参照する。また、後続の内部のサブブロックの各辺に対して以前のサブブロックと隣接していない場合は、当該辺に隣接した参照ピクセルを導出するために、通常のイントラ予測方式のように既にコーディングされた隣接したコーディングブロックの復元ピクセルを参照する。
ＩＳＰコーディングモードにおいては全てのサブブロックが同一のイントラ予測モードでコーディングされてもよく、ＩＳＰコーディングを使用するか否かを示すフラグとどの方向に（水平又は垂直）分割するかを示すフラグがシグナリングされる。図１４及び図１５に示すように、ブロック形状に応じてサブブロックの個数を２つ又は４つに調節することができ、１つのサブブロックのサイズ（幅×高さ）が１６未満である場合、該当サブブロックへの分割を許容しないか、ＩＳＰコーディングそのものを適用しないように制限することができる。
一方、ＩＳＰ予測モードである場合、１つのコーディングユニットが２つ又は４つのパーティションブロック、すなわち、サブブロックに分割されて予測され、当該分割された２つ又は４つのパーティションブロックには同一の画面内予測モードが適用される。
前述したように、分割方向は、水平方向（横長さと縦長さがそれぞれＭ、ＮであるＭ×Ｎコーディングユニットが水平方向に分割されると、２つに分割される場合はＭ×（Ｎ／２）ブロックに分割され、４つに分割される場合はＭ×（Ｎ／４）ブロックに分割される）と、垂直方向（Ｍ×Ｎコーディングユニットが垂直方向に分割されると、２つに分割される場合は（Ｍ／２）×Ｎブロックに分割され、４つに分割される場合は（Ｍ／４）×Ｎブロックに分割される）が全て可能である。水平方向に分割される場合、上側から下側の方向順にパーティションブロックがコーディングされ、垂直方向に分割される場合、左側から右側の方向順にパーティションブロックがコーディングされる。現在コーディングされるパーティションブロックは水平（垂直）方向分割である場合、上側（左側）パーティションブロックの復元されたピクセル値を参照して予測されることができる。
ＩＳＰ予測方法で生成されたレジデュアル信号にパーティションブロック単位で変換が適用されることができる。順方向（ｆｏｒｗａｒｄ）を基準に１次変換（ｃｏｒｅ ｔｒａｎｓｆｏｒｍ又はｐｒｉｍａｒｙ ｔｒａｎｓｆｏｒｍ）に既存のＤＣＴ－２だけでなくＤＳＴ－７／ＤＣＴ－８組み合わせベースのＭＴＳ（Ｍｕｌｔｉｐｌｅ Ｔｒａｎｓｆｏｒｍ Ｓｅｌｅｃｔｉｏｎ）技術が適用され、１次変換により生成された変換係数に順方向ＬＦＮＳＴ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ Ｎｏｎ－Ｓｅｐａｒａｂｌｅ Ｔｒａｎｓｆｏｒｍ）が適用されて最終的な修正された変換係数が生成されることができる。
すなわち、ＩＳＰ予測モードが適用されて分割されたパーティションブロックにもＬＦＮＳＴが適用でき、前述のように、分割されたパーティションブロックには同一のイントラ予測モードが適用される。従って、イントラ予測モードに基づいて導出されるＬＦＮＳＴセットを選択する時、全てのパーティションブロックに導出されたＬＦＮＳＴセットを適用することができる。すなわち、全てのパーティションブロックに同一のイントラ予測モードが適用されるので、これにより全てのパーティションブロックには同一のＬＦＮＳＴセットが適用されることができる。
一方、一例によって、ＬＦＮＳＴは横長と縦長が全て４以上である変換ブロックに対してのみ適用できる。従って、ＩＳＰ予測方式に従って分割されたパーティションブロックの縦長又は横長が４未満である場合、ＬＦＮＳＴが適用されずＬＦＮＳＴインデックスもシグナリングされない。また、各パーティションブロックにＬＦＮＳＴを適用する場合、当該パーティションブロックを１つの変換ブロックとみなすことができる。もちろん、ＩＳＰ予測方式が適用されない場合、コーディングブロックにＬＦＮＳＴが適用される。
各パーティションブロックにＬＦＮＳＴを適用することを具体的に説明すると、以下のようにある。
一例によって、個別的なパーティションブロックに対して順方向ＬＦＮＳＴを適用した後、左上側４×４領域に変換係数スキャン順序に従って最大１６個（８個又は１６個）の係数のみを残した後、残りの位置及び領域は全て０値で充填するゼロアウトが適用される。
または、一例によって、パーティションブロックの一辺の長さが４である場合、左上側４×４領域に対してのみＬＦＮＳＴを適用し、パーティションブロックの全ての辺、すなわち、幅及び高さの長さが８以上である場合、左上側８×８領域内部の右下側４×４領域を除いた残りの４８個の係数に対してＬＦＮＳＴを適用することができる。
または、一例によって、最悪の場合の計算複雑度を８掛け算／サンプル（ｍｕｌｔｉｐｌｉｃａｔｉｏｎｓ ｐｅｒ ｓａｍｐｌｅ）に合わせるために、各パーティションブロックが４×４又は８×８である場合は、順方向ＬＦＮＳＴ適用後に８つの変換係数のみを出力することができる。すなわち、パーティションブロックが４×４であると、変換マトリックスとして８×１６行列が適用され、パーティションブロックが８×８であると、変換マトリックスとして８×４８行列が適用される。
一方、現在ＶＶＣ標準において、ＬＦＮＳＴインデックスシグナリングはコーディングユニット単位で行われる。従って、ＩＳＰ予測モードであり、全てのパーティションブロックに対してＬＦＮＳＴを適用する場合、当該パーティションブロックに対して同一のＬＦＮＳＴインデックス値が適用できる。すなわち、コーディングユニットレベルにおいてＬＦＮＳＴインデックス値が一度送信されると、コーディングユニット内部の全てのパーティションブロックに対しては該当ＬＦＮＳＴインデックスが適用できる。前述のように、ＬＦＮＳＴインデックス値は０、１、２値を有し、０はＬＦＮＳＴが適用されない場合を示し、１と２はＬＦＮＳＴが適用されるときに１つのＬＦＮＳＴセット内に存在する２つの変換マトリックスを示す。
前記のように、ＬＦＮＳＴセットはイントラ予測モードにより決定され、ＩＳＰ予測モードである場合、コーディングユニット内の全てのパーティションブロックが同一のイントラ予測モードで予測されるので、パーティションブロックは同一のＬＦＮＳＴセットを参照することができる。
また他の一例として、ＬＦＮＳＴインデックスシグナリングは依然としてコーディングユニット単位で行われるが、ＩＳＰ予測モードの場合、全てのパーティションブロックに対して一律にＬＦＮＳＴ適用の可否を決定せず、別途の条件に従ってそれぞれのパーティションブロックに対してコーディングユニットレベルにおいてシグナリングされたＬＦＮＳＴインデックス値を適用するか、それともＬＦＮＳＴを適用しないかを決定する。ここで、別途の条件は、ビットストリームを介して各パーティションブロック別にフラグ形態でシグナリングされ、フラグ値が１であると、コーディングユニットレベルにおいてシグナリングされたＬＦＮＳＴインデックス値を適用し、フラグ値が０であると、ＬＦＮＳＴを適用しない。
一方、ＩＳＰモードが適用されるコーディングユニットにおいて、パーティションブロックの一辺の長さが４未満である場合、ＬＦＮＳＴを適用する例について説明すると、以下のようである。
第１に、パーティションブロックのサイズがＮ×２（２×Ｎ）である場合、左上側Ｍ×２（２×Ｍ）領域にＬＦＮＳＴを適用できる（ここで、Ｍ≦Ｎ）。例えば、Ｍ＝８である場合、当該左上側領域は８×２（２×８）となるので、１６個のレジデュアル信号が存在する領域が順方向ＬＦＮＳＴの入力となり、Ｒ×１６（Ｒ≦１６）順方向変換行列が適用できる。
ここで、順方向ＬＦＮＳＴ行列は、現在ＶＶＣ標準に含まれている行列ではなく別途の追加的な行列であり得る。また、最悪の場合の複雑度調節のために、１６×１６行列の上側８つの行ベクトル（ｒｏｗ ｖｅｃｔｏｒ）のみをサンプリングした８×１６行列を変換に使用する。複雑度の調節方法については詳細に後述する。
第２に、パーティションブロックのサイズがＮ×１（１×Ｎ）である場合、左上側Ｍ×１（１×Ｍ）領域にＬＦＮＳＴを適用できる（ここで、Ｍ≦Ｎ）。例えば、Ｍ＝１６である場合、当該左上側の領域は１６×１（１×１６）となるので、１６個のレジデュアル信号が存在する領域が順方向ＬＦＮＳＴの入力となり、Ｒ×１６（Ｒ≦１６） 順方向変換行列が適用できる。
ここで、当該順方向ＬＦＮＳＴ行列は、現在ＶＶＣ標準に含まれている行列ではない別途の追加的な行列であり得る。また、最悪の場合の複雑度調節のために、１６×１６行列の上側８つの行ベクトル（ｒｏｗ ｖｅｃｔｏｒ）のみをサンプリングした８×１６行列を変換に使用することができる。複雑度調節方法については、詳細に後述する。
第１の実施形態と第２の実施形態は同時に適用されてもよく、２つの実施形態のいずれか１つのみを適用してもよい。特に、第２の実施形態の場合、ＬＦＮＳＴに１次元的な変換が考慮されることにより、既存のＬＦＮＳＴにおいて得られた圧縮性能の向上がＬＦＮＳＴインデックスシグナリングコスト（ｓｉｇｎａｌｉｎｇ ｃｏｓｔ）に比べて比較的大きくないことが実験により観察された。しかしながら、第１の実施形態の場合、既存のＬＦＮＳＴにおいて得られた圧縮性能の向上と類似した圧縮性能の向上が観測された、すなわち、ＩＳＰの場合、２×ＮとＮ×２のためのＬＦＮＳＴ適用が実際の圧縮性能に寄与することが実験により確認される。
現在ＶＶＣにおけるＬＦＮＳＴにおいてはイントラ予測モード間の対称性が適用される。３４番モード（右下側４５度対角線方向に予測）を中心に配置された２方向性モードには同じＬＦＮＳＴセットが適用されており、例えば、１８番モード（水平方向予測モード）と５０番モード（垂直方向予測モード）には同一のＬＦＮＳＴセットが適用される。ただし、３５番モードから６６番モードは順方向ＬＦＮＳＴを適用する時、入力データをトランスポーズ（ｔｒａｎｓｐｏｓｅ）した後、ＬＦＮＳＴを適用する。
一方、ＶＶＣにおいては広角イントラ予測（Ｗｉｄｅ Ａｎｇｌｅ Ｉｎｔｒａ Ｐｒｅｄｉｃｔｉｏｎ、ＷＡＩＰ）モードをサポートするが、ＷＡＩＰモードを考慮して修正されたイントラ予測モードに基づいてＬＦＮＳＴセットが導出される。ＷＡＩＰにより拡張されるモードに対しても、一般のイントラ予測方向モードと同様に対称性を活用してＬＦＮＳＴセットを決定する。例えば、－１番モードは６７番モードと対称となるため、同一のＬＦＮＳＴセットを適用し、－１４番モードは８０番モードと対称となるため、同一のＬＦＮＳＴセットを適用する。６７番モードから８０番モードは順方向ＬＦＮＳＴを適用する前に入力データをトランスポーズした後、ＬＦＮＳＴ変換を適用する。
左上側Ｍ×２（Ｍ×１）ブロックに適用されるＬＦＮＳＴの場合は、前述のＬＦＮＳＴに対する対称性を適用できないが、ＬＦＮＳＴを適用するブロックが非正方形であるためである。従って、表２のＬＦＮＳＴのようにイントラ予測モードを基準とする対称性を適用するのではなく、Ｍ×２（Ｍ×１）ブロックと２×Ｍ（１×Ｍ）ブロックの間の対称性を適用できる。
図１６は、一例によるＭ×２（Ｍ×１）ブロックと２×Ｍ（１×Ｍ）ブロックの対称性を示した図である。
図１６のように、Ｍ×２（Ｍ×１）ブロックにおいての２番モードは２×Ｍ（１×Ｍ）ブロックにおいての６６番モードと対称であるため、２×Ｍ（１×Ｍ）ブロックとＭ×２（Ｍ×１）ブロックに同一のＬＦＮＳＴのセットが適用できる。
このとき、２×Ｍ（１×Ｍ）ブロックに、Ｍ×２（Ｍ×１）ブロックに適用されていたＬＦＮＳＴセットを適用するために、６６番モードの代わりに２番モードを基準にＬＦＮＳＴセットを選択する。すなわち、順方向ＬＦＮＳＴを適用する前に、２×Ｍ（１×Ｍ）ブロックの入力データをトラントポーズした後、ＬＦＮＳＴを適用できる。
図１７は、一例によって２×Ｍブロックをトランスポーズした例を示した図面である。
図１７の（ａ）は、２×Ｍブロックに対して列優先（ｃｏｌｕｍｎ－ｆｉｒｓｔ）順に入力データを読み込んでＬＦＮＳＴを適用できることを説明する図であり、図１７の（ｂ）は、Ｍ×２（Ｍ×１）ブロックに対して行優先（ｒｏｗ－ｆｉｒｓｔ）順に入力データを読み込んでＬＦＮＳＴを適用することを説明する図である。左上側Ｍ×２（Ｍ×１）又は２×Ｍ（Ｍ×１）ブロックに対してＬＦＮＳＴを適用する方式を整理してみると、次のようである。
１．まず、図１７の（ａ）及び（ｂ）のように、入力データを配列して順方向ＬＦＮＳＴの入力ベクトルを構成する。例えば、図１６を参照すると、２番モードで予測されるＭ×２ブロックに対しては図１７の（ｂ）での順序を従い、６６番モードで予測される２×Ｍブロックに対しては図１７の（ａ）の順序に従って入力データを配列した後、２番モードに対するＬＦＮＳＴセットを適用することができる。
２．Ｍ×２（Ｍ×１）ブロックに対しては、ＷＡＩＰを考慮した修正されたイントラ予測モードに基づいてＬＦＮＳＴセットを決定する。前述のように、イントラ予測モードとＬＦＮＳＴセットの間には既設定のマッピング関係が成立し、これは、表２のようにマッピングテーブルとして示すことができる。
２×Ｍ（１×Ｍ）ブロックに対しては、ＷＡＩＰを考慮して修正されたイントラ予測モードから、右下向４５度対角線方向の予測モード（ＶＶＣ標準の場合、３４番モード）を中心に対称であるモードを求めた後、当該対称モード及びマッピングテーブルに基づいてＬＦＮＳＴセットを決定する。３４番モードを中心に対称のモード（ｙ）は次の数により導出される。マッピングテーブルに関するものは、以下、より具体的に説明される。
３．順方向ＬＦＮＳＴを適用するときは、１番過程で準備した入力データをＬＦＮＳＴカーネルに掛け算して変換係数を導出する。ＬＦＮＳＴカーネルは、２番過程で決定されたＬＦＮＳＴセットと予め指定されたＬＦＮＳＴインデックスから選択される。
例えば、Ｍ＝８であり、ＬＦＮＳＴカーネルとして１６×１６行列が適用される場合、当該行列を１６個の入力データと掛け算して１６個の変換係数が生成される。生成される変換係数は、左上側８×２又は２×８領域にＶＶＣ標準において使用するスキャン順序に従って配置される。
図１８は、一例による８×２又は２×８の領域に対するスキャン順序を示した図である。
左上側８×２又は２×８領域以外の領域に対しては、全て０値で充填するか（ｚｅｒｏ－ｏｕｔ）、１次変換を適用した既存の変換係数をそのまま維持してもよい。前記予め指定されたＬＦＮＳＴインデックスは、エンコード過程でＬＦＮＳＴインデックス値を変更しながらＲＤコストを計算する時に試されるＬＦＮＳＴインデックス値（０、１、２）のいずれか１つであり得る。
最悪の場合に対する計算複雑度を一定のレベル以下に合わせる構成の場合（例えば、８掛け算／サンプル）、例えば、前記１６×１６行列の上側８つの行のみをとった８×１６行列を掛け算して８つの変換係数のみを生成した後、図１８のようなスキャン順序に従って８つの変換係数を配置し、残りの係数領域に対してはゼロアウトを適用してもよい。最悪の場合の複雑度の調節は後述する。
４．逆方向のＬＦＮＳＴを適用する時には、既設定の個数（例えば、１６個）の変換係数を入力ベクトルとして置き、２番過程から求めたＬＦＮＳＴセットとパーシングされたＬＦＮＳＴインデックスから導出されたＬＦＮＳＴ カーネル（例えば、１６×１６行列）を選択した後、ＬＦＮＳＴカーネルと当該入力ベクトルを掛け算して出力ベクトルを導出する。
Ｍ×２（Ｍ×１）ブロックの場合は、図１７の（ｂ）のような行優先順序に従って出力ベクトルを配置し、２×Ｍ（１×Ｍ）ブロックの場合は、図１７の（ａ）のように列優先順序に従って出力ベクトルを配置する。
左上側のＭ×２（Ｍ×１）又は２×Ｍ（Ｍ×２）領域内部に当該出力ベクトルが配置される領域を除いた残りの領域と、パーティションブロック内の左上側Ｍ×２（Ｍ×１）又は２×Ｍ（Ｍ×２）領域以外の領域に対しては、全て０値で充填するか（ｚｅｒｏ－ｏｕｔ）、レジデュアルコーディングと逆量子化過程で復元された変換係数をそのまま維持するように構成される。
３番と同様に、入力ベクトルを構成する時は図１８のスキャン順序に従って入力データを配列し、最悪の場合に対する計算複雑度を一定のレベル以下に合わせるために入力データの数を減らして（例えば、１６個の代わりに８個）入力ベクトルを構成することもできる。
例えば、Ｍ＝８であるとき、８つの入力データを使用する場合、当該１６×１６行列から左側１６×８行列のみをとって掛け算した後、１６個の出力データを得ることができる。最悪の場合に対する複雑度の調節は後述する。
前記実施形態においては、ＬＦＮＳＴ適用の時、Ｍ×２（Ｍ×１）ブロックと２×Ｍ（１×Ｍ）ブロックの間に対称性を適用する場合を提示しているが、他の例によって２つのブロックの形状に対してそれぞれ異なるＬＦＮＳＴセットを適用することもできる。
以下では、ＩＳＰモードに対するＬＦＮＳＴセット構成及びイントラ予測モードを用いたマッピング方式に関する様々な例を記述する。
ＩＳＰモードである場合、ＬＦＮＳＴセット構成は既存のＬＦＮＳＴセットと異なる。言い換えれば、既存のＬＦＮＳＴカーネルと異なるカーネルが適用されてもよく、現在ＶＶＣ標準に適用されるイントラ予測モードインデックスとＬＦＮＳＴセット間のマッピングテーブルと異なるマッピングテーブルを適用してもよい。現在ＶＶＣ標準に適用されるマッピングテーブルは表２のようである。
表２において、ｐｒｅＭｏｄｅＩｎｔｒａ値はＷＡＩＰを考慮して変更されたイントラ予測モード値を意味し、ｌｆｎｓｔＴｒＳｅｔＩｄｘ値は特定のＬＦＮＳＴセットを示すインデックス値である。各ＬＦＮＳＴセットは２つのＬＦＮＳＴカーネルで構成されている。
ＩＳＰ予測モードが適用される場合、各パーティションブロックの横長と縦長が両方とも４より大きいか等しい場合には、現在ＶＶＣ標準において適用されるＬＦＮＳＴカーネルと同一のカーネルを適用してもよく、前記マッピングテーブルもそのまま適用してもよい。勿論、現在ＶＶＣ標準と異なるＬＦＮＳＴカーネルと異なるマッピングテーブルを適用してもよい。
ＩＳＰ予測モードが適用される場合、各パーティションブロックの横長又は縦長が４未満である場合には、現在ＶＶＣ標準においてとは異なるＬＦＮＳＴ カーネルと異なるマッピングテーブルを適用してもよい。以下の表５ないし表７は、Ｍ×２（Ｍ×１）ブロック又は２×Ｍ（１×Ｍ）ブロックに対して適用できる、イントラ予測モード値（ＷＡＩＰを考慮して変更されたイントラ予測モード値）とＬＦＮＳＴセット間のマッピングテーブルを示す。
表５の最初のマッピングテーブルは７つのＬＦＮＳＴセットで構成され、表６のマッピングテーブルは４つのＬＦＮＳＴセットで構成され、表７のマッピングテーブルは２つのＬＦＮＳＴセットで構成される。また他の例として、１つのＬＦＮＳＴセットで構成される場合、ｐｒｅＭｏｄｅＩｎｔｒａ値に対してｌｆｎｓｔＴｒＳｅｔＩｄｘ値は０に固定される。
以下では、ＩＳＰモードにＬＦＮＳＴ適用時、最悪の場合に関する計算複雑度を維持する方法について説明する。
ＩＳＰモードである場合、ＬＦＮＳＴ適用時にサンプル当たり（又は、係数当たり、位置当たり）掛け算数を一定値以下に維持するためにＬＦＮＳＴ適用を制限することができる。パーティションブロックのサイズに応じて、以下のようにＬＦＮＳＴを適用してサンプル当たり（又は、係数当たり、位置当たり）掛け算数を８個以下に維持することができる。
１．パーティションブロックの横長と縦長が両方とも４以上である場合は、現在ＶＶＣ標準におけるＬＦＮＳＴに対する最悪の場合に対する計算複雑度調節方式と同一の方式を適用できる。
すなわち、パーティションブロックが４×４ブロックである場合には１６×１６行列の代わりに、順方向では１６×１６行列から上位８個の行をサンプリングした８×１６行列を適用し、逆方向では１６×１６行列から左側８個の列をサンプリングした１６×８行列を適用することができる。また、パーティションブロックが８×８ブロックであるときは、順方向の場合は１６×４８行列の代わりに、１６×４８行列から上位８個の行をサンプリングした８×４８行列を適用し、逆方向の場合は４８×１６行列の代わりに４８×１６から左側の８個の列をサンプリングした４８×８行列を適用できる。
４×Ｎ又はＮ×４（Ｎ＞４）ブロックの場合、順方向変換を行う時、左上側４×４ブロックに対してのみ１６×１６行列を適用した後、生成された１６個の係数は左上側４×４領域に配置され、それ以外の領域は０値で充填される。また、逆方向変換を行う時には左上４×４ブロックに位置した１６個の係数をスキャン順序に従って配置して入力ベクトルを構成した後、１６×１６行列を掛け算して１６個の出力データを生成することができる。生成された出力データは左上側４×４領域に配置され、左上側４×４領域を除いた残りの領域は０で充填される。
８×Ｎ又はＮ×８（Ｎ＞８）ブロックの場合、順方向変換を行う時に左上側８×８ブロック内部のＲＯＩ領域（左上側８×８ブロックから右下側４×４ブロックを除いた残りの領域）に対してのみ１６×４８行列を適用した後、生成された１６個の係数は左上側４×４領域に配置され、それ以外の領域は全て０値で充填される。また、逆方向変換を行う時には左上側４×４ブロックに位置した１６個の係数をスキャン順序に従って配置して入力ベクトルを構成した後、４８×１６行列を掛け算して４８個の出力データを生成する。生成された出力データは、前記ＲＯＩ領域に充填され、残りの領域は全て０値で充填される。
２．パーティションブロックのサイズがＮ×２又は２×Ｎであり、左上側Ｍ×２又は２×Ｍ領域に対して（Ｍ≦Ｎ）ＬＦＮＳＴを適用する場合、Ｎ値に応じてサンプリングした行列を適用することができる。
Ｍ＝８である場合、Ｎ＝８であるパーティションブロック、すなわち、８×２又は２×８ブロックに対しては、順方向変換の場合は１６×１６行列の代わりに１６×１６行列から上位８つの行をサンプリングした８×１６行列を適用し、逆方向変換の場合は１６×１６行列の代わりに１６×１６行列から左側８つの列をサンプリングした１６×８行列を適用する。
Ｎが８より大きい場合、順方向変換の場合は、左上側８×２又は２×８ブロックに対して１６×１６行列を適用した後、生成された１６個の出力データは左上側８×２又は２×８ブロックに配置され、残りの領域に対しては０値で充填される。逆方向変換の場合は、左上側８×２又は２×８ブロックに位置した１６個の係数をスキャン順序に従って配置して入力ベクトルを構成した後、該当１６×１６行列を掛け算して１６個の出力データを生成する。生成された出力データは左上側８×２又は２×８ブロックに配置され、残りの領域は全て０値で充填される。
３．パーティションブロックのサイズがＮ×１又は１×Ｎであり、左上側Ｍ×１又は１×Ｍ領域に対して（Ｍ≦Ｎ）ＬＦＮＳＴを適用する場合、Ｎ値に応じてサンプリングした行列を適用する。
Ｍ＝１６の場合、Ｎ＝１６であるパーティションブロック、すなわち、１６×１又は１×１６ブロックに対しては、順方向変換の場合は１６×１６行列の代わりに１６×１６行列から上位８つの行をサンプリングした８×１６行列を適用し、逆方向変換の場合は１６×１６行列の代わりに１６×１６行列から左側８つの列をサンプリングした１６×８行列を適用する。
Ｎが１６より大きい場合、順方向変換の場合は、左上側１６×１又は１×１６ブロックに対して１６×１６行列を適用した後、生成された１６個の出力データは左上側１６×１又は１×１６ブロックに配置され、残りの領域に対しては０値で充填される。逆方向変換の場合は、左上側１６×１又は１×１６ブロックに位置した１６個の係数をスキャン順序に従って配置して入力ベクトルを構成した後、該当１６×１６行列を掛け算して１６個の出力データを生成する。生成された出力データは左上側１６×１又は１×１６ブロックに配置され、残りの領域は全て０値で充填される。
また他の一例として、サンプル当たり（又は、係数当たり、位置当たり）掛け算数を一定値以下に維持するためにＩＳＰパーティションブロックのサイズではないＩＳＰコーディングユニットのサイズを基準にサンプル当たり（又は、係数当たり、位置当たり）掛け算数を８個以下に維持する。もし、ＩＳＰパーティションブロックのうちＬＦＮＳＴが適用される条件を満たすブロックが１つだけ存在する場合、パーティションブロックのサイズではない当該コーディングユニットのサイズに基づいてＬＦＮＳＴ最悪の場合に対する複雑度演算が適用される。例えば、あるコーディングユニットに対するルマコーディングブロックが４×４サイズの４つのパーティションブロックに分割されてＩＳＰでコーディングされ、そのうち２つのパーティションブロックに対しては０ではない変換係数が存在しない場合、他の２つのパーティションブロックには（エンコーダ基準で）それぞれ８つではない１６個の変換係数が生成されるように設定することができる。
以下では、ＩＳＰモードである場合、ＬＦＮＳＴインデックスをシグナリングする方法について説明する。
前述のように、ＬＦＮＳＴインデックスは０、１、２値を有し、０はＬＦＮＳＴを適用しないことを示し、１と２は選択されたＬＦＮＳＴのセットに含まれる２つのＬＦＮＳＴカーネルマトリックスのいずれか１つずつを示す。ＬＦＮＳＴインデックスにより選択されたＬＦＮＳＴカーネルマトリックスに基づいてＬＦＮＳＴが適用される。現在ＶＶＣ標準においてＬＦＮＳＴインデックスの送信方式を説明すると、以下のようである。
１．コーディングユニット（ＣＵ）ごとに１回ずつＬＦＮＳＴインデックスを送信することができ、デュアルツリー（ｄｕａｌ－ｔｒｅｅ）の場合は、ルマブロックとクロマブロックに対してそれぞれ個別のＬＦＮＳＴインデックスがシグナリングされる。
２．ＬＦＮＳＴインデックスがシグナリングされない場合は、ＬＦＮＳＴインデックス値はデフォルト値である０と決定される（ｉｎｆｅｒ）。ＬＦＮＳＴインデックス値が０に類推される場合は次のようである。
Ａ．変換が適用されないモードである場合（例えば、変換スキップ（ｔｒａｎｓｆｏｒｍ ｓｋｉｐ）、ＢＤＰＣＭ、無損失（ｌｏｓｓｌｅｓｓ）コーディングなど）
Ｂ．１次変換がＤＣＴ－２でない場合（ＤＳＴ７やＤＣＴ８）、すなわち、水平方向の変換又は垂直方向の変換がＤＣＴ－２でない場合
Ｃ．コーディングユニットのルマブロックに対する横長又は縦長が変換可能な最大ルマ変換のサイズを超過する場合、例えば、変換可能な最大ルマ変換のサイズが６４である場合、コーディングブロックのルマブロックに対するサイズが１２８×１６と同様である場合はＬＦＮＳＴが適用できない。
デュアルツリーの場合、ルマ成分に対するコーディングユニットとクロマ成分に対するコーディングユニットのそれぞれに対して、最大ルマ変換のサイズを超過するか否かが判断される。すなわち、ルマブロックに対して変換が可能な最大ルマ変換のサイズを超過するか否かがチェックされ、クロマブロックに対してカラーフォーマットに対する対応ルマブロックの縦／横の長さと最大変換が可能な最大ルマ変換のサイズを超過するか否かがチェックされる。例えば、カラーフォーマットが４：２：０である場合には、対応ルマブロックの横／縦の長さはそれぞれ当該クロマブロックの２倍となり、対応ルマブロック変換のサイズは当該クロマブロックの２倍となる。また他の例として、カラーフォーマットが４：４：４である場合には、対応ルマブロックの横／縦の長さと変換のサイズは、対応するクロマブロックと同じである。
６４長さ変換又は３２長さ変換がそれぞれ６４又は３２長さを有する横又は縦に適用される変換を意味し、「変換サイズ」は当該長さである６４又は３２を意味する。
シングルツリーである場合、ルマブロックに対して横長又は縦長が変換可能な最大ルマ変換ブロックのサイズを超過しているか否かをチェックした後、超過する場合はＬＦＮＳＴインデックスシグナリングを省略してもよい。
Ｄ．コーディングユニットの横長と縦長の両方とも４以上である場合にのみＬＦＮＳＴインデックスを送信できる。
デュアルツリーである場合、該当成分（すなわち、ルマ又はクロマ成分）に対する横長と縦長が両方とも４以上である場合にのみＬＦＮＳＴインデックスをシグナリングすることができる。
シングルツリーである場合は、ルマ成分に対する横長さ縦長が両方とも４以上である場合に対してＬＦＮＳＴインデックスをシグナリングすることができる。
Ｅ．最後の０ではない係数の位置（ｌａｓｔ ｎｏｎ－ｚｅｒｏ ｃｏｅｆｆｉｃｉｅｎｔ ｐｏｓｉｔｉｏｎ）がＤＣ位置（ブロックの左上側位置）ではない場合、デュアルツリータイプのルマブロックであると、最終０ではない係数の位置がＤＣ位置でない場合はＬＦＮＳＴインデックスを送信する。デュアルツリータイプのクロマブロックであると、Ｃｂに対する最後の０ではない係数の位置とＣｒに対する最後の０ではない係数の位置のうち１つでもＤＣ位置でない場合は、該当ＬＮＦＳＴインデックスを送信する。
シングルツリータイプであると、ルマ成分、Ｃｂ成分、Ｃｒ成分のうち１つでも当該最後の０ではない係数の位置がＤＣ位置でない場合は、ＬＦＮＳＴインデックスを送信する。
ここで、１つの変換ブロックに対する変換係数の存在の可否を示すＣＢＦ（ｃｏｄｅｄ ｂｌｏｃｋ ｆｌａｇ）値が０であると、ＬＦＮＳＴインデックスシグナリングを行うか否かを判断するために、当該変換ブロックに対する最後の０ではない係数の位置をチェックしない。すなわち、当該ＣＢＦ値が０である場合、当該ブロックに変換が適用されないので、ＬＦＮＳＴインデックスシグナリングに対する条件をチェックする時、最後の０ではない係数の位置を考慮しなくてもよい。
例えば、１）デュアルツリータイプで、ルマ成分である場合、当該ＣＢＦ値が０であると、ＬＦＮＳＴインデックスをシグナリングせず、２）デュアルツリータイプで、クロマ成分である場合、Ｃｂに対するＣＢＦ値が０であり、Ｃｒに対するＣＢＦ値が１であると、Ｃｒに対する最後の０ではない係数の位置のみをチェックして該当ＬＦＮＳＴインデックスを送信し、３）シングルツリータイプである場合は、ルマ、Ｃｂ、Ｃｒの全てに対して各ＣＢＦ値が１である成分に対してのみ最後の０ではない係数の位置をチェックする。
Ｆ．ＬＦＮＳＴ変換係数が存在できる場所ではない位置に変換係数が存在することが確認された場合、ＬＦＮＳＴインデックスシグナリングを省略することができる。４×４変換ブロックと８×８変換ブロックの場合は、ＶＶＣ標準においての変換係数スキャン順序に従ってＤＣ位置から８つの位置にＬＦＮＳＴ変換係数が存在し、残りの位置は全て０で充填される。また、４×４変換ブロックと８×８変換ブロックではない場合は、ＶＶＣ標準での変換係数スキャン順序に従ってＤＣ位置から１６個の位置にＬＦＮＳＴ変換係数が存在し、残りの位置は全て０で充填される。
従って、レジデュアルコーディング（ｒｅｓｉｄｕａｌ ｃｏｄｉｎｇ）を行った後、前記０値が充填されなければならない領域に０ではない変換係数が存在すると、ＬＦＮＳＴインデックスシグナリングを省略することができる。
一方、ＩＳＰモードは、ルマブロックである場合にのみ適用されるか、ルマブロックとクロマブロックの両方ともに適用されることもある。前述したように、ＩＳＰ予測が適用される場合、該当コーディングユニットは２つ又は４つのパーティションブロックに分割されて予測され、変換も該当パーティションブロックにそれぞれ適用される。従って、コーディングユニット単位でＬＦＮＳＴインデックスをシグナリングする条件を決定する時にも該当パーティションブロックにそれぞれＬＦＮＳＴが適用できるという事実を考慮しなければならない。また、ＩＳＰ予測モードが特定成分（例えば、ルマブロック）に対してのみ適用される場合は、当該成分に対してのみパーティションブロックに分割されるという事実を考慮してＬＦＮＳＴインデックスをシグナリングしなければならない。ＩＳＰモードである場合、可能なＬＦＮＳＴインデックスシグナリング方式を整理すると、以下のようである。
１．コーディングユニット（ＣＵ）ごとに１回ずつＬＦＮＳＴインデックスを送信することができ、デュアルツリー（ｄｕａｌ－ｔｒｅｅ）である場合はルマブロックとクロマブロックに対してそれぞれ個別的なＬＦＮＳＴインデックスがシグナリングされることができる。
２．ＬＦＮＳＴインデックスがシグナリングされない場合は、ＬＦＮＳＴインデックス値はデフォルト値である０に決定される（ｉｎｆｅｒ）。ＬＦＮＳＴインデックス値が０に類推される場合は次のようである。
Ａ．変換が適用されないモードである場合（例えば、変換スキップ（ｔｒａｎｓｆｏｒｍ ｓｋｉｐ）、ＢＤＰＣＭ、無損失（ｌｏｓｓｌｅｓｓ）コーディングなど）
Ｂ．コーディングユニットのルマブロックに対する横長又は縦長が変換可能な最大ルマ変換のサイズを超過する場合、例えば、変換可能な最大ルマ変換のサイズが６４である場合、コーディングブロックのルマブロックに対するサイズが１２８×１６と同一である場合はＬＦＮＳＴが適用できない。
コーディングユニットの代わりにパーティションブロックのサイズを基準にＬＦＮＳＴインデックスのシグナリングを行うか否かを決定することもできる。すなわち、当該ルマブロックに対するパーティションブロックの横長又は縦長が変換可能な最大ルマ変換のサイズを超過する場合、ＬＦＮＳＴインデックスシグナリングを省略し、ＬＦＮＳＴインデックス値を０と類推できる。
デュアルツリーの場合、ルマ成分に対するコーディングユニット又はパーティションブロックとクロマ成分に対するコーディングユニット又はパーティションブロックのそれぞれに対して最大変換ブロックサイズを超過するか否かが判断される。すなわち、ルマに対するコーディングユニット又はパーティションブロックの縦長と横長をそれぞれ最大ルマ変換サイズと比較して１つでも最大ルマ変換サイズより大きい場合はＬＦＮＳＴを適用せず、クロマに対するコーディングユニット又はパーティションブロックの場合は、カラーフォーマットに対する対応ルマブロックの横／縦の長さと最大変換可能な最大ルマ変換のサイズが比較される。例えば、カラーフォーマットが４：２：０である場合には、対応ルマブロックの横／縦の長さはそれぞれ当該クロマブロックの２倍となり、対応ルマブロックの変換サイズは当該クロマブロックの２倍となる。また他の例として、カラーフォーマットが４：４：４である場合には、対応ルマブロックの横／縦の長さと変換サイズは対応するクロマブロックと同じである。
シングルツリーである場合、ルマブロック（コーディングユニット又はパーティションブロック）に対して横長又は縦長が変換可能な最大ルマ変換ブロックサイズを超過しているか否かをチェックした後、超過する場合はＬＦＮＳＴインデックスシグナリングを省略してもよい。
Ｃ．もし、現在のＶＶＣ標準に含まれているＬＦＮＳＴを適用すると、パーティションブロックの横長と縦長が両方とも４以上である場合にのみＬＦＮＳＴインデックスを送信することができる。
もし、現在ＶＶＣ標準に含まれているＬＦＮＳＴ以外に、２×Ｍ（１×Ｍ）又はＭ×２（Ｍ×１）ブロックに対するＬＦＮＳＴまで適用すると、パーティションブロックのサイズが２×Ｍ（１×Ｍ）又はＭ×２（Ｍ×１）ブロックより大きいか等しい場合にのみＬＦＮＳＴインデックスを送信することができる。ここで、Ｐ×ＱブロックがＲ×Ｓブロックより大きいか等しいという意味は、Ｐ≧Ｒであり、Ｑ≧Ｓであることを意味する。
整理すると、パーティションブロックがＬＦＮＳＴが適用可能な最小限のサイズより大きいか等しい場合にのみＬＦＮＳＴインデックスを送信することができる。デュアルツリーの場合、ルマ又はクロマ成分に対するパーティションブロックがＬＦＮＳＴが適用可能な最小限のサイズより大きい等しい場合にのみＬＦＮＳＴインデックスをシグナリングすることができる。シングルツリーの場合、ルマ成分に対するパーティションブロックがＬＦＮＳＴが適用可能な最小限のサイズより大きいか等しい場合にのみＬＦＮＳＴインデックスをシグナリングすることができる。
本文書において、Ｍ×ＮブロックがＫ×Ｌブロックより大きいか等しいことは、ＭがＫより大きいか等しく、ＮがＬより大きいか等しいことを意味する。Ｍ×ＮブロックがＫ×Ｌブロックより大きいということは、ＭがＫより大きいか等しく、ＮがＬより大きいか等しいながら、ＭがＫより大きいか、ＮがＬより大きいということを意味する。Ｍ×ＮブロックがＫ×Ｌブロックより小さいか等しいということは、ＭがＫより小さいか等しく、ＮがＬより小さいか等しいということを意味し、Ｍ×ＮブロックがＫ×Ｌブロックより小さいということはＭがＫより小さいか等しく、ＮがＬより小さかいか等しいながら、ＭがＫより小さいか、ＮがＬより小さいことを意味する。
Ｄ．最後の０でない係数の位置（ｌａｓｔ ｎｏｎ－ｚｅｒｏ ｃｏｅｆｆｉｃｉｅｎｔ ｐｏｓｉｔｉｏｎ）がＤＣ位置（ブロックの左上端位置）でない場合、デュアルツリータイプのルマブロックであれば、全てのパーティションブロックのうち１つでも当該最後の０でない係数の位置がＤＣ位置でなければ、ＬＦＮＳＴ送信することができる。デュアルツリータイプであり、クロマブロックであれば、Ｃｂに対する全てのパーティションブロックの（ＩＳＰモードがクロマ成分に適用されない場合には、パーティションブロックの数は１個であるとみなす）最後の０でない係数の位置とＣｒに対する全てのパーティションブロックの（ＩＳＰモードがクロマ成分に適用されない場合には、パーティションブロックの数が１個であるとみなす）最後の０でない係数の位置のうち１つでもＤＣ位置でなければ、当該ＬＮＦＳＴインデックスを送信することができる。
シングルツリータイプの場合、ルマ成分、Ｃｂの成分、Ｃｒ成分に対する全てのパーティションブロックのうち１つでも最後の０ではない係数の位置がＤＣ位置でないと、該当ＬＦＮＳＴインデックスを送信することができる。
ここで、各パーティションブロックに対して変換係数が存在するか否かを示すＣＢＦ（ｃｏｄｅｄ ｂｌｏｃｋ ｆｌａｇ）値が０であると、ＬＦＮＳＴインデックスシグナリングを行うか否かを判断するために、当該パーティションブロックに対する最後の０ではない係数の位置をチェックしない。すなわち、当該ＣＢＦ値が０であると、当該ブロックに変換が適用されないので、ＬＦＮＳＴインデックスシグナリングに関する条件をチェックする時、当該パーティションブロックに対する最後の０ではない係数の位置を考慮しない。
例えば、１）デュアルツリータイプで、ルマ成分である場合、各パーティションブロックに対して該当ＣＢＦ値が０であると、ＬＦＮＳＴインデックスシグナリングを行うか否かを決定する時に該当パーティションブロックを除外し、２）デュアルツリータイプで、クロマ成分である場合、各パーティションブロックに対してＣｂに対するＣＢＦ値が０で、Ｃｒに対するＣＢＦ値が１であると、Ｃｒに対する最後の０ではない係数の位置のみをチェックして該当ＬＦＮＳＴインデックスシグナリングを行うか否かを決定し、３）シングルツリータイプである場合、ルマ成分、Ｃｂ成分、Ｃｒ成分の全てのパーティションブロックに対してＣＢＦ値が１であるブロックに対してのみ最後の０ではない係数の位置をチェックしてＬＦＮＳＴインデックスシグナリングを行うか否かを決定することができる。
ＩＳＰモードである場合は、最後の０ではない係数の位置をチェックしないように映像情報を構成してもよく、これに関する実施形態は次のようである。
ｉ．ＩＳＰモードである場合は、ルマブロックとクロマブロックの両方ともに対して最後の０ではない係数の位置に関するチェックを省略し、ＬＦＮＳＴインデックスシグナリングを許容する。すなわち、全てのパーティションブロックに対して最後の０ではない係数の位置がＤＣ位置であるか、該当ＣＢＦ値が０であっても、当該ＬＦＮＳＴインデックスシグナリングを許容する。
ｉｉ．ＩＳＰモードである場合は、ルマブロックに対してのみ最後の０ではない係数の位置に関するチェックを省略し、クロマブロックである場合は、前述の方式の最後の０ではない係数の位置に関するチェックを行う。例えば、デュアルツリータイプであり、ルマブロックである場合は、最後の０ではない係数の位置に関するチェックを行わずにＬＦＮＳＴインデックスシグナリングを許容し、デュアルツリータイプであり、クロマブロックである場合は、前述の方式で最後の０ではない係数の位置に対するＤＣ位置の存在可否をチェックして該当ＬＦＮＳＴインデックスのシグナリングを行うか否かを決定する。
ｉｉｉ．ＩＳＰモードであり、シングルツリータイプである場合は、前記ｉ番又はｉｉ番の方式を適用する。すなわち、ＩＳＰモードでありシングルツリータイプにｉ番を適用する場合、ルマブロックとクロマブロックの両方ともに対して最後の０ではない係数の位置に関するチェックを省略し、ＬＦＮＳＴインデックスシグナリングを許容する。または、ｉｉ番を適用してルマ成分に対するパーティションブロックに対しては最後の０ではない係数の位置に関するチェックを省略し、クロマ成分に対するパーティションブロック（クロマ成分に対してＩＳＰを適用しない場合はパーティションブロックの数が１であると見なす）に対しては前述の方式で最後の０ではない係数の位置に関するチェックを行って該当ＬＦＮＳＴインデックスシグナリングを行うか否かを決定することができる。
Ｅ．全てのパーティションブロックのうち１つのパーティションブロックに対してでもＬＦＮＳＴ変換係数が存在できる位置ではない位置に変換係数が存在することが確認されると、ＬＦＮＳＴインデックスシグナリングを省略することができる。
例えば、４×４パーティションブロックと８×８パーティションブロックの場合は、ＶＶＣ標準での変換係数スキャン順序に従ってＤＣ位置から８つの位置にＬＦＮＳＴ変換係数が存在し、残りの位置は全て０で充填される。また、４×４より大きいか等しいながら４×４パーティションブロック及び８×８パーティションブロックではない場合は、ＶＶＣ標準での変換係数スキャン順序に従ってＤＣ位置から１６個の位置にＬＦＮＳＴ変換係数が存在し、残りの位置は全て０で充填される。
従って、レジデュアルコーディング（ｒｅｓｉｄｕａｌ ｃｏｄｉｎｇ）を行った後、前記０値が充填されなければならない領域に０ではない変換係数が存在すると、ＬＦＮＳＴインデックスシグナリングを省略することができる。
もし、パーティションブロックが２×Ｍ（１×Ｍ）又はＭ×２（Ｍ×１）である場合に対してもＬＦＮＳＴを適用できる場合、次のようにＬＦＮＳＴ変換係数が位置できる領域を指定することができる。変換係数が位置できる領域外の領域は０で充填され、ＬＦＮＳＴが適用されたと仮定した時に０で充填されなければならない領域に０ではない変換係数が存在すると、ＬＦＮＳＴインデックスシグナリングを省略することができる。
ｉ．２×Ｍ又はＭ×２ブロックにＬＦＮＳＴが適用されることができ、Ｍ＝８である場合、２×８又は８×２パーティションブロックに対しては８つのＬＦＮＳＴ変換係数のみが生成される。図１８のようなスキャン順序で変換係数が配置される場合、ＤＣ位置からスキャン順序で８つの変換係数が配置され、残りの８つの位置に対しては０で充填される。
２×Ｎ又はＮ×２（Ｎ＞８）パーティションブロックに対しては１６個のＬＦＮＳＴ変換係数が生成され、図１８のようなスキャン順序で変換係数が配置される場合、ＤＣ位置からスキャン順序で１６個の変換係数が配置され、残りの領域に対しては０で充填される。すなわち、２×Ｎ又はＮ×２（Ｎ＞８）パーティションブロックにおいて左上側２×８又は８×２ブロック以外の領域は０で充填される。２×８又は８×２パーティションブロックに対しても８つのＬＦＮＳＴ変換係数の代わりに１６個の変換係数が生成され、この場合は、０で充填されなければならない領域が発生しない。前述したように、ＬＦＮＳＴが適用される場合、１つのパーティションブロックにおいてでも０で充填されように定められた領域に０ではない変換係数が存在すると検知された場合、ＬＦＮＳＴインデックスシグナリングを省略し、ＬＦＮＳＴインデックスを０と類推することができる。
ｉｉ．１×Ｍ又はＭ×１ブロックにＬＦＮＳＴが適用されることができ、Ｍ＝１６である場合、１×１６又は１６×１パーティションブロックに対しては８つのＬＦＮＳＴ変換係数のみが生成される。左側から右側又は上側から下側のスキャン順序で変換係数が配置される場合、ＤＣ位置から該当スキャン順序で８つの変換係数が配置され、残りの８つの位置に対しては０で充填される。
１×Ｎ又はＮ×１（Ｎ＞１６）パーティションブロックに対しては１６個のＬＦＮＳＴ変換係数が生成され、左側から右側又は上側から下側のスキャン順序で変換係数が配置される場合、ＤＣ位置から該当スキャン順序で１６個の変換係数が配置され、残りの領域に対しては０で充填される。すなわち、１×Ｎ又はＮ×１（Ｎ＞１６）パーティションブロックにおいて左上側１×１６又は１６×１ブロック以外の領域は０で充填される。
１×１６又は１６×１パーティションブロックに対しても８個のＬＦＮＳＴ 変換係数の代わりに１６個の変換係数が生成され、この場合には０で充填されなければならない領域が発生しない。前述のように、ＬＦＮＳＴが適用される場合、１つのパーティションブロックにおいてでも０で充填されるように定められた領域に０ではない変換係数が存在すると検知された場合、ＬＦＮＳＴインデックスシグナリングを省略し、ＬＦＮＳＴインデックスを０と類推することができる。
一方、ＩＳＰモードである場合、現在ＶＶＣ標準においては水平方向と垂直方向に対してそれぞれ独立的に長さ条件を見てＭＴＳインデックスに対するシグナリングなしにＤＣＴ－２の代わりにＤＳＴ－７を適用する。縦長又は横長が４より大きいか等しく１６より小さいか等しい否かが判断され、判断結果に応じて１次変換カーネルが決定される。従って、ＩＳＰモードでありながらＬＦＮＳＴが適用できる場合に対しては次のような変換組み合わせ構成が可能である。
１．ＬＦＮＳＴインデックスが０である場合（ＬＦＮＳＴインデックスが０と類推される場合も含む）については、現在ＶＶＣ標準に含まれたＩＳＰであるときの１次変換の決定条件に従う。すなわち、水平方向と垂直方向に対してそれぞれ独立的に長さ条件（４より大きいか等しく１６より小さいか等しい条件）を満足するか否かをチェックして、満足する場合は１次変換のためにＤＣＴ－２の代わりにＤＳＴ－７を適用し、満足しない場合はＤＣＴ－２を適用する。
２．ＬＦＮＳＴインデックスが０より大きい場合については、１次変換で次のような２つの構成が可能である。
Ａ．水平方向と垂直方向の両方ともに対してＤＣＴ－２が適用できる。
Ｂ．現在ＶＶＣ標準に含まれたＩＳＰであるときの１次変換の決定条件に従うことができる。すなわち、水平方向と垂直方向に対してそれぞれ独立的に長さの条件（４より大きいか等しく１６より小さいか等しい条件）を満足するか否かをチェックして、満足する場合はＤＣＴ－２の代わりにＤＳＴ－７を適用し、満足しない場合はＤＣＴ－２を適用する。
ＩＳＰモードである場合、ＬＦＮＳＴインデックスはコーディングユニットごとに送信されるのではなく、パーティションブロックごとに送信するように映像情報を構成することができる。このような場合、前述のＬＦＮＳＴインデックスシグナリング方式においてＬＦＮＳＴインデックスが送信される単位内にパーティションブロックが１つだけ存在すると見なし、ＬＦＮＳＴインデックスシグナリングを行うか否かを決定することができる。
一方、以下ではＬＦＮＳＴインデックスとＭＴＳインデックスのシグナリング順序に対して考察する。
一例によって、レジデュアルコーディングでシグナリングされるＬＦＮＳＴインデックスは、最後の０でない係数位置に対するコーディング位置の次にコーディングされることができ、ＭＴＳインデックスは、ＬＦＮＳＴインデックスの直後にコーディングされることができる。このような構成の場合、変換ユニット毎にＬＦＮＳＴインデックスがシグナリングされることができる。または、レジデュアルコーディングでシグナリングされなくても、ＬＦＮＳＴインデックスは、最後の有効係数位置に対するコーディングの次にコーディングされることができ、ＭＴＳインデックスは、ＬＦＮＳＴインデックスの次にコーディングされることができる。
一例に係るレジデュアルコーディングのシンタックスは、下記の通りである。
表８に示す主要変数の意味は、下記の通りである。
１．ｃｂＷｉｄｔｈ、ｃｂＨｅｉｇｈｔ：現在コーディングブロック（Ｃｏｄｉｎｇ Ｂｌｏｃｋ）の幅と高さ
２．ｌｏｇ２ＴｂＷｉｄｔｈ、ｌｏｇ２ＴｂＨｅｉｇｈｔ：現在変換ブロック（Ｔｒａｎｓｆｏｒｍ Ｂｌｏｃｋ）の幅と高さに対するベース－２のログ値、ゼロアウトが反映されて０でない係数（ｎｏｎ－ｚｅｒｏ ｃｏｅｆｆｉｃｉｅｎｔ）が存在できる左上端領域に縮小されることができる。
３．ｓｐｓ＿ｌｆｎｓｔ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：ＬＦＮＳＴの適用可能（ｅｎａｂｌｅ）可否を示すフラグであって、フラグ値が０である場合は、ＬＦＮＳＴが適用不可であることを示し、フラグ値が１である場合は、ＬＦＮＳＴが適用可能であることを示す。シーケンスパラメータセット（Ｓｅｑｕｅｎｃｅ Ｐａｒａｍｅｔｅｒ Ｓｅｔ；ＳＰＳ）に定義されている。
４．ＣｕＰｒｅｄＭｏｄｅ［ｃｈＴｙｐｅ］［ｘ０］［ｙ０］：変数ｃｈＴｙｐｅと（ｘ０、ｙ０）位置に対応される予測モード、ｃｈＴｙｐｅは０と１値を有することができ、０はルマ成分を示し、１はクロマ成分を示す。（ｘ０、ｙ０）位置は、ピクチャ上での位置を示し、ＣｕＰｒｅｄＭｏｄｅ［ｃｈＴｙｐｅ］［ｘ０］［ｙ０］値ではＭＯＤＥ＿ＩＮＴＲＡ（イントラ予測）とＭＯＤＥ＿ＩＮＴＥＲ（インター予測）が可能である。
５．ＩｎｔｒａＳｕｂＰａｒｔｉｔｉｏｎｓＳｐｌｉｔ［ｘ０］［ｙ０］：（ｘ０、ｙ０）位置に対する内容は、前記４と同じである。（ｘ０、ｙ０）位置でのどのようなＩＳＰ分割が適用されたかを示し、ＩＳＰ＿ＮＯ＿ＳＰＬＩＴは、（ｘ０、ｙ０）位置に該当するコーディングユニットがパーティションブロックに分割されないことを示す。
６．ｉｎｔｒａ＿ｍｉｐ＿ｆｌａｇ［ｘ０］［ｙ０］：（ｘ０、ｙ０）位置に対する内容は、前記４と同じである。ｉｎｔｒａ＿ｍｉｐ＿ｆｌａｇは、ＭＩＰ（Ｍａｔｒｉｘ－ｂａｓｅｄ Ｉｎｔｒａ Ｐｒｅｄｉｃｔｉｏｎ）予測モードが適用されたかどうかを示すフラグである。フラグ値が０である場合は、ＭＩＰが適用不可であることを示し、フラグ値が１である場合は、ＭＩＰが適用されることを示す。
７．ｃＩｄｘ：０値は、ルマを示し、１値と２値は、各々、クロマ成分であるＣｂ、Ｃｒを示す。
８．ｔｒｅｅＴｙｐｅ：シングルツリー（ｓｉｎｇｌｅ－ｔｒｅｅ）とデュアルツリー（ｄｕａｌ－ｔｒｅｅ）などを指す（ＳＩＮＧＬＥ＿ＴＲＥＥ：シングルツリー、ＤＵＡＬ＿ＴＲＥＥ＿ＬＵＭＡ：ルマ成分に対するデュアルツリー、ＤＵＡＬ＿ＴＲＥＥ＿ＣＨＲＯＭＡ：クロマ成分に対するデュアルツリー）
９．ｔｕ＿ｃｂｆ＿ｃｂ［ｘ０］［ｙ０］：（ｘ０、ｙ０）位置に対する内容は、前記４と同じである。Ｃｂ成分に対するＣＢＦ（Ｃｏｄｅｄ Ｂｌｏｃｋ Ｆｌａｇ）を示す、その値が０である場合は、０でない係数がＣｂ成分に対する該当変換ユニットに存在しないということを意味し、１である場合は、０でない係数がＣｂ成分に対する該当変換ユニットに存在するということを示す。
１０．ｌａｓｔＳｕｂＢｌｏｃｋ：最後の有効係数（ｌａｓｔｎｏｎ－ｚｅｒｏ ｃｏｅｆｆｉｃｉｅｎｔ）が位置するサブブロック（ｓｕｂ－ｂｌｏｃｋ、Ｃｏｅｆｆｉｃｉｅｎｔ Ｇｒｏｕｐ（ＣＧ））のスキャン順序上の位置を示す。０は、ＤＣ成分が含まれているサブブロックを指し、０より大きい場合は、ＤＣ成分が含まれているサブブロックでない。
１１．ｌａｓｔＳｃａｎＰｏｓ：最後の有効係数が一サブブロック内部でスキャン順序上どの位置にあるかを示す。一つのサブブロックが１６個の位置で構成されている場合、０から１５までの値が可能である。
１２．ｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］：パーシングしようとするＬＦＮＳＴインデックスシンタックスエレメントである。パーシングされない場合、０値に類推される。即ち、デフォルト値が０に設定され、ＬＦＮＳＴを適用しないことを示す。
１３．ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＸ、ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＹ：最後の有効係数が変換ブロック内に位置するｘ座標とｙ座標を示す。ｘ座標は、０から始めて左側から右側へ増加し、ｙ座標は０から始めて上側から下側に増加する。二つの変数の値が全て０である場合は、最後の有効係数がＤＣに位置することを意味する。
１４．ｃｕ＿ｓｂｔ＿ｆｌａｇ：現在ＶＶＣ標準に含まれているサブブロック変換（ＳｕｂＢｌｏｃｋ Ｔｒａｎｓｆｏｒｍ、ＳＢＴ）が適用可能かどうかを示すフラグであって、フラグ値が０である場合は、ＳＢＴが適用不可であることを示し、フラグ値が１である場合は、ＳＢＴが適用されることを示す。
１５．ｓｐｓ＿ｅｘｐｌｉｃｉｔ＿ｍｔｓ＿ｉｎｔｅｒ＿ｅｎａｂｌｅｄ＿ｆｌａｇ、ｓｐｓ＿ｅｘｐｌｉｃｉｔ＿ｍｔｓ＿ｉｎｔｒａ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：各々インターＣＵとイントラＣＵに対して明示的なＭＴＳが適用されたかどうかを示すフラグであって、該当フラグ値が０である場合は、インターＣＵまたはイントラＣＵに対してＭＴＳが適用不可であることを示し、１である場合は、適用可能であることを示す。
１６．ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］：パーシングしようとするＭＴＳインデックスシンタックスエレメントである。パーシングされない場合、０値に類推される。即ち、デフォルト値が０に設定され、水平方向と垂直方向に対して全てＤＣＴ－２が適用されることを示す。
表８のように、シングルツリーである場合は、ルマに対する最後の有効係数位置条件のみを有してＬＦＮＳＴインデックスのシグナリング可否を決定することができる。即ち、最後の有効係数位置がＤＣでない、かつ最後の有効係数が左上端サブブロック（ＣＧ）、例えば、４×４ブロック、内部に存在する場合、ＬＦＮＳＴインデックスがシグナリングされる。このとき、４×４変換ブロックと８×８変換ブロックの場合は、左上端サブブロック内部の０から７までの位置に最後の有効係数が存在してこそＬＦＮＳＴインデックスがシグナリングされる。
デュアルツリーの場合は、ルマとクロマは、各々、独立的にＬＦＮＳＴインデックスがシグナリングされ、クロマの場合は、Ｃｂ成分に対してのみ最後の有効係数位置条件を適用してＬＦＮＳＴインデックスをシグナリングすることができる。Ｃｒ成分に対しては該当条件をチェックしなく、もし、Ｃｂに対するＣＢＦ値が０である場合は、Ｃｒ成分に対して最後の有効係数位置条件を適用してＬＦＮＳＴインデックスをシグナリングすることができる。
表８の「Ｍｉｎ（ｌｏｇ２ＴｂＷｉｄｔｈ、ｌｏｇ２ＴｂＨｅｉｇｈｔ）>＝２」は、「Ｍｉｎ（ｔｂＷｉｄｔｈ、ｔｂＨｅｉｇｈｔ）>＝４」で表現されることができ、「Ｍｉｎ（ｌｏｇ２ＴｂＷｉｄｔｈ、ｌｏｇ２ＴｂＨｅｉｇｈｔ）>＝４」は、「Ｍｉｎ（ｔｂＷｉｄｔｈ、ｔｂＨｅｉｇｈｔ）>＝１６」で表現されることができる。
表８において、ｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔは、各々、ゼロアウトにより最後の有効係数が存在できる左上端領域に対する幅と高さのベースが２である（ｂａｓｅ－２）ログ値を意味する。
表８のように、ｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔ値は、二箇所でアップデートされることができる。１番目は、ＭＴＳインデックスまたはＬＦＮＳＴインデックス値がパーシングされる前であり、２番目は、ＭＴＳインデックスのパーシング後である。
１番目のアップデートは、ＭＴＳインデックス（ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］）値がパーシングされる前であるため、ＭＴＳインデックス値にかかわらずｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔを設定することができる。
ＭＴＳインデックスがパーシングされた後にはＭＴＳインデックス値が０より大きい場合（ＤＳＴ－７／ＤＣＴ－８組み合わせである場合）に対してｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔを設定するようになる。１次変換で水平方向と垂直方向に対して各々独立的にＤＳＴ－７／ＤＣＴ－８を適用する場合、各方向に対して行または列毎に最大１６個までの有効係数が存在できる。即ち、３２長さ以上のＤＳＴ－７／ＤＣＴ－８を適用した後、左側または上側から行または列毎に最大１６個の変換係数が導出されることができる。したがって、２次元ブロックに対しては水平方向と垂直方向の両方ともに対してＤＳＴ－７／ＤＣＴ－８が適用される時、最大左上端１６×１６領域までのみ有効係数が存在できる。
また、現在１次変換で水平方向と垂直方向に対して各々独立的にＤＣＴ－２が適用される場合、各方向に対して行または列毎に最大３２個までの有効係数が存在できる。即ち、６４長さ以上のＤＣＴ－２を適用する時は、左側または上側から行または列毎に最大３２個の変換係数が導出されることができる。したがって、２次元ブロックに対しては水平方向と垂直方向の両方ともに対してＤＣＴ－２が適用される時、最大左上端３２×３２領域までのみ有効係数が存在できる。
また、水平方向と垂直方向に対して、一方ではＤＳＴ－７／ＤＣＴ－８が適用され、他方ではＤＣＴ－２が適用される時、前者の方向では１６個の有効係数が存在でき、後者の方向では３２個の有効係数が存在できる。例えば、６４×８変換ブロックであり、かつ水平方向にはＤＣＴ－２が適用され、垂直方向にはＤＳＴ－７が適用される場合（暗黙的ＭＴＳが適用される状況で発生できる）、最大左上端３２×８領域で有効係数が存在できる。
もし、表８のようにｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔが二箇所でアップデートされる場合、即ち、ＭＴＳインデックスパーシング前にアップデートされる場合、以下の表のようにｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｘ＿ｐｒｅｆｉｘとｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｙ＿ｐｒｅｆｉｘの範囲がｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔにより決められることができる。
また、このような場合、ｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｘ＿ｐｒｅｆｉｘとｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｙ＿ｐｒｅｆｉｘに対する二進化過程でｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＴｂＨｅｉｇｈｔ値を反映してｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｘ＿ｐｒｅｆｉｘとｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｙ＿ｐｒｅｆｉｘの最大値を設定することができる。
一方、一例によって、ＩＳＰモードであり、かつＬＦＮＳＴが適用される場合、表８のシグナリングを適用した時、表１１のようにスペックテキストが構成されることができる。表８と比較した時、ＩＳＰモードでない場合に対してのみＬＦＮＳＴインデックスをシグナリングした条件（表８のＩｎｔｒａＳｕｂＰａｒｔｉｔｉｏｎｓＳｐｌｉｔ［ｘ０］［ｙ０］＝＝ＩＳＰ＿ＮＯ＿ＳＰＬＩＴ）が削除された。
シングルツリーである場合、ルマである時（ｃＩｄｘ＝０である時）に送信したＬＦＮＳＴインデックスをクロマである時に再使用する場合は、有効係数が存在する１番目のＩＳＰパーティションブロックに対して送信されたＬＦＮＳＴインデックスをクロマ変換ブロックに適用できる。または、シングルツリーである場合であるとしても、クロマ成分である場合に対してルマ成分と別途にＬＦＮＳＴインデックスをシグナリングすることができる。表１１に記載された変数に対する説明は、表８の通りである。
もし、他の一例によって、表１１において、ＩＳＰである時、全てのパーティションブロックに対してＤＣ位置にのみ最後の有効係数が位置することが許容される場合、ＬＦＮＳＴインデックスのパーシング条件が以下のように変更されることができる。
一方、一例によって、ＬＦＮＳＴインデックスまたは／及びＭＴＳインデックスは、コーディングユニットレベルでシグナリングされることができる。ＬＦＮＳＴインデックスは、前述したように、０、１、２の三つの値を有することができ、０はＬＦＮＳＴを適用しないことを指し、１と２は選択されたＬＦＮＳＴセットに含まれている２個のＬＦＮＳＴカーネル候補のうち各々１番目の候補と２番目の候補を指示する。ＬＦＮＳＴインデックスは、トランケイテッドユナリ二進化（ｔｒｕｎｃａｔｅｄ ｕｎａｒｙ ｂｉｎａｒｉｚａｔｉｏｎ）を介してコーディングされ、０、１、２値は、各々、ｂｉｎストリング０、１０、１１でコーディングされることができる。
一例によると、１次変換で水平方向と垂直方向の両方ともに対してＤＣＴ－２が適用される時にのみＬＦＮＳＴが適用されることができる。したがって、もし、ＭＴＳインデックスをＬＦＮＳＴインデックスシグナリング後にシグナリングする場合、ＬＦＮＳＴインデックス値が０である場合に限ってのみＭＴＳインデックスをシグナリングすることができ、ＬＦＮＳＴインデックスが０でない場合にはＭＴＳインデックスをシグナリングせずに水平方向と垂直方向の両方ともにＤＣＴ－２を適用して１次変換を実行することができる。
ＭＴＳインデックス値は、０、１、２、３、４の値を有することができ、０、１、２、３、４は、各々、水平方向と垂直方向に対してＤＣＴ－２／ＤＣＴ－２、ＤＳＴ－７／ＤＳＴ－７、ＤＣＴ－８／ＤＳＴ－７、ＤＳＴ－７／ＤＣＴ－８、ＤＣＴ－８／ＤＣＴ－８が適用されることを指示することができる。また、ＭＴＳインデックスは、トランケイテッドユナリ二進化を介してコーディングされることができ、前記０、１、２、３、４値は、各々、ｂｉｎストリング０、１０、１１０、１１１０、１１１１でコーディングされることができる。
ＬＦＮＳＴインデックスがコーディングユニットレベルでシグナリングされることは、以下の表のように示すことができる。ＬＦＮＳＴインデックスは、コーディングユニットシンタックステーブルの後半にシグナリングされることができる。
一方、一例によって、表１３の変数ＬｆｎｓｔＤｃＯｎｌｙと変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、以下の表１６に示すように設定されることができる。
変数ＬｆｎｓｔＤｃＯｎｌｙは、該当ＣＢＦ（Ｃｏｄｅｄ Ｂｌｏｃｋ Ｆｌａｇ、該当ブロック内に有効係数が一つでも存在する場合は１、そうでない場合は０）値が１である変換ブロックに対して最後の有効係数が全てＤＣ位置（左上端位置）に位置する場合は１になり、そうでない場合は０になる。より具体的に、デュアルツリールマである場合には、最後の有効係数の位置をルマ変換ブロック一つに対してチェックし、デュアルツリークロマである場合には、Ｃｂに対する変換ブロックとＣｒに対する変換ブロックの両方ともに対して最後の有効係数位置をチェックする。シングルツリーである場合には、ルマ、Ｃｂ、Ｃｒに対する変換ブロックに対して最後の有効係数位置をチェックすることができる。
変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、ＬＦＮＳＴが適用される時、ゼロアウトになる位置に有効係数が存在する場合は０であり、そうでない場合は１になる。
表１３及び以下の表に含まれるｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］は、該当コーディングユニットに対するＬＦＮＳＴインデックスを示し、ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］は、該当コーディングユニットに対するＭＴＳインデックスを示す。
一例によって、ＭＴＳインデックスをコーディングユニットレベルでＬＦＮＳＴインデックス以後に続いてコーディングしようとする場合は、表１４のようにコーディングユニットシンタックステーブルが構成されることができる。
表１４を表１３と比較した時、ｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］をシグナリングする条件でｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］値が０であるかをチェックする条件（即ち、水平方向と垂直方向に対して両方ともＤＣＴ－２であるかどうかをチェックすること）が、ｔｒａｎｓｆｏｒｍ＿ｓｋｉｐ＿ｆｌａｇ［ｘ０］［ｙ０］値が０であるかをチェックする条件（！ｔｒａｎｓｆｏｒｍ＿ｓｋｉｐ＿ｆｌａｇ［ｘ０］［ｙ０］）に変更された。ｔｒａｎｓｆｏｒｍ＿ｓｋｉｐ＿ｆｌａｇ［ｘ０］［ｙ０］は、コーディングユニットが、変換が省略される変換スキップモードにコーディングされたかどうかを示し、前記フラグは、ＭＴＳインデックス及びＬＦＮＳＴインデックスより先にシグナリングされる。即ち、ｔｕ＿ｍｔｘ＿ｉｄｘ［ｘ０］［ｙ０］値をシグナリングする前にｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］をシグナリングするため、ｔｒａｎｓｆｏｒｍ＿ｓｋｉｐ＿ｆｌａｇ［ｘ０］［ｙ０］値に対する条件のみをチェックすることができる。
表１４に示すように、ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］をコーディングする時、様々な条件がチェックされ、前述したように、ｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］値が０である場合にのみｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］がシグナリングされる。
また、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］は、ルマ成分に対して有効係数が存在するかどうかを示すフラグであり、ｃｂＷｉｄｔｈとｃｂＨｅｉｇｈｔは、各々、ルマ成分に対するコーディングユニットの幅と高さを示す。
また、表１４において、（ＩｎｔｒａＳｕｂＰａｒｔｉｔｉｏｎｓＳｐｌｉｔ［ｘ０］［ｙ０］＝＝ＩＳＰ＿ＮＯ＿ＳＰＬＩＴ）は、ＩＳＰモードでない場合を示し、（！ｃｕ＿ｓｂｔ＿ｆｌａｇ）は、ＳＢＴが適用されない場合を示す。
表１４によると、ルマ成分に対するコーディングユニットの幅と高さが両方とも３２以下である時、ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］がシグナリングされ、即ち、ＭＴＳ適用可否がルマ成分に対するコーディングユニットの幅と高さにより決定される。
他の例によって、変換ブロックタイリング（ＴＵ ｔｉｌｉｎｇ）が発生する場合（例えば、最大変換大きさが３２に設定された場合、６４×６４コーディングユニットは、４個の３２×３２変換ブロックに分割されてコーディングされる）、各変換ブロックの大きさを基準にしてＭＴＳインデックスがシグナリングされることができる。例えば、変換ブロックの幅と高さが両方とも３２以下である時、コーディングユニット内の全ての変換ブロックに対しては同じＭＴＳインデックス値が適用されて同じ１次変換が適用されることができる。また、変換ブロックタイリングが発生する場合、表１４のｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］値は、左上端変換ブロックに対するＣＢＦ値であり、または全ての変換ブロックに対して一つの変換ブロックでも該当ＣＢＦ値が１である場合、１に設定されることができる。
一例によって、現在ブロックにＩＳＰモードが適用される場合、ＬＦＮＳＴを適用することができ、この場合、表１４は、表１５のように変更されることができる。
表１５のように、ＩＳＰモードである場合にも（ＩｎｔｒａＳｕｂＰａｒｔｉｔｉｏｎｓＳｐｌｉｔＴｙｐｅ！＝ＩＳＰ＿ＮＯ＿ＳＰＬＩＴ）ｌｆｎｓｔ＿ｉｄｘ［ｘ０］［ｙ０］をシグナリングするように構成でき、全てのＩＳＰパーティションブロックに対して同じＬＦＮＳＴインデックス値が適用されることができる。
また、表１５のように、ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］は、ＩＳＰモードでない場合にのみシグナリングされることができるため、ＭＴＳインデックスコーディング部分は、表１４の通りである。
表１４及び表１５のように、ＭＴＳインデックスをＬＦＮＳＴインデックス直後にシグナリングする場合、レジデュアルコーディングを実行する時、１次変換に対する情報を知ることができない。即ち、ＭＴＳインデックスがレジデュアルコーディング以後にシグナリングされる。したがって、レジデュアルコーディングパートで３２長さのＤＳＴ－７またはＤＣＴ－８に対して１６個の係数のみを残してゼロアウトを実行する部分は、以下の表１６のように変更されることができる。
表１６のようにｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔを決定する過程で（ここで、ｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔは、各々、ゼロアウトが実行された後に残った左上端領域に対する幅と高さのベース－２（ｂａｓｅ－２）ログ値を示す）ｔｕ＿ｍｔｓ＿ｉｄｘ［ｘ０］［ｙ０］値をチェックする部分が省略されることができる。
表１６のｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｘ＿ｐｒｅｆｉｘとｌａｓｔ＿ｓｉｇ＿ｃｏｅｆｆ＿ｙ＿ｐｒｅｆｉｘに対する二進化は、表１０のようにｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔに基づいて決定されることができる。
また、表１６のように、レジデュアルコーディングでｌｏｇ２ＺｏＴｂＷｉｄｔｈとｌｏｇ２ＺｏＴｂＨｅｉｇｈｔを決定する時、ｓｐｓ＿ｍｔｓ＿ｅｎａｂｌｅ＿ｆｌａｇをチェックする条件が追加されることができる。
表１０のＴＲは、トランケイテッドライス二進化（Ｔｒｕｎｃａｔｅｄ Ｒｉｃｅ ｂｉｎａｒｉｚａｔｉｏｎ）方式を示し、表１０で定義されたｃＭａｘとｃＲｉｃｅＰａｒａｍに基づいて、以下の表に記述された方式によって最後の有効係数情報が二進化されることができる。
一方、他の例によって、コーディングユニットシンタックステーブル及びレジデュアルコーディングシンタックステーブルは、以下の表の通りである。
表１８において、ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、最初に１に設定され、この値は、表１９のレジデュアルコーディングで変更されることができる。変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、ゼロアウトによって０で満たされるべき領域（ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＸ>１５||ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＹ>１５）に有効係数が存在する場合、その値が１から０へ変更され、この場合、表１９のように、ＭＴＳインデックスはシグナリングされない。
一方、一例によって、表１８のＭＴＳインデックスコーディング部分は、以下の表のように変更されることができる。
表１８と違って、表２０の変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、１でなく０に初期化される（ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇ＝０）。変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、ゼロアウトによって０で満たされるべき領域（ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＸ>１５||ＬａｓｔＳｉｇｎｉｆｉｃａｎｔＣｏｅｆｆＹ>１５）に有効係数が存在する場合、その値は０に維持され、この場合、ＭＴＳインデックスがシグナリングされない。
以下の図面は、本明細書の具体的な一例を説明するために作成された。図面に記載された具体的な装置の名称や具体的な信号／メッセージ／フィールドの名称は、例示的に提示されたものであるため、本明細書の技術的特徴が以下の図面に使われた具体的な名称に制限されない。
図１９は、本文書の一実施例に係るビデオデコーディング装置の動作を示す流れ図である。
図１９に開示された各ステップは、図２乃至図１８に詳述された内容のうち一部に基づいている。したがって、図２乃至図１８に詳述された内容と重複する具体的な内容は、説明を省略し、または簡単にする。
一実施例に係るデコーディング装置２００は、ビットストリームから受信されたレジデュアル情報に基づいてレジデュアルコーディングを実行することができ、具体的にレジデュアルコーディングレベルで受信されるレジデュアル情報をパーシングして所定のスキャニング順序によって現在ブロックに対する変換係数を配列することができる（Ｓ１９１０）。
デコーディング装置２００は、ビットストリームから現在ブロックに対する量子化された変換係数に関する情報をデコーディングすることができ、現在ブロックに対する量子化された変換係数に関する情報に基づいて対象ブロックに対する量子化された変換係数を導出することができる。対象ブロックに対する量子化された変換係数に関する情報は、ＳＰＳ（Ｓｅｑｕｅｎｃｅ Ｐａｒａｍｅｔｅｒ Ｓｅｔ）またはスライスヘッダ（ｓｌｉｃｅ ｈｅａｄｅｒ）に含まれることができ、簡素化変換（ＲＳＴ）が適用されるかどうかに対する情報、簡素化ファクターに関する情報、簡素化変換を適用する最小変換サイズに対する情報、簡素化変換を適用する最大変換サイズに対する情報、簡素化逆変換サイズ、変換セットに含まれている変換カーネルマトリクスのうちいずれか一つを指示する変換インデックスに対する情報のうち少なくとも一つを含むことができる。
また、デコーディング装置は、現在ブロックに対するイントラ予測モードに対する情報及び現在ブロックにＩＳＰが適用されるかどうかに対する情報をさらに受信することができる。デコーディング装置は、ＩＳＰコーディングまたはＩＳＰモードを適用するかどうかを指示するフラグ情報を受信及びパーシングすることで、現在ブロックが所定個数のサブパーティション変換ブロックに分割されるかどうかを導出することができる。ここで、現在ブロックは、コーディングブロックである。また、デコーディング装置は、現在ブロックがどの方向に分割されるかを指示するフラグ情報を介して、分割されるサブパーティションブロックの大きさ及び個数を導出することができる。
デコーディング装置２００は、現在ブロックに対するレジデュアル情報、即ち、量子化された変換係数に対して逆量子化を実行して変換係数を導出することができ、導出された変換係数を所定スキャニング順序に配列できる。
具体的に、導出された変換係数は、４×４ブロック単位で逆方向対角スキャン順序によって配列されることができ、４×４ブロック内の変換係数も逆方向対角スキャン順序によって配列されることができる。即ち、逆量子化が実行された変換係数は、ＶＶＣやＨＥＶＣのビデオコーデックで適用されている逆方向スキャン順序によって配置されることができる。
このようなレジデュアル情報に基づいて導出された変換係数は、前記のように逆量子化された変換係数であってもよく、量子化された変換係数であってもよい。即ち、変換係数は、量子化可否にかかわらず、現在ブロックで０でないデータであるかどうかをチェックすることができるデータであればよい。
デコーディング装置は、量子化された変換係数に逆変換を適用してレジデュアルサンプルを導出することができる。
前述したように、デコーディング装置は、非分離変換であるＬＦＮＳＴまたは分離変換であるＭＴＳを適用してレジデュアルサンプルを導出することができ、このような変換は、各々、ＬＦＮＳＴカーネル、即ち、ＬＦＮＳＴマトリクスを指示するＬＦＮＳＴインデックスとＭＴＳカーネルを指示するＭＴＳインデックスとに基づいて実行されることができる。
デコーディング装置は、一例によって、ＬＦＮＳＴインデックスまたはＭＴＳインデックスのうち少なくとも一つをコーディングユニットレベルで受信及びパーシングでき、ＬＦＮＳＴカーネルを指示するＬＦＮＳＴインデックスを、ＭＴＳカーネルを指示するＭＴＳインデックスより先に、即ち、直後にパーシングできる（Ｓ１９２０）。
ＬＦＮＳＴインデックスに対する特定条件によって、例えば、ＬＦＮＳＴインデックス値が０である時、ＭＴＳインデックスがパーシングされることができる。
一方、レジデュアルコーディングレベルは、最後の有効係数位置情報に対するシンタックスを含むことができ、ＬＦＮＳＴインデックスは、前記最後の有効係数位置情報がパーシングされた後にパーシングされることができる。
一例によって、現在ブロックがルマブロックであり、ＬＦＮＳＴインデックスが０である場合、ＭＴＳインデックスがパーシングされることができる。即ち、現在ブロックがルマブロックである場合、ＬＦＮＳＴインデックスが０より大きい場合、ＭＴＳインデックスはパーシングされない。
一例によって、現在ブロックのツリータイプがデュアルツリーである場合、ルマブロック及びクロマブロックの各々に対するＬＦＮＳＴインデックスがパーシングされることができる。
一方、変換係数を導出するステップで、現在ブロック内のゼロアウトにより最後の有効係数が存在できる左上端領域に対する幅及び高さが導出されることができ、左上端領域に対する幅及び高さは、ＭＴＳインデックスのパーシング前に導出されることができる。
一方、最後の有効係数位置は、前記左上端領域に対する幅及び高さにより導出されることができ、最後の有効係数位置情報は、前記左上端領域に対する幅及び高さに基づいて二進化されることができる。
または、一例によって、現在ブロックのツリータイプがシングルツリータイプである場合、デコーディング装置は、現在ブロックのルマブロック及びクロマブロックに対するレジデュアルコーディングを実行した後、ＬＦＮＳＴインデックスをパーシングすることができる。
ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでないレジデュアルコーディングが実行された後にコーディングユニットレベルでパーシングされる場合、ルマブロックまたはクロマブロックのうちいずれか一つに対する変換係数情報でないルマブロックとクロマブロックに対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報を反映したＬＦＮＳＴインデックスを受信することができる。
また、デコーディング装置は、現在ブロックのツリータイプがデュアルツリータイプであり、かつクロマ成分をコーディングする場合、クロマブロックのＣｂ成分及びＣｒ成分に対するレジデュアルコーディングを実行した後、ＬＦＮＳＴインデックスをパーシングすることができる。
ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでないレジデュアルコーディングが実行された後にコーディングユニットレベルでパーシングされる場合、クロマブロックのＣｂ成分及びＣｒ成分のうちいずれか一つに対する変換係数情報でないＣｂ成分及びＣｒ成分に対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報を反映したＬＦＮＳＴインデックスを受信することができる。
また、現在ブロックが複数のサブパーティションブロックに分割される場合、デコーディング装置は、前記複数のサブパーティションブロックに対するレジデュアルコーディングを実行した後、ＬＦＮＳＴインデックスをパーシングすることができる。
前述と同様に、ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでないレジデュアルコーディングが実行された後にコーディングユニットレベルでパーシングされる場合、一部または個別的なサブパーティションブロックに対する変換係数情報でない全てのサブパーティションブロックに対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報を反映したＬＦＮＳＴインデックスを受信することができる。
一方、一例によって、現在ブロックが前記複数のサブパーティションブロックに分割される場合、前記複数のサブパーティションブロックの各々のＤＣ位置を除外した領域に変換係数が存在するかどうかにかかわらず、前記ＬＦＮＳＴインデックスがパーシングされることができる。即ち、現在ブロックにＩＳＰが適用される場合、全てのサブパーティションブロックに対してＤＣ位置にのみ最後の有効係数が位置することが許容されると、ＬＦＮＳＴインデックスのシグナリングを許容することができる。
一方、デコーディング装置は、レジデュアルコーディングステップで、現在ブロックのＤＣ位置を除外した領域に変換係数が存在するかどうかを示す第１の変数を導出し、現在ブロックまたは現在ブロックから分割されたサブパーティションブロックの左上端第１の領域を除外した第２の領域に変換係数が存在するかどうかを示す第２の変数を導出することができる。
デコーディング装置は、ＤＣ位置を除外した領域に変換係数が存在し、第２の領域に変換係数が存在しない場合、ＬＦＮＳＴインデックスをパーシングすることができる。
具体的にみると、デコーディング装置は、ＬＦＮＳＴインデックスのパーシング可否を判断するために、現在ブロックのＤＣ位置を除外した領域に前記変換係数、即ち、有効な係数が存在するかどうかを示す第１の変数を導出することができる。
第１の変数は、レジデュアルコーディング過程で導出されることができる変数ＬｆｎｓｔＤｃＯｎｌｙである。第１の変数は、現在ブロック内の最後の有効係数を含むサブブロックのインデックスが０であり、サブブロック内の前記最後の有効係数の位置が０より大きい場合、０に導出されることができ、第１の変数が０である場合、ＬＦＮＳＴインデックスがパーシングされることができる。サブブロックとは、レジデュアルコーディングでコーディング単位で使われる４×４ブロックを意味し、ＣＧ（Ｃｏｅｆｆｉｃｉｅｎｔ Ｇｒｏｕｐ）と命名されることもできる。サブブロックのインデックスが０であるということは、左上端４×４サブブロックを指す。
第１の変数は、最初には１に設定されることができ、ＤＣ位置を除外した領域に有効係数が存在するかどうかによって、１が維持されることもでき、０に変更されることもできる。
変数ＬｆｎｓｔＤｃＯｎｌｙは、一つのコーディングユニット内の少なくとも一つの変換ブロックに対してＤＣ成分でない位置に０でない係数が存在するかどうかを示し、一つのコーディングユニット内の少なくとも一つの変換ブロックに対してＤＣ成分でない位置に０でない係数が存在する場合は０になり、一つのコーディングユニット内の全ての変換ブロックに対してＤＣ成分でない位置に０でない係数が存在しない場合は１になることができる。
また、デコーディング装置は、現在ブロックの左上端第１の領域を除外した第２の領域に有効係数が存在するかどうかを示す第２の変数を導出することによって、第２の領域に対するゼロアウトが実行されたかどうかをチェックすることができる。
第２の変数は、ＬＦＮＳＴ適用時、ゼロアウトが実行されたことを示すことができる変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇである。第２の変数は、最初に１に設定され、第２の領域に有効係数が存在する場合、前記第２の変数は０に変更されることもできる。
変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、最後の０でない係数が存在するサブブロックのインデックスが０より大きい、変換ブロックの幅及び高さが両方とも４と同じまたは大きい、または、０でない最後の係数が存在するサブブロック内部での０でない係数の最後の位置が７より大きい、変換ブロックの大きさが４×４または８×８である場合、０に導出されることができる。サブブロックとは、レジデュアルコーディングでコーディング単位で使われる４×４ブロックを意味し、ＣＧ（Ｃｏｅｆｆｉｃｉｅｎｔ Ｇｒｏｕｐ）と命名されることもできる。サブブロックのインデックスが０であるということは、左上端４×４サブブロックを指す。
即ち、変換ブロックでＬＦＮＳＴ変換係数が存在できる左上端領域以外の領域で０でない係数が導出され、または４×４ブロック及び８×８ブロックに対してスキャン順序上８番目の位置を外れて０でない係数が存在する場合、変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、０に設定される。
一例によって、コーディングユニットにＩＳＰが適用される場合、全てのサブパーティションブロックのうち一つのサブパーティションブロックに対してでもＬＦＮＳＴ変換係数が存在できる位置でない位置に変換係数が存在することが確認されると、ＬＦＮＳＴインデックスシグナリングを省略することができる。即ち、一つのサブパーティションブロックでゼロアウトが実行されずに第２の領域に有効係数が存在する場合、ＬＦＮＳＴインデックスシグナリングされない。
一方、第１の領域は、現在ブロックの大きさに基づいて導出されることができる。
例えば、現在ブロックの大きさが４×４または８×８である場合、第１の領域は、現在ブロックの左上端からスキャン方向に８番目のサンプル位置までである。現在ブロックが分割されると、サブパーティションブロックの大きさが４×４または８×８である時、第１の領域は、サブパーティションブロックの左上端からスキャン方向に８番目のサンプル位置までである。
現在ブロックの大きさが４×４または８×８である場合、順方向ＬＦＮＳＴを介して８個のデータが出力されるため、デコーディング装置に受信される８個の変換係数は、図１１の（ａ）及び図１２の（ａ）のように、現在ブロックの左上端からスキャン方向に８番目のサンプル位置まで配列されることができる。
また、現在ブロックの大きさが４×４または８×８でない残り場合、第１の領域は、現在ブロックの左上端の４×４領域である。現在ブロックの大きさが４×４または８×８でない場合、順方向ＬＦＮＳＴを介して１６個のデータが出力されるため、デコーディング装置に受信される１６個の変換係数は、図１１の（ｂ）乃至（ｄ）、及び図１２の（ｂ）のように、現在ブロックの左上端４×４領域に配列されることができる。
一方、第１の領域に配列されることができる変換係数は、図７のように対角スキャン方向によって配列されることができる。
前述のように、デコーディング装置は、現在ブロックがサブパーティションブロックに分割される時、複数のサブパーティションブロックに対する個別的な第２の領域の全てに変換係数が存在しない場合、ＬＦＮＳＴインデックスをパーシングすることができる。いずれか一つのサブパーティションブロックに対する第２の領域に変換係数が存在する場合、ＬＦＮＳＴインデックスはパーシングされない。
前述したように、幅及び高さが４以上であるサブパーティションブロックにＬＦＮＳＴが適用されることができ、コーディングブロックである現在ブロックに対するＬＦＮＳＴインデックスが複数のサブパーティションブロックに適用されることができる。
一方、ＬＦＮＳＴ反映されたゼロアウト（ＬＦＮＳＴ適用に伴われることができる全てのゼロアウトを含む）は、サブパーティションブロックにもそのまま適用されるため、第１の領域もサブパーティションブロックにも同じく適用される。即ち、分割されたサブパーティションブロックが４×４ブロックまたは８×８ブロックである場合、サブパーティションブロックの左上端からスキャン方向に８番目までの変換係数にＬＦＮＳＴが適用され、サブパーティションブロックが４×４ブロックまたは８×８ブロックでない場合、サブパーティションブロックの左上端４×４領域の変換係数にＬＦＮＳＴが適用されることができる。
また、デコーディング装置は、レジデュアルコーディングステップで、現在ブロックの左上端１６×１６領域を除外した領域に変換係数が存在するかどうかを示す第３の変数を導出し、１６×１６領域を除外した領域に変換係数が存在しない場合、ＭＴＳインデックスをパーシングすることができる。
第３の変数は、ＭＴＳ適用時、ゼロアウトが実行されたことを示すことができる変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇである。変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、ＭＴＳ実行後、ゼロアウトにより最後の有効係数が存在できる左上端領域、即ち、左上端１６×１６領域以外の領域に変換係数が存在するかどうかを示し、最初に１に設定され、１６×１６領域以外の領域に変換係数が存在する場合、その値が１から０へ変更されることができる。第３の変数の値が０である場合、ＭＴＳインデックスはシグナリングされない。
デコーディング装置は、ＬＦＮＳＴインデックスに基づいて実行されるＬＦＮＳＴまたはＭＴＳインデックスに基づいて実行されるＭＴＳのうち少なくとも一つを適用してレジデュアルサンプルを導出することができる（Ｓ１９３０）。
次に、デコーディング装置２００は、現在ブロックに対するレジデュアルサンプル及び現在ブロックに対する予測サンプルに基づいて復元サンプルを生成することができる（Ｓ１９４０）。
以下の図面は、本明細書の具体的な一例を説明するために作成された。図面に記載された具体的な装置の名称や具体的な信号／メッセージ／フィールドの名称は、例示的に提示されたものであるため、本明細書の技術的特徴が以下の図面に使われた具体的な名称に制限されない。
図２０は、本文書の一実施例に係るビデオエンコーディング装置の動作を示す流れ図である。
図２０に開示された各ステップは、図３乃至図１８に詳述された内容のうち一部に基づいている。したがって、図１及び図３乃至図１８に詳述された内容と重複する具体的な内容は、説明を省略し、または簡単にする。
一実施例に係るエンコーディング装置１００は、現在ブロックに適用されるイントラ予測モードに基づいて現在ブロックに対する予測サンプルを導出することができる（Ｓ２０１０）。
エンコーディング装置は、現在ブロックにＩＳＰが適用される場合、サブパーティション変換ブロック別に予測を実行することができる。
エンコーディング装置は、現在ブロック、即ち、コーディングブロックにＩＳＰコーディングまたはＩＳＰモードを適用するかどうかを判断することができ、判断結果によって現在ブロックがどの方向に分割されるかを決定し、分割されるサブブロックの大きさ及び個数を導出することができる。
エンコーディング装置１００は、予測サンプルに基づいて現在ブロックに対するレジデュアルサンプルを導出することができる（Ｓ２０２０）。
エンコーディング装置１００は、レジデュアルサンプルにＬＦＮＳＴまたはＭＴＳのうち少なくとも一つを適用して現在ブロックに対する変換係数を導出し、変換係数を所定のスキャニング順序によって配列できる（Ｓ２０３０）。
１次変換は、ＭＴＳのように複数の変換カーネルを介して実行されることができ、この場合、イントラ予測モードに基づいて変換カーネルが選択されることができる。
また、エンコーディング装置１００は、現在ブロックに対する変換係数に対して２次変換、または非分離変換、具体的にＬＦＮＳＴを実行するかどうかを決定し、変換係数にＬＦＮＳＴを適用して修正された変換係数を導出することができる。
ＬＦＮＳＴは、変換対象になる係数を垂直または水平方向に分離して変換する１次変換と違って、係数を特定方向に分離せずに変換を適用する非分離変換である。このような非分離変換は、変換対象になる対象ブロック全体でない低周波領域にのみ変換を適用する低周波非分離変換である。
エンコーディング装置は、現在ブロックにＩＳＰが適用される場合、分割されたサブパーティションブロックの高さ及び幅にＬＦＮＳＴを適用することができるかどうかを判断することができる。
エンコーディング装置は、分割されたサブパーティションブロックの高さ及び幅にＬＦＮＳＴを適用することができるかどうかを判断することができる。この場合、デコーディング装置は、サブパーティションブロックの高さ及び幅が４以上である時、ＬＦＮＳＴインデックスをパーシングすることができる。
エンコーディング装置は、ＬＦＮＳＴカーネルを指示するＬＦＮＳＴインデックスまたはＭＴＳカーネルを指示するＭＴＳインデックスのうち少なくとも一つをエンコーディングすることができる（Ｓ２０４０）。
ＬＦＮＳＴインデックスに対する特定条件によって、例えば、ＬＦＮＳＴインデックス値が０である時、ＭＴＳインデックスがエンコーディングされることができる。
一例によって、エンコーディング装置は、現在ブロックがルマブロックであり、ＬＦＮＳＴインデックスが０を指示する場合、ＭＴＳインデックスをエンコーディングすることができる。
一例によって、現在ブロックのツリータイプがデュアルツリーである場合、エンコーディング装置は、ルマブロック及びクロマブロックの各々に対するＬＦＮＳＴインデックスをエンコーディングすることができる。
一例によって、エンコーディング装置は、変換係数が導出されると、現在ブロック内のゼロアウトにより最後の有効係数が存在できる左上端領域に対する幅及び高さを導出することができ、このような左上端領域に対する幅及び高さに基づいて最後の有効係数位置を導出し、最後の有効係数位置情報を二進化することができる。
一例によって、前記左上端領域に対する幅及び高さは、ＭＴＳインデックスのシグナリング前に導出されることができる。
または、一例によって、現在ブロックのツリータイプがシングルツリータイプである場合、エンコーディング装置は、現在ブロックのルマブロック及びクロマブロックに対する変換係数を全て導出した後、コーディングユニットレベルでＬＦＮＳＴインデックスをエンコーディングすることができる。
ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでない変換係数が全て導出された後にコーディングユニットレベルでエンコーディングされる場合、ルマブロックまたはクロマブロックのうちいずれか一つに対する変換係数情報でないルマブロックとクロマブロックに対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報が反映されたＬＦＮＳＴインデックスがエンコーディングされることができる。
また、エンコーディング装置は、現在ブロックのツリータイプがデュアルツリータイプであり、かつクロマ成分をコーディングする場合、クロマブロックのＣｂ成分及びＣｒ成分に対する変換係数を全て導出した後、コーディングユニットレベルでＬＦＮＳＴインデックスをエンコーディングすることができる。
ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでない変換係数が全て導出された後にコーディングユニットレベルでエンコーディングされる場合、クロマブロックのＣｂ成分及びＣｒ成分のうちいずれか一つに対する変換係数情報でないＣｂ成分及びＣｒ成分に対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報が反映されたＬＦＮＳＴインデックスがエンコーディングされることができる。
また、現在ブロックが複数のサブパーティションブロックに分割される場合、エンコーディング装置は、前記複数のサブパーティションブロックに対する変換係数を全て導出した後、コーディングユニットレベルでＬＦＮＳＴインデックスをエンコーディングすることができる。
前述と同様に、ＬＦＮＳＴインデックスが、変換ブロックレベルまたはレジデュアルコーディングレベルでない変換係数が全て導出された後にコーディングユニットレベルでパーシングされる場合、一部または個別的なサブパーティションブロックに対する変換係数情報でない全てのサブパーティションブロックに対する完全な変換係数の位置及び変換過程で伴われたゼロアウト情報が反映されたＬＦＮＳＴインデックスがエンコーディングされることができる。
一方、エンコーディング装置は、現在ブロックが前記複数のサブパーティションブロックに分割される場合、前記複数のサブパーティションブロックの各々のＤＣ位置を除外した領域に変換係数が存在するかどうかにかかわらず、ＬＦＮＳＴインデックスをエンコーディングすることができる。即ち、現在ブロックにＩＳＰが適用される場合、全てのサブパーティションブロックに対してＤＣ位置にのみ最後の有効係数が位置することが許容されると、ＬＦＮＳＴインデックスのシグナリングを許容することができる。
エンコーディング装置は、変換係数を導出する過程で、現在ブロックのＤＣ位置を除外した領域に変換係数が存在するかどうかを示す第１の変数及び現在ブロックまたは現在ブロックから分割されたサブパーティションブロックの左上端第１の領域を除外した第２の領域に変換係数が存在するかどうかを示す第２の変数を導出することができる。
エンコーディング装置は、ＤＣ位置を除外した領域に変換係数が存在し、第２の領域に変換係数が存在しない場合、ＬＦＮＳＴインデックスをエンコーディングすることができる。
具体的に、第１の変数は、変数ＬｆｎｓｔＤｃＯｎｌｙであり、現在ブロック内の最後の有効係数を含むサブブロックのインデックスが０であり、サブブロック内の前記最後の有効係数の位置が０より大きい場合、０に導出されることができ、第１の変数が０である場合、ＬＦＮＳＴインデックスがエンコーディングされることができる。
第１の変数は、最初には１に設定されることができ、ＤＣ位置を除外した領域に有効係数が存在するかどうかによって、１が維持されることもでき、０に変更されることもできる。
変数ＬｆｎｓｔＤｃＯｎｌｙは、一つのコーディングユニット内の少なくとも一つの変換ブロックに対してＤＣ成分でない位置に０でない係数が存在するかどうかを示し、一つのコーディングユニット内の少なくとも一つの変換ブロックに対してＤＣ成分でない位置に０でない係数が存在する場合は０になり、一つのコーディングユニット内の全ての変換ブロックに対してＤＣ成分でない位置に０でない係数が存在しない場合は１になることができる。
また、エンコーディング装置は、ＬＦＮＳＴが実行された後、修正された変換係数が存在しない現在ブロックの第２の領域をゼロアウトすることができ、第２の領域に前記変換係数が存在するかどうかを示す第２の変数を導出することができる。
図１１及び図１２のように、修正された変換係数が存在しない現在ブロックの残り領域は、全て０に処理されることができる。このようなゼロアウトによって全体変換過程の実行に必要な計算量が減少され、変換過程の全体に必要な演算量が減少することで、変換実行に必要な電力消費を減らすことができる。また、変換過程に伴われる遅延時間（ｌａｔｅｎｃｙ）を減少されて映像コーディング効率が増加されることができる。
第２の変数は、ＬＦＮＳＴ適用時、ゼロアウトが実行されたことを示すことができる変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇである。第２の変数は、最初に１に設定され、第２の領域に有効係数が存在する場合、前記第２の変数は０に変更されることもできる。
変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、最後の０でない係数が存在するサブブロックのインデックスが０より大きい、変換ブロックの幅及び高さが両方とも４以上であり、または０でない最後の係数が存在するサブブロック内部での０でない係数の最後の位置が７より大きい、変換ブロックの大きさが４×４または８×８である場合、０に導出されることができる。
即ち、変換ブロックでＬＦＮＳＴ変換係数が存在できる左上端領域以外の領域で０でない係数が導出され、または４×４ブロック及び８×８ブロックに対してスキャン順序上８番目の位置を外れて０でない係数が存在する場合、変数ＬｆｎｓｔＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、０に設定される。
第１の領域に対する説明及びＩＳＰが適用される場合のゼロアウトは、デコーディング方法の説明と同じであるため、重複した説明は省略する。
一例によって、エンコーディング装置は、現在ブロックの１次変換にＭＴＳを適用する場合、ゼロアウトを実行することができる。エンコーディング装置は、現在ブロックまたはサブパーティションブロックの左上端１６×１６領域を除外した領域を０で満たすゼロアウトを実行することができ、ゼロアウト領域に変換係数が存在するかどうかを示す第３の変数によってＭＴＳインデックスをエンコーディングすることができる。
第３の変数は、ＭＴＳ適用時、ゼロアウトが実行されたことを示すことができる変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇである。変数ＭｔｓＺｅｒｏＯｕｔＳｉｇＣｏｅｆｆＦｌａｇは、ＭＴＳ実行後、ゼロアウトにより最後の有効係数が存在できる左上端領域、即ち、左上端１６×１６領域以外の領域に変換係数が存在するかどうかを示し、最初に１に設定され、１６×１６領域以外の領域に変換係数が存在する場合、その値が１から０へ変更されることができる。第３の変数の値が０である場合、ＭＴＳインデックスは、エンコーディング及びシグナリングされない。
エンコーディング装置は、コーディングユニットレベルでＬＦＮＳＴインデックス及びＭＴＳインデックスのうち少なくとも一つがシグナリングされ、ＬＦＮＳＴインデックスのシグナリング直後にＭＴＳインデックスがシグナリングされるように映像情報を構成及び出力することができる（Ｓ２０５０）。
また、エンコーディング装置は、現在ブロックに対する変換係数または修正された変換係数に基づいて量子化を実行して量子化された変換係数を導出し、量子化された変換係数に関する情報を含む映像情報をエンコーディング及び出力することができる。
エンコーディング装置は、量子化された変換係数に対する情報を含むレジデュアル情報を生成することができる。レジデュアル情報は、前述した変換関連情報／シンタックス要素を含むことができる。エンコーディング装置は、レジデュアル情報を含む映像／ビデオ情報をエンコーディングしてビットストリーム形態で出力できる。
より具体的に、エンコーディング装置は、量子化された変換係数に関する情報を生成し、生成された量子化された変換係数に関する情報をエンコーディングすることができる。
本文書において、量子化／逆量子化及び／又は変換／逆変換の少なくとも１つは省略され得る。前記量子化／逆量子化が省略される場合、前記量子化された変換係数は、変換係数と呼ばれ得る。前記変換／逆変換が省略される場合、前記変換係数は、係数又はレジデュアル係数と呼ばれることもあり、又は表現の統一性のために変換係数と依然として呼ばれることもある。
また、本文書において、量子化された変換係数及び変換係数は、それぞれ変換係数及びスケーリングされた（ｓｃａｌｅｄ）変換係数と指称され得る。この場合、レジデュアル情報は、変換係数に関する情報を含むことができ、前記変換係数に関する情報は、レジデュアルコーディングシンタックスを介してシグナリングされることができる。前記レジデュアル情報（又は前記変換係数に関する情報）に基づいて変換係数が導出でき、前記変換係数に対する逆変換（スケーリング）を介してスケーリングされた変換係数が導出できる。前記スケーリングされた変換係数に対する逆変換（変換）に基づいて、レジデュアルサンプルが導出できる。これは、本文書の別の部分でも同様に適用／表現できる。
前述した実施例において、方法は、一連のステップ又はブロックとしてフローチャートに基づいて説明されているが、本文書は、ステップの順序に限定されるわけではなく、あるステップは、前述したところと異なるステップと異なる順序で、又は同時に発生し得る。また、当業者であれば、フローチャートに示されているステップが排他的ではなく、別のステップが含まれるか、フローチャートの一つ又はそれ以上のステップが本文書の範囲に影響を与えずに削除され得ることを理解することができる。
前述した本文書に係る方法は、ソフトウェアの形態で具現されることができ、本文書に係るエンコード装置及び／又はデコード装置は、例えば、ＴＶ、コンピュータ、スマートフォン、セットトップボックス、ディスプレイ装置等の画像処理を行う装置に含まれ得る。
本文書において、実施例がソフトウェアで具現されるとき、前述した方法は、前述した機能を行うモジュール（過程、機能等）で具現されることができる。モジュールはメモリに格納され、プロセッサにより実行されることができる。メモリは、プロセッサの内部又は外部にあってもよく、よく知られている様々な手段でプロセッサと連結されてもよい。プロセッサは、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、他のチップセット、論理回路及び／又はデータ処理装置を含むことができる。メモリは、ＲＯＭ（ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、フラッシュメモリ、メモリカード、格納媒体及び／又は他の格納装置を含むことができる。即ち、本文書で説明した実施例は、プロセッサ、マイクロプロセッサ、コントローラ又はチップ上で具現されて実行されることができる。例えば、各図面で示している機能ユニットは、コンピュータ、プロセッサ、マイクロプロセッサ、コントローラ又はチップ上で具現されて実行されることができる。
また、本文書が適用されるデコード装置及びエンコード装置は、マルチメディア放送送受信装置、モバイル通信端末、ホームシネマビデオ装置、デジタルシネマビデオ装置、監視用カメラ、ビデオ対話装置、ビデオ通信のようなリアルタイム通信装置、モバイルストリーミング装置、格納媒体、カムコーダ、オーダーメイド型ビデオ（ＶｏＤ）サービス提供装置、ＯＴＴビデオ（Ｏｖｅｒ ｔｈｅ ｔｏｐ ｖｉｄｅｏ）装置、インターネットストリーミングサービス提供装置、３次元（３Ｄ）ビデオ装置、画像電話ビデオ装置、及び医療用ビデオ装置等に含まれ得、ビデオ信号又はデータ信号を処理するために使用され得る。例えば、ＯＴＴビデオ（Ｏｖｅｒ ｔｈｅ ｔｏｐ ｖｉｄｅｏ）装置としては、ゲームコンソール、ブルーレイプレーヤー、インターネットアクセスＴＶ、ホームシアターシステム、スマートフォン、タブレットＰＣ、ＤＶＲ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｒｅｃｏｄｅｒ）等を含み得る。
また、本文書が適用される処理方法は、コンピュータで実行されるプログラムの形態で生産されることができ、コンピュータが読み取ることができる記録媒体に格納されることができる。本文書に係るデータ構造を有するマルチメディアデータもまた、コンピュータが読み取ることができる記録媒体に格納されることができる。前記コンピュータが読み取ることができる記録媒体は、コンピュータで読み取ることができるデータが格納される全ての種類の格納装置及び分散格納装置を含む。前記コンピュータが読み取ることができる記録媒体は、例えば、ブルーレイディスク（ＢＤ）、汎用直列バス（ＵＳＢ）、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＣＤ－ＲＯＭ、磁気テープ、フロッピディスク、及び光学的データ格納装置を含み得る。また、前記コンピュータが読み取ることができる記録媒体は、搬送波（例えば、インターネットを介した送信）の形態で具現されたメディアを含む。また、エンコード方法で生成されたビットストリームが、コンピュータが読み取ることができる記録媒体に格納されるか、有無線通信ネットワークを介して送信されることができる。また、本文書の実施形態は、プログラムコードによるコンピュータプログラム製品で具現されることができ、前記プログラムコードは、本文書の実施形態によってコンピュータで実行されることができる。前記プログラムコードは、コンピュータによって読み取り可能なキャリア上に格納されることができる。
図２１は、本文書が適用できるビデオ／画像コーディングシステムの例を概略的に示す。
図２１を参照すると、ビデオ／画像コーディングシステムは、ソースデバイス及び受信デバイスを含むことができる。ソースデバイスは、エンコードされたビデオ（ｖｉｄｅｏ）／画像（ｉｍａｇｅ）情報またはデータをファイルまたはストリーミングの形態でデジタル格納媒体またはネットワークを介して受信デバイスに伝達することができる。
前記ソースデバイスは、ビデオソース、エンコード装置、送信部を含むことができる。前記受信デバイスは、受信部、デコード装置、及びレンダラーを含むことができる。前記エンコード装置は、ビデオ／画像エンコード装置と呼ばれ得、前記デコード装置は、ビデオ／画像デコード装置と呼ばれ得る。送信機は、エンコード装置に含まれることができる。受信機は、デコード装置に含まれることができる。レンダラーは、ディスプレイ部を含むこともでき、ディスプレイ部は、別個のデバイスまたは外部コンポーネントで構成されることもできる。
ビデオソースは、ビデオ／画像のキャプチャ、合成、または生成過程などを介してビデオ／画像を獲得できる。ビデオソースは、ビデオ／画像のキャプチャデバイス及び／又はビデオ／画像の生成デバイスを含むことができる。ビデオ／画像のキャプチャデバイスは、例えば、１つ以上のカメラ、以前にキャプチャされたビデオ／画像を含むビデオ／画像アーカイブなどを含むことができる。ビデオ／画像の生成デバイスは、例えば、コンピュータ、タブレット、及びスマートフォンなどを含むことができ、（電子的に）ビデオ／画像を生成できる。例えば、コンピュータなどを介して仮想のビデオ／画像が生成され得るし、この場合、関連データが生成される過程にビデオ／画像のキャプチャ過程が代替されることができる。
エンコード装置は、入力ビデオ／画像をエンコードすることができる。エンコード装置は、圧縮及びコーディング効率のために、予測、変換、量子化など、一連の手順を行うことができる。エンコードされたデータ（エンコードされたビデオ／画像情報）は、ビットストリーム（ｂｉｔｓｔｒｅａｍ）の形態で出力されることができる。
送信部は、ビットストリームの形態で出力されたエンコードされたビデオ／画像情報またはデータをファイルまたはストリーミングの形態でデジタル格納媒体またはネットワークを介して受信デバイスの受信部に伝達することができる。デジタル格納媒体は、ＵＳＢ、ＳＤ、ＣＤ、ＤＶＤ、ブルーレイ、ＨＤＤ、ＳＳＤなど、様々な格納媒体を含むことができる。送信部は、予め決められたファイルフォーマットを介してメディアファイルを生成するためのエレメントを含むことができ、放送／通信ネットワークを介した送信のためのエレメントを含むことができる。受信部は、前記ビットストリームを受信／抽出してデコード装置に伝達することができる。
デコード装置は、エンコード装置の動作に対応する逆量子化、逆変換、予測など、一連の手順を行ってビデオ／画像をデコードすることができる。
レンダラーは、デコードされたビデオ／画像をレンダリングすることができる。レンダリングされたビデオ／画像は、ディスプレイ部を介してディスプレイされることができる。
図２２は、本文書が適用されるコンテンツストリーミングシステムの構造図を例示的に示す。
また、本文書が適用されるコンテンツストリーミングシステムは、大きくエンコードサーバ、ストリーミングサーバ、ウェブサーバ、メディアストレージ、ユーザ装置、及びマルチメディア入力装置を含むことができる。
前記エンコードサーバは、スマートフォン、カメラ、カムコーダ等のようなマルチメディア入力装置から入力されたコンテンツをデジタルデータに圧縮してビットストリームを生成し、これを前記ストリーミングサーバに送信する役割をする。別の例として、スマートフォン、カメラ、カムコーダなどのようなマルチメディア入力装置がビットストリームを直接生成する場合、前記エンコードサーバは省略され得る。前記ビットストリームは、本文書が適用されるエンコード方法又はビットストリームの生成方法により生成されることができ、前記ストリーミングサーバは、前記ビットストリームを送信又は受信する過程で、一時的に前記ビットストリームを格納することができる。
前記ストリーミングサーバは、ウェブサーバを介したユーザの要請に基づいてマルチメディアデータをユーザ装置に送信し、前記ウェブサーバは、ユーザにどのようなサービスがあるかを知らせる媒介体の役割をする。ユーザが前記ウェブサーバに所望のサービスを要請すると、前記ウェブサーバは、これをストリーミングサーバに伝達し、前記ストリーミングサーバは、ユーザにマルチメディアデータを送信する。そのとき、前記コンテンツストリーミングシステムは、別の制御サーバを含むことができ、この場合、前記制御サーバは、前記コンテンツストリーミングシステム内の各装置間の命令／応答を制御する役割をする。
前記ストリーミングサーバは、メディアストレージ及び／又はエンコードサーバからコンテンツを受信することができる。例えば、前記エンコードサーバからコンテンツを受信することになる場合、前記コンテンツをリアルタイムで受信することができる。この場合、円滑なストリーミングサービスを提供するために、前記ストリーミングサーバは、前記ビットストリームを一定時間格納することができる。
前記ユーザ装置の例としては、携帯電話、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、ラップトップコンピュータ（ｌａｐｔｏｐ ｃｏｍｐｕｔｅｒ）、デジタル放送用端末機、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔｓ）、ＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）、ナビゲーション、スレートＰＣ（ｓｌａｔｅ ＰＣ）、タブレットＰＣ（ｔａｂｌｅｔ ＰＣ）、ウルトラブック（ｕｌｔｒａｂｏｏｋ）、ウェアラブルデバイス（ｗｅａｒａｂｌｅ ｄｅｖｉｃｅ、例えば、ウォッチ型端末機（ｓｍａｒｔｗａｔｃｈ）、グラス型端末機（ｓｍａｒｔ ｇｌａｓｓ）、ＨＭＤ（ｈｅａｄ ｍｏｕｎｔｅｄ ｄｉｓｐｌａｙ））、デジタルＴＶ、デスクトップコンピュータ、デジタルサイニジなどがあり得る。前記コンテンツストリーミングシステム内の各サーバは、分散サーバとして運営されることができ、この場合、各サーバで受信するデータは、分散処理されることができる。
本明細書に記載された請求項は、多様な方式で組み合わせることができる。例えば、本明細書の方法請求項の技術的特徴が組み合わせられて装置として具現されることができ、本明細書の装置請求項の技術的特徴が組み合わせられて方法として具現されることができる。また、本明細書の方法請求項の技術的特徴と装置請求項の技術的特徴とが組み合わせられて装置として具現されることができ、本明細書の方法請求項の技術的特徴と装置請求項の技術的特徴とが組み合わせられて方法として具現されることができる。

Claims (11)

  1. デコーディング装置により実行される映像デコーディング方法において、
    レジデュアルコーディングレベルでシグナリングされるレジデュアル情報をパーシングして所定のスキャニング順序によって現在ブロックに対する変換係数を配列するレジデュアルコーディングを実行するステップと、
    前記変換係数にＬＦＮＳＴまたはＭＴＳの少なくとも一つを適用してレジデュアルサンプルを導出するステップと、
    前記レジデュアルサンプルに基づいて復元ピクチャを生成するステップと、を含み、
    前記ＬＦＮＳＴは、ＬＦＮＳＴカーネルに関連するＬＦＮＳＴインデックスに基づいて実行され、
    前記ＭＴＳは、ＭＴＳカーネルに関連するＭＴＳインデックスに基づいて実行され、
    前記ＬＦＮＳＴインデックス及び前記ＭＴＳインデックスは、コーディングユニットレベルでシグナリングされ、
    前記ＬＦＮＳＴインデックスのシグナリング直後にＭＴＳインデックスがシグナリングされ、
    前記現在ブロックのツリータイプがシングルツリータイプである場合に応じて、前記現在ブロックのルマブロック及びクロマブロックに対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされ、
    前記現在ブロックのツリータイプがデュアルツリークロマタイプである場合に応じて、前記クロマブロックのＣｂ成分及びＣｒ成分に対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされる、映像デコーディング方法。
  2. 前記現在ブロックが複数のサブパーティションブロックに分割される場合に応じて、前記複数のサブパーティションブロックに対する前記レジデュアルコーディングが実行された後、前記ＬＦＮＳＴインデックスがパーシングされる、請求項１に記載の映像デコーディング方法。
  3. 前記現在ブロックが前記複数のサブパーティションブロックに分割される場合に応じて、前記複数のサブパーティションブロックの各々のＤＣ位置を除外した領域に前記変換係数が存在するかどうかにかかわらず、前記ＬＦＮＳＴインデックスがパーシングされる、請求項２に記載の映像デコーディング方法。
  4. 前記レジデュアルコーディングを実行するステップは、
    前記現在ブロックのＤＣ位置を除外した領域に前記変換係数が存在するかどうかに関連する第１の変数を導出するステップと、
    前記現在ブロックまたは前記現在ブロックから分割されたサブパーティションブロックの左上端第１の領域を除外した第２の領域に前記変換係数が存在するかどうかに関連する第２の変数を導出するステップと、を含み、
    前記ＤＣ位置を除外した領域に前記変換係数が存在し、前記第２の領域に前記変換係数が存在しない場合に応じて、前記ＬＦＮＳＴインデックスがパーシングされる、請求項１に記載の映像デコーディング方法。
  5. 前記レジデュアルコーディングを実行するステップは、前記現在ブロックの左上端１６×１６領域を除外した領域に前記変換係数が存在するかどうかに関連する第３の変数を導出するステップを含み、
    前記１６×１６領域を除外した領域に前記変換係数が存在しない場合に応じて、前記ＭＴＳインデックスがパーシングされる、請求項１に記載の映像デコーディング方法。
  6. エンコーディング装置により実行される映像エンコーディング方法において、
    現在ブロックに対する予測サンプルを導出するステップと、
    前記予測サンプルに基づいて前記現在ブロックに対するレジデュアルサンプルを導出するステップと、
    前記レジデュアルサンプルにＬＦＮＳＴまたはＭＴＳの少なくとも一つを適用して前記現在ブロックに対する変換係数を導出し、前記変換係数を所定のスキャニング順序によって配列する変換係数導出を行うステップと、
    ＬＦＮＳＴカーネルに関連するＬＦＮＳＴインデックスまたはＭＴＳカーネルに関連するＭＴＳインデックスの少なくとも一つをエンコーディングするステップと、
    前記ＬＦＮＳＴインデックス及び前記ＭＴＳインデックスが、コーディングユニットレベルでシグナリングされ、前記ＬＦＮＳＴインデックスのシグナリングされた直後にＭＴＳインデックスがシグナリングされるように映像情報を構成及び出力するステップと、を含み、
    前記現在ブロックのツリータイプがシングルツリータイプである場合に応じて、前記現在ブロックのルマブロック及びクロマブロックに対する前記変換係数導出が行われた後、前記ＬＦＮＳＴインデックスがエンコーディングされ、
    前記現在ブロックのツリータイプがデュアルツリークロマタイプである場合に応じて、前記クロマブロックのＣｂ成分及びＣｒ成分に対する前記変換係数導出が行われた後、前記ＬＦＮＳＴインデックスがエンコーディングされる、映像エンコーディング方法。
  7. 前記現在ブロックが複数のサブパーティションブロックに分割される場合に応じて、前記複数のサブパーティションブロックに対する前記変換係数導出を行うステップが実行された後、前記ＬＦＮＳＴインデックスがエンコーディングされる、請求項６に記載の映像エンコーディング方法。
  8. 前記現在ブロックが前記複数のサブパーティションブロックに分割される場合に応じて、前記複数のサブパーティションブロックの各々のＤＣ位置を除外した領域に前記変換係数が存在するかどうかにかかわらず、前記ＬＦＮＳＴインデックスがエンコーディングされる、請求項７に記載の映像エンコーディング方法。
  9. 前記変換係数導出を行うステップは、
    前記現在ブロックのＤＣ位置を除外した領域に前記変換係数が存在するかどうかに関連する第１の変数を導出するステップと、
    前記現在ブロックまたは前記現在ブロックから分割されたサブパーティションブロックの左上端第１の領域を除外した第２の領域に前記変換係数が存在するかどうかに関連する第２の変数を導出するステップと、を含み、
    前記ＤＣ位置を除外した領域に前記変換係数が存在し、前記第２の領域に前記変換係数が存在しない場合に応じて、前記ＬＦＮＳＴインデックスがエンコーディングされる、請求項６に記載の映像エンコーディング方法。
  10. 前記変換係数導出を行うステップは、前記現在ブロックの左上端１６×１６領域を除外した領域に前記変換係数が存在するかどうかに関連する第３の変数を導出するステップを含み、
    前記１６×１６領域を除外した領域に前記変換係数が存在しない場合に応じて、前記ＭＴＳインデックスがエンコーディングされる、請求項６に記載の映像エンコーディング方法。
  11. 映像情報に対するデータを生成し、送信する方法において、
    前記映像情報のビットストリームを生成するステップであって、前記ビットストリームは、現在ブロックに対する予測サンプルを導出し、前記予測サンプルに基づいて前記現在ブロックに対するレジデュアルサンプルを導出し、前記レジデュアルサンプルにＬＦＮＳＴまたはＭＴＳの少なくとも一つを適用して前記現在ブロックに対する変換係数を導出し、前記変換係数を所定のスキャニング順序によって配列する変換係数導出を行い、ＬＦＮＳＴカーネルに関連するＬＦＮＳＴインデックスまたはＭＴＳカーネルに関連するＭＴＳインデックスの少なくとも一つをエンコーディングし、前記ＬＦＮＳＴインデックス及び前記ＭＴＳインデックスが、コーディングユニットレベルでシグナリングされ、前記ＬＦＮＳＴインデックスのシグナリングされた直後にＭＴＳインデックスがシグナリングされるように前記映像情報を構成及び出力することに基づいて生成される、ステップと、
    前記ビットストリームを含む前記データを送信するステップと、を含み、
    前記現在ブロックのツリータイプがシングルツリータイプである場合に応じて、前記現在ブロックのルマブロック及びクロマブロックに対する前記変換係数導出が行われた後、前記ＬＦＮＳＴインデックスがエンコーディングされ、
    前記現在ブロックのツリータイプがデュアルツリークロマタイプである場合に応じて、前記クロマブロックのＣｂ成分及びＣｒ成分に対する前記変換係数導出が行われた後、前記ＬＦＮＳＴインデックスがエンコーディングされる、方法。
JP2022520524A 2019-10-04 2020-10-05 変換に基づく映像コーディング方法及びその装置 Active JP7436645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024017997A JP2024036659A (ja) 2019-10-04 2024-02-08 変換に基づく映像コーディング方法及びその装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962911185P 2019-10-04 2019-10-04
US62/911,185 2019-10-04
US201962911951P 2019-10-07 2019-10-07
US62/911,951 2019-10-07
PCT/KR2020/013459 WO2021066598A1 (ko) 2019-10-04 2020-10-05 변환에 기반한 영상 코딩 방법 및 그 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024017997A Division JP2024036659A (ja) 2019-10-04 2024-02-08 変換に基づく映像コーディング方法及びその装置

Publications (2)

Publication Number Publication Date
JP2022550867A JP2022550867A (ja) 2022-12-05
JP7436645B2 true JP7436645B2 (ja) 2024-02-21

Family

ID=75338424

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022520524A Active JP7436645B2 (ja) 2019-10-04 2020-10-05 変換に基づく映像コーディング方法及びその装置
JP2024017997A Pending JP2024036659A (ja) 2019-10-04 2024-02-08 変換に基づく映像コーディング方法及びその装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024017997A Pending JP2024036659A (ja) 2019-10-04 2024-02-08 変換に基づく映像コーディング方法及びその装置

Country Status (10)

Country Link
US (2) US11516484B2 (ja)
EP (1) EP4017010A4 (ja)
JP (2) JP7436645B2 (ja)
KR (1) KR20220050967A (ja)
CN (4) CN116418982A (ja)
AU (2) AU2020360013B2 (ja)
BR (1) BR122023020352A2 (ja)
CA (1) CA3156849A1 (ja)
MX (1) MX2022003998A (ja)
WO (1) WO2021066598A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114830656A (zh) * 2019-09-16 2022-07-29 交互数字Vc控股法国有限公司 用于快速视频编码器的二次变换
EP4024870A4 (en) * 2019-09-21 2022-11-02 LG Electronics Inc. TRANSFORMATION-BASED IMAGE CODING METHOD AND APPARATUS THEREOF
US20220353504A1 (en) * 2019-09-23 2022-11-03 Lg Electronics Inc. Image coding method based on transform, and device therefor
US20210321137A1 (en) * 2020-03-30 2021-10-14 Qualcomm Incorporated Low-frequency non-separable transform index signaling in video coding
WO2023080691A1 (ko) * 2021-11-03 2023-05-11 주식회사 윌러스표준기술연구소 비디오 신호 처리 방법 및 이를 위한 장치
WO2024011370A1 (zh) * 2022-07-11 2024-01-18 Oppo广东移动通信有限公司 视频图像处理方法及装置、编解码器、码流、存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140018873A (ko) * 2011-04-07 2014-02-13 엘지전자 주식회사 영상 정보 부호화 방법 및 복호화 방법
CN108712651A (zh) * 2012-06-29 2018-10-26 韩国电子通信研究院 视频解码方法、视频编码方法和计算机可读介质
US10681379B2 (en) * 2015-09-29 2020-06-09 Qualcomm Incorporated Non-separable secondary transform for video coding with reorganizing
WO2018049594A1 (en) * 2016-09-14 2018-03-22 Mediatek Inc. Methods of encoder decision for quad-tree plus binary tree structure
US10880564B2 (en) * 2016-10-01 2020-12-29 Qualcomm Incorporated Transform selection for video coding
US10567801B2 (en) * 2018-03-07 2020-02-18 Tencent America LLC Method and apparatus for video coding with primary and secondary transforms
EP3764645A4 (en) * 2018-03-09 2021-12-08 Electronics and Telecommunications Research Institute METHOD AND APPARATUS FOR IMAGE CODING / DECODING USING SAMPLE FILTER
KR101997604B1 (ko) * 2019-01-22 2019-07-08 에스케이 텔레콤주식회사 영상 부호화/복호화 방법 및 장치
EP3949423A4 (en) * 2019-04-16 2023-04-12 HFI Innovation Inc. METHODS AND DEVICES FOR ENCODING VIDEO DATA WITH SECONDARY TRANSFORMATION
GB2585030A (en) * 2019-06-25 2020-12-30 British Broadcasting Corp Method of signalling in a video codec

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE-LUXAN-HERNANDEZ, Santiago et al.，Non-CE6: Combination of ISP and LFNST，JVET-P0392 (version 4)，ITU，2019年10月03日，pp.1-6，[online]，[retrieved on 2023-03-31]，Retrieved from the Internet: <URL: https://jvet-experts.org/doc_end_user/documents/16_Geneva/wg11/JVET-P0392-v4.zip>
LAINEMA, Jani，CE6-Related: Latency Reduction for LFNST Signalling，JVET-P0196 (version 2)，ITU，2019年09月25日，pp.1-4，[online]，[retrieved on 2023-03-31]，Retrieved from the Internet: <URL: https://jvet-experts.org/doc_end_user/documents/16_Geneva/wg11/JVET-P0196-v2.zip>

Also Published As

Publication number Publication date
AU2024203027A1 (en) 2024-05-23
WO2021066598A1 (ko) 2021-04-08
KR20220050967A (ko) 2022-04-25
EP4017010A4 (en) 2022-11-16
JP2024036659A (ja) 2024-03-15
AU2020360013B2 (en) 2024-02-08
EP4017010A1 (en) 2022-06-22
US20220217364A1 (en) 2022-07-07
CN116418982A (zh) 2023-07-11
JP2022550867A (ja) 2022-12-05
CA3156849A1 (en) 2021-04-08
CN116437085A (zh) 2023-07-14
AU2020360013A1 (en) 2022-05-26
CN116600115A (zh) 2023-08-15
US11516484B2 (en) 2022-11-29
CN114731436A (zh) 2022-07-08
MX2022003998A (es) 2022-04-26
US20230049623A1 (en) 2023-02-16
CN114731436B (zh) 2023-06-16
BR122023020352A2 (pt) 2024-02-27

Similar Documents

Publication Publication Date Title
JP7436645B2 (ja) 変換に基づく映像コーディング方法及びその装置
JP7408856B2 (ja) 変換に基づく映像コーディング方法及びその装置
KR20220045041A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220070245A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220066351A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220050966A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220047628A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
JP2024036479A (ja) 変換に基づく映像コーディング方法及びその装置
JP2024040440A (ja) 変換に基づく画像コーディング方法及びその装置
KR20220066350A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220050183A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220058583A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220045049A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20210133300A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR102482781B1 (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220058584A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220097513A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220070503A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220045048A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220024500A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
JP7451722B2 (ja) 変換に基づく画像コーディング方法及びその装置
JP7418561B2 (ja) 変換に基づく映像コーディング方法及びその装置
JP7458489B2 (ja) 変換に基づく画像コーディング方法及びその装置
KR20220097520A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치
KR20220036960A (ko) 변환에 기반한 영상 코딩 방법 및 그 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150