JP7435182B2

JP7435182B2 - electronic control unit

Info

Publication number: JP7435182B2
Application number: JP2020067803A
Authority: JP
Inventors: 大樹関屋
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2020-04-03
Filing date: 2020-04-03
Publication date: 2024-02-21
Anticipated expiration: 2040-04-03
Also published as: JP2021163425A

Description

本開示は、電子制御装置に関する。 The present disclosure relates to an electronic control device.

例えば、下記特許文献１に記載の電子制御装置では、タイマにより一定時間毎にＡＤ変換トリガ信号が発生され、このＡＤ変換トリガ信号の発生により、ＡＤ変換器によるアナログ信号のＡＤ変換が実施される。そして、ＡＤ変換が完了すると、このＡＤ変換の結果であるＡＤ値が、ＤＭＡ転送によりメモリに格納される。 For example, in the electronic control device described in Patent Document 1 below, a timer generates an AD conversion trigger signal at fixed time intervals, and the generation of this AD conversion trigger signal causes an AD converter to perform AD conversion of an analog signal. . Then, when the AD conversion is completed, the AD value that is the result of this AD conversion is stored in the memory by DMA transfer.

特開２０１１－１６０１９９号公報Japanese Patent Application Publication No. 2011-160199

上記特許文献１に記載の技術に関連して、発明者の詳細な検討の結果、以下の課題が見出された。
制御対象を制御するためのタスクとして、一定時間毎に起動されるタスク（即ち、周期タスク）があり、この周期タスクにより、アナログ信号のＡＤ値を使用する処理を行うとする。言い換えると、周期タスクに、ＡＤ値を使用する処理が含まれているとする。尚、ここで言うタスクはソフトウェアの実行単位のことである。また、周期タスクの起動とは、周期タスクの実行を開始させることである。 As a result of detailed study by the inventor, the following problems were discovered in relation to the technique described in Patent Document 1 above.
As a task for controlling a controlled object, there is a task (ie, a periodic task) that is started at regular intervals, and this periodic task performs processing using the AD value of an analog signal. In other words, it is assumed that the periodic task includes processing that uses an AD value. Note that the task here refers to an execution unit of software. Furthermore, activating a periodic task means starting execution of the periodic task.

発明者は、ＡＤ変換トリガ信号の発生タイミングから所定時間だけずれたタイミングで別のトリガ信号を発生させ、この別のトリガ信号の発生により、上記周期タスクが起動される構成を考えた。この構成によれば、周期タスクの起動周期を安定させやすい。上記別のトリガ信号は、ＡＤ変換トリガ信号と同様に、タイマなどによって高い精度の周期で発生させることができるからである。 The inventor considered a configuration in which another trigger signal is generated at a timing shifted by a predetermined time from the generation timing of the AD conversion trigger signal, and the periodic task is activated by the generation of this other trigger signal. According to this configuration, it is easy to stabilize the activation cycle of the periodic task. This is because, like the AD conversion trigger signal, the above-mentioned different trigger signal can be generated with a highly accurate cycle using a timer or the like.

そして、この構成の場合、ＡＤ変換トリガ信号と上記別のトリガ信号との位相差に相当する上記所定時間は、アナログ信号のＡＤ変換とＡＤ値のメモリへの格納とに要すると予想される時間よりも長く、かつ、上記一定時間よりは短い時間に設定すれば良い。 In the case of this configuration, the predetermined time corresponding to the phase difference between the AD conversion trigger signal and the other trigger signal is the time expected to be required for AD conversion of the analog signal and storage of the AD value in the memory. What is necessary is to set the time to a time longer than the fixed time and shorter than the above-mentioned fixed time.

ところで、ＡＤ変換とＡＤ値のメモリへの格納とに要する時間は、種々の要因により、ばらつく可能性がある。ここで言うＡＤ変換に要する時間とは、ＡＤ変換トリガ信号が発生してからＡＤ変換が完了するまでの時間である。例えば、ＡＤ変換に要する時間は、別の高優先度のＡＤ変換が実施された場合に、該当のＡＤ変換の開始が待たされることで、長くなる可能性がある。また、ＡＤ値のメモリへの格納に要する時間は、バスの混み具合により、長くなる可能性がある。 Incidentally, the time required for AD conversion and storage of AD values in memory may vary due to various factors. The time required for AD conversion here is the time from when an AD conversion trigger signal is generated until AD conversion is completed. For example, when another high-priority AD conversion is performed, the time required for AD conversion may become longer because the start of the corresponding AD conversion is forced to wait. Furthermore, the time required to store the AD value in the memory may become longer depending on how busy the bus is.

そして、ＡＤ変換トリガ信号の発生からＡＤ値のメモリへの格納が完了するまでの時間が、上記所定時間よりも長くなった場合には、最新のＡＤ変換によるＡＤ値がメモリに格納される前に周期タスクが起動される。すると、周期タスクにおいて最新のＡＤ値を使用することができなくなる。 If the time from the generation of the AD conversion trigger signal to the completion of storing the AD value in the memory is longer than the above-mentioned predetermined time, the AD value due to the latest AD conversion is not stored in the memory. A periodic task is started. Then, the latest AD value cannot be used in the periodic task.

このような事態を検知できないと、例えば周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置や、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置等、制御性能の低下を抑制するための処置を実施することができない。 If such a situation cannot be detected, for example, measures may be taken to increase the possibility that newer AD values can be used in periodic tasks, measures to suppress the effects of not being able to use the latest AD values in periodic tasks, etc. , it is not possible to take measures to suppress the decline in control performance.

そこで、本開示の１つの局面は、周期タスクの起動周期を安定させつつ、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようにする。 Accordingly, one aspect of the present disclosure makes it possible to detect a situation in which the latest AD value cannot be used in a periodic task while stabilizing the activation cycle of the periodic task.

本開示の１つの態様による電子制御装置は、第１の発生部（２１）と、変換格納実施部（１５，１７，Ｓ１２０，Ｓ１４０）と、第２の発生部（２２）と、実行部（７）と、順序監視部（７，Ｓ４７０）と、を備える。 An electronic control device according to one aspect of the present disclosure includes a first generation unit (21), a conversion storage execution unit (15, 17, S120, S140), a second generation unit (22), and an execution unit ( 7) and an order monitoring unit (7, S470).

第１の発生部は、第１のトリガ信号を一定時間（Ｔｃ）毎に発生させる。
変換格納実施部は、第１のトリガ信号が発生すると、制御対象の制御に用いられるアナログ信号のＡＤ変換を実施し、当該ＡＤ変換が完了すると、当該ＡＤ変換の結果であるＡＤ値をメモリ（１３）に格納する。 The first generating section generates a first trigger signal at fixed time intervals (Tc).
When the first trigger signal is generated, the conversion storage execution unit performs AD conversion of the analog signal used to control the controlled object, and when the AD conversion is completed, the AD value that is the result of the AD conversion is stored in the memory ( 13).

第２の発生部は、第１のトリガ信号の発生タイミングから、前記ＡＤ変換と前記ＡＤ値のメモリへの格納とに要する最小時間よりも長く、且つ、前記一定時間よりは短い時間に設定された所定時間（Ｔｓ）だけずれたタイミングで、第２のトリガ信号を発生させる。このため、第２のトリガ信号は、第１のトリガ信号に対して位相が所定時間だけずれた信号であって良い。 The second generation unit is set to a time from the generation timing of the first trigger signal that is longer than the minimum time required for the AD conversion and storage of the AD value in the memory, and shorter than the certain time. A second trigger signal is generated at a timing shifted by a predetermined time (Ts). Therefore, the second trigger signal may be a signal whose phase is shifted by a predetermined time with respect to the first trigger signal.

実行部は、第２のトリガ信号が発生すると、制御対象の制御を行うためのタスクとして、前記メモリに格納されているＡＤ値を使用する処理を含む周期タスクを実行する。
順序監視部は、周期タスクが前回起動されてから今回起動される前に変換格納実施部によるＡＤ値のメモリへの格納が完了したか否かの、判定を行う。 When the second trigger signal is generated, the execution unit executes a periodic task including a process using the AD value stored in the memory as a task for controlling the controlled object.
The order monitoring unit determines whether or not the conversion storage execution unit has completed storing the AD value in the memory after the periodic task was activated last time and before it is activated this time.

このような構成によれば、第１のトリガ信号に対して位相が所定時間だけずれた第２のトリガ信号を発生させ、この第２のトリガ信号により周期タスクが起動されるため、周期タスクの起動周期を安定させやすい。そして、順序監視部を備えるため、周期タスクが前回起動してから今回起動する前にＡＤ値のメモリへの格納が完了しなかったことを検知することができる。よって、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようになる。 According to such a configuration, a second trigger signal whose phase is shifted by a predetermined time with respect to the first trigger signal is generated, and the periodic task is activated by this second trigger signal, so that the periodic task is activated. It is easy to stabilize the startup cycle. Since the sequence monitoring unit is provided, it is possible to detect that the storage of the AD value in the memory has not been completed between the previous activation of the periodic task and the current activation. Therefore, it becomes possible to detect the occurrence of a situation in which the latest AD value cannot be used in a periodic task.

実施形態の電子制御装置の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an electronic control device according to an embodiment. 第１のトリガ信号が発生する毎に行われる動作及び処理を表すフローチャートである。3 is a flowchart showing operations and processing performed each time a first trigger signal is generated. 第２のトリガ信号が発生する毎に行われる動作及び処理を表すフローチャートである。3 is a flowchart showing operations and processing performed each time a second trigger signal is generated. 実施形態の作用を説明するタイムチャートである。It is a time chart explaining the effect|action of embodiment. 比較例を説明するタイムチャートである。It is a time chart explaining a comparative example.

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．構成］
図１に示す電子制御装置（以下、ＥＣＵ）１は、例えば自動車のエンジン３を制御するものである。ＥＣＵは、「Electronic Control Unit」の略である。ＥＣＵ１は、エンジン３を制御するための処理を行う制御部として、マイコン５を備える。 Embodiments of the present disclosure will be described below with reference to the drawings.
[1. composition]
An electronic control unit (hereinafter referred to as ECU) 1 shown in FIG. 1 controls, for example, an engine 3 of an automobile. ECU is an abbreviation for "Electronic Control Unit." The ECU 1 includes a microcomputer 5 as a control unit that performs processing for controlling the engine 3.

マイコン５は、ＣＰＵ７と、ＣＰＵ７により実行されるプログラムが格納されたＲＯＭ１１と、ＣＰＵ７によって演算される対象のデータや演算結果等が記憶されるＲＡＭ１３と、内部バス１４と、を備える。尚、ＣＰＵ７は、１つに限らず、複数備えられても良い。 The microcomputer 5 includes a CPU 7, a ROM 11 in which programs to be executed by the CPU 7 are stored, a RAM 13 in which data to be calculated by the CPU 7, calculation results, etc. are stored, and an internal bus 14. Note that the number of CPUs 7 is not limited to one, and a plurality of CPUs may be provided.

更に、マイコン５は、１つ以上のアナログ信号をＡＤ変換（即ち、アナログ／デジタル変換）するＡＤ変換部１５と、プログラムによって指定されたデータのＲＡＭ１３への転送を行うＤＭＡコントローラ（以下、ＤＭＡＣ）１７と、タイマ部１９と、を備える。ＤＭＡは、「Direct Memory Access」の略である。 Furthermore, the microcomputer 5 includes an AD converter 15 that performs AD conversion (i.e., analog/digital conversion) of one or more analog signals, and a DMA controller (hereinafter referred to as DMAC) that transfers data specified by the program to the RAM 13. 17 and a timer section 19. DMA is an abbreviation for "Direct Memory Access."

制御対象としてのエンジン３に備えられた複数の各気筒３１には、筒内圧力に応じた電圧となる筒内圧信号を出力する圧力センサ３３がそれぞれ設けられている。
マイコン５には、ＡＤ変換対象のアナログ信号として、各圧力センサ３３からの筒内圧信号が入力される。そして、マイコン５に入力される筒内圧信号のそれぞれは、ＡＤ変換部１５によってＡＤ変換される。以下では、説明を簡略化するため、ＡＤ変換されるアナログ信号が１つの筒内圧信号である、として説明する。 Each of the plurality of cylinders 31 provided in the engine 3 as a control target is provided with a pressure sensor 33 that outputs an in-cylinder pressure signal having a voltage corresponding to the in-cylinder pressure.
In-cylinder pressure signals from each pressure sensor 33 are input to the microcomputer 5 as analog signals to be subjected to AD conversion. Each of the cylinder pressure signals input to the microcomputer 5 is AD converted by the AD converter 15. In the following, to simplify the explanation, it will be explained on the assumption that the analog signal to be AD converted is one cylinder pressure signal.

マイコン５において、ＡＤ変換部１５による筒内圧信号のＡＤ変換が完了すると、ＡＤ変換部１５からＤＭＡＣ１７に、ＡＤ値のＤＭＡ転送要求が出力される。ＡＤ値とは、ＡＤ変換の結果であり、即ち、ＡＤ変換された後のデジタルデータのことである。ＡＤ値のＤＭＡ転送要求は、ＡＤ変換部１５とは別の要求発生部から出力されても良い。 In the microcomputer 5, when the AD conversion section 15 completes the AD conversion of the in-cylinder pressure signal, the AD conversion section 15 outputs a DMA transfer request for the AD value to the DMAC 17. The AD value is the result of AD conversion, that is, digital data after AD conversion. The DMA transfer request for the AD value may be output from a request generation unit different from the AD conversion unit 15.

ＤＭＡＣ１７は、ＡＤ値のＤＭＡ転送要求を受けると、ＡＤ変換部１５からＲＡＭ１３へＡＤ値を転送（即ち、ＤＭＡ転送）する。
そして、ＤＭＡ転送によりＲＡＭ１３に格納されたＡＤ値は、ＣＰＵ７が後述の周期タスクを実行することにより、エンジン３の制御に用いられる。つまり、後述の周期タスクには、筒内圧信号のＡＤ値をＲＡＭ１３から読み出して当該ＡＤ値をエンジン３の制御のために使用する処理（以下、ＡＤ値使用処理）が含まれている。ＡＤ値使用処理としては、例えば、筒内圧信号のＡＤ値（即ち、筒内圧検出値）に基づいて燃料噴射量を演算する処理がある。 Upon receiving the DMA transfer request for the AD value, the DMAC 17 transfers the AD value from the AD conversion unit 15 to the RAM 13 (ie, DMA transfer).
The AD value stored in the RAM 13 by DMA transfer is used to control the engine 3 by the CPU 7 executing a periodic task to be described later. That is, the periodic task described below includes a process of reading the AD value of the cylinder pressure signal from the RAM 13 and using the AD value for controlling the engine 3 (hereinafter referred to as AD value use process). The AD value usage process includes, for example, a process of calculating the fuel injection amount based on the AD value of the cylinder pressure signal (that is, the detected cylinder pressure value).

タイマ部１９は、少なくとも２つのタイマ２１，２２を備える。
各タイマ２１、２２は、マイコン５の内部クロックでカウントアップされるタイマカウンタと、コンペアレジスタとを備える。そして、各タイマ２１，２２は、タイマカウンタの値が、コンペアレジスタに予め設定されている値（即ち、比較値）と同じになると、トリガ信号を発生させる（即ち、出力する）と共に、その時点でタイマカウンタの値が０に戻るように構成されている。 The timer section 19 includes at least two timers 21 and 22.
Each of the timers 21 and 22 includes a timer counter that counts up using the internal clock of the microcomputer 5 and a compare register. Each of the timers 21 and 22 generates (i.e., outputs) a trigger signal when the value of the timer counter becomes the same as the value preset in the compare register (i.e., the comparison value), and at the same time The timer counter is configured so that the value of the timer counter returns to 0.

このため、例えば、タイマ２１からは、当該タイマ２１を構成するタイマカウンタの値が当該タイマ２１を構成するコンペアレジスタ内の比較値と一致する毎であって、「比較値×内部クロックの１周期時間」の一定時間毎に、トリガ信号が出力される。タイマ２２についても同様である。尚、以下の説明において、タイマ２１，２２が満了するとは、タイマカウンタの値がコンペアレジスタ内の比較値と一致した、ということを意味する。 Therefore, for example, every time the value of the timer counter constituting the timer 21 matches the comparison value in the compare register constituting the timer 21, the timer 21 outputs the following information: A trigger signal is output at fixed intervals of "time". The same applies to the timer 22. In the following explanation, expiration of the timers 21 and 22 means that the value of the timer counter matches the comparison value in the compare register.

タイマ２１によって発生されるトリガ信号は、ＡＤ変換部１５にＡＤ変換を開始させるためのトリガ信号として使用される。また、タイマ２２によって発生されるトリガ信号は、周期タスクを起動するためのトリガ信号として使用される。 The trigger signal generated by the timer 21 is used as a trigger signal for causing the AD converter 15 to start AD conversion. Further, the trigger signal generated by the timer 22 is used as a trigger signal for starting a periodic task.

以下では、タイマ２１，２２を特に区別して呼称する場合には、タイマ２１を、ＡＤ変換開始タイマ２１と言い、タイマ２２を、周期タスク起動タイマ２２と言う。また、ＡＤ変換開始タイマ２１によって発生されるトリガ信号を、第１のトリガ信号とも言い、周期タスク起動タイマ２２によって発生されるトリガ信号を、第２のトリガ信号とも言う。 In the following, when the timers 21 and 22 are to be particularly distinguished from each other, the timer 21 will be referred to as the AD conversion start timer 21, and the timer 22 will be referred to as the periodic task activation timer 22. Furthermore, the trigger signal generated by the AD conversion start timer 21 is also referred to as a first trigger signal, and the trigger signal generated by the periodic task activation timer 22 is also referred to as a second trigger signal.

ここで、図４に示すように、第１のトリガ信号と第２のトリガ信号とで、発生する周期は同じ一定時間Ｔｃに設定されるが、第２のトリガ信号は、第１のトリガ信号の発生タイミングから所定時間Ｔｓだけずれて発生される。尚、図４において、「ＡＤ変換開始タイマ」は、ＡＤ変換開始タイマ２１を構成するタイマカウンタの値を表している。同様に、「周期タスク起動タイマ」は、周期タスク起動タイマ２２を構成するタイマカウンタの値を表している。 Here, as shown in FIG. 4, the generation period of the first trigger signal and the second trigger signal is set to the same constant time Tc, but the second trigger signal is different from the first trigger signal. is generated with a predetermined time Ts shift from the generation timing of . In addition, in FIG. 4, "AD conversion start timer" represents the value of a timer counter that constitutes the AD conversion start timer 21. Similarly, “periodic task activation timer” represents the value of a timer counter that constitutes the periodic task activation timer 22.

具体的には、マイコン５の動作開始時に実行される初期設定処理により、ＡＤ変換開始タイマ２１を構成するコンペアレジスタと、周期タスク起動タイマ２２を構成するコンペアレジスタとのそれぞれには、比較値として、一定時間Ｔｃに相当する同じ値が設定（即ち、セット）される。一定時間Ｔｃに相当する値とは、一定時間Ｔｃを内部クロックの１周期時間で割った値である。 Specifically, by the initial setting process executed when the microcomputer 5 starts operating, a comparison value is stored in each of the compare registers that make up the AD conversion start timer 21 and the compare registers that make up the periodic task start timer 22. , the same value corresponding to the constant time Tc is set (that is, set). The value corresponding to the constant time Tc is the value obtained by dividing the constant time Tc by one cycle time of the internal clock.

そして、上記初期設定処理により、周期タスク起動タイマ２２を構成するタイマカウンタには、初期値として例えば０が設定されるが、ＡＤ変換開始タイマ２１を構成するタイマカウンタには、初期値として、所定時間Ｔｓに相当する値が設定される。つまり、第１のトリガ信号が第２のトリガ信号よりも所定時間Ｔｓだけ先に発生するように、ＡＤ変換開始タイマ２１を構成するタイマカウンタの値にはオフセットが付けられる。そして、このような初期設定が終了すると、両タイマ２１，２２がスタートされる。即ち、両タイマ２１，２２におけるタイマカウンタのカウントアップが開始される。 Through the above initial setting process, the timer counter constituting the periodic task activation timer 22 is set to, for example, 0 as an initial value, but the timer counter constituting the AD conversion start timer 21 is set to a predetermined initial value. A value corresponding to time Ts is set. That is, an offset is added to the value of the timer counter constituting the AD conversion start timer 21 so that the first trigger signal is generated a predetermined time Ts earlier than the second trigger signal. When such initial settings are completed, both timers 21 and 22 are started. That is, the timer counters of both timers 21 and 22 start counting up.

また、タイマ部１９には、フリーランニングカウンタ（以下、ＦＲＣ）３０も備えられている。ＦＲＣ３０も、マイコン５の内部クロックでカウントアップされるカウンタである。そして、ＦＲＣ３０の値（以下、ＦＲＣ値）は、所定の上限値になると０に戻る（即ち、ラップラウンドする）ようになっている。ＦＲＣ値は、マイコン５において時刻の値として使用される。 The timer section 19 also includes a free running counter (hereinafter referred to as FRC) 30. The FRC 30 is also a counter that is counted up using the internal clock of the microcomputer 5. The value of FRC30 (hereinafter referred to as FRC value) returns to 0 (that is, wraps around) when it reaches a predetermined upper limit value. The FRC value is used as a time value in the microcomputer 5.

［２．基本動作の説明］
図４に示すように、時刻ｔ１にて、ＡＤ変換開始タイマ２１が満了したとする。すると、第１のトリガ信号が発生して、ＡＤ変換部１５が筒内圧信号のＡＤ変換を開始する。そして、ＡＤ変換が完了すると、ＤＭＡＣ１７にＡＤ値のＤＭＡ転送要求が出力されて、ＤＭＡＣ１７によるＡＤ値のＲＡＭ１３へのＤＭＡ転送が開始される。このＤＭＡ転送が完了することにより、ＡＤ値がＲＡＭ１３に格納される。図４の例では、時刻ｔ２でＡＤ値のＤＭＡ転送が完了している。 [2. Explanation of basic operations]
As shown in FIG. 4, it is assumed that the AD conversion start timer 21 expires at time t1. Then, a first trigger signal is generated, and the AD conversion section 15 starts AD conversion of the cylinder pressure signal. When the AD conversion is completed, a DMA transfer request for the AD value is output to the DMAC 17, and the DMAC 17 starts DMA transfer of the AD value to the RAM 13. When this DMA transfer is completed, the AD value is stored in the RAM 13. In the example of FIG. 4, the DMA transfer of the AD value is completed at time t2.

また、第１のトリガ信号が発生してから所定時間Ｔｓが経過した時刻ｔ３になると、周期タスク起動タイマ２２が満了して、第２のトリガ信号が発生し、周期タスクが起動する。つまり、ＣＰＵ７が周期タスクの実行を開始する。そして、この周期タスクのなかで、前述のＡＤ値使用処理が行われる。 Further, at time t3, when a predetermined time Ts has elapsed since the first trigger signal was generated, the periodic task activation timer 22 expires, a second trigger signal is generated, and the periodic task is activated. That is, the CPU 7 starts executing the periodic task. Then, in this periodic task, the above-mentioned AD value usage process is performed.

ここで、ＡＤ値使用処理にて最新のＡＤ変換によるＡＤ値が使用されるようにするためには、周期タスクが起動される前に、直前に発生した第１のトリガ信号に伴うＡＤ変換によるＡＤ値のＲＡＭ１３への格納（即ち、ＤＭＡ転送）が完了していることが望ましい。 Here, in order to use the latest AD value resulting from AD conversion in the AD value usage process, before the periodic task is activated, It is desirable that the storage of the AD value in the RAM 13 (ie, DMA transfer) is completed.

このため、上記所定時間Ｔｓは、第１及び第２のトリガ信号の発生周期である一定時間Ｔｃよりも短いが、少なくとも、ＡＤ変換とＡＤ値のＲＡＭ１３への格納とに要するトータルの最小時間Ｔｍｉｎよりは長い時間に設定されている。実際には、所定時間Ｔｓは、上記最小時間Ｔｍｉｎに所定のマージン時間を加えた時間に設定されている。 Therefore, although the predetermined time Ts is shorter than the fixed time Tc which is the generation cycle of the first and second trigger signals, it is at least the total minimum time Tmin required for AD conversion and storage of the AD value in the RAM 13. It is set for a longer time. Actually, the predetermined time Ts is set to the minimum time Tmin plus a predetermined margin time.

よって、例えば優先度が高い別の信号のＡＤ変換が実施されることで、筒内圧信号のＡＤ変換が長い時間待たされたり、内部バス１４の混雑によりＡＤ値のＤＭＡ転送が長い時間待たされたりしなければ、周期タスクの起動前にＡＤ値のＲＡＭ１３への格納は完了する。 Therefore, for example, AD conversion of a cylinder pressure signal may be made to wait for a long time due to AD conversion of another signal with a higher priority, or DMA transfer of an AD value may be made to wait for a long time due to congestion of the internal bus 14. Otherwise, the storage of the AD value in the RAM 13 will be completed before the periodic task is activated.

そして、時刻ｔ１から一定時間Ｔｃが経過した時刻ｔ４になると、再びＡＤ変換開始タイマ２１が満了して第１のトリガ信号が発生し、筒内圧信号のＡＤ変換と、ＡＤ値のＲＡＭ１３へのＤＭＡ転送とが順次実施される。図４の例では、時刻ｔ５でＡＤ値のＤＭＡ転送が完了している。 Then, at time t4, when a certain period of time Tc has elapsed from time t1, the AD conversion start timer 21 expires again and the first trigger signal is generated, and AD conversion of the cylinder pressure signal and DMA of the AD value to the RAM 13 Transfer is performed sequentially. In the example of FIG. 4, the DMA transfer of the AD value is completed at time t5.

また、時刻ｔ２から一定時間Ｔｃが経過した時刻ｔ６になると、再び周期タスク起動タイマ２２が満了して第２のトリガ信号が発生し、周期タスクが起動される。そして、この回の周期タスクでは、最新のＡＤ変換によるＡＤ値、即ち、直前に発生した第１のトリガ信号に伴うＡＤ変換によるＡＤ値が、使用されることになる。 Further, at time t6, when a certain period of time Tc has elapsed from time t2, the periodic task activation timer 22 expires again, a second trigger signal is generated, and the periodic task is activated. Then, in this periodic task, the AD value obtained by the latest AD conversion, that is, the AD value obtained by AD conversion accompanying the first trigger signal generated immediately before is used.

［３．処理］
次に、マイコン５において第１のトリガ信号が発生する毎に行われる動作及び処理について、図２のフローチャートを用いて説明する。また、マイコン５において第２のトリガ信号が発生する毎に行われる動作及び処理について、図３のフローチャートを用いて説明する。尚、図２において、Ｓ１１０～Ｓ１７０は、ＡＤ変換開始タイマ２１、ＡＤ変換部１５及びＤＭＡＣ１７によって行われる動作であり、Ｓ２１０～Ｓ２５０は、ＣＰＵ７がプログラムを実行することで行われる処理である。また、図３において、Ｓ３１０～Ｓ３３０は、周期タスク起動タイマ２２及びＤＭＡＣ１７によって行われる動作であり、Ｓ４１０～Ｓ４９０は、ＣＰＵ７がプログラムを実行することで行われる処理である。 [3. process]
Next, the operation and processing performed each time the first trigger signal is generated in the microcomputer 5 will be explained using the flowchart of FIG. Further, the operation and processing performed each time the second trigger signal is generated in the microcomputer 5 will be explained using the flowchart of FIG. 3. In FIG. 2, S110 to S170 are operations performed by the AD conversion start timer 21, AD conversion unit 15, and DMAC 17, and S210 to S250 are processes performed by the CPU 7 executing a program. Further, in FIG. 3, S310 to S330 are operations performed by the periodic task activation timer 22 and DMAC 17, and S410 to S490 are processes performed by the CPU 7 executing a program.

図２において、Ｓ１１０に示すように、ＡＤ変換開始タイマ２１が満了して第１のトリガ信号が発生すると、Ｓ１２０に示すように、ＡＤ変換部１５が筒内圧信号のＡＤ変換を実施する。そして、Ｓ１３０に示すように、ＡＤ変換が完了すると、ＤＭＡＣ１７にＡＤ値のＤＭＡ転送要求が出力される。このため、Ｓ１４０に示すように、ＤＭＡＣ１７が、ＡＤ変換部１５からＲＡＭ１３へのＡＤ値のＤＭＡ転送を実施する。 In FIG. 2, when the AD conversion start timer 21 expires and the first trigger signal is generated, as shown in S110, the AD converter 15 performs AD conversion of the cylinder pressure signal, as shown in S120. Then, as shown in S130, when the AD conversion is completed, a DMA transfer request for the AD value is output to the DMAC 17. Therefore, as shown in S140, the DMAC 17 performs DMA transfer of the AD value from the AD conversion unit 15 to the RAM 13.

そして、Ｓ１５０に示すように、ＡＤ値のＤＭＡ転送が完了すると、即ち、ＡＤ値のＲＡＭ１３への格納が完了すると、ＤＭＡＣ１７にＦＲＣ値のＤＭＡ転送要求が出力される。このため、Ｓ１６０に示すように、ＤＭＡＣ１７が、ＦＲＣ３０からＲＡＭ１３へのＦＲＣ値のＤＭＡ転送を実施する。尚、ＦＲＣ値のＤＭＡ転送要求は、例えばマイコン５における図示省略の要求発生部から出力されて良い。 Then, as shown in S150, when the DMA transfer of the AD value is completed, that is, when the storage of the AD value in the RAM 13 is completed, a DMA transfer request of the FRC value is output to the DMAC 17. Therefore, as shown in S160, the DMAC 17 performs DMA transfer of the FRC value from the FRC 30 to the RAM 13. Note that the DMA transfer request for the FRC value may be output from, for example, a request generating section (not shown) in the microcomputer 5.

このＳ１６０でのＤＭＡ転送によって、ＲＡＭ１３には、現在のＦＲＣ値が、ＡＤ値のＲＡＭ１３への格納が完了した時刻（以下、ＡＤ値格納完了時刻）として、記憶される。以下では、ＡＤ値格納完了時刻としてのＦＲＣ値のことを、単に、ＡＤ値格納完了時刻という。 Through this DMA transfer in S160, the current FRC value is stored in the RAM 13 as the time when the storage of the AD value in the RAM 13 is completed (hereinafter referred to as AD value storage completion time). Hereinafter, the FRC value as the AD value storage completion time will simply be referred to as the AD value storage completion time.

また、ＲＡＭ１３には、ＡＤ値格納完了時刻の最新値と、当該最新値よりも１つ前の値である前回値とが、少なくとも格納される。図４に示すように、ＲＡＭ１３には、ＡＤ値格納完了時刻を記憶するための複数の領域ＲＡＭ_ＡＤ[i]が用意されている。[]内の「i」は、順番を表す。例えば、今回の（即ち、最新の）ＡＤ値格納完了時刻がｎ番目であるとすると、このｎ番目のＡＤ値格納完了時刻である「ＤＡn」は、領域ＲＡＭ_ＡＤ[n]に記憶される。また、前回のＡＤ値格納完了時刻である「ＤＡn-1」は、領域ＲＡＭ_ＡＤ[n-1]に記憶されていることになる。 Further, the RAM 13 stores at least the latest value of the AD value storage completion time and the previous value that is one value before the latest value. As shown in FIG. 4, the RAM 13 is provided with a plurality of areas RAM_AD[i] for storing AD value storage completion times. "i" in [] represents the order. For example, if the current (that is, the latest) AD value storage completion time is the nth AD value storage completion time, "DAn", which is the nth AD value storage completion time, is stored in the area RAM_AD[n]. Moreover, "DAn-1" which is the previous AD value storage completion time is stored in the area RAM_AD[n-1].

そして、Ｓ１７０に示すように、ＦＲＣ値のＤＭＡ転送が完了すると、即ち、ＡＤ値格納完了時刻の記憶が完了すると、例えばマイコン５における上記要求発生部により割り込み要求が発生する。すると、ＣＰＵ７が、Ｓ２１０～Ｓ２４０の処理を、例えば割り込み処理として実行する。 Then, as shown in S170, when the DMA transfer of the FRC value is completed, that is, when the storage of the AD value storage completion time is completed, an interrupt request is generated by the request generating section in the microcomputer 5, for example. Then, the CPU 7 executes the processes of S210 to S240 as, for example, interrupt processing.

ここで一旦、図３に基づく説明に移る。
図３において、Ｓ３１０に示すように、周期タスク起動タイマ２２が満了して第２のトリガ信号が発生すると、周期タスクが起動されると共に、ＤＭＡＣ１７にＦＲＣ値のＤＭＡ転送要求が出力される。このため、Ｓ３２０に示すように、ＤＭＡＣ１７が、ＦＲＣ３０からＲＡＭ１３へのＦＲＣ値のＤＭＡ転送を実施する。 The explanation will now turn to the explanation based on FIG. 3.
In FIG. 3, when the periodic task activation timer 22 expires and the second trigger signal is generated, as shown in S310 in FIG. 3, the periodic task is activated and a DMA transfer request of the FRC value is output to the DMAC 17. Therefore, as shown in S320, the DMAC 17 performs DMA transfer of the FRC value from the FRC 30 to the RAM 13.

このＳ３２０でのＤＭＡ転送によって、ＲＡＭ１３には、現在のＦＲＣ値が、周期タスクの起動時刻（以下、周期タスク起動時刻）として記憶される。この周期タスク起動時刻は、第２のトリガ信号が発生した時刻でもある。以下では、周期タスク起動時刻としてのＦＲＣ値のことを、単に、周期タスク起動時刻という。 Through this DMA transfer in S320, the current FRC value is stored in the RAM 13 as the periodic task activation time (hereinafter referred to as periodic task activation time). This periodic task activation time is also the time when the second trigger signal is generated. Hereinafter, the FRC value as the periodic task activation time will simply be referred to as the periodic task activation time.

また、ＲＡＭ１３には、周期タスク起動時刻の最新値と、当該最新値よりも１つ前の値である前回値とが、少なくとも格納される。図４に示すように、ＲＡＭ１３には、周期タスク起動時刻を記憶するための複数の領域ＲＡＭ_ＴＡＳＫ[i]が用意されている。[]内の「i」は、順番を表す。例えば、今回の（即ち、最新の）周期タスク起動時刻がｎ番目であるとすると、このｎ番目の周期タスク起動時刻である「ＤＴn」は、領域ＲＡＭ_ＴＡＳＫ[n]に記憶される。また、前回の周期タスク起動時刻である「ＤＴn-1」は、領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されていることになる。 Further, the RAM 13 stores at least the latest value of the periodic task activation time and the previous value that is one value before the latest value. As shown in FIG. 4, the RAM 13 includes a plurality of areas RAM_TASK[i] for storing periodic task activation times. "i" in [] represents the order. For example, if the current (that is, the latest) periodic task activation time is the nth periodic task activation time, "DTn", which is the nth periodic task activation time, is stored in the area RAM_TASK[n]. Furthermore, "DTn-1", which is the previous periodic task activation time, is stored in the area RAM_TASK[n-1].

そして、Ｓ３３０に示すように、ＦＲＣ値のＤＭＡ転送が完了すると、即ち、周期タスク起動時刻の記憶が完了すると、例えばマイコン５における上記要求発生部により割り込み要求が発生する。すると、ＣＰＵ７が、Ｓ４１０～Ｓ４９０の処理を、例えば割り込み処理として実行する。このため、周期タスクは、第２のトリガ信号の発生によって起動されるが、当該周期タスクの大部分又は全部は、図３におけるＳ４１０～Ｓ４９０の処理の後に実行される。尚、Ｓ４１０～Ｓ４９０の処理と周期タスクとが、例えばマルチタスクのかたちで並行して実行されても良い。 Then, as shown in S330, when the DMA transfer of the FRC value is completed, that is, when the storage of the periodic task activation time is completed, the request generating section in the microcomputer 5, for example, generates an interrupt request. Then, the CPU 7 executes the processes from S410 to S490 as, for example, interrupt processing. Therefore, although the periodic task is activated by the generation of the second trigger signal, most or all of the periodic task is executed after the processing of S410 to S490 in FIG. 3. Note that the processes of S410 to S490 and the periodic task may be executed in parallel, for example, in the form of a multitask.

ここで、図２に基づく説明に戻る。
図２に示すように、ＣＰＵ７は、第１のトリガ信号の発生に伴って行うＳ２１０～Ｓ２４０の処理のうち、ＡＤ値格納完了時刻の記憶が完了した後のＳ２１０では、ＲＡＭ１３から、周期タスク起動時刻の最新値である「ＤＴn」を読み出して取得する。更に、ＲＡＭ１３から、周期タスク起動時刻の前回値である「ＤＴn-1」を読み出して取得する。尚、周期タスク起動時刻は、前述した図３のＳ３２０のＤＭＡ転送動作によってＲＡＭ１３に記憶されている。 Here, we return to the explanation based on FIG. 2.
As shown in FIG. 2, among the processes S210 to S240 performed in response to the generation of the first trigger signal, in S210 after the storage of the AD value storage completion time is completed, the CPU 7 starts the periodic task from the RAM 13. The latest time value "DTn" is read and obtained. Further, "DTn-1", which is the previous value of the periodic task activation time, is read out from the RAM 13 and obtained. Note that the periodic task activation time is stored in the RAM 13 by the DMA transfer operation in S320 of FIG. 3 described above.

ＣＰＵ７は、次のＳ２２０にて、Ｓ２１０で取得した「ＤＴn」と「ＤＴn-1」との差である「ＤＴn－ＤＴn-1」が、正常範囲内か否かを判定する。「ＤＴn－ＤＴn-1」は、周期タスクの起動周期の測定値に該当する。正常範囲は、周期タスクの起動周期の正常範囲であり、一定時間Ｔｃの設計上で設定された正常範囲である。例えば、正常範囲は、一定時間Ｔｃの標準値の±１０μｓに設定されて良い。 In the next step S220, the CPU 7 determines whether "DTn-DTn-1", which is the difference between "DTn" and "DTn-1" obtained in S210, is within the normal range. "DTn-DTn-1" corresponds to the measured value of the activation cycle of the periodic task. The normal range is the normal range of the activation period of the periodic task, and is the normal range set in the design of the constant time Tc. For example, the normal range may be set to ±10 μs of the standard value of the constant time Tc.

例えば、図４における時刻ｔ７でＡＤ値のＤＭＡ転送が完了した後のＳ２１０では、図４における領域ＲＡＭ_ＴＡＳＫ[n]に記憶されている値（即ち、0x00001F45）が、周期タスク起動時刻の最新値「ＤＴn」として読み出される。また、図４における領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されている値（即ち、0x00000FA5）が、周期タスク起動時刻の前回値「ＤＴn-1」として読み出される。そして、この回のＳ２２０では、「0x00001F45－0x00000FA5」である「0xFA0」が、正常範囲内か否かが判定されることになる。尚、「0x…」は、ヘキサ表示の数値である。 For example, in S210 after the DMA transfer of the AD value is completed at time t7 in FIG. 4, the value (i.e., 0x00001F45) stored in the area RAM_TASK[n] in FIG. DTn". Further, the value stored in the area RAM_TASK[n-1] in FIG. 4 (ie, 0x00000FA5) is read out as the previous value "DTn-1" of the periodic task activation time. Then, in S220 this time, it is determined whether "0xFA0", which is "0x00001F45-0x00000FA5", is within the normal range. Note that "0x..." is a numerical value expressed in hex.

ＣＰＵ７は、Ｓ２２０にて、「ＤＴn－ＤＴn-1」が正常範囲内であると判定した場合には、そのまま図２の処理を終了するが、「ＤＴn－ＤＴn-1」が正常範囲内ではないと判定した場合には、Ｓ２３０に進む。 If the CPU 7 determines in S220 that "DTn-DTn-1" is within the normal range, it directly ends the process of FIG. 2, but if "DTn-DTn-1" is not within the normal range. If it is determined that this is the case, the process advances to S230.

ＣＰＵ７は、Ｓ２３０では、「ＤＴn－ＤＴn-1」が正常範囲よりも大きいか否かを判定し、「ＤＴn－ＤＴn-1」が正常範囲よりも大きいと判定した場合、即ち、周期タスクの実際の起動周期が正常範囲よりも長かった場合には、Ｓ２５０に進む。そして、このＳ２５０にて、周期タスクを起動し、その後、Ｓ２４０に進む。尚、Ｓ２５０で起動された周期タスクは、例えば当該図２の処理が終了してから開始される。そして、Ｓ２５０で周期タスクが起動されることにより、周期タスクの実行回数が少なくなってしまうこと（即ち、タスク抜け）を抑制することができる。 In S230, the CPU 7 determines whether "DTn-DTn-1" is larger than the normal range, and if it is determined that "DTn-DTn-1" is larger than the normal range, that is, the actual periodic task is If the activation cycle is longer than the normal range, the process advances to S250. Then, in S250, a periodic task is started, and then the process proceeds to S240. Note that the periodic task started in S250 is started, for example, after the process in FIG. 2 is finished. By activating the periodic task in S250, it is possible to prevent the number of executions of the periodic task from decreasing (that is, task omission).

また、ＣＰＵ７は、Ｓ２３０にて、「ＤＴn－ＤＴn-1」が正常範囲よりも大きくないと判定した場合、即ち、周期タスクの実際の起動周期が正常範囲よりも短かった場合には、そのままＳ２４０に進む。 Further, if the CPU 7 determines in S230 that "DTn-DTn-1" is not larger than the normal range, that is, if the actual activation cycle of the periodic task is shorter than the normal range, the CPU 7 directly proceeds to S240. Proceed to.

そして、ＣＰＵ７は、Ｓ２４０では、第２のトリガ信号が、一定時間Ｔｃ毎に、且つ、第１のトリガ信号の発生タイミングから所定時間Ｔｓ後に発生するように、周期タスク起動タイマ２２を再スタートさせる。具体的には、周期タスク起動タイマ２２を構成するコンペアレジスタに、一定時間Ｔｃに相当する値を再セットする。更に、周期タスク起動タイマ２２を構成するタイマカウンタには、第１のトリガ信号の今回の発生タイミングから所定時間Ｔｓ後に当該タイマ２２が満了するようになる値をプリセットして、当該タイマカウンタのカウントアップをスタートさせる。尚、他の例として、Ｓ２４０では、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。 Then, in S240, the CPU 7 restarts the periodic task activation timer 22 so that the second trigger signal is generated every predetermined time Tc and after a predetermined time Ts from the generation timing of the first trigger signal. . Specifically, a value corresponding to a certain period of time Tc is reset in the compare register that constitutes the periodic task activation timer 22. Further, the timer counter constituting the periodic task activation timer 22 is preset with a value that causes the timer 22 to expire after a predetermined time Ts from the current generation timing of the first trigger signal, and the timer counter is set to a value such that the timer 22 expires after a predetermined time Ts from the current generation timing of the first trigger signal. Start up. As another example, in S240, the same settings as those performed in the above-mentioned initial setting process are performed for both the AD conversion start timer 21 and the periodic task start timer 22, and both the timers 21 and 22 are set. may be restarted.

そして、ＣＰＵ７は、このＳ２４０の処理を行った後、当該図２の処理を終了する。
一方、図３に示すように、ＣＰＵ７は、第２のトリガ信号の発生に伴って行うＳ４１０～Ｓ４９０の処理のうち、周期タスク起動時刻の記憶が完了した後のＳ４１０では、ＲＡＭ１３から、ＡＤ値格納完了時刻の最新値である「ＤＡn」を読み出して取得する。更に、ＲＡＭ１３から、ＡＤ値格納完了時刻の前回値である「ＤＡn-1」を読み出して取得する。尚、ＡＤ値格納完了時刻は、前述した図２のＳ１６０のＤＭＡ転送動作によってＲＡＭ１３に記憶されている。 After performing the process of S240, the CPU 7 ends the process of FIG.
On the other hand, as shown in FIG. 3, among the processes from S410 to S490 performed in response to the generation of the second trigger signal, in S410 after the storage of the periodic task start time is completed, the CPU 7 retrieves the AD value from the RAM 13. The latest value of the storage completion time "DAn" is read and obtained. Furthermore, "DAn-1", which is the previous value of the AD value storage completion time, is read out from the RAM 13 and obtained. Note that the AD value storage completion time is stored in the RAM 13 by the DMA transfer operation in S160 of FIG. 2 described above.

ＣＰＵ７は、次のＳ４２０にて、Ｓ４１０で取得した「ＤＡn」と「ＤＡn-1」との差である「ＤＡn－ＤＡn-1」が、正常範囲内か否かを判定する。「ＤＡn－ＤＡn-1」は、ＡＤ値の格納周期の測定値に該当する。この正常範囲は、ＡＤ値の格納周期の正常範囲であり、周期タスクの起動周期の正常範囲と同じ値に設定されても良いし、異なる値に設定されても良い。 In the next step S420, the CPU 7 determines whether "DAn-DAn-1", which is the difference between "DAn" and "DAn-1" obtained in S410, is within the normal range. "DAn-DAn-1" corresponds to the measured value of the storage cycle of the AD value. This normal range is the normal range of the storage cycle of the AD value, and may be set to the same value as the normal range of the activation cycle of the periodic task, or may be set to a different value.

例えば、図４における時刻ｔ６で第２のトリガ信号が発生して、周期タスク起動時刻の記憶が完了した後のＳ４１０では、図４における領域ＲＡＭ_ＡＤ[n]に記憶されている値（即ち、0x00001F40）が、ＡＤ値格納完了時刻の最新値「ＤＡn」として読み出される。また、図４における領域ＲＡＭ_ＡＤ[n-1]に記憶されている値（即ち、0x00000FA0）が、ＡＤ値格納完了時刻の前回値「ＤＡn-1」として読み出される。そして、この回のＳ４２０では、「0x00001F40－0x00000FA0」である「0xFA0」が、正常範囲内か否かが判定されることになる。 For example, in S410 after the second trigger signal is generated at time t6 in FIG. 4 and storage of the periodic task start time is completed, the value stored in the area RAM_AD[n] in FIG. 4 (i.e., 0x00001F40 ) is read out as the latest value "DAn" of the AD value storage completion time. Further, the value stored in the area RAM_AD[n-1] in FIG. 4 (ie, 0x00000FA0) is read out as the previous value "DAn-1" of the AD value storage completion time. Then, in S420 this time, it is determined whether "0xFA0", which is "0x00001F40-0x00000FA0", is within the normal range.

ＣＰＵ７は、Ｓ４２０にて、「ＤＡn－ＤＡn-1」が正常範囲内ではないと判定した場合には、Ｓ４３０に進む。
ＣＰＵ７は、Ｓ４３０では、「ＤＡn－ＤＡn-1」が正常範囲よりも大きいか否かを判定し、「ＤＡn－ＤＡn-1」が正常範囲よりも大きいと判定した場合、即ち、ＡＤ値の実際の格納周期が正常範囲よりも長かった場合には、Ｓ４５０に進む。そして、このＳ４５０にて、ＡＤ変換部１５に筒内圧信号のＡＤ変換を即座に開始させ、その後、Ｓ４４０に進む。Ｓ４５０でＡＤ変換が開始されることにより、今回の周期タスクにて、より直前のＡＤ値を使用することができる可能性を高めることができる。 If the CPU 7 determines in S420 that "DAn-DAn-1" is not within the normal range, the CPU 7 proceeds to S430.
In S430, the CPU 7 determines whether "DAn-DAn-1" is larger than the normal range, and if it is determined that "DAn-DAn-1" is larger than the normal range, that is, the actual AD value If the storage cycle of is longer than the normal range, the process advances to S450. Then, in S450, the AD conversion unit 15 immediately starts AD conversion of the in-cylinder pressure signal, and then the process proceeds to S440. By starting AD conversion in S450, it is possible to increase the possibility that the most recent AD value can be used in the current periodic task.

また、ＣＰＵ７は、Ｓ４３０にて、「ＤＡn－ＤＡn-1」が正常範囲よりも大きくないと判定した場合、即ち、ＡＤ値の実際の格納周期が正常範囲よりも短かった場合には、そのままＳ４４０に進む。 Further, if the CPU 7 determines in S430 that "DAn-DAn-1" is not larger than the normal range, that is, if the actual storage cycle of the AD value is shorter than the normal range, the CPU 7 directly proceeds to S440. Proceed to.

そして、ＣＰＵ７は、Ｓ４４０では、第１のトリガ信号が、一定時間Ｔｃ毎に、且つ、第２のトリガ信号の発生タイミングから「Ｔｃ－Ｔｓ」の時間後に発生するように、ＡＤ変換開始タイマ２１を再スタートさせる。具体的には、ＡＤ変換開始タイマ２１を構成するコンペアレジスタに、一定時間Ｔｃに相当する値を再セットする。更に、ＡＤ変換開始タイマ２１を構成するタイマカウンタには、第２のトリガ信号の今回の発生タイミングから「Ｔｃ－Ｔｓ」後に当該タイマ２１が満了するようになる値をプリセットして、当該タイマカウンタのカウントアップをスタートさせる。尚、他の例として、Ｓ４４０では、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。 Then, in S440, the CPU 7 sets the AD conversion start timer 21 so that the first trigger signal is generated every fixed time Tc and after a time period of "Tc-Ts" from the generation timing of the second trigger signal. restart. Specifically, a value corresponding to a certain period of time Tc is reset in the compare register constituting the AD conversion start timer 21. Further, the timer counter constituting the AD conversion start timer 21 is preset with a value that causes the timer 21 to expire after "Tc-Ts" from the current generation timing of the second trigger signal. starts counting up. As another example, in S440, the same settings as those performed in the above-mentioned initial setting process are performed for both the AD conversion start timer 21 and the periodic task start timer 22, and both the timers 21 and 22 are set. may be restarted.

そして、ＣＰＵ７は、このＳ４４０の処理を行った後、当該図３の処理を終了する。
また、ＣＰＵ７は、上記Ｓ４２０にて、「ＤＡn－ＤＡn-1」が正常範囲内であると判定した場合には、Ｓ４６０に進む。 After performing the process of S440, the CPU 7 ends the process of FIG. 3.
Further, if the CPU 7 determines in S420 that "DAn-DAn-1" is within the normal range, the CPU 7 proceeds to S460.

ＣＰＵ７は、Ｓ４６０では、ＲＡＭ１３から、ＡＤ値格納完了時刻の最新値である「ＤＡn」を読み出して取得する。更に、ＲＡＭ１３から、周期タスク起動時刻の最新値である「ＤＴn」と、周期タスク起動時刻の前回値である「ＤＴn-1」とを読み出して取得する。 In S460, the CPU 7 reads and obtains "DAn", which is the latest value of the AD value storage completion time, from the RAM 13. Further, from the RAM 13, "DTn", which is the latest value of the periodic task activation time, and "DTn-1", which is the previous value of the periodic task activation time, are read out and obtained.

例えば、図４における時刻ｔ６で第２のトリガ信号が発生して、周期タスク起動時刻の記憶が完了した後のＳ４６０では、この回のＳ４１０と同様に、図４における領域ＲＡＭ_ＡＤ[n]に記憶されている値（即ち、0x00001F40）が、ＡＤ値格納完了時刻の最新値「ＤＡn」として読み出される。そして、図４における領域ＲＡＭ_ＴＡＳＫ[n]に記憶されている値であって、今回のＳ３２０の動作で記憶された値（即ち、0x00001F45）が、周期タスク起動時刻の最新値「ＤＴn」として読み出される。また、図４における領域ＲＡＭ_ＴＡＳＫ[n-1]に記憶されている値（即ち、0x00000FA5）が、周期タスク起動時刻の前回値「ＤＴn-1」として読み出される。 For example, in S460 after the second trigger signal is generated at time t6 in FIG. 4 and storage of the periodic task activation time is completed, the periodic task start time is stored in the area RAM_AD[n] in FIG. The current value (ie, 0x00001F40) is read out as the latest value "DAn" of the AD value storage completion time. Then, the value stored in the area RAM_TASK[n] in FIG. 4 and the value stored in the current operation of S320 (i.e., 0x00001F45) is read out as the latest value "DTn" of the periodic task activation time. . Further, the value stored in the area RAM_TASK[n-1] in FIG. 4 (ie, 0x00000FA5) is read out as the previous value "DTn-1" of the periodic task activation time.

そして、ＣＰＵ７は、次のＳ４７０にて、Ｓ４６０で取得した値について、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立しているか否かを判定する。尚、大小関係を示す「＜」は、時刻を表す数値に関しては「より大きい値である」ことを示しており、時刻そのものに関しては「より進んだ時刻である」ことを示している。また、「ＤＡn」は、Ｓ４６０ではＲＡＭ１３から読み出されずに、Ｓ４１０で読み出された「ＤＡn」が、Ｓ４７０で使用されても良い。 Then, in the next step S470, the CPU 7 determines whether or not the magnitude relationship "DTn-1<DAn<DTn" holds true for the values acquired in S460. Note that "<" indicating a magnitude relationship indicates that the numerical value representing the time is "a larger value", and regarding the time itself, it indicates that "the time is more advanced". Further, "DAn" may not be read out from the RAM 13 in S460, but "DAn" read out in S410 may be used in S470.

つまり、Ｓ４７０では、前回の周期タスク起動時刻（即ち、ＤＴn-1）と、今回の周期タスク起動時刻（即ち、ＤＴn）との間に、最新のＡＤ値格納完了時刻（即ち、ＤＡn）が入っているか否かを判定している。よって、このＳ４７０により、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かが判定される。 That is, in S470, the latest AD value storage completion time (i.e., DAn) is entered between the previous periodic task activation time (i.e., DTn-1) and the current periodic task activation time (i.e., DTn). It is determined whether the Therefore, in S470, it is determined whether or not the storage of the AD value in the RAM 13 has been completed between when the periodic task was activated last time and before it is activated this time.

ＣＰＵ７は、上記Ｓ４７０にて、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立していると判定した場合、即ち、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了していると判定した場合には、設計想定通り（即ち、正常）であることから、当該図３の処理を終了する。 If the CPU 7 determines in S470 that the magnitude relationship "DTn-1<DAn<DTn" holds true, that is, the CPU 7 stores the AD value in the RAM 13 between the previous activation of the periodic task and the current activation. If it is determined that the storage has been completed, the process in FIG. 3 is terminated because it is as designed (that is, normal).

また、ＣＰＵ７は、上記Ｓ４７０にて、「ＤＴn-1＜ＤＡn＜ＤＴn」の大小関係が成立していないと判定した場合、即ち、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了していないと判定した場合には、Ｓ４８０に進む。 Further, if the CPU 7 determines in S470 that the magnitude relationship of "DTn-1<DAn<DTn" is not established, that is, the AD value is If it is determined that the storage of the data into the RAM 13 has not been completed, the process advances to S480.

ＣＰＵ７は、Ｓ４８０では、ＡＤ変換部１５に筒内圧信号のＡＤ変換を即座に開始させ、その後、Ｓ４９０に進む。Ｓ４８０でＡＤ変換が開始されることにより、今回の周期タスクにて、より新しいＡＤ値を使用することができる可能性を高めることができる。 In S480, the CPU 7 causes the AD conversion unit 15 to immediately start AD conversion of the cylinder pressure signal, and then proceeds to S490. By starting AD conversion in S480, it is possible to increase the possibility that a newer AD value can be used in the current periodic task.

そして、ＣＰＵ７は、Ｓ４９０では、前述したＳ４４０と同様に、第１のトリガ信号が、一定時間Ｔｃ毎に、且つ、第２のトリガ信号の発生タイミングから「Ｔｃ－Ｔｓ」の時間後に発生するように、ＡＤ変換開始タイマ２１を再スタートさせ、その後、当該図３の処理を終了する。尚、Ｓ４９０においても、ＡＤ変換開始タイマ２１と周期タスク起動タイマ２２との両方に対して、前述の初期設定処理で行われる設定と同じ設定が行われて、両タイマ２１，２２が再スタートされても良い。 Then, in S490, as in S440 described above, the CPU 7 causes the first trigger signal to be generated every fixed time Tc and after a time period of "Tc-Ts" from the generation timing of the second trigger signal. Then, the AD conversion start timer 21 is restarted, and then the process of FIG. 3 is ended. In addition, in S490, the same settings as those performed in the above-mentioned initial setting process are performed for both the AD conversion start timer 21 and the periodic task start timer 22, and both timers 21 and 22 are restarted. It's okay.

［４．効果］
以上詳述した実施形態のＥＣＵ１によれば、以下の効果を奏する。
（１－１）ＡＤ変換開始タイマ２１によって発生される第１のトリガ信号をトリガとして、エンジン３の制御に用いられるアナログ信号のＡＤ変換と、当該ＡＤ変換によるＡＤ値のＲＡＭ１３へのＤＭＡ転送（即ち、ＲＡＭ１３への格納）とが、順次実施される。一方、第１のトリガ信号に対して位相が所定時間Ｔｓだけずれた第２のトリガ信号が、周期タスク起動タイマ２２によって発生され、この第２のトリガ信号をトリガとして、周期タスクが起動される。このため、周期タスクの起動周期を安定させやすい。 [4. effect]
According to the ECU 1 of the embodiment described in detail above, the following effects are achieved.
(1-1) Using the first trigger signal generated by the AD conversion start timer 21 as a trigger, AD conversion of the analog signal used to control the engine 3 and DMA transfer of the AD value resulting from the AD conversion to the RAM 13 ( That is, storage into the RAM 13) is performed sequentially. On the other hand, a second trigger signal whose phase is shifted by a predetermined time Ts with respect to the first trigger signal is generated by the periodic task activation timer 22, and a periodic task is activated using this second trigger signal as a trigger. . Therefore, it is easy to stabilize the activation cycle of periodic tasks.

比較例として、図５に示すように、第１のトリガ信号の発生によりＡＤ変換が実施され、このＡＤ変換によるＡＤ値のＲＡＭ１３へのＤＭＡ転送が完了したことをトリガとして、周期タスクが起動されるように構成されているとする。この比較例の場合、第１のトリガ信号が発生してからＡＤ値のＤＭＡ転送が完了するまでの時間、即ち、ＡＤ変換とＡＤ値のＲＡＭ１３への格納とに要する時間が、例えば前述の要因により変動することで、周期タスクの起動周期が変動してしまう。これに対して、本実施形態では、一定時間Ｔｃ毎に発生される第２のトリガ信号により周期タスクが起動されるため、周期タスクの起動周期のずれを抑制し易い。 As a comparative example, as shown in FIG. 5, AD conversion is performed by the generation of the first trigger signal, and a periodic task is activated using the completion of DMA transfer of the AD value to the RAM 13 by this AD conversion as a trigger. Suppose that it is configured so that In the case of this comparative example, the time from when the first trigger signal is generated until the DMA transfer of the AD value is completed, that is, the time required for AD conversion and storage of the AD value in the RAM 13, is affected by the above-mentioned factors, for example. As a result, the activation period of the periodic task changes. In contrast, in the present embodiment, the periodic task is activated by the second trigger signal that is generated every fixed period of time Tc, so that it is easy to suppress deviations in the activation period of the periodic task.

（１－２）ＣＰＵ７が、図３におけるＳ４７０の判定を行うことにより、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かの判定を行う。このため、周期タスクが前回起動してから今回起動する前にＡＤ値のメモリへの格納が完了しなかったことを検知することができる。よって、周期タスクにおいて最新のＡＤ値が使用できない事態が生じたことを検知できるようになる。そして、この事態が生じた場合に、例えば、周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置や、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置等、制御性能の低下を抑制するための処置を実施することができるようになる。 (1-2) The CPU 7 determines whether or not the storage of the AD value in the RAM 13 has been completed between when the periodic task was activated last time and before it is activated this time, by making the determination in S470 in FIG. . Therefore, it is possible to detect that the AD value has not been completely stored in the memory between the previous activation of the periodic task and the current activation. Therefore, it becomes possible to detect the occurrence of a situation in which the latest AD value cannot be used in a periodic task. When this situation occurs, for example, measures can be taken to increase the possibility that newer AD values can be used in periodic tasks, or to suppress the effects of not being able to use the latest AD values in periodic tasks. This makes it possible to take measures such as measures to suppress deterioration in control performance.

周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めるための処置としては、例えば、図３のＳ４８０のように、第１のトリガ信号の発生とは関係なく直ぐにＡＤ変換を開始させる、という処置であって良い。また、周期タスクにて最新のＡＤ値が使用できないことによる影響を抑制するための処置としては、例えば、過去の複数回のＡＤ変換による各ＡＤ値から、演算により現在のアナログ信号の電圧値を予測し、その予測値をエンジン３の制御に使用する、という処置であって良い。 As a measure to increase the possibility that newer AD values can be used in the periodic task, for example, as in S480 in FIG. 3, AD conversion is started immediately regardless of the generation of the first trigger signal. That's fine. In addition, as a measure to suppress the effect of not being able to use the latest AD value in a periodic task, for example, the voltage value of the current analog signal can be computed from each AD value from multiple past AD conversions. It may be a measure of predicting and using the predicted value to control the engine 3.

（２）ＣＰＵ７は、第２のトリガ信号が発生する毎に、図３におけるＳ４７０の判定を行う。このため、周期タスクが起動される毎に、前回の起動から今回の起動までの間にＡＤ値のＲＡＭ１３への格納が完了しているか否かを、確認することができる。また、ＡＤ値のＲＡＭ１３への格納が完了していなかった場合に、直ぐにＡＤ変換を開始させることで、今回の周期タスクにおいてより新しいＡＤ値が使用できる可能性を高めることができる。 (2) The CPU 7 performs the determination in S470 in FIG. 3 every time the second trigger signal is generated. Therefore, each time a periodic task is activated, it can be confirmed whether or not the AD value has been completely stored in the RAM 13 between the previous activation and the current activation. Further, by starting AD conversion immediately when the storage of the AD value in the RAM 13 has not been completed, it is possible to increase the possibility that a newer AD value can be used in the current periodic task.

（３）ＡＤ値のＲＡＭ１３への格納が完了する毎に、図２におけるＳ１６０のＤＭＡＣ１７の動作により、ＡＤ値格納完了時刻がＲＡＭ１３に記憶される。また、第２のトリガ信号が発生する毎に、図３におけるＳ３２０のＤＭＡＣ１７の動作により、周期タスク起動時刻がＲＡＭ１３に記憶される。そして、ＣＰＵ７は、図３におけるＳ４７０では、ＲＡＭ１３に記憶されたＡＤ値格納完了時刻と周期タスク起動時刻とに基づいて、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かの判定を行う。このため、当該判定を、時刻を比較することで実施することができる。 (3) Every time the storage of the AD value in the RAM 13 is completed, the AD value storage completion time is stored in the RAM 13 by the operation of the DMAC 17 in S160 in FIG. Furthermore, each time the second trigger signal is generated, the periodic task start time is stored in the RAM 13 by the operation of the DMAC 17 in S320 in FIG. Then, in S470 in FIG. 3, the CPU 7 stores the AD value in the RAM 13 between the previous activation of the periodic task and the current activation, based on the AD value storage completion time and the periodic task activation time stored in the RAM 13. It is determined whether the storage of the data has been completed. Therefore, the determination can be made by comparing the times.

（４）ＣＰＵ７は、ＡＤ値のＲＡＭ１３への格納が完了する毎に、図２におけるＳＳ２２０の判定を行う。そして、このＳ２２０では、ＲＡＭ１３に記憶された最新の周期タスク起動時刻である「ＤＴn」と、この「ＤＴn」よりも１回前に記憶された周期タスク起動時刻である「ＤＴn-1」との差に基づいて、周期タスクの起動周期が正常範囲内か否かを判定する。この判定は、周期タスクの起動有無に関係なく、第１のトリガ信号に起因するＡＤ値のＲＡＭ１３への格納完了をトリガとして実施されることから、周期タスクの起動周期の監視という面において信頼性が高い。 (4) The CPU 7 performs the determination at SS220 in FIG. 2 every time the storage of the AD value in the RAM 13 is completed. In S220, the latest periodic task start time "DTn" stored in the RAM 13 is compared with "DTn-1", the periodic task start time stored one time before this "DTn". Based on the difference, it is determined whether the activation cycle of the periodic task is within a normal range. This determination is performed using the completion of storing the AD value caused by the first trigger signal in the RAM 13 as a trigger, regardless of whether the periodic task is activated or not, so it is reliable in terms of monitoring the activation cycle of the periodic task. is high.

（５）ＣＰＵ７は、第２のトリガ信号が発生する毎に、図３におけるＳ４２０の判定を行う。そして、このＳ４２０では、ＲＡＭ１３に記憶された最新のＡＤ値格納完了時刻である「ＤＡn」と、この「ＤＡn」よりも１回前に記憶されたＡＤ値格納完了時刻である「ＤＡn-1」との差に基づいて、ＡＤ値の格納周期が正常範囲内か否かを判定する。この判定は、ＡＤ変換の実施有無やＡＤ値のＲＡＭ１３への格納の実施有無に関係なく、第２のトリガ信号をトリガとして実施されることから、ＡＤ値の格納周期の監視という面において信頼性が高い。 (5) The CPU 7 performs the determination in S420 in FIG. 3 every time the second trigger signal is generated. In S420, "DAn" is the latest AD value storage completion time stored in the RAM 13, and "DAn-1" is the AD value storage completion time stored one time before this "DAn". Based on the difference between the two, it is determined whether the storage cycle of the AD value is within the normal range. This determination is performed using the second trigger signal as a trigger regardless of whether AD conversion is performed or whether AD values are stored in the RAM 13, so it is reliable in terms of monitoring the storage cycle of AD values. is high.

尚、上記実施形態では、ＡＤ変換開始タイマ２１が第１の発生部に相当する。周期タスク起動タイマが第２の発生部に相当する。Ｓ１２０の動作を行うＡＤ変換部１５と、Ｓ１４０の動作を行うＤＭＡＣ１７とが、変換格納実施部に相当する。ＲＡＭ１３がメモリに相当する。ＣＰＵ７が、周期タスクを実行する実行部に相当する。また、Ｓ４７０の処理を行うＣＰＵ７は、順序監視部に相当する。Ｓ１６０の動作を行うＤＭＡＣ１７は、完了時刻記憶部する。Ｓ３２０の動作を行うＤＭＡＣ１７は、起動時刻記憶部に相当する。Ｓ２２０の処理を行うＣＰＵ７は、起動周期判定部に相当する。Ｓ４２０の処理を行うＣＰＵ７は、格納周期判定部に相当する。 In the above embodiment, the AD conversion start timer 21 corresponds to the first generating section. The periodic task activation timer corresponds to the second generation unit. The AD conversion unit 15 that performs the operation in S120 and the DMAC 17 that performs the operation in S140 correspond to a conversion storage execution unit. RAM13 corresponds to memory. The CPU 7 corresponds to an execution unit that executes periodic tasks. Further, the CPU 7 that performs the process of S470 corresponds to an order monitoring unit. The DMAC 17 that performs the operation of S160 has a completion time storage section. The DMAC 17 that performs the operation of S320 corresponds to a startup time storage section. The CPU 7 that performs the process of S220 corresponds to a startup cycle determination section. The CPU 7 that performs the process of S420 corresponds to a storage cycle determining section.

［５．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。 [5. Other embodiments]
Although the embodiments of the present disclosure have been described above, the present disclosure is not limited to the above-described embodiments and can be implemented with various modifications.

例えば、ＣＰＵ７が、図２におけるＳ２１０の直前又は直後で、ＡＤ値のＲＡＭ１３への格納回数をカウントし、図３におけるＳ４１０の直前又は直後で、周期タスクの起動回数をカウントし、更に図３におけるＳ４７０では、以下に述べる内容の判定を行っても良い。 For example, the CPU 7 counts the number of times the AD value is stored in the RAM 13 immediately before or after S210 in FIG. 2, counts the number of times the periodic task is activated immediately before or after S410 in FIG. In S470, the following determination may be made.

即ち、Ｓ４７０では、「ＡＤ値の格納回数が周期タスクの起動回数以上」であるか否かを判定しても良い。また、「ＡＤ値の格納回数と周期タスクの起動回数とが同じ」であるか否かを判定しても良い。このような判定によっても、周期タスクが前回起動されてから今回起動される前にＡＤ値のＲＡＭ１３への格納が完了したか否かを、判定することができる。 That is, in S470, it may be determined whether "the number of times the AD value is stored is greater than or equal to the number of times the periodic task is activated." Alternatively, it may be determined whether "the number of times the AD value is stored and the number of times the periodic task is activated is the same". Such a determination also makes it possible to determine whether or not the AD value has been completely stored in the RAM 13 after the periodic task was activated last time and before it is activated this time.

一方、ＡＤ値は、ＲＡＭ１３とは別のメモリに格納（即ち、記憶）されても良い。また、ＡＤ値格納完了時刻と周期タスク起動時刻との両方又は一方は、ＡＤ値が記憶されるメモリとは別のメモリに記憶されても良い。 On the other hand, the AD value may be stored (ie, stored) in a memory other than the RAM 13. Further, both or one of the AD value storage completion time and the periodic task activation time may be stored in a memory different from the memory in which the AD value is stored.

また、図２におけるＳ２２０及びＳ２３０と、図３におけるＳ４２０及びＳ４３０との、一方又は両方が実行されない構成であっても良い。また、制御対象は、エンジン３に限らず、例えば電動機やトランスミッション等であっても良い。 Furthermore, a configuration may be adopted in which one or both of S220 and S230 in FIG. 2 and S420 and S430 in FIG. 3 are not executed. Moreover, the controlled object is not limited to the engine 3, but may be, for example, an electric motor, a transmission, or the like.

また、本開示に記載のＥＣＵ１及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されても良い。あるいは、本開示に記載のＥＣＵ１及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されても良い。もしくは、本開示に記載のＥＣＵ１及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されても良い。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されても良い。ＥＣＵ１に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されても良い。 Further, the ECU 1 and its method described in the present disclosure are implemented by a dedicated computer provided by configuring a processor and memory programmed to execute one or more functions embodied by a computer program. It may be realized. Alternatively, the ECU 1 and the techniques described in this disclosure may be implemented by a dedicated computer provided by a processor configured with one or more dedicated hardware logic circuits. Alternatively, the ECU 1 and its method described in the present disclosure are configured by a combination of a processor and memory programmed to execute one or more functions and a processor configured by one or more hardware logic circuits. may be implemented by one or more dedicated computers. The computer program may also be stored as instructions executed by a computer on a computer-readable non-transitory tangible storage medium. The method for realizing the functions of each part included in the ECU 1 does not necessarily need to include software, and all the functions may be realized using one or more pieces of hardware.

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。 Further, a plurality of functions of one component in the above embodiment may be realized by a plurality of components, or one function of one component may be realized by a plurality of components. Further, a plurality of functions possessed by a plurality of constituent elements may be realized by one constituent element, or one function realized by a plurality of constituent elements may be realized by one constituent element. Further, a part of the configuration of the above embodiment may be omitted. Furthermore, at least a part of the configuration of the above embodiment may be added to or replaced with the configuration of other embodiments.

また、上述したＥＣＵ１の他、当該ＥＣＵ１を構成要素とするシステム、当該ＥＣＵ１としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実体的記録媒体、順序異常判定方法など、種々の形態で本開示を実現することもできる。 In addition to the above-mentioned ECU 1, there is also a system including the ECU 1 as a component, a program for making a computer function as the ECU 1, a non-transitional physical recording medium such as a semiconductor memory in which this program is recorded, a method for determining an order abnormality, etc. , the present disclosure can also be implemented in various forms.

１…ＥＣＵ、７…ＣＰＵ、１５…ＡＤ変換部、１７…ＤＭＡコントローラ、２１…ＡＤ変換開始タイマ、２２…周期タスク起動タイマ。 DESCRIPTION OF SYMBOLS 1... ECU, 7... CPU, 15... AD converter, 17... DMA controller, 21... AD conversion start timer, 22... Periodic task start timer.

Claims

第１のトリガ信号を一定時間（Ｔｃ）毎に発生させるように構成された第１の発生部（２１）と、
前記第１のトリガ信号が発生すると、制御対象の制御に用いられるアナログ信号のＡＤ変換を実施し、当該ＡＤ変換が完了すると、当該ＡＤ変換の結果であるＡＤ値をメモリ（１３）に格納するように構成された変換格納実施部（１５，１７，Ｓ１２０，Ｓ１４０）と、
前記第１のトリガ信号の発生タイミングから、前記ＡＤ変換と前記ＡＤ値の前記メモリへの格納とに要する最小時間よりも長く、且つ、前記一定時間よりは短い時間に設定された所定時間（Ｔｓ）だけずれたタイミングで、第２のトリガ信号を発生させるように構成された第２の発生部（２２）と、
前記第２のトリガ信号が発生すると、前記制御を行うためのタスクとして、前記メモリに格納されている前記ＡＤ値を使用する処理を含む周期タスクを実行するように構成された実行部（７）と、
前記周期タスクが前回起動されてから今回起動される前に前記変換格納実施部による前記ＡＤ値の前記メモリへの格納が完了したか否かの、判定を行うように構成された順序監視部（７，Ｓ４７０）と、
を備える電子制御装置。 a first generating section (21) configured to generate a first trigger signal at fixed time intervals (Tc);
When the first trigger signal is generated, AD conversion is performed on an analog signal used to control the controlled object, and when the AD conversion is completed, the AD value that is the result of the AD conversion is stored in the memory (13). A conversion storage execution unit (15, 17, S120, S140) configured as follows;
A predetermined time (Ts ) a second generating unit (22) configured to generate a second trigger signal at timings shifted by
When the second trigger signal is generated, an execution unit (7) configured to execute a periodic task including a process using the AD value stored in the memory as a task for performing the control. and,
an order monitoring unit ( 7, S470) and
An electronic control device comprising:

請求項１に記載の電子制御装置であって、
前記順序監視部は、
前記第２のトリガ信号が発生する毎に、前記判定を行うように構成されている、
電子制御装置。 The electronic control device according to claim 1,
The order monitoring unit includes:
configured to perform the determination every time the second trigger signal is generated;
Electronic control unit.

請求項１又は請求項２に記載の電子制御装置であって、
前記ＡＤ値の前記メモリへの格納が完了する毎に、前記ＡＤ値の前記メモリへの格納が完了した時刻である格納完了時刻を記憶するように構成された完了時刻記憶部（１７，Ｓ１６０）と、
前記第２のトリガ信号が発生する毎に、当該第２のトリガ信号が発生した時刻を、前記周期タスクの起動時刻として記憶するように構成された起動時刻記憶部（１７，Ｓ３２０）と、を備え、
前記順序監視部は、前記完了時刻記憶部により記憶された前記格納完了時刻と、前記起動時刻記憶部により記憶された前記起動時刻とに基づいて、前記判定を行うように構成されている、
電子制御装置。 The electronic control device according to claim 1 or 2,
a completion time storage unit (17, S160) configured to store a storage completion time that is a time when storage of the AD value in the memory is completed each time storage of the AD value in the memory is completed; and,
a startup time storage unit (17, S320) configured to store the time when the second trigger signal is generated as the startup time of the periodic task every time the second trigger signal is generated; Prepare,
The order monitoring unit is configured to make the determination based on the storage completion time stored by the completion time storage unit and the startup time stored by the startup time storage unit.
Electronic control unit.

請求項３に記載の電子制御装置であって、
前記ＡＤ値の前記メモリへの格納が完了する毎に、前記起動時刻記憶部により記憶された前記起動時刻のうち、最新の前記起動時刻と、当該最新の前記起動時刻よりも１回前に記憶された前記起動時刻との差に基づいて、前記周期タスクの起動周期が正常範囲内か否かを判定するように構成された起動周期判定部（７，Ｓ２２０）、を更に備える、
電子制御装置。 The electronic control device according to claim 3,
Every time the storage of the AD value in the memory is completed, among the startup times stored by the startup time storage unit, the latest startup time and one time before the latest startup time are stored. further comprising an activation cycle determination unit (7, S220) configured to determine whether the activation cycle of the periodic task is within a normal range based on the difference between the activation time and the activation time determined by the periodic task;
Electronic control unit.

請求項３又は請求項４に記載の電子制御装置であって、
前記第２のトリガ信号が発生する毎に、前記完了時刻記憶部により記憶された前記格納完了時刻のうち、最新の前記格納完了時刻と、当該最新の前記格納完了時刻よりも１回前に記憶された前記格納完了時刻との差に基づいて、前記ＡＤ値の格納周期が正常範囲内か否かを判定するように構成された格納周期判定部（７，Ｓ４２０）、を更に備える、
電子制御装置。 The electronic control device according to claim 3 or 4,
Every time the second trigger signal is generated, among the storage completion times stored by the completion time storage unit, the latest storage completion time and one time before the latest storage completion time are stored. further comprising a storage cycle determination unit (7, S420) configured to determine whether the storage cycle of the AD value is within a normal range based on the difference between the storage completion time and the storage completion time;
Electronic control unit.