JP7415476B2 - トランスインピーダンスアンプ - Google Patents

トランスインピーダンスアンプ Download PDF

Info

Publication number
JP7415476B2
JP7415476B2 JP2019210333A JP2019210333A JP7415476B2 JP 7415476 B2 JP7415476 B2 JP 7415476B2 JP 2019210333 A JP2019210333 A JP 2019210333A JP 2019210333 A JP2019210333 A JP 2019210333A JP 7415476 B2 JP7415476 B2 JP 7415476B2
Authority
JP
Japan
Prior art keywords
voltage
current
terminal
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019210333A
Other languages
English (en)
Other versions
JP2021082983A (ja
Inventor
良之 杉本
啓二 田中
誠司 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019210333A priority Critical patent/JP7415476B2/ja
Priority to US17/097,348 priority patent/US11394352B2/en
Publication of JP2021082983A publication Critical patent/JP2021082983A/ja
Application granted granted Critical
Publication of JP7415476B2 publication Critical patent/JP7415476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

本開示は、トランスインピーダンスアンプに関する。
トランスインピーダンスアンプ（ＴＩＡ；ＴｒａｎｓＩｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）は、フォトダイオード等が生成する微小電流信号を増幅し、電圧信号に変換して出力する機能を有する。トランスインピーダンスアンプは、光ファイバー通信の受信器等に使用される。トランスインピーダンスアンプの回路構成としては、エミッタ接地増幅器と、エミッタフォロアと、エミッタ接地増幅器の入力とエミッタフォロアの出力との間に接続される帰還抵抗素子とを有するものが知られている。そして、トランスインピーダンスアンプは、エミッタ接地増幅器の入力で受ける電流信号を増幅して電圧信号に変換し、変換した電圧信号をエミッタフォロアの出力から出力する。
例えば、エミッタ接地増幅器は、入力電流を受ける入力トランジスタと、入力トランジスタにカスコード接続され、ベースが所定の電圧線に接続されるカスコードトランジスタと、カスコードトランジスタと電源線との間に接続される抵抗素子とを有する。エミッタ接地増幅器は、入力電流に応じた電圧を入力トランジスタで増幅し、増幅した電圧をカスコードトランジスタのコレクタから出力する。エミッタフォロアは、カスコードトランジスタのコレクタ電圧をベースで受け、コレクタ電圧に対応する出力電圧を出力端子から出力する。
特許文献１には、トランスインピーダンスアンプのゲイン帯域幅積を増加させるために、入力トランジスタとカスコードトランジスタとを接続する接続ノードに、ブースト電流を供給するブースト電流回路を接続する構成が開示されている。
米国特許第６１１４９１３号明細書
エミッタ接地増幅器にカスコードトランジスタを含むトランスインピーダンスアンプでは、入力電流の増加により帰還抵抗素子に生じる電圧降下が増加する。それにより、出力端子の電圧が低下すると、カスコードトランジスタのコレクタ電圧が低下する。コレクタ電圧の低下量は、入力電流が大きいほど大きくなる。基準電位（例えば接地電位）に対してコレクタ電圧がカスコードトランジスタのベース電圧に対して所定値以上低くなると、カスコードトランジスタのベース・コレクタ間容量が増加し、トランスインピーダンスアンプの周波数特性（例えば帯域）が劣化してしまう問題がある。
そこで、本開示は、大きな入力電流を受ける場合にも周波数特性の劣化を抑制できるトランスインピーダンスアンプを提供することを目的とする。
本開示のトランスインピーダンスアンプは、入力電流の大きさに応じて出力電圧を生成するトランスインピーダンスアンプであって、前記入力電流を受ける入力端子と、前記出力電圧を出力する出力端子と、第１抵抗素子と、第１制御端子、第１電流端子、および第２電流端子を有し、前記第１制御端子が前記入力端子に接続され、前記第１電流端子が接地線に接続される第１トランジスタと、第２制御端子、第３電流端子、および第４電流端子を有し、前記第２制御端子で第１電圧を受け、前記第３電流端子が前記第１トランジスタの前記第２電流端子と接続され、前記第４電流端子が前記第１抵抗素子を介して電源線に接続される第２トランジスタと、一端が前記第２トランジスタの前記第４電流端子に接続される第２抵抗素子と、第３制御端子、第５電流端子、および第６電流端子を有し、前記第３制御端子が前記第２抵抗素子の他端に接続され、前記第５電流端子が前記出力端子と定電流源とに接続され、前記第６電流端子が前記電源線に接続される第３トランジスタと、前記入力端子と前記出力端子との間に接続される帰還抵抗素子と、前記第２抵抗素子の前記他端に接続され、前記第２抵抗素子に制御信号に応じて補償電流を供給する可変電流源と、前記出力電圧の平均値を検出して、検出結果に応じて前記第２トランジスタの前記第４電流端子の平均電圧が所定の値となるように前記制御信号を生成する制御回路と、を備え、前記制御回路は、前記可変電流源を制御することにより、前記第２トランジスタの前記第４電流端子の平均電圧を、前記第２トランジスタが活性領域で動作する電圧に設定する。
本開示によれば、大きな入力電流を受ける場合にも周波数特性の劣化を抑制できるトランスインピーダンスアンプを提供することができる。
図１は、第１の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。 図２は、図１の制御回路の構成の一例を示す回路図である。 図３は、第２の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。 図４は、図３のトランスインピーダンスアンプの入力平均電流に対する入力換算雑音スペクトル密度の平均値の変化の一例を示すシミュレーション結果である。 図５は、図３のトランスインピーダンスアンプの入力平均電流に対する周波数特性の３ｄＢ帯域の変化の一例を示すシミュレーション結果である。 図６は、図３のトランスインピーダンスアンプの入力電流に対する各部の電圧の変化の一例を示すシミュレーション結果である。 図７は、第３の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。 図８は、図７のトランスインピーダンスアンプの入力電流に対する各部の電圧の変化の一例を示すシミュレーション結果である。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
〔１〕本開示の一態様にかかるトランスインピーダンスアンプは、入力電流の大きさに応じて出力電圧を生成するトランスインピーダンスアンプであって、外部の受光素子から前記入力電流を受ける入力端子と、前記出力電圧を出力する出力端子と、第１抵抗素子と、第１制御端子、第１電流端子、および第２電流端子を有し、前記第１制御端子が前記入力端子に接続され、前記第１電流端子が接地線に接続される第１トランジスタと、第２制御端子、第３電流端子、および第４電流端子を有し、前記第２制御端子で第１電圧を受け、前記第３電流端子が前記第１トランジスタの前記第２電流端子と接続され、前記第４電流端子が前記第１抵抗素子を介して電源線に接続される第２トランジスタと、一端が前記第２トランジスタの前記第４電流端子に接続される第２抵抗素子と、第３制御端子、第５電流端子、および第６電流端子を有し、前記第３制御端子が前記第２抵抗素子の他端に接続され、前記第５電流端子が前記出力端子と定電流源とに接続され、前記第６電流端子が前記電源線に接続される第３トランジスタと、前記入力端子と前記出力端子との間に接続される帰還抵抗素子と、前記第２抵抗素子の前記他端に接続され、前記第２抵抗素子に制御信号に応じて補償電流を供給する可変電流源と、前記出力電圧の平均値を検出して、検出結果に応じて前記第２トランジスタの前記第４電流端子の平均電圧が所定の値となるように前記制御信号を生成する制御回路と、を備える。
例えば、トランスインピーダンスアンプが大きな入力電流を受ける場合、帰還抵抗素子の電圧降下により出力端子の電圧が低下し、出力端子の電圧の低下に追従して第３トランジスタの第３制御端子の電圧も低下する。しかしながら、可変電流源により第２抵抗素子に補償電流を流し、第２抵抗素子の端子間に電位差を発生させることで、第２トランジスタの第４電流端子の電圧が、出力端子の電圧の低下に追従して低下することを抑止することができる。これにより、第２トランジスタの第４電流端子の電圧と第２トランジスタの第２制御端子の電圧との差を、第２トランジスタが正常に動作する範囲に設定することができ、周波数特性の劣化を抑制することができる。
〔２〕上記〔１〕において、前記制御回路は、前記可変電流源を制御することにより、前記第２トランジスタの前記第４電流端子の平均電圧を、前記第２トランジスタが活性領域で動作する電圧に設定してもよい。第２トランジスタの動作領域が、第２トランジスタが正常に動作しない飽和領域になることを抑止することで、入力端子で高周波の入力信号を受ける場合にも周波数特性が劣化することを抑止することができる。
〔３〕上記〔１〕または〔２〕において、前記制御回路は、前記入力端子の平均電圧と前記出力端子の平均電圧との差に基づいて前記制御信号を生成してもよい。これにより、制御回路は、帰還抵抗素子の電圧降下量の平均値を直接モニタして可変電流源の電流量を制御することができ、モニタした出力端子の平均電圧の低下量に基づいて第２抵抗素子の両端に電位差を発生させることができる。
〔４〕上記〔３〕において、前記制御回路は、前記出力端子の平均電圧が前記入力端子の平均電圧に比べて低いほど、前記可変電流源が生成する前記補償電流を増加させてもよい。これにより、出力端子の平均電圧の低下量に応じた電位差を第２抵抗素子の両端に発生させることができる。
〔５〕上記〔３〕または〔４〕において、トランスインピーダンスアンプは、前記入力端子の電圧を平滑化した第１検出信号を出力する第１平滑回路と、前記出力端子の電圧を平滑化した第２検出信号を出力する第２平滑回路と、を備え、前記制御回路は、前記第１平滑回路および前記第２平滑回路によりそれぞれ平滑化された前記第１検出信号と、前記第２検出信号との差に基づいて前記制御信号を生成してもよい。これにより、高周波の入力信号を出力信号に変換する場合にも、第２トランジスタの第４電流端子の電圧と第２トランジスタの第２制御端子の電圧との差を、第２トランジスタが正常に動作する範囲に設定することができ、周波数特性の劣化を抑制することができる。
〔６〕上記〔１〕または〔２〕において、前記制御回路は、前記第２トランジスタの前記第４電流端子の電圧の平均値に基づいて、前記制御信号を生成してもよい。第２トランジスタの第４電流端子の電圧の平均値を直接モニタして可変電流源の電流量を制御することで、モニタした第２トランジスタの第４電流端子の平均電圧に基づいて第２抵抗素子の両端に電位差を発生させることができる。
〔７〕上記〔６〕において、前記制御回路は、前記第２トランジスタの前記第４電流端子の平均電圧と第１基準電圧とを受ける第１差動増幅器を備え、前記第２トランジスタの前記第４電流端子の平均電圧が前記第１基準電圧より低いほど、前記補償電流を増加させてもよい。第１差動増幅器を使用することで、制御回路は、第２トランジスタの第４電流端子の平均電圧が第１基準電圧になるように可変電流源の電流量を制御することができる。
［本開示の実施形態の詳細］
本開示のトランスインピーダンスアンプの具体例を、以下に図面を参照しつつ説明する。以下の説明では、同一の要素または対応する要素には同一の符号を付し、それらについては説明を省略する場合がある。また、入力端子、出力端子および各ノードの符号を、信号、電圧または電流を示す符号としても使用し、電源端子（接地端子を含む）の符号を、電源電圧または電源線を示す符号としても使用する。
トランジスタのコレクタおよびエミッタは、電流端子の一例であり、トランジスタのベースは、制御端子の一例である。ＭＯＳトランジスタのゲートは、制御端子の一例であり、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのソースおよびドレインは、電流端子の一例である。
〔第１の実施形態〕
〔トランスインピーダンスの回路構成〕
図１は、第１の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。例えば、図１に示すトランスインピーダンスアンプ１０１は、受光素子（例えば、フォトディレクタ）ＰＤによる光電変換により発生した電流信号（光電流）を電圧信号に変換し、変換した電圧信号を出力端子ＴＩＡｏｕｔから出力する。特に限定されないが、受光素子ＰＤは、ＰＩＮフォトダイオードやアバランシェ・フォトダイオード（ＡＰＤ；Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏ－Ｄｉｏｄｅ）などである。受光素子ＰＤは、例えば、カソードがバイアス線Ｖｐｄに接続され、アノードがトランスインピーダンスアンプ１０１の入力端子ＩＮに接続される。
トランスインピーダンスアンプ１０１は、電源線Ｖｃｃと接地線Ｖｓｓとの間に直列に接続される抵抗素子ＲＬ（第１抵抗素子）とバイポーラトランジスタ（第２トランジスタ、第１トランジスタ）Ｑ２、Ｑ１とを含むエミッタ接地増幅器ＧＥＡを含む。また、トランスインピーダンスアンプ１０１は、電源線Ｖｃｃと接地線Ｖｓｓとの間に直列に接続されるバイポーラトランジスタ（第３トランジスタ）Ｑ３と電流源Ｉ１とを含むエミッタフォロアＥＦを含む。さらに、トランスインピーダンスアンプ１０１は、帰還抵抗素子ＲＦと、ローパスフィルターＬＰＦ１、ＬＰＦ２と、制御回路ＣＮＴＬと、可変電流源Ｉ２と、容量素子Ｃ３と抵抗素子Ｒ３（第２抵抗素子）とを含む。以下では、バイポーラトランジスタＱ１、Ｑ２、Ｑ３は、単にトランジスタＱ１、Ｑ２、Ｑ３と称する。
エミッタ接地増幅器ＧＥＡにおいて、抵抗素子ＲＬは、一端が電源線Ｖｃｃに接続され、他端がトランジスタＱ２のコレクタ（第４電流端子）に接続される。トランジスタＱ２は、エミッタ（第３電流端子）がトランジスタＱ１のコレクタ（第２電流端子）に接続され、ベース（第２制御端子）がカスコードバイアス線Ｖｃａｓに接続される。トランジスタＱ１は、エミッタ（第１電流端子）が接地線Ｖｓｓに接続され、ベース（第１制御端子）が入力端子ＩＮに接続される。エミッタ接地増幅器ＧＥＡの出力であるトランジスタＱ２のコレクタは、並列接続される容量素子Ｃ３および抵抗素子Ｒ３を介して、エミッタフォロアＥＦの入力であるトランジスタＱ３のベース（第３制御端子）に接続される。
エミッタ接地増幅器ＧＥＡにおいて、トランジスタＱ１のベース電圧が増加するとトランジスタＱ１のコレクタ電流が増加する。トランジスタＱ１のコレクタ電流は、トランジスタＱ２を介して抵抗素子ＲＬに流れ、トランジスタＱ１のコレクタ電流が増加すると、抵抗素子ＲＬの電圧降下が増加してトランジスタＱ２のコレクタ電圧は減少（低下）する。また、トランジスタＱ１のベース電圧が減少するとトランジスタＱ１のコレクタ電流は減少し、抵抗素子ＲＬの電圧降下は減少してトランジスタＱ２のコレクタ電圧は増加(上昇)する。従って、トランジスタＱ１のベースに入力される電圧が増加すると、トランジスタＱ２のコレクタから出力される電圧は減少し、トランジスタＱ１のベースに入力される電圧が減少すると、トランジスタＱ２のコレクタから出力される電圧は増加する。このように、エミッタ接地増幅器ＧＥＡは、反転増幅器として機能する。
図１に示すエミッタ接地増幅器ＧＥＡは、トランジスタＱ１のミラー容量を小さくするために、トランジスタＱ１にトランジスタＱ２をカスコード接続している。これにより、トランジスタＱ１のコレクタ電圧が一定値に保持されてベース・コレクタ間容量のミラー効果による周波数特性の劣化を抑制することができ、広帯域の入力信号を増幅することができる。
エミッタフォロアＥＦにおいて、トランジスタＱ３は、コレクタ（第６電流端子）が電源線Ｖｃｃに接続され、ベース（第３制御端子）が容量素子Ｃ３および抵抗素子Ｒ３の並列回路を介してトランジスタＱ２のコレクタに接続される。トランジスタＱ３のエミッタ（第５電流端子）は、出力端子ＴＩＡｏｕｔ、電流源Ｉ１、および帰還抵抗素子ＲＦに接続される。トランジスタＱ３のエミッタは、さらにローパスフィルターＬＰＦ１に接続される。容量素子Ｃ３は、抵抗素子Ｒ３による高周波での周波数特性の劣化を抑えるために抵抗素子Ｒ３と並列に接続される。すなわち、容量素子Ｃ３は、増幅信号の高周波成分を通過させる、いわゆるスピードアップコンデンサとして作用する。帰還抵抗素子ＲＦは、入力端子ＩＮと出力端子ＴＩＡｏｕｔとの間に接続される。
ローパスフィルターＬＰＦ１は、出力端子ＴＩＡｏｕｔと接地線Ｖｓｓとの間に直列に接続される抵抗素子Ｒ１および容量素子Ｃ１を有する。そして、ローパスフィルターＬＰＦ１は、抵抗素子Ｒ１と容量素子Ｃ１とを接続する接続ノードから出力信号ＴＩＡｏｕｔの平均電圧ＯＵＴ０（ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電圧）を出力する。すなわち、ローパスフィルターＬＰＦ１は、後述する可変電流源Ｉ２の制御を目的として出力信号ＴＩＡｏｕｔの電圧を平滑化した電圧（第２検出信号）を出力する平滑回路（第２平滑回路）として機能する。なお、ローパスフィルターＬＰＦ１は、出力信号ＴＩＡｏｕｔの平均電圧ＯＵＴ０を検出することが目的であり、エミッタフォロアＥＦの出力から見たときの入力インピーダンスはできるだけ大きい値にすることが好ましい。そのため、例えば、抵抗素子Ｒ１の値は５０ＫΩ以上にすることが好ましい。
ローパスフィルターＬＰＦ２は、入力端子ＩＮと接地線Ｖｓｓとの間に直列に接続される抵抗素子Ｒ２および容量素子Ｃ２を有し、抵抗素子Ｒ２と容量素子Ｃ２とを接続する接続ノードから入力信号ＩＮの平均電圧ＩＮ０（ＤＣ電圧）を出力する。すなわち、ローパスフィルターＬＰＦ２は、後述する可変電流源Ｉ２の制御を目的として入力信号ＩＮの電圧を平滑化した電圧（第１検出信号）を出力する平滑回路（第１平滑回路）として機能する。なお、ローパスフィルターＬＰＦ２は、入力信号ＩＮの平均電圧ＩＮ０を検出することが目的であり、入力端子ＩＮから見たときの入力インピーダンスはできるだけ大きい値にすることが好ましい。そのため、例えば、抵抗素子Ｒ２の値は５０ｋΩ以上にすることが好ましい。
例えば、入力信号ＩＮの電流量が増加し、帰還抵抗素子ＲＦの電圧降下量が大きくなるとき、出力電圧ＴＩＡｏｕｔは低下するため、平均電圧ＯＵＴ０は、平均電圧ＩＮ０の増加に対して減少する。また、エミッタフォロアＥＦのトランジスタＱ３のベース電圧は、出力電圧ＴＩＡｏｕｔの低下に追従して低下する。
可変電流源Ｉ２は、抵抗素子Ｒ３に直流電流（補償電流）を流すために、例えば、トランジスタＱ３のベース（抵抗素子Ｒ３の他端）と接地線Ｖｓｓとの間に接続される。制御回路ＣＮＴＬは、ローパスフィルターＬＰＦ１、ＬＰＦ２からそれぞれ出力される平均電圧（第２検出信号、第１検出信号）ＯＵＴ０、ＩＮ０を受け、可変電流源Ｉ２が発生する直流電流を制御する制御信号ＣＮＴＬ１を生成する。
例えば、制御回路ＣＮＴＬは、入力電流ＩＮの増加により、平均電圧ＯＵＴ０が低くなると、平均電圧ＩＮ０と平均電圧ＯＵＴ０との差分に応じた補償電流を可変電流源Ｉ２に発生させる制御信号ＣＮＴＬ１を生成する。すなわち、制御回路ＣＮＴＬは、平均電圧ＩＮ０に対する平均電圧ＯＵＴ０の低下に応じて可変電流源Ｉ２が流す電流量を増やす制御信号ＣＮＴＬ１を生成する。換言すれば、制御回路ＣＮＴＬは、出力電圧ＴＩＡｏｕｔが入力電圧ＩＮに比べて低いほど、可変電流源Ｉ２が生成する補償電流を増加させる。なお、入力信号ＩＮの電流量が比較的小さいとき、すなわち、受光素子ＰＤに入射する光信号の強度が比較的小さいときには、出力電圧ＴＩＡｏｕｔは比較的高い電圧となるため、抵抗素子Ｒ３に流す直流電流はゼロにしてもよい。従って、制御回路ＣＮＴＬは、平均電圧ＩＮ０が平均電圧ＯＵＴ０よりも大きいときには可変電流源Ｉ２が供給する直流電流をゼロとなるように制御信号ＣＮＴＬ１を生成してもよい。
可変電流源Ｉ２が発生した直流電流が抵抗素子Ｒ３に流れると、抵抗素子Ｒ３の電圧降下により、抵抗素子Ｒ３の一端（トランジスタＱ２のコレクタ）の電圧（平均電圧）は、抵抗素子Ｒ３の他端の電圧（平均電圧）に比べて高くなる。このように、制御回路ＣＮＴＬは、帰還抵抗素子ＲＦの電圧降下量の平均値を出力信号ＴＩＡｏｕｔの平均電圧ＯＵＴ０（第２検出信号）を介してモニタして可変電流源Ｉ２の電流量を制御する制御信号ＣＮＴＬ１を生成する。制御回路ＣＮＴＬは、第２検出信号の低下量に応じた電位差を抵抗素子Ｒ３の両端に発生させることができる。
可変電流源Ｉ２が供給する電流量が大きいほど、抵抗素子Ｒ３に流れる直流電流が増加し、抵抗素子Ｒ３の両端の電位差は大きくなる。すなわち、トランジスタＱ３のベース電圧に対するトランジスタＱ２のコレクタ電圧の電圧上昇量（電圧シフト量）は大きくなる。これにより、出力電圧ＴＩＡｏｕｔの平均電圧の低下に追従してトランジスタＱ３のベース電圧の平均電圧が低下する場合にも、トランジスタＱ２のコレクタ電圧の平均電圧が低下することを抑止できる。この結果、トランジスタＱ２のコレクタ電圧とベース電圧Ｖｃａｓとの差を、トランジスタＱ２が増幅動作を正常に行える範囲に設定することができ、トランスインピーダンスアンプ１０１の周波数特性の劣化を抑制することができる。
なお、より詳細には、入力信号ＩＮは、高周波の信号成分を含んでおり、エミッタ接地増幅器ＧＥＡはその信号成分を増幅してトランジスタＱ２のコレクタから電圧信号として出力する。すなわち、コレクタ電圧は、高周波の信号成分を含んでおり、その信号成分はトランジスタＱ２のコレクタ電圧の平均電圧に重畳されてエミッタフォロアＥＦに出力される。例えば、コレクタ電圧の信号成分の振幅をＶＭ［Ｖ］としたとき、コレクタ電圧の最小値（ボトム値）は、コレクタ電圧の平均値からＶＭ／２だけ低下した電圧となる。このボトム値とベース電圧Ｖｃａｓとの差を、トランジスタＱ２が増幅動作を正常に行える範囲に設定することが好ましい。
例えば、トランジスタＱ２の増幅動作が正常に行われるコレクタ電圧とベース電圧Ｖｃａｓとの差の範囲は、トランジスタＱ２のコレクタ、ベース、エミッタの電圧がトランジスタＱ２を活性領域で動作させる関係にあるときの範囲である。これにより、例えば、トランジスタＱ２が飽和領域で動作することを抑止することができる。この結果、入力端子ＩＮで高周波の入力信号を受ける場合にも周波数特性が劣化することを抑止することができる。
また、制御回路ＣＮＴＬは、ローパスフィルターＬＰＦ１、ＬＰＦ２によりそれぞれ平滑化された平均電圧（第２検出信号、第１検出信号）ＯＵＴ０、ＩＮ０の差に基づいて可変電流源Ｉ２を制御する制御信号ＣＮＴＬ１を生成する。すなわち、制御回路ＣＮＴＬは、入力電圧ＩＮと出力電圧ＴＩＡｏｕｔとの差に基づいて可変電流源Ｉ２を制御する。これにより、高周波の入力信号ＩＮを出力信号ＴＩＡｏｕｔに変換する場合にも、トランジスタＱ２のコレクタ電圧とベースの電圧の差を、トランジスタＱ２が正常に動作する範囲に設定することができる。したがって、トランスインピーダンスアンプ１０１の周波数特性の劣化を抑制することができる。
〔制御回路ＣＮＴＬの回路構成〕
図２は、図１の制御回路ＣＮＴＬの構成の一例を示す回路図である。制御回路ＣＮＴＬは、電源線Ｖｃｃと接地線Ｖｓｓとの間に直列に接続される電流源Ｉ３、ｐチャネルＭＯＳトランジスタＰＭ１およびｎチャネルＭＯＳトランジスタＮＭ１を有する。また、制御回路ＣＮＴＬは、電源線Ｖｃｃと接地線Ｖｓｓとの間に直列に接続される電流源Ｉ４、ｐチャネルＭＯＳトランジスタＰＭ２およびｎチャネルＭＯＳトランジスタＮＭ２を有する。ｐチャネルＭＯＳトランジスタＰＭ１のソースとｐチャネルＭＯＳトランジスタＰＭ２のソースとは、抵抗素子Ｒ４を介して接続される。以下では、ｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタは、単にＭＯＳトランジスタとも称する。
ＭＯＳトランジスタＰＭ１のゲートは、平均電圧ＩＮ０を受け、ＭＯＳトランジスタＰＭ２のゲートは、平均電圧ＯＵＴ０を受ける。ＭＯＳトランジスタＮＭ１、ＮＭ２は、それぞれダイオード接続される。そして、電流源Ｉ３、Ｉ４、ＭＯＳトランジスタＰＭ１、ＮＭ１、ＰＭ２、ＮＭ２および抵抗素子Ｒ４により、差動回路が構成される。
図２に示す制御回路ＣＮＴＬでは、平均電圧ＯＵＴ０が平均電圧ＩＮ０に対して低下した場合、電流源Ｉ３、Ｉ４がそれぞれ供給する電流の和のうち、ＭＯＳトランジスタＮＭ２を流れる電流が、ＭＯＳトランジスタＮＭ１を流れる電流よりも増加する。
反対に、平均電圧ＯＵＴ０が平均電圧ＩＮ０に対して上昇した場合、電流源Ｉ３、Ｉ４がそれぞれ供給する電流の和のうち、ＭＯＳトランジスタＮＭ２を流れる電流が、ＭＯＳトランジスタＮＭ１を流れる電流よりも減少する。
ＭＯＳトランジスタＮＭ２のドレインおよびゲートは、ノードＣＮＴＬ１を介して可変電流源Ｉ２に含まれるＭＯＳトランジスタＮＭ３のゲートに接続され、ＭＯＳトランジスタＮＭ２、ＮＭ３によりカレントミラー回路が構成される。例えば、ＭＯＳトランジスタＮＭ３のドレインは、図１に示したトランジスタＱ３のベース（すなわち、抵抗素子Ｒ３の他端）に接続され、ＭＯＳトランジスタＮＭ３のソースは接地線Ｖｓｓに接続される。
これにより、平均電圧ＩＮ０、ＯＵＴ０に応じて制御回路ＣＮＴＬのＭＯＳトランジスタＮＭ２に流れる電流と等しい電流が、可変電流源Ｉ２のＭＯＳトランジスタＮＭ３に流れる。すなわち、平均電圧ＯＵＴ０が平均電圧ＩＮ０に比べて低くなるほど、可変電流源Ｉ２が発生する電流が増加し、抵抗素子Ｒ３に流れる電流が増加し、抵抗素子Ｒ３の両端の電位差は大きくなる。なお、平均電圧ＯＵＴ０が平均電圧ＩＮ０に比べて所定の値よりも大きいときには、ＭＯＳトランジスタＮＭ２に流れる電流はゼロになり、可変電流源Ｉ２が供給する補償電流もゼロとなる。
以上、第１の実施形態では、入力電圧ＩＮに対する出力電圧ＴＩＡｏｕｔの低下量に応じて、トランジスタＱ２のコレクタとトランジスタＱ３のベースとの間に接続される抵抗素子Ｒ３に流す電流を制御する。これにより、出力電圧ＴＩＡｏｕｔの低下に追従してトランジスタＱ３のベース電圧が低下する場合にも、トランジスタＱ２のコレクタ電圧が低下することを抑止できる。この結果、受光素子ＰＤから大きな光電流を受ける場合にも、トランジスタＱ２のコレクタ電圧とベース電圧Ｖｃａｓとの差を、トランジスタＱ２が正常に動作する範囲に設定することができ、トランスインピーダンスアンプ１０１の周波数特性の劣化を抑制することができる。
〔第２の実施形態〕
〔トランスインピーダンスの回路構成〕
図３は、第２の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図３に示すトランスインピーダンスアンプ１０２は、図１に示したトランスインピーダンスアンプ１０１に、ｎチャネルＭＯＳトランジスタＭ１とオペアンプＯＰＡ１とが追加されている。トランスインピーダンスアンプ１０２のその他の構成は、図１に示すトランスインピーダンスアンプ１０１の構成と同様である。
ＭＯＳトランジスタＭ１は、ドレインが入力端子ＩＮに接続され、ソースが接地線Ｖｓｓに接続され、ゲートがオペアンプＯＰＡ１の出力に接続される。オペアンプＯＰＡ１は、差動入力で受ける平均電圧ＯＵＴ０と基準電圧Ｖｒｅｆ１との差に応じて生成した出力電圧をＭＯＳトランジスタＭ１のゲートに出力する差動増幅器として機能する。基準電圧Ｖｒｅｆ１は、第２基準電圧の一例である。
例えば、平均電圧ＯＵＴ０が基準電圧Ｖｒｅｆ１より低い場合、オペアンプＯＰＡ１の出力電圧が上昇し、入力端子ＩＮから帰還抵抗素子ＲＦに向けて流れる入力電流ＩＮの一部が、ＭＯＳトランジスタＭ１を介して引き抜かれる。これにより、入力電流ＩＮが増加する場合にも帰還抵抗素子ＲＦに流れる電流の増加を抑制することができ、帰還抵抗素子ＲＦの電圧降下が小さくすることができ、出力電圧ＴＩＡｏｕｔの低下を抑制することができる。
例えば、ＭＯＳトランジスタＭ１のドレイン・ソース間電圧がゲート電圧よりも大きくなるようにＭＯＳトランジスタＭ１のバイアスを設定することで、ＭＯＳトランジスタＭ１が飽和領域で動作するようにできる。ＭＯＳトランジスタＭ１が飽和領域で動作するとき、入力端子ＩＮから見たＭＯＳトランジスタＭ１のドレインの入力インピーダンスはエミッタ接地増幅器ＧＥＡの入力インピーダンスよりも大きくなる。このため、入力信号ＩＮの信号成分よりもＤＣ成分（平均電流）を多く引き抜くようにすることができる。例えば、ＭＯＳトランジスタＭ１に引き抜かれる信号成分の大きさを１としたときに、ＤＣ成分の大きさを１００以上に設定することができる。なお、オペアンプＯＰＡ１の電圧利得（差動利得）は、市販の１０５以上といった大きなものでない。例えば、入力及び入出力間に抵抗素子を付加したり、相互コンダクタンスの比較的小さいトランジスタを使用するなどして１０～１００ぐらいに小さくしたものを使用してもよい。
図３に示すトランスインピーダンスアンプ１０２では、適切な基準電圧Ｖｒｅｆ１を設定することで、平均電圧ＯＵＴ０と基準電圧Ｖｒｅｆ１とが等しくなるようにフィードバック制御することができる。これにより、入力電流ＩＮの大きさにかかわらず平均電圧ＯＵＴ０を一定にすることができ、トランジスタＱ２のコレクタ電圧の平均値も一定にすることができる。したがって、適当な入力信号ＩＮの範囲において歪なく電流電圧変換を行うことができる。
ただし、入力電流ＩＮの平均値が大きい場合、入力電流ＩＮの直流成分の一部を引き抜くためにＭＯＳトランジスタＭ１がオン状態になるため、ＭＯＳトランジスタＭ１の熱雑音が発生する。例えば、熱雑音は、式（１）により示される。
ｉｄ２＝４ｋＴ（（２／３）＊ｇｍ）ｄｆ ‥（１）
式（１）において、ｉｄは熱雑音電圧、ｋはボルツマン定数、Ｔは絶対温度、ｇｍはＭＯＳトランジスタＭ１の相互コンダクタンス、ｄｆは微小周波数幅であり、符号＊は積を示す。
ＭＯＳトランジスタのｇｍはソース電流の平方根に比例するため、変調度が一定のアプリケーションでは、熱雑音が発生しても入力信号ＩＮの増加に対してＳＮ比（Signal-to-Noise ratio）は改善する。変調度が一定のアプリケーションは、例えば、信号光を受光素子ＰＤで直接検波する通信システムである。この種の通信システムでは、信号光のパワーとその平均パワーとの比は常に一定になるため、光電流の信号電流の振幅と平均電流との比も一定となる。
一方、デジタルコヒーレント光通信などローカル光によりＤＣ電流（入力電流ＩＮの直流成分）がほぼ一定となるようなアプリケーションでは、熱雑音の発生によりトランスインピーダンスアンプ１０２の受信感度が劣化してしまう問題がある。ローカル光によりＤＣ電流がほぼ一定となるようなアプリケーションは、例えば、信号光とローカル光を干渉させて受光素子ＰＤで検波する通信システムである。通常、ローカル光のパワーは、信号光のパワーより十分に大きいため、光電流の平均値は、ほぼローカル光のパワーで決まる。一方で、信号電流の振幅は、例えば、信号光のパワーとローカル光のパワーとの積の平方根に比例する。このため、信号電流の振幅は小さくなり、平均電流は大きくなり、光電流の信号電流の振幅と平均電流との比は一定にならない。
この実施形態では、ＭＯＳトランジスタＭ１に流れるＤＣ電流を減らすことで、ＭＯＳトランジスタＭ１の熱雑音によるトランスインピーダンスアンプ１０２の受信感度の劣化を抑える。そのために、出力電圧ＴＩＡｏｕｔが低下することを許容し、基準電圧Ｖｒｅｆ１を、許容される出力電圧ＴＩＡｏｕｔの最低電圧に設定している。これにより、帰還抵抗素子ＲＦに流れるＤＣ電流は増加し、帰還抵抗素子ＲＦの電圧降下量に対応して出力電圧ＴＩＡｏｕｔの平均値は低下する。
しかしながら、出力電圧ＴＩＡｏｕｔの平均値の低下に応じて、可変電流源Ｉ２により抵抗素子Ｒ３に流れる電流量が増加するため、抵抗素子Ｒ３の両端の電位差を大きくすることができる。これにより、トランジスタＱ２のコレクタ電圧の平均値が、出力電圧ＴＩＡｏｕｔの平均値の低下に追従して低下することを抑止することができる。この結果、基準電圧Ｖｒｅｆ１を低く設定することで、出力電圧ＴＩＡｏｕｔの平均値が低下する場合にも、トランジスタＱ２のベース・コレクタ間電圧を、トランジスタＱ２が正常に動作する範囲に設定することができ、周波数特性の劣化を抑制することができる。
なお、より詳細には、入力信号ＩＮは、高周波の信号成分を含んでおり、エミッタ接地増幅器ＧＥＡはその信号成分を増幅してトランジスタＱ２のコレクタから電圧信号として出力する。すなわち、コレクタ電圧は、高周波の信号成分を含んでおり、その信号成分はトランジスタＱ２のコレクタ電圧の平均電圧に重畳されてエミッタフォロアＥＦに出力される。例えば、コレクタ電圧の信号成分の振幅をＶＭ［Ｖ］としたとき、コレクタ電圧の最小値（ボトム値）は、コレクタ電圧の平均値からＶＭ／２だけ低下した電圧となる。このボトム値とベース電圧Ｖｃａｓとの差を、トランジスタＱ２が増幅動作を正常に行える範囲に設定することが好ましい。
〔回路シミュレーション結果〕
図４は、図３のトランスインピーダンスアンプ１０２の入力平均電流に対する入力換算雑音スペクトル密度の平均値の変化の一例を示すシミュレーション結果である。図５は、図３のトランスインピーダンスアンプ１０２の入力端子ＩＮの入力平均電流Ｉｄｃに対する周波数特性の３ｄＢ帯域の変化の一例を示すシミュレーション結果である。図４および図５は、図３のトランスインピーダンスアンプ１０２の回路シミュレーション結果を示す。
図４の横軸は入力平均電流（ＤＣ電流）Ｉｄｃ［ｍＡ］を示し、図４の縦軸は入力換算雑音スペクトル密度の平均値［ｐＡ／ｒｔＨｚ］を示す。"ｒｔＨｚ"は、周波数（Ｈｚ）の平方根である。以下では、入力換算雑音スペクトル密度の平均値を、入力換算雑音とも称する。図５の横軸は入力平均電流Ｉｄｃ［ｍＡ］を示し、図５の縦軸は帯域を示す。
図４および図５において、"ＤＣ引き抜きあり"は、入力電流ＩＮの平均値である入力平均電流（直流成分）Ｉｄｃの値にかかわりなく、出力電圧ＴＩＡｏｕｔに応じてｎチャネルＭＯＳトランジスタＭ１から電流を引き抜く場合の特性を示す。このため、"ＤＣ引き抜きあり"では、基準電圧Ｖｒｅｆ１は、例えば、入力電流が０ｍＡのときの出力電圧ＴＩＡｏｕｔに設定される。また、"ＤＣ引き抜きあり"では、制御回路ＣＮＴＬの動作を停止し、可変電流源Ｉ２に流れる電流を０ｍＡとしている。"ＤＣ引き抜きあり"は、本開示の第２実施形態の第１の比較例に相当する。
"ＤＣ引き抜きオフセット"は、例えば、入力平均電流Ｉｄｃが０．７ｍＡを超えた場合、入力平均電流Ｉｄｃの値に応じてＭＯＳトランジスタＭ１から電流を引き抜くように基準電圧Ｖｒｅｆ１を設定した場合の特性を示す。"ＤＣ引き抜きオフセット"では、例えば、基準電圧Ｖｒｅｆ１は、４００ｍＶに設定される。また、"ＤＣ引き抜きオフセット"では、制御回路ＣＮＴＬの動作を停止し、可変電流源Ｉ２に流れる電流を０ｍＡとしている。"ＤＣ引き抜きオフセット"は、本開示の第２実施形態の第２の比較例に相当する。
"フル動作"は、入力平均電流Ｉｄｃが０．７ｍＡを超えた場合に入力平均電流Ｉｄｃの値に応じてｎチャネルＭＯＳトランジスタＭ１から電流を引き抜くように基準電圧Ｖｒｅｆ１を設定した場合の特性を示す。"フル動作"では、例えば、基準電圧Ｖｒｅｆ１は、４００ｍＶに設定される。また、"フル動作"では、制御回路ＣＮＴＬを動作させて可変電流源Ｉ２に流れる電流を制御する。すなわち、"フル動作"では、出力電圧ＴＩＡｏｕｔの低下量に応じて、可変電流源Ｉ２に電流を流して抵抗素子Ｒ３の両端に電位差を発生させ、出力電圧ＴＩＡｏｕｔの低下によるトランジスタＱ２のコレクタ電圧の低下を抑止する。なお、実際に半導体集積回路として動作するトランスインピーダンスアンプ１０２の回路では、上述した０．７ｍＡおよび４００ｍＶ以外の値が使用されてもよい。"フル動作"は、本開示の第２実施形態に相当する。
図４および図５において、"ＤＣ引き抜きあり"では、入力平均電流Ｉｄｃに対する帯域の劣化はほとんど見られないが、入力平均電流Ｉｄｃの増加とともに入力換算雑音が劣化している。"ＤＣ引き抜きオフセット"では、入力平均電流Ｉｄｃに対する入力換算雑音の劣化は見られないものの、入力平均電流Ｉｄｃが大きい領域での帯域が大きく劣化している。"ＤＣ引き抜きオフセット"で入力換算雑音の劣化は見られないのは、入力平均電流Ｉｄｃが大きくなるにしたがって帯域が劣化することで、トランスインピーダンスアンプ１０２が正常に動作しなくなるためである。
"フル動作"では、入力平均電流Ｉｄｃが大きい領域で入力換算雑音が若干増加するが、"ＤＣ引き抜きあり"に対して入力換算雑音の増加は抑えられている。また、"フル動作"では、入力平均電流Ｉｄｃに対する帯域の劣化は数ＧＨｚ以下と比較的軽微である。
以上のことから、図３に示すトランスインピーダンスアンプ１０２では、帰還抵抗素子ＲＦの電圧降下量に応じて可変電流源Ｉ２に電流を流すことで、入力電流ＩＮによる雑音の増加を抑圧しながら帯域劣化のほとんどない光受信器を実現することが可能となる。
図６は、図３のトランスインピーダンスアンプの入力電流に対する各部の電圧の変化の一例を示すシミュレーション結果である。図６の横軸は入力平均電流Ｉｄｃ［ｍＡ］を示し、図６の縦軸は電圧［ＶまたはｍＶ］を示す。特に限定されないが、例えば、トランジスタＱ２のベース電圧Ｖｃａｓは１．７５Ｖに設定され、電源電圧Ｖｃｃは２．５Ｖに設定される。
符号Ｖｃは、図４および図５で説明した"フル動作"と同じ条件で回路シミュレーションした場合のトランジスタＱ２のコレクタ電圧を示す。すなわち、コレクタ電圧Ｖｃは、入力平均電流Ｉｄｃが０．７ｍＡを超えた場合にＭＯＳトランジスタＭ１から電流を引き抜くように基準電圧Ｖｒｅｆ１を設定し、かつ、制御回路ＣＮＴＬを動作させて可変電流源Ｉ２に流れる電流を制御する場合の特性である。符号Ｖｃは、本開示の第２実施形態に相当する。
符号Ｖｃ＿ＯＦＦＳＥＴは、図３および図４で説明した"ＤＣ引き抜きオフセット"と同じ条件で回路シミュレーションした場合のトランジスタＱ２のコレクタ電圧を示す。すなわち、コレクタ電圧Ｖｃ＿ＯＦＦＳＥＴは、入力平均電流Ｉｄｃが０．７ｍＡを超えた場合にＭＯＳトランジスタＭ１から電流を引き抜くように基準電圧Ｖｒｅｆ１を設定し、かつ、可変電流源Ｉ２に流れる電流を０ｍＡとする場合の特性である。符号ＩＮ０は、入力信号ＩＮの平均電圧を示し、符号ＯＵＴ０は、出力電圧ＴＩＡｏｕｔの平均電圧を示す。符号Ｖｃ＿ＯＦＦＳＥＴは、本開示の第２実施形態の比較例に相当する。
"ＤＣ引き抜きオフセット"では、抵抗素子Ｒ３から可変電流源Ｉ２に電流が流れないため、コレクタ電圧Ｖｃ＿ＯＦＦＳＥＴは、平均電圧ＯＵＴ０の低下に追従して低下する。例えば、入力平均電流Ｉｄｃが０．６ｍＡ以上になると、トランジスタＱ２の動作領域は、活性領域から飽和領域になり、トランジスタＱ２は正常に動作しなくなる。この結果、トランスインピーダンスアンプ１０２の周波数特性は劣化する。
"フル動作"では、出力電圧ＴＩＡｏｕｔの平均電圧ＯＵＴ０の低下量に応じて、抵抗素子Ｒ３から可変電流源Ｉ２に電流が流れるため、抵抗素子Ｒ３の両端に電位差が発生する。このため、コレクタ電圧Ｖｃは、入力平均電流Ｉｄｃが増加しても一定に維持される。これにより、トランジスタＱ２の動作領域を活性領域に維持してトランジスタＱ２を正常に動作させることができ、トランスインピーダンスアンプ１０２の周波数特性の劣化を抑止することができる。なお、正確には、一定に維持されるのはトランジスタＱ２のコレクタ電圧の平均値となっている。上述したように、エミッタ接地増幅器ＧＥＡによって増幅された電圧信号がトランジスタＱ２のコレクタから出力されるが、その電圧信号はコレクタ電圧の平均電圧（直流成分）に重畳されて出力される。従って、コレクタ電圧の瞬間値としては、コレクタ電圧の平均電圧よりも電圧信号の振幅の分だけ低くなった電圧値を取り得る。
なお、入力平均電流Ｉｄｃが０．７ｍＡを超えた後、入力平均電流Ｉｄｃの増加量に対応してＭＯＳトランジスタＭ１から電流が引き抜かれる。このため、平均電圧ＯＵＴ０は、入力平均電流Ｉｄｃが０．７ｍＡを超えた後、低下せずにほぼ一定になる。
以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、帰還抵抗素子ＲＦを流れる電流による電圧降下で出力電圧ＴＩＡｏｕｔが低下する場合に、入力電流ＩＮの一部をＭＯＳトランジスタＭ１に流す。これにより、帰還抵抗素子ＲＦの電圧降下量を抑制することができ、出力電圧ＴＩＡｏｕｔの降下量を抑制することができる。
ＭＯＳトランジスタＭ１に流れる電流を減らして熱雑音を抑制する場合にも、可変電流源Ｉ２の動作により抵抗素子Ｒ３の両端の電位差を発生させることで、トランジスタＱ２のコレクタ電圧の平均電圧が出力電圧ＴＩＡｏｕｔの平均電圧に追従して低下することを抑止することができる。この結果、入力電流ＩＮの一部を引き抜くＭＯＳトランジスタＭ１を設ける場合にも、ＭＯＳトランジスタＭ１の熱雑音の発生を抑制しつつ、周波数特性の劣化を抑制することができる。換言すれば、制御回路ＣＮＴＬ、可変電流源Ｉ２および抵抗素子Ｒ３と、オペアンプＯＰＡ１およびＭＯＳトランジスタＭ１とにより、第２トランジスタの他方の電流端子の電圧の低下を抑止することができる。
ローパスフィルターＬＰＦ１から出力される平均電圧ＯＵＴ０をオペアンプＯＰＡ１に入力することで、高周波の入力信号ＩＮを出力信号ＴＩＡｏｕｔに変換する場合にも、平均電圧ＯＵＴ０に基づいて、ＭＯＳトランジスタＭ１に流す入力信号ＩＮの直流電流の量を制御することができる。
〔第３の実施形態〕
〔トランスインピーダンスの回路構成〕
図７は、第３の実施形態にかかるトランスインピーダンスアンプの構成の一例を示す回路図である。図１および図３と同様の要素については、同じ符号を付し、詳細な説明は省略する。図７に示すトランスインピーダンスアンプ１０３は、図３に示したトランスインピーダンスアンプ１０１のローパスフィルターＬＰＦ２および制御回路ＣＮＴＬの代わりに、ローパスフィルターＬＰＦ３およびオペアンプＯＰＡ２（制御回路）を有する。トランスインピーダンスアンプ１０３のその他の構成は、図３に示すトランスインピーダンスアンプ１０２の構成と同様である。
ローパスフィルターＬＰＦ３は、トランジスタＱ２のコレクタと接地線Ｖｓｓとの間に直列に接続される抵抗素子Ｒ５および容量素子Ｃ５を有する。そして、ローパスフィルターＬＰＦ３は、抵抗素子Ｒ５と容量素子Ｃ５とを接続する接続ノードＶＣ０からトランジスタＱ２のコレクタ電圧の平均電圧ＶＣ０（ＤＣ電圧）を出力する。すなわち、ローパスフィルターＬＰＦ３は、可変電流源Ｉ２の制御を目的としてトランジスタＱ２のコレクタ電圧を平滑化した電圧（第３検出信号）を出力する平滑回路として機能する。なお、ローパスフィルターＬＰＦ３は、トランジスタＱ２のコレクタの平均電圧を検出することが目的であり、トランジスタＱ２のコレクタから見たときの入力インピーダンスはできるだけ大きい値にすることが好ましい。そのため、例えば、抵抗素子Ｒ５の値は５０ＫΩ以上にすることが好ましい。
オペアンプＯＰＡ２は、平均電圧ＶＣ０と基準電圧Ｖｒｅｆ２とを差動入力で受け、差動入力で受けた電圧に応じた出力電圧ＣＮＴＬ２（制御信号）を可変電流源Ｉ２の制御入力に出力する第１差動増幅器として機能する。オペアンプＯＰＡ２および可変電流源Ｉ２は、平均電圧ＶＣ０が基準電圧Ｖｒｅｆ２より低い場合に、抵抗素子Ｒ３に直流電流（補償電流）を流すようにフィードバック動作し、平均電圧ＶＣ０を基準電圧Ｖｒｅｆ２と等しくする。換言すれば、オペアンプＯＰＡ２は、トランジスタＱ２のコレクタ電圧が基準電圧Ｖｒｅｆ２に比べて低いほど、可変電流源Ｉ２が生成する電流を増加させる制御信号ＣＮＴＬ２を生成する。例えば、基準電圧Ｖｒｅｆ２は、トランジスタＱ２のベース電圧Ｖｃａｓと同じ値に設定される。基準電圧Ｖｒｅｆ２は、第１基準電圧の一例である。
これにより、入力電流ＩＮが増加することで出力電圧ＴＩＡｏｕｔの平均電圧が低下し、トランジスタＱ３のベース電圧が低下する場合にも、トランジスタＱ２のコレクタ電圧とベース電圧Ｖｃａｓとの差を、トランジスタＱ２が正常に動作する範囲（活性領域）に設定することができる。この結果、トランスインピーダンスアンプ１０３の周波数特性の劣化を抑制することができる。
〔回路シミュレーション結果〕
図８は、図７のトランスインピーダンスアンプの入力電流に対する各部の電圧の変化の一例を示すシミュレーション結果である。図６と同様の要素については、詳細な説明は省略する。図８の横軸および縦軸は、図６の横軸および縦軸とそれぞれ同じである。シミュレーション波形に示す項目も、図６と同じである。すなわち、図８の波形は、"フル動作"でのコレクタ電圧Ｖｃ（本開示の第３実施形態に相当する）、"ＤＣ引き抜きオフセット"でのコレクタ電圧Ｖｃ＿ＯＦＦＳＥＴ（本開示の第３実施形態の比較例に相当する）、入力信号ＩＮの平均電圧ＩＮ０および出力電圧ＴＩＡｏｕｔの平均電圧ＯＵＴ０を示す。特に限定されないが、電源電圧Ｖｃｃは２．５Ｖである。
図８においても、図６と同様に、"フル動作"において、出力電圧ＴＩＡｏｕｔが低下しても、抵抗素子Ｒ３に流れる電流により抵抗素子Ｒ３の両端に電位差が発生するため、コレクタ電圧Ｖｃの平均電圧を一定に維持することができる。これにより、トランジスタＱ２の動作領域を活性領域に維持することができ、トランジスタＱ２を正常に動作させることができ、トランスインピーダンスアンプ１０３の周波数特性の劣化を抑止することができる。
なお、図７のトランスインピーダンスアンプ１０３においても、図４および図５に示したシミュレーション結果と同様のシミュレーション結果が得られる。
以上、第３の実施形態においても、第１および第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、ローパスフィルターＬＰＦ３とオペアンプＯＰＡ２とによりトランジスタＱ２のコレクタ電圧の平均値を直接モニタして可変電流源Ｉ２の電流量を制御する。これにより、トランジスタＱ２のコレクタ電圧を、基準電圧Ｖｒｅｆ２に設定することができる。この結果、トランジスタＱ２のコレクタ電圧を、トランジスタＱ２が正常に動作する範囲（活性領域）に設定することができ、トランスインピーダンスアンプ１０２の周波数特性の劣化を抑制することができる。基準電圧Ｖｒｅｆ２は、例えば、トランジスタＱ２のベース電圧Ｖｃａｓと等しい値に設定してもよい。
なお、上述した実施形態に示したバイポーラトランジスタは、ＭＯＳトランジスタに置き換えられてもよく、上述した実施形態に示したＭＯＳトランジスタは、バイポーラトランジスタに置き換えられてもよい。
以上、本開示の実施形態などについて説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範囲内において、各種の変更、修正、置換、付加、削除、および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
１０１、１０２、１０３ トランスインピーダンスアンプ
Ｃ１、Ｃ２、Ｃ３、Ｃ５ 容量素子
ＣＮＴＬ 制御回路
ＣＮＴＬ１、ＣＮＴＬ２ 制御信号
ＥＦ エミッタフォロア
ＧＥＡ エミッタ接地増幅器
Ｉ１、Ｉ３、Ｉ４ 電流源
Ｉ２ 可変電流源
Ｉｄｃ 入力平均電流
ＩＮ 入力端子
ＩＮ０ 平均電圧（第１検出信号）
ＬＰＦ１、ＬＰＦ２ ローパスフィルター（第２平滑回路、第１平滑回路）
ＬＰＦ３ ローパスフィルター
Ｍ１、ＮＭ１、ＮＭ２、ＮＭ３ ｎチャネルＭＯＳトランジスタ
ＯＰＡ１、ＯＰＡ２ オペアンプ
ＯＵＴ０ 平均電圧（第２検出信号）
ＰＤ 受光素子
ＰＭ１、ＰＭ２ ｐチャネルＭＯＳトランジスタ
Ｑ１、Ｑ２、Ｑ３ トランジスタ（第１トランジスタ、第２トランジスタ、第３トランジスタ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、ＲＬ 抵抗素子
ＲＦ 帰還抵抗素子
ＴＩＡｏｕｔ 出力端子
ＶＣ０ 平均電圧
Ｖｃ、Ｖｃ＿ＯＦＦＳＥＴ コレクタ電圧
Ｖｃａｓ カスコードバイアス線
Ｖｃｃ 電源線
Ｖｐｄ バイアス線
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
Ｖｓｓ 接地線

Claims (6)

  1. 入力電流の大きさに応じて出力電圧を生成するトランスインピーダンスアンプであって、
    前記入力電流を受ける入力端子と、
    前記出力電圧を出力する出力端子と、
    第１抵抗素子と、
    第１制御端子、第１電流端子、および第２電流端子を有し、前記第１制御端子が前記入力端子に接続され、前記第１電流端子が接地線に接続される第１トランジスタと、
    第２制御端子、第３電流端子、および第４電流端子を有し、前記第２制御端子で第１電圧を受け、前記第３電流端子が前記第１トランジスタの前記第２電流端子と接続され、前記第４電流端子が前記第１抵抗素子を介して電源線に接続される第２トランジスタと、
    一端が前記第２トランジスタの前記第４電流端子に接続される第２抵抗素子と、
    第３制御端子、第５電流端子、および第６電流端子を有し、前記第３制御端子が前記第２抵抗素子の他端に接続され、前記第５電流端子が前記出力端子と定電流源とに接続され、前記第６電流端子が前記電源線に接続される第３トランジスタと、
    前記入力端子と前記出力端子との間に接続される帰還抵抗素子と、
    前記第２抵抗素子の前記他端に接続され、前記第２抵抗素子に制御信号に応じて補償電流を供給する可変電流源と、
    前記出力電圧の平均値を検出して、検出結果に応じて前記第２トランジスタの前記第４電流端子の平均電圧が所定の値となるように前記制御信号を生成する制御回路と、
    を備え、
    前記制御回路は、前記可変電流源を制御することにより、前記第２トランジスタの前記第４電流端子の平均電圧を、前記第２トランジスタが活性領域で動作する電圧に設定する、
    トランスインピーダンスアンプ。
  2. 前記制御回路は、前記入力端子の平均電圧と前記出力端子の平均電圧との差に基づいて前記制御信号を生成する、
    請求項１に記載のトランスインピーダンスアンプ。
  3. 前記制御回路は、前記出力端子の平均電圧が前記入力端子の平均電圧に比べて低いほど、前記可変電流源が生成する前記補償電流を増加させる、
    請求項２に記載のトランスインピーダンスアンプ。
  4. 前記入力端子の電圧を平滑化した第１検出信号を出力する第１平滑回路と、
    前記出力端子の電圧を平滑化した第２検出信号を出力する第２平滑回路と、を備え、
    前記制御回路は、前記第１平滑回路および前記第２平滑回路によりそれぞれ平滑化された前記第１検出信号と、前記第２検出信号との差に基づいて前記制御信号を生成する、
    請求項２または請求項３に記載のトランスインピーダンスアンプ。
  5. 前記制御回路は、前記第２トランジスタの前記第４電流端子の電圧の平均値に基づいて、前記制御信号を生成する、
    請求項１に記載のトランスインピーダンスアンプ。
  6. 前記制御回路は、前記第２トランジスタの前記第４電流端子の平均電圧と第１基準電圧とを受ける第１差動増幅器を備え、前記第２トランジスタの前記第４電流端子の平均電圧が前記第１基準電圧より低いほど、前記補償電流を増加させる、
    請求項５に記載のトランスインピーダンスアンプ。
JP2019210333A 2019-11-21 2019-11-21 トランスインピーダンスアンプ Active JP7415476B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019210333A JP7415476B2 (ja) 2019-11-21 2019-11-21 トランスインピーダンスアンプ
US17/097,348 US11394352B2 (en) 2019-11-21 2020-11-13 Transimpedance amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019210333A JP7415476B2 (ja) 2019-11-21 2019-11-21 トランスインピーダンスアンプ

Publications (2)

Publication Number Publication Date
JP2021082983A JP2021082983A (ja) 2021-05-27
JP7415476B2 true JP7415476B2 (ja) 2024-01-17

Family

ID=75963358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019210333A Active JP7415476B2 (ja) 2019-11-21 2019-11-21 トランスインピーダンスアンプ

Country Status (2)

Country Link
US (1) US11394352B2 (ja)
JP (1) JP7415476B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055416A1 (ja) 2003-12-03 2005-06-16 Matsushita Electric Industrial Co., Ltd. 光受信用前置増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS646583Y2 (ja) * 1981-03-16 1989-02-21
JPS6457809A (en) * 1987-08-28 1989-03-06 Olympus Optical Co Amplifier circuit
JPH1070418A (ja) * 1996-08-27 1998-03-10 Hitachi Denshi Ltd 多段カスコード増幅器
US6114913A (en) 1999-03-03 2000-09-05 Maxim Integrated Products, Inc Transimpedance amplifiers with improved gain-bandwidth product

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055416A1 (ja) 2003-12-03 2005-06-16 Matsushita Electric Industrial Co., Ltd. 光受信用前置増幅器

Also Published As

Publication number Publication date
US11394352B2 (en) 2022-07-19
JP2021082983A (ja) 2021-05-27
US20210159858A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US8766728B2 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
JP4032720B2 (ja) 自動利得制御回路
JP5165792B2 (ja) 高利得増幅器と等化回路とを用いた高感度光受信機
JP6011273B2 (ja) 増幅器
US10931381B2 (en) Optical receivers with DC cancellation bias circuit and embedded offset cancellation
US7525391B2 (en) Linear transimpedance amplifier with multiplexed gain stage
JP4779713B2 (ja) 光信号受信回路およびそれを用いた光信号受信装置
JP7115065B2 (ja) トランスインピーダンスアンプ
JP2012235376A (ja) 電子回路及び光受光回路
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
US20200091881A1 (en) Differential trans-impedance amplifier
JPWO2008120663A1 (ja) 光受信回路用信号増幅器
US11411542B2 (en) Transimpedance amplifier circuit
US11349444B2 (en) Transimpedance amplifier circuit
JP7415476B2 (ja) トランスインピーダンスアンプ
US7221229B2 (en) Receiver circuit having an optical reception device
CN116633284A (zh) 一种高增益跨阻放大器及高增益光电转换器
KR101054388B1 (ko) 광수신기용 트랜스임피던스 증폭기
US9543906B2 (en) Optical receiver to enhance dynamic range thereof
JP4058981B2 (ja) 光受信モジュール
JP4032531B2 (ja) 光受信器
JP6973353B2 (ja) 線形増幅器
JP2017169156A (ja) トランスインピーダンスアンプおよび光信号受信装置
JP2009153047A (ja) 電流電圧変換回路、受光アンプ回路、およびパルス再生回路
JP3826779B2 (ja) 光受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7415476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150