JP7414365B2 - 車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ - Google Patents

車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ Download PDF

Info

Publication number
JP7414365B2
JP7414365B2 JP2021530242A JP2021530242A JP7414365B2 JP 7414365 B2 JP7414365 B2 JP 7414365B2 JP 2021530242 A JP2021530242 A JP 2021530242A JP 2021530242 A JP2021530242 A JP 2021530242A JP 7414365 B2 JP7414365 B2 JP 7414365B2
Authority
JP
Japan
Prior art keywords
controller
network switch
data
network
host system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530242A
Other languages
English (en)
Other versions
JP2022510919A (ja
Inventor
クンツ、マンフレッド
アルトフ、マルクス
ニン、ションジ
Original Assignee
マーベル アジア ピーティーイー、リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル アジア ピーティーイー、リミテッド filed Critical マーベル アジア ピーティーイー、リミテッド
Publication of JP2022510919A publication Critical patent/JP2022510919A/ja
Application granted granted Critical
Publication of JP7414365B2 publication Critical patent/JP7414365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

［関連出願の相互参照］
本願は、２０１８年１１月２８日に出願された米国仮出願第６２／７７２，５０６号の利益を主張する、２０１９年１１月２７日に出願された米国特許出願第１６／６９７，３６１号の優先権を主張する。上述の出願の開示全体は、参照によって本明細書に組み込まれる。
本開示は、車両内のデバイス間のデータ転送に関し、より具体的には、車両内のホストコントローラにセンサデータを転送する自動車用イーサネット（登録商標）スイッチデバイスに関する。
本明細書で提供する背景説明は、本開示の文脈を一般的に提示することを目的としている。ここに名を挙げられた発明者らの研究は、この背景技術の項において当該研究が説明される範囲において、出願時において先行技術として別途みなし得ない説明の複数の態様と共に、明示的にも暗示的にも本開示に対する先行技術としては認められない。
自律走行車両などの自動車用途において、データトラフィックの高帯域幅が今までになく求められている。自律走行車両は、完全および半自律走行車両を含む。これは、ビデオ、音声、ＬＩＤＡＲ、ＲＡＤＡＲ、近接および／またはその他センサデータの転送を含む。例として、車両内のセンサは、車両外の環境を監視し、処理用にホストシステムにデータを戻すように提供するように構成され得る。データはホストシステムにより処理され、車両内で動作を実行するために使用される（例えば、ブレーキ、ステアリング、加速などの自律動作）。データはさらにまたはあるいは、車両内および／または外部のネットワークデバイスおよび／またはコンポーネントにルーティングされ得る。
ネットワークスイッチが提供され、上記ネットワークスイッチは、データバスと、レジスタと、エンドポイントコントローラと、ダイレクトメモリアクセスコントローラとを備える。エンドポイントコントローラは、ホストシステムのデバイスドライバにより生成された記述子を受信し、上記レジスタ内に、上記記述子を格納し、上記ホストシステムのルートコンプレックスコントローラと、上記データバスとの間でデータを転送するように構成される。上記記述子は、上記ホストシステムのメモリ内のバッファのアドレスを特定する。上記ダイレクトメモリアクセスコントローラは、上記エンドポイントコントローラまたは上記レジスタから上記バッファの上記アドレスを受信し、上記アドレスと上記デバイスドライバにより生成されたインジケーションに基づいて、上記ホストシステムの上記メモリと、上記ネットワークスイッチに接続されたネットワークデバイスとの間での上記データの転送を独立制御するように構成される。上記ダイレクトメモリアクセスコントローラは、受信ダイレクトメモリアクセスコントローラまたは送信ダイレクトメモリアクセスコントローラである。
別の特徴では、上記エンドポイントコントローラは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて上記データを転送する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである。別の特徴では、上記インジケーションは、上記メモリに格納されたフラグ、割り込み、または信号である。
別の特徴では、項目１に記載のネットワークスイッチは、上記ダイレクトメモリアクセスコントローラへ、または上記ダイレクトメモリアクセスコントローラから上記データを転送するように構成された媒体アクセス制御デバイスと、上記媒体アクセス制御デバイスと、上記ネットワークスイッチに接続された上記ネットワークデバイスとの間で上記データを転送するように構成されたイーサネットスイッチとをさらに備える。別の特徴では、上記ネットワークデバイスは、センサ、アクチュエータ、ペリフェラルコンポーネントインターコネクトエクスプレスデバイス、またはエンドポイントデバイスである。
別の特徴では、上記ネットワークスイッチは、媒体アクセス制御デバイスをさらに備え、上記データの転送を独立制御しながら、上記ダイレクトメモリアクセスコントローラは、上記データバスと、上記媒体アクセス制御デバイスとの間で、上記ホストシステムのホストコントローラとの相互作用なしに、上記データを転送するように構成される。
別の特徴では、上記ダイレクトメモリアクセスコントローラは、上記データの転送前に、上記デバイスドライバから上記メモリの上記バッファの制御を得て、上記データの転送後に、上記デバイスドライバに上記バッファの制御を返すために割り込みを生成するように構成される。
別の特徴では、上記ネットワークスイッチは、上記メモリに格納されたルールを受信し、上記ルールに基づいて、上記ネットワークスイッチで上記ネットワークデバイスから受信されたフレームを検査し、上記フレームをドロップするか、上記フレームを上記デバイスドライバ、上記ホストシステムのアプリケーションコントローラ、または上記ホストシステムのサービス拒否コントローラに送るように構成された別のコントローラをさらに備える。
別の特徴では、データ転送システムが提供され、上記データ転送システムは、項目１に記載の上記ネットワークスイッチと、上記メモリと、上記デバイスドライバを実装するホストコントローラと、上記ホストコントローラおよび上記ダイレクトメモリアクセスコントローラに、上記メモリへのアクセスを提供するように構成された上記ルートコンプレックスコントローラとを備える。
別の特徴では、上記デバイスドライバは、上記ダイレクトメモリアクセスコントローラに、上記バッファの制御を移行するように構成され、上記ダイレクトメモリアクセスコントローラは、上記バッファの制御を上記デバイスドライバに戻すように構成される。別の特徴では、上記ルートコンプレックスコントローラは、上記デバイスドライバと、上記メモリとの間の、制御情報の転送を制御するように構成される。別の特徴では、上記ルートコンプレックスコントローラと、上記エンドポイントコントローラとは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて動作する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである。
別の特徴では、上記データ転送システムは、上記ネットワークスイッチからフレームを受信し、上記フレームが攻撃に関連付けられている可能性が高いか判定し、上記メモリ内に格納されたルールを変更し、別のフレームまたは上記ネットワークデバイスとの接続をドロップするために、上記変更されたルールを上記ネットワークスイッチに送るように構成されたサービス拒否コントローラをさらに備える。
別の特徴では、ネットワークスイッチを動作させる方法が提供され、上記方法は、上記ネットワークスイッチのエンドポイントコントローラにおいて、ホストシステムのデバイスドライバにより生成された記述子を受信する段階であって、上記記述子は、上記ホストシステムのメモリ内のバッファのアドレスを特定する、受信する段階と、レジスタ内に、上記記述子を格納する段階と、上記ホストシステムのルートコンプレックスコントローラと、上記ネットワークスイッチのデータバスとの間でデータを転送する段階と、ダイレクトメモリアクセスコントローラにおいて、上記エンドポイントコントローラまたは上記レジスタから上記バッファの上記アドレスを受信する段階と、上記アドレスと上記デバイスドライバにより生成されたインジケーションとに基づいて、上記ホストシステムの上記メモリと、上記ネットワークスイッチに接続されたネットワークデバイスとの間での上記データの転送を独立制御する段階とを備える。
別の特徴では、上記方法は、上記エンドポイントコントローラを介して、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて上記データを転送する段階をさらに備える。別の特徴では、上記方法は、媒体アクセス制御デバイスを介して、上記ダイレクトメモリアクセスコントローラへ、または上記ダイレクトメモリアクセスコントローラから上記データを転送する段階と、イーサネットスイッチを介して、上記媒体アクセス制御デバイスと、上記ネットワークスイッチに接続された上記ネットワークデバイスとの間で上記データを転送する段階とをさらに備える。
別の特徴では、上記方法は、上記データの転送を独立制御しながら、上記ダイレクトメモリアクセスコントローラを介して、上記データバスと、媒体アクセス制御デバイスとの間で、上記ホストシステムのホストコントローラとの相互作用なしに、上記データを転送する段階をさらに備える。
別の特徴では、上記方法は、上記ダイレクトメモリアクセスコントローラにおいて、上記データの転送前に、上記デバイスドライバから上記メモリの上記バッファの制御を得る段階と、上記データの転送後に、上記デバイスドライバに上記バッファの制御を返すために割り込みを生成する段階とをさらに備える。
別の特徴では、上記方法は、上記メモリに格納されたルールを受信する段階と、上記ルールに基づいて、上記ネットワークスイッチで上記ネットワークデバイスから受信されたフレームを検査し、上記フレームをドロップするか、上記フレームを上記デバイスドライバ、上記ホストシステムのアプリケーションコントローラ、または上記ホストシステムのサービス拒否コントローラに送る段階とをさらに備える。
別の特徴では、上記方法は、上記ネットワークスイッチからフレームを受信する段階と、上記フレームが攻撃に関連付けられている可能性が高いか判定する段階と、上記メモリ内に格納されたルールを変更する段階と、別のフレームまたは上記ネットワークデバイスとの接続をドロップするために、上記変更されたルールを上記ネットワークスイッチに送る段階とをさらに備える。
本開示の適用可能性のさらなる領域が、詳細な説明、特許請求の範囲及び図面から明らかになろう。詳細な説明および具体的な例は、例示のみを目的とすることが意図されており、本開示の範囲を限定することは意図されていない。
本開示に係る、ホストシステムと、１または複数のネットワークスイッチとを備える、車両のデータ転送システムの機能ブロック図である。
図１のホストシステムと、ネットワークスイッチの１つの機能ブロック図である。
図２のネットワークスイッチの機能ブロック図である。
本開示に係る、データ転送方法を示す。
本開示に係る、ネットワークスイッチおよびホストシステムの、例示的な半または完全自律走行車両における実装の機能ブロック図である。
本開示に係る、ホストシステムがアプリケーションコントローラと、サービス拒否検出コントローラとを備える車両内で実装される、図２のホストシステムおよびネットワークスイッチの、ペリフェラルコンポーネントインターコネクトエクスプレス実装の機能ブロック図である。
本開示に係る、ネットワークスイッチにより実行される攻撃対策方法を示す。
本開示に係る、ホストシステムのサービス拒否検出コントローラにより実行されるサービス拒否方法を示す。
図面において、参照番号は、同様のおよび／または同一の要素を特定するために再利用されることがある。
車両は、車両コンポーネント、並びに車両の内部および外部環境の状態を監視するための多数のセンサを有し得る。車両のホストシステムはさらに、センサからデータを受信し、受信したセンサデータに応じて各種動作を実行する、複数のコントローラを備え得る。特定の用途において、データは近傍の車両、遠隔局、および／または車両内のネットワークデバイスと共有される。コントローラのいくつかの例は、エンジンコントローラ、送信コントローラ、暖房、換気、および空調（ＨＶＡＣ）コントローラ、半または完全自律走行車両コントローラ、インフォテイメントコントローラ、照明コントローラなどを含む。
本明細書で上述した例は、ホストシステムと、ホストシステムと車両内および／または外部のその他ネットワークデバイスとの間でデータをルーティングするための、１または複数のネットワークスイッチとを含む、データ転送システムを含む。様々な実施形態において、ネットワークスイッチはそれぞれ、エンドポイントデバイスとして構成され、ホストシステムルートコンプレックスコントローラと通信するためのエンドポイントコントローラを有する。この結果、ネットワークスイッチはそれぞれ、ホストシステムに対する単一のエンドポイントデバイス（例えば、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）エンドポイント）とみなされる。このように、ネットワークスイッチはそれぞれ、例えばＰＣＩｅプロトコルおよびＰＣＩｅリンクを使用して、ホストシステムにより制御可能な単一のデバイスとしてみなされる。
ネットワークスイッチは、ネットワークスイッチ内のレジスタと、ホストシステムのホストメモリ内のバッファとの間のデータ転送を制御する、ダイレクトメモリアクセス（ＤＭＡ）コントローラをさらに含む。ホストシステムの１または複数のデバイスドライバは、ネットワークスイッチによるホストメモリへのアクセスを可能にするように、ホストメモリおよびネットワークスイッチを事前構成することを含む、初期化手順に従う。これは、ホストメモリのバッファおよび記述子を事前割り当てすることを含む。記述子の一部は、初期化手順中に事前構成される。初期化手順が完了すると、１または複数のデバイスドライバは、ネットワークスイッチに対するホストメモリのアクセス制御を提供する。その後、ネットワークスイッチは、バッファを事前割り当てし、記述子を事前構成することで、ホストコントローラから独立して、ホストメモリへの、およびホストメモリからのデータ転送を制御できる。エンドポイントコントローラは、１または複数のデバイスドライバに、ＤＭＡコントローラ、媒体アクセス制御（ＭＡＣ）レシーバおよびトランスミッタ、および／またはターナリ―コンテンツアドレッサブルメモリ（ＴＣＡＭ）コントローラの動作を含むネットワークスイッチの内部動作を制御可能にする。
一例において、ルートコンプレックスと、エンドポイントコントローラとは、ポイントツーポイント接続であるＰＣＩｅリンクを通じて通信するＰＣＩｅデバイスである。ルートコンプレックスコントローラと、エンドポイントコントローラとの間のＰＣＩｅリンクは、ＰＣＩｅ ｔｈｉｒｄ ｇｅｎｅｒａｔｉｏｎ（ＧＥＮ３）で流れる２つのレーンを含み、単一のイーサネットポートから、まとめて最大５から１０ギガバイト／秒（Ｇｂｐｓ）を送信可能である。
ネットワークスイッチは、インターネットプロトコル（ＩＰ）ルーティングおよび攻撃対策（ａｔｔａｃｋ ｐｒｅｖｅｎｔｉｏｎ）などのスマート機能を有する。一実施形態において、ネットワークスイッチはそれぞれ、ＩＰルーティングおよび攻撃対策を実装するＴＣＡＭコントローラを含む。別の実施形態において、ホストシステムのデバイスドライバのうちの１または複数と、ＴＣＡＭコントローラとが協働して、攻撃対策を提供する。ホストシステムは、サービス拒否（ｄｅｎｉａｌ ｏｆ ｓｅｒｖｉｃｅ（ＤｏＳ））ファームウェアを含み、ＴＣＡＭコントローラはＩＰルーティングファームウェアを含む。ＩＰルーティングファームウェアは、各フレームについて、ポートの発信元および宛先アドレス、キュー、レジスタ、ホストバッファ、ＤＭＡエンジンなどを決定し、それに応じてフレームをルーティングする。ＤｏＳファームウェアは、入ってくるフレームを監視し、所定のルールに基づき、ＩＰルーティングファームウェアに指定されたフレームのルーティングを許可するかの判定、さらなる分析のためのフレーム再ルーティング、および／またはフレームのドロップを行う。ポート、キュー、レジスタ、およびＤＭＡエンジンは、ネットワークスイッチのうちの特定のものの中に配置されている。一例において、ＩＰルーティングおよび攻撃対策ファームウェアは、ホストシステムの１または複数のデバイスドライバおよび／またはホストコントローラにより動的に構成、および／または制御される。
図１は、ホストコントローラと、ネットワークデバイス（例えば、センサおよびその他ネットワークデバイス）との間でデータ（例えばセンサデータ）を転送する、車両１０２のデータ転送システム１００を示す。データ転送システム１００は、ＰＣＩｅリンクなどのリンク１０７を介して相互通信する、ホストシステム１０４と、１または複数のネットワークスイッチ（１つのネットワークスイッチ１０６が図示される）とを含む。ホストシステム１０４は、１または複数のホストコントローラ１０８と、ホストメモリ１１０と、ルートコンプレックスコントローラ１１２とを含む。ホストコントローラ１０８は、ホストコントローラ１０８のうちの１つに実装される、デバイスドライバ１１４を含む。例として、ホストコントローラ１０８は、中央処理装置として実装され、センサデータおよび／またはその他受信データに応じて車両１０２の動作を制御する。デバイスドライバ１１４は、ホストコントローラ１０８から独立して、ネットワークスイッチ１０６と、ホストメモリ１１０との間でデータを転送するように、ホストメモリ１１０と、ネットワークスイッチ１０６とを構成する。ホストメモリ１１０は、受信したデータ、および／または車両ステータスデータなどの、ネットワークスイッチ１０６の下流のネットワークデバイスに送信されるデータを格納するための、ソリッドステートメモリ、および／またはその他メモリを含み得る。ルートコンプレックスコントローラ１１２は、（ｉ）ホストコントローラ１０８と、ホストメモリ１１０との間、（ｉｉ）ホストコントローラ１０８と、ネットワークスイッチ１０６との間、および（ｉｉｉ）ホストメモリ１１０と、ネットワークスイッチ１０６との間のデータおよび制御情報の転送を制御する。
ネットワークスイッチはそれぞれ、エンドポイントコントローラ１２０と、制御バス１２１と、データバス１２２と、受信（ＲＸ）ＤＭＡコントローラ１２４と、送信（ＴＸ）ＤＭＡコントローラ１２６と、ＭＡＣレシーバ１２８と、ＭＡＣトランスミッタ１３０と、イーサネットスイッチ１３２とを備える。エンドポイントコントローラ１２０は、リンク１０７を介したルートコンプレックスコントローラ１１２への、およびルートコンプレックスコントローラ１１２からの、およびバス１２１、１２２を介したＤＭＡコントローラ１２４、１２６への、およびＤＭＡコントローラ１２４、１２６からのデータおよび制御情報の転送を制御する。制御バス１２１はレジスタ１３３に接続される。制御情報は、レジスタ１３３に格納され、データ転送前に適用される。レジスタ１３３は、イーサネットスイッチ１３２内に実装される。エンドポイントコントローラ１２０は、例えば、ホストシステム１０４と、ネットワークスイッチ１０６との間の全二重通信、およびネットワークスイッチ１０６全体の制御に対応する、ＰＣＩｅエンドポイントデバイスとしてのＰＣＩｅリンクを通じて通信することで、ネットワークスイッチ１０６を、ホストシステム１０４に対してエンドポイントデバイスとして動作可能とする。
実施形態において、ルートコンプレックスコントローラ１１２、リンク１０７、およびエンドポイントコントローラ１２０は、ＰＣＩｅプロトコルに従って動作するＰＣＩｅシステムのＰＣＩｅコンポーネントとして実装される。ルートコンプレックスコントローラ１１２は、ホストコントローラ１０８と、ホストメモリ１１０とを、ネットワークスイッチのＰＣＩｅスイッチファブリックに接続するＰＣＩｅルートコンプレックスとして実装される。実施形態において、リンク１０７は、ＰＣＩｅリンクとして実装される。エンドポイントコントローラ１２０は、ＰＣＩｅエンドポイントとして実装される。
制御バス１２１は、記述子情報を含む制御情報を転送するのに使用される。ホストシステム１０４内で記述子が用意されていると、デバイスドライバ１１４は、制御バスを通じてネットワークスイッチ１０６をトリガする。ネットワークスイッチ１０６は、記述子と、対応するアプリケーションデータを取得するために、ＤＭＡコントローラ１２４、１２６の１つを起動する。記述子情報の例としては、発信元および宛先アドレス、発信元および宛先識別子（ＩＤ）、並びにフレームサイズおよびタイプが挙げられる。データバス１２２は、ホストメモリ１１０への、およびホストメモリ１１０からのデータ転送に使用される。ＤＭＡコントローラ１２４、１２６は、デバイスドライバ１１４から受信した記述子情報に基づいて、ホストメモリ１１０への、およびホストメモリ１１０からのデータ転送を制御する。ネットワークスイッチ１０６は、任意の適切な数のＲＸ ＤＭＡコントローラ１２４と、任意の適切な数のＴＸ ＤＭＡコントローラ１２６とを含む。図示の例において、ネットワークスイッチ１０６は、１０個の受信ＤＭＡコントローラ１２４と、１０個の送信ＤＭＡコントローラ１２６とを含む。データ転送を制御するＤＭＡコントローラ１２４、１２６を複数有することで、実施形態において１または複数のＰＣＩｅリンクを提供するリンク１０７を介して、ホストシステム１０４と、ネットワークスイッチ１０６との間で高帯域幅が実現される。ホストメモリ１１０で受信され、受信ＤＭＡコントローラ１２４を介してネットワークスイッチ１０６により提供されたデータは、ホストコントローラ１０８により処理される。得られた処理済みデータはその後、送信ＤＭＡコントローラ１２６を使用してネットワークスイッチ１０６に送信可能である。これらデータ転送は、例えばホストシステム１０４のアプリケーション、プレゼンテーション、セッション、トランスポート、およびネットワーク層間の、ホストシステム１０４内でのデータの多層転送、処理、および切り替えを含む。
ＭＡＣレシーバ１２８は、物理リンク制御の複雑さが、論理リンク制御と、対応するネットワークスタックの上層から不可視となるように、物理層の制御抽象化を提供する。物理層は、少なくとも部分的にイーサネットスイッチ１３２により実装される。ＭＡＣレシーバ１２８は、受信されたフレームを、ＲＸ ＤＭＡコントローラ１２４へと通過するフレームに変換する。この変換は、用途によっては、受信されたフレームから同期ワードプレアンブル、パディング、および／またはフレームチェックシーケンスを除去することを含む。ＭＡＣレシーバ１２８は、入ってくるフレームを、受信ＤＭＡコントローラ１２４に分配するフィルタ１３３を含む。ＭＡＣトランスミッタ１３０は、フレームを物理層における送信に適したフォーマットに変換する。この変換は、用途によっては、送信エラー特定のため、同期ワードプレアンブル、パディング、および／またはフレームチェックシーケンスを追加することを含む。
イーサネットスイッチ１３２は、（ｉ）ＭＡＣレシーバ１２８およびＭＡＣトランスミッタ１３０の間、および（ｉｉ）センサ１４０、アクチュエータ１４２、および別のネットワークデバイス１４４の間のデータ転送を制御する。センサ１４０の例は、１または複数のＲＡＤＡＲセンサ、ＬＩＤＡＲセンサ、近接センサ、カメラ、温度センサ、圧力センサ、電圧センサ、電流センサ、流量センサなどを含む。アクチュエータ１４２の例は、エンジン、モータ、ポンプ、およびバルブを含む。別のネットワークデバイス１４４の例は、トランシーバ、テレマティクスコントローラ、インフォテイメントコントローラ、全地球測位システム（ＧＰＳ）コントローラ、ナビゲーションコントローラ、照明コントローラ、ブレーキコントローラ、ステアリングコントローラ、加速コントローラなどを含む。
ネットワークスイッチ１０６は、典型的なネットワークインタフェースカード（ＮＩＣ）および従来のＰＣＩｅスイッチと構造が異なり、異なる動作を行い、その革新的なアーキテクチャおよび機能により、ホストコントローラ１０８が実装する異なる用途に対して、柔軟性および適合性を提供する。ＮＩＣは、単一のイーサネットポートを介した、ホストシステムと、ネットワークとの間のインタフェースを提供する。例えば、ＮＩＣは、ＰＣＩｅルートコンプレックスに接続されたＰＣＩｅリンクと、ローカルエリアネットワーク（ＬＡＮ）との間のインタフェースとして使用され得る。従来のＰＣＩｅスイッチは、ＰＣＩｅエンドポイントデバイスではなく、むしろＰＣＩｅリンクと、複数のＰＣＩｅエンドポイントデバイスとの間のフレームの切り替えに使用される。ネットワークスイッチ１０６は、ＮＩＣと同様のフレームの転送および変換が可能で、ホストコントローラ１０８により、ネットワークスイッチ１０６をエンドポイントデバイスとしてみなすことが可能とする、統合エンドポイントコントローラ１２０をさらに含む。ネットワークスイッチ１０６は、特定の実装において、１または複数のＰＣＩｅエンドポイントデバイスに接続される。ネットワークスイッチ１０６に統合されたコンポーネントとして、エンドポイントコントローラ１２０は、デバイスドライバ１１４に、ＤＭＡコントローラ１２４、１２６、ＭＡＣレシーバ１２８、ＭＡＣトランスミッタ１３０、およびイーサネットスイッチ１３２を含む、ネットワークスイッチ１０６の要素に対する構成、および完全なアクセスを可能とする。デバイスドライバ１１４は、ＤＭＡコントローラ１２４、１２６の特定のトラフィックを、ホストコントローラ１０８の１つに結合するように、ホストシステム１０４およびネットワークスイッチ１０６を構成可能である。これにより、送受信負荷が複数のホストコントローラに分散可能となる。実施形態において、ネットワークスイッチ１０６は、ネットワークデバイス間で送信制御プロトコル 通信をサポートするように構成される。
図２は、リンク１０７を通じてデータおよび制御情報を転送する、ホストシステム１０４およびネットワークスイッチ１０６をより詳細に示す。ホストシステム１０４は、ホストコントローラ１０８と、ホストメモリ１１０と、ルートコンプレックスコントローラ１１２とを備える。一実施形態において、単一のデバイスドライバのみが含まれる。別の実施形態において、２つ以上のホストコントローラ１０８が、それぞれデバイスドライバを含む。それぞれのデバイスドライバ（１１４'で示す）は、同様に構成されおよび／または動作し得る。
ホストメモリ１１０は、受信バッファ２００と、送信バッファ２０２と、受信記述子２０４と、送信記述子２０６とを備える。受信バッファ２００は、ネットワークスイッチ１０６からデータを受信する。送信バッファ２０２は、ネットワークスイッチからイーサネットスイッチを介して、図１のアクチュエータ１４２および／またはネットワークデバイス１４４に送信されるデータを格納する。受信記述子２０４は、受信バッファ２００に格納されるデータに関連する制御情報を格納する。送信記述子２０６は、送信バッファ２０２に格納されるデータに関連する制御情報を格納する。記述子２０４、２０６内の制御情報は、発信元および宛先アドレス、発信元および宛先ＩＤ、格納されるフレームのタイプ、格納されるフレームのサイズを含む。実施形態において、記述子２０４、２０６はそれぞれ、ホストコントローラ１０８の１つと、ＤＭＡコントローラの１つと、イーサネットスイッチ１３２のレジスタ１３３の１つと、イーサネットスイッチ１３２のポートと、センサ１４０、アクチュエータ１４２、およびネットワークデバイス１４４の１つのＩＤとを特定する。
ネットワークスイッチ１０６は、エンドポイントコントローラ１２０と、制御バス１２１と、データバス１２２と、ＲＸ ＤＭＡコントローラ１２４と、ＴＸ ＤＭＡコントローラ１２６と、ＭＡＣレシーバ１２８と、ＭＡＣトランスミッタ１３０と、イーサネットスイッチ１３２とを備える。制御バス１２１は、レジスタ１３３に接続される。制御情報は、レジスタ１３３に格納され、データ転送前に適用される。受信データは、ホストメモリ１１０、またはセンサ１４０、アクチュエータ１４２、およびネットワークデバイス１４４などのイーサネットスイッチ１３２に外部接続されたデバイスに送信される前に、ＴＣＡＭ２３０内など、イーサネットスイッチ１３２のメモリ内に格納され得る。記述子２０４、２０６は、レジスタ１３３、および／またはネットワークスイッチ１０６内の別のバッファ／メモリに関連付けられ得る。レジスタアクセスは、デバイスドライバ１１４により開始され、より狭い帯域を要する。受信ＤＭＡコントローラ１２４は、受信バッファ２００から受信データを取得するのと同様にして、受信記述子を取得する。送信ＤＭＡコントローラ１２６は、送信バッファ２０２から送信データを取得するのと同様にして、送信記述子を取得する。ネットワークスイッチ１０６が開始するこれらタスクには、大量の帯域が関連付けられる。
ルートコンプレックスコントローラ１１２は、ホストメモリ１１０のアドレス空間に、レジスタ１３３をマッピングする機能を提供する。これによりデバイスドライバ１１４'は、メモリにマッピングされたレジスタアクセスを介して、ＭＡＣレシーバ１２８、ＭＡＣトランスミッタ、およびＤＭＡコントローラ１２４、１２６を初期化および維持可能となる。ＤＭＡコントローラ１２４、１２６は、記述子２０４、２０６を使用して、デバイスドライバ１１４'と相互運用する。これは、記述子２０４、２０６の一部として格納された情報を共有することを含む。
ルートコンプレックスコントローラ１１２およびエンドポイントコントローラ１２０は、ランタイム時にネットワークスイッチ１０６の要素に対するアクセスを動的に提供する管理インタフェースを提供する。ルートコンプレックスコントローラ１１２およびエンドポイントコントローラ１２０がＰＣＩｅデバイスとして実装されると、ネットワークスイッチ１０６は、ホストシステムによりＰＣＩｅイーサネットデバイスとみなされる。デバイスドライバ１１４'は、ＤＭＡコントローラ１２４、１２６、ＭＡＣレシーバ１２８、ＭＡＣトランスミッタ１３０、レジスタ１３３、およびＴＣＡＭ２３０のＴＣＡＭコントローラ２３２に対して完全なアクセスを有する。
イーサネットスイッチ１３２は、実施形態において、レジスタ１３３と、ＴＣＡＭ２３０と、ＴＣＡＭコントローラ２３２とを備える。ＴＣＡＭコントローラ２３２は、レジスタ１３３内の制御情報と、ＴＣＡＭルール（例えば、図６のＴＣＡＭルール６０４）に基づいて、（ｉ）イーサネットスイッチ１３２に外部接続されたデバイスと、および（ｉｉ）ＭＡＣレシーバ１２８と、ＭＡＣトランスミッタ１３０との間のフレーム転送を制御する。
実施形態において、イーサネットスイッチ１３２は、実施形態において最大５から１０Ｇｂｐｓのデータを送信および／または受信する。
図３は、エンドポイントコントローラ１２０と、制御バス１２１と、データバス１２２と、ＲＸ ＤＭＡコントローラ１２４と、ＴＸ ＤＭＡコントローラ１２６と、ＭＡＣレシーバ１２８と、ＭＡＣトランスミッタ１３０と、イーサネットスイッチ１３２と、レジスタ１３３とを備えるネットワークスイッチ１０６を示す。イーサネットスイッチ１３２は、レジスタ１３３と、ＴＣＡＭ２３０と、ＴＣＡＭコントローラ２３２と、イングレスポート３００と、エグレスポート３０２と、インタフェースポート３０４と、イングレスファーストインファーストアウト（ＦＩＦＯ）バッファ３１０とを備える。
ＴＣＡＭコントローラ２３２は、レジスタ１３３内の制御情報に基づいて、（ｉ）ポート３００および３０２と、（ｉｉ）インタフェースポート３０４と間のフレーム転送を制御する。実施形態において、ＴＣＡＭコントローラ２３２は、レジスタ１３３に直接接続される、または制御バス１２１を介してレジスタにアクセスする。ＴＣＡＭコントローラ２３２は、レジスタ１３３に格納された制御情報にアクセスする。ポート３０４は、イーサネットスイッチ１３２に外部接続されたデバイスに接続される。実施形態において、ポート３００、３０２は一方向ポートであり、一部のポート３０４は一方向で、ポート３０４のその他のものは双方向である。一方向ポートは、センサからホストシステム１０４にセンサデータを転送するのに使用される。双方向ポートは、例えば、ホストコントローラ１０８およびホストメモリ１１０を含むホストシステム１０４と、イーサネットスイッチ１３２の下流のネットワークデバイスとの間の、データおよび制御情報の双方向転送に使用される。バッファ３１０は、受信したデータが、ＴＣＡＭルール（例えば、図６のＴＣＡＭルール６０４）を満たすかを確認するために比較するバイトを保持するようなサイズとなる。フレームは、ネットワークスイッチ外部のデバイスから受信される際に、スキャニングおよびフィルタリングされる。バッファ３１０は、ＴＣＡＭルールがイーサネットスイッチ１３２の対応するポートに割り当てられると、イネーブルされる。フレームは、受信後に確認されるのではなく、受信時に確認される。フレームを受信時に確認することで、フレーム確認に関連付けられた処理時間が最短に抑えられる。実施形態において、インタフェースポート３０４は、物理層（ＰＨＹ）回路として実装される。別の実施形態において、インタフェースポート３０４は、イーサネットスイッチ１３２の外部のＰＨＹ回路に接続される。ＰＨＹ回路は、デバイス１４０、１４２、１４４に接続される。別の実施形態において、インタフェースポート３０４の一部は、シリアルインタフェースとして実装され、それぞれのセンサに接続される。図５に、例示的ＰＨＹ回路を示す。例示的実施形態において、インタフェースポート３０４の一部は、シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）インタフェースおよび縮小ギガビット媒体独立インタフェース（ＲＧＭＩＩ）である。
図４は、データ転送方法を示す。以下の動作は、主に図１から図３の実装に対して説明されるが、動作は、本開示の別の実装に適用するように、容易に変更され得る。動作は繰り返し実行され得る。以下の動作は、主に単一のデバイスドライバの使用に関連して説明されるが、動作は、複数のデバイスドライバに関連して変更され、実装され得る。
４００において、ホストコントローラ１０８の１つが、例えばホストメモリ１１０からデバイスドライバ１１４をロードし、デバイスドライバ１１４を実行する。一実施形態において、デバイスドライバ１１４はイーサネットデバイスドライバである。
４０２において、デバイスドライバ１１４は、ＤＭＡコントローラ１２４、１２６にバッファ２００、２０２を割り当て、送信記述子２０６を空にしたまま、受信記述子２０４を構成する。受信記述子は、各受信バッファに対して事前に分類および構成され、ホストコントローラ１０８の１つに割り当てられる。ホストコントローラ１０８の１つは、実施形態において、デバイスドライバ１１４により生成された割り込みを使用して変更される。ＤＭＡコントローラ１２４、１２６はそれぞれ、バッファ２００、２０２のうちの１または複数に割り当てられる。受信バッファ２００は、受信ＤＭＡコントローラ１２４に割り当てられ、送信バッファ２０２は、送信ＤＭＡコントローラ１２６に割り当てられる。実施形態において、バッファ２００、２０２は、ＤＭＡコントローラ１２４、１２６により共有される。受信バッファ２００のうちの２つ以上は、受信ＤＭＡコントローラ１２４のうちの２つ以上により共有される。同様に、送信バッファ２０２のうちの２つ以上は、送信ＤＭＡコントローラ１２６のうちの２つ以上により共有される。受信記述子２０４は、発信元および宛先アドレス、発信元および宛先ＩＤ、および／または構成されると利用可能になるその他制御情報を含むように、上述のように生成および構成される。発信元および宛先アドレスは、受信バッファ２００、受信ＤＭＡコントローラ１２４、レジスタ１３３、イーサネットスイッチ１３２のポート、および／またはスイッチ１０６外部の最終宛先デバイスのアドレスを含む。発信元および宛先ＩＤは、受信バッファ２００、受信ＤＭＡコントローラ１２４、レジスタ１３３、スイッチ１０６外部の最終宛先デバイス、イーサネットスイッチ１３２のポート、および／またはルートコンプレックスコントローラ１１２およびエンドポイントコントローラ１２０などの中間デバイスの識別子を含む。
実施形態において、データが送信されると判定された後にセットアップされると以下に記載されるが、送信記述子２０６少なくとも部分的に事前にセットアップされる。デバイスドライバ１１４は、送信記述子２０６のうちの１または複数を、送信ＤＭＡコントローラ１２６のうちの１または複数に割り当てる。デバイスドライバ１１４は、送信バッファ２０２および／または送信ＤＭＡコントローラ１２６のアドレスとＩＤを含むように、送信記述子２０６を生成する。この時点で、送信記述子２０６は、最終宛先デバイスのアドレスおよび／またはＩＤを含まない。利用できる制御情報がなければ、送信記述子は空のままとなる。
以下の動作４０６、４０８、４１０、４１２は、フレーム送信時に実行される。動作４２０、４２２、４２４は、フレーム受信時に実行される。ホストシステム１０４およびネットワークスイッチ１０６は、動作４０６、４０８、４１０、４１２を実行中に、動作４２０、４２２、４２４を実行する。
４０４において、デバイスドライバ１１４はフレームが送信されるか判定する。例として、ホストコントローラ１０８のうちの１つが割り込みを生成する、メモリ内にフラグを設定する、またはフレームが送信されることをデバイスドライバ１１４にシグナリングする。実施形態において、フレームが転送されることをデバイスドライバ１１４にシグナリングするネットワークスイッチ１０６により割り込みが生成される。これは、フレームの受信または送信転送が完了した際にも同様に生じ得る。別の例としてこれは、記述子２０４、２０６がリフィルされた（即ち、新たな、および／または更新された制御情報が、記述子として格納された）際に生じ得る。デバイスドライバ１１４は、ホストコントローラ１０８のうちの１または複数の動作を制御していれば、デバイスドライバ１１４はいつフレームが送信されるか把握している。４０６において、デバイスドライバ１１４は送信記述子２０６を構成する。これは、送信記述子２０６の生成および送信記述子２０６の格納が既になされていなければ、それを生成して、ホストメモリ１１０内に格納することを含む。送信記述子２０６は、ホストコントローラ１０８の対応するものに割り当てられる。実施形態において対応するものは、デバイスドライバ１１４により生成された割り込みにより変更される。送信記述子２０６は、対応するフレームが送信される、宛先デバイスのアドレスおよび／またはＩＤを含むように構成される。
４０８において、デバイスドライバ１１４は、送信バッファ２０２および送信記述子２０６の制御を送信ＤＭＡコントローラ１２６に移行する。これは、デバイスドライバ１１４が、制御が移行されることを示すように送信ＤＭＡコントローラ１２６にシグナリングすること、送信ＤＭＡコントローラ１２６によりアクセス可能で監視されるホストメモリ１１０および／またはレジスタ１３３内に制御フラグを設定すること、または送信ＤＭＡコントローラ１２６に検出される割り込みを生成することのうち少なくとも１つを含む。以下の動作４１０、４１２は、ホストコントローラ１０８および／またはホストコントローラ１０８によりホストシステム１０４内で実装されるソフトウェア相互作用から独立して実行される。この結果、ホストコントローラ１０８の中央処理サイクルは、これら動作の実行に使用されない。４１０において、送信ＤＭＡコントローラ１２６はフレーム送信を制御する。これは、送信記述子２０６の対応するものの内の制御情報に応じて、送信バッファ２０２に格納されたデータにアクセスするように、ルートコンプレックスコントローラ１１２に指示するように、エンドポイントコントローラ１２０にシグナリングすることを含む。送信ＤＭＡコントローラ１２６は、送信バッファ２０２に格納されたデータにアクセスして、イーサネットスイッチ１３２を介して、ネットワークスイッチ１０６の外部のデバイスにデータを送信する。
制御情報およびステータス情報の一部は、レジスタ１３３内に格納される。ステータス情報は、データが受信されているか送信されているか、および転送が実行されるか、現在実行されるか、または完了したかを含む。制御およびステータス情報は、制御バス１２１を通じてＤＭＡコントローラ１２４、１２６によりアクセスされる。エンドポイントコントローラ１３３は、ＤＭＡコントローラ１２４、１２６への、およびＤＭＡコントローラ１２４、１２６からのデータ転送に対する、デバイスを通じたパスとして動作する。受信データは、ホストシステム１０４に送られる前に、受信ＤＭＡコントローラ１２４内に格納され、送信データは、イーサネットスイッチ１３２の外部ポートを介して送出される前に、送信ＤＭＡコントローラ１２６内に格納される。ＤＭＡコントローラ１２４、１２６は、一時的にデータを格納するためのバッファおよび／またはメモリを含む。ＤＭＡコントローラ１２４、１２６のバッファおよび／またはメモリは、レジスタ１３３よりもかなり大量のデータを格納可能である。これにより、ＤＭＡコントローラ１２４、１２６は転送中のデータと対応する記述子を格納可能となる。データと記述子の転送は、データバス１２２を介して実現される。
４１２において、送信ＤＭＡコントローラ１２６は、デバイスドライバ１１４に制御が移行されることを示す１または複数の割り込みを生成する。その結果、送信バッファ２０２および送信記述子２０６の制御は、デバイスドライバ１１４に戻される。
４２０において、デバイスドライバ１１４は、受信バッファ２００および受信記述子２０４の制御を受信ＤＭＡコントローラ１２４に移行する。これは、制御が移行されることを示すように受信ＤＭＡコントローラ１２４にシグナリングすること、受信ＤＭＡコントローラ１２４によりアクセス可能で監視されるホストメモリ１１０および／またはレジスタ１３３内に制御フラグを設定すること、または受信ＤＭＡコントローラ１２４により検出される割り込みを生成することのうち少なくとも１つを含む。
以下の動作４２２、４２４は、ホストコントローラ１０８および／またはホストコントローラ１０８によりホストシステム１０４内で実装されるソフトウェア相互作用から独立して実行される。この結果、ホストコントローラ１０８の中央処理サイクルは、これら動作の実行に使用されない。４２２において、受信ＤＭＡコントローラ１２４は、フレームの送信を制御する。これは、イーサネットスイッチ１３２からデータを受信するおよび／またはアクセスすることと、データを受信バッファ２００に格納することを含む。受信ＤＭＡコントローラ１２４は、受信バッファ２００にデータを転送することを指示するようにエンドポイントコントローラ１２０にシグナリングし、それに応じて受信バッファ２００はルートコンプレックスコントローラ１１２に、受信バッファ２００にデータを格納するように指示する。これら動作は、受信記述子２０４の対応するものの内の制御情報に応じて実行される。
４２４において、受信ＤＭＡコントローラ１２４は、デバイスドライバ１１４に制御が移行されることを示す１または複数の割り込みを生成する。その結果、受信バッファ２００および受信記述子２０４の制御は、デバイスドライバ１１４に戻される。
図５は、ネットワークスイッチ５０２およびホストシステム５０４の、例示的な半または完全自律走行車両５００における実装を示す。ネットワークスイッチ５０２およびホストシステム５０４は、図１から図３に示す例を含む、上述のネットワークスイッチおよびホストシステムと同様に実装される。ネットワークスイッチ５０２は、ＰＣＩｅエンドポイントコントローラ５０６と、イーサネットスイッチ５０８とを備える。ホストシステム５０４は、例として提供される、ＰＣＩｅルートコンプレックスコントローラ５１０と、ホストコントローラ５１２と、カメラシリアルインタフェース（ＣＳＩ）５１４、５１６などの媒体インタフェースとを備える。イーサネットスイッチ５０８は、ＰＨＹ回路５２０、５２２、５２４に接続されるものとして示されている。ＰＨＹ回路５２０、５２２、５２４は、１または複数のカメラ５２６と、１または複数のＲＡＤＡＲセンサ５２８と、１または複数のＬＩＤＡＲセンサ５３０とに接続される。実施形態において、ＰＨＹ回路５２０、５２２、５２４は、ネットワークスイッチ５０２内および／またはイーサネットスイッチ５０８内に実装される。図示の例において、ホストコントローラ５１２は、それぞれのＣＳＩ５１４、５１６を介して、１または複数のカメラ５３２および１または複数のカメラ５３４に接続される。イーサネットスイッチ５０８と、カメラ５２６およびセンサ５２８、５３０との間の接続は、イーサネット接続である。同様に、ホストコントローラ５１２と、カメラ５３２、５３４との間の接続はイーサネット接続である。
図６は、図２のホストシステム１０４およびネットワークスイッチ１０６のＰＣＩｅ実装を示し、これは、ホストシステム１０４が、ホストコントローラ１０８と、ホストメモリ１１０と、ＰＣＩｅルートコンプレックスコントローラ１１２と、アプリケーションコントローラ６０１と、ＤｏＳ検出コントローラ６０２とを備える、車両６００において実装される。ホストコントローラ１０８は、デバイスドライバ１１４を備える。アプリケーションコントローラ６０１は、１または複数のソフトウェアアプリケーションを実行し、第１チャネルを介して、ＰＣＩｅルートコンプレックスコントローラ１１２に接続される、および／またはそれと通信する。アプリケーションコントローラ６０１およびＰＣＩｅルートコンプレックスコントローラ１１２は、ホストメモリ１１０に格納された第１組の受信および送信記述子へのアクセスを有する。ＤｏＳ検出コントローラ６０２は、第２チャネルを介して、ＰＣＩｅルートコンプレックスコントローラ１１２に接続される、および／またはそれと通信する。実施形態において、第１組の受信および送信記述子は、アプリケーションコントローラ６０１により構成され、例えばネットワークスイッチのＤＭＡコントローラにより、上述のようにデータ（例えば、アプリケーションデータ）を転送するのに使用される。ＤｏＳ検出コントローラ６０２およびＰＣＩｅルートコンプレックスコントローラ１１２は、ホストメモリ１１０に格納された第２組の受信および送信記述子へのアクセスを有する。第２組の受信および送信記述子は、第１組の受信および送信記述子を除いたものである。実施形態において、第２組の受信および送信記述子は、ＤｏＳ検出コントローラ６０２により構成され、例えばネットワークスイッチのＤＭＡコントローラにより、上述のようにデータ（例えば、制御情報）を転送するのに使用される。一実施形態において、第１および第２チャネルは、第１および第２組の受信および送信記述子に含まれた受信および送信記述子を指す。
ＤｏＳ検出コントローラ６０２は、ルール６０４を設定および調整し、構成をレジスタ１３３に適用して、フレームおよび／または接続がドロップされる条件が調整される。構成への変更は、レジスタアクセスを介して実行される。コントローラ６０１、６０２は、デバイスドライバ１１４と同じホストコントローラ内で実装され得、または別のホストコントローラおよび／またはホストシステム１０４内のどこか別の箇所において実装され得る。一実施形態において、デバイスドライバ１１４は、ＤｏＳ検出コントローラ６０２に対して、本明細書に記載の動作を代替的に実行する。別の実施形態において、デバイスドライバ１１４は、ＤｏＳ検出コントローラ６０２に対するインタフェースを提供する。これにより、ＩＰルーティングおよびＤｏＳ攻撃対策機能を動的に構成するように、フレームと、ＴＣＡＭ２３０に格納された静的インターネットプロトコル（ＩＰ）ルーティングテーブルが評価される。上述のように、ＤｏＳ検出コントローラ６０２および／またはデバイスドライバ１１４が、フレームと、ＴＣＡＭに格納された静的ＩＰルーティングテーブルを評価することで、この評価が専用の制御バス（例えば、図２の制御バス１２１）により実現されることから、記載のデータ転送システムは向上したロバスト性を有する。制御バス１２１は、ネットワークスイッチ１０６の外部のネットワークデバイスから受信され、ネットワークスイッチ１０６のポートで受信されたデータトラフィックにより受ける影響が極めて少ない、または影響されない。制御バス１２１は、主にエンドポイントコントローラ１２０と、ＤＭＡコントローラ１２４、１２６との間の制御情報の転送に使用され、制御バス１２１はイーサネットスイッチ１３２の外部ポートから隔離されているため、イーサネットスイッチ１３２と、外部ネットワークデバイスとの間のデータトラフィックは、制御バス１２１上の制御情報の転送に影響しない。
ホストメモリ１１０は、バッファ２００、２０２ と、記述子２０４、２０６とを含む。ネットワークスイッチ１０６は、リンク１０７を介してホストシステム１０４と通信し、エンドポイントコントローラ１２０と、レジスタ１３３と、ＴＣＡＭ２３０とを含む。ネットワークスイッチ１０６の一部のポート（例えば、ネットワークスイッチ１０６内のイーサネットスイッチの一部のポート）は、車両の外部のネットワークデバイスに接続され、攻撃から保護されている。
ＴＣＡＭ２３０は、ルール６０４とそのバージョンを格納する。ルール６０４に基づいて、ＴＣＡＭ２３０は、（ｉ）ネットワークスイッチ１０６および／または車両６００の外部のデバイスとの接続を維持またはドロップし、（ｉｉ）フレームの通過およびドロップを制御する。ルール６０４は、フレームおよび／または接続がドロップされる条件を提供する。ホストメモリ１１０は、ＤｏＳ検出コントローラ６０２によりアクセスおよび変更されるルール６０４のバージョンを格納する。
図７は、主にＴＣＡＭ２３０により実装される、攻撃対策方法を示す。７００において、ＤｏＳ検出コントローラ６０２は、アプリケーションコントローラ６０１により実装されたアプリケーション（例えば、顧客アプリケーション）に応じてレジスタ１３３にアクセスする。
７０２において、ＴＣＡＭコントローラ２３２は、ネットワークスイッチの外部の発信元デバイスからフレームを受信する。フレームは、車両の外部のネットワークにおける１または複数の発信元デバイスから受信され、および／または１または複数のフレームは、車両内のネットワーク内の発信元デバイスから受信される。
７０４において、ＴＣＡＭコントローラ２３２は、フレームの受信時に、受信フレームのうちの１または複数を検査する。ＴＣＡＭコントローラ２３２は、検査用に、受信フレームの少なくとも一部を選択する。検査はルール６０４に基づいて実行される。７０５において、ＴＣＡＭコントローラ２３２は、検査の結果に基づいて、攻撃の確率を判定する。確率が所定のレベルより高ければ、動作７０６が実行され、そうでなければ動作７０２が実行される。一実施形態において、ＴＣＡＭコントローラ２３２は、ＩＰチェックサムオフロード値を計算する。これはフレームの完全性を確認し、フレームがエラーを有するか否か判定するために実行される。ＩＰチェックサムオフロード値は、フレームが汚染されているかを判定するのに使用される。例として、ＩＰチェックサムオフロード値を含むように、フレームのヘッダが変更される。
７０６において、ＴＣＡＭコントローラ２３２は、検査結果に基づいて、受信フレームのうちの１または複数をアプリケーションコントローラ６０１に送り、受信フレームのうちの１または複数を破棄し、および／または受信フレームのうちの１または複数をＤｏＳ検出コントローラ６０２に送る。一実施形態において、動作７０６に続いて動作７０８が実行される。
７０８において、ＴＣＡＭコントローラ２３２は、レジスタ１３３内に格納されたＤｏＳ検出コントローラ６０２からの更新されたルールにアクセスする。ＤｏＳ検出コントローラ６０２は、ルールをレジスタ１３３内に格納する。７１０において、ＴＣＡＭコントローラ２３２は、接続が維持されていると、動作７１２に進み、接続がドロップされていると、動作７１４に進む。実施形態において、動作７００、７０２、７０４、７０６、７０８、７１０、７１２、７１４、７１６、７１８、７２０は、ネットワークスイッチ１０６の外部の発信元デバイスそれぞれに対して、車両内のネットワークまたは車両の外部のネットワーク内で実行される。ＴＣＡＭコントローラは、これら動作のイテレーションを並行に複数実行し得る。この結果、例として、動作７１２が第１デバイスに対して実行され、動作７１４が第２デバイスに対して実行されることが可能である。ＴＣＡＭコントローラ２３２は、接続がドロップされてからの経過時間を測定し、第２デバイスとの接続を再確立すべきか判定しながら、第１デバイスに対して、後述のようにログを生成する、および／またはアラームをセットする。
７１２において、ＴＣＡＭコントローラ２３２はログエントリを生成する、および／またはアラームをセットする。ログはＴＣＡＭ２３０に格納され、受信されたフレーム、フレームの発信元、発信元のアドレス、フレームの受信日時の記録を保持する。ログは、あり得る攻撃に関連付けられた、および／または攻撃の確率が所定のレベルを超えるフレームに対するものである。実施形態において、フレームが受信され、フレームが攻撃に関連付けられているかについての確率レベルを示すため、アラームが生成される。例として、アラームは、車両のディスプレイに示されたビデオ信号、音声警告、車両内のモバイルデバイスに送信される警告信号、車両の外部のネットワークデバイス（例えば、中央監視局）に送信される警告信号、および／または車両外部の診断コントローラに送信される警告信号を含む。
７１４において、ＴＣＡＭコントローラ２３２はタイマを開始する。一実施形態において、タイマは、攻撃に関連付けられた、および／または関連付けられている可能性が高いフレームが受信または検査された場合に開始される。図示の実施形態において、タイマは、フレームに関連する接続がドロップされた場合に開始される。７１６において、ＴＣＡＭコントローラ２３２は、タイマが開始してから所定の期間が経過したか判定する。所定の期間が経過した場合、動作７１８が実行される。
７１８において、ＴＣＡＭコントローラ２３２はドロップした接続を再確立するか判定する。これは、ルール、攻撃が発生した確率、フレームを送信した発信元デバイスの識別および／または位置、および／または発信元デバイスが攻撃者ではないことを示す受信情報など、フレームが攻撃に関連付けられているかを示すその他情報に基づいて判定される。７２０において、ＴＣＡＭコントローラ２３２は、攻撃に関連付けられている可能性があると以前に判定されていたフレームを送信した発信元デバイスに再接続する。
図８は、ＤｏＳ検出コントローラ６０２により実装されるサービス拒否方法を示す。８００において、起動時のＤｏＳ検出コントローラ６０２は、アプリケーションコントローラ６０１により実装されたアプリケーション（例えば、顧客アプリケーション）に応じてＴＣＡＭコントローラ２３２をプログラミングする。
８０１において、ＤｏＳ検出コントローラ６０２は、ＰＣＩｅルートコンプレックスコントローラ１１２を介してＴＣＡＭコントローラ２３２からフレームを受信する。８０２において、ＤｏＳ検出コントローラ６０２は、受信されたフレームを分析して、受信されたフレームが実際の攻撃に関連付けているか、または攻撃と関連付けられた確率が高いかを判定する。
８０４において、ＤｏＳ検出コントローラ６０２は、さらにフレームおよび／または接続をドロップするため、受信されたフレームに基づいて、ルール６０４を変更する。一実施形態において、これは、フレームが攻撃に関連付けられている確率が所定の閾値よりも高い場合に生じる。フレームをドロップするか否かの判定は、さらにまたはあるいは、受信フレームのタイプ、フレームのヘッダ内の情報（例えば、ＩＰチェックサムオフロード値）、および／またはルール６０４にも応じる。８０６において、ＤｏＳ検出コントローラ６０２は、更新されたルール６０４を、ＴＣＡＭ２３０内の格納、およびＴＣＡＭコントローラ２３２による使用のために、ネットワークスイッチ１０６に送信する。
図５と図７および図８の上述の動作は、例示的であることを意図する。動作は、アプリケーションに応じて、順次、同期的に、同時に、連続的に、重複期間中、または異なる順序で実行され得る。また、実装、および／またはイベントのシーケンスに応じて、動作のうちの任意のものが実行されない、またはスキップされ得る。
上述の例は、ルートコンプレックスコントローラと、スイッチとの間のネットワークインタフェースカードを不要とする、エンドポイントコントローラ付きネットワークスイッチを含む。提供されるネットワークスイッチは、最小限の電力を消費し、ネットワークスイッチのエンドポイントコントローラ、ＤＭＡコントローラ、ＭＡＣレシーバおよびトランスミッタ、ＴＣＡＭおよび対応するレジスタに対する制御を含む、ネットワークスイッチのコア全体の制御を有するホストシステムのデバイスドライバを提供する。例としては、攻撃を検出し、攻撃を止めるために、ネットワークスイッチ内に配置されたＴＣＡＭの動作を間接的に制御するＤｏＳコントローラを有するホストシステムを含む。ＴＣＡＭは、攻撃に関連付けられたフレーム、および／またはエラーを含むフレームをフィルタリングして除去可能である。フィルタリングは、フレームの受信および検査時に、「オンザフライ」で生じることができる。これは、車両の外部のネットワークデバイスが、車両のホストシステムを攻撃し、車両の動作を制御することを防止する。
要素間（例えば、回路要素間）における空間的および機能的関係が、「接続された（ｃｏｎｎｅｃｔｅｄ）」、「係合された（ｅｎｇａｇｅｄ）」、「結合された（ｃｏｕｐｌｅｄ）」、および「隣接した（ａｄｊａｃｅｎｔ）」等の様々な用語を用いて説明されている。上述の開示において第１要素および第２要素間の関係が説明される場合、その関係は、第１要素および第２要素の間に他の要素が介在しない直接的関係であり得るが、「直接的」であると明示的に説明されない限り、第１要素および第２要素の間に１または複数の要素が（空間的、または機能的に）介在する間接的関係でもあり得る。本明細書で使用しているように、Ａ、Ｂ、およびＣのうち少なくとも１つという言い回しは、非排他的論理ＯＲを使用する論理（ＡまたはＢまたはＣ）を意味するものと解釈されるべきであり、「Ａの少なくとも１つ、Ｂの少なくとも１つ、Ｃの少なくとも１つ」を意味するものと解釈されるべきではない。
本出願と、下記の定義を含むいくつかの例において、「コントローラ」という用語は「回路」という用語と置き換え可能である。いくつかの例において、「コントローラ」という用語は次のものを指してよく、または次のものの一部であってよく、または次のものを含んでよい。すなわち、特定用途向け集積回路（ＡＳＩＣ）、上記の機能を提供する他の好適なハードウェアコンポーネント、またはシステムオンチップなどにおけるような上記のうちのいくつかまたは全ての組み合わせである。
［他の考え得る項目］
（項目１）
ネットワークスイッチであって、
データバスと、
レジスタと、
ホストシステムのデバイスドライバにより生成された記述子を受信し、上記レジスタ内に、上記記述子を格納し、上記ホストシステムのルートコンプレックスコントローラと、上記データバスとの間でデータを転送するように構成されたエンドポイントコントローラであって、上記記述子は、上記ホストシステムのメモリ内のバッファのアドレスを特定する、エンドポイントコントローラと、
上記エンドポイントコントローラまたは上記レジスタから上記バッファの上記アドレスを受信し、上記アドレスと上記デバイスドライバにより生成されたインジケーションとに基づいて、上記ホストシステムの上記メモリと、上記ネットワークスイッチに接続されたネットワークデバイスとの間での上記データの転送を独立制御するように構成され、受信ダイレクトメモリアクセスコントローラまたは送信ダイレクトメモリアクセスコントローラである、ダイレクトメモリアクセスコントローラと
を備えるネットワークスイッチ。
（項目２）
上記エンドポイントコントローラは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて上記データを転送する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである、項目１に記載のネットワークスイッチ。
（項目３）
上記インジケーションは、上記メモリに格納されたフラグ、割り込み、または信号である、項目１に記載のネットワークスイッチ。
（項目４）
上記ダイレクトメモリアクセスコントローラへ、または上記ダイレクトメモリアクセスコントローラから上記データを転送するように構成された媒体アクセス制御デバイスと、
上記媒体アクセス制御デバイスと、上記ネットワークスイッチに接続された上記ネットワークデバイスとの間で上記データを転送するように構成されたイーサネットスイッチと
をさらに備える、項目１に記載のネットワークスイッチ。
（項目５）
上記ネットワークデバイスは、センサ、アクチュエータ、ペリフェラルコンポーネントインターコネクトエクスプレスデバイス、またはエンドポイントデバイスである、項目１に記載のネットワークスイッチ。
（項目６）
媒体アクセス制御デバイスをさらに備え、上記データの転送を独立制御しながら、上記ダイレクトメモリアクセスコントローラは、上記データバスと、上記媒体アクセス制御デバイスとの間で、上記ホストシステムのホストコントローラとの相互作用なしに、上記データを転送するように構成された、項目１に記載のネットワークスイッチ。
（項目７）
上記ダイレクトメモリアクセスコントローラは、上記データの転送前に、上記デバイスドライバから上記メモリの上記バッファの制御を得て、上記データの転送後に、上記デバイスドライバに上記バッファの制御を返すために割り込みを生成するように構成された、項目１に記載のネットワークスイッチ。
（項目８）
上記メモリに格納されたルールを受信し、上記ルールに基づいて、上記ネットワークスイッチで上記ネットワークデバイスから受信されたフレームを検査し、上記フレームをドロップするか、上記フレームを上記デバイスドライバ、上記ホストシステムのアプリケーションコントローラ、または上記ホストシステムのサービス拒否コントローラに送るように構成された別のコントローラをさらに備える、項目１に記載のネットワークスイッチ。
（項目９）
項目１に記載の上記ネットワークスイッチと、
上記メモリと、
上記デバイスドライバを実装するホストコントローラと、
上記ホストコントローラおよび上記ダイレクトメモリアクセスコントローラに、上記メモリへのアクセスを提供するように構成された上記ルートコンプレックスコントローラと
を備えるデータ転送システム。
（項目１０）
上記デバイスドライバは、上記ダイレクトメモリアクセスコントローラに、上記バッファの制御を移行するように構成され、上記ダイレクトメモリアクセスコントローラは、上記バッファの制御を上記デバイスドライバに戻すように構成された、項目９に記載のデータ転送システム。
（項目１１）
上記ルートコンプレックスコントローラは、上記デバイスドライバと、上記メモリとの間の、制御情報の転送を制御するように構成された、項目９に記載のデータ転送システム。
（項目１２）
上記ルートコンプレックスコントローラと、上記エンドポイントコントローラとは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて動作する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである、項目９に記載のデータ転送システム。
（項目１３）
上記ネットワークスイッチからフレームを受信し、上記フレームが攻撃に関連付けられている可能性が高いか判定し、上記メモリ内に格納されたルールを変更し、別のフレームまたは上記ネットワークデバイスとの接続をドロップするために、上記変更されたルールを上記ネットワークスイッチに送るように構成されたサービス拒否コントローラをさらに備える、項目９に記載のデータ転送システム。
（項目１４）
ネットワークスイッチを動作させる方法であって、
上記ネットワークスイッチのエンドポイントコントローラにおいて、ホストシステムのデバイスドライバにより生成された記述子を受信する段階であって、上記記述子は、上記ホストシステムのメモリ内のバッファのアドレスを特定する、受信する段階と、
レジスタ内に、上記記述子を格納する段階と、
上記ホストシステムのルートコンプレックスコントローラと、上記ネットワークスイッチのデータバスとの間でデータを転送する段階と、
ダイレクトメモリアクセスコントローラにおいて、上記エンドポイントコントローラまたは上記レジスタから上記バッファの上記アドレスを受信する段階であって、上記ダイレクトメモリアクセスコントローラは、受信ダイレクトメモリアクセスコントローラまたは送信ダイレクトメモリアクセスコントローラである、受信する段階と、
上記アドレスと上記デバイスドライバにより生成されたインジケーションとに基づいて、上記ホストシステムの上記メモリと、上記ネットワークスイッチに接続されたネットワークデバイスとの間での上記データの転送を独立制御する段階と
を備えるネットワークスイッチを動作させる方法。
（項目１５）
上記エンドポイントコントローラを介して、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて上記データを転送する段階をさらに備える、項目１４に記載の方法。
（項目１６）
媒体アクセス制御デバイスを介して、上記ダイレクトメモリアクセスコントローラへ、または上記ダイレクトメモリアクセスコントローラから上記データを転送する段階と、
イーサネットスイッチを介して、上記媒体アクセス制御デバイスと、上記ネットワークスイッチに接続された上記ネットワークデバイスとの間で上記データを転送する段階と
をさらに備える、項目１４に記載の方法。
（項目１７）
上記データの転送を独立制御しながら、上記ダイレクトメモリアクセスコントローラを介して、上記データバスと、媒体アクセス制御デバイスとの間で、上記ホストシステムのホストコントローラとの相互作用なしに、上記データを転送する段階をさらに備える、項目１４に記載の方法。
（項目１８）
上記ダイレクトメモリアクセスコントローラにおいて、上記データの転送前に、上記デバイスドライバから上記メモリの上記バッファの制御を得る段階と、
上記データの転送後に、上記デバイスドライバに上記バッファの制御を返すために割り込みを生成する段階と
をさらに備える、項目１４に記載の方法。
（項目１９）
上記メモリに格納されたルールを受信する段階と、
上記ルールに基づいて、上記ネットワークスイッチで上記ネットワークデバイスから受信されたフレームを検査し、上記フレームをドロップするか、上記フレームを上記デバイスドライバ、上記ホストシステムのアプリケーションコントローラ、または上記ホストシステムのサービス拒否コントローラに送る段階と
をさらに備える、項目１４に記載の方法。
（項目２０）
上記ネットワークスイッチからフレームを受信する段階と、
上記フレームが攻撃に関連付けられている可能性が高いか判定する段階と、
上記メモリ内に格納されたルールを変更する段階と、
別のフレームまたは上記ネットワークデバイスとの接続をドロップするために、上記変更されたルールを上記ネットワークスイッチに送る段階と
をさらに備える、項目１４に記載の方法。

Claims (14)

  1. ネットワークスイッチであって、
    データバスと、
    ｉ）ホストシステムのデバイスドライバによって生成され、ｉｉ）前記ホストシステムから前記ネットワークスイッチに送信される記述子を格納するように構成されたレジスタであって、前記記述子は、前記ホストシステムのメモリ内のバッファのアドレスを特定し、前記ネットワークスイッチは、前記ホストシステムから分離されている、レジスタと、
    前記記述子を受信するために前記ホストシステムのルートコンプレックスコントローラと通信し、前記レジスタ内に前記記述子を格納し、前記ルートコンプレックスコントローラと前記データバスとの間でデータを転送するように構成されたエンドポイントコントローラと、
    受信ダイレクトメモリアクセスコントローラまたは送信ダイレクトメモリアクセスコントローラとして機能するダイレクトメモリアクセスコントローラであって、前記エンドポイントコントローラまたは前記レジスタから前記バッファの前記アドレスを受信し、前記アドレスと、前記デバイスドライバにより生成された前記ホストシステムの前記バッファの制御を前記ネットワークスイッチに与えるインジケーションとに基づいて、ｉ）前記ホストシステムの前記メモリと、ｉｉ）前記ネットワークスイッチおよび前記ホストシステムから分離されたネットワークデバイスとの間での前記データの転送を独立制御するように構成される、ダイレクトメモリアクセスコントローラと
    を備えるネットワークスイッチ。
  2. 前記エンドポイントコントローラは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて前記データを転送する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである、請求項１に記載のネットワークスイッチ。
  3. 前記ネットワークデバイスは、センサ、アクチュエータ、またはエンドポイントデバイスである、請求項１または２に記載のネットワークスイッチ。
  4. 前記ダイレクトメモリアクセスコントローラは、前記データの転送前に、前記デバイスドライバから前記メモリの前記バッファの制御を得て、前記データの転送後に、前記デバイスドライバに前記バッファの制御を返すために割り込みを生成するように構成された、請求項１から３のいずれか一項に記載のネットワークスイッチ。
  5. 前記メモリに格納されたルールを受信し、前記ルールに基づいて、前記ネットワークスイッチで前記ネットワークデバイスから受信されたフレームを検査し、前記フレームをドロップするか、前記フレームを前記デバイスドライバ、前記ホストシステムのアプリケーションコントローラ、または前記ホストシステムのサービス拒否コントローラに送るように構成された別のコントローラをさらに備え、
    前記デバイスドライバは、前記フレームを受信することに応答して、インターネットプロトコルルーティングおよびサービス拒否攻撃防止を動的に構成するために、前記フレームおよびインターネットプロトコルルーティングテーブルを評価するように構成されている、請求項１から４のいずれか一項に記載のネットワークスイッチ。
  6. 前記ネットワークスイッチの前記ダイレクトメモリアクセスコントローラは、前記受信したアドレスに基づいて、前記バッファにアクセスし、前記ホストシステムの前記デバイスドライバまたはホストコントローラの少なくとも１つから独立して、前記ホストシステムと、前記ネットワークデバイスとの間で前記データを転送するように構成された、請求項１から５のいずれか一項に記載のネットワークスイッチ。
  7. 別のメモリをさらに備え、
    前記ネットワークスイッチは、前記ホストシステムのホストコントローラに対してペリフェラルコンポーネントインターコネクトエクスプレスエンドポイントとして構成され、前記ホストコントローラにより、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルおよびペリフェラルコンポーネントインターコネクトエクスプレスリンクを使用して制御され、
    前記ダイレクトメモリアクセスコントローラは、前記ホストコントローラにより、前記バッファの制御が与えられ、
    前記別のメモリは、前記ホストコントローラから受信したルールに基づいて動作する、請求項１から５のいずれか一項に記載のネットワークスイッチ。
  8. 別のメモリをさらに備え、前記別のメモリは、
    前記ホストシステムのホストコントローラからルールを受信し、
    前記ネットワークデバイスから受信されたフレームを検査し、
    前記ルールと前記フレームの前記検査に基づいて、
    前記ホストシステムの前記メモリ内の、前記フレームのダイレクトメモリアクセス格納を防止すること、または
    前記ホストシステムの前記メモリに前記フレームを送る代わりに、前記フレームを、前記デバイスドライバ、アプリケーションコントローラ、およびサービス拒否コントローラのうちの１つにリダイレクトすることのうちの少なくとも一方を実行するように構成され、
    前記デバイスドライバは、前記フレームを受信することに応答して、インターネットプロトコルルーティングおよびサービス拒否攻撃防止を動的に構成するために、前記フレームおよびインターネットプロトコルルーティングテーブルを評価するように構成されている、請求項１から４のいずれか一項に記載のネットワークスイッチ。
  9. 前記ダイレクトメモリアクセスコントローラへ、または前記ダイレクトメモリアクセスコントローラから前記データを転送するように構成された媒体アクセス制御デバイスと、
    前記媒体アクセス制御デバイスと、前記ネットワークスイッチに接続された前記ネットワークデバイスとの間で前記データを転送するように構成されたイーサネットスイッチと
    をさらに備える、請求項１から５、７及び８のいずれか一項に記載のネットワークスイッチ。
  10. 前記ネットワークデバイスは、第１ネットワークデバイスであり、
    前記ネットワークスイッチは、前記イーサネットスイッチを介して第２ネットワークデバイスに接続され、
    前記イーサネットスイッチは、前記媒体アクセス制御デバイスと、前記第２ネットワークデバイスとの間で他のデータを転送するように構成され、
    前記イーサネットスイッチを含む前記ネットワークスイッチは、前記第１ネットワークデバイスおよび前記第２ネットワークデバイスから分離しており、
    前記第１ネットワークデバイスおよび前記第２ネットワークデバイスは、前記ホストシステムから分離している、請求項９に記載のネットワークスイッチ。
  11. 請求項１から５、９および１０のいずれか一項に記載のネットワークスイッチと、
    前記メモリと、
    前記デバイスドライバを実装するホストコントローラと、
    前記ホストコントローラおよび前記ダイレクトメモリアクセスコントローラに、前記メモリへのアクセスを提供するように構成された前記ルートコンプレックスコントローラと
    を備えるデータ転送システム。
  12. 前記デバイスドライバは、前記ダイレクトメモリアクセスコントローラに、前記バッファの制御を移行するように構成され、
    前記ダイレクトメモリアクセスコントローラは、前記バッファの制御を前記デバイスドライバに戻すように構成された、請求項１１に記載のデータ転送システム。
  13. 前記ルートコンプレックスコントローラは、前記デバイスドライバと、前記メモリとの間の、制御情報の転送を制御するように構成され、
    前記ルートコンプレックスコントローラと、前記エンドポイントコントローラとは、ペリフェラルコンポーネントインターコネクトエクスプレスプロトコルに応じて動作する、ペリフェラルコンポーネントインターコネクトエクスプレスデバイスである、請求項１１または１２に記載のデータ転送システム。
  14. 前記ネットワークスイッチからフレームを受信し、前記フレームが攻撃に関連付けられている可能性が高いか判定し、前記メモリ内に格納されたルールを変更し、別のフレームまたは前記ネットワークデバイスとの接続をドロップするために、前記変更されたルールを前記ネットワークスイッチに送るように構成されたサービス拒否コントローラをさらに備える、請求項１１から１３のいずれか一項に記載のデータ転送システム。
JP2021530242A 2018-11-28 2019-11-27 車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ Active JP7414365B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862772506P 2018-11-28 2018-11-28
US62/772,506 2018-11-28
US16/697,361 2019-11-27
US16/697,361 US11386027B2 (en) 2018-11-28 2019-11-27 Network switch with endpoint and direct memory access controllers for in-vehicle data transfers
PCT/US2019/063626 WO2020113015A1 (en) 2018-11-28 2019-11-27 Network switch with endpoint and direct memory access controllers for in-vehicle data transfers

Publications (2)

Publication Number Publication Date
JP2022510919A JP2022510919A (ja) 2022-01-28
JP7414365B2 true JP7414365B2 (ja) 2024-01-16

Family

ID=70770154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530242A Active JP7414365B2 (ja) 2018-11-28 2019-11-27 車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ

Country Status (5)

Country Link
US (2) US11386027B2 (ja)
EP (1) EP3887961B1 (ja)
JP (1) JP7414365B2 (ja)
CN (1) CN113366459A (ja)
WO (1) WO2020113015A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7414365B2 (ja) * 2018-11-28 2024-01-16 マーベル アジア ピーティーイー、リミテッド 車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ
EP4202706A1 (en) * 2021-12-23 2023-06-28 Beijing Tusen Zhitu Technology Co., Ltd. Data distribution device, data distribution method and related computing system
US20240020257A1 (en) * 2022-07-13 2024-01-18 Tusimple, Inc. Autonomous vehicle compute controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516698A (ja) 2000-12-08 2004-06-03 ザ・ボーイング・カンパニー 共通バスを介して遠隔装置をデジタル制御するためのネットワークコントローラ
US20090304002A1 (en) 2008-06-09 2009-12-10 Yu James J System for sharing a network port of a network interface including a link for connection to another shared network interface
WO2010050092A1 (ja) 2008-10-29 2010-05-06 日本電気株式会社 情報処理システム
JP2011070372A (ja) 2009-09-25 2011-04-07 Toppan Printing Co Ltd Ｄｍａ転送制御装置
US20130111077A1 (en) 2011-10-31 2013-05-02 Brocade Communications Systems, Inc. San fabric online path diagnostics

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
US7043518B2 (en) * 2003-07-31 2006-05-09 Cradle Technologies, Inc. Method and system for performing parallel integer multiply accumulate operations on packed data
US7436770B2 (en) * 2004-01-21 2008-10-14 Alcatel Lucent Metering packet flows for limiting effects of denial of service attacks
EP1955174A1 (en) * 2005-11-09 2008-08-13 Nokia Corporation Apparatus, method and computer program product providing data serializing by direct memory access controller
US8514877B2 (en) * 2006-01-17 2013-08-20 Broadcom Israel Research, Ltd. Method and system for a plurality of physical layers for network connection
US7865282B2 (en) * 2006-09-22 2011-01-04 General Motors Llc Methods of managing communications for an in-vehicle telematics system
US9032113B2 (en) 2008-03-27 2015-05-12 Apple Inc. Clock control for DMA busses
US8122177B1 (en) * 2009-05-19 2012-02-21 Xilinx, Inc. Direct memory access technique for use with PCIe endpoints
US9256560B2 (en) * 2009-07-29 2016-02-09 Solarflare Communications, Inc. Controller integration
CN102845029B (zh) * 2010-02-23 2015-11-25 日本电气株式会社 远程控制***、远程控制方法和用于远程控制的程序
US8996644B2 (en) * 2010-12-09 2015-03-31 Solarflare Communications, Inc. Encapsulated accelerator
US8930595B2 (en) * 2012-06-21 2015-01-06 Advanced Micro Devices, Inc. Memory switch for interconnecting server nodes
US8806098B1 (en) * 2013-03-15 2014-08-12 Avalanche Technology, Inc. Multi root shared peripheral component interconnect express (PCIe) end point
WO2015042684A1 (en) * 2013-09-24 2015-04-02 University Of Ottawa Virtualization of hardware accelerator
US9838498B2 (en) * 2014-10-30 2017-12-05 ScaleFlux Remote direct non-volatile cache access
US10152441B2 (en) * 2015-05-18 2018-12-11 Mellanox Technologies, Ltd. Host bus access by add-on devices via a network interface controller
CN105141552B (zh) * 2015-09-14 2018-04-17 中国航空无线电电子研究所 在fc交换机中支持时间触发机制的数据调度传输方法
US9934175B2 (en) * 2015-10-06 2018-04-03 Xilinx, Inc. Direct memory access for programmable logic device configuration
US9912774B2 (en) * 2015-12-22 2018-03-06 Intel Corporation Accelerated network packet processing
JP7414365B2 (ja) * 2018-11-28 2024-01-16 マーベル アジア ピーティーイー、リミテッド 車両内データ転送のための、エンドポイントおよびダイレクトメモリアクセスコントローラを有するネットワークスイッチ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516698A (ja) 2000-12-08 2004-06-03 ザ・ボーイング・カンパニー 共通バスを介して遠隔装置をデジタル制御するためのネットワークコントローラ
US20090304002A1 (en) 2008-06-09 2009-12-10 Yu James J System for sharing a network port of a network interface including a link for connection to another shared network interface
WO2010050092A1 (ja) 2008-10-29 2010-05-06 日本電気株式会社 情報処理システム
JP2011070372A (ja) 2009-09-25 2011-04-07 Toppan Printing Co Ltd Ｄｍａ転送制御装置
US20130111077A1 (en) 2011-10-31 2013-05-02 Brocade Communications Systems, Inc. San fabric online path diagnostics

Also Published As

Publication number Publication date
WO2020113015A1 (en) 2020-06-04
EP3887961B1 (en) 2023-06-14
US20200167300A1 (en) 2020-05-28
EP3887961A1 (en) 2021-10-06
US20220342838A1 (en) 2022-10-27
CN113366459A (zh) 2021-09-07
JP2022510919A (ja) 2022-01-28
US11386027B2 (en) 2022-07-12
US11822494B2 (en) 2023-11-21
EP3887961A4 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
US11822494B2 (en) Network switch with DMA controller for independent direct memory access of host system
US6041058A (en) Hardware filtering method and apparatus
US10129150B2 (en) Systems and methods for implementing a switched controller area network
US20160182341A1 (en) Switching over the Mode of a Control Unit Between a Diagnostic Bus and an External Ethernet Connection
US11637805B2 (en) Systems and methods of installing and operating devices without explicit network addresses
CN110933021B (zh) 用于在车辆中进行异常识别的方法和设备
US10862703B2 (en) In-vehicle communication system, switch device, and communication control method
US11063908B2 (en) On-vehicle communication device, communication control method, and communication control program
US20200067956A1 (en) Detection of manipulations in a can network by checking can identifiers
US11075856B2 (en) Switch device and communication control method
CA2953612C (en) Providing an interface for an avionics data transfer system
US20140156867A1 (en) Offload processing interface
US20200134937A1 (en) Vehicle-mounted communications device, log collection method, and log collection program
US11902048B2 (en) Control unit architecture for vehicles
US9438744B2 (en) Method and data transmission device for data transmission within an xDSL data transmission system connecting at least two ethernet networks via xDSL links
CN112997457B (zh) 车辆的控制单元架构
US12021658B2 (en) Switch device, in-vehicle communication system, and communication method
US11962433B2 (en) Switch device, in-vehicle communication system, and communication method
KR101712370B1 (ko) 에러 패킷 분석을 지원하기 위한 이더넷 장치 및 시스템
US8116199B2 (en) Method and system for monitoring network communication
US20160191388A1 (en) Pattern Matching Values of a Packet Which May Result in False-Positive Matches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231222

R150 Certificate of patent or registration of utility model

Ref document number: 7414365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150