JP7408456B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、第１スペーサを備えた第１基板と第２スペーサを備えた第２基板との間に液晶層を備える液晶表示装置が種々提案されている。このような液晶表示装置において、メインスペーサでは、第１スペーサ及び第２スペーサが互いに接触し、セルギャップを形成している。サブスペーサでは、通常、表示面が押圧されていない状態では、第１スペーサ及び第２スペーサが互いに離間している。このようなサブスペーサでは、第１基板に対して第２基板が相対的に第１方向に沿ってずれた場合に、第１スペーサの側面と第２スペーサの側面とが接触し、過度のずれが抑制される。
しかしながら、第１方向に直交する第２方向に沿ってずれる力が作用した場合、このずれを抑制する構造体が存在しない。このため、第１スペーサ及び第２スペーサがそれぞれ配向膜に接触した際に、ずれに伴って配向膜を損傷するおそれがある。配向膜が損傷すると、液晶分子の配向が乱れ、光漏れの原因となり得る。遮光層を広範囲にわたって配置することで光漏れを抑制することは可能であるが、各画素の表示に寄与する面積（開口面積）の低下、透過率の低下、色バランスの劣化などを招く。

特開２０１９－１１７２２１号公報

本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することにある。

本実施形態の表示装置は、
第１方向にそれぞれ延出し第２方向に順に並んだ第１乃至第３走査線と、前記第２方向にそれぞれ延出した複数の信号線と、前記第２走査線の上に配置され前記第１方向に並んだ第１突部及び第２突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第３突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第４突部と、を備えた第１基板と、平面視で、前記第１突部と前記第２突部との間に配置された第５突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第６突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第７突部と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１乃至第４突部は、前記第２基板から離間し、前記第５乃至第７突部は、前記第１基板から離間し、前記第３突部及び前記第６突部は、前記第２方向に並び、前記第４突部及び前記第７突部は、前記第２方向に並んでいる。
本実施形態の表示装置は、
第１方向に延出した走査線と、第２方向に延出した信号線と、第１乃至第４突部と、を備えた第１基板と、第５乃至第７突部を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１乃至第４突部は、前記第２基板から離間し、前記第５乃至第７突部は、前記第１基板から離間し、平面視で、第１突部及び第２突部は前記第１方向に並び、前記第５突部は前記第１突部と前記第２突部との間に配置され、前記第３突部及び前記第６突部は前記第２方向に並び、前記第４突部及び前記第７突部は前記第２方向に並び、前記第３突部及び前記第７突部は前記第１方向に並び、前記第４突部及び前記第６突部は前記第１方向に並んでいる。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。 図２は、図１に示した画素ＰＸの一構成例を示す平面図である。 図３は、図１に示した表示領域ＤＡにおける画素レイアウトの一例を示す図である。 図４は、図３に示した画素レイアウトに対応する第１基板ＳＵＢ１を示す平面図である。 図５は、図３に示した画素レイアウトに対応する第２基板ＳＵＢ２を示す平面図である。 図６は、図３に示した第１サブスペーサＳＳ１を拡大した平面図である。 図７は、図６に示した第１サブスペーサＳＳ１を含む表示パネルＰＮＬのＡ－Ｂ線に沿った断面図である。 図８は、図３に示した第２サブスペーサＳＳ２を拡大した平面図である。 図９は、図８に示した第２サブスペーサＳＳ２を含む表示パネルＰＮＬのＣ－Ｄ線に沿った断面図である。 図１０は、図３に示した第３サブスペーサＳＳ３を拡大した平面図である。 図１１は、図１０に示した第３サブスペーサＳＳ３を含む表示パネルＰＮＬのＥ－Ｆ線に沿った断面図である。 図１２は、図３に示したメインスペーサＭＳを拡大した平面図である。 図１３は、図１１に示したメインスペーサＭＳを含む表示パネルＰＮＬのＧ－Ｈ線に沿った断面図である。 図１４は、メインスペーサＭＳの変形例を拡大した平面図である。 図１５は、図１４に示したメインスペーサＭＳを含む表示パネルＰＮＬのＩ－Ｊ線に沿った断面図である。 図１６は、サブスペーサＳＳの変形例を拡大した平面図である。 図１７は、図１６に示したサブスペーサＳＳの作用を説明するための図である。 図１８は、サブスペーサＳＳの他の変形例を拡大した平面図である。 図１９は、図１８に示したサブスペーサＳＳの作用を説明するための図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本実施形態においては、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面を見ることを平面視という。

表示装置ＤＳＰは、表示パネルＰＮＬを備えている。表示パネルＰＮＬは、例えば、液晶パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、表示機能層としての液晶層ＬＣと、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、第３方向Ｚにおいて対向し、シールＳＥによって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持され、シールＳＥによって封止されている。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列されている。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。
第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも外側に延出した実装部ＭＴを有している。点線で示すフレキシブルプリント回路基板Ｆ及びＩＣチップＩは、実装部ＭＴに実装される。ＩＣチップＩは、フレキシブルプリント回路基板Ｆに実装される場合もある。

なお、表示パネルＰＮＬは、有機エレクトロルミネッセンス素子、マイクロＬＥＤ（light-emitting diode）、ミニＬＥＤ等の自発光素子を備えたパネル、電気泳動素子を備えたパネル、ＭＥＭＳ（micro electro mechanical systems）を応用したパネル、エレクトロクロミズムを応用したパネル等のいずれであってもよい。

図２は、図１に示した画素ＰＸの一構成例を示す平面図である。図２は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された第１基板ＳＵＢ１を示している。なお、第１基板ＳＵＢ１は共通電極を備えているが、ここでは共通電極の図示を省略する。

第１基板ＳＵＢ１は、複数の走査線Ｇと、複数の信号線Ｓと、走査線Ｇ及び信号線Ｓと電気的に接続されたスイッチング素子ＳＷと、スイッチング素子ＳＷと電気的に接続された画素電極ＰＥと、を備えている。複数の走査線Ｇは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。複数の信号線Ｓは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。画素ＰＸは、隣接する２本の走査線Ｇと、隣接する２本の信号線Ｓとによって囲まれた領域に相当する。

スイッチング素子ＳＷは、一例では、ダブルゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、半導体層ＳＣと、ゲート電極ＧＥ１及びＧＥ２と、中継電極ＲＥと、を備えている。半導体層ＳＣの部分ＳＣ１は、信号線Ｓの直下に位置し、走査線Ｇと交差している。部分ＳＣ１は、コンタクトホールＣＨ１において、信号線Ｓと電気的に接続されている。信号線Ｓのうち、半導体層ＳＣと接続される部分は、例えばスイッチング素子ＳＷのソース電極として機能する。半導体層ＳＣの部分ＳＣ２は、走査線Ｇと交差し、コンタクトホールＣＨ２において、中継電極ＲＥと電気的に接続されている。中継電極ＲＥは、例えばスイッチング素子ＳＷのドレイン電極として機能する。走査線Ｇのうち、部分ＳＣ１と重なる領域はゲート電極ＧＥ１として機能し、また、部分ＳＣ２と重なる部分はゲート電極ＧＥ２として機能する。

画素電極ＰＥは、電極部ＰＡ及びコンタクト部ＰＢを有している。電極部ＰＡ及びコンタクト部ＰＢは、一体的に形成されている。電極部ＰＡは、ほぼ一定の幅を有する帯状に形成されており、第２方向Ｙに延出している。なお、電極部ＰＡの本数に関しては、１本でもよいし、３本以上であってもよい。また、電極部ＰＡは、第１方向Ｘ及び第２方向Ｙと交差する方向に延出していてもよく、部分的に屈曲していてもよい。画素電極ＰＥは、コンタクトホールＣＨ３において、中継電極ＲＥと電気的に接続されている。これにより、スイッチング素子ＳＷと画素電極ＰＥとが電気的に接続される。

図３は、図１に示した表示領域ＤＡにおける画素レイアウトの一例を示す図である。表示パネルＰＮＬは、画素ＰＸとして、赤色を示す赤画素ＰＸＲと、青色を示す青画素ＰＸＢと、緑色を示す緑画素ＰＸＧと、を備えている。赤画素ＰＸＲは、赤のカラーフィルタを備え、図中において右下がりの斜線で示している。青画素ＰＸＢは、青のカラーフィルタを備え、図中において横線で示している。緑画素ＰＸＧは、緑のカラーフィルタを備え、図中において右上がりの斜線で示している。赤画素ＰＸＲ、青画素ＰＸＢ、及び、緑画素ＰＸＧは、この順に第１方向Ｘに並んでいる。図３に示す例では、同一色の画素ＰＸが第２方向Ｙに並んでいるが、異なる色の画素ＰＸが第２方向Ｙに並んでいてもよい。

また、表示パネルＰＮＬは、第１サブスペーサＳＳ１と、第２サブスペーサＳＳ２と、第３サブスペーサＳＳ３と、メインスペーサＭＳと、を備えている。第１乃至第３サブスペーサＳＳ１乃至ＳＳ３、及び、メインスペーサＭＳは、一例では、いずれも青画素ＰＸＢの近傍に配置されている。これらの第１乃至第３サブスペーサＳＳ１乃至ＳＳ３、及び、メインスペーサＭＳは、後に詳述するが、第１基板ＳＵＢ１に設けられた第１スペーサＳＰ１と、第２基板ＳＵＢ２に設けられた第２スペーサＳＰ２と、によって構成されている。

本明細書において、サブスペーサＳＳとは、表示パネルＰＮＬに外力が加わっていない定常状態で第１スペーサＳＰ１が第２基板ＳＵＢ２から離間しているとともに第２スペーサＳＰ２が第１基板ＳＵＢ１から離間しており、外力が加わった際に第１スペーサＳＰ１と第２スペーサＳＰ２とが接触するものである。メインスペーサＭＳとは、定常状態で第１スペーサと第２スペーサＳＰ２とが接触しているものであり、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に、液晶層ＬＣを形成するための所定のセルギャップを形成している。

第１スペーサＳＰ１は、第１突部Ｐ１と、第２突部Ｐ２と、第３突部Ｐ３と、第４突部Ｐ４と、第８突部Ｐ８と、を含んでいる。第２スペーサＳＰ２は、第５突部Ｐ５と、第６突部Ｐ６と、第７突部Ｐ７と、第９突部Ｐ９と、を含んでいる。平面視で、第１乃至第４突部Ｐ１乃至Ｐ４と、第５乃至第７突部Ｐ５乃至Ｐ７とは重なっていない。
第１サブスペーサＳＳ１は、第１方向Ｘに並んだ第１突部Ｐ１、第２突部Ｐ２、及び、第５突部Ｐ５によって構成されている。第５突部Ｐ５は、第１突部Ｐ１と第２突部Ｐ２との間に配置されている。
第２サブスペーサＳＳ２は、第２方向Ｙに並んだ第３突部Ｐ３及び第６突部Ｐ６によって構成されている。
第３サブスペーサＳＳ３は、第２方向Ｙに並んだ第４突部Ｐ４及び第７突部Ｐ７によって構成されている。第３突部Ｐ３及び第７突部Ｐ７は、第１方向Ｘに並んでいる。また、第４突部Ｐ４及び第６突部Ｐ６は、第１方向Ｘに並んでいる。
メインスペーサＭＳは、第８突部Ｐ８、及び、第９突部によって構成されている。平面視で、第９突部Ｐ９は、第８突部Ｐ８に重なっている。
第１サブスペーサＳＳ１、第２サブスペーサＳＳ２、第３サブスペーサＳＳ３、及び、メインスペーサＭＳは、第１方向Ｘに沿って、同一直線上に並んでいる。

図４は、図３に示した画素レイアウトに対応する第１基板ＳＵＢ１を示す平面図である。なお、ここでは、スイッチング素子、画素電極、共通電極などの図示を省略している。

第１方向Ｘにそれぞれ延出した複数の走査線Ｇは、第１走査線Ｇ１、第２走査線Ｇ２、及び、第３走査線Ｇ３を含んでいる。第１乃至第３走査線Ｇ１乃至Ｇ３は、この順に第２方向Ｙに並んでいる。
第２方向Ｙにそれぞれ延出した複数の信号線Ｓは、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ３、第４信号線Ｓ４、第５信号線Ｓ５、第６信号線Ｓ６、第７信号線Ｓ７、第８信号線Ｓ８、第９信号線Ｓ９、及び、第１０信号線を含んでいる。第１乃至第４信号線Ｓ１乃至Ｓ４は、この順に第１方向Ｘに並んでいる。第５信号線Ｓ５及び第６信号線Ｓ６は、第１方向Ｘに隣接して並んでいる。第７信号線Ｓ７及び第８信号線Ｓ８は、第１方向Ｘに隣接して並んでいる。第９信号線Ｓ９及び第１０信号線Ｓ１０は、第１方向Ｘに隣接して並んでいる。

第１突部Ｐ１及び第２突部Ｐ２は、第２走査線Ｇ２の上に配置され、第１方向Ｘに並んでいる。第１突部Ｐ１は第１信号線Ｓ１と第２信号線Ｓ２との間に配置され、第２突部Ｐ２は第３信号線と第４信号線との間に配置されている。
第３突部Ｐ３は、第２走査線Ｇ２の上において第３走査線Ｇ３に近接する側に配置され、また、第５信号線Ｓ５と第６信号線Ｓ６との間に配置されている。
第４突部Ｐ４は、第２走査線Ｇ２の上において第１走査線Ｇ１に近接する側に配置され、また、第７信号線Ｓ７と第８信号線Ｓ８との間に配置されている。
第８突部Ｐ８は、第２走査線Ｇ２の上に配置され、第１方向Ｘに延出し、第９信号線Ｓ９及び第１０信号線Ｓ１０と交差している。

図５は、図３に示した画素レイアウトに対応する第２基板ＳＵＢ２を示す平面図である。
第２基板ＳＵＢ２は、遮光層ＬＳと、赤のカラーフィルタＣＦＲと、青のカラーフィルタＣＦＢと、緑のカラーフィルタＣＦＧと、を備えている。

遮光層ＬＳは、赤画素ＰＸＲに対応した開口ＯＰＲ、青画素ＰＸＢに対応した開口ＯＰＢ、及び、緑画素ＰＸＧに対応した開口ＯＰＧを有している。開口ＯＰＢの面積は、開口ＯＰＲの面積、及び、開口ＯＰＧの面積より小さい。図５に示す例では、第１方向Ｘに沿った長さに関して各開口はほぼ同等であるが、第２方向Ｙに沿った長さに関しては開口ＯＰＢが開口ＯＰＲ及びＯＰＧより小さい。図３に示したような突部の有無、サブスペーサの有無、メインスペーサの有無にかかわらず、表示領域ＤＡの全体において、開口ＯＰＢの各々の面積は、すべて同等である。同様に、開口ＯＰＲの各々の面積は、すべて同等であり、開口ＯＰＧの各々の面積は、すべて同等である。つまり、青画素ＰＸＢの表示に寄与する面積は表示領域ＤＡの全体で一定であり、同様に、赤画素ＰＸＲの表示に寄与する面積、及び、緑画素ＰＸＧの表示に寄与する面積の各々も表示領域ＤＡの全体で一定である。

カラーフィルタＣＦＲ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＧの各々は、第２方向Ｙに延出し、各開口ＯＰに配置されている。

平面視で、第５突部Ｐ５、第６突部Ｐ６、第７突部Ｐ７、及び、第９突部Ｐ９は、第２走査線Ｇ２に重なっている。第６突部Ｐ６は、第２走査線Ｇ２の上において第１走査線Ｇ１に近接する側に配置されている。第７突部Ｐ７は、第２走査線Ｇ２の上において第３走査線Ｇ３に近接する側に配置されている。

図６は、図３に示した第１サブスペーサＳＳ１を拡大した平面図である。
第１突部Ｐ１は、第１方向Ｘに並んだ第１信号線Ｓ１と第２信号線Ｓ２との間に配置され、また、第２方向Ｙに並んだ赤画素ＰＸＲ１及びＰＸＲ２の間に配置されている。
第２突部Ｐ２は、第１方向Ｘに並んだ第３信号線Ｓ３と第４信号線Ｓ４との間に配置され、また、第２方向Ｙに並んだ緑画素ＰＸＧ１及びＰＸＧ２の間に配置されている。第１突部Ｐ１及び第２突部Ｐ２の各々は、例えば第１方向Ｘに延びた略長方形状に形成されている。

第５突部Ｐ５は、第１方向Ｘに並んだ第２信号線Ｓ２と第３信号線Ｓ３との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢ１及びＰＸＢ２の間に配置されている。つまり、第１突部Ｐ１及び第５突部Ｐ５は、１本の第２信号線Ｓ２を挟んで隣接し、また、第２突部Ｐ２及び第５突部Ｐ５は、１本の第３信号線Ｓ３を挟んで隣接している。
第５突部Ｐ５は、例えば第２方向Ｙに延びた略長方形状に形成されている。第５突部Ｐ５の第２方向Ｙに沿った長さＬＹ５は、第１突部Ｐ１の第２方向Ｙに沿った長さＬＹ１より長い。第５突部Ｐ５の側面５０１は、第１方向Ｘにおいて第１突部Ｐ１の側面１０１に対向している。また、第５突部Ｐ５の側面５０２は、第１方向Ｘにおいて第２突部Ｐ２の側面２０１に対向している。
青画素（第１青画素）ＰＸＢ１に形成された第１開口ＯＰＢ１の面積は、青画素（第２青画素）ＰＸＢ２に形成された第２開口ＯＰＢ２の面積と同等である。

図７は、図６に示した第１サブスペーサＳＳ１を含む表示パネルＰＮＬのＡ－Ｂ線に沿った断面図である。
第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１３、スイッチング素子ＳＷの中継電極ＲＥ、第２信号線Ｓ２及び第３信号線Ｓ３、共通電極ＣＥ、画素電極ＰＥ、配向膜ＡＬ１などを備えている。なお、絶縁基板１０と中継電極ＲＥとの間、及び、絶縁基板１０と第２信号線Ｓ２及び第３信号線Ｓ３の間に位置する走査線、半導体層、各種絶縁膜などの層構造については図示を省略している。

絶縁膜１１は、第２信号線Ｓ２及び第３信号線Ｓ３の上に配置されている。絶縁膜１１は、中継電極ＲＥまで貫通した貫通孔ＣＨ３１を有している。共通電極ＣＥは、絶縁膜１１の上に配置され、絶縁膜１２によって覆われている。絶縁膜１２は、中継電極ＲＥまで貫通した貫通孔ＣＨ３２を有している。これらの貫通孔ＣＨ３１及びＣＨ３２は、図２に示したコンタクトホールＣＨ３を形成している。

第２信号線Ｓ２及び第３信号線Ｓ３の間に位置する画素電極ＰＥは、コンタクトホールＣＨ３において中継電極ＲＥに接触している。図３に示した第１スペーサＳＰ１を形成するための絶縁膜１３は、画素電極ＰＥ上、及び、隣接する画素電極ＰＥの間の絶縁膜１２上にそれぞれ配置されている。絶縁膜１３の一部は、第２基板ＳＵＢ２に向かって突出している。また、絶縁膜１３は、コンタクトホールＣＨ３に充填されている。配向膜ＡＬ１は、絶縁膜１３の上に配置されている。

絶縁膜１１は、透明な有機絶縁材料によって形成された第１有機絶縁膜に相当する。絶縁膜１２は、例えばシリコン窒化物等の透明な無機絶縁材料によって形成された無機絶縁膜に相当する。絶縁膜１３は、透明な有機絶縁材料によって形成された第２有機絶縁膜に相当する。共通電極ＣＥ及び画素電極ＰＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極に相当する。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＬＳ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、絶縁膜２１、配向膜ＡＬ２などを備えている。遮光層ＬＳは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に配置されている。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、遮光層ＬＳに重なっている。オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。
図３に示した第２スペーサＳＰ２を形成するための絶縁膜２１は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に配置され、第１基板ＳＵＢ１に向かって突出している。また、絶縁膜２１は、コンタクトホールＣＨ３の直上に位置している。なお、絶縁膜２１は、カラーフィルタＣＦＲ及びＣＦＧの直下には配置されていない。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っており、また、絶縁膜２１の少なくとも一部を覆っている。

絶縁基板１０及び２０は、ガラス基板や樹脂基板などの透明基板である。配向膜ＡＬ１及びＡＬ２は、例えばＸ－Ｙ平面に沿った配向規制力を有する水平配向膜であるが、第３方向Ｚに沿った配向規制力を有する垂直配向膜であってもよい。絶縁膜２１は、透明な有機絶縁材料によって形成された有機絶縁膜に相当する。

第１突部Ｐ１及び第２突部Ｐ２は、絶縁膜１３のうち、第２基板ＳＵＢ２に向かって突出した部分と、配向膜ＡＬ１とを含んでいる。第１突部Ｐ１は遮光層ＬＳ及びカラーフィルタＣＦＲの直下に位置し、第２突部Ｐ２は遮光層ＬＳ及びカラーフィルタＣＦＧの直下に位置している。第１突部Ｐ１及び第２突部Ｐ２の直上には絶縁膜２１が配置されていない。第１突部Ｐ１と第２突部Ｐ２との間には、第１基板ＳＵＢ１の凹部が形成される。これらの第１突部Ｐ１及び第２突部Ｐ２は、第２基板ＳＵＢ２あるいは配向膜ＡＬ２から離間している。つまり、第３方向Ｚにおいて、第１突部Ｐ１と配向膜ＡＬ２との間、及び、第２突部Ｐ２と配向膜ＡＬ２との間には、液晶層ＬＣが介在している。
第５突部Ｐ５は、絶縁膜２１と、配向膜ＡＬ２とを含んでいる。第５突部Ｐ５は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第５突部Ｐ５は、第１基板ＳＵＢ１あるいは配向膜ＡＬ１から離間している。つまり、第３方向Ｚにおいて、第５突部Ｐ５と配向膜ＡＬ１との間には、液晶層ＬＣが介在している。
第１突部Ｐ１の第３方向Ｚに沿った高さＨ１、及び、第２突部Ｐ２の第３方向Ｚに沿った高さＨ２は、同等であるが、第５突部Ｐ５と第１基板ＳＵＢ１との間に位置する液晶層ＬＣの厚さＴ１より大きい。つまり、第５突部Ｐ５の先端部は、第１突部Ｐ１と第２突部Ｐ２との間に入り込んでいる。換言すると、第５突部Ｐ５は、第１基板ＳＵＢ１の凹部に入り込んでいる。

図６及び図７に示した第１サブスペーサＳＳ１において、例えば第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印の向きにずれた場合、第５突部Ｐ５の側面５０２が第２突部Ｐ２の側面２０１に接触する。また、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印とは逆向きにずれた場合、第５突部Ｐ５の側面５０１が第１突部Ｐ１の側面１０１に接触する。これにより、第１方向Ｘに沿った過度のずれが抑制される。

なお、図７に示した例において、第１突部Ｐ１の直下、及び、第２突部Ｐ２の直下にそれぞれ画素電極ＰＥが配置されていなくてもよいし、第５突部Ｐ５の直下にコンタクトホールＣＨ３が形成されていなくてもよい。

図８は、図３に示した第２サブスペーサＳＳ２を拡大した平面図である。
第３突部Ｐ３及び第６突部Ｐ６は、第１方向Ｘに並んだ第５信号線Ｓ５と第６信号線Ｓ６との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢ３１及びＰＸＢ３２の間に配置されている。第３突部Ｐ３及び第６突部Ｐ６は第２方向Ｙに並び、第６突部Ｐ６は青画素（第３青画素）ＰＸＢ３１と第３突部Ｐ３との間に配置されている。
第３突部Ｐ３及び第６突部Ｐ６の各々は、例えば第１方向Ｘに延びた略長方形状に形成されている。第３突部Ｐ３の側面３０１は、第２方向Ｙにおいて第６突部Ｐ６の側面６０１に対向している。
青画素ＰＸＢ３１に形成された開口ＯＰＢ３１の面積は、青画素ＰＸＢ３２に形成された開口ＯＰＢ３２の面積と同等である。

なお、第２サブスペーサＳＳ２の周囲において、第２方向Ｙに並んだ赤画素ＰＸＲの間、及び、第２方向Ｙに並んだ緑画素ＰＸＧの間には、突部は形成されていない。

図９は、図８に示した第２サブスペーサＳＳ２を含む表示パネルＰＮＬのＣ－Ｄ線に沿った断面図である。
第３突部Ｐ３は、絶縁膜１３のうち、第２基板ＳＵＢ２に向かって突出した部分と、配向膜ＡＬ１とを含んでいる。第３突部Ｐ３は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第３突部Ｐ３の直上には絶縁膜２１が配置されていない。第３突部Ｐ３は、第２基板ＳＵＢ２から離間している。つまり、第３方向Ｚにおいて、第３突部Ｐ３と配向膜ＡＬ２との間には、液晶層ＬＣが介在している。
第６突部Ｐ６は、絶縁膜２１と、配向膜ＡＬ２とを含んでいる。第６突部Ｐ６は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第６突部Ｐ６は、第１基板ＳＵＢ１から離間している。つまり、第３方向Ｚにおいて、第６突部Ｐ６と配向膜ＡＬ１との間には、液晶層ＬＣが介在している。
第３突部Ｐ３の第３方向Ｚに沿った高さＨ３は、第６突部Ｐ６と第１基板ＳＵＢ１との間に位置する液晶層ＬＣの厚さＴ２より大きい。

図８及び図９に示した第２サブスペーサＳＳ２において、例えば第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印の向きにずれた場合、第６突部Ｐ６の側面６０１が第３突部Ｐ３の側面３０１に接触する。これにより、第２方向Ｙに沿った過度のずれが抑制される。

図１０は、図３に示した第３サブスペーサＳＳ３を拡大した平面図である。
第４突部Ｐ４及び第７突部Ｐ７は、第１方向Ｘに並んだ第７信号線Ｓ７と第８信号線Ｓ８との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢ４１及びＰＸＢ４２の間に配置されている。第４突部Ｐ４及び第７突部Ｐ７は第２方向Ｙに並び、第４突部Ｐ４は青画素（第４青画素）ＰＸＢ４１と第７突部Ｐ７との間に配置されている。
第４突部Ｐ４及び第７突部Ｐ７の各々は、例えば第１方向Ｘに延びた略長方形状に形成されている。第４突部Ｐ４の側面４０１は、第２方向Ｙにおいて第７突部Ｐ７の側面７０１に対向している。
青画素ＰＸＢ４１に形成された開口ＯＰＢ４１の面積は、青画素ＰＸＢ４２に形成された開口ＯＰＢ４２の面積と同等である。

なお、第３サブスペーサＳＳ３の周囲において、第２方向Ｙに並んだ赤画素ＰＸＲの間、及び、第２方向Ｙに並んだ緑画素ＰＸＧの間には、突部は形成されていない。

図１１は、図１０に示した第３サブスペーサＳＳ３を含む表示パネルＰＮＬのＥ－Ｆ線に沿った断面図である。
第４突部Ｐ４は、絶縁膜１３のうち、第２基板ＳＵＢ２に向かって突出した部分と、配向膜ＡＬ１とを含んでいる。第４突部Ｐ４は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第４突部Ｐ４の直上には絶縁膜２１が配置されていない。第４突部Ｐ４は、第２基板ＳＵＢ２から離間している。つまり、第３方向Ｚにおいて、第４突部Ｐ４と配向膜ＡＬ２との間には、液晶層ＬＣが介在している。
第７突部Ｐ７は、絶縁膜２１と、配向膜ＡＬ２とを含んでいる。第７突部Ｐ７は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第７突部Ｐ７は、第１基板ＳＵＢ１から離間している。つまり、第３方向Ｚにおいて、第７突部Ｐ７と配向膜ＡＬ１との間には、液晶層ＬＣが介在している。
第４突部Ｐ４の第３方向Ｚに沿った高さＨ４は、第７突部Ｐ７と第１基板ＳＵＢ１との間に位置する液晶層ＬＣの厚さＴ３より大きい。

図１０及び図１１に示した第３サブスペーサＳＳ３において、例えば第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印とは逆向きにずれた場合、第７突部Ｐ７の側面７０１が第４突部Ｐ４の側面４０１に接触する。これにより、第２方向Ｙに沿った過度のずれが抑制される。

図１２は、図３に示したメインスペーサＭＳを拡大した平面図である。
第８突部Ｐ８は、第１部分８１と、第２部分８２と、第３部分８３と、を有している。第１部分８１は、第１方向Ｘに並んだ第９信号線Ｓ９と第１０信号線Ｓ１０との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢ５１及びＰＸＢ５２の間に配置されている。第２部分８２は、第９信号線Ｓ９と交差し、第１方向Ｘに延出している。第２部分８２の一部は、第２方向Ｙに並んだ赤画素ＰＸＲの間に配置されている。第３部分８３は、第１０信号線Ｓ１０と交差し、第１方向Ｘに延出している。第３部分８３の一部は、第２方向Ｙに並んだ緑画素ＰＸＧの間に配置されている。これらの第１部分８１、第２部分８２、及び、第３部分８３は、一体的に形成されている。第２部分８２及び第３部分８３の各々の第２方向Ｙに沿った幅は、第１部分８１の第２方向Ｙに沿った幅より小さい。

第９突部Ｐ９は、第９信号線Ｓ９と第１０信号線Ｓ１０との間に配置され、第１部分８１に重なっている。

第１部分８１及び第９突部Ｐ９の各々は、例えば第２方向Ｙに延びた略長方形状に形成されている。第２部分８２及び第３部分８３の各々は、例えば第１方向Ｘに延びた略長方形状に形成されている。
青画素ＰＸＢ５１に形成された開口ＯＰＢ５１の面積は、青画素ＰＸＢ５２に形成された開口ＯＰＢ５２の面積と同等である。

図１３は、図１１に示したメインスペーサＭＳを含む表示パネルＰＮＬのＧ－Ｈ線に沿った断面図である。
第８突部Ｐ８は、絶縁膜１３のうち、第２基板ＳＵＢ２に向かって突出した部分と、配向膜ＡＬ１とを含んでいる。第９突部Ｐ９は、絶縁膜２１と、配向膜ＡＬ２とを含んでいる。第８突部Ｐ８及び第９突部Ｐ９は、遮光層ＬＳ及びカラーフィルタＣＦＢの直下に位置している。第８突部Ｐ８及び第９突部Ｐ９は、第３方向Ｚにおいて対向し、それぞれの先端部が互いに接触している。つまり、第８突部Ｐ８と第９突部Ｐ９との間には、液晶層ＬＣは介在しない。このような構成のメインスペーサＭＳは、液晶層ＬＣを保持するためのセルギャップを形成している。

なお、メインスペーサＭＳにおいて、例えば第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘにずれた場合、第９突部Ｐ９の第８突部Ｐ８との接触位置が第１部分８１から第２部分８２または第３部分８３に移動するものの、第８突部Ｐ８と第９突部Ｐ９とが接触した状態は維持される。このため、所定のセルギャップが維持される。

本実施形態によれば、第１サブスペーサＳＳ１により、第１基板ＳＵＢ１に対する第２基板ＳＵＢ２の第１方向Ｘに沿った過度のずれを抑制することができる。また、第２サブスペーサＳＳ２及び第３サブスペーサＳＳ３により、第１基板ＳＵＢ１に対する第２基板ＳＵＢ２の第２方向Ｙに沿った過度のずれを抑制することができる。

このため、第１基板ＳＵＢ１側の突部（第１スペーサＳＰ１）のずれに起因した配向膜ＡＬ２の損傷、及び、第２基板ＳＵＢ２側の突部（第２スペーサＳＰ２）のずれに起因した配向膜ＡＬ１の損傷を抑制することができる。したがって、これらの突部の周辺に広がる遮光層ＬＳの面積を縮小することができ、各画素ＰＸの表示に寄与する面積の低下を抑制することができる。

また、突部の有無、サブスペーサの有無、メインスペーサの有無にかかわらず、表示領域ＤＡの全体において、開口ＯＰＢの各々の面積は同等であり、開口ＯＰＲの各々の面積は同等であり、開口ＯＰＧの各々の面積は同等である。このため、表示領域ＤＡの全体において、開口ＯＰＲ、ＯＰＧ、ＯＰＢの面積比が一定となり、色バランスの調整が不要となる。また、表示領域ＤＡの全体の透過率の低下を抑制することができる。
これにより、表示品位の劣化を抑制することができる。

図１４は、メインスペーサＭＳの変形例を拡大した平面図である。図１４に示す変形例は、図１２に示した例と比較して、メインスペーサＭＳが第２方向Ｙに並んだ青画素ＰＸＢ６１及びＰＸＢ６２の間、及び、第２方向Ｙに並んだ緑画素ＰＸＧ６１及びＰＸＧ６２の間に配置された点で相違している。なお、メインスペーサＭＳは、緑画素に代えて、第２方向Ｙに並んだ赤画素の間に配置されてもよい。

第８突部Ｐ８において、第１部分８１は、第１０信号線Ｓ１０に重なっている。第２部分８２は、第１方向Ｘに並んだ第９信号線Ｓ９と第１０信号線Ｓ１０との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢ６１及びＰＸＢ６２の間に配置されている。第３部分８３は、第１方向Ｘに並んだ第１０信号線Ｓ１０と第１１信号線Ｓ１１との間に配置され、また、第２方向Ｙに並んだ緑画素ＰＸＧ６１及びＰＸＧ６２の間に配置されている。第２部分８２及び第３部分８３は、第１方向Ｘに延出している。
第９突部Ｐ９は、第１部分８１に重なっている。

青画素ＰＸＢ６１に形成された開口ＯＰＢ６１の面積は、青画素ＰＸＢ６２に形成された開口ＯＰＢ６２の面積と同等である。緑画素ＰＸＧ６１に形成された開口ＯＰＧ６１の面積は、緑画素ＰＸＧ６２に形成された開口ＯＰＧ６２の面積と同等である。また、開口ＯＰＢ６１の面積は、開口ＯＰＧ６１の面積と同等である。

図１５は、図１４に示したメインスペーサＭＳを含む表示パネルＰＮＬのＩ－Ｊ線に沿った断面図である。
第８突部Ｐ８は、絶縁膜１３のうち、第２基板ＳＵＢ２に向かって突出した部分と、配向膜ＡＬ１とを含んでいる。第９突部Ｐ９は、絶縁膜２１と、配向膜ＡＬ２とを含んでいる。第８突部Ｐ８及び第９突部Ｐ９は、遮光層ＬＳ、カラーフィルタＣＦＢ及びＣＦＧの直下に位置している。第８突部Ｐ８及び第９突部Ｐ９は、第３方向Ｚにおいて対向し、それぞれの先端部が互いに接触している。このような構成のメインスペーサＭＳは、液晶層ＬＣを保持するためのセルギャップを形成している。
図１４及び図１５に示すメインスペーサＭＳを適用した場合であっても、上記したのと同様の効果が得られる。

図１６は、サブスペーサＳＳの変形例を拡大した平面図である。図１６に示す変形例のサブスペーサＳＳは、第２サブスペーサＳＳ２及び第３サブスペーサＳＳ３と置換することができる。

第３突部Ｐ３、第４突部Ｐ４、第６突部Ｐ６、及び、第７突部Ｐ７は、第１方向Ｘに並んだ第５信号線Ｓ５と第６信号線Ｓ６との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢの間に配置されている。
第３突部Ｐ３及び第７突部Ｐ７は、第２走査線Ｇ２の上において第３走査線Ｇ３に近接する側に配置され、第１方向Ｘに並んでいる。第４突部Ｐ４及び第６突部Ｐ６は、第２走査線Ｇ２の上において第１走査線Ｇ１に近接する側に配置され、第１方向Ｘに並んでいる。また、第３突部Ｐ３及び第６突部Ｐ６は、第５信号線Ｓ５に沿って第２方向Ｙに並んでいる。第４突部Ｐ４及び第７突部Ｐ７は、第６信号線Ｓ６に沿って第２方向Ｙに並んでいる。

第３突部Ｐ３の側面３０１は、第２方向Ｙにおいて第６突部Ｐ６の側面６０１に対向している。第３突部Ｐ３の側面３０２は、第１方向Ｘにおいて第７突部Ｐ７の側面７０２に対向している。第４突部Ｐ４の側面４０１は、第２方向Ｙにおいて第７突部Ｐ７の側面７０１に対向している。第４突部Ｐ４の側面４０２は、第１方向Ｘにおいて第６突部Ｐ６の側面６０２に対向している。

図１７は、図１６に示したサブスペーサＳＳの作用を説明するための図である。
図１７の（Ａ）に示すように、サブスペーサＳＳにおいて、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印の向きにずれた場合、第７突部Ｐ７は第４突部Ｐ４から離間するものの、第６突部Ｐ６は第３突部Ｐ３に接近し、第６突部Ｐ６の側面６０１が第３突部Ｐ３の側面３０１に接触する。
図１７の（Ｂ）に示すように、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印とは逆向きにずれた場合、第６突部Ｐ６は第３突部Ｐ３から離間するものの、第７突部Ｐ７は第４突部Ｐ４に接近し、第７突部Ｐ７の側面７０１が第４突部Ｐ４の側面４０１に接触する。これにより、第２方向Ｙに沿った過度のずれが抑制される。このようなサブスペーサＳＳによれば、第２サブスペーサＳＳ２及び第３サブスペーサＳＳ３と置換することができる。

図１７の（Ｃ）に示すように、サブスペーサＳＳにおいて、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印の向きにずれた場合、第７突部Ｐ７は第３突部Ｐ３から離間するものの、第６突部Ｐ６は第４突部Ｐ４に接近し、第６突部の側面６０２が第４突部Ｐ４の側面４０２に接触する。
図１７の（Ｄ）に示すように、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印とは逆向きにずれた場合、第６突部Ｐ６は第４突部Ｐ４から離間するものの、第７突部Ｐ７は第３突部Ｐ３に接近し、第７突部の側面７０２が第３突部Ｐ３の側面３０２に接触する。

これにより、第１方向Ｘに沿った過度のずれが抑制される。このようなサブスペーサＳＳによれば、第１サブスペーサＳＳ１と置換することもできる。つまり、図１６及び図１７に示したサブスペーサＳＳを適用することにより、第１乃至第３サブスペーサＳＳ１乃至ＳＳ３を省略することができる。

図１８は、サブスペーサＳＳの他の変形例を拡大した平面図である。図１８に示す変形例のサブスペーサＳＳは、図１６に示したサブスペーサＳＳと置換することができる。

第３突部Ｐ３及び第６突部Ｐ６は、第１方向Ｘに並んだ第５信号線Ｓ５と第６信号線Ｓ６との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢの間に配置されている。
第４突部Ｐ４及び第７突部Ｐ７は、第１方向Ｘに並んだ第７信号線Ｓ７と第８信号線Ｓ８との間に配置され、また、第２方向Ｙに並んだ青画素ＰＸＢの間に配置されている。これらの第３突部Ｐ３、第４突部Ｐ４、第６突部Ｐ６、及び、第７突部Ｐ７は、第２走査線Ｇ２の上に配置されている。

第３突部Ｐ３は、第３走査線Ｇ３に近接する側において第１方向Ｘに延出した第１部分３１と、第５信号線Ｓ５に沿って第２方向Ｙに延出した第２部分３２と、を有している。第６突部Ｐ６は、第１走査線Ｇ１に近接する側において第１方向Ｘに延出した部分６１と、第６信号線Ｓ６に沿って第２方向Ｙに延出した部分６２と、を有している。
第１部分３１及び部分６１は第２方向Ｙに並び、第１部分３１及び部分６２は第１方向Ｘに並んでいる。また、第２部分３２及び部分６１は、第１方向Ｘに並んでいる。

第１部分３１の側面３１１は、第１方向Ｘにおいて部分６２の側面６２１に対向している。第１部分３１の側面３１２は、第２方向Ｙにおいて部分６１の側面６１１に対向している。第２部分３２の側面３２１は、第１方向Ｘにおいて部分６１の側面６１２に対向している。

第４突部Ｐ４は、第１走査線Ｇ１に近接する側において第１方向Ｘに延出した第３部分４３と、第８信号線Ｓ８に沿って第２方向Ｙに延出した第４部分４４と、を有している。第７突部Ｐ７は、第３走査線Ｇ３に近接する側において第１方向Ｘに延出した部分７３と、第７信号線Ｓ７に沿って第２方向Ｙに延出した部分７４と、を有している。
第３部分４３及び部分７３は第２方向Ｙに並び、第３部分４３及び部分７４は第１方向Ｘに並んでいる。また、第４部分４４及び部分７３は、第１方向Ｘに並んでいる。

第３部分４３の側面４３１は、第１方向Ｘにおいて部分７４の側面７４１に対向している。第３部分４３の側面４３２は、第２方向Ｙにおいて部分７３の側面７３１に対向している。第４部分４４の側面４４１は、第１方向Ｘにおいて部分７３の側面７３２に対向している。

図１９は、図１８に示したサブスペーサＳＳの作用を説明するための図である。
図１９の（Ａ）に示すように、サブスペーサＳＳにおいて、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印の向きにずれた場合、第６突部Ｐ６は第３突部Ｐ３に接近し、部分６１の側面６１１が第１部分３１の側面３１２に接触する。
図１９の（Ｂ）に示すように、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第２方向Ｙを示す矢印とは逆向きにずれた場合、第７突部Ｐ７は第４突部Ｐ４に接近し、部分７３の側面７３１が第３部分４３の側面４３２に接触する。これにより、第２方向Ｙに沿った過度のずれが抑制される。このようなサブスペーサＳＳによれば、第２サブスペーサＳＳ２及び第３サブスペーサＳＳ３と置換することができる。

図１９の（Ｃ）に示すように、サブスペーサＳＳにおいて、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印の向きにずれた場合、第７突部Ｐ７は第４突部Ｐ４に接近し、部分７４の側面７４１が第３部分４３の側面４３１に接触し、また、部分７３の側面７３２が第４部分４４の側面４４１に接触する。
図１９の（Ｄ）に示すように、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して第１方向Ｘを示す矢印とは逆向きにずれた場合、第６突部Ｐ６は第３突部Ｐ３に接近し、部分６１の側面６１２が第２部分３２の側面３２１に接触し、部分６２の側面６２１が第１部分３１の側面３１１に接触する。

これにより、第１方向Ｘに沿った過度のずれが抑制される。このようなサブスペーサＳＳによれば、第１サブスペーサＳＳ１と置換することもできる。つまり、図１８及び図１９に示したサブスペーサＳＳを適用することにより、第１乃至第３サブスペーサＳＳ１乃至ＳＳ３を省略することができる。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な表示装置を提供することができる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層
ＳＳ１…第１サブスペーサ ＳＳ２…第２サブスペーサ ＳＳ３…第３サブスペーサ
ＭＳ…メインスペーサ ＳＰ１…第１スペーサ ＳＰ２…第２スペーサ
Ｐ１～Ｐ９…突部 Ｓ…信号線 Ｇ…走査線

Claims (13)

1. 第１方向にそれぞれ延出し第２方向に順に並んだ第１乃至第３走査線と、前記第２方向にそれぞれ延出した複数の信号線と、前記第２走査線の上に配置され前記第１方向に並んだ第１突部及び第２突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第３突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第４突部と、を備えた第１基板と、
   平面視で、前記第１突部と前記第２突部との間に配置された第５突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第６突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第７突部と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   前記第１乃至第４突部は、前記第２基板から離間し、
   前記第５乃至第７突部は、前記第１基板から離間し、
   前記第３突部及び前記第６突部は、前記第２方向に並び、
   前記第４突部及び前記第７突部は、前記第２方向に並び、
   前記複数の信号線は、前記第１方向に順に並んだ第５信号線及び第６信号線を含み、
   前記第３突部、前記第４突部、前記第６突部、及び、前記第７突部は、前記第５信号線と前記第６信号線との間に配置され、
   前記第３突部及び前記第７突部は前記第１方向に並び、前記第４突部及び前記第６突部は前記第１方向に並んでいる、表示装置。
2. 第１方向にそれぞれ延出し第２方向に順に並んだ第１乃至第３走査線と、前記第２方向にそれぞれ延出した複数の信号線と、前記第２走査線の上に配置され前記第１方向に並んだ第１突部及び第２突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第３突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第４突部と、を備えた第１基板と、
   平面視で、前記第１突部と前記第２突部との間に配置された第５突部と、前記第２走査線の上において前記第１走査線に近接する側に配置された第６突部と、前記第２走査線の上において前記第３走査線に近接する側に配置された第７突部と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   前記第１乃至第４突部は、前記第２基板から離間し、
   前記第５乃至第７突部は、前記第１基板から離間し、
   前記第３突部及び前記第６突部は、前記第２方向に並び、
   前記第４突部及び前記第７突部は、前記第２方向に並び、
   前記複数の信号線は、前記第１方向に順に並んだ第５信号線及び第６信号線、及び、第７信号線及び第８信号線を含み、
   前記第３突部及び前記第６突部は前記第５信号線と前記第６信号線との間に配置され、
   前記第４突部及び前記第７突部は前記第７信号線と前記第８信号線との間に配置され、
   前記第３突部は、前記第１方向に延出した第１部分と、前記第５信号線に沿って前記第２方向に延出した第２部分と、を有し、
   前記第６突部及び前記第１部分は前記第２方向に並び、前記第６突部及び前記第２部分は前記第１方向に並び、
   前記第４突部は、前記第１方向に延出した第３部分と、前記第８信号線に沿って前記第２方向に延出した第４部分と、を有し、
   前記第７突部及び前記第３部分は前記第２方向に並び、前記第７突部及び前記第４部分は前記第１方向に並んでいる、表示装置。
3. 前記複数の信号線は、前記第１方向に順に並んだ第１乃至第４信号線を含み、
   前記第１突部は、前記第１信号線と前記第２信号線との間に配置され、
   前記第２突部は、前記第３信号線と前記第４信号線との間に配置され、
   前記第５突部は、前記第２信号線と前記第３信号線との間に配置されている、請求項１または２に記載の表示装置。
4. さらに、前記第１走査線及び前記第２走査線と、前記第２信号線及び前記第３信号線と、で囲まれた第１青画素と、
   前記第２走査線及び前記第３走査線と、前記第２信号線及び前記第３信号線と、で囲まれた第２青画素と、を備え、
   前記第５突部は、前記第１青画素と前記第２青画素との間に配置されている、請求項３に記載の表示装置。
5. 前記第２基板は、前記第１青画素に形成された第１開口と、前記第２青画素に形成された第２開口と、を有する遮光層を備え、
   前記第１開口の面積は、前記第２開口の面積と同等である、請求項４に記載の表示装置。
6. 前記第１突部及び前記第２突部の各々の高さは、前記第５突部と前記第１基板との間に位置する前記液晶層の厚さより大きい、請求項３に記載の表示装置。
7. さらに、前記第１走査線及び前記第２走査線と、前記第５信号線及び前記第６信号線と、で囲まれた第３青画素を備え、
   前記第６突部は、前記第３青画素と前記第３突部との間に配置されている、請求項１または２に記載の表示装置。
8. 前記第３突部の高さは、前記第６突部と前記第１基板との間に位置する前記液晶層の厚さより大きい、請求項１または２に記載の表示装置。
9. 前記第１基板は、さらに、前記第１方向に順に並んだ第９信号線及び第１０信号線と、前記第２走査線の上に配置された第８突部と、を備え、
   前記第２基板は、さらに、第９突部を備え、
   前記第８突部は、前記第９信号線と前記第１０信号線との間に配置された第１部分と、
   前記第９信号線と交差し前記第１方向に延出した第２部分と、前記第１０信号線と交差し前記第１方向に延出した第３部分と、を有し、
   前記第９突部は、前記第１部分に重なっている、請求項１または２に記載の表示装置。
10. 前記第１基板は、さらに、前記第１方向に順に並んだ第９乃至第１１信号線と、前記第２走査線の上に配置された第８突部と、を備え、
    前記第２基板は、さらに、第９突部を備え、
    前記第８突部は、前記第１０信号線に重なる第１部分と、前記第９信号線と前記第１０信号線との間に配置され前記第１方向に延出した第２部分と、前記第１０信号線と前記第１１信号線との間に配置され前記第１方向に延出した第３部分と、を有し、
    前記第９突部は、前記第１部分に重なっている、請求項１または２に記載の表示装置。
11. 第１方向に延出した走査線と、前記第１方向に並びそれぞれ第２方向に延出した複数の信号線と、第１乃至第４突部と、を備えた第１基板と、
    第５乃至第７突部を備えた第２基板と、
    前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
    前記第１乃至第４突部は、前記第２基板から離間し、
    前記第５乃至第７突部は、前記第１基板から離間し、
    平面視で、第１突部及び第２突部は前記第１方向に並び、前記第５突部は前記第１突部と前記第２突部との間に配置され、
    前記複数の信号線は、前記第１方向に順に並んだ第５信号線及び第６信号線を含み、
    前記第３突部、前記第４突部、前記第６突部、及び、前記第７突部は、前記第５信号線と前記第６信号線との間に配置され、
    前記第３突部及び前記第６突部は前記第２方向に並び、前記第４突部及び前記第７突部は前記第２方向に並び、前記第３突部及び前記第７突部は前記第１方向に並び、前記第４突部及び前記第６突部は前記第１方向に並んでいる、表示装置。
12. 第１方向に延出した走査線と、前記第１方向に並びそれぞれ第２方向に延出した複数の信号線と、第１乃至第４突部と、を備えた第１基板と、
    第５乃至第７突部を備えた第２基板と、
    前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
    前記第１乃至第４突部は、前記第２基板から離間し、
    前記第５乃至第７突部は、前記第１基板から離間し、
    平面視で、第１突部及び第２突部は前記第１方向に並び、前記第５突部は前記第１突部と前記第２突部との間に配置され、
    前記複数の信号線は、前記第１方向に順に並んだ第５信号線及び第６信号線、及び、第７信号線及び第８信号線を含み、
    前記第３突部及び前記第６突部は前記第５信号線と前記第６信号線との間に配置され、
    前記第４突部及び前記第７突部は前記第７信号線と前記第８信号線との間に配置され、
    前記第３突部は、前記第１方向に延出した第１部分と、前記第５信号線に沿って前記第２方向に延出した第２部分と、を有し、
    前記第６突部及び前記第１部分は前記第２方向に並び、前記第６突部及び前記第２部分は前記第１方向に並び、
    前記第４突部は、前記第１方向に延出した第３部分と、前記第８信号線に沿って前記第２方向に延出した第４部分と、を有し、
    前記第７突部及び前記第３部分は前記第２方向に並び、前記第７突部及び前記第４部分は前記第１方向に並んでいる、表示装置。
13. 前記第１基板は、さらに、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記信号線の上に配置された第１有機絶縁膜と、前記第１有機絶縁膜の貫通孔において前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に配置された第２有機絶縁膜と、前記第２有機絶縁膜の上に配置された配向膜と、を備え、
    前記第１乃至第４突部は、前記第２有機絶縁膜を含んでいる、請求項１１または１２に記載の表示装置。

Images