JP7407924B2 - 半導体装置及びその製造方法並びに電力変換装置 - Google Patents

半導体装置及びその製造方法並びに電力変換装置 Download PDF

Info

Publication number
JP7407924B2
JP7407924B2 JP2022524386A JP2022524386A JP7407924B2 JP 7407924 B2 JP7407924 B2 JP 7407924B2 JP 2022524386 A JP2022524386 A JP 2022524386A JP 2022524386 A JP2022524386 A JP 2022524386A JP 7407924 B2 JP7407924 B2 JP 7407924B2
Authority
JP
Japan
Prior art keywords
semiconductor element
protrusion
conductive adhesive
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022524386A
Other languages
English (en)
Other versions
JPWO2021235256A5 (ja
JPWO2021235256A1 (ja
Inventor
悠矢 清水
泰 中島
脩平 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021235256A1 publication Critical patent/JPWO2021235256A1/ja
Publication of JPWO2021235256A5 publication Critical patent/JPWO2021235256A5/ja
Application granted granted Critical
Publication of JP7407924B2 publication Critical patent/JP7407924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

本開示は、半導体装置及びその製造方法並びに電力変換装置に関する。
特開２００８－２４４０４４号公報（特許文献１）は、セラミック基板と、電子部品と、ランドと、導電性接着剤と、モールド樹脂とを備えるモールドパッケージを開示している。ランドは、セラミック基板の一面上に設けられている。電子部品は、電極を有している。電子部品の電極は、導電性接着剤を用いて、ランドに固定されている。モールド樹脂は、セラミック基板と電子部品と導電性接着剤とを封止している。
特開２００８－２４４０４４号公報
本開示の第一局面の目的は、向上された信頼性を有する半導体装置及びその製造方法を提供することである。本開示の第二局面の目的は、向上された信頼性を有する電力変換装置を提供することである。
本開示の半導体装置は、リードフレームと、導電性接着剤と、半導体素子と、封止部材とを備える。リードフレームは、主面を含む。導電性接着剤は、樹脂と、樹脂中に分散されている導電粒子とを含む。半導体素子は、導電性接着剤を用いて、リードフレームの主面上に固定されている。封止部材は、リードフレームの一部と、導電性接着剤と、半導体素子とを封止する。半導体素子は、リードフレームの主面に対向する裏面と、裏面とは反対側のおもて面と、裏面とおもて面とを接続する側面とを含む。導電性接着剤は、リードフレームの主面の平面視において半導体素子に覆われている第１導電性接着剤部分と、リードフレームの主面の平面視において半導体素子から露出している第２導電性接着剤部分とを含む。第２導電性接着剤部分は、半導体素子の側面から離間されている第１突起と、半導体素子の側面と第１突起との間にある凹部とを含む。第１突起は、リードフレームの主面の平面視において、半導体素子の外周の５０％以上の長さにわたって、半導体素子のまわりに延在している。凹部は、封止部材によって充填されている。
本開示の半導体装置の製造方法は、リードフレームの主面上に導電性ペーストを供給することを備える。導電性ペーストは、樹脂と、樹脂中に分散されている導電粒子とを含む。本開示の半導体装置の製造方法は、半導体素子をリードフレームの主面に向けて移動させて、それにより、導電性ペーストの一部を、リードフレームの主面の平面視における半導体素子の外周の外側に押し拡げることを備える。本開示の半導体装置の製造方法は、半導体素子をリードフレームの主面に向けて移動させることを停止して、それにより、導電性ペーストの粘度を増加させて、導電性ペーストの形状の変化を停止させることを備える。本開示の半導体装置の製造方法は、導電性ペーストを硬化させて、導電性ペーストを導電性接着剤にすることと、リードフレームの一部と導電性接着剤と半導体素子とを封止する封止部材を設けることとを備える。
半導体素子は、リードフレームの主面に対向する裏面と、裏面とは反対側のおもて面と、裏面とおもて面とを接続する側面とを含む。半導体素子は、導電性接着剤を用いてリードフレームの主面上に固定されている。導電性接着剤は、リードフレームの主面の平面視において半導体素子に覆われている第１導電性接着剤部分と、リードフレームの主面の平面視において半導体素子から露出している第２導電性接着剤部分とを含む。第２導電性接着剤部分は、半導体素子の側面から離間されている第１突起と、半導体素子の側面と第１突起との間にある凹部とを含む。第１突起は、リードフレームの主面の平面視において、半導体素子の外周の５０％以上の長さにわたって、半導体素子のまわりに延在している。凹部は封止部材によって充填されている。
本開示の電力変換装置は、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備える。主変換回路は、本開示の半導体装置を有する。
本開示の半導体装置では、封止部材が導電性接着剤の凹部に充填されているため、導電性接着剤と封止部材との間の接着強度が増加する。導電性接着剤が半導体素子から剥がれることと、導電性接着剤にクラックが発生することとが防止され得る。半導体装置の信頼性が向上され得る。
本開示の半導体装置の製造方法によれば、封止部材が導電性接着剤の凹部に充填される。導電性接着剤と封止部材との間の接着強度が増加する。導電性接着剤が半導体素子から剥がれることと、導電性接着剤にクラックが発生することとが防止され得る。向上された信頼性を有する半導体装置を得ることができる。
本開示の電力変換装置は、本開示の半導体装置を含む。そのため、本開示の電力変換装置の信頼性が向上され得る。
実施の形態１の半導体装置の概略平面図である。 実施の形態１の半導体装置の、図１に示される断面線ＩＩ－ＩＩにおける概略部分拡大断面図である。 実施の形態１の半導体装置の概略部分拡大平面図である。 実施の形態１の半導体装置の、図３に示される断面線ＩＶ－ＩＶにおける概略部分拡大断面図である。 実施の形態１の半導体装置の製造方法のフローチャートを示す図である。 実施の形態１の半導体装置の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態１の半導体装置の製造方法における、図６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体装置の製造方法における、図７に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体装置の製造方法における、図８に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体装置の製造方法における、図９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の変形例の半導体装置の概略部分拡大断面図である。 実施の形態２の半導体装置の概略部分拡大断面図である。 実施の形態２及び実施の形態３の半導体装置の製造方法のフローチャートを示す図である。 実施の形態２の半導体装置の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態２の半導体装置の製造方法における、図１４に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体装置の製造方法における、図１５に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体装置の製造方法における、図１６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体装置の製造方法における、図１７に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体装置の概略部分拡大斜視図である。 実施の形態３の半導体装置の、図１９に示される断面線ＸＸ－ＸＸにおける概略部分拡大断面図である。 実施の形態３の半導体装置の、図１９に示される断面線ＸＸＩ－ＸＸＩにおける概略部分拡大断面図である。 実施の形態３の半導体装置に含まれる半導体素子の概略部分拡大斜視図である。 実施の形態４に係る電力変換システムの構成を示すブロック図である。
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
図１から図４を参照して、実施の形態１の半導体装置１を説明する。半導体装置１は、リードフレーム１１と、半導体素子２０と、導電性接着剤４０と、封止部材３６とを主に備える。半導体装置１は、リードフレーム１２，１３と、ＩＣチップ３０と、電子部品３３とをさらに備えてもよい。
リードフレーム１１，１２，１３は、例えば、銅のような導電性材料で形成されている。リードフレーム１１は、主面１１ａを含む。
半導体素子２０は、例えば、パワー半導体素子である。パワー半導体素子は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。半導体素子２０は、例えば、ダイオードまたは発光ダイオード（ＬＥＤ）であってもよい。
図４に示されるように、半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。図３及び図４に示されるように、半導体素子２０は、半導体基板２１と、第１電極２２と、メタライズ層２５とを含む。半導体素子２０は、第２電極２３を含んでもよい。第１電極２２と第２電極２３とは、半導体基板２１に対して半導体素子２０のおもて面２０ｂ側に設けられている。第１電極２２は、例えば、エミッタ電極であり、第２電極２３は、例えば、ゲート電極である。メタライズ層２５は、半導体基板２１に対して半導体素子２０の裏面２０ａ側に設けられている。メタライズ層２５は、ドレイン電極のような半導体素子２０の裏面電極であってもよい。
半導体素子２０は、ガードリング２４を含んでもよい。ガードリング２４は、半導体基板２１に対して半導体素子２０のおもて面２０ｂ側に設けられている。ガードリング２４は、第１電極２２を取り囲んでいる。ガードリング２４は、第２電極２３をさらに取り囲んでもよい。ガードリング２４は、半導体素子２０の耐圧を増加させる。
図３及び図４に示されるように、半導体素子２０は、導電性接着剤４０を用いて、リードフレーム１１の主面１１ａ上に固定されている。リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積（すなわち、半導体素子の外周によって囲まれる領域の面積）は、例えば、５ｍｍ2以下である。
リードフレーム１１の主面１１ａの平面視において、半導体素子２０は、角部２７ａ，２７ｂ，２７ｃ，２７ｄを含む。辺２６ａの一方端は角部２７ａであり、辺２６ａの他方端は角部２７ｂである。辺２６ｂの一方端は角部２７ｂであり、辺２６ｂの他方端は角部２７ｃである。辺２６ｃの一方端は角部２７ｃであり、辺２６ｃの他方端は角部２７ｄである。辺２６ｄの一方端は角部２７ｄであり、辺２６ｄの他方端は角部２７ａである。
ＩＣチップ３０は、導電ワイヤ３１を用いて、半導体素子２０に電気的に接続されている。ＩＣチップ３０は、導電接合部材４８を用いて、リードフレーム１２上に固定されている。ＩＣチップ３０は、半導体素子２０を制御する。
電子部品３３は、半導体素子２０及びＩＣチップ３０と異なる電子部品である。電子部品３３は、例えば、ブートストラップダイオード（ＢＳＤ）のような受動型の電子部品である。電子部品３３は、導電ワイヤを用いて、ＩＣチップ３０に電気的に接続されている。電子部品３３は、導電接合部材４９を用いて、リードフレーム１３上に固定されている。ＩＣチップ３０と電子部品３３とは、半導体素子２０を制御する制御回路の一部を構成している。
半導体装置１の動作時における半導体素子２０の第１発熱量は、半導体装置１の動作時におけるＩＣチップ３０の第２発熱量よりも大きく、かつ、半導体装置１の動作時における電子部品３３の第３発熱量よりも大きい。そのため、導電接合部材４８，４９は、導電性接着剤４０とは異なる材料で形成されてもよい。導電接合部材４８，４９は、例えば、はんだであってもよいし、導電性接着剤４０とは異なる組成を有する導電性接着剤であってもよい。
導電性接着剤４０は、樹脂と、樹脂中に分散されている導電粒子とを含む。導電性接着剤４０に含まれる樹脂は、例えば、エポキシ樹脂のような熱硬化性樹脂である。導電粒子は、例えば、銀粒子、ニッケル粒子、金粒子または銅粒子のような金属粒子である。導電粒子の形状は、球に限らず、鱗片形状であってもよい。導電粒子は、例えば、１μｍ以上１０μｍ以下の直径を有している。
導電性接着剤４０における導電粒子の含有率は、例えば、８０重量％以上である。そのため、導電性接着剤４０の熱伝導率を増加させることができるとともに、導電性接着剤４０の電気抵抗率を減少させることができる。導電性接着剤４０は、第１導電性接着剤部分４０ａと、第２導電性接着剤部分４０ｂとを含む。
第１導電性接着剤部分４０ａは、リードフレーム１１の主面１１ａの平面視において、半導体素子２０に覆われている。リードフレーム１１の主面１１ａの平面視において、第１導電性接着剤部分４０ａは、半導体素子２０の外周の内側にある。第１導電性接着剤部分４０ａは、リードフレーム１１の主面１１ａと半導体素子２０の裏面２０ａとの間にある。
第１導電性接着剤部分４０ａの厚さｔ1は、例えば、５μｍ以上である。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、１０μｍ以上であってもよい。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、３０μｍ以下である。第１導電性接着剤部分４０ａの厚さｔ1は、例えば、２０μｍ以下であってもよい。第１導電性接着剤部分４０ａの厚さｔ1は、リードフレーム１１の主面１１ａの法線方向における第１導電性接着剤部分４０ａの長さである。
第２導電性接着剤部分４０ｂは、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している。リードフレーム１１の主面１１ａの平面視において、第２導電性接着剤部分４０ｂは、半導体素子２０の外周の外側にある。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。
リードフレーム１１の主面１１ａの平面視において、第１突起４２は、半導体素子２０の外周に沿って延在している。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の６０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の８０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の全外周の長さにわたって、半導体素子２０のまわりに延在してもよい。
リードフレーム１１の主面１１ａの平面視において、凹部４３は、半導体素子２０の外周に沿って延在している。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の６０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の８０％以上の長さにわたって、半導体素子２０のまわりに延在してもよい。凹部４３は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の全外周の長さにわたって、半導体素子２０のまわりに延在してもよい。
第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。特定的には、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。具体的には、第１突起４２は、辺２６ａの中央部に対向している。第１突起４２は、辺２６ｂの中央部に対向している。第１突起４２は、辺２６ｃの中央部に対向している。第１突起４２は、辺２６ｄの中央部に対向している。本明細書において、辺の中央部は、辺の長さ方向において辺を三等分した場合の辺の中央部分を意味する。
凹部４３は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。特定的には、凹部４３は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。具体的には、凹部４３は、辺２６ａの中央部に対向している。凹部４３は、辺２６ｂの中央部に対向している。凹部４３は、辺２６ｃの中央部に対向している。凹部４３は、辺２６ｄの中央部に対向している。凹部４３は、封止部材３６によって充填されている。
図４を参照して、第１突起４２の高さｈ1は、第１導電性接着剤部分４０ａの厚さｔ1の２倍以上である。第１突起４２の高さｈ1は、リードフレーム１１の主面１１ａの法線方向における、凹部４３の底部から第１突起４２の頂部までの長さである。
第１突起４２は、半導体素子２０の少なくとも一つの角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部において、より高く形成されている。特定的には、第１突起４２は、半導体素子２０の全ての角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの全ての中央部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。
具体的には、第１突起４２は、半導体素子２０の角部２７ａより、辺２６ａの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｂより、辺２６ａの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｂより、辺２６ｂの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｃより、辺２６ｂの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｃより、辺２６ｃの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｄより、辺２６ｃの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ｄより、辺２６ｄの中央部において、より高く形成されている。第１突起４２は、半導体素子２０の角部２７ａより、辺２６ｄの中央部において、より高く形成されている。
第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃに接触している第２突起４４をさらに含んでもよい。凹部４３は、第１突起４２と第２突起４４との間に形成されている。第１突起４２は、第２突起４４より厚くてもよい。すなわち、図４を参照して、第１突起４２の厚さｄ1は、第２突起４４の厚さｄ2より大きくてもよい。第１突起４２の厚さｄ1は、リードフレーム１１の主面１１ａの法線方向における、リードフレーム１１の主面１１ａから第１突起４２の頂部までの長さである。第２突起４４の厚さｄ2は、リードフレーム１１の主面１１ａの法線方向における、リードフレーム１１の主面１１ａから第２突起４４の頂部までの長さである。
第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の高さＨ（図４を参照）の０．５倍以上の長さにわたって、半導体素子２０の側面２０ｃに接触してもよい。そのため、半導体素子２０において発生する熱は、半導体素子２０の側面２０ｃから、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の高さＨ未満の長さにわたって、半導体素子２０の側面２０ｃに接触してもよい。そのため、導電性接着剤４０が、第１電極２２、第２電極２３及びガードリング２４が形成されている半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。本明細書において、半導体素子２０の高さＨは、リードフレーム１１の主面１１ａの法線方向における半導体素子２０のおもて面２０ｂと半導体素子２０の裏面２０ａとの間の距離である。
封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。封止部材３６は、たとえば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、フッ素系樹脂、イソシアネート系樹脂、シリコーン樹脂またはこれらの組み合わせからなる群から選択される絶縁樹脂材料で形成されている。封止部材３６と導電性接着剤４０との間の接着強度は、封止部材３６と半導体素子２０との間の接着強度より大きい。例えば、封止部材３６は、導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されてもよい。そのため、封止部材３６と導電性接着剤４０との間の接着強度が増加して、封止部材３６と半導体素子２０との間の接着強度より大きくなる。本明細書において、封止部材３６が導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されていることは、封止部材３６の樹脂のうちモル分率が最大のモノマー材料が、導電性接着剤４０に含まれる樹脂のうちモル分率が最大のモノマー材料と同じであることを意味する。例えば、封止部材３６がエポキシ樹脂で形成されており、かつ、導電性接着剤４０に含まれる樹脂がエポキシ樹脂であるとき、封止部材３６は、導電性接着剤４０に含まれる樹脂と同じ種類の樹脂で形成されていると言える。
封止部材３６のうち凹部４３を充填している部分は、封止部材３６のアンカー部であり、導電性接着剤４０に対する封止部材３６のアンカーとして機能する。導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、以下の理由により、導電性接着剤４０が半導体素子２０から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。半導体装置１の信頼性が向上され得る。
一般に、半導体素子２０の第１熱膨張係数は、導電性接着剤４０の第２熱膨張係数より小さく、かつ、封止部材３６の第３熱膨張係数より小さい。半導体素子２０の第１熱膨張係数と導電性接着剤４０の第２熱膨張係数との間の差は、導電性接着剤４０の第２熱膨張係数と封止部材３６の第３熱膨張係数との間の差より大きい。半導体素子２０の第１熱膨張係数と封止部材３６の第３熱膨張係数との間の差は、導電性接着剤４０の第２熱膨張係数と封止部材３６の第３熱膨張係数との間の差より大きい。
そのため、封止部材３６が導電性接着剤４０から剥がれると、半導体装置１の動作時に、半導体素子２０の第１熱膨張係数と封止部材３６の第３熱膨張係数との間の差に起因して、封止部材３６が半導体素子２０から剥がれ易くなる。半導体装置１の動作時に、半導体素子２０の第１熱膨張係数と導電性接着剤４０の第２熱膨張係数との間の差に起因する大きな熱応力が、導電性接着剤４０に印加される。導電性接着剤４０は、半導体素子２０から剥がれ易くなる。また、導電性接着剤４０にクラックが発生し易くなる。
これに対し、本実施の形態では、封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、半導体装置１の動作時に、封止部材３６は導電性接着剤４０に密着し続ける。そして、半導体装置１の動作時に、封止部材３６は半導体素子２０にも密着し続ける。封止部材３６が半導体素子２０に密着し続け、かつ、封止部材３６の第３熱膨張係数は、半導体素子２０の第１熱膨張係数より大きいため、封止部材３６は、半導体素子２０の実効的な熱膨張係数を増加させる。半導体素子２０と導電性接着剤４０との間の熱膨張係数差に起因して導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。半導体装置１の信頼性が向上され得る。
図５から図１０を参照して、実施の形態１の半導体装置１の製造方法を説明する。
図５及び図６に示されるように、本実施の形態の半導体装置１の製造方法は、リードフレーム１１の主面１１ａ上に導電性ペースト４０ｐを供給すること（Ｓ１）を備える。導電性ペースト４０ｐは、リードフレーム１１の主面１１ａ上に塗布されてもよいし、ノズル（図示せず）からリードフレーム１１の主面１１ａ上に吐出されてもよい。リードフレーム１１の主面１１ａの平面視において、導電性ペースト４０ｐの面積は、半導体素子２０の面積よりも小さい。
導電性ペースト４０ｐは、樹脂と、樹脂中に分散されている導電粒子とを含む。樹脂は、例えば、エポキシ樹脂のような熱硬化性樹脂である。導電粒子は、例えば、銀粒子、ニッケル粒子、金粒子または銅粒子のような金属粒子である。
導電性ペースト４０ｐは、例えば、４．０以上のチキソ比を有している。チキソ比は、η0.5／η5.0によって与えられる。η5.0は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第１粘度を表す。η0.5は、Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第２粘度を表す。導電性ペースト４０ｐの第２粘度は、例えば、１００Ｐａ・ｓ以上である。導電性ペースト４０ｐの第２粘度は、１５０Ｐａ・ｓ以上であってもよく、２００Ｐａ・ｓ以上であってもよい。導電性ペースト４０ｐの第２粘度が増加するにつれて、第１突起４２の高さｈ1をより大きくすることができる。
図５から図９に示されるように、本実施の形態の半導体装置１の製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させること（Ｓ２）を備える。そのため、導電性ペースト４０ｐの一部が、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられる。
具体的には、図６に示されるように、半導体素子２０は、吸着コレットのような保持具５０に保持される。保持具５０を移動させて、半導体素子２０を導電性ペースト４０ｐの上方に移動させる。リードフレーム１１の主面１１ａの平面視において、導電性ペースト４０ｐの全体は、半導体素子２０によって覆われている。すなわち、リードフレーム１１の主面１１ａの平面視において、リードフレーム１１の主面１１ａ上に供給された導電性ペースト４０ｐの全ての外周は、半導体素子２０の外周の内側にある。
図６から図９に示されるように、保持具５０をリードフレーム１１の主面１１ａに向けて移動させて、保持具５０に保持されている半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させる。半導体素子２０の移動速度は、例えば、１０ｍｍ／ｓ以上３０ｍｍ／ｓである。図７に示されるように、半導体素子２０の裏面２０ａが導電性ペースト４０ｐに接触する。導電性ペースト４０ｐは、高いチキソ比（例えば、４．０以上のチキソ比）を有しており、かつ、半導体素子２０の移動速度が大きい。そのため、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させており、かつ、半導体素子２０が導電性ペースト４０ｐに接触している間、導電性ペースト４０ｐの粘度は相対的に低い。半導体素子２０の移動速度が１０ｍｍ／ｓ以上である場合には、半導体素子２０の移動中における導電性ペースト４０ｐの粘度をより確実に低くすることができる。
それから、図８に示されるように、導電性ペースト４０ｐの一部は、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられる。図８に示されるように、半導体素子２０の外周の外側において、導電性ペースト４０ｐは、リードフレーム１１の主面１１ａに沿って半導体素子２０から遠ざかる方向に拡がるとともに、リードフレーム１１の主面１１ａに垂直な方向に膨らむ。
それから、図９に示されるように、導電性ペースト４０ｐの一部は、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側にさらに押し拡げられる。こうして、導電性ペースト４０ｐに、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とが形成される。図９に示されるように、導電性ペースト４０ｐの一部は、半導体素子２０の側面２０ｃに這い上がってもよい。こうして、導電性ペースト４０ｐに、半導体素子２０の側面２０ｃに接触している第２突起４４が形成される。凹部４３は、第１突起４２と第２突起４４との間に形成される。
それから、図５及び図１０に示されるように、本実施の形態の半導体装置１の製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることを停止すること（Ｓ３）を備える。具体的には、保持具５０をリードフレーム１１の主面１１ａに向けて移動させることを停止する。導電性ペースト４０ｐは、高いチキソ比（例えば、４．０以上のチキソ比）を有している。そのため、リードフレーム１１の主面１１ａに向けた半導体素子２０の移動を停止させることにより、導電性ペースト４０ｐの粘度が急激に増加する。導電性ペースト４０ｐの形状の変化が停止する。
図５に示されるように、本実施の形態の半導体装置１の製造方法は、導電性ペースト４０ｐを硬化させること（Ｓ４）を備える。導電性ペースト４０ｐに含まれる樹脂が、例えば、熱硬化性樹脂である場合には、導電性ペースト４０ｐに熱を印加する。導電性ペースト４０ｐは硬化されて、導電性接着剤４０になる。具体的には、導電性ペースト４０ｐの第１突起４２は、導電性接着剤４０の第１突起４２になる。導電性ペースト４０ｐの凹部４３は、導電性接着剤４０の凹部４３になる。導電性ペースト４０ｐの第２突起４４は、導電性接着剤４０の第２突起４４になる。
図５に示されるように、本実施の形態の半導体装置１の製造方法は、封止部材３６を設けること（Ｓ５）を備える。封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。例えば、トランスファーモールド法またはコンプレッションモールド法を用いて、封止部材３６は形成される。導電性接着剤４０の凹部４３は、封止部材３６によって充填される。
工程Ｓ１から工程Ｓ３の間、リードフレーム１１は冷却プレート（図示せず）上に載置されてもよい。リードフレーム１１を冷却プレート上に載置することによって、リードフレーム１１上の導電性ペースト４０ｐの粘度が増加する。第１突起４２の高さｈ1（図４を参照）を増加させて、導電性接着剤４０と封止部材３６との間の接着強度を増加させることができる。
図１１を参照して、本実施の形態の変形例の半導体装置１ａを説明する。半導体装置１ａでは、導電性接着剤４０に第２突起４４が形成されていない。導電性ペースト４０ｐの粘度または半導体素子２０の移動速度に応じて、導電性接着剤４０に第２突起４４を形成しないことができる。
本実施の形態の半導体装置１，１ａ及びその製造方法の効果を説明する。
本実施の形態の半導体装置１，１ａは、リードフレーム１１と、導電性接着剤４０と、半導体素子２０と、封止部材３６とを備える。リードフレーム１１は、主面１１ａを含む。導電性接着剤４０は、樹脂と、樹脂中に分散されている導電粒子とを含む。半導体素子２０は、導電性接着剤４０を用いて、リードフレーム１１の主面１１ａ上に固定されている。封止部材３６は、リードフレーム１１の一部と、導電性接着剤４０と、半導体素子２０とを封止する。半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。導電性接着剤４０は、リードフレーム１１の主面１１ａの平面視において半導体素子２０に覆われている第１導電性接着剤部分４０ａと、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している第２導電性接着剤部分４０ｂとを含む。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は、封止部材３６によって充填されている。
封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度は増加する。そのため、半導体装置１，１ａの動作時に、封止部材３６は導電性接着剤４０に密着し続けるとともに、封止部材３６は半導体素子２０に密着し続ける。半導体装置１，１ａの動作時に、導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、第１突起４２の第１高さ（高さｈ1）は、第１導電性接着剤部分４０ａの厚さｔ1の２倍以上である。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、第１導電性接着剤部分４０ａの厚さｔ1は、５μｍ以上３０μｍ以下である。
第１導電性接着剤部分４０ａの厚さｔ1は、５μｍ以上である。そのため、第１導電性接着剤部分４０ａに熱応力が印加されても、第１導電性接着剤部分４０ａがリードフレーム１１及び半導体素子２０から剥がれることと、第１導電性接着剤部分４０ａにクラックが発生することとが防止され得る。第１導電性接着剤部分４０ａの厚さｔ1は、３０μｍ以下である。そのため、第１導電性接着剤部分４０ａの熱抵抗及び電気抵抗は減少する。半導体装置１，１ａの動作時に半導体素子２０から発生する熱は、半導体素子２０の裏面２０ａから、第１導電性接着剤部分４０ａを介して、リードフレーム１１に効率的に放散され得る。半導体装置１，１ａの信頼性が向上され得る。また、半導体素子２０により多くの電流を流すことができる。半導体装置１，１ａの電力容量を増加させることができる。
本実施の形態の半導体装置１では、第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃに接触している第２突起４４をさらに含む。凹部４３は、第１突起４２と第２突起４４との間に形成されている。そのため、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の側面２０ｃから、第２導電性接着剤部分４０ｂを介して、リードフレーム１１に効率的に放散され得る。半導体装置１の信頼性が向上され得る。
本実施の形態の半導体装置１では、第１突起４２は、第２突起４４より厚い。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１の信頼性が向上され得る。
本実施の形態の半導体装置１では、第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の０．５倍以上１．０倍未満の長さにわたって、半導体素子２０の側面２０ｃに接触している。
第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の０．５倍以上の長さにわたって、半導体素子２０の側面２０ｃに接触している。そのため、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の側面２０ｃから、第２導電性接着剤部分４０ｂを介して、リードフレーム１１に効率的に放散され得る。また、第２突起４４は、リードフレーム１１の主面１１ａの法線方向において、半導体素子２０の第２高さ（高さＨ）の１．０倍未満の長さにわたって、半導体素子２０の側面２０ｃに接触している。そのため、導電性接着剤４０が、半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。半導体装置１の信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、導電性接着剤と封止部材との間の接着強度は、封止部材と半導体素子との間の接着強度より大きい。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１の信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、封止部材は、樹脂と同じ種類の樹脂で形成されている。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、導電性接着剤４０における導電粒子の含有率は、８０重量％以上である。そのため、導電性接着剤４０の熱伝導率は増加し、かつ、導電性接着剤４０の電気抵抗は減少する。半導体装置１，１ａの動作時に半導体素子２０から発生する熱は、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。半導体装置１，１ａの信頼性が向上され得る。また、半導体素子２０により多くの電流を流すことができる。半導体装置１，１ａの電力容量を増加させることができる。
本実施の形態の半導体装置１では、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、半導体素子２０のおもて面２０ｂまたは裏面２０ａに対する半導体素子２０の側面２０ｃの面積比率が増加する。第２導電性接着剤部分４０ｂが半導体素子２０の側面２０ｃに接触することによって、半導体装置１の動作時に半導体素子２０から発生する熱は、半導体素子２０の裏面２０ａからだけでなく、半導体素子２０の側面２０ｃからも、導電性接着剤４０を介して、リードフレーム１１に効率的に放散され得る。半導体装置１の信頼性が向上され得る。
本実施の形態の半導体装置１，１ａでは、第１突起４２は、半導体素子２０の少なくとも一つの角部より、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１，１ａの信頼性が向上され得る。
本実施の形態の半導体装置１，１ａの製造方法は、リードフレーム１１の主面１１ａ上に導電性ペースト４０ｐを供給すること（Ｓ１）を備える。導電性ペースト４０ｐは、樹脂と、樹脂中に分散されている導電粒子とを含む。本実施の形態の半導体装置１，１ａの製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させて（Ｓ２）、それにより、導電性ペースト４０ｐの一部を、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げることを備える。本実施の形態の半導体装置１，１ａの製造方法は、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることを停止して（Ｓ３）、それにより、導電性ペースト４０ｐの粘度を増加させて、導電性ペースト４０ｐの形状の変化を停止させることを備える。本実施の形態の半導体装置１，１ａの製造方法は、導電性ペースト４０ｐを硬化させて（Ｓ４）、導電性ペースト４０ｐを導電性接着剤４０にすることと、リードフレーム１１の一部と導電性接着剤４０と半導体素子２０とを封止する封止部材３６を設けること（Ｓ５）とを備える。
半導体素子２０は、リードフレーム１１の主面１１ａに対向する裏面２０ａと、裏面２０ａとは反対側のおもて面２０ｂと、裏面２０ａとおもて面２０ｂとを接続する側面２０ｃとを含む。半導体素子２０は、導電性接着剤４０を用いてリードフレーム１１の主面１１ａ上に固定されている。導電性接着剤４０は、リードフレーム１１の主面１１ａの平面視において半導体素子２０に覆われている第１導電性接着剤部分４０ａと、リードフレーム１１の主面１１ａの平面視において半導体素子２０から露出している第２導電性接着剤部分４０ｂとを含む。第２導電性接着剤部分４０ｂは、半導体素子２０の側面２０ｃから離間されている第１突起４２と、半導体素子２０の側面２０ｃと第１突起４２との間にある凹部４３とを含む。第１突起４２は、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の外周の５０％以上の長さにわたって、半導体素子２０のまわりに延在している。凹部４３は封止部材３６によって充填されている。
封止部材３６が導電性接着剤４０の凹部４３に充填されているため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。そのため、半導体装置１，１ａの動作時に、封止部材３６は、導電性接着剤４０に密着し続けるとともに、封止部材３６は半導体素子２０に密着し続ける。半導体装置１，１ａの動作時に、導電性接着剤４０に印加される熱応力が減少する。導電性接着剤４０が半導体素子２０から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。
また、本実施の形態の半導体装置１，１ａの製造方法では、工程Ｓ２から工程Ｓ４によって、導電性接着剤４０に凹部４３が形成され得る。導電性接着剤４０のエッチングのような、導電性接着剤４０に凹部４３を形成するための追加の工程が不要である。そのため、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。
本実施の形態の半導体装置１，１ａの製造方法では、半導体素子２０の外周は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄで形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部に対向している。そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。また、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。
本実施の形態の半導体装置１，１ａの製造方法では、導電性ペースト４０ｐは、４．０以上のチキソ比を有している。チキソ比は、η0.5／η5.0によって与えられる。η5.0は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第１粘度を表す。η0.5は、Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された導電性ペースト４０ｐの第２粘度を表す。
そのため、導電性接着剤４０と封止部材３６との間の接着強度が増加する。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。また、本実施の形態の半導体装置１，１ａの製造方法は、高い生産性を有する。
本実施の形態の半導体装置１，１ａの製造方法では、導電性ペースト４０ｐの第２粘度は、１００Ｐａ・ｓ以上である。
そのため、第１突起４２の第１高さ（高さｈ1）が増加する。導電性接着剤４０と封止部材３６との間の接着強度が増加する。また、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することが防止され得る。本実施の形態の半導体装置１，１ａの製造方法によれば、向上された信頼性を有する半導体装置１，１ａを得ることができる。
実施の形態２．
図１２を参照して、実施の形態２の半導体装置１ｂを説明する。本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１と同様の構成を備えるが、以下の点で主に異なる。
半導体装置１ｂでは、半導体素子２０は、裏面突起２８をさらに含む。裏面突起２８は、半導体素子２０の裏面２０ａから突出している。特定的には、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出している。裏面突起２８は、半導体素子２０の裏面２０ａの外縁全体にわたって延在してもよい。裏面突起２８は、例えば、半導体素子２０のメタライズ層２５の一部である。
裏面突起２８は、リードフレーム１１の主面１１ａに接触している。裏面突起２８は、リードフレーム１１の主面１１ａからの半導体素子２０のおもて面２０ｂの高さを増加させる。裏面突起２８は、導電性接着剤４０が半導体素子２０のおもて面２０ｂに付着することを防止し得る。裏面突起２８の高さｈ2は、半導体素子２０の裏面２０ａとリードフレーム１１の主面１１ａとの間のギャップを規定する。裏面突起２８の高さｈ2は、第１導電性接着剤部分４０ａの厚さｔ1を規定する。
図１３から図１８を参照して、実施の形態２の半導体装置１ｂの製造方法を説明する。本実施の形態の半導体装置１ｂの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えているが、主に以下の点で異なっている。
本実施の形態の半導体装置１ｂの製造方法は、半導体素子２０に裏面突起２８を形成すること（Ｓ１ａ）をさらに備えている。裏面突起２８は、半導体素子２０の裏面２０ａから突出している。特定的には、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出している。裏面突起２８は、例えば、複数の半導体素子２０が形成されている半導体基板２１をダンシングブレードを用いて個片化する際に形成される。裏面突起２８は、例えば、半導体基板２１を個片化する際にメタライズ層２５に形成されるバリである。一例として、メタライズ層２５の厚さｔ2（図１２を参照）が５μｍ以上である場合、半導体基板２１を個片化する際に１０μｍ以上２０μｍ以下の高さｈ2（図１２を参照）を有する裏面突起２８が形成される。
本実施の形態の半導体装置１ｂの製造方法の工程Ｓ３では、図１７及び図１８に示されるように、裏面突起２８がリードフレーム１１の主面１１ａに当接して、半導体素子２０をリードフレーム１１の主面１１ａに向けて移動させることが停止される。裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０の移動速度が突然ゼロになる。導電性ペースト４０ｐの粘度が急激に増加する。第１突起４２は、より一層高くなる。また、裏面突起２８は、過剰な量の導電性ペースト４０ｐが、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられることを防止する。裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、導電性ペースト４０ｐが半導体素子２０のおもて面２０ｂに付着することを防止し得る。
以下の理由により、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下であってもよい。リードフレーム１１の主面１１ａの平面視における半導体素子２０の面積が小さくなるにつれて、導電性ペースト４０ｐの粘度を低下させて導電性ペースト４０ｐをリードフレーム１１の主面１１ａ上に押し拡げるために半導体素子２０に印加する力が小さくなる。半導体基板２１の個片化の際に形成される裏面突起２８の幅は、半導体素子２０の面積にかかわらず、変化しない。リードフレーム１１の主面１１ａの平面視における半導体素子２０の面積が小さくなるにつれて、半導体素子２０の裏面２０ａのうち裏面突起２８が占める面積比率が増加する。半導体素子２０に印加する力が小さくなり、かつ、半導体素子２０の裏面２０ａのうち裏面突起２８が占める面積比率が増加すると、裏面突起２８がリードフレーム１１の主面１１ａに当接したときに、裏面突起２８が変形したり破壊されたりすることが防止される。
本実施の形態の半導体装置１ｂ及びその製造方法は、実施の形態１の半導体装置１及びその製造方法の効果に加えて、以下の効果を奏する。
本実施の形態の半導体装置１ｂでは、半導体素子２０は、裏面突起２８をさらに含む。裏面突起２８は、半導体素子２０の裏面２０ａから突出しており、かつ、リードフレーム１１の主面１１ａに接触している。そのため、裏面突起２８は、導電性接着剤４０が半導体素子２０のおもて面２０ｂに付着して、半導体素子２０に絶縁破壊が発生することを防止する。半導体装置１ｂの信頼性が向上され得る。
本実施の形態の半導体装置１ｂでは、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、裏面突起２８をリードフレーム１１の主面１１ａに接触させたときに、裏面突起２８が変形したり破壊されたりすることが防止される。
本実施の形態の半導体装置１ｂの製造方法では、半導体素子２０は、裏面２０ａから突出する裏面突起２８をさらに含む。裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０を主面１１ａに向けて移動させることを停止する（Ｓ３）。
裏面突起２８がリードフレーム１１の主面１１ａに当接することによって、半導体素子２０の移動が突然ゼロになる。導電性ペースト４０ｐの粘度が急激に増加する。第１突起４２は、より一層高くなる。導電性接着剤４０と封止部材３６との間の接着強度が増加する。半導体装置１ｂの信頼性が向上され得る。また、裏面突起２８は、過剰な量の導電性ペースト４０ｐが、リードフレーム１１の主面１１ａの平面視における半導体素子２０の外周の外側に押し拡げられることを防止する。裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の側面２０ｃを這い上がって、半導体素子２０のおもて面２０ｂに付着することを防止し得る。半導体装置１ｂの信頼性が向上され得る。
本実施の形態の半導体装置１ｂの製造方法では、リードフレーム１１の主面１１ａの平面視において、半導体素子２０の面積は５ｍｍ2以下である。そのため、裏面突起２８がリードフレーム１１の主面１１ａに当接したときに、裏面突起２８が変形したり破壊されたりすることが防止される。
実施の形態３．
図１９から図２２を参照して、実施の形態３の半導体装置１ｃを説明する。本実施の形態の半導体装置１ｃは、実施の形態２の半導体装置１ｂと同様の構成を備えるが、以下の点で主に異なる。
図１９から図２１に示されるように、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。特定的には、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成されている。
具体的には、第１突起４２は、辺２６ａの中央部より、半導体素子２０の角部２７ａにおいて、より高く形成されている。第１突起４２は、辺２６ａの中央部より、半導体素子２０の角部２７ｂにおいて、より高く形成されている。第１突起４２は、辺２６ｂの中央部より、半導体素子２０の角部２７ｂにおいて、より高く形成されている。第１突起４２は、辺２６ｂの中央部より、半導体素子２０の角部２７ｃにおいて、より高く形成されている。第１突起４２は、辺２６ｃの中央部より、半導体素子２０の角部２７ｃにおいて、より高く形成されている。第１突起４２は、辺２６ｃの中央部より、半導体素子２０の角部２７ｄにおいて、より高く形成されている。第１突起４２は、辺２６ｄの中央部より、半導体素子２０の角部２７ｄにおいて、より高く形成されている。第１突起４２は、辺２６ｄの中央部より、半導体素子２０の角部２７ａにおいて、より高く形成されている。
図２０から図２２に示されるように、半導体装置１ｃでは、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の少なくとも一つの角部に設けられていなくてもよい。特定的には、裏面突起２８は、半導体素子２０の全ての角部より、半導体素子２０の全ての角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の全ての角部に設けられていなくてもよい。
具体的には、裏面突起２８は、第１裏面突起部分２８ａと、第２裏面突起部分２８ｂと、第３裏面突起部分２８ｃと、第４裏面突起部分２８ｄとを含む。第１裏面突起部分２８ａは、辺２６ａの中央部にのみ設けられている。第１裏面突起部分２８ａは、辺２６ａの一方端である角部２７ａと辺２６ａの他方端である角部２７ｂとに設けられていない。第２裏面突起部分２８ｂは、辺２６ｂの中央部にのみ設けられている。第２裏面突起部分２８ｂは、辺２６ｂの一方端である角部２７ｂと辺２６ｂの他方端である角部２７ｃとに設けられていない。第３裏面突起部分２８ｃは、辺２６ｃの中央部にのみ設けられている。第３裏面突起部分２８ｃは、辺２６ｃの一方端である角部２７ｃと辺２６ｃの他方端である角部２７ｄとに設けられていない。第４裏面突起部分２８ｄは、辺２６ｄの中央部にのみ設けられている。第４裏面突起部分２８ｄは、辺２６ｄの一方端である角部２７ｄと辺２６ａの他方端である角部２７ａとに設けられていない。
複数の裏面突起部分（第１裏面突起部分２８ａ、第２裏面突起部分２８ｂ、第３裏面突起部分２８ｃ及び第４裏面突起部分２８ｄ）の少なくとも一つは、複数の裏面突起部分の少なくとも一つが設けられている辺の端部である半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．２５倍以上０．４５倍以下だけ離れていてもよい。
複数の裏面突起部分の少なくとも一つが、半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．２５倍以上だけ離れているため、半導体素子２０の少なくとも一つの角部において、半導体素子２０の外周に拡がる第２導電性接着剤部分４０ｂの体積を増加させることができる。半導体素子２０の少なくとも一つの角部において、第１突起４２は、より高く形成され得る。複数の裏面突起部分の少なくとも一つが、半導体素子２０の少なくとも一つの角部から、複数の裏面突起部分の少なくとも一つが設けられている辺の長さの０．４５倍以上だけ離れているため、裏面突起２８をリードフレーム１１の主面１１ａに接触させたときに、裏面突起２８が変形したり破壊されたりすることが防止される。
特定的には、複数の裏面突起部分（第１裏面突起部分２８ａ、第２裏面突起部分２８ｂ、第３裏面突起部分２８ｃ及び第４裏面突起部分２８ｄ）は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄから、複数の裏面突起部分が設けられている辺２６ａ，２６ｂ，２６ｃ，２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れていてもよい。
具体的には、第１裏面突起部分２８ａは、角部２７ａから、辺２６ａの長さの０．２５倍以上０．４５倍以下だけ離れている。第１裏面突起部分２８ａは、角部２７ｂから、辺２６ａの長さの０．２５倍以上０．４５倍以下だけ離れている。第２裏面突起部分２８ｂは、角部２７ｂから、辺２６ｂの長さの０．２５倍以上０．４５倍以下だけ離れている。第２裏面突起部分２８ｂは、角部２７ｃから、辺２６ｂの長さの０．２５倍以上０．４５倍以下だけ離れている。第３裏面突起部分２８ｃは、角部２７ｃから、辺２６ｃの長さの０．２５倍以上０．４５倍以下だけ離れている。第３裏面突起部分２８ｃは、角部２７ｄから、辺２６ｃの長さの０．２５倍以上０．４５倍以下だけ離れている。第４裏面突起部分２８ｄは、角部２７ｄから、辺２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れている。第４裏面突起部分２８ｄは、角部２７ｄから、辺２６ｄの長さの０．２５倍以上０．４５倍以下だけ離れている。
図１３を参照して、実施の形態３の半導体装置１ｃの製造方法を説明する。本実施の形態の半導体装置１ｃの製造方法は、実施の形態２の半導体装置１ｂの製造方法と同様の工程を備えているが、主に以下の点で異なっている。
本実施の形態の半導体装置１ｃの製造方法の工程Ｓ１ａでは、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の少なくとも一つの角部に設けられていなくてもよい。特定的には、裏面突起２８は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄより、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄを除く半導体素子２０の裏面２０ａの外縁に、より高く形成されている。裏面突起２８は、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄに設けられていなくてもよい。
例えば、複数の半導体素子２０が形成されている半導体基板２１を個片化する際のダイシングブレードの送り速度を変化させることによって、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁に、裏面突起２８をより高く形成することができる。例えば、半導体素子２０の外周の辺の中央部においてダイシングブレードの送り速度を早くすることによって、相対的に高い裏面突起２８が半導体素子２０の外周の辺の中央部に形成される。半導体素子２０の角部近傍においてダイシングブレードの送り速度を遅くすることによって、相対的に低い裏面突起２８が半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに形成される、または、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに裏面突起２８が形成されない。
本実施の形態の半導体装置１ｃの製造方法の工程Ｓ２及びＳ３において、裏面突起２８は、導電性ペースト４０ｐが半導体素子２０の外周の外側に拡がることを阻止する堰として機能する。そのため、半導体素子２０の外周を形成する複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの各々の中央部よりも、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より多くの導電性ペースト４０ｐが半導体素子２０の外周の外側に押し拡げられる。こうして、導電性ペースト４０ｐの第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成される。特定的には、導電性ペースト４０ｐの第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成される。
本実施の形態の半導体装置１ｃの製造方法の工程Ｓ４において得られる導電性接着剤４０の第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成される。特定的には、導電性接着剤４０の第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄの全ての中央部より、半導体素子２０の全ての角部２７ａ，２７ｂ，２７ｃ，２７ｄにおいて、より高く形成される。
本実施の形態の半導体装置１ｃ及びその製造方法は、実施の形態２の半導体装置１ｂ及びその製造方法の効果に加えて、以下の効果を奏する。
本実施の形態の半導体装置１ｃでは、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出しており、かつ、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁において、より高く形成されている。第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。半導体素子２０の少なくとも一つの角部は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの端部である。
一般に、導電性接着剤４０に印加される熱応力は、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに接触する導電性接着剤４０の部分に集中する。半導体装置１ｃでは、第１突起４２は、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、より高く形成されている。そのため、半導体素子２０の少なくとも一つの角部と導電性接着剤４０との間の接着強度が増加する。導電性接着剤４０が半導体素子２０の少なくとも一つの角部から剥がれることと、導電性接着剤４０にクラックが発生することとが防止され得る。半導体装置１ｃの信頼性が向上され得る。
本実施の形態の半導体装置１ｃの製造方法では、裏面突起２８は、半導体素子２０の裏面２０ａの外縁から突出しており、かつ、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁においてより高く形成されている。
一般に、導電性接着剤４０に印加される熱応力は、半導体素子２０の角部２７ａ，２７ｂ，２７ｃ，２７ｄに接触する導電性接着剤４０の部分に集中する。本実施の形態の半導体装置１ｃの製造方法では、裏面突起２８は、半導体素子２０の少なくとも一つの角部より、半導体素子２０の少なくとも一つの角部を除く半導体素子２０の裏面２０ａの外縁においてより高く形成されている。そのため、複数の辺２６ａ，２６ｂ，２６ｃ，２６ｄのうちの少なくとも一つの中央部より、半導体素子２０の少なくとも一つの角部において、第１突起４２をより高く形成することができる。半導体素子２０の少なくとも一つの角部と導電性接着剤４０との間の接着強度が増加する。導電性接着剤４０が半導体素子２０の少なくとも一つの角部から剥がれることが防止され得るとともに、導電性接着剤４０にクラックが発生することが防止され得る。本実施の形態の半導体装置１ｃの製造方法によれば、向上された信頼性を有する半導体装置１ｃが得られる。
実施の形態４．
本実施の形態は、上述した実施の形態１から実施の形態３の半導体装置１，１ａ，１ｂ，１ｃを電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示の半導体装置１，１ａ，１ｂ，１ｃを適用した場合について説明する。
図２３に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成されてもよい。電源１００は、直流系統から出力される直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２３に示されるように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えている。スイッチング素子が電源１００から供給される電圧をスイッチングすることによって、主変換回路２０１は、電源１００から供給される直流電力を交流電力に変換して、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態の主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成され得る。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１から実施の形態３のいずれかの半導体装置１，１ａ，１ｂ，１ｃに相当する半導体装置２０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えている。駆動回路は、半導体装置２０２に内蔵されていてもよいし、半導体装置２０２の外部に設けられてもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成して、主変換回路２０１のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に電力が供給されるように主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、負荷３００に出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって、主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態の電力変換装置では、主変換回路２０１を構成する半導体装置２０２として、実施の形態１から実施の形態３のいずれかの半導体装置１，１ａ，１ｂ，１ｃが適用される。そのため、電力変換装置の信頼性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では２レベルの電力変換装置としたが、３レベルの電力変換装置またはマルチレベルの電力変換装置であってもよい。し、電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本開示が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示が適用され得る。
本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態１から実施の形態４はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態４の少なくとも２つを組み合わせてもよい。本開示の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ａ，１ｂ，１ｃ 半導体装置、１１，１２，１３ リードフレーム、１１ａ 主面、２０ 半導体素子、２０ａ 裏面、２０ｂ おもて面、２０ｃ 側面、２１ 半導体基板、２２ 第１電極、２３ 第２電極、２４ ガードリング、２５ メタライズ層、２６ａ，２６ｂ，２６ｃ，２６ｄ 辺、２７ａ，２７ｂ，２７ｃ，２７ｄ 角部、２８ 裏面突起、２８ａ 第１裏面突起部分、２８ｂ 第２裏面突起部分、２８ｃ 第３裏面突起部分、２８ｄ 第４裏面突起部分、３０ ＩＣチップ、３１ 導電ワイヤ、３３ 電子部品、３６ 封止部材、４０ 導電性接着剤、４０ａ 第１導電性接着剤部分、４０ｂ 第２導電性接着剤部分、４０ｐ 導電性ペースト、４２ 第１突起、４３ 凹部、４４ 第２突起、４８，４９ 導電接合部材、５０ 保持具、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路、３００ 負荷。

Claims (21)

  1. 主面を含むリードフレームと、
    樹脂と前記樹脂中に分散されている導電粒子とを含む導電性接着剤と、
    前記導電性接着剤を用いて前記主面上に固定されている半導体素子と、
    前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材とを備え、
    前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
    前記導電性接着剤は、前記主面の平面視において前記半導体素子に覆われている第１導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第２導電性接着剤部分とを含み、
    前記第２導電性接着剤部分は、前記半導体素子の前記側面から離間されている第１突起と、前記半導体素子の前記側面に接触している第２突起と、前記第１突起と前記第２突起との間に形成されている凹部とを含み、
    前記凹部は前記封止部材によって充填されており、
    前記半導体素子の外周は、複数の辺で形成されており、
    前記第１突起は、前記複数の辺のうちの少なくとも一つの中央部に対向しており、
    前記半導体素子は、裏面突起をさらに含み、
    前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記主面に接触しており、
    前記裏面突起は、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、半導体装置。
  2. 前記第１突起は、前記複数の辺の全ての中央部に対向している、請求項１に記載の半導体装置。
  3. 前記第１突起の第１高さは、前記第１導電性接着剤部分の厚さの２倍以上である、請求項１または請求項２に記載の半導体装置。
  4. 前記第１導電性接着剤部分の厚さは、５μｍ以上３０μｍ以下である、請求項１または請求項２に記載の半導体装置。
  5. 前記第１突起は、前記第２突起より厚い、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第２突起は、前記主面の法線方向において、前記半導体素子の第２高さの０．５倍以上１．０倍未満の長さにわたって、前記半導体素子の前記側面に接触している、請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記導電性接着剤と前記封止部材との間の接着強度は、前記封止部材と前記半導体素子との間の接着強度より大きい、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記封止部材は、前記樹脂と同じ種類の樹脂で形成されている、請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記導電性接着剤における前記導電粒子の含有率は、８０重量％以上である、請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 前記裏面突起は、前記裏面から突出している、請求項１から請求項９のいずれか一項に記載の半導体装置。
  11. 前記第１突起は、前記複数の辺のうちの前記少なくとも一つの中央部より、前記半導体素子の前記少なくとも一つの角部において、より高く形成されており、
    前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項１から請求項１０のいずれか１項に記載の半導体装置。
  12. 前記主面の前記平面視において、前記半導体素子の面積は５ｍｍ ２ 以下である、請求項４から請求項６のいずれか一項に記載の半導体装置。
  13. 前記第１突起は、前記半導体素子の少なくとも一つの角部より、前記複数の辺のうちの前記少なくとも一つの中央部において、より高く形成されており、
    前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項１から請求項１０のいずれか１項に記載の半導体装置。
  14. 前記第１突起は、前記主面の前記平面視において、前記半導体素子の前記外周の５０％以上の長さにわたって、前記半導体素子のまわりに延在している、請求項１から請求項１３のいずれか一項に記載の半導体装置。
  15. リードフレームの主面上に導電性ペーストを供給することを備え、前記導電性ペーストは、樹脂と前記樹脂中に分散されている導電粒子とを含み、
    半導体素子を前記主面に向けて移動させて、それにより、前記導電性ペーストの一部を前記主面の平面視における前記半導体素子の外周の外側に押し拡げることと、
    前記半導体素子を前記主面に向けて移動させることを停止して、それにより、前記導電性ペーストの粘度を増加させて、前記導電性ペーストの形状の変化を停止させることと、
    前記導電性ペーストを硬化させて、前記導電性ペーストを導電性接着剤にすることと、
    前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材を設けることとを備え、
    前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
    前記半導体素子は、前記導電性接着剤を用いて前記主面上に固定されており、
    前記導電性接着剤は、前記主面の前記平面視において前記半導体素子に覆われている第１導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第２導電性接着剤部分とを含み、
    前記第２導電性接着剤部分は、前記半導体素子の前記側面から離間されている第１突起と、前記半導体素子の前記側面に接触している第２突起と、前記第１突起と前記第２突起との間に形成されている凹部とを含み、
    前記凹部は前記封止部材によって充填されており、
    前記導電性ペーストは、４．０以上のチキソ比を有しており、
    前記チキソ比は、η 0.5 ／η 5.0 によって与えられ、
    前記η 5.0 は、Ｅ型粘度計を用いて、２５℃の温度において５．０ｒｐｍの回転速度で測定された前記導電性ペーストの第１粘度を表し、
    前記η 0.5 は、前記Ｅ型粘度計を用いて、２５℃の温度において０．５ｒｐｍの回転速度で測定された前記導電性ペーストの第２粘度を表す、半導体装置の製造方法。
  16. 前記半導体素子の前記外周は、複数の辺で形成されており、
    前記第１突起は、前記複数の辺のうちの少なくとも一つの中央部に対向している、請求項１５に記載の半導体装置の製造方法。
  17. 前記導電性ペーストの前記第２粘度は、１００Ｐａ・ｓ以上である、請求項１５または請求項１６に記載の半導体装置の製造方法。
  18. 前記半導体素子は、前記裏面から突出する裏面突起をさらに含み、
    前記裏面突起が前記リードフレームの前記主面に当接することによって、前記半導体素子を前記主面に向けて移動させることを停止する、請求項１５から請求項１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、請求項１８に記載の半導体装置の製造方法。
  20. 前記第１突起は、前記主面の前記平面視において、前記半導体素子の前記外周の５０％以上の長さにわたって、前記半導体素子のまわりに延在している、請求項１５から請求項１９のいずれか一項に記載の半導体装置の製造方法。
  21. 請求項１から請求項１４のいずれか一項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
JP2022524386A 2020-05-18 2021-05-10 半導体装置及びその製造方法並びに電力変換装置 Active JP7407924B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020086876 2020-05-18
JP2020086876 2020-05-18
PCT/JP2021/017674 WO2021235256A1 (ja) 2020-05-18 2021-05-10 半導体装置及びその製造方法並びに電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021235256A1 JPWO2021235256A1 (ja) 2021-11-25
JPWO2021235256A5 JPWO2021235256A5 (ja) 2023-01-10
JP7407924B2 true JP7407924B2 (ja) 2024-01-04

Family

ID=78707782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524386A Active JP7407924B2 (ja) 2020-05-18 2021-05-10 半導体装置及びその製造方法並びに電力変換装置

Country Status (3)

Country Link
JP (1) JP7407924B2 (ja)
CN (1) CN115516611B (ja)
WO (1) WO2021235256A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP2015188026A (ja) 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
JP2019175989A (ja) 2018-03-28 2019-10-10 三菱電機株式会社 半導体装置
JP2020004784A (ja) 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196042A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 半導体装置用リ−ドフレ−ム
JP2001338949A (ja) * 2000-05-30 2001-12-07 Matsushita Electric Ind Co Ltd 電子装置、電子部品の実装体、および電子装置の製造方法
JP2014236101A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 半導体装置
JP2015191958A (ja) * 2014-03-27 2015-11-02 サンケン電気株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP2015188026A (ja) 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
JP2019175989A (ja) 2018-03-28 2019-10-10 三菱電機株式会社 半導体装置
JP2020004784A (ja) 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
CN115516611B (zh) 2024-08-06
JPWO2021235256A1 (ja) 2021-11-25
CN115516611A (zh) 2022-12-23
WO2021235256A1 (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
EP3026701B1 (en) Power module and manufacturing method thereof
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
WO2018061517A1 (ja) パワーモジュール、その製造方法および電力変換装置
US20150035132A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN111211060A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111052325B (zh) 半导体模块以及电力转换装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7407924B2 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2020246456A1 (ja) 半導体装置および電力変換装置
US11784105B2 (en) Semiconductor device and power converter
US20240243041A1 (en) Power Semiconductor Apparatus and Power Conversion Apparatus
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP7334369B1 (ja) パワーモジュール及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN111788694B (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法
JP6680414B1 (ja) 半導体装置及び電力変換装置
WO2023175854A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US20220415748A1 (en) Semiconductor device and power converter
JP2021129051A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
CN118120051A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
CN116031226A (zh) 半导体装置及电力转换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231219

R150 Certificate of patent or registration of utility model

Ref document number: 7407924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150