JP7407924B2 - 半導体装置及びその製造方法並びに電力変換装置 - Google Patents
半導体装置及びその製造方法並びに電力変換装置 Download PDFInfo
- Publication number
- JP7407924B2 JP7407924B2 JP2022524386A JP2022524386A JP7407924B2 JP 7407924 B2 JP7407924 B2 JP 7407924B2 JP 2022524386 A JP2022524386 A JP 2022524386A JP 2022524386 A JP2022524386 A JP 2022524386A JP 7407924 B2 JP7407924 B2 JP 7407924B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- protrusion
- conductive adhesive
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 541
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 238000006243 chemical reaction Methods 0.000 title claims description 45
- 239000000853 adhesive Substances 0.000 claims description 227
- 230000001070 adhesive effect Effects 0.000 claims description 227
- 238000007789 sealing Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 60
- 229920005989 resin Polymers 0.000 claims description 40
- 239000011347 resin Substances 0.000 claims description 40
- 239000002245 particle Substances 0.000 claims description 23
- 230000009974 thixotropic effect Effects 0.000 claims description 8
- 238000003892 spreading Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 13
- 230000008646 thermal stress Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
図1から図4を参照して、実施の形態1の半導体装置1を説明する。半導体装置1は、リードフレーム11と、半導体素子20と、導電性接着剤40と、封止部材36とを主に備える。半導体装置1は、リードフレーム12,13と、ICチップ30と、電子部品33とをさらに備えてもよい。
図5及び図6に示されるように、本実施の形態の半導体装置1の製造方法は、リードフレーム11の主面11a上に導電性ペースト40pを供給すること(S1)を備える。導電性ペースト40pは、リードフレーム11の主面11a上に塗布されてもよいし、ノズル(図示せず)からリードフレーム11の主面11a上に吐出されてもよい。リードフレーム11の主面11aの平面視において、導電性ペースト40pの面積は、半導体素子20の面積よりも小さい。
本実施の形態の半導体装置1,1aは、リードフレーム11と、導電性接着剤40と、半導体素子20と、封止部材36とを備える。リードフレーム11は、主面11aを含む。導電性接着剤40は、樹脂と、樹脂中に分散されている導電粒子とを含む。半導体素子20は、導電性接着剤40を用いて、リードフレーム11の主面11a上に固定されている。封止部材36は、リードフレーム11の一部と、導電性接着剤40と、半導体素子20とを封止する。半導体素子20は、リードフレーム11の主面11aに対向する裏面20aと、裏面20aとは反対側のおもて面20bと、裏面20aとおもて面20bとを接続する側面20cとを含む。導電性接着剤40は、リードフレーム11の主面11aの平面視において半導体素子20に覆われている第1導電性接着剤部分40aと、リードフレーム11の主面11aの平面視において半導体素子20から露出している第2導電性接着剤部分40bとを含む。第2導電性接着剤部分40bは、半導体素子20の側面20cから離間されている第1突起42と、半導体素子20の側面20cと第1突起42との間にある凹部43とを含む。第1突起42は、リードフレーム11の主面11aの平面視において、半導体素子20の外周の50%以上の長さにわたって、半導体素子20のまわりに延在している。凹部43は、封止部材36によって充填されている。
図12を参照して、実施の形態2の半導体装置1bを説明する。本実施の形態の半導体装置1bは、実施の形態1の半導体装置1と同様の構成を備えるが、以下の点で主に異なる。
図19から図22を参照して、実施の形態3の半導体装置1cを説明する。本実施の形態の半導体装置1cは、実施の形態2の半導体装置1bと同様の構成を備えるが、以下の点で主に異なる。
本実施の形態は、上述した実施の形態1から実施の形態3の半導体装置1,1a,1b,1cを電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態4として、三相のインバータに本開示の半導体装置1,1a,1b,1cを適用した場合について説明する。
Claims (21)
- 主面を含むリードフレームと、
樹脂と前記樹脂中に分散されている導電粒子とを含む導電性接着剤と、
前記導電性接着剤を用いて前記主面上に固定されている半導体素子と、
前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材とを備え、
前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
前記導電性接着剤は、前記主面の平面視において前記半導体素子に覆われている第1導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第2導電性接着剤部分とを含み、
前記第2導電性接着剤部分は、前記半導体素子の前記側面から離間されている第1突起と、前記半導体素子の前記側面に接触している第2突起と、前記第1突起と前記第2突起との間に形成されている凹部とを含み、
前記凹部は前記封止部材によって充填されており、
前記半導体素子の外周は、複数の辺で形成されており、
前記第1突起は、前記複数の辺のうちの少なくとも一つの中央部に対向しており、
前記半導体素子は、裏面突起をさらに含み、
前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記主面に接触しており、
前記裏面突起は、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、半導体装置。 - 前記第1突起は、前記複数の辺の全ての中央部に対向している、請求項1に記載の半導体装置。
- 前記第1突起の第1高さは、前記第1導電性接着剤部分の厚さの2倍以上である、請求項1または請求項2に記載の半導体装置。
- 前記第1導電性接着剤部分の厚さは、5μm以上30μm以下である、請求項1または請求項2に記載の半導体装置。
- 前記第1突起は、前記第2突起より厚い、請求項1から請求項4のいずれか一項に記載の半導体装置。
- 前記第2突起は、前記主面の法線方向において、前記半導体素子の第2高さの0.5倍以上1.0倍未満の長さにわたって、前記半導体素子の前記側面に接触している、請求項1から請求項5のいずれか一項に記載の半導体装置。
- 前記導電性接着剤と前記封止部材との間の接着強度は、前記封止部材と前記半導体素子との間の接着強度より大きい、請求項1から請求項6のいずれか一項に記載の半導体装置。
- 前記封止部材は、前記樹脂と同じ種類の樹脂で形成されている、請求項1から請求項7のいずれか一項に記載の半導体装置。
- 前記導電性接着剤における前記導電粒子の含有率は、80重量%以上である、請求項1から請求項8のいずれか一項に記載の半導体装置。
- 前記裏面突起は、前記裏面から突出している、請求項1から請求項9のいずれか一項に記載の半導体装置。
- 前記第1突起は、前記複数の辺のうちの前記少なくとも一つの中央部より、前記半導体素子の前記少なくとも一つの角部において、より高く形成されており、
前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項1から請求項10のいずれか1項に記載の半導体装置。 - 前記主面の前記平面視において、前記半導体素子の面積は5mm 2 以下である、請求項4から請求項6のいずれか一項に記載の半導体装置。
- 前記第1突起は、前記半導体素子の少なくとも一つの角部より、前記複数の辺のうちの前記少なくとも一つの中央部において、より高く形成されており、
前記半導体素子の前記少なくとも一つの角部は、前記複数の辺のうちの少なくとも一つの端部である、請求項1から請求項10のいずれか1項に記載の半導体装置。 - 前記第1突起は、前記主面の前記平面視において、前記半導体素子の前記外周の50%以上の長さにわたって、前記半導体素子のまわりに延在している、請求項1から請求項13のいずれか一項に記載の半導体装置。
- リードフレームの主面上に導電性ペーストを供給することを備え、前記導電性ペーストは、樹脂と前記樹脂中に分散されている導電粒子とを含み、
半導体素子を前記主面に向けて移動させて、それにより、前記導電性ペーストの一部を前記主面の平面視における前記半導体素子の外周の外側に押し拡げることと、
前記半導体素子を前記主面に向けて移動させることを停止して、それにより、前記導電性ペーストの粘度を増加させて、前記導電性ペーストの形状の変化を停止させることと、
前記導電性ペーストを硬化させて、前記導電性ペーストを導電性接着剤にすることと、
前記リードフレームの一部と前記導電性接着剤と前記半導体素子とを封止する封止部材を設けることとを備え、
前記半導体素子は、前記主面に対向する裏面と、前記裏面とは反対側のおもて面と、前記裏面と前記おもて面とを接続する側面とを含み、
前記半導体素子は、前記導電性接着剤を用いて前記主面上に固定されており、
前記導電性接着剤は、前記主面の前記平面視において前記半導体素子に覆われている第1導電性接着剤部分と、前記主面の前記平面視において前記半導体素子から露出している第2導電性接着剤部分とを含み、
前記第2導電性接着剤部分は、前記半導体素子の前記側面から離間されている第1突起と、前記半導体素子の前記側面に接触している第2突起と、前記第1突起と前記第2突起との間に形成されている凹部とを含み、
前記凹部は前記封止部材によって充填されており、
前記導電性ペーストは、4.0以上のチキソ比を有しており、
前記チキソ比は、η 0.5 /η 5.0 によって与えられ、
前記η 5.0 は、E型粘度計を用いて、25℃の温度において5.0rpmの回転速度で測定された前記導電性ペーストの第1粘度を表し、
前記η 0.5 は、前記E型粘度計を用いて、25℃の温度において0.5rpmの回転速度で測定された前記導電性ペーストの第2粘度を表す、半導体装置の製造方法。 - 前記半導体素子の前記外周は、複数の辺で形成されており、
前記第1突起は、前記複数の辺のうちの少なくとも一つの中央部に対向している、請求項15に記載の半導体装置の製造方法。 - 前記導電性ペーストの前記第2粘度は、100Pa・s以上である、請求項15または請求項16に記載の半導体装置の製造方法。
- 前記半導体素子は、前記裏面から突出する裏面突起をさらに含み、
前記裏面突起が前記リードフレームの前記主面に当接することによって、前記半導体素子を前記主面に向けて移動させることを停止する、請求項15から請求項17のいずれか一項に記載の半導体装置の製造方法。 - 前記裏面突起は、前記裏面の外縁から突出しており、かつ、前記半導体素子の少なくとも一つの角部より、前記半導体素子の前記少なくとも一つの角部を除く前記裏面の前記外縁において、より高く形成されている、請求項18に記載の半導体装置の製造方法。
- 前記第1突起は、前記主面の前記平面視において、前記半導体素子の前記外周の50%以上の長さにわたって、前記半導体素子のまわりに延在している、請求項15から請求項19のいずれか一項に記載の半導体装置の製造方法。
- 請求項1から請求項14のいずれか一項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020086876 | 2020-05-18 | ||
JP2020086876 | 2020-05-18 | ||
PCT/JP2021/017674 WO2021235256A1 (ja) | 2020-05-18 | 2021-05-10 | 半導体装置及びその製造方法並びに電力変換装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021235256A1 JPWO2021235256A1 (ja) | 2021-11-25 |
JPWO2021235256A5 JPWO2021235256A5 (ja) | 2023-01-10 |
JP7407924B2 true JP7407924B2 (ja) | 2024-01-04 |
Family
ID=78707782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022524386A Active JP7407924B2 (ja) | 2020-05-18 | 2021-05-10 | 半導体装置及びその製造方法並びに電力変換装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7407924B2 (ja) |
CN (1) | CN115516611B (ja) |
WO (1) | WO2021235256A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179541A (ja) | 2013-03-15 | 2014-09-25 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2014203861A (ja) | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
JP2015188026A (ja) | 2014-03-27 | 2015-10-29 | 三菱電機株式会社 | 電力用半導体装置、および電力用半導体装置の製造方法 |
JP2019175989A (ja) | 2018-03-28 | 2019-10-10 | 三菱電機株式会社 | 半導体装置 |
JP2020004784A (ja) | 2018-06-26 | 2020-01-09 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58196042A (ja) * | 1982-05-11 | 1983-11-15 | Toshiba Corp | 半導体装置用リ−ドフレ−ム |
JP2001338949A (ja) * | 2000-05-30 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 電子装置、電子部品の実装体、および電子装置の製造方法 |
JP2014236101A (ja) * | 2013-05-31 | 2014-12-15 | サンケン電気株式会社 | 半導体装置 |
JP2015191958A (ja) * | 2014-03-27 | 2015-11-02 | サンケン電気株式会社 | 半導体装置 |
-
2021
- 2021-05-10 JP JP2022524386A patent/JP7407924B2/ja active Active
- 2021-05-10 CN CN202180033497.5A patent/CN115516611B/zh active Active
- 2021-05-10 WO PCT/JP2021/017674 patent/WO2021235256A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179541A (ja) | 2013-03-15 | 2014-09-25 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2014203861A (ja) | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
JP2015188026A (ja) | 2014-03-27 | 2015-10-29 | 三菱電機株式会社 | 電力用半導体装置、および電力用半導体装置の製造方法 |
JP2019175989A (ja) | 2018-03-28 | 2019-10-10 | 三菱電機株式会社 | 半導体装置 |
JP2020004784A (ja) | 2018-06-26 | 2020-01-09 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115516611B (zh) | 2024-08-06 |
JPWO2021235256A1 (ja) | 2021-11-25 |
CN115516611A (zh) | 2022-12-23 |
WO2021235256A1 (ja) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3107120B1 (en) | Power semiconductor module | |
EP3026701B1 (en) | Power module and manufacturing method thereof | |
JP7196815B2 (ja) | 半導体モジュール及び電力変換装置 | |
WO2018061517A1 (ja) | パワーモジュール、その製造方法および電力変換装置 | |
US20150035132A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
CN111211060A (zh) | 半导体装置、电力变换装置及半导体装置的制造方法 | |
US20210391299A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
CN111052325B (zh) | 半导体模块以及电力转换装置 | |
CN112074954B (zh) | 功率半导体模块及其制造方法以及电力变换装置 | |
US11217514B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device | |
US11908822B2 (en) | Power semiconductor module and power conversion apparatus | |
JP7407924B2 (ja) | 半導体装置及びその製造方法並びに電力変換装置 | |
WO2020246456A1 (ja) | 半導体装置および電力変換装置 | |
US11784105B2 (en) | Semiconductor device and power converter | |
US20240243041A1 (en) | Power Semiconductor Apparatus and Power Conversion Apparatus | |
US20240030087A1 (en) | Semiconductor device, method of manufacturing semiconductor device, and power conversion device | |
JP7334369B1 (ja) | パワーモジュール及び電力変換装置 | |
US11887903B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus | |
CN111788694B (zh) | 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 | |
JP6680414B1 (ja) | 半導体装置及び電力変換装置 | |
WO2023175854A1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
US20220415748A1 (en) | Semiconductor device and power converter | |
JP2021129051A (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
CN118120051A (zh) | 半导体装置、电力变换装置及半导体装置的制造方法 | |
CN116031226A (zh) | 半导体装置及电力转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7407924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |