JP7407583B2 - 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法 - Google Patents

自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法 Download PDF

Info

Publication number
JP7407583B2
JP7407583B2 JP2019223372A JP2019223372A JP7407583B2 JP 7407583 B2 JP7407583 B2 JP 7407583B2 JP 2019223372 A JP2019223372 A JP 2019223372A JP 2019223372 A JP2019223372 A JP 2019223372A JP 7407583 B2 JP7407583 B2 JP 7407583B2
Authority
JP
Japan
Prior art keywords
spacer material
spacer
core
material layer
processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019223372A
Other languages
English (en)
Other versions
JP2020096184A (ja
Inventor
明輝 高
和哉 大久保
宏至 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2020096184A publication Critical patent/JP2020096184A/ja
Application granted granted Critical
Publication of JP7407583B2 publication Critical patent/JP7407583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

関連出願の相互参照
本出願は、参照のためその内容を本明細書に援用する２０１８年１２月１２日出願の米国仮特許出願第６２／７７８，７９４号明細書：題名“ＭＥＴＨＯＤＳ ＴＯ ＲＥＳＨＡＰＥ ＳＰＡＣＥＲ ＰＲＯＦＩＬＥＳ ＩＮ ＳＥＬＦ－ＡＬＩＧＮＥＤ ＭＵＬＴＩＰＬＥ ＰＡＴＴＥＲＮＩＮＧ”と、２０１９年３月１２日出願の米国特許出願第１６／２９９，６２３号明細書：題名“ＭＥＴＨＯＤＳ ＴＯ ＲＥＳＨＡＰＥ ＳＰＡＣＥＲ ＰＲＯＦＩＬＥＳ ＩＮ ＳＥＬＦ－ＡＬＩＧＮＥＤ ＭＵＬＴＩＰＬＥ ＰＡＴＴＥＲＮＩＮＧ”からの優先権を主張する。
本開示は、マイクロエレクトロニクス・ワークピース（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ｗｏｒｋｐｉｅｃｅｓ）上でのパターン構造の形成を含むマイクロエレクトロニクス・ワークピースの製造のための方法に関する。
マイクロエレクトロニクス・ワークピース内でのデバイス形成は、通常、基板上の多数の材料層の形成、パターニング、及び除去に関係する一連の製造技術に関わる。現在の及び次世代の半導体デバイスの物理的及び電気的仕様を満足するために、処理フローは、様々なパターニングプロセスの構造完全性を維持しながらフィーチャサイズを縮小することを要求される。
自己整合ダブルパターニング（ＳＡＤＰ：ｓｅｌｆ－ａｌｉｇｎｅｄ ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）プロセス及び自己整合クオドパターニング（ＳＡＱＰ：ｓｅｌｆ－ａｌｉｇｎｅｄ ｑｕａｄｒｕｐｌｅ ｐａｔｔｅｒｎｉｎｇ）プロセスなどの自己整合マルチパターニング（ＳＡＭＰ：ｓｅｌｆ－ａｌｉｇｎｅｄ ｍｕｌｔｉｐｌｅ ｐａｔｔｅｒｎｉｎｇ）プロセスが、リソグラフィプロセスにより直接実現可能なものを超えてフィーチャサイズを縮小するために開発されてきた。いくつかのＳＡＭＰプロセス、特にＳＡＤＰプロセスでは、通常、処理されている基板上のコアに隣接する側壁構造としてスペーサが形成され、後にコア材料が除去される。このコア除去処理は一般的にマンドレルプル（ｍａｎｄｒｅｌ ｐｕｌｌ）と呼ばれ、しばしば反応性イオンエッチ（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）処理などのプラズマエッチ処理により行われる。
以前のＳＡＭＰ処理では、マンドレルプル処理後のスペーサの高さが、通常、コアに隣接するスペーサの部分とコア間のギャップに隣接するスペーサの部分とに関し異なる。スペーサのこの非対称形状は、エッチング均一性を劣化させ、後のエッチ処理中にガウジング（ｇｏｕｇｉｎｇ）差を導入する。例えば、これらの非対称形状はしばしば、ガウジング差を、除去されたコアの下に位置する材料層の部分とコア間のギャップの下に位置する材料層の部分との間に形成させる。この劣化は、例えば、スペーサにより形成されたパターンが、エッチ処理を介して、下に位置する例えばハードマスク層などの層へ転写されるときに発生する。
図１（従来技術）は、ＳＡＭＰプロセス内のマンドレルプル後に残るスペーサ１０４の上部の非対称形状に起因して、その後のパターン転写においてエッチング均一性の劣化が引き起こされる従来のソリューションの具現例１００の断面図を提供している。スペーサ１０４の非対称形状及びその結果のエッチング均一性の劣化は、線縁粗さ（ＬＥＲ：ｌｉｎｅ ｅｄｇｅ ｒｏｕｇｈｎｅｓｓ）パラメータ及び線幅粗さ（ＬＷＲ：ｌｉｎｅ ｗｉｄｔｈ ｒｏｕｇｈｎｅｓｓ）パラメータの劣化を導入し得る。非対称スペーサ形状はまた、下に位置する層内のガウジング深さの劣化によるピッチウォーキング（ｐｉｔｃｈ ｗａｌｋｉｎｇ）を生じる傾向がある。
具現例１００を見ると、マンドレルプル処理を使用することによりスペーサ１０４間からコアが除去されている。スペーサ１０４は、１つ又は複数の材料層を含み得る基板１０２上に先に形成されたものである。マンドレルプル処理はスペーサ１０４に関連するコア位置１０６及びスペース位置１０８を残す。コア位置１０６の例が破線１１０の左側に示され、スペース位置１０８の例が破線１１０の右側に示されている。図示のように、マンドレルプル処理後に残されたスペーサ１０４は非対称な上部を有する。特に、コアが抜き取られたコア位置１０６に隣接する側のスペーサ１０４の縁は、コア間のギャップが存在していたスペース位置１０８に隣接する側のスペーサ１０４の縁より高い。
その後のプラズマエッチング処理などのエッチ処理中、エッチケミストリに関連する粒子１１２が基板１０２へ供給される。しかし、基板１０２へのこれらの粒子１１２の供給はスペーサ１０４の非対称な上部により影響されることになる。例えば、スペース位置１０８へ供給される粒子１１２はスペーサ１０４間の領域中に向きを変えられ、コア位置１０６へ供給される粒子はスペーサ１０４間の領域から離れるように向きを変えられることになる。したがって、スペース位置１０８に関連する基板１０２内の下地層の表面が、コア位置１０６に関連する下地層の表面よりも、より急速にエッチングされることになる。この等しくないエッチングは、エッチプロファイルの望ましくないバラつきに至ることになる。
図２Ａ～Ｄ（従来技術）は、従来のソリューションにおいて非対称スペーサがエッチング均一性の欠如に至る具現例の断面図を提供している。
図２Ａ（従来技術）は、スペーサ材料層２０４がコア２０２を覆って堆積された後の具現例２００の断面図を提供している。コア２０２は、１つ又は複数の材料層を含み得る基板１０２の上に先に形成されたものである。スペーサ材料層２０４は、コア２０２を覆って形成される酸化物層（ＳｉＯ２）、窒化物層（ＳｉＮ）、及び／又は他の保護材料層であり得る。一具現例に関し、スペーサ材料層２０４は原子層成長（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）技術及び／又は他の堆積技術を使用することにより堆積される。コア２０２は、有機平坦化層（ＯＰＬ：ｏｒｇａｎｉｃ ｐｌａｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）、非晶質シリコン層、及び／又は別の材料層として形成され得る。
図２Ｂ（従来技術）は、エッチバック処理が行われた後の具現例２１０の断面図を提供している。例えば、エッチバック処理は、スペーサ材料層２０４をエッチングしてコア２０２の側壁に沿ってスペーサ１０４を形成するために行われる。エッチバック処理は例えばプラズマエッチ処理であり得る。
図２Ｃ（従来技術）は、マンドレルプル処理が行われた後の具現例２２０の断面図を提供している。示されるように、図２Ｂ（従来技術）に示すコア２０２を除去するために、例えばコア２０２がＯＰＬから形成されている場合のアッシュ（ａｓｈ）処理などのマンドレルプル処理が使用される。このマンドレルプル処理後、非対称な上部を有するスペーサ１０４が残される。特に、コア２０２が抜き取られたコア位置１０６に隣接する側のスペーサ１０４の縁は、図２Ｂ（従来技術）に示したようなコア２０２間のギャップが存在していたスペース位置１０８に隣接する側のスペーサ１０４の縁より高い。
図２Ｄ（従来技術）は、スペーサ１０４のパターンをスペーサ１０４間の基板１０２へ転写するためにエッチ処理が適用された後の具現例２３０の断面図を提供している。図１（従来技術）に関して説明したように、スペーサ１０４の非対称形状は、エッチング均一性の劣化と基板１０２内の下に位置する材料層における不均一ガウジングとを引き起こす。図２Ｄ（従来技術）に示すように、エッチング均一性の差は、スペース位置１０８に関連する表面と比較して異なる結果エッチレベルを有するコア位置１０６に関連する表面を残す。したがって、上で説明したように、エッチング均一性が劣化されて様々な潜在的問題を引き起こす。
スペーサ一様性を改善し、これにより自己整合マルチパターニング（ＳＡＭＰ）プロセスに関連するパターン転写中のエッチング均一性を改善するためにスペーサプロファイルを再整形する実施形態についてここで説明する。再整形は、例えばＳＡＭＰプロセスの一部として、コアに隣接するスペーサの角へ及び／又は形成したコアを覆うスペーサ材料層の角へ追加スペーサ材料を堆積させることにより提供される。一例示的実施形態に関し、斜め物理気相成長（ＰＶＤ）処理などの１つ又は複数の指向性堆積処理がスペーサプロファイルを再整形するために使用される。スペーサプロファイルのこの再整形は、対称スペーサが形成され、これによりその後のパターン転写処理中のエッチング均一性を改善することを可能にする。異なる又は追加の特徴、変形形態及び実施形態も実施され得、関連システム及び方法が同様に利用され得る。
一実施形態に関し、スペーサプロファイルを再整形する方法が開示される。本方法は、マイクロエレクトロニクス・ワークピースの基板の材料層上にコアを形成する工程と、コアを覆ってスペーサ材料層を形成する工程と、１つ又は複数の指向性堆積処理を使用して追加スペーサ材料を堆積させ、そして、１つ又は複数のエッチ処理工程を使用することで、スペーサ材料層を再整形することにより、コアに隣接する対称スペーサを形成する工程と、を含む。
更なる実施形態では、対称スペーサは自己整合マルチパターニング（ＳＡＭＰ）プロセスの一部として形成される。別の実施形態では、対称スペーサは、１つ又は複数の指向性堆積処理により、スペーサ材料層がコアの角を覆うスペーサ材料層の角へ追加スペーサ材料を堆積させ、そして、１つ又は複数のエッチ処理により、コアに隣接する対称スペーサを残すようにスペーサ材料層及び追加スペーサ材料をエッチングすることにより、形成される。さらに別の実施形態では、スペーサ材料層の角は丸角である。
更なる実施形態では、対称スペーサは、スペーサ材料層をエッチングして、コアに隣接する非対称スペーサを形成し、１つ又は複数の指向性堆積処理により、スペーサの角へ追加スペーサ材料を堆積させ、そして、１つ又は複数のエッチ処理により、コアに隣接する対称スペーサを残すように追加スペーサ材料をエッチングすることにより、形成される。別の実施形態では、非対称スペーサの角は丸角を有する。
更なる実施形態では、本方法は、対称スペーサを形成するために平坦化処理を少なくとも部分的に使用する工程を含む。別の実施形態では、スペーサ材料層及び追加スペーサ材料は共通の材料である。さらに別の実施形態では、スペーサ材料層と追加スペーサ材料とは異なる材料である。
追加実施形態では、１つ又は複数の指向性堆積処理は１つ又は複数の斜め物理気相成長（ＰＶＤ）処理を含む。別の実施形態では、１つ又は複数の斜めＰＶＤ処理は追加スペーサ材料を３０～６０度の角度で付与する。別の実施形態では、１つ又は複数の斜めＰＶＤ処理は追加スペーサ材料を４５度の角度で付与する。
更なる実施形態では、１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料を２つの異なる方向に同時に堆積させるために使用される。別の実施形態では、第１組の１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料を第１の方向に堆積させるために使用され、第２組の１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料を第２の方向に堆積させるために使用される。さらに別の実施形態では、第１組からの斜めＰＶＤ処理が第２組からの斜めＰＶＤ処理と交互に行われる。
更なる実施形態では、同じ処理ケミストリ、異なる処理ケミストリ、又はそれらの組合せのうちの少なくとも１つを有する複数の斜め物理気相成長（ＰＶＤ）処理が使用される。別の実施形態では、同じターゲット材料、異なるターゲット材料、又はそれらの組合せのうちの少なくとも１つを有する複数の斜め物理気相成長（ＰＶＤ）処理が使用される。
更なる実施形態では、本方法はまた、対称スペーサを残すようにコアを除去する工程を含む。別の実施形態では、本方法は対称スペーサのパターンを材料層へ転写する工程を含む。さらに別の実施形態では、エッチング均一性の目標レベルがパターンの転写において達成される。
更なる実施形態では、スペーサ材料層は酸化物又は窒化物のうちの少なくとも１つを含み、追加スペーサ材料は酸化物又は窒化物のうちの少なくとも１つを含む。別の実施形態では、コアは、有機平坦化層又は非晶質シリコン層のうちの少なくとも１つから形成される。さらに別の実施形態では、スペーサ材料層は原子層成長法を使用して形成される。
異なる又は追加の機能、変形形態及び実施形態も実施され得、関連システム及び方法が同様に利用され得る。
本発明及びその利点のより完全な理解は、同様な参照符号が同様な特徴を示す添付図面と併せて記載された以下の説明を参照することにより得られる。しかし、開示される概念は他の等しく効果的な実施形態を認め得るので添付図面は開示される概念の例示的実施形態だけを示し、したがって範囲の制限と考えられるべきではないということに注意すべきである。
ＳＡＭＰプロセス内のマンドレルプル後に残るスペーサの上部の非対称形状に起因して、その後のパターン転写中にエッチング均一性の劣化が引き起こされる従来のソリューションの具現例の断面図を提供する（従来技術）。 図２Ａ－２Ｄは、従来のソリューションにおいて非対称スペーサがエッチング均一性の欠如に至る具現例の断面図を提供する（従来技術）。 図２Ａ－２Ｄは、従来のソリューションにおいて非対称スペーサがエッチング均一性の欠如に至る具現例の断面図を提供する（従来技術）。 図２Ａ－２Ｄは、従来のソリューションにおいて非対称スペーサがエッチング均一性の欠如に至る具現例の断面図を提供する（従来技術）。 図２Ａ－２Ｄは、従来のソリューションにおいて非対称スペーサがエッチング均一性の欠如に至る具現例の断面図を提供する（従来技術）。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図３Ａ－３Ｆは、指向性堆積処理を使用することにより追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす例示的実施形態の断面図を提供する。 図４Ａ－４Ｄは、指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす更なる例示的実施形態の断面図を提供する。 図４Ａ－４Ｄは、指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす更なる例示的実施形態の断面図を提供する。 図４Ａ－４Ｄは、指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす更なる例示的実施形態の断面図を提供する。 図４Ａ－４Ｄは、指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサ材料層が再整形され、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす更なる例示的実施形態の断面図を提供する。 指向性堆積処理を使用して追加スペーサ材料を堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態の処理フロー図である。 指向性堆積処理を使用して追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態の処理フロー図である。 指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態の処理フロー図である。
本明細書で述べるように、マイクロエレクトロニクス・ワークピースの製造に関するエッチング均一性は、１つ又は複数の指向性堆積処理を使用して追加スペーサ材料によりスペーサプロファイルを再整形することにより改善される。実施形態は、追加スペーサ材料をコアに隣接するスペーサの角へ、ＳＡＭＰプロセスの一部として形成されたコアを覆うスペーサ材料層の角へ、堆積させる工程、及び／又は指向性堆積処理を使用してスペーサプロファイルを再整形する他の実装形態を含む。一実施形態に関し、１つ又は複数の指向性堆積処理は追加スペーサ材料を堆積させるために使用される斜め物理気相成長（ＰＶＤ）処理を含む。スペーサプロファイルが再整形されると、エッチバック処理が、スペーサ材料層をエッチバックするために行われる、及び／又はコアに隣接する対称スペーサを残すために追加スペーサ材料をエッチバックするために行われる。平坦化処理もまた、対称スペーサの形成において使用され得る。コアが抜き取らされた後、これらの対称スペーサは、従来のソリューションにより経験されるエッチング均一性劣化に悩まされることなくパターンを下に位置する層へ転写するために使用される。本明細書で説明される再整形実施形態は、エッチング均一性の目標レベル及び／又は１つ又は複数の下に位置する材料層へのこのパターン転写におけるガウジングの目標レベルを達成することができる。他の利点及び実装形態もまた、本明細書で説明される処理技術をなおも活用しながら実現され得る。
図３Ａ～３Ｅは、従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くすためにスペーサ材料層が再整形される例示的実施形態の断面図を提供している。この例示的実施形態では、斜めＰＶＤ処理などの１つ又は複数の指向性堆積処理を使用することによって追加スペーサ材料をスペーサ材料層の角へ堆積させることにより、スペーサ材料層が再整形される。このとき、この再整形は、対称スペーサの形成を可能にし、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす。
図３Ａは、基板１０２の上に既に形成されたコア２０２を覆ってスペーサ材料層２０４が形成された後の例示的実施形態３００の断面図を提供している。基板１０２は１つ又は複数の材料層を含み得る。スペーサ材料層２０４は、コア２０２を覆って形成される酸化物層（ＳｉＯ２）、窒化物層（ＳｉＮ）、及び／又は他の保護材料層であり得る。一例示的実施形態に関し、スペーサ材料層２０４は原子層成長（ＡＬＤ）技術及び／又は他の堆積技術を使用することにより形成される。コア２０２は、ＯＰＬ、非晶質シリコン層、及び／又は別の材料層から形成され得る。
図３Ｂは、１つ又は複数の指向性堆積処理が追加スペーサ材料３１４を堆積させるために行われた後の例示的実施形態３１０の断面図を提供している。この追加スペーサ材料３１４は、スペーサ材料層２０４の角上に堆積され、コア２０２の一方の側の角を覆う。実施形態３１０に関し、追加スペーサ材料３１４は、矢印３１２により示されるようにスペーサ材料層２０４の右上端に堆積されている。実施形態３１０に関して示すように、追加スペーサ材料３１４が堆積されるこれらの角は丸角であり得る。追加スペーサ材料３１４はスペーサ材料層２０４と同じ材料であってもよいし、スペーサ材料層２０４と異なる材料であってもよい。
図３Ｃは、１つ又は複数の指向性堆積処理が追加スペーサ材料３１６を堆積させるために行われた後の例示的実施形態３１５の断面図を提供している。この追加スペーサ材料３１６はスペーサ材料層２０４の角上に堆積され、コア２０２の他の側の角を覆う。実施形態３１５に関し、追加スペーサ材料３１６は矢印３１７により示されるようにスペーサ材料層２０４の左上角上に堆積される。実施形態３１５に関して示すように、追加スペーサ材料３１６が堆積されるこれらの角は丸角であり得る。追加スペーサ材料３１４／３１６は、例えば酸化物、窒化物、及び／又は他の保護材料であり得る。追加スペーサ材料３１６はスペーサ材料層２０４と同じ材料であってもよいし、スペーサ材料層２０４と異なる材料であってもよい。さらに、追加スペーサ材料３１４／３１６を形成するために使用される指向性堆積処理は、同じ処理ケミストリを使用して、異なる処理ケミストリを使用して、又はそれらの組合せを使用して実施され得る。さらに、追加スペーサ材料３１４／３１６を形成するために使用される堆積処理のターゲット材料もまた、同じであってもよいし、異なってもよいし、それらの組合せであってもよい。他の変形形態もまた、本明細書で説明される技術をなおも活用しながら実施され得る。
追加スペーサ材料３１４は、図３Ｂ～３Ｃにおいて、追加スペーサ材料３１６の前に形成されるものとして示されているということに注意すべきである。追加スペーサ材料３１６が追加スペーサ材料３１４の前に形成され得るということにさらに注意すべきである。加えて、追加スペーサ材料３１４／３１６は方向を交互に変える指向性堆積処理を使用して堆積され得る。例えば、第１組の指向性堆積処理が、１つの角度を使用して追加スペーサ材料３１４を堆積させるために使用され、第２組の指向性堆積処理が、追加スペーサ材料３１６を堆積させるために使用される。加えて、第１組及び第２組内の堆積処理が、複数の交互処理サイクルにわたって追加スペーサ材料３１４／３１６を構築するために交互に行われる。この交互技術は、例えばスペーサ材料３１４／３１６の一方が、他方が形成される前に完全に形成される場合に起こり得るシャドーイング（ｓｈａｄｏｗｉｎｇ）を回避するのを助ける。
一例示的実施形態に関し、１つ又は複数の斜め物理気相成長（ＰＶＤ）処理が、図３Ｂに示す追加スペーサ材料３１４及び図３Ｃに示す追加スペーサ材料３１６を堆積させるための指向性堆積処理として使用される。例えば、１つ又は複数の斜めＰＶＤ処理が、追加スペーサ材料３１４をスペーサ材料層２０４の右上角へ付与するために使用され得るとともに、１つ又は複数の同様な斜めＰＶＤ処理が、追加スペーサ材料３１６をスペーサ材料層２０４の左上角へ付与するために使用され得る。斜めＰＶＤ処理は追加スペーサ材料３１４／３１６を、例えば３０～６０度の角度で（好適には４５度の角度で）堆積させ得る。別々の斜めＰＶＤ処理が図３Ｂと図３Ｃに関して示されるが、１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料３１４／３１６をスペーサ材料層２０４の両方の角へ同時に付与するために使用されてもよいことに注意すべきである。さらに、上に示したように、複数の交互処理サイクルにわたる交互技術において／により追加スペーサ材料３１４／３１６を構築するために、方向を交互に変える斜めＰＶＤ処理が使用され得る。加えて、斜めＰＶＤ処理は、同じ処理ケミストリ、異なる処理ケミストリ、又はそれらの組合せを使用して実施され得る。さらに、追加スペーサ材料３１４／３１６を形成するために使用されるＰＶＤ処理のターゲット材料もまた、同じであってもよいし、異なっていてもよいし、又はそれらの組合せであってもよい。さらに、他の指向性堆積処理が、１つ又は複数の斜めＰＶＤ処理の代わりに又はそれに加えて使用されてもよい。他の変形形態もまた、本明細書で説明される技術をなおも活用しながら実施され得る。
図３Ｄは、コア２０２に隣接する対称スペーサ３２４を形成するためにスペーサ材料層２０４及び追加スペーサ材料３１４／３１６の一部が除去された後の例示的実施形態３２０の断面図を提供している。例えば、コア２０２の側壁に沿って対称スペーサ３２４を残すためにスペーサ材料層２０４及び追加スペーサ材料３１４／３１６をエッチバックするためにエッチバック処理が行われ得る。一例示的実施形態に関し、平坦化処理が、対称スペーサ３２４の形成の一部としてコア２０２の上面及び追加スペーサ材料３１４と共にスペーサ材料層２０４を平坦化するために行われる。エッチバック処理と平坦化とを組み合わせて使用さしてもよいことにも留意すべきである。異なる及び／又は追加の処理もまた、図３Ｂ～３Ｃにおいて提供される再整形後に対称スペーサ３２４を形成するために使用され得る。
図３Ｅは、マンドレルプル処理が行われた後の例示的実施形態３３０の断面図を提供している。示されるように、例えばコア２０２がＯＰＬから形成される場合のアッシュ処理などのマンドレルプル処理が、図３Ｄに示すコア２０２を除去するために使用される。このマンドレルプル処理後、対称スペーサ３２４が残される。特に、コア２０２が抜き取られたコア位置３４６に隣接する側の対称スペーサ３２４の縁が、図３Ｄに示したようなコア２０２間のギャップが存在していたスペース位置３４８に隣接する側の対称スペーサ３２４の縁と比較して同様な又は一致したレベルを有する。従来のソリューションとは対照的に、これらの対称スペーサ３２４は一様であり、対称な上部を提供する。
図３Ｆは、対称スペーサ３２４のパターンを対称スペーサ３２４間の基板１０２へ転写するためにエッチ処理が適用された後の例示的実施形態３４０の断面図を提供している。基板１０２は、図３Ａに示したようにその上にコア２０２が以前に形成されていた１つ又は複数の材料層を含み得る。スペーサ３２４の対称的形状は、従来のソリューションにより生成される非対称スペーサに伴う問題を軽減し、これによりエッチング均一性を改善する。特に、実施形態３４０に示すように、エッチング均一性は、コア位置３４６に関連する表面がスペース位置３４８に関連する表面と比較して同様な又は一致したエッチレベルを有するように改善される。したがって、エッチング均一性が改善され、これにより従来のソリューションにおいて経験される問題を低減する又は無くす。さらに、本明細書で説明される再整形実施形態は、本明細書で述べたように、スペーサプロファイルの再整形及び対称スペーサの形成による図３Ｆに示すような１つ又は複数の下地材料層へのパターン転写におけるエッチング均一性の目標レベル及び／又はガウジングの目標レベルを達成することができる。
図４Ａ～４Ｄは、従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くすためにスペーサ材料層が再整形される更なる例示的実施形態の断面図を提供している。この例示的実施形態に関し、スペーサ材料層は、斜めＰＶＤ処理などの１つ又は複数の指向性堆積処理を使用することにより追加スペーサ材料をスペーサの角へ堆積させることにより再整形される。次に、この再整形は、対称スペーサの形成を可能にし、これにより従来のソリューションにより経験されるエッチング均一性の劣化を低減する又は無くす。
図４Ａは、基板１０２の上に既に形成されたコア２０２を覆ってスペーサ材料層２０４が形成された後の例示的実施形態４００の断面図を提供している。基板１０２は１つ又は複数の材料層を含み得る。スペーサ材料層２０４は、コア２０２を覆って形成される酸化物層（ＳｉＯ２）、窒化物層（ＳｉＮ）、及び／又は他の保護材料層であり得る。一例示的実施形態に関し、スペーサ材料層２０４は原子層成長（ＡＬＤ）技術及び／又は他の堆積技術を使用することにより形成される。コア２０２は、ＯＰＬ、非晶質シリコン層、及び／又は別の材料層から形成され得る。実施形態４００は図３Ａの実施形態３００に一致するということに注意すべきである。
図４Ｂは、エッチバック処理が行われた後の例示的実施形態４１０の断面図を提供している。例えば、エッチバック処理は、図４Ａに示すスペーサ材料層２０４をエッチングするために、及び例えば図４Ｂの実施形態４１０に示すコア２０２の側壁に沿ってスペーサ１０４を形成するために行われる。エッチバック処理は、例えばプラズマエッチ処理であり得る。
図４Ｃは、１つ又は複数の指向性堆積処理が追加スペーサ材料４２２を堆積させるために行われた後の例示的実施形態４２０の断面図を提供している。この追加スペーサ材料４２２はコア２０２に隣接するスペーサ１０４の角上に堆積される。実施形態４２０に関し、これらの角は丸角である。上述のように、１つ又は複数の指向性堆積処理は１つ又は複数の斜めＰＶＤ処理であり得る。上述のようないくつかの実施形態に関し、１つ又は複数の斜めＰＶＤ処理が、追加スペーサ材料４２２をコアの両側のスペーサ上に同時に堆積させるために、２つの異なる方向に追加スペーサ材料を同時に堆積させるために使用され得る。更なる実施形態に関し、第１組の１つ又は複数の斜めＰＶＤ処理が、追加スペーサ材料４２２を第１組の角に対して第１の方向に堆積させるために使用され得るとともに、第２組の１つ又は複数の斜めＰＶＤ処理が、追加スペーサ材料を第２組の角に対して第２の方向に堆積させるために使用され得る。他の変形形態も実施され得る。
図４Ｄは、コア２０２に隣接する対称スペーサ３２４を形成するために追加スペーサ材料４２２がエッチングされた後の例示的実施形態４３０の断面図を提供している。例えば、エッチバック処理はコア２０２の側壁に沿って対称スペーサ３２４を残すために追加スペーサ材料４２２及び必要に応じスペーサ材料層２０４をエッチバックするために行われ得る。一例示的実施形態に関し、平坦化処理がまた、対称スペーサ３２４を形成するため又はその形成を促進するためにコア２０２の上面及び追加スペーサ材料４２２と共にスペーサ材料層２０４を平坦化するために行われ得る。エッチバック処理と平坦化とを組み合わせて使用してもよいことにも留意すべきである。異なる及び／又は追加の処理もまた、図４Ｃにおいて提供される再整形後に対称スペーサ３２４を形成するために使用され得る。実施形態４３０は図３Ｄの実施形態３２０に一致するということにも留意すべきであり、図３Ｅ～３Ｆの処理は同様に、図４Ｄの実施形態４３０をさらに処理するために使用され得る。
図５Ａは、指向性堆積処理を使用して追加スペーサ材料を堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態５００の処理フロー図である。ブロック５０２では、コアがマイクロエレクトロニクス・ワークピースの基板の材料層上に形成される。ブロック５０４では、スペーサ材料層がコアを覆って形成される。ブロック５０６では、追加スペーサ材料を堆積させるために１つ又は複数の指向性堆積処理を使用することにより、及び１つ又は複数のエッチ処理工程を使用することによってスペーサ材料層を再整形することにより、対称スペーサがコアに隣接して形成される。追加及び／又は異なる工程もまた本明細書で説明される技術をなおも活用しながら使用され得ることに注意すべきである。
図５Ｂは、指向性堆積処理を使用して追加スペーサ材料をスペーサ材料層の角へ堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態５１０の処理フロー図である。ブロック５０２、５０４は図５Ａのものと同じである。ブロック５０２に関し、コアがマイクロエレクトロニクス・ワークピースの基板の材料層上に形成される。ブロック５０４に関し、スペーサ材料層がコアを覆って形成される。実施形態５１０では、対称スペーサがブロック５１２、５１４において形成される。ブロック５１２に関し、追加スペーサ材料が、スペーサ材料層がコアの角を覆うスペーサ材料層の角へ、１つ又は複数の指向性堆積処理を使用することにより堆積される。ブロック５１４では、スペーサ材料層及び追加スペーサ材料の一部が、コアに隣接する対称スペーサを残すために除去される。追加及び／又は異なる工程もまた本明細書で説明される技術をなおも活用しながら使用され得ることに注意すべきである。
図５Ｃは、指向性堆積処理を使用して追加スペーサ材料をスペーサの角へ堆積させることによりスペーサプロファイルの再整形を提供する例示的実施形態５２０の処理フロー図である。ブロック５０２、５０４は図５Ａのものと同じである。ブロック５０２に関して、コアがマイクロエレクトロニクス・ワークピースの基板の材料層上に形成される。ブロック５０４に関して、スペーサ材料層がコアを覆って形成される。実施形態５２０では、対称スペーサがブロック５２２、５２４、及び５２６において形成される。ブロック５２２では、スペーサ材料層がエッチングされて、コアに隣接する非対称スペーサを形成する。ブロック５２４では、追加スペーサ材料が、１つ又は複数の指向性堆積処理を使用することによりスペーサの角に堆積される。ブロック５２６では、追加スペーサ材料が、コアに隣接する対称スペーサを残すためにエッチングされる。追加及び／又は異なる工程もまた本明細書で説明される技術をなおも活用しながら使用され得ることに注意すべきである。
本明細書で説明された材料層を形成するために１つ又は複数の堆積処理が使用され得るということに注意すべきである。例えば、１つ又は複数の堆積は、化学気相成長（ＣＶＤ）処理、プラズマＣＶＤ（ＰＥＣＶＤ）処理、物理気相成長（ＰＶＤ）処理、原子層成長（ＡＬＤ）処理、及び／又は他の堆積処理を使用することにより実施され得る。プラズマ堆積処理に関し、限定しないが、炭化水素、フッ化炭素、又は窒素含有炭化水素を、１つ又は複数の希釈ガス（例えばアルゴン、窒素など）と組み合わせて、多様な圧力、出力、流れ、及び温度条件で含む前駆体ガス混合物が使用され得る。ＰＲ層に対するリソグラフィ処理は、光リソグラフィ、極紫外線（ＥＵＶ：ｅｘｔｒｅｍｅ ｕｌｔｒａ－ｖｉｏｌｅｔ）リソグラフィ、及び／又は他のリソグラフィ処理を使用して実施され得る。エッチ処理は、プラズマエッチ処理、放電エッチ処理、及び／又は他の所望エッチ処理を使用して実施され得る。例えば、プラズマエッチ処理は、フッ化炭素、酸素、窒素、水素、アルゴン、及び／又は他のガスを含むプラズマを使用して実施され得る。加えて、処理工程の操作パラメータ、ビアのＣＤ（限界寸法）目標パラメータがビア形成中に達成されるということを保証するように制御され得る。操作パラメータは、例えばチャンバ温度、チャンバ圧力、ガスの流量、プラズマの生成において電極アセンブリへ適用される周波数及び／又は出力、及び／又は処理工程の他の操作パラメータを含み得る。変形形態もまた、本明細書で説明される技術をなおも活用しながら実施され得る。
本明細書を通じての「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」又は「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」への参照は、同実施形態に関連して説明された特定な機能、構造、材料、又は特徴が本発明の少なくとも１つの実施形態に含まれるということを意味するが、これらがあらゆる実施形態に存在するということを示さないということに注意すべきである。したがって、本明細書を通して様々な場所における「一実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」又は「実施形態では（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」という語句の出現は本発明の同じ実施形態を必ずしも指さない。さらに、特定な機能、構造、材料又は特徴は１つ又は複数の実施形態において任意の好適なやり方で組み合わせられ得る。様々な追加の層及び／又は構造が含まれ得る、及び／又は説明された機能が他の実施形態では省略され得る。
本明細書で概して使用される「マイクロエレクトロニクス・ワークピース」は本発明に従って処理される対象物を指す。マイクロエレクトロニクス・ワークピースは、デバイス（特に半導体若しくは他の電子デバイス）の任意の材料部分若しくは構造を含み得、例えば半導体基板などのベース基板構造、又は薄膜などのベース基板構造上の又はベース基板構造の上にある層であり得る。したがって、ワークピースは、いかなる特定なベース構造体、下位層、又はパターン化若しくは未パターン化上位層にも限定されるように意図されておらず、むしろ任意のこのような層又はベース構造体、並びに層及び／又はベース構造体の任意の組合せを含むように企図されている。以下の説明は特定タイプの基板を参照し得るが、これは制限ではなく例示目的のためだけである。
本明細書で使用される用語「基板」は、材料が形成される基材又は構造を意味しこれらを含む。基板は、単一材料、様々な材料の複数の層、様々な材料又は様々な構造の領域を有する層又は層群などを含み得るということが理解されることになる。これらの材料は半導体、絶縁体、導体又はそれらの組合せを含み得る。例えば、基板は、半導体基板、支持構造上のベース半導体層、金属電極、又はその上に形成された１つ若しくは複数の層、構造若しくは領域を有する半導体基板であり得る。基板は、半導電材料の層を含む従来のシリコン基板又は他のバルク基板であり得る。本明細書で使用されるように、用語「バルク基板」は、シリコンウェーハだけでなく、シリコン・オン・サファイア（「ＳＯＳ：ｓｉｌｉｃｏｎ－ｏｎ－ｓａｐｐｈｉｒｅ」）基板、及びシリコン・オン・ガラス（「ＳＯＧ：ｓｉｌｉｃｏｎ－ｏｎ－ｇｌａｓｓ」）基板、ベース半導体基礎上のシリコンのエピタキシャル層などのシリコン・オン・インシュレータ（「ＳＯＩ：ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ」）基板、並びにシリコンゲルマニウム、ゲルマニウム、砒化ガリウム、窒化ガリウム、燐化インジウムなどの他の半導体又は光電子材料も意味し、これらを含む。基板はドープされてもよいしドープされなくてもよい。
マイクロエレクトロニクス・ワークピースを処理するためのシステム及び方法が様々な実施形態において説明された。当業者は、様々な実施形態が特定詳細のうちの１つ又は複数の詳細なしに、又は他の置換及び／若しくは追加方法、材料若しくは構成要素により実行され得るということを認識するようになる。他の例では、周知の構造、材料又は作業は、本発明の様々な実施形態の態様を曖昧にすることを避けるために詳細に示されず又は説明されない。同様に、説明の目的のために、本発明を完全に理解できるようにするために特定の数字、材料及び構成が記載される。それにもかかわらず、本発明は特定の詳細なしに実施され得る。さらに、添付図面に示される様々な実施形態は例示的表現であり、必ずしも原寸に比例して描かれていないということが理解される。
説明したシステム及び方法の別の修正形態及び代替実施形態は、本明細書に照らして当業者に明らかになる。したがって、説明したシステム及び方法はこれらの例示的配置により制限されないということが認識されることになる。示され説明された本明細書におけるシステム及び方法の形式は例示的実施形態としてとらえられるべきであるということを理解すべきである。様々な変更が実装形態において行われ得る。したがって、本発明はここでは特定実施形態を参照して説明されたが、様々な修正及び変更が本発明の範囲から逸脱することなく行われ得る。したがって、本明細書及び添付図面は、限定的意味よりむしろ例示的意味と見なされるべきであり、このような修正形態は本発明の範囲内に含まれるように意図されている。さらに、特定実施形態に関して本明細書で説明される問題に対するいかなる利点、有利性又は解決策も任意の又はすべての特許請求の範囲の決定的に重要な、必要とされる、又は必須な特徴又は要素として解釈されるように意図されていない。
１００、２００、２１０、２２０、２３０ 具現例（従来技術）
１０２ 基板
１０４ スペーサ
１０６、３４６ コア位置
１０８、３４８ スペース位置
１１０ 破線
１１２ 粒子
２０２ コア
２０４ スペーサ材料層
３００、３１０、３１５、３２０、３３０、３４０、４００、４１０、４２０、４３０、５００、５１０、５２０ 例示的実施形態
３１２、３１７ 矢印
３１４、３１６、４２２ 追加スペーサ材料
３２４ 対称スペーサ
５０２、５０４、５０６、５１２、５１４、５２２、５２４、５２６ ブロック

Claims (22)

  1. スペーサプロファイルを再整形する方法であって、
    マイクロエレクトロニクス・ワークピースの基板の材料層上にコアを形成する工程と；
    前記コアを覆ってスペーサ材料層を形成する工程と；
    １つ又は複数の指向性堆積処理を使用して追加スペーサ材料を堆積させ、そして、１つ又は複数のエッチ処理工程を使用することで、前記スペーサ材料層を再整形することにより、前記コアに隣接して、各々が対称な上部を持つ対称スペーサを形成する工程と、を含み、
    前記１つ又は複数の指向性堆積処理は１つ又は複数の斜め物理気相成長（ＰＶＤ）処理を含む、
    方法。
  2. 前記対称スペーサは自己整合マルチパターニング（ＳＡＭＰ）プロセスの一部として形成される、請求項１に記載の方法。
  3. 前記対称スペーサは、
    前記１つ又は複数の指向性堆積処理により、前記スペーサ材料層が前記コアの角を覆う前記スペーサ材料層の角へ追加スペーサ材料を堆積させ、そして、
    前記１つ又は複数のエッチ処理により、前記コアに隣接する対称スペーサを残すように前記スペーサ材料層及び前記追加スペーサ材料をエッチングする、
    ことにより形成される、請求項１に記載の方法。
  4. 前記スペーサ材料層の角は丸角である、請求項３に記載の方法。
  5. 前記対称スペーサは、
    前記スペーサ材料層をエッチングして、前記コアに隣接する非対称スペーサを形成し、
    前記１つ又は複数の指向性堆積処理により、前記非対称スペーサの角へ追加スペーサ材料を堆積させ、そして、
    前記１つ又は複数のエッチ処理により、前記コアに隣接する対称スペーサを残すように前記追加スペーサ材料をエッチングする、
    ことにより形成される、請求項１に記載の方法。
  6. 前記非対称スペーサの前記角は丸角を有する、請求項５に記載の方法。
  7. 前記対称スペーサを形成するために平坦化処理を少なくとも部分的に使用する工程をさらに含む、請求項１に記載の方法。
  8. 前記スペーサ材料層及び前記追加スペーサ材料は共通の材料である、請求項１に記載の方法。
  9. 前記スペーサ材料層と前記追加スペーサ材料は異なる材料である、請求項１に記載の方法。
  10. 前記１つ又は複数の斜めＰＶＤ処理は３０～６０度の角度で前記追加スペーサ材料を付与する、請求項１に記載の方法。
  11. 前記１つ又は複数の斜めＰＶＤ処理は４５度の角度で前記追加スペーサ材料を付与する、請求項１に記載の方法。
  12. 前記１つ又は複数の斜めＰＶＤ処理は追加スペーサ材料を２つの異なる方向に同時に堆積させるために使用される、請求項１に記載の方法。
  13. 第１組の１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料を第１の方向に堆積させるために使用され、第２組の１つ又は複数の斜めＰＶＤ処理が追加スペーサ材料を第２の方向に堆積させるために使用される、請求項１に記載の方法。
  14. 前記第１組からの斜めＰＶＤ処理が前記第２組からの斜めＰＶＤ処理と交互に行われる、請求項１３に記載の方法。
  15. 同じ処理ケミストリ又は異なる処理ケミストリを有する複数の斜め物理気相成長（ＰＶＤ）処理が使用される、請求項１に記載の方法。
  16. 同じターゲット材料又は異なるターゲット材料を有する複数の斜め物理気相成長（ＰＶＤ）処理が使用される、請求項１に記載の方法。
  17. 前記対称スペーサを残すように前記コアを除去する工程をさらに含む請求項１に記載の方法。
  18. 前記対称スペーサのパターンを前記基板の前記材料層へ転写する工程をさらに含む請求項１７に記載の方法。
  19. エッチング均一性の目標レベルが前記パターンの前記転写において達成される、請求項１８に記載の方法。
  20. 前記スペーサ材料層は酸化物又は窒化物のうちの少なくとも１つを含み、前記追加スペーサ材料は酸化物又は窒化物のうちの少なくとも１つを含む、請求項１に記載の方法。
  21. 前記コアは有機平坦化層又は非晶質シリコン層のうちの少なくとも１つから形成される、請求項１に記載の方法。
  22. 前記スペーサ材料層は原子層成長法を使用して形成される、請求項１に記載の方法。
JP2019223372A 2018-12-12 2019-12-11 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法 Active JP7407583B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862778794P 2018-12-12 2018-12-12
US62/778794 2018-12-12
US16/299,623 US11551930B2 (en) 2018-12-12 2019-03-12 Methods to reshape spacer profiles in self-aligned multiple patterning
US16/299623 2019-03-12

Publications (2)

Publication Number Publication Date
JP2020096184A JP2020096184A (ja) 2020-06-18
JP7407583B2 true JP7407583B2 (ja) 2024-01-04

Family

ID=71072865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019223372A Active JP7407583B2 (ja) 2018-12-12 2019-12-11 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法

Country Status (5)

Country Link
US (1) US11551930B2 (ja)
JP (1) JP7407583B2 (ja)
KR (1) KR20200072423A (ja)
CN (1) CN111312588A (ja)
TW (1) TW202101577A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380579B2 (en) * 2020-05-01 2022-07-05 Tokyo Electron Limited Method and process using dual memorization layer for multi-color spacer patterning
JP7418306B2 (ja) 2020-08-11 2024-01-19 東京エレクトロン株式会社 パターン形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237371A (ja) 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
US20150287612A1 (en) 2014-04-07 2015-10-08 Applied Materials, Inc. Spacer formation
US20160027655A1 (en) 2014-07-24 2016-01-28 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
JP2017531921A (ja) 2014-10-08 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ２層ａｌｄを用いた正確な限界寸法制御
US20180076035A1 (en) 2016-09-09 2018-03-15 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
JP2018085504A (ja) 2016-11-11 2018-05-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄギャップ充填スペーサマスクを用いる自己整合型マルチパターニングプロセスフロー
US20180247938A1 (en) 2017-02-27 2018-08-30 International Business Machines Corporation Fabrication of fin field effect transistors utilizing different fin channel materials while maintaining consistent fin widths

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842048B2 (en) * 2002-11-22 2005-01-11 Advanced Micro Devices, Inc. Two transistor NOR device
US9484202B1 (en) * 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
US10431661B2 (en) * 2015-12-23 2019-10-01 Intel Corporation Transistor with inner-gate spacer
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
WO2018057499A1 (en) * 2016-09-20 2018-03-29 Tokyo Electron Limited Spacer formation for self-aligned multi-patterning technique

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237371A (ja) 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
US20150287612A1 (en) 2014-04-07 2015-10-08 Applied Materials, Inc. Spacer formation
US20160027655A1 (en) 2014-07-24 2016-01-28 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
JP2017531921A (ja) 2014-10-08 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ２層ａｌｄを用いた正確な限界寸法制御
US20180076035A1 (en) 2016-09-09 2018-03-15 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
JP2018085504A (ja) 2016-11-11 2018-05-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄギャップ充填スペーサマスクを用いる自己整合型マルチパターニングプロセスフロー
US20180247938A1 (en) 2017-02-27 2018-08-30 International Business Machines Corporation Fabrication of fin field effect transistors utilizing different fin channel materials while maintaining consistent fin widths

Also Published As

Publication number Publication date
US11551930B2 (en) 2023-01-10
CN111312588A (zh) 2020-06-19
KR20200072423A (ko) 2020-06-22
TW202101577A (zh) 2021-01-01
JP2020096184A (ja) 2020-06-18
US20200194261A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
JP6734973B2 (ja) プラズマ処理方法
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
US9570317B2 (en) Microelectronic method for etching a layer
US9607883B2 (en) Trench formation using rounded hard mask
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
JP7122061B2 (ja) エアギャップ形成プロセス
TWI716125B (zh) 半導體裝置之製造方法及系統
US11417526B2 (en) Multiple patterning processes
JP7407583B2 (ja) 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
JP7507095B2 (ja) ドライエッチング方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
KR20190038945A (ko) 실리콘 질화물의 준원자 층 에칭 방법
TW202025233A (zh) 針對芯部移除製程使用熱分解材料縮減開槽的方法
TW202215494A (zh) 半導體結構的製造方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
US10950442B2 (en) Methods to reshape spacers for multi-patterning processes using thermal decomposition materials
TW202121504A (zh) 用於自對準多重圖案化的芯材覆蓋的方法和系統
KR20220156881A (ko) 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
TWI697958B (zh) 用於蝕刻遮罩與鰭片結構形成之方法
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
JP2002026020A (ja) 半導体装置の製造方法
TW202349493A (zh) 多晶半導體的蝕刻
CN113410130A (zh) 一种沟槽填充介质后的平坦化回刻方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231219

R150 Certificate of patent or registration of utility model

Ref document number: 7407583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150