JP7402009B2 - PWM control inverter - Google Patents
PWM control inverter Download PDFInfo
- Publication number
- JP7402009B2 JP7402009B2 JP2019186756A JP2019186756A JP7402009B2 JP 7402009 B2 JP7402009 B2 JP 7402009B2 JP 2019186756 A JP2019186756 A JP 2019186756A JP 2019186756 A JP2019186756 A JP 2019186756A JP 7402009 B2 JP7402009 B2 JP 7402009B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pwm control
- voltage command
- control signal
- command signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 230000000630 rising effect Effects 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 20
- 230000007935 neutral effect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
本開示はパルス幅変調(PWM)制御インバータの制御に関する。 The present disclosure relates to the control of pulse width modulation (PWM) controlled inverters.
インバータは既に幅広い分野にわたって利用されているが、EV等車分野、他再生エネルギー分野、分散電源システム等その活用範囲がさらに拡大する機運にある。このような背景の中で、インバータ化すると駆動対象負荷(モータ等)と対地間の浮遊容量を介して漏れ電流が発生する問題がある。従来は誘導モータ及び商用電源という組合せによりモータの中性点電圧は常に対地と等しかったが、PWM制御インバータを使用する場合は、中性点電圧は常に変動するため、対地間浮遊容量を介して漏れ電流が発生する。特にインバータではキャリア周波数に起因する高周波成分を含んだ漏れ電流が発生するため、漏電ブレーカの誤動作、感電等の品質問題につながることから、漏れ電流を対策するハードウェアやソフトウェア対策技術の研究も盛んに行われている。 Inverters are already used in a wide range of fields, but the scope of their use is expanding further, including in the field of EVs and other vehicles, other renewable energy fields, and distributed power supply systems. Against this background, when an inverter is used, there is a problem in that leakage current is generated through stray capacitance between the load to be driven (such as a motor) and the ground. Conventionally, due to the combination of an induction motor and a commercial power supply, the neutral point voltage of the motor was always equal to the ground voltage, but when using a PWM control inverter, the neutral point voltage constantly fluctuates, so it is Leakage current occurs. In particular, inverters generate leakage current that includes high-frequency components due to the carrier frequency, which can lead to quality problems such as earth leakage breaker malfunction and electric shock.Therefore, research into hardware and software countermeasures to counter leakage current is active. is being carried out.
特許文献1では、3相変調において、変調波の振幅がゼロであるゼロ電圧出力時に、3相出力パルスをそれぞれシフトして、3相のパルスのオン・オフタイミングの重なりを防止して、モータからの瞬時漏れ電流の増大を抑制している。しかし中性点電位変動で見ると、以前ゼロから直流入力電圧VDCまで変動しており、平均的な漏れ電流は2相変調に比べ依然大きいままである。
In
特許文献2では、直流電源から3相の交流電圧を得る3相電圧形インバータにおいて、2種類以上の変調方式を有し、回転速度に応じて低速域では漏れ電流の最大値を低減させる変調方式に、中・高速域では速度安定性を確保する変調方式に切り替える。
本開示では、主にPWM制御での対策を考える。また漏れ電流が大きくなる低変調率時(ゼロ電圧出力付近)を対象とする。漏れ電流の対策の一般的な対策としては、スイッチング回数の低減、またはモータ中性点電位の急激な変動の抑制がある。そのために、搬送波周波数の低減、及び2相変調方式の適用がよく行われる。また特許文献1にあるパルスシフトも中性点電位Vcの急激な変動の抑制に効果がある。
In this disclosure, we mainly consider countermeasures using PWM control. It also targets low modulation rates (near zero voltage output) where leakage current increases. Common countermeasures against leakage current include reducing the number of switching operations or suppressing rapid fluctuations in the motor neutral point potential. For this purpose, reduction of the carrier wave frequency and application of a two-phase modulation method are often performed. Furthermore, the pulse shift described in
しかしながら、いずれの場合も、中性点電位の最大変化量(基準電位GNDからの変動)の抑制効果が十分ではなく、スイッチング毎に、漏れ電流が必ず発生するため、低減効果は、十分ではなかった。また、低コスト化を目的とした直流母船電流の1シャント電流検出方式時のスイッチングパルス補正(電流が検出できない区間の対応)への適用を考慮すると対応が難しく、さらには電流リップル増加の抑制が難しいという問題があった。 However, in either case, the effect of suppressing the maximum amount of change in neutral point potential (variation from reference potential GND) is not sufficient, and leakage current always occurs every time switching occurs, so the reduction effect is not sufficient. Ta. In addition, considering the application of switching pulse correction (corresponding to sections where current cannot be detected) in the one-shunt current detection method of DC mother ship current aimed at cost reduction, it is difficult to cope with it, and furthermore, it is difficult to suppress the increase in current ripple. The problem was that it was difficult.
本発明は、パルス幅制御とパルスシフト制御を組み合わせることで、中性点電位の急激な変動と最大変動(基準電位GNDからの変動)とを同時に抑制する。 The present invention simultaneously suppresses rapid fluctuations and maximum fluctuations (fluctuations from reference potential GND) in neutral point potential by combining pulse width control and pulse shift control.
ある実施形態によれば、三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、3相の電圧指令信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段とを備えるPWM制御インバータであって、前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相又は2相が同時にオン状態にならないように、前記PWM制御信号の3相のうちの少なくとも2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトするPWM制御インバータが提供される。 According to one embodiment, the device includes three switching elements in the upper arm and three switching elements in the lower arm that are connected in a three-phase bridge, and converts input DC power into three-phase AC power and outputs the same. a main circuit; a voltage command signal generator that generates a three-phase voltage command signal; a carrier wave generator that generates a triangular or sawtooth carrier wave having a sufficiently higher frequency than the voltage command signal; a control circuit having a comparator that compares the magnitude with the carrier wave and generates a PWM (pulse width modulation) control signal for driving the main circuit; A PWM control inverter comprising zero-sequence voltage superimposition means for superimposing a zero-sequence voltage on the voltage command signal, and pulse shift means for shifting the PWM control signal within one cycle of the carrier wave so that the voltage command signal is shortened to a value equal to or less than the voltage command signal. The pulse shift means shifts at least two of the three phases of the PWM control signal so that three or two phases of the PWM control signal are not turned on simultaneously within one period of the carrier wave. A PWM control inverter is provided that shifts the PWM control signal so that rising edges and falling edges are close to each other.
ある実施形態によれば、三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、3相のうち1相を休止させる下張付け2相変調信号を発生する電圧指令信号発生器と、電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段とを備えるPWM制御インバータであって、前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、前記PWM制御信号をシフトするPWM制御インバータが提供される。 According to one embodiment, the device includes three switching elements in the upper arm and three switching elements in the lower arm that are connected in a three-phase bridge, and converts input DC power into three-phase AC power and outputs the same. A main circuit, a voltage command signal generator that generates an underlined two-phase modulation signal that stops one of the three phases, and a carrier wave generator that generates a triangular or sawtooth carrier wave whose frequency is sufficiently higher than that of the voltage command signal. a control circuit having a comparator that compares the magnitude of the voltage command signal and the carrier wave and generates a PWM (pulse width modulation) control signal for driving the main circuit; A PWM control inverter comprising pulse shift means that shifts within one period of the carrier wave, the pulse shift means adjusting the voltage so that two phases that are not at rest within one period of the carrier wave are not turned on at the same time. The falling edge of the phase for which the magnitude of the command signal is the largest is close to the rising edge of the phase for which the magnitude of the voltage command signal is the smallest, or the rising edge of the phase for which the magnitude of the voltage command signal is the largest , a PWM control inverter is provided that shifts the PWM control signal so that the voltage command signal is close to a falling edge of a phase having a minimum magnitude.
ある実施形態によれば、三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、3相の電圧指令信号又は3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段とを備えるPWM制御インバータであって、(i)3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間のうちの少なくとも1つが1シャント電流検出に必要な所定の最小期間より小さいときは、前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相が同時にオン状態にならないように、前記PWM制御信号の3相のうちのいずれか2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトし、(ii)3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間が1シャント電流検出に必要な所定の最小期間より大きいときは、前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、前記PWM制御信号をシフトするPWM制御インバータが提供される。 According to one embodiment, the device includes three switching elements in the upper arm and three switching elements in the lower arm that are connected in a three-phase bridge, and converts input DC power into three-phase AC power and outputs the same. a main circuit, a voltage command signal generator that generates a three-phase voltage command signal, or a lower tension two-phase modulation signal or an upper tension two-phase modulation signal that stops one phase of the three phases; A carrier wave generator that generates a triangular or sawtooth carrier wave with a sufficiently high voltage, compares the voltage command signal with the carrier wave, and generates a PWM (pulse width modulation) control signal for driving the main circuit. a control circuit having a comparator for generating the PWM control signal; and a zero-phase voltage superimposition means for superimposing a zero-phase voltage on the voltage command signal so that the pulse width of each phase of the PWM control signal is shortened to a predetermined value or less. A PWM control inverter comprising: pulse shifting means for shifting the PWM control signal within one period of the carrier wave, (i) the PWM control of the phase in which the voltage command signal has the largest magnitude among the three phases; signal is on, the PWM control signal of the phase with the second largest magnitude and the smallest phase of the voltage command signal is off, and the period with which the magnitude of the voltage command signal is the largest among the three phases. At least one of the periods in which the PWM control signal of the phase and the second largest phase is on and the PWM control signal of the phase with the smallest magnitude of the voltage command signal is off is necessary for one shunt current detection. When the period is shorter than a predetermined minimum period, the pulse shift means shifts one of the three phases of the PWM control signal so that the three phases of the PWM control signal are not turned on simultaneously within one cycle of the carrier wave. (ii) the PWM control signal of the phase in which the magnitude of the voltage command signal is the largest among the three phases is shifted so that the rising edge and the falling edge of the two phases are close to each other; on, and the PWM control signal of the phase with the second largest magnitude of the voltage command signal and the phase with the smallest magnitude is OFF, and the phase and phase with the highest magnitude of the voltage command signal among the three phases. A period in which the PWM control signal of the second largest phase is on and the PWM control signal of the phase with the smallest magnitude of the voltage command signal is off is longer than a predetermined minimum period necessary for one shunt current detection. In this case, the pulse shift means shifts the voltage command signal to the falling edge of the phase having the maximum magnitude and the voltage command signal so that two phases that are not at rest within one period of the carrier wave are not turned on at the same time. The rising edge of the phase with the smallest magnitude of the voltage command signal is close to each other, or the rising edge of the phase with the largest magnitude of the voltage command signal is close to the falling edge of the phase with the smallest magnitude of the voltage command signal. A PWM control inverter is provided for shifting the PWM control signal to do so.
漏れ電流及び騒音を低減できるPWM制御インバータを提供できる。 A PWM control inverter that can reduce leakage current and noise can be provided.
以下の記載及び図面において、対応する部分は同じ参照番号で示される。図面で示される要素の大きさは、必ずしも正確な縮尺では表されていない。 In the following description and drawings, corresponding parts are designated with the same reference numerals. The dimensions of elements in the drawings are not necessarily drawn to scale.
概要
図1は、電気機器10のブロック図である。電気機器10は、インバータ100、直流電源110、及び負荷120を含む。電気機器10は、例えば、洗濯機、冷蔵庫のようなモータを含む機器である。この場合、負荷120は、モータであるが、これには限定されず、任意の適切な負荷であり得る。
Overview FIG. 1 is a block diagram of an
インバータ100は、直流電源110から直流電力を受け取り、三相交流電力として負荷120に出力する。直流電源110は、交流電源からの交流を整流して直流を発生してもよい。例えば、直流電源110は、家庭の電源コンセントから得られる100ボルトの交流を整流してから、平滑することによって直流電力をインバータ100に供給してもよい。
インバータ100は、主回路101及び制御器106を含む。主回路101は、上アーム102及び下アーム104を含む。上アーム102は、3つのスイッチング素子102a~102cを含む。下アーム104は、3つのスイッチング素子104a~104cを含む。スイッチング素子102a~102c及び104a~104cは、三相ブリッジ接続され、直流電源110から入力された直流電力を三相交流電力に変換し、負荷120に出力する。スイッチング素子102a~102c及び104a~104cは、典型的には、電力スイッチング素子IGBT(絶縁ゲートバイポーラトランジスタ)であるが、これには限定されず任意の適切な半導体スイッチング素子であり得る。スイッチング素子102a~102c及び104a~104cには、フライホイールダイオードが逆並列に接続されている。
制御器106は、スイッチング素子102a~102c及び104a~104cの制御端子であるゲートに適切な制御電圧を与えることによって、主回路101が負荷120に出力する電力を制御する。制御器106は、例えば、負荷120が消費する電力に応じて、スイッチング素子102a~102c及び104a~104cのスイッチングタイミングを制御する。
The
抵抗値rを有する抵抗器130は、電流iを測定するためのシャント抵抗である。電圧vを測定するセンサを用いて、i=v/rの式によれば、電流iを求めることができる。このように抵抗器130を1つだけ用いる電流検出を1シャント電流検出という。
A
図2は、制御器106の構造を示す図である。図2で1本の線で描かれている信号線は、それぞれ3相(U相、V相、W相)を表す。制御器106は、電圧指令信号発生器210、零相電圧重畳手段220、搬送波発生器230、比較器240、パルスシフト手段250を備える。電圧指令信号発生器210は、入力として電圧v及び負荷120であるモータの回転子の位相phを受け取り、これらに基づいて3相の電圧指令信号を発生し、零相電圧重畳手段220に出力する。
FIG. 2 is a diagram showing the structure of the
零相電圧重畳手段220は、後述のPWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、電圧指令信号に後述の零相電圧を重畳し、比較器240に出力する。搬送波発生器230は、PWM制御の搬送波を発生し、比較器240に出力する。この搬送波は、電圧指令信号よりも周波数が充分に高い三角波である。ある実施形態では、三角波の代わりに鋸波であってもよい。比較器240は、零相電圧が重畳された電圧指令信号と、搬送波との大小を比較し、主回路101を制御し、駆動するためのPWM制御信号を発生し、パルスシフト手段250に出力する。パルスシフト手段250は、受け取られたPWM制御信号を搬送波の1周期内でシフトすることによって、主回路101の各スイッチング素子を制御するための信号を発生し、主回路101に出力する。
The zero-sequence voltage superimposition means 220 superimposes a zero-sequence voltage, which will be described later, on the voltage command signal, and outputs it to the
実施形態1 3相変調
零相重畳
実施形態1では、零相電圧重畳手段220及びパルスシフト手段250を含む制御器106を用いることによって、零相電圧重畳及びパルスシフトを実現する。
図3は、搬送波、U相ゲート信号、V相ゲート信号、W相ゲート信号、UV線間電圧、VW線間電圧、WU線間電圧、中性点電位を示すグラフである。プロット310は、電圧指令信号発生器210が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット320は、零相電圧重畳手段220が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット330は、パルスシフト手段250が出力するPWM制御信号に対応する上記信号群の波形を示す。
FIG. 3 is a graph showing the carrier wave, U-phase gate signal, V-phase gate signal, W-phase gate signal, UV line voltage, VW line voltage, WU line voltage, and neutral point potential. Plot 310 shows the waveform of the above signal group corresponding to the voltage command signal output by voltage
実施形態1は、低電圧出力時の中性点電位の急激な変動の抑制と、漏洩電流低減(中性点電圧変動を2/3に抑制)とを実現できる。具体的には、ゼロ電圧を含む低変調率時に1シャント電流検出のための最低デューティを確保できる。また図3の波形は、1搬送波中の平均線間電圧で等価となるようシフト(ゼロベクトル重畳)がなされている。本明細書において、「変調率」とは、最大出力電圧に対する、ある時点での出力電圧の比率をいう。例えば、変調率が1.0であるときは、その時点での出力電圧は最大出力電圧に等しい。
パルスシフト
パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の3相が同時にオン状態にならないように、PWM制御信号の3相のうちのいずれか2相の立ち上がりエッジと、立ち下がりエッジとが近接するようにPWM制御信号をシフトする。プロット330に示される実施形態によれば、パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の2相が同時にオン状態になるようにPWM制御信号をシフトする。
Pulse Shift The pulse shift means 250 shifts the rising edge and falling edge of any two of the three phases of the PWM control signal so that the three phases of the PWM control signal do not turn on simultaneously within one cycle of the carrier wave. The PWM control signal is shifted so that the two are close to each other. According to the embodiment shown in the plot 330, the pulse shifting means 250 shifts the PWM control signal such that two phases of the PWM control signal are simultaneously in the on state within one period of the carrier wave.
実施形態1によれば、低電圧出力時、3相変調信号に零相電圧を重畳し、パルス幅を最低オン期間が確保できる範囲で短くなるように調整する。ここで零相電圧重畳前のゼロ電圧に近い低電圧出力時のデューティは約50%である。変調率が最大の相のパルス出力の立ち下がり(又は立ち上り)エッジと、最小の相のパルス出力の立ち上がり(又は立ち下がり)エッジが近接するように各パルスがシフトされる。これにより、極性が反対同士の漏れ電流を相殺することができ、見かけ上1相分のスイッチングに起因する漏れ電流を低減することが可能となり、3相変調方式でありながら2相変調と同様に中性点電位の変動を2Vdc/3(Vdcは入力直流電圧)に抑制できる。また中性点電位の変動間隔が拡大することで、重ね合わせによる漏れ電流の増加が抑制される。なお、漏れ電流iLは、iL=C・d/dt((vu+vv+vw)/3)=C・dvc/dtと表されるように、中性点電位vcの変化量(傾き)に比例して大きくなる。さらに、1シャント電流検出のための最低オン期間確保を前提としたパルスシフトより、1シャント電流検出のシステム(例えば冷蔵庫、エアコン等)にも適応することが可能である。 According to the first embodiment, when outputting a low voltage, a zero-phase voltage is superimposed on the three-phase modulation signal, and the pulse width is adjusted to be short within a range that can ensure the minimum on-period. Here, the duty at the time of low voltage output close to zero voltage before zero-phase voltage superimposition is about 50%. Each pulse is shifted so that the falling (or rising) edge of the pulse output of the phase with the maximum modulation rate and the rising (or falling) edge of the pulse output of the phase with the minimum modulation rate are close to each other. As a result, leakage currents of opposite polarities can be canceled out, making it possible to reduce the leakage current caused by switching for one phase apparently. Although it is a three-phase modulation method, it is similar to two-phase modulation. Fluctuations in neutral point potential can be suppressed to 2Vdc/3 (Vdc is input DC voltage). Furthermore, by expanding the variation interval of the neutral point potential, an increase in leakage current due to overlapping is suppressed. In addition, the leakage current i L is expressed as i L =C・d/dt((v u +v v +v w )/3)=C・dv c /dt, and the neutral point potential v c increases in proportion to the amount of change (slope). Furthermore, since the pulse shift is based on the premise of ensuring a minimum on-period for one-shunt current detection, it is also possible to adapt to one-shunt current detection systems (for example, refrigerators, air conditioners, etc.).
パルスシフトの仕様
図4A及び4Bは、3相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。
Pulse Shift Specifications FIGS. 4A and 4B are diagrams showing specifications for creating a pulse-shifted modified waveform from a three-phase modulated wave. In the pulse shift, the value of the voltage command signal to be compared with the triangular carrier wave is adjusted at the rise and fall of the triangular wave.
図4Aの縦軸は、-Vdc/2から+Vdc/2までの範囲の電圧を示し、横軸は、搬送波の1周期の範囲の時間を示す。図4Aで、Maxは、電圧指令信号の大きさが最大の相(U相)を示し、Midは、電圧指令信号の大きさが2番目に大きい相(V相)を示し、Minは、電圧指令信号の大きさが最小の相(W相)を示す。図4Aで、AuはU相の上側スイッチング素子の状態を示し、AdはU相の下側スイッチング素子の状態を示し、BuはV相の上側スイッチング素子の状態を示し、BdはV相の下側スイッチング素子の状態を示し、CuはW相の上側スイッチング素子の状態を示し、CdはW相の下側スイッチング素子の状態を示す。図4AのMax、Mid、Minのプロットが搬送波で切り取られる水平部分は、それぞれの相のスイッチング素子がオンである区間を示す。 The vertical axis in FIG. 4A indicates voltage in the range from -Vdc/2 to +Vdc/2, and the horizontal axis indicates time in the range of one cycle of the carrier wave. In FIG. 4A, Max indicates the phase with the largest voltage command signal (U phase), Mid indicates the phase with the second largest voltage command signal (V phase), and Min indicates the voltage Indicates the phase (W phase) with the smallest command signal magnitude. In FIG. 4A, Au indicates the state of the upper switching element of the U phase, Ad indicates the state of the lower switching element of the U phase, Bu indicates the state of the upper switching element of the V phase, and Bd indicates the state of the lower switching element of the V phase. Cu indicates the state of the upper switching element of the W phase, and Cd indicates the state of the lower switching element of the W phase. The horizontal portion where the Max, Mid, and Min plots in FIG. 4A are cut off by the carrier wave indicates the section in which the switching elements of each phase are on.
図4Bは、線間電圧を、図4Aの期間A及びBで表した表である。線間電圧Max->Midは、UV相間の電圧であり、線間電圧Max->Minは、UW相間の電圧であり、線間電圧Mid->Minは、VW相間の電圧である。 FIG. 4B is a table showing line voltages in periods A and B in FIG. 4A. The line voltage Max->Mid is the voltage between the UV phases, the line voltage Max->Min is the voltage between the UW phases, and the line voltage Mid->Min is the voltage between the VW phases.
パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の3相が同時にオン状態にならないように、電圧指令信号の大きさが最大の相のPWM制御信号の立ち下がりエッジと、電圧指令信号の大きさが最小の相のPWM制御信号の立ち上がりエッジとが近接し、又は電圧指令信号の大きさが最大の相のPWM制御信号の立ち上がりエッジと、電圧指令信号の大きさが最小の相のPWM制御信号の立ち下がりエッジとが近接するようにPWM制御信号をシフトする。このパルスシフトの例は、プロット410からプロット420への変換である。
The pulse shift means 250 shifts the falling edge of the PWM control signal of the phase with the largest voltage command signal and the voltage command signal so that the three phases of the PWM control signal do not turn on at the same time within one period of the carrier wave. The rising edge of the PWM control signal of the phase whose magnitude is the smallest is close to the rising edge of the PWM control signal of the phase whose voltage command signal is the largest, or the rising edge of the PWM control signal of the phase whose voltage command signal is the largest The PWM control signal is shifted so that the falling edge of the PWM control signal is close to the falling edge of the PWM control signal. An example of this pulse shift is the transformation from
パルスシフト手段250は、シフトの前後(プロット410及びプロット420の間)で出力線間電圧が同じになるようPWM制御信号のパルス幅を調整する。これを実現するためには、搬送波1周期にかかる出力線間電圧が、プロット410及びプロット420の間で同じになればよい。プロット410及びプロット420の搬送波1周期にかかる出力線間電圧は、それぞれ関係415及び関係425と表すことができる。ここでCを定数とすれば、A及びBからD及びEを求めることができる。
The pulse shift means 250 adjusts the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift (between the
シフトの前後で出力線間電圧が同じになるようPWM制御信号のパルス幅を調整することによって、シフト前後でも出力線間電圧が同じになる。すなわち、このような制御によれば、モータへの電圧には変化がない。よってモータ駆動の電圧が変わらないという効果を奏する。 By adjusting the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift, the output line voltage becomes the same before and after the shift. That is, according to such control, there is no change in the voltage applied to the motor. Therefore, there is an effect that the voltage for driving the motor does not change.
図4Cは、3相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。ある実施形態では、パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の2相が同時にオン状態にならないように、例えば、電圧指令信号の大きさが最大の相のPWM制御信号の立ち下がりエッジと、電圧指令信号の大きさが2番目に大きい相のPWM制御信号の立ち上がりエッジとが近接し、電圧指令信号の大きさが2番目に大きい相のPWM制御信号の立ち下がりエッジと、電圧指令信号の大きさが最小の相のPWM制御信号の立ち上がりエッジとが近接するようにPWM制御信号をシフトする。このパルスシフトの例は、プロット410からプロット430への変換である。
FIG. 4C is a diagram showing specifications for creating a pulse-shifted modified waveform from a three-phase modulated wave. In an embodiment, the pulse shift means 250 changes the rising edge of the PWM control signal of the phase in which the voltage command signal has the largest magnitude so that two phases of the PWM control signal are not turned on simultaneously within one period of the carrier wave. The falling edge and the rising edge of the PWM control signal of the phase whose voltage command signal has the second largest magnitude are close to each other, and the falling edge of the PWM control signal of the phase whose voltage command signal has the second largest magnitude; The PWM control signal is shifted so that the voltage command signal is close to the rising edge of the PWM control signal of the phase with the smallest magnitude. An example of this pulse shift is the transformation from
実施形態2 2相変調
実施形態2では、零相電圧重畳は行わずに、パルスシフトを行う。よって実施形態1の制御器106のうち、零相電圧重畳手段220は用いない。実施形態2を説明するにあたり、下張付け2相変調を例に挙げるが、これには限定されず、実施形態2では、上張付け2相変調を利用することもできる。
図5は、搬送波、U相ゲート信号、V相ゲート信号、W相ゲート信号、中性点電位を示すグラフである。プロット510は、電圧指令信号発生器210が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット520は、パルスシフト手段250が出力するPWM制御信号に対応する上記信号群の波形を示す。
FIG. 5 is a graph showing a carrier wave, a U-phase gate signal, a V-phase gate signal, a W-phase gate signal, and a neutral point potential. Plot 510 shows the waveform of the above signal group corresponding to the voltage command signal output by voltage
実施形態2は、2相変調を利用し、中性点電位の急激な変動の抑制と、漏洩電流低減(中性点電圧変動を1/3に抑制)とを実現できる。具体的には、ゼロ電圧を含む低変調率時に1シャント電流検出のための最低デューティを確保できる。
実施形態2によるPWM制御インバータは、3相のうち1相を休止させる下張付け2相変調信号を発生する電圧指令信号発生器210と、電圧指令信号よりも周波数が充分に高い三角波の搬送波を発生する搬送波発生器230と、電圧指令信号と前記搬送波との大小比較をして、主回路101を駆動するためのPWM制御信号を作る比較器240とを有する制御器106を備える。実施形態2によるPWM制御インバータは、PWM制御信号を搬送波の1周期内でシフトするパルスシフト手段250も備える。
The PWM control inverter according to the second embodiment includes a voltage
実施形態2によれば、変調方式として下張付け2相変調を用いて、パルス幅を短縮するとともに中性点電位変動をVdc/3に抑制できる。具体的には、変調率が最大の相のパルス出力の立ち下がり(又は立ち上り)エッジと、中間相のパルス出力の立ち上がり(又は立ち下がり)エッジとが近接するように各パルスがシフトされる。これにより、極性が反対同士の漏れ電流を相殺することができ、見かけ上1相分のスイッチングに起因する漏れ電流を低減することが可能となり、2相変調方式でありながら中性点電位の変動をVdc/3に抑制できる。さらに1シャント電流検出のための最低オン期間の確保を前提としてパルス幅を設定すれば、1シャント電流検出のシステム(例えば冷蔵庫、エアコン等)にも適応することが可能である。よって、実施形態2は、実施形態1と組み合わせて実施することもでき、電流制御の間引き中の制御としても使用することできる。 According to the second embodiment, by using underlay two-phase modulation as the modulation method, the pulse width can be shortened and the neutral point potential fluctuation can be suppressed to Vdc/3. Specifically, each pulse is shifted so that the falling (or rising) edge of the pulse output of the phase with the maximum modulation rate and the rising (or falling) edge of the pulse output of the intermediate phase are close to each other. As a result, leakage currents with opposite polarities can be canceled out, making it possible to reduce the leakage current caused by switching for one phase apparently, and even though it is a two-phase modulation method, the neutral point potential fluctuates. can be suppressed to Vdc/3. Furthermore, if the pulse width is set on the premise of securing the minimum on-period for one-shunt current detection, it is possible to adapt to one-shunt current detection systems (for example, refrigerators, air conditioners, etc.). Therefore, the second embodiment can be implemented in combination with the first embodiment, and can also be used as control during thinning of current control.
パルスシフトの仕様
図6Aは、3相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。
Specifications of Pulse Shift FIG. 6A is a diagram showing specifications for creating a modified waveform in which a pulse shift has been performed from a three-phase modulated wave. In the pulse shift, the value of the voltage command signal to be compared with the triangular carrier wave is adjusted at the rise and fall of the triangular wave.
図6Aの縦軸は、-Vdc/2から+Vdc/2までの範囲の電圧を示し、横軸は、搬送波の1周期の範囲の時間を示す。図6Aで、Maxは、電圧指令信号の大きさが最大の相(U相)を示し、Midは、電圧指令信号の大きさが2番目に大きい相(V相)を示し、Minは、電圧指令信号の大きさが最小の相(W相)を示す。図6Aで、AuはU相の上側スイッチング素子の状態を示し、AdはU相の下側スイッチング素子の状態を示し、BuはV相の上側スイッチング素子の状態を示し、BdはV相の下側スイッチング素子の状態を示し、CuはW相の上側スイッチング素子の状態を示し、CdはW相の下側スイッチング素子の状態を示す。図6AのMax、Mid、Minのプロットが搬送波で切り取られる水平部分は、それぞれの相のスイッチング素子がオンである区間を示す。 The vertical axis in FIG. 6A indicates voltage in the range from −Vdc/2 to +Vdc/2, and the horizontal axis indicates time in the range of one cycle of the carrier wave. In FIG. 6A, Max indicates the phase with the largest voltage command signal (U phase), Mid indicates the phase with the second largest voltage command signal (V phase), and Min indicates the voltage Indicates the phase (W phase) with the smallest command signal magnitude. In FIG. 6A, Au indicates the state of the upper switching element of the U phase, Ad indicates the state of the lower switching element of the U phase, Bu indicates the state of the upper switching element of the V phase, and Bd indicates the state of the lower switching element of the V phase. Cu indicates the state of the upper switching element of the W phase, and Cd indicates the state of the lower switching element of the W phase. The horizontal portion where the Max, Mid, and Min plots in FIG. 6A are cut out by the carrier wave indicates the section in which the switching elements of each phase are on.
図6Bは、線間電圧を、図6Aの期間A及びBで表した表である。線間電圧Max->Midは、UV相間の電圧であり、線間電圧Max->Minは、UW相間の電圧であり、線間電圧Mid->Minは、VW相間の電圧である。 FIG. 6B is a table showing line voltages in periods A and B in FIG. 6A. The line voltage Max->Mid is the voltage between the UV phases, the line voltage Max->Min is the voltage between the UW phases, and the line voltage Mid->Min is the voltage between the VW phases.
パルスシフト手段250は、搬送波の1周期内において休止していない2相が同時にオンにならないよう、電圧指令信号の大きさが最大の相の立ち下がりエッジと、電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は電圧指令信号の大きさが最大の相の立ち上がりエッジと、電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、PWM制御信号をシフトする。このパルスシフトの例は、プロット510からプロット520への変換である。
The pulse shift means 250 shifts the falling edge of the phase whose voltage command signal has the maximum magnitude and the phase whose voltage command signal has the minimum magnitude so that two phases that are not at rest within one cycle of the carrier wave do not turn on at the same time. The PWM control signal is controlled so that the rising edge of the phase is close to each other, or the rising edge of the phase with the largest voltage command signal is close to the falling edge of the phase with the smallest voltage command signal. shift. An example of this pulse shift is the transformation from
パルスシフト手段250は、シフトの前後(プロット510及びプロット520の間)で出力線間電圧が同じになるよう前記PWM制御信号のパルス幅を調整する。これを実現するためには、搬送波1周期にかかる出力線間電圧が、プロット510及びプロット520の間で同じになればよい。プロット510及びプロット520の搬送波1周期にかかる出力線間電圧は、それぞれ関係515及び関係525と表すことができる。ここでCを定数とすれば、A及びBからD及びEを求めることができる。
The pulse shift means 250 adjusts the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift (between the
1シャント電流検出
図7は、実施形態1において1シャント電流検出を適用する時に好ましいPWM制御信号を示す図である。期間p1は、3相のうちで電圧指令信号の大きさが最大の相(例えばU相)のPWM制御信号がオンであり、電圧指令信号の大きさが2番目に大きい相(例えばV相)及び最小の相(例えばW相)のPWM制御信号がオフである期間を示す。期間p2は、3相のうちで電圧指令信号の大きさが最大の相(例えばU相)及び2番目に大きい相(例えばV相)のPWM制御信号がオンであり、電圧指令信号の大きさが最小の相(例えばW相)のPWM制御信号がオフである期間を示す。実施形態1において1シャント電流検出を適用する時には、期間p1及びp2が1シャント電流検出に必要な所定の最小期間より大きくなるのが好ましい。よって実施形態1において1シャント電流検出を適用する時には、このような関係を満たすように、零相電圧重畳手段220が零相電圧を重畳し、パルスシフト手段250がパルスシフト量を調整すれば、電流検出に必要な最低のデューティ(例えば図4AのCの定数部分)を確保することができる。
1-Shunt Current Detection FIG. 7 is a diagram showing a preferable PWM control signal when applying 1-shunt current detection in the first embodiment. During period p1, the PWM control signal of the phase with the largest voltage command signal (for example, U phase) among the three phases is on, and the PWM control signal of the phase with the second largest voltage command signal (for example, V phase) is on. and a period during which the PWM control signal of the minimum phase (for example, W phase) is off. During period p2, the PWM control signals of the phase with the largest voltage command signal (for example, U phase) and the second largest phase (for example, V phase) are on, and the magnitude of the voltage command signal is on. indicates the period during which the PWM control signal of the minimum phase (for example, W phase) is off. When applying one-shunt current detection in the first embodiment, it is preferable that periods p1 and p2 are longer than a predetermined minimum period required for one-shunt current detection. Therefore, when applying one-shunt current detection in the first embodiment, if the zero-sequence voltage superimposition means 220 superimposes the zero-sequence voltage and the pulse shift means 250 adjusts the pulse shift amount so as to satisfy such a relationship, The minimum duty required for current detection (for example, the constant portion of C in FIG. 4A) can be ensured.
搬送波の複数周期におけるデューティ変化
図8は、搬送波の連続する複数周期について、デューティを変化させる例を示す図である。プロット810は、基本の3相変調波形である。プロット820は、プロット810と同じ電圧出力で、搬送波の連続する2周期においてデューティが同じ2相変調波形である。プロット830は、プロット810と同じ電圧出力で、搬送波の連続する2周期においてデューティが異なる2相変調波形である。
Change in Duty in Multiple Cycles of Carrier Wave FIG. 8 is a diagram showing an example of changing the duty in multiple consecutive cycles in the carrier wave.
ある実施形態によれば、パルスシフト手段250は、搬送波の連続するn回(nは2以上の整数)の周期における、電圧指令信号の大きさが最大の相及び2番目に大きい相のPWM制御信号のオン期間の和が変わらないように、オン期間を調整する。具体的には、プロット830のように、出力電圧の総和が変わらないようにしつつ、比較的長いデューティと比較的短いデューティとを設けるように調整する。これによって、デューティが長い周期(プロット830の最初の周期)においては電流検出がしやすくなる。その結果、平均電圧を変えずに電流検出の機会を増やすことができる。図8の例によれば、1シャントシステムにおいて、電流検出に必要な最低デューティを確保できる変調率の下限をより低くできる。
According to an embodiment, the pulse shift means 250 performs PWM control of the phase with the largest magnitude of the voltage command signal and the phase with the second largest magnitude in n consecutive cycles of the carrier wave (n is an integer of 2 or more). Adjust the on-period so that the sum of the on-periods of the signal does not change. Specifically, as shown in
電流検出精度の向上
ある実施形態によれば、制御器106は、1シャント電流検出を行い、搬送波の連続するn周期(nは2以上の整数)のそれぞれについて電流検出を行い、n個の電流値の平均値を電流検出値として制御に利用する。これにより、電流検出の精度を向上させることができる。
Improving Current Detection Accuracy According to an embodiment, the
パルスシフトのランダムな省略
ある実施形態によれば、パルスシフト手段250は、ランダムにパルスのシフトを省略する。これにより、騒音を低減できる。
Random Omission of Pulse Shifts According to an embodiment, the pulse shifting means 250 randomly omit shifts of pulses. Thereby, noise can be reduced.
図9は、パルスシフトの発生及び電流FFT(高速フーリエ変換)を示す図である。プロット910は、本実施形態を用いない場合のパルスシフトの発生頻度を示し、プロット915は、その場合の電流FFTである。プロット910は、一定間隔でパルスシフトが実行されることを示し、その(周期*n倍)の高調波成分が、プロット915に多く発生し、それが低次高調波として、電流FFTに現れ、騒音に影響する。プロット920は、本実施形態を用いる場合のパルスシフトの発生頻度を示し、プロット925は、その場合の電流FFTである。ここではランダムにパルスシフトを省略する。ランダムに省略するため、前述のような低次高調波が発生せず、すなわちパルスシフトが不規則に発生するように制御することによって、騒音が低減できる。 FIG. 9 is a diagram showing the occurrence of pulse shift and current FFT (fast Fourier transform). Plot 910 shows the frequency of occurrence of pulse shifts when this embodiment is not used, and plot 915 is the current FFT in that case. Plot 910 shows that pulse shifting is performed at regular intervals, and many harmonic components of (period * n times) occur in plot 915, which appear as low-order harmonics in the current FFT, Affects noise. Plot 920 shows the frequency of occurrence of pulse shifts when using this embodiment, and plot 925 is the current FFT in that case. Here, pulse shifts are omitted at random. Since the pulses are omitted at random, the low-order harmonics as described above are not generated, that is, the noise can be reduced by controlling the pulse shifts so that they occur irregularly.
実施形態1及び2の変調方式の組み合わせ
ある実施形態によれば、変調率が小さいときに実施形態1(3相)の制御を行い、変調率が大きいときに実施形態2(2相)の制御を行う。実施形態2は、パルスシフト後のパルス幅が、電流検出の最低デューティより小さい値になる場合、確実な電流検出ができず、これに対しては効果的な対策が難しい。ここで効果的とは、シフトしたパルスで搬送波の周期ごとに電流を検出できないことをいう。電流検出自体を間引く等の対策を行うことができるが、理想的ではない。これに対して実施形態1の構成では、どんな小さいデューティでも電流検出の最低デューティを確保できる。したがって実施形態1の制御と、実施形態2の制御とを、変調率に基づいて切り替えることが好ましい。例えば、変調率が50%を超えるとき、パルスシフトを行わない(実施形態1も実施形態2も実行しない)。変調率が10~50%のときは、実施形態2のパルスシフトを実行する。変調率が10%未満のときは、実施形態1のパルスシフトを実行する。この構成では、電流検出が可能な実施形態1の制御と、漏れ電流を低減する実施形態2の制御とを組み合わせることによって、電流検出を確実に行い、かつ漏れ電流の最小化も図ることができる。
Combination of Modulation Methods of
パルスシフトと2相変調との組み合わせ
ある実施形態によれば、電流検出が可能な実施形態1の制御と、従来の2相変調による制御とを組み合わせる。具体的には、電圧指令信号発生器210は、パルスシフトを省略するときに、3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する。変調率が小さく、電流検出を行わない場合に限定して、従来の2相変調波形を用いれば、その時は電流リップルが低減される。実施形態1と、従来の2相変調との組み合わせによって、漏れ電流の低減と、制御安定性の向上とを実現できる。
Combination of Pulse Shift and Two-Phase Modulation According to an embodiment, the control of the first embodiment in which current detection is possible is combined with conventional control using two-phase modulation. Specifically, when the pulse shift is omitted, the voltage
変調率に基づくパルスシフトの使用
ある実施形態によれば、所定の変調率より小さい場合にのみ、パルスシフト手段250は、PWM制御信号をシフトする。具体的には、位置決め、強制転流等の変調率が小さいときに、実施形態1及び2、及びそれらの変形例による変調方式を利用する。変調率が小さいときに、従来の3相変調や2相変調を用いると漏れ電流が増加する傾向がある。しかしこのような場合に、本開示によるさまざまな実施形態を用いることによって、漏れ電流を低減することができる。また、パルス幅を短くすることによって、騒音成分を高調波側に移動させ、搬送波基本波成分の騒音を低減できる。これにより位置決め時の騒音を低減できるという効果を有する。変調率が中程度から大きいときは、騒音に対する影響が少ないので、通常の2相変調や3相変調を用いることができる。
Using Pulse Shifting Based on Modulation Rate According to an embodiment, the pulse shifting means 250 shifts the PWM control signal only if it is less than a predetermined modulation rate. Specifically, when the modulation rate for positioning, forced commutation, etc. is small, the modulation methods according to
ハードウェア
図10は、制御器106の構造を示すブロック図である。制御器106は、プロセッサ1010、メモリ1020、及び入出力部1030を含む。プロセッサ1010は、電圧指令信号及び搬送波を発生し、これらの比較に基づいてPWM制御信号を発生し、主回路101のスイッチング素子102a~102c及び104a~104cにそれぞれ出力する。メモリ1020は、プロセッサ1010によって実行される処理に用いられる命令及びパラメータを格納する。入出力部1030は、プロセッサ1010の出力に基づいて制御信号を生成し、主回路101の上アーム102及び下アーム104に出力する。入出力部1030は、プロセッサ1010の中に組み込まれていてもよい。
Hardware FIG. 10 is a block diagram showing the structure of the
本開示におけるさまざまな機能のそれぞれは、単一の要素で実現されてもよく、複数の要素で実現されてもよい。逆に複数の機能が単一の要素で実現されてもよい。それぞれの機能は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせによって実現され得る。本開示におけるフローは、複数のブロックを含む。これらブロックの処理は、シリアルになされてもよく、パラレルになされてもよい。また一部ブロックの順序が入れ替わってもよい。 Each of the various functions in this disclosure may be implemented with a single element or with multiple elements. Conversely, multiple functions may be realized by a single element. Each function may be realized by hardware, software, or a combination of hardware and software. A flow in this disclosure includes multiple blocks. Processing of these blocks may be done serially or in parallel. Further, the order of some blocks may be changed.
本開示における装置、システム、または方法の主体は、コンピュータを備えている。このコンピュータがプログラムを実行することによって、本開示における装置、システム、または方法の主体の機能が実現される。コンピュータは、プログラムに従って動作するプロセッサを主なハードウェア構成として備える。プロセッサは、プログラムを実行することによって機能を実現することができれば、その種類は問わない。プロセッサは、半導体集積回路(IC)、又はLSI(large scale integration)を含む一つ又は複数の電子回路で構成される。ここでは、ICやLSIと呼んでいるが、集積の度合いによって呼び方が変わり、システムLSI、VLSI(very large scale integration)、若しくはULSI(ultra large scale integration) と呼ばれるものであってもよい。LSIの製造後にプログラムされる、フィールド・プログラマブル・ゲート・アレイ(FPGA)、又はLSI内部の接合関係の再構成又はLSI内部の回路区画のセットアップができる再構成可能な論理デバイスも同じ目的で使うことができる。複数の電子回路は、一つのチップに集積されてもよいし、複数のチップに設けられてもよい。複数のチップは一つの装置に集約されていてもよいし、複数の装置に備えられていてもよい。プログラムは、コンピュータが読み取り可能なROM、光ディスク、ハードディスクドライブなどの非一時的記録媒体に記録される。プログラムは、記録媒体に予め格納されていてもよいし、インターネット等を含む広域通信網を介して記録媒体に供給されてもよい。 The main body of the device, system, or method in the present disclosure includes a computer. When this computer executes the program, the main functions of the device, system, or method of the present disclosure are realized. A computer includes, as its main hardware configuration, a processor that operates according to a program. The type of processor does not matter as long as it can implement a function by executing a program. A processor is composed of one or more electronic circuits including a semiconductor integrated circuit (IC) or a large scale integration (LSI). Here, they are called IC or LSI, but the name changes depending on the degree of integration, and may also be called system LSI, VLSI (very large scale integration), or ULSI (ultra large scale integration). Field programmable gate arrays (FPGAs), which are programmed after the LSI is manufactured, or reconfigurable logic devices that can reconfigure the interconnections within the LSI or set up circuit sections within the LSI, may also be used for the same purpose. I can do it. A plurality of electronic circuits may be integrated on one chip or may be provided on a plurality of chips. A plurality of chips may be integrated into one device, or may be provided in a plurality of devices. The program is recorded on a computer-readable non-transitory storage medium such as a ROM, optical disk, or hard disk drive. The program may be stored in the recording medium in advance, or may be supplied to the recording medium via a wide area communication network including the Internet.
106 制御器
210 電圧指令信号発生器
220 零相電圧重畳手段
230 搬送波発生器
240 比較器
250 パルスシフト手段
106
Claims (14)
3相の電圧指令信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相又は2相が同時にオン状態にならないように、前記PWM制御信号の3相のうちの少なくとも2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトする
PWM制御インバータ。 A main circuit comprising three switching elements in the upper arm and three switching elements in the lower arm connected in a three-phase bridge, converting input DC power into three-phase AC power and outputting it;
a voltage command signal generator that generates a three-phase voltage command signal; a carrier wave generator that generates a triangular or sawtooth carrier wave having a frequency sufficiently higher than that of the voltage command signal; a control circuit having a comparator that compares the magnitude and generates a PWM (pulse width modulation) control signal for driving the main circuit;
zero-phase voltage superimposition means for superimposing a zero-phase voltage on the voltage command signal so that the pulse width of each phase of the PWM control signal is shortened to a predetermined value or less;
A PWM control inverter comprising pulse shifting means for shifting the PWM control signal within one period of the carrier wave,
The pulse shift means is configured to control the rising edges of at least two of the three phases of the PWM control signal so that three or two phases of the PWM control signal are not turned on at the same time within one period of the carrier wave; A PWM control inverter that shifts the PWM control signal so that its falling edge is close to the PWM control signal.
請求項1に記載のPWM制御インバータ。 2. The PWM control inverter according to claim 1, wherein the pulse shift means shifts the PWM control signal so that two phases of the PWM control signal are simultaneously turned on within one period of the carrier wave.
請求項1に記載のPWM制御インバータ。 2. The PWM control inverter according to claim 1, wherein the pulse shift means adjusts the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift.
前記電圧指令信号の大きさが最大の相の前記PWM制御信号の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の前記PWM制御信号の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の前記PWM制御信号の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の前記PWM制御信号の立ち下がりエッジとが近接するように
前記PWM制御信号をシフトする
請求項1に記載のPWM制御インバータ。 The pulse shift means prevents three phases of the PWM control signal from being on at the same time within one period of the carrier wave.
The falling edge of the PWM control signal of the phase in which the magnitude of the voltage command signal is the largest is close to the rising edge of the PWM control signal of the phase in which the magnitude of the voltage command signal is the smallest, or the voltage command Shifting the PWM control signal so that the rising edge of the PWM control signal of the phase with the largest signal magnitude and the falling edge of the PWM control signal of the phase with the smallest magnitude of the voltage command signal are close to each other. The PWM control inverter according to claim 1.
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間が1シャント電流検出に必要な所定の最小期間より大きくなるように、前記零相電圧重畳手段が零相電圧を重畳し、前記パルスシフト手段がパルスシフト量を調整する
請求項1~4のいずれか1項に記載のPWM制御インバータ。 Among the three phases, the PWM control signal of the phase with the largest magnitude of the voltage command signal is on, and the PWM control signals of the phase with the second largest magnitude of the voltage command signal and the phase with the smallest magnitude are off. and the PWM control signal of the phase with the largest magnitude of the voltage command signal and the second largest phase among the three phases is on, and the PWM control signal of the phase with the smallest magnitude of the voltage command signal is on. The zero-phase voltage superimposition means superimposes the zero-phase voltage so that the period during which the PWM control signal is off is longer than a predetermined minimum period required for one shunt current detection, and the pulse shift means adjusts the pulse shift amount. The PWM control inverter according to any one of claims 1 to 4.
3相のうち1相を休止させる下張付け2相変調信号を発生する電圧指令信号発生器と、電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記PWM制御信号をシフトする
PWM制御インバータ。 A main circuit comprising three switching elements in the upper arm and three switching elements in the lower arm connected in a three-phase bridge, converting input DC power into three-phase AC power and outputting it;
a voltage command signal generator that generates an underlay two-phase modulation signal that pauses one of the three phases; a carrier wave generator that generates a triangular or sawtooth carrier wave having a sufficiently higher frequency than the voltage command signal; a control circuit having a comparator that compares the voltage command signal with the carrier wave and generates a PWM (pulse width modulation) control signal for driving the main circuit;
A PWM control inverter comprising pulse shifting means for shifting the PWM control signal within one period of the carrier wave,
The pulse shift means prevents two phases that are not at rest within one cycle of the carrier wave from being turned on at the same time.
The falling edge of the phase for which the voltage command signal has the largest magnitude is close to the rising edge of the phase for which the voltage command signal has the smallest magnitude, or the rising edge of the phase for which the voltage command signal has the largest magnitude so that the edge and the falling edge of the phase with the minimum magnitude of the voltage command signal are close to each other,
A PWM control inverter that shifts the PWM control signal.
請求項6に記載のPWM制御インバータ。 7. The PWM control inverter according to claim 6, wherein the pulse shift means adjusts the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift.
搬送波の連続するn回(nは2以上の整数)の周期における、前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号のオン期間の和が変わらないように、オン期間を調整する
請求項6又は7に記載のPWM制御インバータ。 The pulse shift means includes:
So that the sum of the on-periods of the PWM control signal in the phase where the voltage command signal is the largest and the second largest in the n consecutive cycles of the carrier wave (n is an integer of 2 or more) does not change. The PWM control inverter according to claim 6 or 7, wherein the on-period is adjusted.
請求項6~8のいずれか1項に記載のPWM制御インバータ。 The control circuit performs one-shunt current detection, performs current detection for each of n consecutive periods of the carrier wave (n is an integer of 2 or more), and uses the average value of n current values as a current detection value for control. The PWM control inverter according to any one of claims 6 to 8.
請求項1~9のいずれか1項に記載のPWM制御インバータ。 The PWM control inverter according to any one of claims 1 to 9, wherein the pulse shifting means randomly omits shifting of pulses.
3相の電圧指令信号又は3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
(i)
3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間
のうちの少なくとも1つが1シャント電流検出に必要な所定の最小期間より小さいときは、
前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相が同時にオン状態にならないように、前記PWM制御信号の3相のうちのいずれか2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトし、
(ii)
3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間
が1シャント電流検出に必要な所定の最小期間より大きいときは、
前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記PWM制御信号をシフトする
PWM制御インバータ。 A main circuit comprising three switching elements in the upper arm and three switching elements in the lower arm connected in a three-phase bridge, converting input DC power into three-phase AC power and outputting it;
a voltage command signal generator that generates a three-phase voltage command signal or a lower tension two-phase modulation signal or an upper tension two-phase modulation signal that stops one of the three phases; and a voltage command signal generator having a frequency sufficiently higher than that of the voltage command signal. a carrier wave generator that generates a triangular or sawtooth carrier wave, and a comparator that compares the voltage command signal and the carrier wave to generate a PWM (pulse width modulation) control signal for driving the main circuit. a control circuit having;
zero-phase voltage superimposition means for superimposing a zero-phase voltage on the voltage command signal so that the pulse width of each phase of the PWM control signal is shortened to a predetermined value or less;
A PWM control inverter comprising pulse shifting means for shifting the PWM control signal within one period of the carrier wave,
(i)
Among the three phases, the PWM control signal of the phase with the largest magnitude of the voltage command signal is on, and the PWM control signals of the phase with the second largest magnitude of the voltage command signal and the phase with the smallest magnitude are off. and the PWM control signal of the phase with the largest magnitude of the voltage command signal and the second largest phase among the three phases is on, and the PWM control signal of the phase with the smallest magnitude of the voltage command signal is on. When at least one of the periods during which the PWM control signal is off is less than a predetermined minimum period required for one shunt current detection;
The pulse shift means shifts the rising edge and falling edge of any two of the three phases of the PWM control signal so that the three phases of the PWM control signal do not turn on simultaneously within one cycle of the carrier wave. Shifting the PWM control signal so that the edge is close to the
(ii)
Among the three phases, the PWM control signal of the phase with the largest magnitude of the voltage command signal is on, and the PWM control signals of the phase with the second largest magnitude of the voltage command signal and the phase with the smallest magnitude are off. and the PWM control signal of the phase with the largest magnitude of the voltage command signal and the second largest phase among the three phases is on, and the PWM control signal of the phase with the smallest magnitude of the voltage command signal is on. When the period during which the PWM control signal is off is greater than the predetermined minimum period required for one shunt current detection,
The pulse shift means prevents two phases that are not at rest within one cycle of the carrier wave from being turned on at the same time.
The falling edge of the phase for which the voltage command signal has the largest magnitude is close to the rising edge of the phase for which the voltage command signal has the smallest magnitude, or the rising edge of the phase for which the voltage command signal has the largest magnitude so that the edge and the falling edge of the phase with the minimum magnitude of the voltage command signal are close to each other,
A PWM control inverter that shifts the PWM control signal.
請求項11に記載のPWM制御インバータ。 12. The PWM control inverter according to claim 11, wherein the pulse shift means adjusts the pulse width of the PWM control signal so that the output line voltage is the same before and after the shift.
請求項1-12のいずれか1項に記載のPWM制御インバータ。 Any one of claims 1 to 12, wherein the voltage command signal generator generates a lower tension two-phase modulation signal or an upper tension two-phase modulation signal that pauses one of the three phases when the pulse shift is omitted. PWM control inverter described in section.
請求項1-13のいずれか1項に記載のPWM制御インバータ。 The PWM control inverter according to any one of claims 1 to 13, wherein the pulse shifting means shifts the PWM control signal only when the modulation rate is smaller than a predetermined modulation rate.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186756A JP7402009B2 (en) | 2019-10-10 | 2019-10-10 | PWM control inverter |
KR1020200071573A KR20210043419A (en) | 2019-10-10 | 2020-06-12 | Inverter and controlling method of the same |
US17/034,641 US11329594B2 (en) | 2019-10-10 | 2020-09-28 | Apparatus and control method for reducing leakage current and noise |
PCT/KR2020/013583 WO2021071207A1 (en) | 2019-10-10 | 2020-10-06 | Apparatus and control method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186756A JP7402009B2 (en) | 2019-10-10 | 2019-10-10 | PWM control inverter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064989A JP2021064989A (en) | 2021-04-22 |
JP7402009B2 true JP7402009B2 (en) | 2023-12-20 |
Family
ID=75486649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186756A Active JP7402009B2 (en) | 2019-10-10 | 2019-10-10 | PWM control inverter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7402009B2 (en) |
KR (1) | KR20210043419A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024028008A (en) * | 2022-08-19 | 2024-03-01 | サンデン株式会社 | Power conversion apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066255A (en) | 2011-09-15 | 2013-04-11 | Toshiba Corp | Motor controller |
WO2014073247A1 (en) | 2012-11-07 | 2014-05-15 | 三菱電機株式会社 | Power conversion device |
JP2018157651A (en) | 2017-03-16 | 2018-10-04 | 日産自動車株式会社 | Inverter control apparatus and inverter control method |
-
2019
- 2019-10-10 JP JP2019186756A patent/JP7402009B2/en active Active
-
2020
- 2020-06-12 KR KR1020200071573A patent/KR20210043419A/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066255A (en) | 2011-09-15 | 2013-04-11 | Toshiba Corp | Motor controller |
WO2014073247A1 (en) | 2012-11-07 | 2014-05-15 | 三菱電機株式会社 | Power conversion device |
JP2018157651A (en) | 2017-03-16 | 2018-10-04 | 日産自動車株式会社 | Inverter control apparatus and inverter control method |
Also Published As
Publication number | Publication date |
---|---|
KR20210043419A (en) | 2021-04-21 |
JP2021064989A (en) | 2021-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108995B2 (en) | Power converter | |
US9520807B2 (en) | Power converter that delays state changes of on/off pulses and control method thereof | |
JP6206502B2 (en) | Power conversion device and power conversion method | |
US9071166B2 (en) | Power converter with surge voltage suppression | |
JP6731639B2 (en) | Power converter | |
US10312850B2 (en) | Semiconductor device and power conversion device | |
JP6402828B2 (en) | Charging shared inverter | |
JP6176495B2 (en) | 3-level inverter control method and control apparatus | |
JP7402009B2 (en) | PWM control inverter | |
JP4873317B2 (en) | Inverter device | |
WO2020058171A1 (en) | Multi-level inverter | |
JP5810765B2 (en) | Noise reduction device and power conversion device including the same | |
US11329594B2 (en) | Apparatus and control method for reducing leakage current and noise | |
JP7494321B2 (en) | Three-phase three-level inverter drive control device and drive control method | |
JP6311401B2 (en) | PWM signal generator | |
JP2022134404A (en) | Inverter controller | |
JP7236855B2 (en) | Three-phase AC controller and three-phase AC control system | |
JP5910001B2 (en) | Power converter | |
JP5676990B2 (en) | Switching method for power converter | |
JP2003033042A (en) | Two-phase modulation control type inverter | |
JP6754022B1 (en) | Power converter | |
Schmitt et al. | Active damping of common-mode oscillations in electric drive systems using direct current control | |
JP5894031B2 (en) | Power converter | |
JP5857189B2 (en) | Inverter device | |
JP2020108329A (en) | Inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7402009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |