JP7400382B2 - Electro-optical devices and electronic equipment - Google Patents

Electro-optical devices and electronic equipment Download PDF

Info

Publication number
JP7400382B2
JP7400382B2 JP2019208552A JP2019208552A JP7400382B2 JP 7400382 B2 JP7400382 B2 JP 7400382B2 JP 2019208552 A JP2019208552 A JP 2019208552A JP 2019208552 A JP2019208552 A JP 2019208552A JP 7400382 B2 JP7400382 B2 JP 7400382B2
Authority
JP
Japan
Prior art keywords
spacer
electro
optical device
substrate
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019208552A
Other languages
Japanese (ja)
Other versions
JP2021081573A (en
Inventor
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019208552A priority Critical patent/JP7400382B2/en
Publication of JP2021081573A publication Critical patent/JP2021081573A/en
Application granted granted Critical
Publication of JP7400382B2 publication Critical patent/JP7400382B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電気光学装置および電子機器に関する。 The present invention relates to an electro-optical device and an electronic device.

プロジェクター等の電子機器には、一般的に、画素ごとに光学的特性を変更可能な液晶装置等の電気光学装置が用いられる。特許文献１には、上基板と、下基板と、これら２個の基板に挟持される液晶層とを有する液晶装置が開示される。２個の基板同士は、樹脂製のシール部材によって貼り合わされる。液晶層は、シール部材によって封止される。 2. Description of the Related Art Electronic devices such as projectors generally use electro-optical devices such as liquid crystal devices that can change optical characteristics for each pixel. Patent Document 1 discloses a liquid crystal device having an upper substrate, a lower substrate, and a liquid crystal layer sandwiched between these two substrates. The two substrates are bonded together using a resin sealing member. The liquid crystal layer is sealed with a seal member.

また、特許文献１に記載の液晶装置は、２個の基板間のギャップを調整するための柱状のスペーサーを有する。当該スペーサーは、表示領域内、シール部材の内部、またはシール部材よりも外側に配置される。 Furthermore, the liquid crystal device described in Patent Document 1 includes a columnar spacer for adjusting the gap between the two substrates. The spacer is arranged within the display area, inside the seal member, or outside the seal member.

特開２００４－９３８４４号公報JP2004-93844A

表示領域内に柱状のスペーサーが配置されると、コントラストが低下するおそれがある。コントラストの低下を防ぐため、表示領域内に柱状のスペーサーを配置せずに、シール部材の外側、またはシール部材の内部に柱状のスペーサーを配置すると、基板の中央部が撓み易くなってしまう。このため、２個の基板間のギャップが変動してしまう。また、スペーサーが柱状であると、スペーサーの機械的強度が十分でなく、この結果、基板間のギャップの均一化を図ることが難しい。このようなことから、表示品質が低下するおそれがある。 If a columnar spacer is placed within the display area, there is a risk that the contrast will decrease. If a columnar spacer is not placed within the display area but placed outside or inside the sealing member in order to prevent a decrease in contrast, the center portion of the substrate will easily bend. As a result, the gap between the two substrates varies. Further, if the spacer is columnar, the mechanical strength of the spacer is insufficient, and as a result, it is difficult to make the gap between the substrates uniform. For this reason, there is a possibility that display quality may deteriorate.

本発明の電気光学装置の一態様は、第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に配置された電気光学層と、樹脂材料を含み、前記第１基板と前記第２基板との間に配置され、平面視で前記電気光学層を囲む枠状のシール部材と、無機材料を含み、前記第１基板と前記第２基板との間の距離を規定する第１スペーサーと、を備え、前記第１基板は、電極と、前記電極と前記第１スペーサーとの間に配置された第１無機材料膜と、前記第１無機材料膜と前記第１スペーサーとの間に配置された第１遮光膜と、前記平面視で前記シール部材の内側に、前記シール部材と離間して配置された遮光性の見切部と、を有し、前記第１スペーサーは、前記平面視で前記シール部材と表示領域との間に、前記シール部材と離間して配置され、前記平面視で前記表示領域の外縁に沿うとともに前記見切部と重なる位置に配置されている。
One aspect of the electro-optical device of the present invention includes a first substrate, a second substrate facing the first substrate, an electro-optic layer disposed between the first substrate and the second substrate, and a resin. a frame-shaped sealing member containing a material, disposed between the first substrate and the second substrate, and surrounding the electro-optic layer in a plan view; and a frame-shaped sealing member containing an inorganic material, the first substrate and the second substrate. a first spacer that defines a distance between the electrode, the first inorganic material film disposed between the electrode and the first spacer, and the first inorganic material a first light-shielding film disposed between the material film and the first spacer; and a light-shielding partition disposed inside the sealing member in plan view and spaced apart from the sealing member . The first spacer is arranged between the sealing member and the display area in a plan view, spaced apart from the sealing member, and extends along an outer edge of the display area and overlaps with the parting part in the plan view. placed in position.

第１実施形態に係る電気光学装置の断面図である。FIG. 1 is a cross-sectional view of an electro-optical device according to a first embodiment. 素子基板の電気的な構成を示す等価回路図である。FIG. 3 is an equivalent circuit diagram showing the electrical configuration of the element substrate. 第１スペーサーおよび第２スペーサーを示す断面図である。It is a sectional view showing a first spacer and a second spacer. 第１スペーサーおよび第２スペーサーを示す平面図である。It is a top view which shows a 1st spacer and a 2nd spacer. 無機材料膜、遮光膜および絶縁層の形成方法について説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a method of forming an inorganic material film, a light shielding film, and an insulating layer. 第１スペーサーおよび第２スペーサーの形成方法を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a method of forming a first spacer and a second spacer. 遮光膜の形成方法を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a method of forming a light-shielding film. 無機材料膜の形成方法を説明するための断面図である。FIG. 3 is a cross-sectional view for explaining a method of forming an inorganic material film. 第２実施形態に係る電気光学装置の一部を示す断面図である。FIG. 7 is a cross-sectional view showing a part of an electro-optical device according to a second embodiment. 図９に示す第１スペーサー、第２スペーサーおよび第３スペーサーを示す平面図である。10 is a plan view showing a first spacer, a second spacer, and a third spacer shown in FIG. 9. FIG. 変形例における第１スペーサーとシール部材との配置を示す平面図である。It is a top view which shows arrangement|positioning of the 1st spacer and the sealing member in a modification. 変形例における第１スペーサーおよび第２スペーサーを示す断面図である。It is a sectional view showing a first spacer and a second spacer in a modified example. 電子機器の一例であるパーソナルコンピューターを示す斜視図である。1 is a perspective view showing a personal computer that is an example of an electronic device. 電子機器の一例であるスマートフォンを示す平面図である。FIG. 1 is a plan view showing a smartphone, which is an example of an electronic device. 電子機器の一例であるプロジェクターを示す模式図である。FIG. 1 is a schematic diagram showing a projector that is an example of an electronic device.

以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the drawings, the dimensions or scale of each part may differ from the actual size, and some parts are shown schematically to facilitate understanding. Further, the scope of the present invention is not limited to these forms unless there is a statement that specifically limits the present invention in the following description.

１．電気光学装置
本発明の電気光学装置の一例として、アクティブマトリクス方式の液晶装置を例に説明する。 1. Electro-Optical Device As an example of the electro-optical device of the present invention, an active matrix liquid crystal device will be described as an example.

１Ａ．第１実施形態
１Ａ－１．基本構成
図１は、第１実施形態に係る電気光学装置の断面図である。なお、図１では、対向基板４の図示を省略する。また、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向といい、Ｘ１方向とは反対の方向をＸ２方向という。同様に、Ｙ軸に沿う一方向をＹ１方向といい、Ｙ１方向とは反対の方向をＹ２方向という。Ｚ軸に沿う一方向をＺ１方向といい、Ｚ１方向とは反対の方向をＺ２方向という。 1A. First embodiment 1A-1. Basic Configuration FIG. 1 is a sectional view of an electro-optical device according to a first embodiment. Note that in FIG. 1, illustration of the counter substrate 4 is omitted. Further, in the following description, for convenience of explanation, the X-axis, Y-axis, and Z-axis, which are orthogonal to each other, will be used as appropriate. Further, one direction along the X axis is referred to as the X1 direction, and a direction opposite to the X1 direction is referred to as the X2 direction. Similarly, one direction along the Y axis is referred to as the Y1 direction, and the direction opposite to the Y1 direction is referred to as the Y2 direction. One direction along the Z axis is referred to as the Z1 direction, and the direction opposite to the Z1 direction is referred to as the Z2 direction.

図１に示す電気光学装置１００は、透過型の液晶装置である。図１に示すように、電気光学装置１００は、透光性を有する素子基板２と、透光性を有する対向基板４と、第１スペーサー５１と、第２スペーサー５２と、枠状のシール部材８と、液晶層９とを有する。液晶層９は「電気光学層」の例示である。第１スペーサー５１は、「スペーサー」の例示である。シール部材８は、素子基板２と対向基板４との間に配置される。液晶層９は、素子基板２、対向基板４およびシール部材８によって囲まれる領域内に配置される。素子基板２、液晶層９および対向基板４は、Ｚ軸に沿って並ぶ。素子基板２と対向基板４との重なる方向は、Ｚ１方向またはＺ２方向と一致する。以下では、Ｚ１方向またはＺ２方向からみることを「平面視」と言う。 The electro-optical device 100 shown in FIG. 1 is a transmissive liquid crystal device. As shown in FIG. 1, the electro-optical device 100 includes a light-transmitting element substrate 2, a light-transmitting counter substrate 4, a first spacer 51, a second spacer 52, and a frame-shaped sealing member. 8 and a liquid crystal layer 9. The liquid crystal layer 9 is an example of an "electro-optic layer". The first spacer 51 is an example of a "spacer". The seal member 8 is arranged between the element substrate 2 and the counter substrate 4. The liquid crystal layer 9 is arranged within a region surrounded by the element substrate 2, the counter substrate 4, and the seal member 8. The element substrate 2, liquid crystal layer 9, and counter substrate 4 are arranged along the Z axis. The direction in which the element substrate 2 and the counter substrate 4 overlap coincides with the Z1 direction or the Z2 direction. Hereinafter, viewing from the Z1 direction or the Z2 direction will be referred to as "planar view."

本実施形態の電気光学装置１００では、光は、例えば素子基板２に入射し、液晶層９を透過して対向基板４から出射される。なお、光は、対向基板４に入射し、液晶層９を透過して素子基板２から出射されてもよい。当該光は可視光である。「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。遮光性とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が５０％未満であることをいい、より好ましくは、１０％以下であることをいう。 In the electro-optical device 100 of this embodiment, light is incident on, for example, the element substrate 2, transmitted through the liquid crystal layer 9, and emitted from the counter substrate 4. Note that the light may be incident on the counter substrate 4, transmitted through the liquid crystal layer 9, and emitted from the element substrate 2. The light is visible light. "Translucency" means transparency to visible light, and preferably means that the transmittance of visible light is 50% or more. The light-shielding property means the light-shielding property against visible light, and preferably means that the visible light transmittance is less than 50%, more preferably 10% or less.

図１に示すように、素子基板２は、第１基材２１と配線層２２と複数の画素電極２６と複数のダミー画素電極２６ｄと第１配向膜２９とを有する。第１基材２１、配線層２２、複数の画素電極２６、および第１配向膜２９は、この順に並ぶ。第１配向膜２９が最も液晶層９側に位置する。画素電極２６は「一対の電極」の一方の例示である。第１基材２１および配線層２２で構成される構造体は「一対の基板」の一方の例示である。なお、「一対の基板」の一方の例示は、これに限定されない。 As shown in FIG. 1, the element substrate 2 includes a first base material 21, a wiring layer 22, a plurality of pixel electrodes 26, a plurality of dummy pixel electrodes 26d, and a first alignment film 29. The first base material 21, the wiring layer 22, the plurality of pixel electrodes 26, and the first alignment film 29 are arranged in this order. The first alignment film 29 is located closest to the liquid crystal layer 9 side. The pixel electrode 26 is an example of one of the "pair of electrodes." The structure composed of the first base material 21 and the wiring layer 22 is an example of one of the "pair of substrates". Note that the example of one of the "pair of substrates" is not limited to this.

第１基材２１は、透光性および絶縁性を有する平板で構成される。第１基材２１の材料は、例えば、ガラスまたは石英である。図示はしないが、配線層２２は、透光性および絶縁性を有する複数の絶縁膜を備える。各絶縁膜の材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。また、配線層２２には、複数のトランジスター２３が配置される。各画素電極２６は、透光性を有する。各画素電極２６の材料は、例えば、ＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）等の透明導電材料である。複数のダミー画素電極２６ｄは、図示しないが、平面視で、複数の画素電極２６を囲むように配置される。各ダミー画素電極２６ｄは、画像の表示に寄与しない電極である。また、第１配向膜２９は、素子基板２において最も液晶層９側に位置しており、液晶層９の液晶分子を配向させる。第１配向膜２９の材料は、例えば、ポリイミドおよび酸化ケイ素である。 The first base material 21 is composed of a flat plate having translucency and insulation properties. The material of the first base material 21 is, for example, glass or quartz. Although not shown, the wiring layer 22 includes a plurality of insulating films that are transparent and insulating. The material of each insulating film is, for example, an inorganic material containing silicon such as silicon oxide and silicon oxynitride. Furthermore, a plurality of transistors 23 are arranged in the wiring layer 22 . Each pixel electrode 26 has translucency. The material of each pixel electrode 26 is, for example, a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). Although not shown, the plurality of dummy pixel electrodes 26d are arranged so as to surround the plurality of pixel electrodes 26 in plan view. Each dummy pixel electrode 26d is an electrode that does not contribute to displaying an image. Further, the first alignment film 29 is located closest to the liquid crystal layer 9 in the element substrate 2, and aligns the liquid crystal molecules of the liquid crystal layer 9. The material of the first alignment film 29 is, for example, polyimide and silicon oxide.

図１に示すように、対向基板４は、素子基板２に対して離間して配置される。対向基板４は、第２基材４１と絶縁膜４２と見切部４３と共通電極４４と第２配向膜４６とを有する。第２基材４１、絶縁膜４２、共通電極４４および第２配向膜４６は、この順に並ぶ。第２配向膜４６が最も液晶層９側に位置する。共通電極４４は「一対の電極」の他方の例示である。第２基材４１および絶縁膜４２で構成される構造体は「一対の基板」の他方の例示である。なお、「一対の基板」の他方の例示は、これに限定されない。 As shown in FIG. 1, the counter substrate 4 is spaced apart from the element substrate 2. The counter substrate 4 includes a second base material 41 , an insulating film 42 , a parting portion 43 , a common electrode 44 , and a second alignment film 46 . The second base material 41, the insulating film 42, the common electrode 44, and the second alignment film 46 are arranged in this order. The second alignment film 46 is located closest to the liquid crystal layer 9 side. The common electrode 44 is the other example of the "pair of electrodes". The structure composed of the second base material 41 and the insulating film 42 is the other example of the "pair of substrates". Note that the other example of the "pair of substrates" is not limited to this.

第２基材４１の表面はＸ－Ｙ平面に平行である。絶縁膜４２、共通電極４４および第２配向膜４６のそれぞれは、平面視で第２基材４１のほぼ全域と重なる。第２基材４１は、透光性および絶縁性を有する平板で構成される。第２基材４１の材料は、例えば、ガラスまたは石英である。絶縁膜４２の材料は、例えば、酸化ケイ素等の透光性および絶縁性を有するケイ素系の無機材料である。絶縁膜４２内には、枠状の見切部４３が配置される。見切部４３は、遮光性を有する金属材料等で構成される。共通電極４４は、図示しない導通用電極を介して素子基板２に電気的に接続される。共通電極４４には、例えば固定電位が印加される。共通電極４４の材料は、例えば、ＩＴＯまたはＩＺＯ等の透明導電材料である。第２配向膜４６は、液晶層９の液晶分子を配向させる。第２配向膜４６の材料は、例えば、ポリイミドおよび酸化ケイ素である。 The surface of the second base material 41 is parallel to the XY plane. Each of the insulating film 42, the common electrode 44, and the second alignment film 46 overlaps almost the entire area of the second base material 41 in a plan view. The second base material 41 is composed of a flat plate having translucency and insulation properties. The material of the second base material 41 is, for example, glass or quartz. The material of the insulating film 42 is, for example, a silicon-based inorganic material, such as silicon oxide, having light-transmitting and insulating properties. A frame-shaped parting portion 43 is arranged within the insulating film 42 . The parting portion 43 is made of a metal material or the like that has light blocking properties. The common electrode 44 is electrically connected to the element substrate 2 via a conduction electrode (not shown). For example, a fixed potential is applied to the common electrode 44. The material of the common electrode 44 is, for example, a transparent conductive material such as ITO or IZO. The second alignment film 46 aligns the liquid crystal molecules of the liquid crystal layer 9. The material of the second alignment film 46 is, for example, polyimide and silicon oxide.

図１に示すように、第１スペーサー５１は、共通電極４４と素子基板２との間に配置される。同様に、第２スペーサー５２は、共通電極４４と素子基板２との間に配置される。第１スペーサー５１および第２スペーサー５２のそれぞれは、素子基板２と対向基板４との間の距離を規定する。 As shown in FIG. 1, the first spacer 51 is arranged between the common electrode 44 and the element substrate 2. Similarly, the second spacer 52 is arranged between the common electrode 44 and the element substrate 2. Each of the first spacer 51 and the second spacer 52 defines the distance between the element substrate 2 and the counter substrate 4.

シール部材８は、例えば、エポキシ樹脂等の各種の硬化性の樹脂材料を含む接着剤を用いて形成される。シール部材８は、ギャップ材を含んでもよい。当該ギャップ材は、例えば、ガラス等の無機材料で構成されるファイバー、またはガラス等の無機材料で構成されるビーズである。シール部材８は、素子基板２と対向基板４との間に配置され、素子基板２と対向基板４とを貼り合わせる。 The seal member 8 is formed using, for example, an adhesive containing various curable resin materials such as epoxy resin. The seal member 8 may include a gap material. The gap material is, for example, a fiber made of an inorganic material such as glass or a bead made of an inorganic material such as glass. The seal member 8 is disposed between the element substrate 2 and the counter substrate 4, and bonds the element substrate 2 and the counter substrate 4 together.

液晶層９は、正または負の誘電異方性を有する液晶分子を含む。液晶層９は、液晶分子が第１配向膜２９および第２配向膜４６の双方に接するように素子基板２および対向基板４によって挟持される。液晶層９は、複数の画素電極２６と共通電極４４との間に配置され、電界に応じて光学的特性が変化する。具体的には、液晶層９が有する液晶分子の配向は、液晶層９に印加される電圧に応じて変化する。 Liquid crystal layer 9 includes liquid crystal molecules having positive or negative dielectric anisotropy. The liquid crystal layer 9 is sandwiched between the element substrate 2 and the counter substrate 4 such that the liquid crystal molecules are in contact with both the first alignment film 29 and the second alignment film 46. The liquid crystal layer 9 is arranged between the plurality of pixel electrodes 26 and the common electrode 44, and its optical characteristics change depending on the electric field. Specifically, the orientation of liquid crystal molecules in the liquid crystal layer 9 changes depending on the voltage applied to the liquid crystal layer 9.

図１に示す電気光学装置１００は平面視での形状は、四角形であるが、これに限定されず、例えば円形であってもよい。また、電気光学装置１００は、画像を表示する表示領域Ａ１０と、周辺領域Ａ２０とを有する。周辺領域Ａ２０は、図示しないが、平面視で表示領域Ａ１０を囲む。表示領域Ａ１０は、行列状に配列される複数の画素Ｐを有する。表示領域Ａ１０には、複数の画素電極２６が配置される。複数の画素電極２６は、複数の画素Ｐに１対１で配置される。前述の見切部４３は、平面視で表示領域Ａ１０を囲む。見切部４３によって、不要な迷光が表示領域Ａ１０に入射することを防ぐことができる。また、周辺領域Ａ２０は、ダミー画素領域Ａ２１を有する。ダミー画素領域Ａ２１には、複数のダミー画素電極２６ｄが配置される。ダミー画素領域Ａ２１は、平面視で表示領域Ａ１０を囲む。 Although the electro-optical device 100 shown in FIG. 1 has a rectangular shape in plan view, the shape is not limited to this, and may be circular, for example. Further, the electro-optical device 100 has a display area A10 for displaying an image and a peripheral area A20. Although not shown, the peripheral area A20 surrounds the display area A10 in plan view. The display area A10 has a plurality of pixels P arranged in a matrix. A plurality of pixel electrodes 26 are arranged in the display area A10. The plurality of pixel electrodes 26 are arranged one-to-one in the plurality of pixels P. The aforementioned partition section 43 surrounds the display area A10 in plan view. The parting section 43 can prevent unnecessary stray light from entering the display area A10. Furthermore, the peripheral area A20 has a dummy pixel area A21. A plurality of dummy pixel electrodes 26d are arranged in the dummy pixel area A21. The dummy pixel area A21 surrounds the display area A10 in plan view.

１Ａ－２．電気的な構成
図２は、素子基板２の電気的な構成を示す等価回路図である。図２に示すように、素子基板２は、複数のトランジスター２３と、ｎ本の走査線２４４と、ｍ本のデータ線２４６と、ｎ本の容量線２４５と、複数の蓄積容量２４０とを有する。また、素子基板２は、図示しないが、走査線駆動回路１１およびデータ線駆動回路１２を有する。ｎ本の走査線２４４、ｍ本のデータ線２４６、ｎ本の容量線２４５、複数の蓄積容量２４０、走査線駆動回路１１およびデータ線駆動回路１２は、図１の配線層２２に配置される。なお、ｎおよびｍのそれぞれは２以上の整数である。また、複数のトランジスター２３は、複数の画素電極２６に１対１で配置される。各トランジスター２３は、例えばスイッチング素子として機能するＴＦＴである。各トランジスター２３は、ゲート、ソースおよびドレインを含む。 1A-2. Electrical Configuration FIG. 2 is an equivalent circuit diagram showing the electrical configuration of the element substrate 2. As shown in FIG. As shown in FIG. 2, the element substrate 2 includes a plurality of transistors 23, n scanning lines 244, m data lines 246, n capacitor lines 245, and a plurality of storage capacitors 240. . Further, although not shown, the element substrate 2 includes a scanning line drive circuit 11 and a data line drive circuit 12. The n scanning lines 244, the m data lines 246, the n capacitor lines 245, the plurality of storage capacitors 240, the scanning line drive circuit 11, and the data line drive circuit 12 are arranged in the wiring layer 22 of FIG. . Note that each of n and m is an integer of 2 or more. Further, the plurality of transistors 23 are arranged one-to-one on the plurality of pixel electrodes 26. Each transistor 23 is, for example, a TFT that functions as a switching element. Each transistor 23 includes a gate, a source, and a drain.

ｎ本の走査線２４４のそれぞれはＸ軸に沿って延在し、ｎ本の走査線２４４はＹ軸に沿って等間隔で並ぶ。ｎ本の走査線２４４のそれぞれは、全てのトランジスター２３のうちの幾つかのトランジスター２３のそれぞれのゲートに電気的に接続される。また、ｎ本の走査線２４４は、走査線駆動回路１１に電気的に接続される。１～ｎ本の走査線２４４には、走査線駆動回路１１から走査信号Ｇ１、Ｇ２、…、およびＧｎが線順次で供給される。 Each of the n scanning lines 244 extends along the X-axis, and the n scanning lines 244 are arranged at regular intervals along the Y-axis. Each of the n scanning lines 244 is electrically connected to the respective gates of some transistors 23 among all the transistors 23. Further, the n scanning lines 244 are electrically connected to the scanning line drive circuit 11. Scanning signals G1, G2, . . . , and Gn are supplied line-sequentially from the scanning line drive circuit 11 to the 1 to n scanning lines 244.

ｍ本のデータ線２４６のそれぞれはＹ軸に沿って延在し、ｍ本のデータ線２４６はＸ軸に沿って等間隔で並ぶ。ｍ本のデータ線２４６のそれぞれは、全てのトランジスター２３のうちの幾つかのトランジスター２３のそれぞれのソースに電気的に接続される。また、ｍ本のデータ線２４６は、データ線駆動回路１２に電気的に接続される。１～ｍ本のデータ線２４６には、データ線駆動回路１２から画像信号Ｓ１、Ｓ２、…、およびＳｍが並行に供給される。 Each of the m data lines 246 extends along the Y-axis, and the m data lines 246 are arranged at regular intervals along the X-axis. Each of the m data lines 246 is electrically connected to the respective sources of some transistors 23 among all the transistors 23. Furthermore, the m data lines 246 are electrically connected to the data line drive circuit 12. Image signals S1, S2, . . . , and Sm are supplied in parallel from the data line drive circuit 12 to the 1 to m data lines 246.

ｎ本の走査線２４４とｍ本のデータ線２４６とは、互いに絶縁され、平面視で格子状をなす。隣り合う２個の走査線２４４と隣り合う２個のデータ線２４６とで囲まれる領域が画素Ｐに対応する。各画素電極２６には、対応するトランジスター２３のドレインが電気的に接続される。 The n scanning lines 244 and the m data lines 246 are insulated from each other and form a lattice shape in plan view. A region surrounded by two adjacent scanning lines 244 and two adjacent data lines 246 corresponds to a pixel P. Each pixel electrode 26 is electrically connected to the drain of the corresponding transistor 23.

ｎ本の容量線２４５のそれぞれはＸ軸に沿って延在し、ｎ本の容量線２４５はＹ軸に沿って等間隔で並ぶ。また、ｎ本の容量線２４５は、ｍ本のデータ線２４６およびｎ本の走査線２４４と絶縁され、これらに対して離間して形成される。各容量線２４５には、例えばグランド電位等の固定電位が印加される。また、ｎ本の容量線２４５のそれぞれは、全ての蓄積容量２４０のうちの幾つかの蓄積容量２４０に電気的に接続される。複数の蓄積容量２４０は、複数の画素電極２６に１対１で電気的に接続される。また、複数の蓄積容量２４０は、複数のトランジスター２３のドレインに１対１で電気的に接続される。各蓄積容量２４０は、画素電極２６の電位を保持するための容量素子である。 Each of the n capacitive lines 245 extends along the X-axis, and the n capacitive lines 245 are arranged at regular intervals along the Y-axis. Further, the n capacitor lines 245 are insulated from the m data lines 246 and the n scan lines 244, and are formed apart from them. A fixed potential, such as a ground potential, is applied to each capacitor line 245, for example. Further, each of the n capacitor lines 245 is electrically connected to some of all the storage capacitors 240. The plurality of storage capacitors 240 are electrically connected to the plurality of pixel electrodes 26 on a one-to-one basis. Furthermore, the plurality of storage capacitors 240 are electrically connected to the drains of the plurality of transistors 23 on a one-to-one basis. Each storage capacitor 240 is a capacitive element for holding the potential of the pixel electrode 26.

走査信号Ｇ１、Ｇ２、…、およびＧｎが順次アクティブとなり、ｎ本の走査線２４４が順次選択されると、選択される走査線２４４に接続されるトランジスター２３がオン状態となる。すると、ｍ本のデータ線２４６を介して表示すべき階調に応じた大きさの画像信号Ｓ１、Ｓ２、…、およびＳｍが、選択される走査線２４４に対応する画素Ｐに取り込まれ、画素電極２６に印加される。これにより、各画素電極２６と図１に示す共通電極４４との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量２４０によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され、階調表示が可能となる。 When the scanning signals G1, G2, . . . , and Gn are sequentially activated and n scanning lines 244 are sequentially selected, the transistor 23 connected to the selected scanning line 244 is turned on. Then, image signals S1, S2, ..., and Sm of sizes corresponding to the gradation to be displayed are taken in through the m data lines 246 to the pixel P corresponding to the selected scanning line 244, and the pixel applied to electrode 26. As a result, a voltage corresponding to the gradation to be displayed is applied to the liquid crystal capacitor formed between each pixel electrode 26 and the common electrode 44 shown in FIG. 1, and the liquid crystal molecules are aligned according to the applied voltage. changes. Further, the applied voltage is held by the storage capacitor 240. Light is modulated by such changes in the orientation of liquid crystal molecules, making it possible to display gradations.

１Ａ－３．第１スペーサー５１、第２スペーサー５２およびこれら近傍の構成
図３は、第１スペーサー５１および第２スペーサー５２を示す断面図である。図３に示すように、第１スペーサー５１および第２スペーサー５２のそれぞれは、共通電極４４と第２配向膜４６との間に配置される。また、対向基板４は、無機材料膜５０１ａおよび５０１ｂと、遮光膜５０２ａおよび５０２ｂと、コート層４５とを有する。以下、各要素について説明する。 1A-3. Structure of the first spacer 51, the second spacer 52, and their vicinity FIG. 3 is a cross-sectional view showing the first spacer 51 and the second spacer 52. As shown in FIG. 3, each of the first spacer 51 and the second spacer 52 is arranged between the common electrode 44 and the second alignment film 46. Further, the counter substrate 4 includes inorganic material films 501a and 501b, light shielding films 502a and 502b, and a coating layer 45. Each element will be explained below.

図３に示すように、無機材料膜５０１ａは、第１スペーサー５１と共通電極４４との間に配置される。無機材料膜５０１ｂは、第２スペーサー５２と共通電極４４との間に配置される。無機材料膜５０１ａおよび５０１ｂのそれぞれは、共通電極４４に接触する。無機材料膜５０１ａおよび５０１ｂのそれぞれは、無機材料で構成される。具体的には、無機材料膜５０１ａおよび５０１ｂの各材料は、共通電極４４の材料とは異なる。具体的には、当該各材料としては、例えば、二酸化ケイ素等の酸化ケイ素、または酸窒化ケイ素が挙げられる。 As shown in FIG. 3, the inorganic material film 501a is arranged between the first spacer 51 and the common electrode 44. The inorganic material film 501b is arranged between the second spacer 52 and the common electrode 44. Each of the inorganic material films 501a and 501b contacts the common electrode 44. Each of the inorganic material films 501a and 501b is made of an inorganic material. Specifically, each material of the inorganic material films 501a and 501b is different from the material of the common electrode 44. Specifically, each material includes, for example, silicon oxide such as silicon dioxide, or silicon oxynitride.

遮光膜５０２ａは、無機材料膜５０１ａと共通電極４４との間に配置され、無機材料膜５０１ａに接触する。遮光膜５０２ｂは、無機材料膜５０１ｂと共通電極４４との間に配置され、無機材料膜５０１ｂに接触する。遮光膜５０２ａおよび５０２ｂのそれぞれは、遮光性を有し、例えば無機材料で構成される。遮光膜５０２ａおよび５０２ｂの各材料は、第１スペーサー５１および第２スペーサー５２の各材料と異なる。当該各材料としては、例えば、窒化チタン（ＴｉＮ）等の金属、または窒化ケイ素（ＳｉＮ）が挙げられる。また、遮光膜５０２ａおよび５０２ｂの各材料が窒化ケイ素であることで、金属が液晶層９に侵入することによる液晶層９の劣化が抑制される。それゆえ、電気光学装置１００の長寿命化を図ることができる。 The light shielding film 502a is arranged between the inorganic material film 501a and the common electrode 44, and is in contact with the inorganic material film 501a. The light shielding film 502b is arranged between the inorganic material film 501b and the common electrode 44, and is in contact with the inorganic material film 501b. Each of the light shielding films 502a and 502b has a light shielding property and is made of, for example, an inorganic material. The materials of the light shielding films 502a and 502b are different from the materials of the first spacer 51 and the second spacer 52. Examples of the materials include metals such as titanium nitride (TiN), and silicon nitride (SiN). In addition, since the material of the light shielding films 502a and 502b is silicon nitride, deterioration of the liquid crystal layer 9 due to penetration of metal into the liquid crystal layer 9 is suppressed. Therefore, the life of the electro-optical device 100 can be extended.

また、前述の無機材料膜５０１ａが存在することで、遮光膜５０２ａは、共通電極４４に接触しない。同様に、無機材料膜５０１ｂが存在することで、遮光膜５０２ｂは、共通電極４４に接触しない。無機材料膜５０１ａが前述のように酸化ケイ素または酸窒化ケイ素を含むことで、遮光膜５０２ａが金属を含んでいても、遮光膜５０２ａの影響によって画素電極２６の結晶性が変わることが抑制することができる。無機材料膜５０１ｂについても同様である。 Further, due to the presence of the above-mentioned inorganic material film 501a, the light shielding film 502a does not come into contact with the common electrode 44. Similarly, the presence of the inorganic material film 501b prevents the light shielding film 502b from coming into contact with the common electrode 44. Since the inorganic material film 501a contains silicon oxide or silicon oxynitride as described above, even if the light-shielding film 502a contains metal, the crystallinity of the pixel electrode 26 can be suppressed from changing due to the influence of the light-shielding film 502a. I can do it. The same applies to the inorganic material film 501b.

コート層４５は、共通電極４４上に配置され、共通電極４４に接触する。コート層４５は、第１スペーサー５１、および第２スペーサー５２を覆う。また、コート層４５は、無機材料膜５０１ａおよび５０１ｂの各側壁および遮光膜５０２ａおよび５０２ｂの各の側壁を覆う。コート層４５の材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。 Coat layer 45 is disposed on common electrode 44 and is in contact with common electrode 44 . Coat layer 45 covers first spacer 51 and second spacer 52. Further, the coat layer 45 covers each side wall of the inorganic material films 501a and 501b and each side wall of the light shielding films 502a and 502b. The material of the coat layer 45 is, for example, an inorganic material containing silicon such as silicon oxide and silicon oxynitride.

コート層４５上には、第２配向膜４６が配置される。第２配向膜４６は、コート層４５に接触する。第２配向膜４６は素子基板２に接触する。また、第２配向膜４６の下層にコート層４５が配置されることで、共通電極４４のうち第２配向膜４６で覆われてない部分が生じることが抑制される。よって、コート層４５が存在することで、第２配向膜４６の均一性を高めることができる。特に、コート層４５の材料と第２配向膜４６の材料が同一であることで、当該均一性の効果を高めることができる。また、コート層４５が遮光膜５０２ａおよび５０２ｂのそれぞれの側壁を覆うことで、遮光膜５０２ａおよび５０２ｂのそれぞれが金属を含む場合でも、金属が液晶層９に侵入することによる液晶層９の劣化が抑制される。このため、電気光学装置１００の長寿命化を図ることができる。 A second alignment film 46 is arranged on the coat layer 45 . The second alignment film 46 contacts the coat layer 45 . The second alignment film 46 contacts the element substrate 2. Further, by disposing the coat layer 45 under the second alignment film 46, it is possible to suppress the formation of a portion of the common electrode 44 that is not covered with the second alignment film 46. Therefore, the presence of the coat layer 45 can improve the uniformity of the second alignment film 46. In particular, by using the same material for the coat layer 45 and the second alignment film 46, the uniformity effect can be enhanced. Further, since the coating layer 45 covers the side walls of each of the light shielding films 502a and 502b, even if each of the light shielding films 502a and 502b contains metal, deterioration of the liquid crystal layer 9 due to metal entering the liquid crystal layer 9 is prevented. suppressed. Therefore, the life of the electro-optical device 100 can be extended.

なお、無機材料膜５０１ａ、無機材料膜５０１ｂ、遮光膜５０２ａ、遮光膜５０２ｂ、およびコート層４５のうちのいずれかは省略されてもよい。また、本実施形態では、コート層４５および第２配向膜４６は、複数の共通電極４４上に少なくとも配置されていればよい。よって、コート層４５および第１配向膜２９は、第１スペーサー５１および第２スペーサー５２のそれぞれを覆ってなくてもよい。この場合、第１スペーサー５１および第２スペーサー５２のそれぞれは、素子基板２に直接的に接触してもよい。 Note that any one of the inorganic material film 501a, the inorganic material film 501b, the light shielding film 502a, the light shielding film 502b, and the coat layer 45 may be omitted. Further, in this embodiment, the coat layer 45 and the second alignment film 46 only need to be disposed at least on the plurality of common electrodes 44 . Therefore, the coat layer 45 and the first alignment film 29 do not need to cover the first spacer 51 and the second spacer 52, respectively. In this case, each of the first spacer 51 and the second spacer 52 may directly contact the element substrate 2.

図３に示すように、第１スペーサー５１および第２スペーサー５２のそれぞれは、共通電極４４から素子基板２に向かってＺ２方向に突出する。第１スペーサー５１および第２スペーサー５２のそれぞれは、素子基板２と対向基板４との間の距離を規定する。具体的には、第１スペーサー５１および第２スペーサー５２のそれぞれは、複数の画素電極２６と共通電極４４との間の距離を規定する。別の見方をすれば、第１スペーサー５１および第２スペーサー５２のそれぞれは、液晶層９の厚さを規定する。 As shown in FIG. 3, each of the first spacer 51 and the second spacer 52 protrudes from the common electrode 44 toward the element substrate 2 in the Z2 direction. Each of the first spacer 51 and the second spacer 52 defines the distance between the element substrate 2 and the counter substrate 4. Specifically, each of the first spacer 51 and the second spacer 52 defines the distance between the plurality of pixel electrodes 26 and the common electrode 44. From another perspective, each of the first spacer 51 and the second spacer 52 defines the thickness of the liquid crystal layer 9.

前述のように、第１スペーサー５１および第２スペーサー５２のそれぞれは、対向基板４に配置される。具体的には、第１スペーサー５１および第２スペーサー５２のそれぞれは、共通電極４４とコート層４５との間に配置される。第１スペーサー５１が対向基板４に配置されることで、素子基板２に配置される場合に比べ、第１スペーサー５１を簡単に形成でき、かつ素子基板２に含まれる複数の電極等に損傷が生じるおそれを低減することができる。なお、第２スペーサー５２についても同様である。 As described above, each of the first spacer 51 and the second spacer 52 is arranged on the counter substrate 4. Specifically, each of the first spacer 51 and the second spacer 52 is arranged between the common electrode 44 and the coat layer 45. By disposing the first spacer 51 on the opposing substrate 4, the first spacer 51 can be formed more easily than in the case where it is disposed on the element substrate 2, and the plurality of electrodes included in the element substrate 2 are not damaged. The risk of this occurring can be reduced. Note that the same applies to the second spacer 52.

第１スペーサー５１は、無機材料を含む。特に、第１スペーサー５１は、無機材料で構成されることが好ましく、樹脂材料を含まないことが好ましい。樹脂材料を含まないことで、液晶層９中に樹脂成分が侵入するおそれが回避される。このため、有機汚染による誤作動等の不具合の発生を防ぐことができる。また、第１スペーサー５１が無機材料で構成されることで、有機材料で構成される場合に比べ、第１スペーサー５１の寸法精度を高めることができ、かつ経時的な寸法変化を生じ難くすることができる。よって、長期にわたって、素子基板２と対向基板４との間の距離の安定化を図ることができる。 The first spacer 51 includes an inorganic material. In particular, the first spacer 51 is preferably made of an inorganic material and preferably does not contain a resin material. By not including a resin material, the possibility that a resin component will enter into the liquid crystal layer 9 is avoided. Therefore, it is possible to prevent malfunctions such as malfunctions due to organic contamination. Furthermore, since the first spacer 51 is made of an inorganic material, the dimensional accuracy of the first spacer 51 can be improved compared to a case where the first spacer 51 is made of an organic material, and dimensional changes over time are less likely to occur. I can do it. Therefore, the distance between the element substrate 2 and the counter substrate 4 can be stabilized over a long period of time.

第２スペーサー５２は、第１スペーサー５１の材料と同材料であることが好ましい。よって、第２スペーサー５２は無機材料を含むことが好ましい。同材料であることで、第１スペーサー５１および第２スペーサー５２を一括で簡単に形成することができる。また、第２スペーサー５２が無機材料で構成されることで、第２スペーサー５２の寸法精度を高めることができ、かつ経時的な寸法変化を生じ難くすることができる。 The second spacer 52 is preferably made of the same material as the first spacer 51. Therefore, it is preferable that the second spacer 52 contains an inorganic material. By using the same material, the first spacer 51 and the second spacer 52 can be easily formed at once. Furthermore, by forming the second spacer 52 with an inorganic material, the dimensional accuracy of the second spacer 52 can be improved, and dimensional changes over time can be made less likely to occur.

具体的には、第１スペーサー５１の材料は、酸化ケイ素、または酸窒化ケイ素であることが好ましい。酸化ケイ素または酸窒化ケイ素を含むことで、例えばドライエッチングにより寸法精度の高い第１スペーサー５１を容易に製造することができる。また、無機材料の中でも、酸化ケイ素であることがより好ましい。酸化ケイ素であることで、第１スペーサー５１を、特に容易に、かつ寸法精度高く製造することができる。同様に、第２スペーサー５２の材料は、酸化ケイ素、または酸窒化ケイ素であることが好ましく、酸化ケイ素であることがより好ましい。かかる材料であることで、第２スペーサー５２を、特に容易に、かつ寸法精度高く製造することができる。 Specifically, the material of the first spacer 51 is preferably silicon oxide or silicon oxynitride. By including silicon oxide or silicon oxynitride, the first spacer 51 with high dimensional accuracy can be easily manufactured by, for example, dry etching. Moreover, among the inorganic materials, silicon oxide is more preferable. By using silicon oxide, the first spacer 51 can be manufactured particularly easily and with high dimensional accuracy. Similarly, the material of the second spacer 52 is preferably silicon oxide or silicon oxynitride, and more preferably silicon oxide. By using such a material, the second spacer 52 can be manufactured particularly easily and with high dimensional accuracy.

なお、第１スペーサー５１および第２スペーサー５２のそれぞれは、複数層で形成されてもよい。この場合、当該複数層は、互いに異なる材料であってもよいし、同一材料でもよい。よって、第１スペーサー５１は、複数種の無機材料を含んでもよい。また、第２スペーサー５２は、複数種の材料を含んでもよい。 Note that each of the first spacer 51 and the second spacer 52 may be formed of multiple layers. In this case, the plurality of layers may be made of different materials or may be made of the same material. Therefore, the first spacer 51 may include multiple types of inorganic materials. Further, the second spacer 52 may include multiple types of materials.

図４は、第１スペーサー５１および第２スペーサー５２を示す平面図である。図４では、便宜上、第１スペーサー５１および第２スペーサー５２のそれぞれに斜線パターンが付され、シール部材８にドットパターンが付されている。 FIG. 4 is a plan view showing the first spacer 51 and the second spacer 52. In FIG. 4, for convenience, each of the first spacer 51 and the second spacer 52 is marked with a diagonal line pattern, and the seal member 8 is marked with a dot pattern.

図４に示すように、第１スペーサー５１および第２スペーサー５２のそれぞれは、平面視で表示領域Ａ１０の外縁に沿って延びる。図４は、第１スペーサー５１および第２スペーサー５２の各平面視での形状は、四角形の枠状である。なお、第１スペーサー５１および第２スペーサー５２のそれぞれは、例えば、四角形以外の多角形、または円形であってもよい。また、図示の例では、第１スペーサー５１の平面視での形状、第２スペーサー５２の平面視での形状、および表示領域Ａ１０の平面視での外縁の形状は、相似であるが、相似でなくてもよい。 As shown in FIG. 4, each of the first spacer 51 and the second spacer 52 extends along the outer edge of the display area A10 in plan view. In FIG. 4, each of the first spacer 51 and the second spacer 52 has a rectangular frame shape when viewed from above. Note that each of the first spacer 51 and the second spacer 52 may be, for example, a polygon other than a quadrangle, or a circle. Furthermore, in the illustrated example, the shape of the first spacer 51 in a plan view, the shape of the second spacer 52 in a plan view, and the shape of the outer edge of the display area A10 in a plan view are similar; You don't have to.

第１スペーサー５１は、平面視で第２スペーサー５２の内側に位置し、第２スペーサー５２に対して離間する。第１スペーサー５１および第２スペーサー５２のそれぞれは、平面視で表示領域Ａ１０よりも外側に位置する。したがって、第１スペーサー５１および第２スペーサー５２のそれぞれは、図示はしないが、平面視で複数の画素電極２６を囲む。また、図４に示す例では、第１スペーサー５１および第２スペーサー５２のそれぞれは、平面視でダミー画素領域Ａ２１よりも外側に位置する。なお、第１スペーサー５１は、平面視でダミー画素領域Ａ２１と重なってもよい。 The first spacer 51 is located inside the second spacer 52 in plan view and is spaced apart from the second spacer 52. Each of the first spacer 51 and the second spacer 52 is located outside the display area A10 in plan view. Therefore, although not shown, each of the first spacer 51 and the second spacer 52 surrounds the plurality of pixel electrodes 26 in plan view. Further, in the example shown in FIG. 4, each of the first spacer 51 and the second spacer 52 is located outside the dummy pixel area A21 in plan view. Note that the first spacer 51 may overlap the dummy pixel area A21 in plan view.

より具体的には、第１スペーサー５１は、平面視で表示領域Ａ１０とシール部材８との間に配置される。一方、第２スペーサー５２は、平面視でシール部材８の外側に配置される。かかる箇所に配置される第１スペーサー５１が存在することで、第１スペーサー５１が存在せずに、第２スペーサー５２のみが存在する場合に比べ、対向基板４の中央または素子基板２の中央が撓むことが抑制される。第２スペーサー５２よりも内側に第１スペーサー５１が配置されるためである。よって、第１スペーサー５１が存在することで、素子基板２と対向基板４との間の距離が変動することが抑制される。また、前述のように、第１スペーサー５１および第２スペーサー５２は、表示領域Ａ１０内に配置されていない。このため、第１スペーサー５１および第２スペーサー５２の存在によって、コントラストが低下するおそれが回避される。また、第１スペーサー５１がシール部材８内に配置されていないので、シール部材８のシール機能の低下するおそれが回避される。このようなことから、表示品質の低下を抑制することができる。 More specifically, the first spacer 51 is arranged between the display area A10 and the seal member 8 in plan view. On the other hand, the second spacer 52 is arranged outside the seal member 8 in plan view. Due to the presence of the first spacer 51 disposed at such a location, the center of the counter substrate 4 or the center of the element substrate 2 is Deflection is suppressed. This is because the first spacer 51 is arranged inside the second spacer 52. Therefore, the presence of the first spacer 51 suppresses variation in the distance between the element substrate 2 and the counter substrate 4. Furthermore, as described above, the first spacer 51 and the second spacer 52 are not arranged within the display area A10. Therefore, the possibility that the contrast will deteriorate due to the presence of the first spacer 51 and the second spacer 52 is avoided. Furthermore, since the first spacer 51 is not disposed within the seal member 8, the possibility that the sealing function of the seal member 8 will deteriorate is avoided. For this reason, deterioration in display quality can be suppressed.

図４に示すように、第１スペーサー５１はシール部材８に接触しておらず、第１スペーサー５１とシール部材８との間には空間Ｓ１１が存在する。一方、第２スペーサー５２は、シール部材８に接触する。空間Ｓ１１が存在することで、液晶層９とシール部材８との接触が抑制される。このため、液晶層９とシール部材８とが接触することにより、液晶層９の外周での光学特性の均一性が低下するおそれを抑制することができる。 As shown in FIG. 4, the first spacer 51 is not in contact with the seal member 8, and a space S11 exists between the first spacer 51 and the seal member 8. On the other hand, the second spacer 52 contacts the seal member 8. The presence of the space S11 suppresses contact between the liquid crystal layer 9 and the seal member 8. Therefore, it is possible to suppress the possibility that the uniformity of the optical characteristics at the outer periphery of the liquid crystal layer 9 will deteriorate due to contact between the liquid crystal layer 9 and the sealing member 8.

第１スペーサー５１は、複数の部分に分断されている。具体的には、第１スペーサー５１は、複数の壁部５１５を有する。各壁部５１５は、平面視で表示領域Ａ１０の外縁に沿って延びる壁状の部分である。複数の壁部５１５は、互いに離間し、平面視で表示領域Ａ１０の外縁に沿って並ぶ。また、各壁部５１５は、図４では図示しないが、共通電極４４から素子基板２に向かって突出する。なお、図示しないが、前述の無機材料膜５０１ａおよび遮光膜５０２ａのそれぞれは、第１スペーサー５１と同様に複数の部分に分断されている。 The first spacer 51 is divided into multiple parts. Specifically, the first spacer 51 has a plurality of walls 515. Each wall portion 515 is a wall-shaped portion extending along the outer edge of the display area A10 in plan view. The plurality of wall portions 515 are spaced apart from each other and lined up along the outer edge of the display area A10 in plan view. Although not shown in FIG. 4, each wall portion 515 protrudes from the common electrode 44 toward the element substrate 2. Although not shown, each of the above-mentioned inorganic material film 501a and light shielding film 502a is divided into a plurality of parts similarly to the first spacer 51.

第１スペーサー５１が平面視で表示領域Ａ１０の外縁に沿って延びる壁状の壁部５１５を有することで、第１スペーサー５１が柱状の部材で構成される場合に比べ、第１スペーサー５１の機械的な強度を高めることができる。このため、第１スペーサー５１が存在せずに第２スペーサー５２のみが存在する場合に比べ、対向基板４または素子基板２が経時的に撓むことが抑制される。よって、素子基板２と対向基板４との間の距離の経時的な変化を生じ難くすることができる。したがって、表示品質の低下を長期間抑制することができる。また、第１スペーサー５１が存在するため、シール部材８は、ギャップ材を含んでいなくてもよい。 Since the first spacer 51 has the wall-like wall portion 515 extending along the outer edge of the display area A10 in a plan view, the mechanical strength of the first spacer 51 is improved compared to the case where the first spacer 51 is composed of a columnar member. It can increase the physical strength. Therefore, compared to the case where only the second spacer 52 is present without the first spacer 51, warping of the counter substrate 4 or the element substrate 2 over time is suppressed. Therefore, it is possible to make it difficult for the distance between the element substrate 2 and the counter substrate 4 to change over time. Therefore, deterioration in display quality can be suppressed for a long period of time. Further, since the first spacer 51 is present, the seal member 8 does not need to include a gap material.

図４に示すように、第１スペーサー５１には、複数の通気孔５１０が設けられる。各通気孔５１０は、液晶層９からシール部材８に向かって気体を流通させるオリフィスである。また、各通気孔５１０は、隣り合う２個の壁部５１５によって形成される隙間である。よって、複数の通気孔５１０は、第１スペーサー５１を複数の壁部５１５に分断する隙間であるともいえる。複数の通気孔５１０は、互いに離間し、平面視で表示領域Ａ１０の外縁に沿って並ぶ。 As shown in FIG. 4, the first spacer 51 is provided with a plurality of ventilation holes 510. Each vent hole 510 is an orifice that allows gas to flow from the liquid crystal layer 9 toward the seal member 8 . Moreover, each ventilation hole 510 is a gap formed by two adjacent wall parts 515. Therefore, it can be said that the plurality of ventilation holes 510 are gaps that divide the first spacer 51 into a plurality of wall parts 515. The plurality of ventilation holes 510 are spaced apart from each other and lined up along the outer edge of the display area A10 in plan view.

ここで、液晶層９は、素子基板２と対向基板４とを貼り合わせる際に、液晶材を素子基板２と対向基板４と間で押し広げることで形成される。このとき、気泡が混入せずに、当該液晶材が表示領域Ａ１０の隅々まで均質に広がることが望まれる。第１スペーサー５１が複数の通気孔５１０を有することで、複数の通気孔５１０を有さない場合に比べ、表示領域Ａ１０の全域にわたって液晶材を効率良く広げることができる。このため、表示領域Ａ１０の全域にわたり均質な液晶層９を形成することができる。また、第１スペーサー５１が複数の通気孔５１０を有するため、表示領域Ａ１０の中央から外縁に向かう液晶材の流れが第１スペーサー５１によって阻害されることが抑制される。よって、いわゆる角シミの発生または悪化を抑制することができる。また、前述のように、空間Ｓ１１が存在する。このため、液晶材を押し広げられることで、表示領域Ａ１０の外縁に到達した気泡が、シール部材８に侵入することが抑制される。この結果、シール特性が低下することが抑制される。 Here, the liquid crystal layer 9 is formed by spreading the liquid crystal material between the element substrate 2 and the counter substrate 4 when bonding the element substrate 2 and the counter substrate 4 together. At this time, it is desired that the liquid crystal material spread uniformly to every corner of the display area A10 without any air bubbles being mixed in. Since the first spacer 51 has the plurality of ventilation holes 510, the liquid crystal material can be spread more efficiently over the entire display area A10 than in the case where the first spacer 51 does not have the plurality of ventilation holes 510. Therefore, a homogeneous liquid crystal layer 9 can be formed over the entire display area A10. Further, since the first spacer 51 has the plurality of ventilation holes 510, the flow of the liquid crystal material from the center to the outer edge of the display area A10 is prevented from being obstructed by the first spacer 51. Therefore, the occurrence or deterioration of so-called corner stains can be suppressed. Furthermore, as described above, the space S11 exists. For this reason, by being able to spread the liquid crystal material, air bubbles that have reached the outer edge of the display area A10 are suppressed from entering the sealing member 8. As a result, deterioration of sealing properties is suppressed.

複数の通気孔５１０は、複数の第１通気孔５１１と、複数の第２通気孔５１２とを有する。ここで、表示領域Ａ１０の平面視での外縁は、複数の角ａ１および複数の辺ａ２を有する。複数の第１通気孔５１１は、複数の角ａ１に１対１で対応して配置される。また、複数の第２通気孔５１２は、複数の辺ａ２に対応して配置される。具体的には、図示の例では、Ｙ軸に沿った１個の辺ａ２に対して、５個の第２通気孔５１２が配置される。Ｘ軸に沿った１個の辺ａ２に対して、８個の第２通気孔５１２が配置される。なお、１個の辺ａ２に対して配置される第２通気孔５１２の数は、図示の例に限定されず、任意である。 The plurality of ventilation holes 510 have a plurality of first ventilation holes 511 and a plurality of second ventilation holes 512. Here, the outer edge of the display area A10 in plan view has a plurality of corners a1 and a plurality of sides a2. The plurality of first ventilation holes 511 are arranged in one-to-one correspondence with the plurality of corners a1. Further, the plurality of second ventilation holes 512 are arranged corresponding to the plurality of sides a2. Specifically, in the illustrated example, five second ventilation holes 512 are arranged on one side a2 along the Y-axis. Eight second ventilation holes 512 are arranged for one side a2 along the X-axis. Note that the number of second ventilation holes 512 arranged for one side a2 is not limited to the illustrated example, and is arbitrary.

第１スペーサー５１が複数の第１通気孔５１１および複数の第２通気孔５１２を有することで、表示領域Ａ１０の中央から外縁に向かって液晶材を効率よく広げることができる。特に、複数の第１通気孔５１１が存在することで、表示領域Ａ１０の角ａ１に気泡が溜まることが抑制される。よって、角ａ１での表示品質の低下が抑制される。 Since the first spacer 51 has the plurality of first ventilation holes 511 and the plurality of second ventilation holes 512, the liquid crystal material can be efficiently spread from the center to the outer edge of the display area A10. In particular, the presence of the plurality of first ventilation holes 511 suppresses air bubbles from accumulating at the corner a1 of the display area A10. Therefore, deterioration in display quality at corner a1 is suppressed.

なお、複数の通気孔５１０は、等間隔で並んでいてもよいし、等間隔で並んでいなくてもよい。また、前述の複数の壁部５１５は、等間隔で並んでいてもよいし、等間隔で並んでいなくてもよい。 Note that the plurality of ventilation holes 510 may or may not be lined up at equal intervals. Further, the plurality of wall portions 515 described above may or may not be lined up at equal intervals.

第１スペーサー５１に対する複数の通気孔５１０の占める割合は、第１スペーサー５１のうち複数の通気孔５１０を除く部分、すなわち複数の壁部５１５の占める割合よりも低い。このため、複数の通気孔５１０の占める割合が複数の壁部５１５の占める割合よりも高い場合に比べ、素子基板２と対向基板４との間の距離の経時的な寸法変化をより生じ難くすることができる。また、表示領域Ａ１０の中央から外縁に向かって液晶材をより効率よく広げることができる。 The ratio of the plurality of ventilation holes 510 to the first spacer 51 is lower than the ratio of the portion of the first spacer 51 excluding the plurality of ventilation holes 510, that is, the ratio of the plurality of wall portions 515. For this reason, the distance between the element substrate 2 and the counter substrate 4 is less prone to change in dimension over time than when the proportion occupied by the plurality of ventilation holes 510 is higher than the proportion occupied by the plurality of walls 515. be able to. Further, the liquid crystal material can be spread more efficiently from the center to the outer edge of the display area A10.

具体的には、第１スペーサー５１に対する複数の通気孔５１０の占める割合は、特に限定されないが、１％以上２０％以下であることが好ましく、５％以上１０％以下であることがより好ましい。かかる範囲内であることで、素子基板２と対向基板４との間の距離の経時的な寸法変化を特に生じ難くすることができ、かつ、液晶層９の均質性を特に高めることができる。 Specifically, the ratio of the plurality of ventilation holes 510 to the first spacer 51 is not particularly limited, but is preferably 1% or more and 20% or less, and more preferably 5% or more and 10% or less. By being within this range, it is possible to make it difficult for the distance between the element substrate 2 and the counter substrate 4 to change in dimension over time, and to particularly improve the homogeneity of the liquid crystal layer 9.

第１通気孔５１１の断面積は、第２通気孔５１２の断面積よりも大きい。別の見方をすれば、第１通気孔５１１を構成する２個の壁部５１５同士の離間距離は、第２通気孔５１２を構成する２個の壁部５１５同士の離間距離よりも大きい。第１通気孔５１１の断面積が第２通気孔５１２の断面積よりも大きいことで、小さい場合に比べ、表示領域Ａ１０の角ａ１に向かって液晶材を特に効率よく流動させることができる。よって、表示領域Ａ１０の角ａ１に気泡が溜まることがより抑制される。よって、角ａ１での表示品質の低下がより抑制される。 The cross-sectional area of the first ventilation hole 511 is larger than the cross-sectional area of the second ventilation hole 512. From another perspective, the distance between the two wall portions 515 forming the first ventilation hole 511 is greater than the distance between the two wall portions 515 forming the second ventilation hole 512. Since the cross-sectional area of the first air hole 511 is larger than the cross-sectional area of the second air hole 512, the liquid crystal material can be made to flow particularly efficiently toward the corner a1 of the display area A10, compared to a case where the cross-sectional area is smaller. Therefore, the accumulation of air bubbles at the corner a1 of the display area A10 is further suppressed. Therefore, deterioration in display quality at corner a1 is further suppressed.

なお、前述の「断面積」は、Ｚ軸を含む面で切断した断面における面積である。また、複数の第１通気孔５１１の断面積は、互いに等しくてもよいし、互いに異なっていてもよい。同様に、複数の第２通気孔５１２の断面積は、互いに等しくてもよいし、互いに異なっていてもよい。また、複数の壁部５１５の平面視での面積は、互いに等しくてもよいし、互いに異なっていてもよい。 Note that the above-mentioned "cross-sectional area" is the area in a cross-section cut along a plane including the Z-axis. Further, the cross-sectional areas of the plurality of first ventilation holes 511 may be equal to each other or may be different from each other. Similarly, the cross-sectional areas of the plurality of second ventilation holes 512 may be equal to each other or may be different from each other. Furthermore, the areas of the plurality of wall portions 515 in plan view may be equal to each other or may be different from each other.

また、前述のように、第２スペーサー５２は、平面視でシール部材８よりも外側に配置される。よって、第１スペーサー５１と第２スペーサー５２との間にシール部材８が配置される。また、第２スペーサー５２は、平面視で表示領域Ａ１０の外縁に沿って延びる枠状をなす。かかる第２スペーサー５２が存在することで、第２スペーサー５２が存在しない場合に比べ、素子基板２と対向基板４との間の距離の経時的な化を特に生じ難くすることができる。また、第２スペーサー５２がシール部材８の外側に配置されることで、外部の水分がシール部材８に侵入するおそれを抑制することができる。このため、シール部材８を介して表示領域Ａ１０に水分が侵入するおそれを抑制することができる。よって、当該水分の影響により電気光学装置１００に不具合が生じることが抑制される。 Further, as described above, the second spacer 52 is arranged outside the seal member 8 in plan view. Therefore, the sealing member 8 is arranged between the first spacer 51 and the second spacer 52. Further, the second spacer 52 has a frame shape extending along the outer edge of the display area A10 in plan view. The presence of the second spacer 52 makes it particularly difficult for the distance between the element substrate 2 and the counter substrate 4 to change over time, compared to the case where the second spacer 52 is not present. Further, by disposing the second spacer 52 on the outside of the seal member 8, it is possible to suppress the possibility that external moisture will enter the seal member 8. Therefore, the risk of moisture entering the display area A10 through the seal member 8 can be suppressed. Therefore, problems in the electro-optical device 100 due to the influence of the moisture are suppressed.

第２スペーサー５２は、第１スペーサー５１と異なり、貫通孔を有さない枠状である。第２スペーサー５２に貫通孔が設けられていないことで、シール部材８に水分が侵入するおそれを特に効果的に抑制することができる。なお、第２スペーサー５２は、貫通孔を有してもよい。 The second spacer 52, unlike the first spacer 51, has a frame shape without a through hole. Since the second spacer 52 is not provided with a through hole, the risk of moisture entering the seal member 8 can be particularly effectively suppressed. Note that the second spacer 52 may have a through hole.

１Ａ－４．第１スペーサー５１および第２スペーサー５２の製造方法
以下、第１スペーサー５１および第２スペーサー５２の製造方法と、第１スペーサー５１または第２スペーサー５２に関連する要素の製造方法を説明する。図５は、無機材料膜５０１ｘ、遮光膜５０２ｘおよび絶縁層５０ｘの形成方法について説明するための断面図である。 1A-4. Method of manufacturing first spacer 51 and second spacer 52 Hereinafter, a method of manufacturing first spacer 51 and second spacer 52, and a method of manufacturing elements related to first spacer 51 or second spacer 52 will be described. FIG. 5 is a cross-sectional view for explaining a method of forming the inorganic material film 501x, the light shielding film 502x, and the insulating layer 50x.

まず、図５に示すように、共通電極４４上に、無機材料膜５０１ｘが形成される。共通電極４４は、ＰＶＤ（physical vapor deposition）法等により形成される。無機材料膜５０１ｘは、後の工程を経て、無機材料膜５０１ａおよび５０２ｂとなる。無機材料膜５０１ｘの材料は、例えば、酸化ケイ素または酸窒化ケイ素である。無機材料膜５０１ｘは、例えば、プラズマＣＶＤ（chemical vapor deposition）法により形成される。 First, as shown in FIG. 5, an inorganic material film 501x is formed on the common electrode 44. The common electrode 44 is formed by a PVD (physical vapor deposition) method or the like. The inorganic material film 501x becomes inorganic material films 501a and 502b through a later process. The material of the inorganic material film 501x is, for example, silicon oxide or silicon oxynitride. The inorganic material film 501x is formed by, for example, a plasma CVD (chemical vapor deposition) method.

次に、無機材料膜５０１ｘ上に、遮光膜５０２ｘが形成される。遮光膜５０２ｘは、後の工程を経て、２個の遮光膜５０２ａおよび５０２ｂとなる。遮光膜５０２ｘの材料は例えば、窒化チタン等の金属、または窒化ケイ素を含む。遮光膜５０２ｘは、例えば、スパッタリング法または蒸着法により形成される。 Next, a light shielding film 502x is formed on the inorganic material film 501x. The light shielding film 502x becomes two light shielding films 502a and 502b through a later process. The material of the light shielding film 502x includes, for example, metal such as titanium nitride or silicon nitride. The light shielding film 502x is formed by, for example, a sputtering method or a vapor deposition method.

次に、遮光膜５０２ｘ上に、無機材料を含む絶縁層５０ｘが形成される。絶縁層５０ｘは、後の工程を経て、第１スペーサー５１および第２スペーサー５２となる。絶縁層５０ｘは、例えばプラズマＣＶＤ法によりが形成される。具体的には、例えば、絶縁層５０ｘは、酸化ケイ素、または酸窒化ケイ素であることが好ましく、酸化ケイ素であることがより好ましい。窒化ケイ素および酸窒化ケイ素を含むことで、寸法精度の高い第１スペーサー５１および寸法精度の高い第２スペーサー５２を容易に製造することができる。 Next, an insulating layer 50x containing an inorganic material is formed on the light shielding film 502x. The insulating layer 50x becomes the first spacer 51 and the second spacer 52 through a later process. The insulating layer 50x is formed by, for example, a plasma CVD method. Specifically, for example, the insulating layer 50x is preferably silicon oxide or silicon oxynitride, and more preferably silicon oxide. By containing silicon nitride and silicon oxynitride, the first spacer 51 with high dimensional accuracy and the second spacer 52 with high dimensional accuracy can be easily manufactured.

図６は、第１スペーサー５１および第２スペーサー５２の形成方法を説明するための断面図である。次に、図５に示す絶縁層５０ｘをドライエッチング等でパターニングすることにより、図６に示すように第１スペーサー５１および第２スペーサー５２が形成される。絶縁層５０ｘが酸化ケイ素または酸窒化ケイ素を含む場合、当該ドライエッチングで用いられるエッチングガスとしては、例えば、四フッ化メタン（ＣＦ４）および八フッ化シクロブタン（Ｃ４Ｆ８）等のフルオロカーボン系ガスが挙げられる。また、ドライエッチングを用いることでウェットエッチングを用いる場合に比べ、第１スペーサー５１および第２スペーサー５２の各寸法精度を高めることができる。また、無機材料膜５０１ｘと異なる材料で構成される遮光膜５０２ｘが設けられることで、当該ドライエッチングにおいて共通電極４４が損傷することを抑制することができる。 FIG. 6 is a cross-sectional view for explaining a method of forming the first spacer 51 and the second spacer 52. Next, by patterning the insulating layer 50x shown in FIG. 5 by dry etching or the like, a first spacer 51 and a second spacer 52 are formed as shown in FIG. When the insulating layer 50x contains silicon oxide or silicon oxynitride, the etching gas used in the dry etching is, for example, a fluorocarbon-based gas such as methane tetrafluoride (CF 4 ) and cyclobutane octafluoride (C 4 F 8 ). Examples include gas. Moreover, by using dry etching, the dimensional accuracy of each of the first spacer 51 and the second spacer 52 can be improved compared to the case where wet etching is used. Further, by providing the light shielding film 502x made of a material different from the inorganic material film 501x, it is possible to suppress damage to the common electrode 44 during the dry etching.

かかる方法により、第１スペーサー５１および第２スペーサー５２を特に簡単かつ確実に製造することができる。また、第１スペーサー５１および第２スペーサー５２の製造において、共通電極４４が損傷することを特に効果的に抑制することができる。 By this method, the first spacer 51 and the second spacer 52 can be manufactured particularly easily and reliably. Further, in manufacturing the first spacer 51 and the second spacer 52, damage to the common electrode 44 can be particularly effectively suppressed.

図７は、遮光膜５０２ｘの形成方法を説明するための断面図である。次に、図６に示す遮光膜５０２ｘの一部を除去することにより、図７に示すように、遮光膜５０２ａおよび５０２ｂが形成される。当該除去では、例えばケミカルドライエッチングが用いられる。ケミカルドライエッチングを用いることで、共通電極４４に損傷が生じることを抑制することができる。例えば、遮光膜５０２ｘが窒化チタンである場合、当該ケミカルドライエッチングでは、四フッ化メタン（ＣＦ４）および酸素（Ｏ２）を含むエッチングガスが用いられる。 FIG. 7 is a cross-sectional view for explaining a method of forming the light shielding film 502x. Next, by removing a portion of the light shielding film 502x shown in FIG. 6, the light shielding films 502a and 502b are formed as shown in FIG. For example, chemical dry etching is used for this removal. By using chemical dry etching, damage to the common electrode 44 can be suppressed. For example, when the light shielding film 502x is made of titanium nitride, the chemical dry etching uses an etching gas containing tetrafluoromethane (CF 4 ) and oxygen (O 2 ).

図８は、無機材料膜５０１ａおよび５０１ｂの形成方法を説明するための断面図である。次に、図７に示す無機材料膜５０１ｘの一部を除去することにより、図８に示すように、５０１ａおよび５０１ｂが形成される。当該除去では、例えばウェットエッチングが用いられる。ウェットエッチングを用いることでドライエッチングを用いる場合に比べて共通電極４４に損傷が生じることを抑制することができる。当該ウェットエッチングでは、例えばＢＨＦ（バッファードフッ酸）、またはＤＨＦ（希フッ酸）等のフッ素系のエッチング液が用いられる。 FIG. 8 is a cross-sectional view for explaining a method of forming inorganic material films 501a and 501b. Next, by removing a part of the inorganic material film 501x shown in FIG. 7, 501a and 501b are formed as shown in FIG. For example, wet etching is used for this removal. By using wet etching, damage to the common electrode 44 can be suppressed compared to when dry etching is used. In the wet etching, a fluorine-based etching solution such as BHF (buffered hydrofluoric acid) or DHF (diluted hydrofluoric acid) is used.

また、図示はしないが、第１スペーサー５１および第２スペーサー５２のそれぞれが形成された後、第１スペーサー５１および第２スペーサー５２のそれぞれを覆うようにコート層４５が形成される。コート層４５は、例えばＡＬＤ（Atomic Layer Deposition）法等により形成される。コート層４５の形成では、適宜、蒸着源に対して共通電極４４の表面が斜めに配置される。これにより、共通電極４４の表面だけでなく、第１スペーサー５１および第２スペーサー５２の各表面にコート層４５を好適に形成することができる。コート層４５は、例えばケイ素を含む無機材料で形成される。特に、二酸化ケイ素等の酸化ケイ素で形成されることで、ＡＬＤ法により、均質で充分に薄いコート層４５を形成することができる。 Further, although not shown, after each of the first spacer 51 and the second spacer 52 is formed, the coat layer 45 is formed to cover each of the first spacer 51 and the second spacer 52. The coat layer 45 is formed by, for example, an ALD (Atomic Layer Deposition) method. In forming the coat layer 45, the surface of the common electrode 44 is appropriately arranged obliquely with respect to the vapor deposition source. Thereby, the coating layer 45 can be suitably formed not only on the surface of the common electrode 44 but also on each surface of the first spacer 51 and the second spacer 52. The coat layer 45 is formed of an inorganic material containing silicon, for example. In particular, by forming the coating layer 45 from silicon oxide such as silicon dioxide, a homogeneous and sufficiently thin coating layer 45 can be formed by the ALD method.

また、図示はしないが、コート層４５が形成された後、コート層４５上に、例えばＣＶＤ法またはＡＬＤ法により酸化ケイ素等を含む膜が形成される。そして、当該膜にラビング処理が施されることにより第２配向膜４６が形成される。コート層４５上に第２配向膜４６が形成されることで、コート層４５が無い場合に比べ、共通電極４４、第１スペーサー５１および第２スペーサー５２のそれぞれに対する第２配向膜４６の密着性を高めることができる。密着性を高めるためには、コート層４５と第２配向膜４６とは同一の材料を含むことが特に好ましい。なお、第２配向膜４６の形成においても、コート層４５の形成と同様に、適宜、蒸着源に対して共通電極４４の表面が斜めに配置される。 Although not shown, after the coat layer 45 is formed, a film containing silicon oxide or the like is formed on the coat layer 45 by, for example, a CVD method or an ALD method. Then, the second alignment film 46 is formed by subjecting the film to a rubbing process. By forming the second alignment film 46 on the coat layer 45, the adhesion of the second alignment film 46 to each of the common electrode 44, the first spacer 51, and the second spacer 52 is improved compared to the case where the coat layer 45 is not provided. can be increased. In order to improve adhesion, it is particularly preferable that the coat layer 45 and the second alignment film 46 contain the same material. Note that in forming the second alignment film 46, similarly to the formation of the coat layer 45, the surface of the common electrode 44 is appropriately arranged obliquely with respect to the vapor deposition source.

第２配向膜４６が形成された後、対向基板４は、例えば公知の技術を適宜用いて形成された素子基板２にシール部材８を介して貼り合わされる。この際、素子基板２、対向基板４およびシール部材８との間に液晶材が供給され、当該液晶材が素子基板２と対向基板４と間で押し広げる。これにより、液晶層９が形成される。このようにして、図１および図２に示す電気光学装置１００を製造することができる。 After the second alignment film 46 is formed, the counter substrate 4 is bonded to the element substrate 2, which is formed using, for example, a known technique, via the seal member 8. At this time, a liquid crystal material is supplied between the element substrate 2, the counter substrate 4, and the seal member 8, and the liquid crystal material is spread out between the element substrate 2 and the counter substrate 4. As a result, a liquid crystal layer 9 is formed. In this way, the electro-optical device 100 shown in FIGS. 1 and 2 can be manufactured.

１Ｂ．第２実施形態
第２実施形態を説明する。なお、以下の各例示において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。 1B. Second Embodiment A second embodiment will be described. In each of the following examples, for elements whose functions are similar to those in the first embodiment, the reference numerals used in the description of the first embodiment will be used, and detailed descriptions of each will be omitted as appropriate.

図９は、第２実施形態に係る電気光学装置１００Ａの一部を示す断面図である。図１０は、図９に示す第１スペーサー５１、第２スペーサー５２および第３スペーサー５３を示す平面図である。図１０では、便宜上、第３スペーサー５３に斜線パターンが付される。電気光学装置１００Ａは、第３スペーサー５３を有することが第１実施形態のおける電気光学装置１００と異なる。 FIG. 9 is a cross-sectional view showing a part of an electro-optical device 100A according to the second embodiment. FIG. 10 is a plan view showing the first spacer 51, second spacer 52, and third spacer 53 shown in FIG. In FIG. 10, for convenience, the third spacer 53 is marked with a diagonal pattern. The electro-optical device 100A differs from the electro-optical device 100 in the first embodiment in that it includes a third spacer 53.

図９および図１０に示す第３スペーサー５３は、第２スペーサー５２と、配置が異なる以外は同一である。よって、第３スペーサー５３は、第１スペーサー５１および第２スペーサー５２とともに、素子基板２と対向基板４との間の距離を規定する。また、第３スペーサー５３と共通電極４４との間には、無機材料膜５０１ｃおよび遮光膜５０２ｃが配置される。無機材料膜５０１ｃは、無機材料膜５０１ｂと配置が異なる以外同一である。遮光膜５０２ｃは、遮光膜５０２ｂと配置が異なる以外同一である。 The third spacer 53 shown in FIGS. 9 and 10 is the same as the second spacer 52 except for a different arrangement. Therefore, the third spacer 53 defines the distance between the element substrate 2 and the counter substrate 4 together with the first spacer 51 and the second spacer 52. Further, an inorganic material film 501c and a light shielding film 502c are arranged between the third spacer 53 and the common electrode 44. The inorganic material film 501c is the same as the inorganic material film 501b except for the arrangement. The light shielding film 502c is the same as the light shielding film 502b except for the arrangement.

図１０に示すように、第３スペーサー５３は、第２スペーサー５２と同様に、平面視で表示領域Ａ１０の外縁に沿って延びる。第３スペーサー５３の平面視での形状は、第２スペーサー５２の平面視での形状と同様に、四角形の枠状である。また、図示の例では、第３スペーサー５３の平面視での形状、第２スペーサー５２の平面視での形状、第１スペーサー５１の平面視での形状、表示領域Ａ１０の平面視での外縁の形状は、相似であるが、相似でなくてもよい。 As shown in FIG. 10, like the second spacer 52, the third spacer 53 extends along the outer edge of the display area A10 in plan view. The shape of the third spacer 53 in plan view is a rectangular frame shape, similar to the shape of the second spacer 52 in plan view. In the illustrated example, the shape of the third spacer 53 in plan view, the shape of second spacer 52 in plan view, the shape of first spacer 51 in plan view, and the outer edge of display area A10 in plan view Although the shapes are similar, they do not have to be similar.

第３スペーサー５３は、平面視で表示領域Ａ１０よりも外側に位置する。第３スペーサー５３は、平面視で第１スペーサー５１と第２スペーサー５２との間に位置し、第１スペーサー５１および第２スペーサー５２のそれぞれと離間する。また、第３スペーサー５３は、平面視で第１スペーサー５１とシール部材８との間に位置する。かかる第３スペーサー５３が存在することで、第３スペーサー５３が存在しない場合に比べ、液晶層９とシール部材８との接触が抑制される。このため、液晶層９とシール部材８とが接触することにより、液晶層９の外周での光学特性の均一性が低下するおそれを抑制することができる。 The third spacer 53 is located outside the display area A10 in plan view. The third spacer 53 is located between the first spacer 51 and the second spacer 52 in plan view, and is spaced apart from each of the first spacer 51 and the second spacer 52. Further, the third spacer 53 is located between the first spacer 51 and the seal member 8 in plan view. The presence of the third spacer 53 suppresses contact between the liquid crystal layer 9 and the seal member 8 compared to the case where the third spacer 53 is not present. Therefore, it is possible to suppress the possibility that the uniformity of the optical characteristics at the outer periphery of the liquid crystal layer 9 will deteriorate due to contact between the liquid crystal layer 9 and the sealing member 8.

また、第３スペーサー５３と第１スペーサー５１とは、空間Ｓ１２を介して配置される。このため、表示領域Ａ１０の中央から外縁に向かって液晶材をより効率よく広げることができる。また、空間Ｓ１２が存在することで、当該気泡がシール部材８に侵入し、この結果、シール特性が低下することが抑制される。 Further, the third spacer 53 and the first spacer 51 are arranged with a space S12 in between. Therefore, the liquid crystal material can be spread more efficiently from the center to the outer edge of the display area A10. Furthermore, the presence of the space S12 prevents the air bubbles from entering the sealing member 8 and, as a result, deteriorating the sealing properties.

第３スペーサー５３は、シール部材８と接触する。第３スペーサー５３は、第１スペーサー５１とともにシール部材８の幅を規定する部材として機能する。 The third spacer 53 contacts the seal member 8. The third spacer 53 functions as a member that defines the width of the sealing member 8 together with the first spacer 51.

以上の第２実施形態の電気光学装置１００Ａによっても、第１実施形態の電気光学装置１００と同様に、表示品質の低下を抑制することができる。 Similarly to the electro-optical device 100 of the first embodiment, the electro-optical device 100A of the second embodiment described above can also suppress deterioration in display quality.

１Ｃ．変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。 1C. Modifications The embodiments illustrated above can be modified in various ways. Specific modifications that can be applied to the above-described embodiments are illustrated below. Two or more aspects arbitrarily selected from the examples below may be combined as appropriate to the extent that they do not contradict each other.

前述の第１実施形態では、第１スペーサー５１は、シール部材８と接触していないが、第１スペーサー５１は、シール部材８に接触してもよい。例えば、図１１に示す例が挙げられる。図１１は、変形例における第１スペーサー５１とシール部材８との配置を示す平面図である。図１１に示すように、シール部材８は、第１スペーサー５１と第２スペーサー５２とに接触する。第１スペーサー５１および第２スペーサー５２は、シール部材８の幅を規定する部材として機能する。なお、第１スペーサー５１がシール部材８に接触する場合、シール部材８はギャップ材を含むことが好ましい。ギャップ材を含むことで、表示領域Ａ１０の外縁に到達した気泡が、複数の通気孔５１０を通過し、シール部材８に侵入することを抑制することができる。 In the first embodiment described above, the first spacer 51 is not in contact with the seal member 8, but the first spacer 51 may be in contact with the seal member 8. For example, there is an example shown in FIG. FIG. 11 is a plan view showing the arrangement of the first spacer 51 and the seal member 8 in a modified example. As shown in FIG. 11, the seal member 8 contacts the first spacer 51 and the second spacer 52. The first spacer 51 and the second spacer 52 function as members that define the width of the seal member 8. Note that when the first spacer 51 contacts the seal member 8, it is preferable that the seal member 8 includes a gap material. By including the gap material, it is possible to prevent bubbles that have reached the outer edge of the display area A10 from passing through the plurality of ventilation holes 510 and entering the sealing member 8.

前述の第１実施形態では、素子基板２の第２配向膜４６との接触面は、平坦面であるが、平坦面でなくてもよい。例えば、図１２に示す例が挙げられる。図１２は、変形例における第１スペーサー５１および第２スペーサー５２を示す断面図である。素子基板２は、第１スペーサー５１の一部が配置される凹部２０１と、第２スペーサー５２の一部が配置される凹部２０２と、を有する。凹部２０１が存在することで、第１スペーサー５１のＸ－Ｙ平面におけるズレを抑制することができる。同様に、凹部２０２が存在することで、第２スペーサー５２のＸ－Ｙ平面におけるズレを抑制することができる。なお、図示はしないが、素子基板２は、第３スペーサー５３の一部が配置される凹部を有してもよい。 In the first embodiment described above, the contact surface of the element substrate 2 with the second alignment film 46 is a flat surface, but it does not have to be a flat surface. For example, the example shown in FIG. 12 is given. FIG. 12 is a sectional view showing a first spacer 51 and a second spacer 52 in a modified example. The element substrate 2 has a recess 201 in which a part of the first spacer 51 is arranged, and a recess 202 in which a part of the second spacer 52 is arranged. The presence of the recess 201 makes it possible to suppress displacement of the first spacer 51 in the XY plane. Similarly, the presence of the recess 202 can suppress displacement of the second spacer 52 in the XY plane. Although not shown, the element substrate 2 may have a recess in which a portion of the third spacer 53 is disposed.

前述の各実施形態では、第１スペーサー５１は、複数の第１通気孔５１１と複数の第２通気孔５１２を有するが、複数の第１通気孔５１１または複数の第２通気孔５１２は省略されてもよい。 In each of the embodiments described above, the first spacer 51 has a plurality of first ventilation holes 511 and a plurality of second ventilation holes 512, but the plurality of first ventilation holes 511 or the plurality of second ventilation holes 512 are omitted. You can.

前述の各実施形態では、第１スペーサー５１は、複数の壁部５１５を有するが、複数の壁部５１５は一体であってもよい。つまり、第１スペーサー５１は、１個の枠状の部材で構成されてもよい。この場合、例えば、第１スペーサー５１は、分断されておらず、凹部で構成される複数の通気孔を有してもよい。当該凹部は、液晶層９からシール部材８に向かって気体を流通させるよう構成される。 In each of the embodiments described above, the first spacer 51 has a plurality of walls 515, but the plurality of walls 515 may be integrated. That is, the first spacer 51 may be composed of one frame-shaped member. In this case, for example, the first spacer 51 may have a plurality of ventilation holes that are not divided and are formed by recesses. The recessed portion is configured to allow gas to flow from the liquid crystal layer 9 toward the sealing member 8 .

前述の各実施形態では、表示領域Ａ１０の外縁が有する各辺ａ２は、直線であるが、曲線であってもよい。 In each of the embodiments described above, each side a2 of the outer edge of the display area A10 is a straight line, but may be a curved line.

前述の各実施形態では、各第１通気孔５１１の断面積は、各第２通気孔５１２の断面積よりも大きいが、小さくてもよい。また、複数の第２通気孔５１２のうちのいくつかの断面積が、各第１通気孔５１１の断面積よりも小さく、複数の第２通気孔５１２のうちの残りが、各第１通気孔５１１の断面積よりも大きくてもよい。 In each of the embodiments described above, the cross-sectional area of each first air hole 511 is larger than the cross-sectional area of each second air hole 512, but it may be smaller. Further, the cross-sectional area of some of the plurality of second ventilation holes 512 is smaller than the cross-sectional area of each of the first ventilation holes 511, and the remaining of the plurality of second ventilation holes 512 is smaller than the cross-sectional area of each of the first ventilation holes 511. It may be larger than the cross-sectional area of 511.

前述の各実施形態では、第１スペーサー５１に対する複数の通気孔５１０の占める割合は、複数の壁部５１５の占める割合よりも小さいが、大きくてもよい。 In each of the embodiments described above, the ratio of the plurality of ventilation holes 510 to the first spacer 51 is smaller than the ratio of the plurality of wall parts 515, but may be larger.

前述の各実施形態では、第２スペーサー５２が存在するが、第２スペーサー５２は省略されてもよい。 In each of the embodiments described above, the second spacer 52 is present, but the second spacer 52 may be omitted.

前述の各実施形態では、第１スペーサー５１、第２スペーサー５２および第３スペーサー５３のそれぞれは、対向基板４に配置されるが、素子基板２に配置されてもよい。 In each of the embodiments described above, the first spacer 51, the second spacer 52, and the third spacer 53 are each arranged on the opposing substrate 4, but they may be arranged on the element substrate 2.

前述の実施形態では、トランジスター２３はＴＦＴである場合を例に説明したが、トランジスター２３はＴＦＴに限定されず、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）であってもよい。 In the above embodiment, the transistor 23 is a TFT, but the transistor 23 is not limited to a TFT, and may be a MOSFET (metal-oxide-semiconductor field-effect transistor), for example.

前述の実施形態では、アクティブマトリクス方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置の駆動方式は、例えば、パッシブマトリクス方式等でもよい。
前述の実施形態では、一対の基板の基板面と略直交する方向の縦電界を液晶層９に印加して液晶分子の配向状態を制御する方式の電気光学装置１００が例示されるが、これに限定されず、電気光学装置の方式としては、素子基板側に画素電極と共通電極とを配置して、一対の基板の基板面と略平行な方向の横電界（フリンジ電界も含む）を液晶層９に印加して液晶分子の配向状態を制御する方式であってもよい。 Although the electro-optical device 100 of an active matrix type is illustrated in the above-described embodiment, the driving method of the electro-optical device is not limited thereto, and may be, for example, a passive matrix type.
In the embodiment described above, an electro-optical device 100 is exemplified in which the alignment state of liquid crystal molecules is controlled by applying a vertical electric field in a direction substantially perpendicular to the substrate surfaces of a pair of substrates to the liquid crystal layer 9. Although not limited to this, the electro-optical device method is such that a pixel electrode and a common electrode are arranged on the element substrate side, and a transverse electric field (including a fringe electric field) in a direction approximately parallel to the substrate surfaces of a pair of substrates is applied to a liquid crystal layer. 9 may be applied to control the alignment state of liquid crystal molecules.

２．電子機器
電気光学装置１００は、各種電子機器に用いることができる。 2. Electronic Device The electro-optical device 100 can be used in various electronic devices.

図１３は、電子機器の一例であるパーソナルコンピューター２０００を示す斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１およびキーボード２００２が設置される本体部２０１０と、制御部２００３と、を有する。制御部２００３は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。 FIG. 13 is a perspective view showing a personal computer 2000, which is an example of an electronic device. The personal computer 2000 includes an electro-optical device 100 that displays various images, a main body section 2010 in which a power switch 2001 and a keyboard 2002 are installed, and a control section 2003. The control unit 2003 includes, for example, a processor and a memory, and controls the operation of the electro-optical device 100.

図１４は、電子機器の一例であるスマートフォン３０００を示す平面図である。スマートフォン３０００は、操作ボタン３００１と、各種の画像を表示する電気光学装置１００と、制御部３００２と、を有する。操作ボタン３００１の操作に応じて電気光学装置１００に表示される画面内容が変更される。制御部３００２は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。 FIG. 14 is a plan view showing a smartphone 3000, which is an example of an electronic device. The smartphone 3000 includes an operation button 3001, an electro-optical device 100 that displays various images, and a control unit 3002. The screen content displayed on the electro-optical device 100 is changed in accordance with the operation of the operation button 3001. The control unit 3002 includes, for example, a processor and a memory, and controls the operation of the electro-optical device 100.

図１５は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。電気光学装置１ｒは、赤色の表示色に対応する電気光学装置１００であり、電気光学装置１ｇは、緑の表示色に対応する電気光学装置１００であり、電気光学装置１ｂは、青色の表示色に対応する電気光学装置１００である。すなわち、投射型表示装置４０００は、赤、緑および青の表示色に各々対応する３個の電気光学装置１ｒ、１ｇ、１ｂを有する。制御部４００５は、例えばプロセッサーおよびメモリーを含み、電気光学装置１００の動作を制御する。 FIG. 15 is a schematic diagram showing a projector that is an example of an electronic device. The projection display device 4000 is, for example, a three-panel projector. The electro-optical device 1r is an electro-optical device 100 corresponding to a red display color, the electro-optical device 1g is an electro-optical device 100 corresponding to a green display color, and the electro-optical device 1b is an electro-optical device 100 corresponding to a blue display color. This is an electro-optical device 100 corresponding to. That is, the projection display device 4000 includes three electro-optical devices 1r, 1g, and 1b corresponding to red, green, and blue display colors, respectively. The control unit 4005 includes, for example, a processor and a memory, and controls the operation of the electro-optical device 100.

照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１ｒに供給し、緑色成分ｇを電気光学装置１ｇに供給し、青色成分ｂを電気光学装置１ｂに供給する。各電気光学装置１ｒ、１ｇ、１ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１ｒ、１ｇ、１ｂからの出射光を合成して投射面４００４に投射する。 The illumination optical system 4001 supplies the red component r of the light emitted from the illumination device 4002, which is a light source, to the electro-optical device 1r, the green component g to the electro-optical device 1g, and the blue component b to the electro-optical device 1b. supply to. Each of the electro-optical devices 1r, 1g, and 1b functions as a light modulator such as a light valve that modulates each monochromatic light supplied from the illumination optical system 4001 according to a displayed image. A projection optical system 4003 combines the light emitted from each electro-optical device 1r, 1g, and 1b and projects the combined light onto a projection surface 4004.

以上の電子機器は、前述の電気光学装置１００と、制御部２００３、３００２または４００５と、を備える。前述のように電気光学装置１００によれば、表示品質の低下が抑制される。このため、パーソナルコンピューター２０００、スマートフォン３０００または投射型表示装置４０００の表示品質を高めることができる。 The above electronic device includes the electro-optical device 100 described above and a control section 2003, 3002, or 4005. As described above, according to the electro-optical device 100, deterioration in display quality is suppressed. Therefore, the display quality of the personal computer 2000, smartphone 3000, or projection display device 4000 can be improved.

なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、ＰＤＡ（Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびＰＯＳ（Point of sale）端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。 Note that electronic devices to which the electro-optical device of the present invention is applied are not limited to the exemplified devices, but include, for example, PDAs (Personal Digital Assistants), digital still cameras, televisions, video cameras, car navigation devices, and in-vehicle devices. Examples include displays, electronic notebooks, electronic paper, calculators, word processors, workstations, videophones, and POS (Point of Sale) terminals. Further, examples of electronic devices to which the present invention is applied include printers, scanners, copiers, video players, devices equipped with touch panels, and the like.

以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。 Although the present invention has been described above based on the preferred embodiments, the present invention is not limited to the above-described embodiments. Further, the configuration of each part of the present invention can be replaced with any configuration that performs the same function as in the above-described embodiment, or any configuration can be added.

また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。 Further, in the above description, a liquid crystal device was described as an example of the electro-optical device of the present invention, but the electro-optical device of the present invention is not limited to this. For example, the electro-optical device of the present invention can be applied to an image sensor, etc. Further, the present invention can also be applied to an electrophoretic display panel using microcapsules containing a colored liquid and white particles dispersed in the liquid, in the same manner as in the above-described embodiments.

２…素子基板、４…対向基板、８…シール部材、９…液晶層、１１…走査線駆動回路、１２…データ線駆動回路、２１…第１基材、２２…配線層、２３…トランジスター、２６…画素電極、２６ｄ…ダミー画素電極、２９…第１配向膜、４１…第２基材、４２…絶縁膜、４３…見切部、４４…共通電極、４５…コート層、４６…第２配向膜、５０ｘ…絶縁層、５１…第１スペーサー、５２…第２スペーサー、５３…第３スペーサー、１００…電気光学装置、１００Ａ…電気光学装置、２４０…蓄積容量、２４４…走査線、２４５…容量線、２４６…データ線、５０１ａ…無機材料膜、５０１ｂ…無機材料膜、５０１ｃ…無機材料膜、５０１ｘ…無機材料膜、５０２ａ…遮光膜、５０２ｂ…遮光膜、５０２ｃ…遮光膜、５０２ｘ…遮光膜、５１０…通気孔、５１１…第１通気孔、５１２…第２通気孔、５１５…壁部、Ａ１０…表示領域、Ａ２０…周辺領域、Ａ２１…ダミー画素領域、Ｐ…画素、Ｓ１１…空間、Ｓ１２…空間、ａ１…角、ａ２…辺。 2...Element substrate, 4...Counter substrate, 8...Sealing member, 9...Liquid crystal layer, 11...Scanning line drive circuit, 12...Data line drive circuit, 21...First base material, 22...Wiring layer, 23...Transistor, 26... Pixel electrode, 26d... Dummy pixel electrode, 29... First alignment film, 41... Second base material, 42... Insulating film, 43... Parting part, 44... Common electrode, 45... Coating layer, 46... Second orientation Film, 50x...Insulating layer, 51...First spacer, 52...Second spacer, 53...Third spacer, 100...Electro-optical device, 100A...Electro-optical device, 240...Storage capacitor, 244...Scanning line, 245...Capacitor Line, 246...Data line, 501a...Inorganic material film, 501b...Inorganic material film, 501c...Inorganic material film, 501x...Inorganic material film, 502a... Light shielding film, 502b... Light shielding film, 502c... Light shielding film, 502x... Light shielding film , 510... ventilation hole, 511... first ventilation hole, 512... second ventilation hole, 515... wall, A10... display area, A20... peripheral area, A21... dummy pixel area, P... pixel, S11... space, S12 ...space, a1...corner, a2...side.

Claims (9)

第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板と前記第２基板との間に配置された電気光学層と、
樹脂材料を含み、前記第１基板と前記第２基板との間に配置され、平面視で前記電気光学層を囲む枠状のシール部材と、
無機材料を含み、前記第１基板と前記第２基板との間の距離を規定する第１スペーサーと、を備え、
前記第１基板は、電極と、前記電極と前記第１スペーサーとの間に配置された第１無機材料膜と、前記第１無機材料膜と前記第１スペーサーとの間に配置された第１遮光膜と、前記平面視で前記シール部材の内側に、前記シール部材と離間して配置された遮光性の見切部と、を有し、
前記第１スペーサーは、前記平面視で前記シール部材と表示領域との間に、前記シール部材と離間して配置され、前記平面視で前記表示領域の外縁に沿うとともに前記見切部と重なる位置に配置されていることを特徴とする電気光学装置。 a first substrate;
a second substrate facing the first substrate;
an electro-optic layer disposed between the first substrate and the second substrate;
a frame-shaped sealing member containing a resin material, disposed between the first substrate and the second substrate, and surrounding the electro-optic layer in plan view;
a first spacer containing an inorganic material and defining a distance between the first substrate and the second substrate,
The first substrate includes an electrode, a first inorganic material film disposed between the electrode and the first spacer, and a first inorganic material film disposed between the first inorganic material film and the first spacer. comprising a light-shielding film and a light-shielding parting portion disposed inside the sealing member in a plan view and spaced apart from the sealing member;
The first spacer is disposed between the seal member and the display area in a plan view, spaced apart from the seal member, and is located along an outer edge of the display area and overlaps with the parting part in the plan view. An electro-optical device characterized in that: 前記第１スペーサーは、前記表示領域の外縁に沿って並ぶ複数の通気孔を有する請求項１に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the first spacer has a plurality of ventilation holes arranged along an outer edge of the display area. 前記表示領域の前記平面視での外縁は、角および辺を有し、
前記複数の通気孔は、前記角に対応して配置される第１通気孔と、前記辺に対応して配置される第２通気孔と、を有する請求項２に記載の電気光学装置。 The outer edge of the display area in plan view has a corner and a side,
3. The electro-optical device according to claim 2 , wherein the plurality of ventilation holes includes a first ventilation hole arranged corresponding to the corner and a second ventilation hole arranged corresponding to the side. 前記第１通気孔の断面積は、前記第２通気孔の断面積よりも大きい請求項３に記載の電気光学装置。 The electro-optical device according to claim 3 , wherein a cross-sectional area of the first vent hole is larger than a cross-sectional area of the second vent hole. 前記第１スペーサーに対する前記複数の通気孔の占める割合は、前記第１スペーサーのうち前記複数の通気孔を除く部分の占める割合よりも低い請求項２から４のいずれか１項に記載の電気光学装置。 5. The electro-optic device according to claim 2 , wherein a ratio of the plurality of ventilation holes to the first spacer is lower than a ratio of a portion of the first spacer excluding the plurality of ventilation holes. Device. 前記平面視で前記表示領域の外縁に沿って延びる第２スペーサーをさらに備え、
前記第１スペーサーと前記第２スペーサーとの間に前記シール部材が配置される請求項１から５のいずれか１項に記載の電気光学装置。 further comprising a second spacer extending along an outer edge of the display area in plan view,
The electro-optical device according to any one of claims 1 to 5 , wherein the sealing member is arranged between the first spacer and the second spacer. 前記平面視で前記表示領域の外縁に沿って延びる第３スペーサーをさらに有し、
前記第３スペーサーは、前記第１スペーサーと前記シール部材との間に配置され、
前記第１スペーサーと前記第３スペーサーとは、空間を介して配置される請求項６に記載の電気光学装置。 further comprising a third spacer extending along an outer edge of the display area in plan view,
the third spacer is arranged between the first spacer and the sealing member,
The electro-optical device according to claim 6 , wherein the first spacer and the third spacer are arranged with a space in between. 前記第１スペーサーは、酸化ケイ素または酸窒化ケイ素を含む請求項１から７のいずれか１項に記載の電気光学装置。 The electro-optical device according to claim 1 , wherein the first spacer includes silicon oxide or silicon oxynitride. 請求項１から８のいずれか１項に記載の電気光学装置と、
前記電気光学装置の動作を制御する制御部と、を有することを特徴とする電子機器。 The electro-optical device according to any one of claims 1 to 8 ,
An electronic device comprising: a control section that controls the operation of the electro-optical device.
JP2019208552A 2019-11-19 2019-11-19 Electro-optical devices and electronic equipment Active JP7400382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019208552A JP7400382B2 (en) 2019-11-19 2019-11-19 Electro-optical devices and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019208552A JP7400382B2 (en) 2019-11-19 2019-11-19 Electro-optical devices and electronic equipment

Publications (2)

Publication Number Publication Date
JP2021081573A JP2021081573A (en) 2021-05-27
JP7400382B2 true JP7400382B2 (en) 2023-12-19

Family

ID=75964980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019208552A Active JP7400382B2 (en) 2019-11-19 2019-11-19 Electro-optical devices and electronic equipment

Country Status (1)

Country Link
JP (1) JP7400382B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318384A (en) 2000-03-03 2001-11-16 Semiconductor Energy Lab Co Ltd Liquid crystal display device
CN1410806A (en) 2001-09-25 2003-04-16 瀚宇彩晶股份有限公司 Manufacturing method of ODF liquid crystal surface plate
JP2003315810A (en) 2002-02-20 2003-11-06 Hitachi Displays Ltd Liquid crystal display panel
US20050073637A1 (en) 2003-10-01 2005-04-07 Bing-Jei Liao Liquid crystal display panel
JP2005309446A (en) 2004-04-23 2005-11-04 Samsung Electronics Co Ltd Bonding structure for flat panel display device, method of forming flat panel display device, and flat panel display device
JP2006178301A (en) 2004-12-24 2006-07-06 Canon Inc Liquid crystal display device and method of fabricating the same
US20130169913A1 (en) 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Liquid crystal lens panel and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831710A (en) * 1997-02-06 1998-11-03 International Business Machines Corporation Liquid crystal display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318384A (en) 2000-03-03 2001-11-16 Semiconductor Energy Lab Co Ltd Liquid crystal display device
CN1410806A (en) 2001-09-25 2003-04-16 瀚宇彩晶股份有限公司 Manufacturing method of ODF liquid crystal surface plate
JP2003315810A (en) 2002-02-20 2003-11-06 Hitachi Displays Ltd Liquid crystal display panel
US20050073637A1 (en) 2003-10-01 2005-04-07 Bing-Jei Liao Liquid crystal display panel
JP2005309446A (en) 2004-04-23 2005-11-04 Samsung Electronics Co Ltd Bonding structure for flat panel display device, method of forming flat panel display device, and flat panel display device
JP2006178301A (en) 2004-12-24 2006-07-06 Canon Inc Liquid crystal display device and method of fabricating the same
US20130169913A1 (en) 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Liquid crystal lens panel and method of manufacturing the same

Also Published As

Publication number Publication date
JP2021081573A (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US10042213B2 (en) Display device including projections opposed to each other in a sealant
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP2018173544A (en) Display
JP2017111327A (en) Liquid crystal display
JP6690671B2 (en) Electro-optical device and electronic equipment
JP2022053996A (en) Electro-optical device and electronic apparatus
US11604377B2 (en) Electro-optical device and electronic apparatus
JP7400382B2 (en) Electro-optical devices and electronic equipment
JP2021033110A (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP7415384B2 (en) Electro-optical devices and electronic equipment
JP2020134613A (en) Electro-optical device, electronic apparatus, and manufacturing method of electro-optical device
US11474391B2 (en) Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus
JP7342649B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
JP2022139567A (en) Electro-optical device and electronic apparatus
JP6229295B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP7302398B2 (en) electro-optical devices and electronics
JP7342648B2 (en) Electro-optical devices and electronic equipment
JP6996534B2 (en) Manufacturing method of electro-optic equipment
US11640085B2 (en) Liquid crystal device, manufacturing method of liquid crystal device, and electronic apparatus
JP6835115B2 (en) Optical substrates, electronic devices, and methods for manufacturing optical substrates
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2021184028A (en) Liquid crystal device and electronic apparatus
JP2024064468A (en) Electro-optical device, manufacturing method thereof, and electronic device
JP2012083959A (en) Touch panel and image display device

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210915

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150