JP7394942B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7394942B2 JP7394942B2 JP2022158266A JP2022158266A JP7394942B2 JP 7394942 B2 JP7394942 B2 JP 7394942B2 JP 2022158266 A JP2022158266 A JP 2022158266A JP 2022158266 A JP2022158266 A JP 2022158266A JP 7394942 B2 JP7394942 B2 JP 7394942B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide semiconductor
- layer
- film
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 461
- 230000006870 function Effects 0.000 claims description 75
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 579
- 239000010408 film Substances 0.000 description 256
- 239000011701 zinc Substances 0.000 description 70
- 239000013078 crystal Substances 0.000 description 58
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 51
- 238000000034 method Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 44
- 239000007789 gas Substances 0.000 description 41
- 239000000758 substrate Substances 0.000 description 35
- 229910052760 oxygen Inorganic materials 0.000 description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 26
- 239000001301 oxygen Substances 0.000 description 26
- 239000012535 impurity Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 125000004429 atom Chemical group 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 229910052725 zinc Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005477 sputtering target Methods 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000002003 electron diffraction Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910017566 Cu-Mn Inorganic materials 0.000 description 5
- 229910017871 Cu—Mn Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000002585 base Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- -1 for example Substances 0.000 description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012916 structural analysis Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
本発明の一態様は、半導体装置、回路基板および電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャまたは組成物(コンポジション・オブ
・マター)に関するものである。または、本発明の一態様は、半導体装置、表示装置、発
光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法またはそれらの製造方法に関
する。
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャまたは組成物(コンポジション・オブ
・マター)に関するものである。または、本発明の一態様は、半導体装置、表示装置、発
光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法またはそれらの製造方法に関
する。
集積回路(IC)や表示装置のような半導体装置において、回路の入出力端子が不定にな
るのを防ぐためにプルアップ(またはプルダウン)抵抗が使用される。例えば、ゲートポ
リシリコンをCMOSインバータのプルアップ(またはプルダウン)抵抗として用いる技
術が開示されている(特許文献1参照。)。
るのを防ぐためにプルアップ(またはプルダウン)抵抗が使用される。例えば、ゲートポ
リシリコンをCMOSインバータのプルアップ(またはプルダウン)抵抗として用いる技
術が開示されている(特許文献1参照。)。
例えばCMOS回路において、プルアップ(またはプルダウン)抵抗の抵抗値は数キロΩ
から数メガΩと、非常に大きいものが必要とされることがある。上述の特許文献1に示さ
れているように、ゲートアレイ半導体回路装置において抵抗としてポリシリコンを用いる
場合、ポリシリコンが占める面積が大きくなってしまうため、セルの寸法が増大するとい
う問題がある。
から数メガΩと、非常に大きいものが必要とされることがある。上述の特許文献1に示さ
れているように、ゲートアレイ半導体回路装置において抵抗としてポリシリコンを用いる
場合、ポリシリコンが占める面積が大きくなってしまうため、セルの寸法が増大するとい
う問題がある。
また、プルアップ(またはプルダウン)抵抗を有するICは、入出力端子に信号が入出力
されている間は常に数μA程度の電流が流れ続けてしまうため、消費電力が大きくなると
いう問題がある。
されている間は常に数μA程度の電流が流れ続けてしまうため、消費電力が大きくなると
いう問題がある。
また、上記のようにプルアップ(またはプルダウン)抵抗を有するICは、消費電力が大
きくなってしまう。そのため、この電力消費を抑え、より低消費電力なICとするために
、ICが安定動作を始めた後、プルアップ(またはプルダウン)抵抗を切断するためのス
イッチを設けることがある。該スイッチは、主にトランジスタにより形成することができ
るが、トランジスタをオフ状態にしてスイッチを切断した場合でも、オフリーク電流が流
れてしまうため、それによる消費電力の増加はみられてしまう。
きくなってしまう。そのため、この電力消費を抑え、より低消費電力なICとするために
、ICが安定動作を始めた後、プルアップ(またはプルダウン)抵抗を切断するためのス
イッチを設けることがある。該スイッチは、主にトランジスタにより形成することができ
るが、トランジスタをオフ状態にしてスイッチを切断した場合でも、オフリーク電流が流
れてしまうため、それによる消費電力の増加はみられてしまう。
そこで、本発明の一態様は、新規な半導体装置、回路基板または電子機器を提供すること
を課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすることまたは
それを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定
常的に電流が生じることを防止することまたはそれを実現可能な構成を提供することを課
題の一とする。または、本発明の一態様は、消費電力を削減することまたはそれを実現可
能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じ
る時間を短くすることまたはそれを実現可能な構成を提供することを課題の一とする。
を課題の一とする。または、本発明の一態様は、レイアウト面積を小さくすることまたは
それを実現可能な構成を提供することを課題の一とする。または、本発明の一態様は、定
常的に電流が生じることを防止することまたはそれを実現可能な構成を提供することを課
題の一とする。または、本発明の一態様は、消費電力を削減することまたはそれを実現可
能な構成を提供することを課題の一とする。または、本発明の一態様は、貫通電流が生じ
る時間を短くすることまたはそれを実現可能な構成を提供することを課題の一とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
本発明の一態様は、内部回路と、入出力端子と、信号線と、電源線と、抵抗部と、第1の
トランジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子
と電気的に接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、
第1のトランジスタの第2の端子は、抵抗部の第1の端子と電気的に接続され、抵抗部の
第2の端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトランジスタの
ゲートと電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する
半導体装置である。
トランジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子
と電気的に接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、
第1のトランジスタの第2の端子は、抵抗部の第1の端子と電気的に接続され、抵抗部の
第2の端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトランジスタの
ゲートと電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する
半導体装置である。
本発明の一態様は、内部回路と、入出力端子と、信号線と、電源線と、抵抗部と、第1の
トランジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子
と電気的に接続され、第1のトランジスタの第1の端子は、抵抗部の第2の端子と電気的
に接続され、第1のトランジスタの第2の端子は、信号線と電気的に接続され、抵抗部の
第1の端子は、電源線と電気的に接続され、制御信号生成回路は、第1のトランジスタの
ゲートと電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する
半導体装置である。
トランジスタと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子
と電気的に接続され、第1のトランジスタの第1の端子は、抵抗部の第2の端子と電気的
に接続され、第1のトランジスタの第2の端子は、信号線と電気的に接続され、抵抗部の
第1の端子は、電源線と電気的に接続され、制御信号生成回路は、第1のトランジスタの
ゲートと電気的に接続され、抵抗部および第1のトランジスタは、酸化物半導体を有する
半導体装置である。
本発明の一態様は、内部回路と、入出力端子と、信号線と、電源線と、第1のトランジス
タと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子と電気的に
接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、第1のトラ
ンジスタの第2の端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトラ
ンジスタのゲートと電気的に接続され、第1のトランジスタは、酸化物半導体を有する半
導体装置である。
タと、制御信号生成回路と、を有し、内部回路は、信号線を介して入出力端子と電気的に
接続され、第1のトランジスタの第1の端子は、電源線と電気的に接続され、第1のトラ
ンジスタの第2の端子は、信号線と電気的に接続され、制御信号生成回路は、第1のトラ
ンジスタのゲートと電気的に接続され、第1のトランジスタは、酸化物半導体を有する半
導体装置である。
また、本発明の一態様は、上記記載の半導体装置と、第2のトランジスタと、を有し、制
御信号生成回路は、第2のトランジスタの第1の端子と電気的に接続され、第2のトラン
ジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第2のトラン
ジスタは、酸化物半導体を有する半導体装置である。
御信号生成回路は、第2のトランジスタの第1の端子と電気的に接続され、第2のトラン
ジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、第2のトラン
ジスタは、酸化物半導体を有する半導体装置である。
また、本発明の一態様は、上記記載の半導体装置と、容量素子と、を有し、容量素子は、
第2のトランジスタの第2の端子および第1のトランジスタのゲートと、電気的に接続さ
れている半導体装置である。
第2のトランジスタの第2の端子および第1のトランジスタのゲートと、電気的に接続さ
れている半導体装置である。
また、上記制御信号生成回路と、第2のトランジスタのゲートは、電気的に接続されてい
てもよい。また、第2のトランジスタのゲートは、別の配線と接続されていてもよい。
てもよい。また、第2のトランジスタのゲートは、別の配線と接続されていてもよい。
また、本発明の一態様は、上記記載の半導体装置と、プリント基板と、を有する回路基板
である。
である。
また、本発明の一態様は、上記記載の半導体装置または上記記載の回路基板と、表示部、
マイクロホン、スピーカーまたは操作キーと、を有する電子機器である。
マイクロホン、スピーカーまたは操作キーと、を有する電子機器である。
なお、本明細書などにおいて、抵抗部とは酸化物半導体を有する層を抵抗として用いると
好ましい。
好ましい。
本発明の一態様は、新規な半導体装置、回路基板または電子機器を提供することができる
。または、本発明の一態様は、レイアウト面積を小さくすることまたはそれを実現可能な
構成を提供することができる。または、本発明の一態様は、定常的に電流が生じることを
防止することまたはそれを実現可能な構成を提供することができる。または、本発明の一
態様は、消費電力を削減することまたはそれを実現可能な構成を提供することができる。
または、本発明の一態様は、貫通電流が生じる時間を短くすることまたはそれを実現可能
な構成を提供することができる。
。または、本発明の一態様は、レイアウト面積を小さくすることまたはそれを実現可能な
構成を提供することができる。または、本発明の一態様は、定常的に電流が生じることを
防止することまたはそれを実現可能な構成を提供することができる。または、本発明の一
態様は、消費電力を削減することまたはそれを実現可能な構成を提供することができる。
または、本発明の一態様は、貫通電流が生じる時間を短くすることまたはそれを実現可能
な構成を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の実施の形態における説明に限定されず、本発明の趣旨およびその範囲から逸脱すること
なくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。
したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない
。
の実施の形態における説明に限定されず、本発明の趣旨およびその範囲から逸脱すること
なくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。
したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない
。
なお、図面において、大きさ、膜(層)の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
ている場合がある。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替え
ることが可能である。
ることが可能である。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。一般的に、電位(電圧)は、相対的なものであり、基準の電位からの相対的な大きさに
よって決定される。したがって、「接地電位」などと記載されている場合であっても、電
位が0Vであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合
もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合
には、その電位を基準として、正の電位と負の電位が規定される。
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。一般的に、電位(電圧)は、相対的なものであり、基準の電位からの相対的な大きさに
よって決定される。したがって、「接地電位」などと記載されている場合であっても、電
位が0Vであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合
もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合
には、その電位を基準として、正の電位と負の電位が規定される。
また、本明細書等において、高電源電位VDD(以下、単に「VDD」または「H電位」
ともいう。)とは、低電源電位VSS(以下、単に「VSS」または「L電位」ともいう
。)よりも高い電位の電源電位を示す。また、低電源電位VSSとは、高電源電位VDD
よりも低い電位の電源電位を示す。また、接地電位をVDDまたはVSSとして用いるこ
ともできる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり
、VSSが接地電位の場合には、VDDは接地電位より高い電位である。
ともいう。)とは、低電源電位VSS(以下、単に「VSS」または「L電位」ともいう
。)よりも高い電位の電源電位を示す。また、低電源電位VSSとは、高電源電位VDD
よりも低い電位の電源電位を示す。また、接地電位をVDDまたはVSSとして用いるこ
ともできる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり
、VSSが接地電位の場合には、VDDは接地電位より高い電位である。
なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本発明の一態様は、集積回路の他、表示装置、RFタグ、撮像装置を含むあらゆる
装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表
される発光素子を各画素に備えた発光装置、電子ペーパー、DMD(Digital M
icromirror Device)、PDP(Plasma Display Pa
nel)、FED(Field Emission Display)など、集積回路を
有する表示装置が、その範疇に含まれる。
装置が、その範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表
される発光素子を各画素に備えた発光装置、電子ペーパー、DMD(Digital M
icromirror Device)、PDP(Plasma Display Pa
nel)、FED(Field Emission Display)など、集積回路を
有する表示装置が、その範疇に含まれる。
なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間
でも共通して用いることがある。
でも共通して用いることがある。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そして、その発明の一態様は明確であると言える。そのた
め、例えば、能動素子(トランジスタなど)、配線、受動素子(容量素子など)、導電層
、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載され
た図面または文章において、その一部分を取り出して、発明の一態様を構成することが可
能であるものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等
)を有して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジス
タ、容量素子等)を抜き出して、発明の一態様を構成することは可能である。別の例とし
ては、「Aは、B、C、D、EまたはFを有する」と記載されている文章から、一部の要
素を任意に抜き出して、「Aは、BとEとを有する」、「Aは、EとFとを有する」、「
Aは、CとEとFとを有する」、または、「Aは、BとCとDとEとを有する」などの発
明の一態様を構成することは可能である。
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そして、その発明の一態様は明確であると言える。そのた
め、例えば、能動素子(トランジスタなど)、配線、受動素子(容量素子など)、導電層
、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載され
た図面または文章において、その一部分を取り出して、発明の一態様を構成することが可
能であるものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等
)を有して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジス
タ、容量素子等)を抜き出して、発明の一態様を構成することは可能である。別の例とし
ては、「Aは、B、C、D、EまたはFを有する」と記載されている文章から、一部の要
素を任意に抜き出して、「Aは、BとEとを有する」、「Aは、EとFとを有する」、「
Aは、CとEとFとを有する」、または、「Aは、BとCとDとEとを有する」などの発
明の一態様を構成することは可能である。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。
また、本明細書等においては、少なくとも図に記載した内容(図の中の一部でもよい)は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
また、明細書の中の文章や図面において規定されていない内容について、その内容を除く
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
また、本明細書等においては、能動素子(トランジスタなど)、受動素子(容量素子など
)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、
発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発
明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記
載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると
判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、
その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トランジ
スタなど)、受動素子(容量素子など)などが有する一部の端子についてのみ、その接続
先を特定することによって、発明の一態様を構成することが可能な場合がある。
)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、
発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発
明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記
載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると
判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、
その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トランジ
スタなど)、受動素子(容量素子など)などが有する一部の端子についてのみ、その接続
先を特定することによって、発明の一態様を構成することが可能な場合がある。
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合
は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合
と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合
と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など)であるとする。
、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されてい4る場合である。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されてい4る場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYと
が電気的に接続されている場合(つまり、XとYとの間に別の素子または別の回路を挟ん
で接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYと
の間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されてい
る場合(つまり、XとYとの間に別の素子または別の回路を挟まずに接続されている場合
)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と
明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている
場合と同様な内容が、本明細書等に開示されているものとする。
が電気的に接続されている場合(つまり、XとYとの間に別の素子または別の回路を挟ん
で接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYと
の間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されてい
る場合(つまり、XとYとの間に別の素子または別の回路を挟まずに接続されている場合
)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と
明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている
場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース(または第1の端子など)が、Z1を介して(また
は介さず)、Xと電気的に接続され、トランジスタのドレイン(または第2の端子など)
が、Z2を介して(または介さず)、Yと電気的に接続されている場合や、トランジスタ
のソース(または第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部
がXと直接的に接続され、トランジスタのドレイン(または第2の端子など)が、Z2の
一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合、以下のよ
うに表現することが出来る。
は介さず)、Xと電気的に接続され、トランジスタのドレイン(または第2の端子など)
が、Z2を介して(または介さず)、Yと電気的に接続されている場合や、トランジスタ
のソース(または第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部
がXと直接的に接続され、トランジスタのドレイン(または第2の端子など)が、Z2の
一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合、以下のよ
うに表現することが出来る。
例えば、「XとYとトランジスタのソース(または第1の端子など)とドレイン(または
第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(ま
たは第1の端子など)、トランジスタのドレイン(または第2の端子など)、Yの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
(または第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(または
第2の端子など)はYと電気的に接続され、X、トランジスタのソース(または第1の端
子など)、トランジスタのドレイン(または第2の端子など)、Yは、この順序で電気的
に接続されている」と表現することができる。または、「Xは、トランジスタのソース(
または第1の端子など)とドレイン(または第2の端子など)とを介して、Yと電気的に
接続され、X、トランジスタのソース(または第1の端子など)、トランジスタのドレイ
ン(または第2の端子など)、Yは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース(または第1の端子など)と、ドレイン(また
は第2の端子など)とを、区別して、技術的範囲を決定することができる。
第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(ま
たは第1の端子など)、トランジスタのドレイン(または第2の端子など)、Yの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
(または第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(または
第2の端子など)はYと電気的に接続され、X、トランジスタのソース(または第1の端
子など)、トランジスタのドレイン(または第2の端子など)、Yは、この順序で電気的
に接続されている」と表現することができる。または、「Xは、トランジスタのソース(
または第1の端子など)とドレイン(または第2の端子など)とを介して、Yと電気的に
接続され、X、トランジスタのソース(または第1の端子など)、トランジスタのドレイ
ン(または第2の端子など)、Yは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース(または第1の端子など)と、ドレイン(また
は第2の端子など)とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース(または第1の端子など
)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、第1の接続経路は、
第2の接続経路を有しておらず、第2の接続経路は、トランジスタを介した、トランジス
タのソース(または第1の端子など)とトランジスタのドレイン(または第2の端子など
)との間の経路であり、第1の接続経路は、Z1を介した経路であり、トランジスタのド
レイン(または第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に
接続され、第3の接続経路は、第2の接続経路を有しておらず、第3の接続経路は、Z2
を介した経路である。」と表現することができる。または、「トランジスタのソース(ま
たは第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気
的に接続され、第1の接続経路は、第2の接続経路を有しておらず、第2の接続経路は、
トランジスタを介した接続経路を有し、トランジスタのドレイン(または第2の端子など
)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、第3
の接続経路は、第2の接続経路を有していない。」と表現することができる。または、「
トランジスタのソース(または第1の端子など)は、少なくとも第1の電気的パスによっ
て、Z1を介して、Xと電気的に接続され、第1の電気的パスは、第2の電気的パスを有
しておらず、第2の電気的パスは、トランジスタのソース(または第1の端子など)から
トランジスタのドレイン(または第2の端子など)への電気的パスであり、トランジスタ
のドレイン(または第2の端子など)は、少なくとも第3の電気的パスによって、Z2を
介して、Yと電気的に接続され、第3の電気的パスは、第4の電気的パスを有しておらず
、第4の電気的パスは、トランジスタのドレイン(または第2の端子など)からトランジ
スタのソース(または第1の端子など)への電気的パスである。」と表現することができ
る。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定する
ことにより、トランジスタのソース(または第1の端子など)と、ドレイン(または第2
の端子など)とを、区別して、技術的範囲を決定することができる。
)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、第1の接続経路は、
第2の接続経路を有しておらず、第2の接続経路は、トランジスタを介した、トランジス
タのソース(または第1の端子など)とトランジスタのドレイン(または第2の端子など
)との間の経路であり、第1の接続経路は、Z1を介した経路であり、トランジスタのド
レイン(または第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に
接続され、第3の接続経路は、第2の接続経路を有しておらず、第3の接続経路は、Z2
を介した経路である。」と表現することができる。または、「トランジスタのソース(ま
たは第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気
的に接続され、第1の接続経路は、第2の接続経路を有しておらず、第2の接続経路は、
トランジスタを介した接続経路を有し、トランジスタのドレイン(または第2の端子など
)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、第3
の接続経路は、第2の接続経路を有していない。」と表現することができる。または、「
トランジスタのソース(または第1の端子など)は、少なくとも第1の電気的パスによっ
て、Z1を介して、Xと電気的に接続され、第1の電気的パスは、第2の電気的パスを有
しておらず、第2の電気的パスは、トランジスタのソース(または第1の端子など)から
トランジスタのドレイン(または第2の端子など)への電気的パスであり、トランジスタ
のドレイン(または第2の端子など)は、少なくとも第3の電気的パスによって、Z2を
介して、Yと電気的に接続され、第3の電気的パスは、第4の電気的パスを有しておらず
、第4の電気的パスは、トランジスタのドレイン(または第2の端子など)からトランジ
スタのソース(または第1の端子など)への電気的パスである。」と表現することができ
る。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定する
ことにより、トランジスタのソース(または第1の端子など)と、ドレイン(または第2
の端子など)とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
(実施の形態1)
本実施の形態では、本発明の一態様に係る半導体装置の一例について説明する。本発明の
一態様に係る半導体装置は、内部回路と、該内部回路へ信号を入出力する入出力端子と、
を有する回路において、回路の入出力端子が不定状態になるのを防ぐためのプルアップ(
またはプルダウン)抵抗を備えた回路である。
本実施の形態では、本発明の一態様に係る半導体装置の一例について説明する。本発明の
一態様に係る半導体装置は、内部回路と、該内部回路へ信号を入出力する入出力端子と、
を有する回路において、回路の入出力端子が不定状態になるのを防ぐためのプルアップ(
またはプルダウン)抵抗を備えた回路である。
<半導体装置の構成例>
図1(A)は、本発明の一態様に係る半導体装置10の回路図である。図1(A)に示す
半導体装置10は、トランジスタ11と、抵抗部12と、入出力端子13と、内部回路1
4と、電源線15と、信号線16と、制御信号生成回路17と、を有する。
図1(A)は、本発明の一態様に係る半導体装置10の回路図である。図1(A)に示す
半導体装置10は、トランジスタ11と、抵抗部12と、入出力端子13と、内部回路1
4と、電源線15と、信号線16と、制御信号生成回路17と、を有する。
半導体装置10において、トランジスタ11の第1の端子は電源線15と接続され、トラ
ンジスタ11の第2の端子は抵抗部12の第1の端子と接続される。また、トランジスタ
11のゲートは、制御信号生成回路17と接続される。抵抗部12の第2の端子は、信号
線16と接続され、入出力端子13は、信号線16を介して内部回路14と接続される。
ンジスタ11の第2の端子は抵抗部12の第1の端子と接続される。また、トランジスタ
11のゲートは、制御信号生成回路17と接続される。抵抗部12の第2の端子は、信号
線16と接続され、入出力端子13は、信号線16を介して内部回路14と接続される。
入出力端子13は、内部回路14に信号(ハイレベル信号、ロウレベル信号またはアナロ
グ信号)を入力、または内部回路14からの信号(ハイレベル信号、ロウレベル信号また
はアナログ信号)を出力するための端子である。制御信号生成回路17は、トランジスタ
11のゲートに信号を送り、トランジスタ11のオンオフ状態を制御するための回路であ
る。
グ信号)を入力、または内部回路14からの信号(ハイレベル信号、ロウレベル信号また
はアナログ信号)を出力するための端子である。制御信号生成回路17は、トランジスタ
11のゲートに信号を送り、トランジスタ11のオンオフ状態を制御するための回路であ
る。
電源線15は、ハイレベル(H)の電位を与える高電位電源線VDD、またはロウレベル
(L)の電位を与える低電位電源線VSS(VSS<VDD)、とすることができる。電
源線15をVDDとした場合、半導体装置10における抵抗部12は、プルアップ抵抗と
して機能する。電源線15をVSSとした場合、半導体装置10における抵抗部12は、
プルダウン抵抗として機能する。
(L)の電位を与える低電位電源線VSS(VSS<VDD)、とすることができる。電
源線15をVDDとした場合、半導体装置10における抵抗部12は、プルアップ抵抗と
して機能する。電源線15をVSSとした場合、半導体装置10における抵抗部12は、
プルダウン抵抗として機能する。
プルアップ(またはプルダウン)抵抗が無いと、入出力端子13に外部から回路または負
荷となるデバイス、が接続されていない場合、または入出力端子13に何も信号が入出力
されていないときに、入出力端子13は不定状態(HでもLでもない状態。またはHかL
か不明の状態。)となってしまう。入出力端子13が不定状態になると、内部回路14が
誤動作を起こす可能性がでてくる。
荷となるデバイス、が接続されていない場合、または入出力端子13に何も信号が入出力
されていないときに、入出力端子13は不定状態(HでもLでもない状態。またはHかL
か不明の状態。)となってしまう。入出力端子13が不定状態になると、内部回路14が
誤動作を起こす可能性がでてくる。
そのため、プルアップ(またはプルダウン)抵抗を図1(A)のように設けることによっ
て、入出力端子13をHまたはLに固定し、それにより内部回路の誤動作を防ぐことがで
きる。
て、入出力端子13をHまたはLに固定し、それにより内部回路の誤動作を防ぐことがで
きる。
トランジスタ11は、入出力端子13に信号(ハイレベル信号、ロウレベル信号またはア
ナログ信号)が入出力されていないとき、オンとなっている。そのため、電源線15がV
DDである場合、入出力端子13に信号が入力されていないときは、入出力端子はハイレ
ベルに保持されることになる。また、電源線15がVSSである場合、入出力端子13に
信号が入出力されていないときは、入出力端子はロウレベルに保持されることになる。
ナログ信号)が入出力されていないとき、オンとなっている。そのため、電源線15がV
DDである場合、入出力端子13に信号が入力されていないときは、入出力端子はハイレ
ベルに保持されることになる。また、電源線15がVSSである場合、入出力端子13に
信号が入出力されていないときは、入出力端子はロウレベルに保持されることになる。
トランジスタ11は、入出力端子13に信号(ハイレベル信号、ロウレベル信号またはア
ナログ信号)が入力され、内部回路14が正常に起動した後、オフとなる。それによって
、電源線15と信号線16との間において、電流が流れるのを止めることができる。その
ため、抵抗部12において定常的に電流が消費されるのを防ぎ、半導体装置10の消費電
力を低減することができる。
ナログ信号)が入力され、内部回路14が正常に起動した後、オフとなる。それによって
、電源線15と信号線16との間において、電流が流れるのを止めることができる。その
ため、抵抗部12において定常的に電流が消費されるのを防ぎ、半導体装置10の消費電
力を低減することができる。
トランジスタ11および抵抗部12は、酸化物半導体を有する。酸化物半導体は、ワイド
ギャップ半導体であり、さらにホールの有効質量も非常に大きい。また、酸化物半導体に
含まれる不純物をできるだけ少なくし、さらに酸素欠損を低減させることによって、酸化
物半導体のキャリア濃度を小さくすることができる。このように高純度真性化させた酸化
物半導体をトランジスタに用いることによって、非常にオフ電流の小さいトランジスタを
形成することができる。それにより、トランジスタ11に酸化物半導体を用いることで、
半導体装置10の消費電力を下げることができる。また抵抗部12に用いた場合、上記示
したような酸化物半導体は非常に高抵抗であるため、抵抗部として用いることによって、
必要とする抵抗値にするための面積が小さくなる。つまり、抵抗部12に酸化物半導体を
用いることによって、抵抗部12のレイアウト面積を小さくすることができる。
ギャップ半導体であり、さらにホールの有効質量も非常に大きい。また、酸化物半導体に
含まれる不純物をできるだけ少なくし、さらに酸素欠損を低減させることによって、酸化
物半導体のキャリア濃度を小さくすることができる。このように高純度真性化させた酸化
物半導体をトランジスタに用いることによって、非常にオフ電流の小さいトランジスタを
形成することができる。それにより、トランジスタ11に酸化物半導体を用いることで、
半導体装置10の消費電力を下げることができる。また抵抗部12に用いた場合、上記示
したような酸化物半導体は非常に高抵抗であるため、抵抗部として用いることによって、
必要とする抵抗値にするための面積が小さくなる。つまり、抵抗部12に酸化物半導体を
用いることによって、抵抗部12のレイアウト面積を小さくすることができる。
また、酸化物半導体を用いたトランジスタおよび抵抗部は、容易に積層させた構造を形成
することができる。例えば、シリコンを用いたトランジスタなどと、積層させて形成する
ことができる。そのため、例えば本発明の一態様に係る半導体装置10のように、トラン
ジスタ11および抵抗部12を、酸化物半導体を用いて形成し、内部回路14を、シリコ
ンを用いたトランジスタなどにより形成することによって、トランジスタ11および抵抗
部12と、内部回路14を積層させて形成することができるため、レイアウト面積を小さ
くすることができる。また、トランジスタ11と、抵抗部12と、を積層させて形成させ
てもよい。
することができる。例えば、シリコンを用いたトランジスタなどと、積層させて形成する
ことができる。そのため、例えば本発明の一態様に係る半導体装置10のように、トラン
ジスタ11および抵抗部12を、酸化物半導体を用いて形成し、内部回路14を、シリコ
ンを用いたトランジスタなどにより形成することによって、トランジスタ11および抵抗
部12と、内部回路14を積層させて形成することができるため、レイアウト面積を小さ
くすることができる。また、トランジスタ11と、抵抗部12と、を積層させて形成させ
てもよい。
また、抵抗層として機能する酸化物半導体と、該酸化物半導体と接触する導電層と、を有
する抵抗部は、非線形な抵抗となることがある。
する抵抗部は、非線形な抵抗となることがある。
図1(B)は、本発明の一態様に係る半導体装置20の回路図である。半導体装置20は
、図1(A)に示す半導体装置10におけるトランジスタ11および抵抗部12の接続を
逆にした構成となっている。半導体装置20は、トランジスタ21と、抵抗部22と、入
出力端子23と、内部回路24と、電源線25と、信号線26と、制御信号生成回路27
と、を有する。
、図1(A)に示す半導体装置10におけるトランジスタ11および抵抗部12の接続を
逆にした構成となっている。半導体装置20は、トランジスタ21と、抵抗部22と、入
出力端子23と、内部回路24と、電源線25と、信号線26と、制御信号生成回路27
と、を有する。
半導体装置20において、トランジスタ21の第1の端子は抵抗部22の第2の端子と接
続され、トランジスタ21の第2の端子は信号線26と接続される。また、トランジスタ
21のゲートは、制御信号生成回路27と接続される。抵抗部22の第1の端子は電源線
25と接続され、入出力端子23は、信号線26を介して内部回路24と接続される。
続され、トランジスタ21の第2の端子は信号線26と接続される。また、トランジスタ
21のゲートは、制御信号生成回路27と接続される。抵抗部22の第1の端子は電源線
25と接続され、入出力端子23は、信号線26を介して内部回路24と接続される。
図1(C)は、本発明の一態様に係る半導体装置30の回路図である。半導体装置30は
、トランジスタ31と、入出力端子33と、内部回路34と、電源線35と、信号線36
と、制御信号生成回路37と、を有する。
、トランジスタ31と、入出力端子33と、内部回路34と、電源線35と、信号線36
と、制御信号生成回路37と、を有する。
半導体装置30は、図1(A)の半導体装置10において、抵抗部12が無い構成である
。つまり、図1(C)の半導体装置30は、電源線35と信号線36との間には、トラン
ジスタ31のみの構成となっている。
。つまり、図1(C)の半導体装置30は、電源線35と信号線36との間には、トラン
ジスタ31のみの構成となっている。
半導体装置30において、トランジスタ31の第1の端子は電源線35と接続され、トラ
ンジスタ31の第2の端子は信号線36と接続される。また、トランジスタ31のゲート
は、制御信号生成回路37と接続される。入出力端子33は、信号線36を介して内部回
路34と接続される。
ンジスタ31の第2の端子は信号線36と接続される。また、トランジスタ31のゲート
は、制御信号生成回路37と接続される。入出力端子33は、信号線36を介して内部回
路34と接続される。
半導体装置30は、電源線35と信号線36との間に抵抗部が無い構成となっているが、
トランジスタ31のオン状態のチャネル抵抗を、抵抗部の代わりとして用いることができ
、プルアップ(またはプルダウン)抵抗としても機能する。特に、トランジスタ31に酸
化物半導体を用いると、高いチャネル抵抗を形成しやすく、またオフ電流が非常に小さい
ため好ましい。
トランジスタ31のオン状態のチャネル抵抗を、抵抗部の代わりとして用いることができ
、プルアップ(またはプルダウン)抵抗としても機能する。特に、トランジスタ31に酸
化物半導体を用いると、高いチャネル抵抗を形成しやすく、またオフ電流が非常に小さい
ため好ましい。
図1(D)は、本発明の一態様に係る半導体装置40の回路図である。半導体装置40は
、抵抗部42と、入出力端子43と、内部回路44と、電源線45と、信号線46と、を
有する。
、抵抗部42と、入出力端子43と、内部回路44と、電源線45と、信号線46と、を
有する。
半導体装置40は、図1(A)の半導体装置10において、トランジスタ11および制御
信号生成回路17が無い構成である。つまり、図1(D)の半導体装置40は、電源線4
5と信号線46との間には、抵抗部42のみの構成となっている。
信号生成回路17が無い構成である。つまり、図1(D)の半導体装置40は、電源線4
5と信号線46との間には、抵抗部42のみの構成となっている。
半導体装置40において、抵抗部42の第1の端子は電源線45と接続され、抵抗部42
の第2の端子は、信号線46と接続される。入出力端子43は、信号線46を介して内部
回路44と接続される。
の第2の端子は、信号線46と接続される。入出力端子43は、信号線46を介して内部
回路44と接続される。
半導体装置40は、電源線45と信号線46との間にトランジスタが無い構成となってい
る。このように、電源線45と信号線46の間にトランジスタが形成されていなくとも、
抵抗部42があるため、信号線46が不定状態となることを抑制することができる。ただ
し、その場合、半導体装置40が起動している間は、定常的に電流が流れてしまうため、
半導体装置40の消費電力は増加してしまうが、トランジスタを形成する面積が不要とな
るため、レイアウトは小さくすることができる。
る。このように、電源線45と信号線46の間にトランジスタが形成されていなくとも、
抵抗部42があるため、信号線46が不定状態となることを抑制することができる。ただ
し、その場合、半導体装置40が起動している間は、定常的に電流が流れてしまうため、
半導体装置40の消費電力は増加してしまうが、トランジスタを形成する面積が不要とな
るため、レイアウトは小さくすることができる。
また、図1(A)に示す半導体装置10において、トランジスタ11および抵抗部12は
、それぞれ複数用いることができる。たとえば、図2(A)に示す半導体装置70のよう
に、抵抗部12を2つ用いた構成としてもよい。なお、抵抗部12を3つ以上用いた構成
としてもよい。また、図2(B)に示す半導体装置80のように、トランジスタ11を2
つ用いた構成としてもよい。なお、トランジスタ11を3つ以上用いた構成としてもよい
。また、トランジスタ11および抵抗部12は、交互に接続する必要はなく、同じものを
連続して接続させた構成としてもよい。
、それぞれ複数用いることができる。たとえば、図2(A)に示す半導体装置70のよう
に、抵抗部12を2つ用いた構成としてもよい。なお、抵抗部12を3つ以上用いた構成
としてもよい。また、図2(B)に示す半導体装置80のように、トランジスタ11を2
つ用いた構成としてもよい。なお、トランジスタ11を3つ以上用いた構成としてもよい
。また、トランジスタ11および抵抗部12は、交互に接続する必要はなく、同じものを
連続して接続させた構成としてもよい。
また、図1(A)に示す半導体装置10における内部回路14の例として、図3(A)に
示すようにゲートドライバ回路を、図3(B)に示すようにクロックジェネレータなどを
用いることができる。また、これらに限らず、種々の回路を用いることができる。
示すようにゲートドライバ回路を、図3(B)に示すようにクロックジェネレータなどを
用いることができる。また、これらに限らず、種々の回路を用いることができる。
図4(A)は、本発明の一態様に係る半導体装置50の回路図である。半導体装置50は
、図1(A)の半導体装置10の構成において、トランジスタ11のゲートと制御信号生
成回路17との間に、さらにトランジスタを設けた構成となっている。
、図1(A)の半導体装置10の構成において、トランジスタ11のゲートと制御信号生
成回路17との間に、さらにトランジスタを設けた構成となっている。
半導体装置50は、トランジスタ51と、抵抗部52と、入出力端子53と、内部回路5
4と、電源線55と、信号線56と、制御信号生成回路57と、トランジスタ58と、を
有する。
4と、電源線55と、信号線56と、制御信号生成回路57と、トランジスタ58と、を
有する。
半導体装置50において、トランジスタ51の第1の端子は電源線55と接続され、トラ
ンジスタ51の第2の端子は抵抗部52の第1の端子と接続され、抵抗部52の第2の端
子は信号線56と接続される。また、トランジスタ51のゲートは、トランジスタ58の
第1の端子と接続され、トランジスタ58の第2の端子は制御信号生成回路57と接続さ
れる。また、トランジスタ58のゲートは、制御信号生成回路57と接続される。入出力
端子53は、信号線56を介して内部回路54と接続される。また、トランジスタ51の
ゲートとトランジスタ58の第1の端子との接続箇所に、フローティングノード(FN)
が形成される。
ンジスタ51の第2の端子は抵抗部52の第1の端子と接続され、抵抗部52の第2の端
子は信号線56と接続される。また、トランジスタ51のゲートは、トランジスタ58の
第1の端子と接続され、トランジスタ58の第2の端子は制御信号生成回路57と接続さ
れる。また、トランジスタ58のゲートは、制御信号生成回路57と接続される。入出力
端子53は、信号線56を介して内部回路54と接続される。また、トランジスタ51の
ゲートとトランジスタ58の第1の端子との接続箇所に、フローティングノード(FN)
が形成される。
トランジスタ58は、トランジスタ51および抵抗部52と同様に、酸化物半導体を有す
る。酸化物半導体を有するトランジスタは、オフ電流が非常に小さい。そのため、半導体
装置50において、トランジスタ58のオンオフを切り替えることによって、トランジス
タ51を動作させるための電圧を、FNに保持することができる。そのため、トランジス
タ51のオン状態またはオフ状態を保持する期間は、制御信号生成回路57を止めること
ができる。本構成により、半導体装置50の消費電力を下げることができる。
る。酸化物半導体を有するトランジスタは、オフ電流が非常に小さい。そのため、半導体
装置50において、トランジスタ58のオンオフを切り替えることによって、トランジス
タ51を動作させるための電圧を、FNに保持することができる。そのため、トランジス
タ51のオン状態またはオフ状態を保持する期間は、制御信号生成回路57を止めること
ができる。本構成により、半導体装置50の消費電力を下げることができる。
図4(A)に示す半導体装置50において、トランジスタ58のゲートは、制御信号生成
回路57と接続される構成を示したが、トランジスタ58のゲートが、制御信号生成回路
57と接続しない構成としてもよい。つまり、トランジスタ58のゲートは、他の配線ま
たは回路などと接続される構成とすることができる。
回路57と接続される構成を示したが、トランジスタ58のゲートが、制御信号生成回路
57と接続しない構成としてもよい。つまり、トランジスタ58のゲートは、他の配線ま
たは回路などと接続される構成とすることができる。
図4(B)は、本発明の一態様に係る半導体装置60の回路図である。半導体装置60は
、図4(A)の半導体装置50の構成において、トランジスタ51のゲートとトランジス
タ58との接続箇所に形成されるフローティングノードに、さらに容量素子が接続された
構成となっている。
、図4(A)の半導体装置50の構成において、トランジスタ51のゲートとトランジス
タ58との接続箇所に形成されるフローティングノードに、さらに容量素子が接続された
構成となっている。
半導体装置60は、トランジスタ61と、抵抗部62と、入出力端子63と、内部回路6
4と、電源線65と、信号線66と、制御信号生成回路67と、トランジスタ68と、容
量素子69と、を有する。
4と、電源線65と、信号線66と、制御信号生成回路67と、トランジスタ68と、容
量素子69と、を有する。
半導体装置60において、トランジスタ61の第1の端子は電源線65と接続され、トラ
ンジスタ61の第2の端子は抵抗部62の第1の端子と接続され、抵抗部62の第2の端
子は信号線66と接続される。また、トランジスタ61のゲートは、トランジスタ68の
第1の端子および容量素子69と接続され、トランジスタ68の第2の端子は制御信号生
成回路67と接続される。また、トランジスタ68のゲートは、制御信号生成回路67と
接続される。入出力端子63は、信号線66を介して内部回路64と接続される。また、
トランジスタ61のゲートと、トランジスタ68の第1の端子と、容量素子69と、の接
続箇所に、フローティングノード(FN)が形成される。
ンジスタ61の第2の端子は抵抗部62の第1の端子と接続され、抵抗部62の第2の端
子は信号線66と接続される。また、トランジスタ61のゲートは、トランジスタ68の
第1の端子および容量素子69と接続され、トランジスタ68の第2の端子は制御信号生
成回路67と接続される。また、トランジスタ68のゲートは、制御信号生成回路67と
接続される。入出力端子63は、信号線66を介して内部回路64と接続される。また、
トランジスタ61のゲートと、トランジスタ68の第1の端子と、容量素子69と、の接
続箇所に、フローティングノード(FN)が形成される。
半導体装置60は、半導体装置50と同様に、トランジスタ68のオンオフを切り替える
ことによって、トランジスタ61を動作させるための電圧を、FNに保持することができ
る。さらに、半導体装置60はFNに容量素子69が接続されていることにより、よりF
Nに電圧を保持しやすい構成となっている。そのため、トランジスタ61のオン状態また
はオフ状態を保持することがより容易となり、制御信号生成回路67を止めることができ
るため、半導体装置60の消費電力を下げることができる。
ことによって、トランジスタ61を動作させるための電圧を、FNに保持することができ
る。さらに、半導体装置60はFNに容量素子69が接続されていることにより、よりF
Nに電圧を保持しやすい構成となっている。そのため、トランジスタ61のオン状態また
はオフ状態を保持することがより容易となり、制御信号生成回路67を止めることができ
るため、半導体装置60の消費電力を下げることができる。
図4(B)に示す半導体装置60において、トランジスタ68のゲートは、制御信号生成
回路67と接続される構成を示したが、トランジスタ68のゲートが、制御信号生成回路
67と接続しない構成としてもよい。つまり、トランジスタ68のゲートは、他の配線ま
たは回路などと接続される構成とすることができる。
回路67と接続される構成を示したが、トランジスタ68のゲートが、制御信号生成回路
67と接続しない構成としてもよい。つまり、トランジスタ68のゲートは、他の配線ま
たは回路などと接続される構成とすることができる。
<半導体装置の動作例>
次に、図1(A)に示す半導体装置10が、図5(A)および図5(B)に示すタイミン
グチャートに基づいて制御される場合の動作について説明する。ただし、図1(A)に示
す半導体装置10は、各配線の電位を適宜制御することによって、他にも様々な動作を行
うことが可能である。
次に、図1(A)に示す半導体装置10が、図5(A)および図5(B)に示すタイミン
グチャートに基づいて制御される場合の動作について説明する。ただし、図1(A)に示
す半導体装置10は、各配線の電位を適宜制御することによって、他にも様々な動作を行
うことが可能である。
図5(A)は、図1(A)における半導体装置10の電源線15が、高電位電源線VDD
として機能する場合について説明したタイミングチャートである。つまり、抵抗部12は
、プルアップ抵抗として機能する。
として機能する場合について説明したタイミングチャートである。つまり、抵抗部12は
、プルアップ抵抗として機能する。
図5(A)には、電源線15の電位V15、制御信号生成回路17の電位V17、入出力
端子13の電位V13を示す。
端子13の電位V13を示す。
図5(A)に示す期間T11において、電源線15および制御信号生成回路17の電位が
徐々に増加し、トランジスタ11の閾値電圧(Vth)まで昇圧される。また、入出力端
子13の電位は、トランジスタ11がオフ状態でありフローティングとなっているため、
不定状態となる。
徐々に増加し、トランジスタ11の閾値電圧(Vth)まで昇圧される。また、入出力端
子13の電位は、トランジスタ11がオフ状態でありフローティングとなっているため、
不定状態となる。
期間T12において、電源線15および制御信号生成回路17の電位はさらに増加し、V
DD(H)まで昇圧される。その後、電源線15および制御信号生成回路17の電位はV
DD(H)に保持される。また、入出力端子13の電位は、トランジスタ11がオン状態
となるため、電源線15と同じ電位(VDD)となる。
DD(H)まで昇圧される。その後、電源線15および制御信号生成回路17の電位はV
DD(H)に保持される。また、入出力端子13の電位は、トランジスタ11がオン状態
となるため、電源線15と同じ電位(VDD)となる。
期間T13において、電源線15および制御信号生成回路17の電位はVDD(H)に保
持される。入出力端子13には、ロウレベル(L)信号(VSS)が入力される。つまり
、期間T13において、トランジスタ11および抵抗部12に電流が流れるため、半導体
装置10の消費電力が増加する。そのため期間T13は短いほうが好ましい。
持される。入出力端子13には、ロウレベル(L)信号(VSS)が入力される。つまり
、期間T13において、トランジスタ11および抵抗部12に電流が流れるため、半導体
装置10の消費電力が増加する。そのため期間T13は短いほうが好ましい。
期間T14において、電源線15の電位はVDDに保持される。制御信号生成回路17に
は、ロウレベル(L)信号(VSS)が入力され、トランジスタ11はオフ状態となる。
入出力端子13の電位は、VSS(L)に保持される。
は、ロウレベル(L)信号(VSS)が入力され、トランジスタ11はオフ状態となる。
入出力端子13の電位は、VSS(L)に保持される。
期間T15において、電源線15の電位はVDD(H)に保持される。制御信号生成回路
17には、ハイレベル信号(VDD)が入力され、トランジスタ11はオン状態となる。
入出力端子13の電位は、VSS(L)に保持される。つまり、期間T15において、ト
ランジスタ11および抵抗部12に電流が流れるため、半導体装置10の消費電力が増加
する。そのため期間T15は短いほうが好ましい。
17には、ハイレベル信号(VDD)が入力され、トランジスタ11はオン状態となる。
入出力端子13の電位は、VSS(L)に保持される。つまり、期間T15において、ト
ランジスタ11および抵抗部12に電流が流れるため、半導体装置10の消費電力が増加
する。そのため期間T15は短いほうが好ましい。
期間T16において、電源線15および制御信号生成回路17の電位はVDDに保持され
る。入出力端子13の電位は、ロウレベル(L)信号の入力が停止するため、VDD(H
)となる。
る。入出力端子13の電位は、ロウレベル(L)信号の入力が停止するため、VDD(H
)となる。
図5(B)は、図1(A)における半導体装置10の電源線15が、低電位電源線VSS
として機能する場合について説明したタイミングチャートである。つまり、抵抗部12は
、プルダウン抵抗として機能する。
として機能する場合について説明したタイミングチャートである。つまり、抵抗部12は
、プルダウン抵抗として機能する。
図5(B)には、電源線15の電位V15、制御信号生成回路17の電位V17、入出力
端子13の電位V13を示す。
端子13の電位V13を示す。
図5(B)に示す期間T21において、電源線15はVSS(L)に保持される。制御信
号生成回路17の電位は徐々に増加し、トランジスタ11の閾値電圧(Vth)まで昇圧
される。また、入出力端子13の電位は、トランジスタ11がオフ状態のためフローティ
ングとなっており、不定状態となる。
号生成回路17の電位は徐々に増加し、トランジスタ11の閾値電圧(Vth)まで昇圧
される。また、入出力端子13の電位は、トランジスタ11がオフ状態のためフローティ
ングとなっており、不定状態となる。
期間T22において、電源線15はVSS(L)に保持される。制御信号生成回路17の
電位はさらに増加し、VDD(H)まで昇圧される。その後、制御信号生成回路17の電
位はVDD(H)に保持される。また、入出力端子13の電位は、トランジスタ11がオ
ン状態となるため、電源線15と同じ電位(VSS)となる。
電位はさらに増加し、VDD(H)まで昇圧される。その後、制御信号生成回路17の電
位はVDD(H)に保持される。また、入出力端子13の電位は、トランジスタ11がオ
ン状態となるため、電源線15と同じ電位(VSS)となる。
期間T23において、電源線15はVSS(L)に保持される。制御信号生成回路17の
電位はVDDに保持される。入出力端子13には、ハイレベル信号(VDD)が入力され
る。つまり、期間T23において、トランジスタ11および抵抗部12に電流が流れるた
め、半導体装置10の消費電力が増加する。そのため期間T23は短いほうが好ましい。
電位はVDDに保持される。入出力端子13には、ハイレベル信号(VDD)が入力され
る。つまり、期間T23において、トランジスタ11および抵抗部12に電流が流れるた
め、半導体装置10の消費電力が増加する。そのため期間T23は短いほうが好ましい。
期間T24において、電源線15はVSS(L)に保持される。制御信号生成回路17に
は、ロウレベル(L)信号(VSS)が入力され、トランジスタ11はオフ状態となる。
入出力端子13の電位は、VDD(H)に保持される。
は、ロウレベル(L)信号(VSS)が入力され、トランジスタ11はオフ状態となる。
入出力端子13の電位は、VDD(H)に保持される。
期間T25において、電源線15はVSS(L)に保持される。制御信号生成回路17に
は、ハイレベル信号(VDD)が入力され、トランジスタ11はオン状態となる。入出力
端子13の電位は、VDD(H)に保持される。つまり、期間T25において、トランジ
スタ11および抵抗部12に電流が流れるため、半導体装置10の消費電力が増加する。
そのため期間T25は短いほうが好ましい。
は、ハイレベル信号(VDD)が入力され、トランジスタ11はオン状態となる。入出力
端子13の電位は、VDD(H)に保持される。つまり、期間T25において、トランジ
スタ11および抵抗部12に電流が流れるため、半導体装置10の消費電力が増加する。
そのため期間T25は短いほうが好ましい。
期間T26において、電源線15の電位はVSS(L)に保持される。制御信号生成回路
17の電位はVDDに保持される。入出力端子13の電位は、ハイレベル(H)信号の入
力が停止するため、VSS(L)となる。
17の電位はVDDに保持される。入出力端子13の電位は、ハイレベル(H)信号の入
力が停止するため、VSS(L)となる。
以上のとおり、図1に示す半導体装置10は、ICなどのプルアップ(またはプルダウン
)抵抗を有する半導体装置として機能することができる。
)抵抗を有する半導体装置として機能することができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、プルアップ(またはプルダウン)抵抗を適用した場合の例を示したが、本発明の一
態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様
は、他の回路に適用してもよい。または例えば、場合によっては、または、状況に応じて
、本発明の一態様は、プルアップ(またはプルダウン)抵抗を適用しなくてもよい。例え
ば、本発明の一態様として、トランジスタに酸化物半導体を有する場合の例を示したが、
本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発
明の一態様では、トランジスタは、シリコン、ゲルマニウム、シリコンゲルマニウム、炭
化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム
、または、有機半導体などのように、様々な半導体材料を有していてもよい。または例え
ば、場合によっては、または、状況に応じて、本発明の一態様では、トランジスタは、酸
化物半導体を有していなくてもよい。
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、プルアップ(またはプルダウン)抵抗を適用した場合の例を示したが、本発明の一
態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様
は、他の回路に適用してもよい。または例えば、場合によっては、または、状況に応じて
、本発明の一態様は、プルアップ(またはプルダウン)抵抗を適用しなくてもよい。例え
ば、本発明の一態様として、トランジスタに酸化物半導体を有する場合の例を示したが、
本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発
明の一態様では、トランジスタは、シリコン、ゲルマニウム、シリコンゲルマニウム、炭
化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム
、または、有機半導体などのように、様々な半導体材料を有していてもよい。または例え
ば、場合によっては、または、状況に応じて、本発明の一態様では、トランジスタは、酸
化物半導体を有していなくてもよい。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、
本実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の
内容(一部の内容でもよい)、および/または、一つ若しくは複数の別の実施の形態で述
べる内容(一部の内容でもよい)に対して、適用、組み合わせ、または置き換えなどを行
うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、
様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のこと
である。また、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別
の部分、その実施の形態において述べる別の図(一部でもよい)、および/または、一つ
若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせ
ることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態に
おいても同様である。
本実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の
内容(一部の内容でもよい)、および/または、一つ若しくは複数の別の実施の形態で述
べる内容(一部の内容でもよい)に対して、適用、組み合わせ、または置き換えなどを行
うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、
様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のこと
である。また、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別
の部分、その実施の形態において述べる別の図(一部でもよい)、および/または、一つ
若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせ
ることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態に
おいても同様である。
(実施の形態2)
本実施の形態では、実施の形態1に示した半導体装置10における、トランジスタ11お
よび抵抗部12の構成例について説明する。
本実施の形態では、実施の形態1に示した半導体装置10における、トランジスタ11お
よび抵抗部12の構成例について説明する。
<構成例1>
図6に、トランジスタ100および抵抗部200の回路図、上面図および断面図を示す。
なお、トランジスタ100は、図1(A)におけるトランジスタ11に用いることができ
る。また、抵抗部200は、図1(A)における抵抗部12に用いることができる。また
、本実施の形成におけるトランジスタ100および抵抗部200は、酸化物半導体を有す
る構成について説明する。
図6に、トランジスタ100および抵抗部200の回路図、上面図および断面図を示す。
なお、トランジスタ100は、図1(A)におけるトランジスタ11に用いることができ
る。また、抵抗部200は、図1(A)における抵抗部12に用いることができる。また
、本実施の形成におけるトランジスタ100および抵抗部200は、酸化物半導体を有す
る構成について説明する。
図6(A)は、トランジスタ100および抵抗部200が接続された回路図が示されてい
る。図6(A)に示すトランジスタ100および抵抗部200について、図6(B)に構
成の一例を示す上面図を示す。図6(C)は、図6(A)における一点鎖線A1-A2に
おける断面図を、図6(D)は、一点鎖線A3-A4における断面図を、図6(E)は、
一点鎖線A5-A6における断面図を示す。ここでは、一点鎖線A1-A2の方向をチャ
ネル長方向と、一点鎖線A3-A4の方向をチャネル幅方向と呼称する場合がある。よっ
て、図6(C)は、トランジスタ100のチャネル長方向の断面構造を示す図になり、図
6(D)は、トランジスタ100のチャネル幅方向の断面構造を示す図になる。なお、デ
バイス構造を明確にするため、図6(B)では、一部の構成要素が省略されている。
る。図6(A)に示すトランジスタ100および抵抗部200について、図6(B)に構
成の一例を示す上面図を示す。図6(C)は、図6(A)における一点鎖線A1-A2に
おける断面図を、図6(D)は、一点鎖線A3-A4における断面図を、図6(E)は、
一点鎖線A5-A6における断面図を示す。ここでは、一点鎖線A1-A2の方向をチャ
ネル長方向と、一点鎖線A3-A4の方向をチャネル幅方向と呼称する場合がある。よっ
て、図6(C)は、トランジスタ100のチャネル長方向の断面構造を示す図になり、図
6(D)は、トランジスタ100のチャネル幅方向の断面構造を示す図になる。なお、デ
バイス構造を明確にするため、図6(B)では、一部の構成要素が省略されている。
図6に示すトランジスタ100は、基板110上の絶縁層112と、絶縁層112上の酸
化物半導体層120と、酸化物半導体層120と一部接して形成される、導電層141お
よび導電層142と、酸化物半導体層120、導電層141および導電層142上の絶縁
層113と、酸化物半導体層120と重畳し、絶縁層113上の導電層130と、導電層
130および絶縁層113上の絶縁層115と、を有する。
化物半導体層120と、酸化物半導体層120と一部接して形成される、導電層141お
よび導電層142と、酸化物半導体層120、導電層141および導電層142上の絶縁
層113と、酸化物半導体層120と重畳し、絶縁層113上の導電層130と、導電層
130および絶縁層113上の絶縁層115と、を有する。
図6に示す抵抗部200は、基板110上の絶縁層112と、絶縁層112上の、酸化物
半導体層121と、酸化物半導体層121と一部接して形成される、導電層142および
導電層143と、酸化物半導体層121、導電層142および導電層143上の絶縁層1
13と、絶縁層113上の絶縁層115と、を有する。
半導体層121と、酸化物半導体層121と一部接して形成される、導電層142および
導電層143と、酸化物半導体層121、導電層142および導電層143上の絶縁層1
13と、絶縁層113上の絶縁層115と、を有する。
トランジスタ100において、絶縁層112は、下地絶縁層として機能することができる
。酸化物半導体層120は、トランジスタ100の活性層として機能することができる。
導電層141および導電層142は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層113は、ゲート絶縁層として機能する領域を有する。導電層130は
、ゲート電極として機能することができる。絶縁層115は、層間絶縁層として機能する
ことができる。
。酸化物半導体層120は、トランジスタ100の活性層として機能することができる。
導電層141および導電層142は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層113は、ゲート絶縁層として機能する領域を有する。導電層130は
、ゲート電極として機能することができる。絶縁層115は、層間絶縁層として機能する
ことができる。
また、抵抗部200において、酸化物半導体層121は、抵抗層として機能することがで
きる。
きる。
<構成例2>
図7に、トランジスタおよび抵抗部101の回路図、上面図および断面図を示す。なお、
トランジスタおよび抵抗部101は、図1(A)におけるトランジスタ11および抵抗部
12に用いることができる。また、本実施の形成におけるトランジスタおよび抵抗部10
1は、酸化物半導体を有する構成について説明する。
図7に、トランジスタおよび抵抗部101の回路図、上面図および断面図を示す。なお、
トランジスタおよび抵抗部101は、図1(A)におけるトランジスタ11および抵抗部
12に用いることができる。また、本実施の形成におけるトランジスタおよび抵抗部10
1は、酸化物半導体を有する構成について説明する。
図7に示すトランジスタおよび抵抗部101は、図6におけるトランジスタ100および
抵抗部200を、1つに組み合わせたような構成となっている。特に、酸化物半導体を有
するトランジスタおよび抵抗部101とすることによって、オフ電流の小さいトランジス
タの活性層と、抵抗値の高い抵抗層を、直接接続した構造で形成できる。このようにトラ
ンジスタと抵抗部を合わせた構成とすることによって、レイアウト面積を縮小することが
できる。
抵抗部200を、1つに組み合わせたような構成となっている。特に、酸化物半導体を有
するトランジスタおよび抵抗部101とすることによって、オフ電流の小さいトランジス
タの活性層と、抵抗値の高い抵抗層を、直接接続した構造で形成できる。このようにトラ
ンジスタと抵抗部を合わせた構成とすることによって、レイアウト面積を縮小することが
できる。
図7(A)は、トランジスタおよび抵抗部101の回路図が示されている。図7(A)に
示すランジスタおよび抵抗部101について、図7(B)に構成の一例を示す上面図を示
す。図7(C)は、図7(A)における一点鎖線A1-A2における断面図を、図7(D
)は、一点鎖線A3-A4における断面図を、図7(E)は、一点鎖線A5-A6におけ
る断面図を示す。なお、デバイス構造を明確にするため、図7(B)では、一部の構成要
素が省略されている。
示すランジスタおよび抵抗部101について、図7(B)に構成の一例を示す上面図を示
す。図7(C)は、図7(A)における一点鎖線A1-A2における断面図を、図7(D
)は、一点鎖線A3-A4における断面図を、図7(E)は、一点鎖線A5-A6におけ
る断面図を示す。なお、デバイス構造を明確にするため、図7(B)では、一部の構成要
素が省略されている。
図7に示すトランジスタおよび抵抗部101は、基板110上の絶縁層112と、絶縁層
112上の、酸化物半導体層122と、酸化物半導体層122と一部接して形成される、
導電層141および導電層143と、酸化物半導体層122、導電層141および導電層
143上の絶縁層114と、酸化物半導体層122と一部重畳し、絶縁層114上の導電
層131と、導電層131および絶縁層114上の絶縁層115と、を有する。
112上の、酸化物半導体層122と、酸化物半導体層122と一部接して形成される、
導電層141および導電層143と、酸化物半導体層122、導電層141および導電層
143上の絶縁層114と、酸化物半導体層122と一部重畳し、絶縁層114上の導電
層131と、導電層131および絶縁層114上の絶縁層115と、を有する。
トランジスタおよび抵抗部101において、絶縁層112は、下地絶縁層として機能する
ことができる。酸化物半導体層122は、トランジスタおよび抵抗部101において、導
電層131と重畳する領域は、トランジスタの活性層として機能することができる。導電
層141および導電層143は、ソース電極およびドレイン電極として機能することがで
きる。絶縁層114は、ゲート絶縁層として機能する領域を有する。導電層131は、ゲ
ート電極として機能することができる。絶縁層115は、層間絶縁層として機能すること
ができる。
ことができる。酸化物半導体層122は、トランジスタおよび抵抗部101において、導
電層131と重畳する領域は、トランジスタの活性層として機能することができる。導電
層141および導電層143は、ソース電極およびドレイン電極として機能することがで
きる。絶縁層114は、ゲート絶縁層として機能する領域を有する。導電層131は、ゲ
ート電極として機能することができる。絶縁層115は、層間絶縁層として機能すること
ができる。
また、酸化物半導体層122は、トランジスタおよび抵抗部101において、導電層13
1と導電層143との間の領域は、抵抗部の抵抗層として機能することができる。
1と導電層143との間の領域は、抵抗部の抵抗層として機能することができる。
<構成例3>
図8に、トランジスタ400および抵抗部401の回路図、上面図および断面図を示す。
なお、トランジスタ400および抵抗部401は、図1(A)におけるトランジスタ11
および抵抗部12に用いることができる。また、本実施の形成におけるトランジスタ40
0および抵抗部401は、酸化物半導体を有する構成について説明する。
図8に、トランジスタ400および抵抗部401の回路図、上面図および断面図を示す。
なお、トランジスタ400および抵抗部401は、図1(A)におけるトランジスタ11
および抵抗部12に用いることができる。また、本実施の形成におけるトランジスタ40
0および抵抗部401は、酸化物半導体を有する構成について説明する。
図8に示すトランジスタ400は、図6および図7に示したようなトップゲート型のトラ
ンジスタではなく、ボトムゲート型のトランジスタである。
ンジスタではなく、ボトムゲート型のトランジスタである。
図8(A)は、トランジスタ400および抵抗部401の回路図が示されている。図8(
A)に示すトランジスタ400および抵抗部401について、図8(B)に構成の一例を
示す上面図を示す。図8(C)は、図8(A)における一点鎖線A1-A2における断面
図を示す。なお、デバイス構造を明確にするため、図8(B)では、一部の構成要素が省
略されている。
A)に示すトランジスタ400および抵抗部401について、図8(B)に構成の一例を
示す上面図を示す。図8(C)は、図8(A)における一点鎖線A1-A2における断面
図を示す。なお、デバイス構造を明確にするため、図8(B)では、一部の構成要素が省
略されている。
図8に示すトランジスタ400は、基板110上の絶縁層112と、絶縁層112上の導
電層410と、導電層410上の絶縁層412と、絶縁層412上の酸化物半導体層41
4と、酸化物半導体層414と一部接して形成される、導電層418および導電層420
と、酸化物半導体層414、導電層418および導電層420上の絶縁層424と、を有
する。
電層410と、導電層410上の絶縁層412と、絶縁層412上の酸化物半導体層41
4と、酸化物半導体層414と一部接して形成される、導電層418および導電層420
と、酸化物半導体層414、導電層418および導電層420上の絶縁層424と、を有
する。
図8に示す抵抗部401は、基板110上の絶縁層112と、絶縁層112上の絶縁層4
12と、絶縁層412上の酸化物半導体層416と、酸化物半導体層416と一部接して
形成される、導電層420および導電層422と、酸化物半導体層416、導電層420
および導電層422上の絶縁層424と、を有する。
12と、絶縁層412上の酸化物半導体層416と、酸化物半導体層416と一部接して
形成される、導電層420および導電層422と、酸化物半導体層416、導電層420
および導電層422上の絶縁層424と、を有する。
トランジスタ400において、絶縁層112は、下地絶縁層として機能することができる
。酸化物半導体層414は、トランジスタ400の活性層として機能することができる。
導電層418および導電層420は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層412は、ゲート絶縁層として機能する領域を有する。導電層410は
、ゲート電極として機能することができる。絶縁層424は、層間絶縁層として機能する
ことができる。
。酸化物半導体層414は、トランジスタ400の活性層として機能することができる。
導電層418および導電層420は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層412は、ゲート絶縁層として機能する領域を有する。導電層410は
、ゲート電極として機能することができる。絶縁層424は、層間絶縁層として機能する
ことができる。
また、抵抗部401において、酸化物半導体層416は、抵抗層として機能することがで
きる。
きる。
また、図8に示したボトムゲート型のトランジスタ400は、チャネルエッチ型の構造で
あるが、図9(A)に示すように、チャネル保護型のトランジスタ402としてもよい。
あるが、図9(A)に示すように、チャネル保護型のトランジスタ402としてもよい。
図9(A)に示すトランジスタ402は、基板110上の絶縁層112と、絶縁層112
上の導電層410と、導電層410上の絶縁層412と、絶縁層412上の酸化物半導体
層414と、酸化物半導体層414上の絶縁層428と、酸化物半導体層414および絶
縁層428と一部接して形成される、導電層430および導電層432と、酸化物半導体
層414、絶縁層428、導電層430および導電層432上の絶縁層434と、を有す
る。
上の導電層410と、導電層410上の絶縁層412と、絶縁層412上の酸化物半導体
層414と、酸化物半導体層414上の絶縁層428と、酸化物半導体層414および絶
縁層428と一部接して形成される、導電層430および導電層432と、酸化物半導体
層414、絶縁層428、導電層430および導電層432上の絶縁層434と、を有す
る。
トランジスタ402において、絶縁層112は、下地絶縁層として機能することができる
。酸化物半導体層414は、トランジスタ400の活性層として機能することができる。
導電層430および導電層432は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層412は、ゲート絶縁層として機能する領域を有する。導電層410は
、ゲート電極として機能することができる。絶縁層434は、層間絶縁層として機能する
ことができる。絶縁層428は、チャネル保護層として機能することができる。
。酸化物半導体層414は、トランジスタ400の活性層として機能することができる。
導電層430および導電層432は、ソース電極およびドレイン電極として機能すること
ができる。絶縁層412は、ゲート絶縁層として機能する領域を有する。導電層410は
、ゲート電極として機能することができる。絶縁層434は、層間絶縁層として機能する
ことができる。絶縁層428は、チャネル保護層として機能することができる。
また、図9(B)に示すトランジスタ403は、図8のトランジスタ400に、導電層4
11を有する構造である。トランジスタ403において、導電層411はバックゲート電
極として機能することができる。
11を有する構造である。トランジスタ403において、導電層411はバックゲート電
極として機能することができる。
また、図8に示した抵抗部401において、さらに導電層を有する構造としてもよい。抵
抗部401に、さらに導電層435を有する抵抗部404を、図9(C)に示す。
抗部401に、さらに導電層435を有する抵抗部404を、図9(C)に示す。
図9(C)に示す抵抗部404は、基板110上の絶縁層112と、絶縁層112上の導
電層435と、導電層435上の絶縁層438と、絶縁層438上の、酸化物半導体層4
44と、酸化物半導体層444と一部接して形成される、導電層440および導電層44
2と、酸化物半導体層444、導電層440および導電層442上の絶縁層446と、を
有する。
電層435と、導電層435上の絶縁層438と、絶縁層438上の、酸化物半導体層4
44と、酸化物半導体層444と一部接して形成される、導電層440および導電層44
2と、酸化物半導体層444、導電層440および導電層442上の絶縁層446と、を
有する。
また、抵抗部404において、酸化物半導体層444は、抵抗層として機能することがで
きる。
きる。
また、図9(D)に示す抵抗部405は、図9(C)の抵抗部404に、導電層448を
有する構造である。
有する構造である。
また、図9(E)に示す抵抗部406は、図8の抵抗部401に、絶縁層450を有する
構造である。
構造である。
絶縁層450に、水素を多く含む膜、たとえば窒化シリコンを有する膜などを用いた場合
、酸化物半導体層416の抵抗値を下げることができる場合がある。
、酸化物半導体層416の抵抗値を下げることができる場合がある。
本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせる
ことができる。
ことができる。
(実施の形態3)
本実施の形態では、本発明の一態様に用いることができる酸化物半導体を有するトランジ
スタ(OSトランジスタともいう。)の構成例について説明する。本実施の形態にて説明
するOSトランジスタは、たとえば図1(A)のトランジスタ11および図4(A)のト
ランジスタ58などに適用することができる。
本実施の形態では、本発明の一態様に用いることができる酸化物半導体を有するトランジ
スタ(OSトランジスタともいう。)の構成例について説明する。本実施の形態にて説明
するOSトランジスタは、たとえば図1(A)のトランジスタ11および図4(A)のト
ランジスタ58などに適用することができる。
<構成例1>
図10にOSトランジスタの構成の一例を示す。図10(A)はOSトランジスタの構成
の一例を示す上面図である。図10(B)は、y1-y2線断面図であり、図10(C)
はx1-x2線断面図であり、図10(D)はx3-x4線断面図である。ここでは、y
1-y2線の方向をチャネル長方向と、x1-x2線方向をチャネル幅方向と呼称する場
合がある。よって、図10(B)は、OSトランジスタのチャネル長方向の断面構造を示
す図になり、図10(C)および図10(D)は、OSトランジスタのチャネル幅方向の
断面構造を示す図になる。なお、デバイス構造を明確にするため、図10(A)では、一
部の構成要素が省略されている。
図10にOSトランジスタの構成の一例を示す。図10(A)はOSトランジスタの構成
の一例を示す上面図である。図10(B)は、y1-y2線断面図であり、図10(C)
はx1-x2線断面図であり、図10(D)はx3-x4線断面図である。ここでは、y
1-y2線の方向をチャネル長方向と、x1-x2線方向をチャネル幅方向と呼称する場
合がある。よって、図10(B)は、OSトランジスタのチャネル長方向の断面構造を示
す図になり、図10(C)および図10(D)は、OSトランジスタのチャネル幅方向の
断面構造を示す図になる。なお、デバイス構造を明確にするため、図10(A)では、一
部の構成要素が省略されている。
図10に示すOSトランジスタ501は、バックゲートを有する。OSトランジスタ50
1は絶縁表面に形成される。ここでは、絶縁層511上に形成されている。絶縁層511
は基板510表面に形成されている。OSトランジスタ501は、絶縁層514および絶
縁層515に覆われている。なお、絶縁層514および515をOSトランジスタ501
の構成要素とみなすこともできる。OSトランジスタ501は、絶縁層512、絶縁層5
13、酸化物半導体層521、酸化物半導体層522、酸化物半導体層523、導電層5
30、導電層531、導電層541、および導電層542を有する。ここでは、酸化物半
導体層521、酸化物半導体層522および酸化物半導体層523をまとめて、酸化物半
導体層520と呼称する。なお、ここではバックゲートを有する構造を示したが、バック
ゲートの無い構造としてもよい。
1は絶縁表面に形成される。ここでは、絶縁層511上に形成されている。絶縁層511
は基板510表面に形成されている。OSトランジスタ501は、絶縁層514および絶
縁層515に覆われている。なお、絶縁層514および515をOSトランジスタ501
の構成要素とみなすこともできる。OSトランジスタ501は、絶縁層512、絶縁層5
13、酸化物半導体層521、酸化物半導体層522、酸化物半導体層523、導電層5
30、導電層531、導電層541、および導電層542を有する。ここでは、酸化物半
導体層521、酸化物半導体層522および酸化物半導体層523をまとめて、酸化物半
導体層520と呼称する。なお、ここではバックゲートを有する構造を示したが、バック
ゲートの無い構造としてもよい。
絶縁層513はゲート絶縁層として機能する領域を有する。導電層530はゲート電極(
第1のゲート電極)として機能する。導電層531はバックゲート電極(第2のゲート電
極)として機能する。導電層541および導電層542は、それぞれ、ソース電極または
ドレイン電極として機能する。なお、導電層531は設けなくてもよい(以下同様)。
第1のゲート電極)として機能する。導電層531はバックゲート電極(第2のゲート電
極)として機能する。導電層541および導電層542は、それぞれ、ソース電極または
ドレイン電極として機能する。なお、導電層531は設けなくてもよい(以下同様)。
図10(B)、(C)に示すように、酸化物半導体層520は、酸化物半導体層521、
酸化物半導体層522、酸化物半導体層523が順に積層された領域を有する。絶縁層5
13はこの積層部分を覆っている。導電層531は絶縁層513を介して酸化物半導体層
の積層部分と重なる。導電層541および導電層542は酸化物半導体層521および酸
化物半導体層523とでなる積層膜上に設けられており、これらは、この積層膜上面、お
よび積層膜のチャネル長方向の側面に接している。また、図10の例では、導電層541
、542は絶縁層512とも接している。酸化物半導体層523は、酸化物半導体層52
1、酸化物半導体層522、および導電層541、導電層542を覆うように形成されて
いる。酸化物半導体層523の下面は酸化物半導体層522の上面と接している。
酸化物半導体層522、酸化物半導体層523が順に積層された領域を有する。絶縁層5
13はこの積層部分を覆っている。導電層531は絶縁層513を介して酸化物半導体層
の積層部分と重なる。導電層541および導電層542は酸化物半導体層521および酸
化物半導体層523とでなる積層膜上に設けられており、これらは、この積層膜上面、お
よび積層膜のチャネル長方向の側面に接している。また、図10の例では、導電層541
、542は絶縁層512とも接している。酸化物半導体層523は、酸化物半導体層52
1、酸化物半導体層522、および導電層541、導電層542を覆うように形成されて
いる。酸化物半導体層523の下面は酸化物半導体層522の上面と接している。
酸化物半導体層520において、絶縁層513を介して、酸化物半導体層521乃至52
3の積層部分のチャネル幅方向を取り囲むように、導電層530が形成されている(図1
0(C)参照)。このため、この積層部分には、垂直方向からのゲート電界に加え、側面
方向からのゲート電界も印加される。OSトランジスタ501において、ゲート電界とは
、導電層531(ゲート電極層)に印加される電圧により形成される電界のことをいう。
よって、ゲート電界によって、酸化物半導体層521乃至523の積層部分全体を電気的
に取り囲むことができるので、酸化物半導体層522の全体(バルク)にチャネルが形成
される場合がある。そのため、OSトランジスタ501は高いオン電流特性を有すること
ができる。
3の積層部分のチャネル幅方向を取り囲むように、導電層530が形成されている(図1
0(C)参照)。このため、この積層部分には、垂直方向からのゲート電界に加え、側面
方向からのゲート電界も印加される。OSトランジスタ501において、ゲート電界とは
、導電層531(ゲート電極層)に印加される電圧により形成される電界のことをいう。
よって、ゲート電界によって、酸化物半導体層521乃至523の積層部分全体を電気的
に取り囲むことができるので、酸化物半導体層522の全体(バルク)にチャネルが形成
される場合がある。そのため、OSトランジスタ501は高いオン電流特性を有すること
ができる。
本明細書では、このようにゲート電界によって半導体を電気的に取り囲むことができるト
ランジスタの構造を”surrounded channel(s-channel)”
構造と呼ぶ。OSトランジスタ501は、s-channel構造である。s-chan
nel構造では、トランジスタのソース-ドレイン間に大電流を流すことができ、導通状
態でのドレイン電流(オン電流)を高くすることができる。
ランジスタの構造を”surrounded channel(s-channel)”
構造と呼ぶ。OSトランジスタ501は、s-channel構造である。s-chan
nel構造では、トランジスタのソース-ドレイン間に大電流を流すことができ、導通状
態でのドレイン電流(オン電流)を高くすることができる。
OSトランジスタ501をs-channel構造とすることで、酸化物半導体層522
の側面に対してゲート電界によるチャネル形成領域の制御がしやすくなる。導電層530
が酸化物半導体層522の下方まで伸び、酸化物半導体層521の側面と対向している構
造では、さらに制御性が優れ、好ましい。その結果、OSトランジスタ501のサブスレ
ッショルドスイング値(S値ともいう。)を小さくすることができ、短チャネル効果を抑
制することができる。従って、微細化に適した構造である。
の側面に対してゲート電界によるチャネル形成領域の制御がしやすくなる。導電層530
が酸化物半導体層522の下方まで伸び、酸化物半導体層521の側面と対向している構
造では、さらに制御性が優れ、好ましい。その結果、OSトランジスタ501のサブスレ
ッショルドスイング値(S値ともいう。)を小さくすることができ、短チャネル効果を抑
制することができる。従って、微細化に適した構造である。
図10に示すOSトランジスタ501のように、OSトランジスタを立体的なデバイス構
造とすることで、チャネル長を100nm未満にすることができる。OSトランジスタを
微細化することで、回路面積が小さくできる。OSトランジスタのチャネル長は、65n
m未満とすることが好ましく、30nm以下または20nm以下がより好ましい。
造とすることで、チャネル長を100nm未満にすることができる。OSトランジスタを
微細化することで、回路面積が小さくできる。OSトランジスタのチャネル長は、65n
m未満とすることが好ましく、30nm以下または20nm以下がより好ましい。
トランジスタのゲートとして機能する導電体をゲート電極、トランジスタのソースとして
機能する導電体をソース電極、トランジスタのドレインとして機能する導電体をドレイン
電極、トランジスタのソースとして機能する領域をソース領域、トランジスタのドレイン
として機能する領域をドレイン領域、と呼ぶ。本明細書では、ゲート電極をゲート、ドレ
イン電極またはドレイン領域をドレイン、ソース電極またはソース領域をソース、と記す
場合がある。
機能する導電体をソース電極、トランジスタのドレインとして機能する導電体をドレイン
電極、トランジスタのソースとして機能する領域をソース領域、トランジスタのドレイン
として機能する領域をドレイン領域、と呼ぶ。本明細書では、ゲート電極をゲート、ドレ
イン電極またはドレイン領域をドレイン、ソース電極またはソース領域をソース、と記す
場合がある。
チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタ
がオン状態のときに半導体の中で電流の流れる部分)とゲートとが重なる領域、またはチ
ャネルが形成される領域における、ソースとドレインとの間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
がオン状態のときに半導体の中で電流の流れる部分)とゲートとが重なる領域、またはチ
ャネルが形成される領域における、ソースとドレインとの間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分)とゲートとが重なる領域、またはチャネルが形成される領域における
、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタ
において、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトラン
ジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チ
ャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値また
は平均値とする。
電流の流れる部分)とゲートとが重なる領域、またはチャネルが形成される領域における
、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタ
において、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトラン
ジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チ
ャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値また
は平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合が
ある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅
を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチ
ャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析す
ることなどによって、値を決定することができる。
ある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅
を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチ
ャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析す
ることなどによって、値を決定することができる。
<構成例2>
図11に示すOSトランジスタ502は、OSトランジスタ501の変形例である。図1
1(A)はOSトランジスタ502の上面図である。図11(B)は、y1-y2線断面
図であり、図11(C)は、x1-x2線断面図であり、図11(D)は、x3-x4線
断面図である。なお、デバイス構造を明確にするため、図11(A)では、一部の構成要
素が省略されている。
図11に示すOSトランジスタ502は、OSトランジスタ501の変形例である。図1
1(A)はOSトランジスタ502の上面図である。図11(B)は、y1-y2線断面
図であり、図11(C)は、x1-x2線断面図であり、図11(D)は、x3-x4線
断面図である。なお、デバイス構造を明確にするため、図11(A)では、一部の構成要
素が省略されている。
図11に示すOSトランジスタ502も、OSトランジスタ501と同様に、s-cha
nnel構造である。導電層541および導電層542の形状がOSトランジスタ501
と異なる。OSトランジスタ502の導電層541および導電層542は、酸化物半導体
層521と酸化物半導体層522の積層膜を形成するために使用されるハードマスクから
作製されている。そのため、導電層541および導電層542は、酸化物半導体層521
および酸化物半導体層522の側面に接していない(図11(D))。
nnel構造である。導電層541および導電層542の形状がOSトランジスタ501
と異なる。OSトランジスタ502の導電層541および導電層542は、酸化物半導体
層521と酸化物半導体層522の積層膜を形成するために使用されるハードマスクから
作製されている。そのため、導電層541および導電層542は、酸化物半導体層521
および酸化物半導体層522の側面に接していない(図11(D))。
次のような工程を経て、酸化物半導体層521、522、導電層541、542を作製す
ることができる。酸化物半導体層521、522を構成する2層の酸化物半導体膜を形成
する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチン
グしてハードマスクを形成する。このハードマスクを用いて、2層の酸化物半導体膜をエ
ッチングして、酸化物半導体層521と酸化物半導体層522の積層膜を形成する。次に
、ハードマスクをエッチングして、導電層541および導電層542を形成する。
ることができる。酸化物半導体層521、522を構成する2層の酸化物半導体膜を形成
する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチン
グしてハードマスクを形成する。このハードマスクを用いて、2層の酸化物半導体膜をエ
ッチングして、酸化物半導体層521と酸化物半導体層522の積層膜を形成する。次に
、ハードマスクをエッチングして、導電層541および導電層542を形成する。
<構成例3、4>
図12に示すOSトランジスタ503は、OSトランジスタ501の変形例であり、図1
3に示すOSトランジスタ504は、OSトランジスタ502の変形例である。OSトラ
ンジスタ503およびOSトランジスタ504では、導電層530をマスクに用いて、酸
化物半導体層523および絶縁層513がエッチングされている。そのため、酸化物半導
体層532および絶縁層513の端部は導電層530の端部とほぼ一致することになる。
図12に示すOSトランジスタ503は、OSトランジスタ501の変形例であり、図1
3に示すOSトランジスタ504は、OSトランジスタ502の変形例である。OSトラ
ンジスタ503およびOSトランジスタ504では、導電層530をマスクに用いて、酸
化物半導体層523および絶縁層513がエッチングされている。そのため、酸化物半導
体層532および絶縁層513の端部は導電層530の端部とほぼ一致することになる。
<構成例5、6>
図14に示すOSトランジスタ505は、OSトランジスタ501の変形例であり、図1
5に示すOSトランジスタ506は、OSトランジスタ502の変形例である。OSトラ
ンジスタ505およびOSトランジスタ506は、それぞれ、酸化物半導体層523と導
電層541の間に層551を有し、酸化物半導体層523と導電層542の間に層552
を有する。
図14に示すOSトランジスタ505は、OSトランジスタ501の変形例であり、図1
5に示すOSトランジスタ506は、OSトランジスタ502の変形例である。OSトラ
ンジスタ505およびOSトランジスタ506は、それぞれ、酸化物半導体層523と導
電層541の間に層551を有し、酸化物半導体層523と導電層542の間に層552
を有する。
層551、552は、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化
物半導体でなる層で形成することができる。層551、552は、n型の酸化物半導体層
で形成することができ、または、導電層541、542よりも抵抗が高い導電体層で形成
することができる。例えば、層551、層552として、インジウム、スズおよび酸素を
含む層、インジウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層
、スズおよび亜鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含
む層、亜鉛およびフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを
含む層、スズおよびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよ
い。例示したこれらの層は水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンの
一または複数を含んでも構わない。
物半導体でなる層で形成することができる。層551、552は、n型の酸化物半導体層
で形成することができ、または、導電層541、542よりも抵抗が高い導電体層で形成
することができる。例えば、層551、層552として、インジウム、スズおよび酸素を
含む層、インジウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層
、スズおよび亜鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含
む層、亜鉛およびフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを
含む層、スズおよびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよ
い。例示したこれらの層は水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンの
一または複数を含んでも構わない。
層551、552は、可視光線を透過する性質を有しても構わない。または、層551、
552は、可視光線、紫外線、赤外線もしくはX線を、反射もしくは吸収することで透過
させない性質を有しても構わない。このような性質を有することで、迷光によるトランジ
スタの電気特性の変動を抑制できる場合がある。
552は、可視光線、紫外線、赤外線もしくはX線を、反射もしくは吸収することで透過
させない性質を有しても構わない。このような性質を有することで、迷光によるトランジ
スタの電気特性の変動を抑制できる場合がある。
また、層551、552は、酸化物半導体層532との間にショットキー障壁を形成しな
い層を用いると好ましい。こうすることで、OSトランジスタ505、506のオン特性
を向上させることができる。
い層を用いると好ましい。こうすることで、OSトランジスタ505、506のオン特性
を向上させることができる。
層551、552は、導電体516aおよび導電体516bよりも高抵抗の層とすること
が好ましい。また、層551、552は、トランジスタのチャネル抵抗よりも低抵抗であ
ることが好ましい。例えば、層551、552の抵抗率を、0.1Ωcm以上100Ωc
m以下、0.5Ωcm以上50Ωcm以下、または1Ωcm以上10Ωcm以下とすれば
よい。層551、552の抵抗率を上述の範囲とすることにより、チャネルとドレインと
の境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性
の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー
電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽
和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成
であれば、層551、552のいずれか一方のみ(例えば、ドレイン側)を配置するほう
が好ましい場合がある。
が好ましい。また、層551、552は、トランジスタのチャネル抵抗よりも低抵抗であ
ることが好ましい。例えば、層551、552の抵抗率を、0.1Ωcm以上100Ωc
m以下、0.5Ωcm以上50Ωcm以下、または1Ωcm以上10Ωcm以下とすれば
よい。層551、552の抵抗率を上述の範囲とすることにより、チャネルとドレインと
の境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性
の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー
電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽
和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成
であれば、層551、552のいずれか一方のみ(例えば、ドレイン側)を配置するほう
が好ましい場合がある。
<構成例7>
図10乃至図15において、第1のゲート電極として機能する導電層530と、第2のゲ
ート電極として機能する導電層531は接続されていてもよい。一例として、図10にお
ける導電層530と導電層531とが接続された構成を、図16に示す。
図10乃至図15において、第1のゲート電極として機能する導電層530と、第2のゲ
ート電極として機能する導電層531は接続されていてもよい。一例として、図10にお
ける導電層530と導電層531とが接続された構成を、図16に示す。
図16(C)に示すように、絶縁層512、絶縁層513に開口部が設けられ、当該開口
部には導電層560が設けられている。そして、導電層530は、導電層560を介して
導電層531と接続されている。これにより、OSトランジスタ501の第1のゲート電
極と第2のゲート電極を接続することができる。なお、図11乃至図15においても同様
に、第1のゲート電極と第2のゲート電極が接続された構成を適用することができる。
部には導電層560が設けられている。そして、導電層530は、導電層560を介して
導電層531と接続されている。これにより、OSトランジスタ501の第1のゲート電
極と第2のゲート電極を接続することができる。なお、図11乃至図15においても同様
に、第1のゲート電極と第2のゲート電極が接続された構成を適用することができる。
以下、OSトランジスタ501乃至506の構成要素について説明する。
<酸化物半導体層>
酸化物半導体層521乃至523の半導体材料としては、代表的には、In-Ga酸化物
、In-Zn酸化物、In-M-Zn酸化物(Mは、Ga、Sn、Y、Zr、La、Ce
、またはNd)がある。また、酸化物半導体層521乃至523は、インジウムを含む酸
化物層に限定されない。酸化物半導体層521乃至523は、例えば、Zn-Sn酸化物
層、Ga-Sn層、Zn-Mg酸化物等で形成することができる。また、酸化物半導体層
522は、In-M-Zn酸化物で形成することが好ましい。また、酸化物半導体層52
1、酸化物半導体層523は、それぞれ、Ga酸化物で形成することができる。
酸化物半導体層521乃至523の半導体材料としては、代表的には、In-Ga酸化物
、In-Zn酸化物、In-M-Zn酸化物(Mは、Ga、Sn、Y、Zr、La、Ce
、またはNd)がある。また、酸化物半導体層521乃至523は、インジウムを含む酸
化物層に限定されない。酸化物半導体層521乃至523は、例えば、Zn-Sn酸化物
層、Ga-Sn層、Zn-Mg酸化物等で形成することができる。また、酸化物半導体層
522は、In-M-Zn酸化物で形成することが好ましい。また、酸化物半導体層52
1、酸化物半導体層523は、それぞれ、Ga酸化物で形成することができる。
酸化物半導体層521乃至523をスパッタリング法で成膜されたIn-M-Zn酸化物
膜で形成する場合について説明する。酸化物半導体層522の形成に用いられるIn-M
-Zn酸化物の成膜用のターゲットの金属元素の原子数比をIn:M:Zn=x1:y1
:z1とし、酸化物半導体層521、酸化物半導体層523の形成に用いられるターゲッ
トの金属元素の原子数比をIn:M:Zn=x2:y2:z2とする。
膜で形成する場合について説明する。酸化物半導体層522の形成に用いられるIn-M
-Zn酸化物の成膜用のターゲットの金属元素の原子数比をIn:M:Zn=x1:y1
:z1とし、酸化物半導体層521、酸化物半導体層523の形成に用いられるターゲッ
トの金属元素の原子数比をIn:M:Zn=x2:y2:z2とする。
酸化物半導体層522の形成には、x1/y1は、1/3以上6以下、さらには1以上6
以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下のIn-M-Z
n酸化物の多結晶ターゲットを用いることが好ましい。z1/y1を1以上6以下とする
ことで、CAAC-OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代
表例は、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Z
n=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、
In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等がある。なお、CAA
C-OSとは、c軸に配向する結晶部を有する酸化物半導体のことであり、これについて
は後述する。CAAC-OS膜は、特にスピネル型の結晶構造が含まれないことが好まし
い。これにより、CAAC-OS膜を用いたトランジスタの電気特性、信頼性を向上させ
ることができる。
以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下のIn-M-Z
n酸化物の多結晶ターゲットを用いることが好ましい。z1/y1を1以上6以下とする
ことで、CAAC-OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代
表例は、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Z
n=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、
In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等がある。なお、CAA
C-OSとは、c軸に配向する結晶部を有する酸化物半導体のことであり、これについて
は後述する。CAAC-OS膜は、特にスピネル型の結晶構造が含まれないことが好まし
い。これにより、CAAC-OS膜を用いたトランジスタの電気特性、信頼性を向上させ
ることができる。
酸化物半導体層521、523の形成に用いられるターゲットは、x2/y2<x1/y
1であって、z2/y2は、1/3以上6以下、さらには1以上6以下であることが好ま
しい。z2/y2を1以上6以下とすることで、CAAC-OS膜が形成されやすくなる
。ターゲットの金属元素の原子数比の代表例は、In:M:Zn=1:3:2、In:M
:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In
:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、
In:M:Zn=1:4:7、In:M:Zn=1:4:8、In:M:Zn=1:5:
5、In:M:Zn=1:5:6、In:M:Zn=1:5:7、In:M:Zn=1:
5:8、In:M:Zn=1:6:8等がある。
1であって、z2/y2は、1/3以上6以下、さらには1以上6以下であることが好ま
しい。z2/y2を1以上6以下とすることで、CAAC-OS膜が形成されやすくなる
。ターゲットの金属元素の原子数比の代表例は、In:M:Zn=1:3:2、In:M
:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In
:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、
In:M:Zn=1:4:7、In:M:Zn=1:4:8、In:M:Zn=1:5:
5、In:M:Zn=1:5:6、In:M:Zn=1:5:7、In:M:Zn=1:
5:8、In:M:Zn=1:6:8等がある。
In-M-Zn酸化物膜の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイ
ナス40%の変動を含む。例えば、In:M:Zn=4:2:4.1の酸化物ターゲット
を用いて成膜された酸化物半導体膜に含まれる金属元素の原子数比は、およそIn:M:
Zn=4:2:3である。
ナス40%の変動を含む。例えば、In:M:Zn=4:2:4.1の酸化物ターゲット
を用いて成膜された酸化物半導体膜に含まれる金属元素の原子数比は、およそIn:M:
Zn=4:2:3である。
[エネルギーバンド]次に、酸化物半導体層521乃至523の積層により構成される酸
化物半導体層520の機能およびその効果について、図17(B)に示すエネルギーバン
ド構造図を用いて説明する。図17(A)は、OSトランジスタ502のチャネル領域を
拡大した図であり、図11(B)の部分拡大図である。図17(B)に、図17(A)で
点線z1-z2で示した部位(OSトランジスタ502のチャネル形成領域)のエネルギ
ーバンド構造を示す。以下、OSトランジスタ502を例に説明するが、OSトランジス
タ501、503乃至506でも同様である。
化物半導体層520の機能およびその効果について、図17(B)に示すエネルギーバン
ド構造図を用いて説明する。図17(A)は、OSトランジスタ502のチャネル領域を
拡大した図であり、図11(B)の部分拡大図である。図17(B)に、図17(A)で
点線z1-z2で示した部位(OSトランジスタ502のチャネル形成領域)のエネルギ
ーバンド構造を示す。以下、OSトランジスタ502を例に説明するが、OSトランジス
タ501、503乃至506でも同様である。
図17(B)中、Ec512、Ec521、Ec522、Ec523、Ec513は、そ
れぞれ、絶縁層512、酸化物半導体層521、酸化物半導体層522、酸化物半導体層
523、絶縁層513の伝導帯下端のエネルギーを示している。
れぞれ、絶縁層512、酸化物半導体層521、酸化物半導体層522、酸化物半導体層
523、絶縁層513の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真
空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(
HORIBA JOBIN YVON社 UT-300)を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultrav
iolet Photoelectron Spectroscopy)装置(PHI社
VersaProbe)を用いて測定できる。
空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(
HORIBA JOBIN YVON社 UT-300)を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultrav
iolet Photoelectron Spectroscopy)装置(PHI社
VersaProbe)を用いて測定できる。
なお、原子数比がIn:Ga:Zn=1:3:2のスパッタリングターゲットを用いて形
成したIn-Ga-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4
.5eVである。また、原子数比がIn:Ga:Zn=1:3:4のスパッタリングター
ゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.4eV、
電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:6のス
パッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップ
は約3.3eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn
=1:6:2のスパッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエ
ネルギーギャップは約3.9eV、電子親和力は約4.3eVである。また、原子数比が
In:Ga:Zn=1:6:8のスパッタリングターゲットを用いて形成したIn-Ga
-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.4eVである。
また、原子数比がIn:Ga:Zn=1:6:10のスパッタリングターゲットを用いて
形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約
4.5eVである。また、原子数比がIn:Ga:Zn=1:1:1のスパッタリングタ
ーゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.2eV
、電子親和力は約4.7eVである。また、原子数比がIn:Ga:Zn=3:1:2の
スパッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャッ
プは約2.8eV、電子親和力は約5.0eVである。
成したIn-Ga-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4
.5eVである。また、原子数比がIn:Ga:Zn=1:3:4のスパッタリングター
ゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.4eV、
電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:6のス
パッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップ
は約3.3eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn
=1:6:2のスパッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエ
ネルギーギャップは約3.9eV、電子親和力は約4.3eVである。また、原子数比が
In:Ga:Zn=1:6:8のスパッタリングターゲットを用いて形成したIn-Ga
-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.4eVである。
また、原子数比がIn:Ga:Zn=1:6:10のスパッタリングターゲットを用いて
形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約
4.5eVである。また、原子数比がIn:Ga:Zn=1:1:1のスパッタリングタ
ーゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャップは約3.2eV
、電子親和力は約4.7eVである。また、原子数比がIn:Ga:Zn=3:1:2の
スパッタリングターゲットを用いて形成したIn-Ga-Zn酸化物のエネルギーギャッ
プは約2.8eV、電子親和力は約5.0eVである。
絶縁層512と絶縁層513は絶縁体であるため、Ec513とEc512は、Ec52
1、Ec522、およびEc523よりも真空準位に近い(電子親和力が小さい)。
1、Ec522、およびEc523よりも真空準位に近い(電子親和力が小さい)。
また、Ec521は、Ec522よりも真空準位に近い。具体的には、Ec521は、E
c522よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15e
V以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に
近いことが好ましい。
c522よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15e
V以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に
近いことが好ましい。
また、Ec523は、Ec522よりも真空準位に近い。具体的には、Ec523は、E
c522よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15e
V以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に
近いことが好ましい。
c522よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15e
V以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に
近いことが好ましい。
また、酸化物半導体層521と酸化物半導体層522との界面近傍、および、酸化物半導
体層522と酸化物半導体層523との界面近傍では、混合領域が形成されるため、伝導
帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しな
いか、ほとんどない。
体層522と酸化物半導体層523との界面近傍では、混合領域が形成されるため、伝導
帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しな
いか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は酸化物半導体層5
22を主として移動することになる。そのため、酸化物半導体層521と絶縁層512と
の界面、または、酸化物半導体層523と絶縁層513との界面に準位が存在したとして
も、当該準位は電子の移動にほとんど影響しない。また、酸化物半導体層521と酸化物
半導体層522との界面、および酸化物半導体層523と酸化物半導体層522との界面
に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害すること
もない。従って、上記酸化物半導体の積層構造を有するOSトランジスタ502は、高い
電界効果移動度を有することができる。
22を主として移動することになる。そのため、酸化物半導体層521と絶縁層512と
の界面、または、酸化物半導体層523と絶縁層513との界面に準位が存在したとして
も、当該準位は電子の移動にほとんど影響しない。また、酸化物半導体層521と酸化物
半導体層522との界面、および酸化物半導体層523と酸化物半導体層522との界面
に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害すること
もない。従って、上記酸化物半導体の積層構造を有するOSトランジスタ502は、高い
電界効果移動度を有することができる。
なお、図17(B)に示すように、酸化物半導体層521と絶縁層512の界面、および
酸化物半導体層523と絶縁層513の界面近傍には、不純物や欠陥に起因したトラップ
準位Et502が形成され得るものの、酸化物半導体層521、および酸化物半導体層5
23があることにより、酸化物半導体層522と当該トラップ準位とを遠ざけることがで
きる。
酸化物半導体層523と絶縁層513の界面近傍には、不純物や欠陥に起因したトラップ
準位Et502が形成され得るものの、酸化物半導体層521、および酸化物半導体層5
23があることにより、酸化物半導体層522と当該トラップ準位とを遠ざけることがで
きる。
OSトランジスタ502は、チャネル幅方向において、酸化物半導体層522の上面と側
面が酸化物半導体層523と接し、酸化物半導体層522の下面が酸化物半導体層521
と接して形成されている(図11(C)参照)。このように、酸化物半導体層522を酸
化物半導体層521と酸化物半導体層523で覆う構成とすることで、上記トラップ準位
の影響をさらに低減することができる。
面が酸化物半導体層523と接し、酸化物半導体層522の下面が酸化物半導体層521
と接して形成されている(図11(C)参照)。このように、酸化物半導体層522を酸
化物半導体層521と酸化物半導体層523で覆う構成とすることで、上記トラップ準位
の影響をさらに低減することができる。
ただし、Ec521またはEc523と、Ec522とのエネルギー差が小さい場合、酸
化物半導体層522の電子が該エネルギー差を越えてトラップ準位に達することがある。
トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、ト
ランジスタのしきい値電圧はプラス方向にシフトしてしまう。
化物半導体層522の電子が該エネルギー差を越えてトラップ準位に達することがある。
トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、ト
ランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ec521、およびEc523と、Ec522とのエネルギー差を、それぞれ0
.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変
動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい
。
.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変
動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい
。
また、酸化物半導体層521、および酸化物半導体層523のバンドギャップは、酸化物
半導体層522のバンドギャップよりも広いほうが好ましい。
半導体層522のバンドギャップよりも広いほうが好ましい。
酸化物半導体層521および酸化物半導体層523には、例えば、(Ga、Y、Zr、L
a、Ce、またはNdを酸化物半導体層522よりも高い原子数比で含む材料を用いるこ
とができる。具体的には、当該原子数比を1.5倍以上、好ましくは2倍以上、さらに好
ましくは3倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導
体に生じることを抑制する機能を有する。すなわち、酸化物半導体層521および酸化物
半導体層523は、酸化物半導体層522よりも酸素欠損が生じにくいということができ
る。
a、Ce、またはNdを酸化物半導体層522よりも高い原子数比で含む材料を用いるこ
とができる。具体的には、当該原子数比を1.5倍以上、好ましくは2倍以上、さらに好
ましくは3倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導
体に生じることを抑制する機能を有する。すなわち、酸化物半導体層521および酸化物
半導体層523は、酸化物半導体層522よりも酸素欠損が生じにくいということができ
る。
酸化物半導体層521、酸化物半導体層522、酸化物半導体層523が、少なくともイ
ンジウム、亜鉛およびM(Mは、Ga、Sn、Y、Zr、La、Ce、またはNd)を含
むIn-M-Zn酸化物である場合、酸化物半導体層521をIn:M:Zn=x1:y
1:z1[原子数比]、酸化物半導体層522をIn:M:Zn=x2:y2:z2[原
子数比]、酸化物半導体層523をIn:M:Zn=x3:y3:z3[原子数比]とす
ると、y1/x1およびy3/x3がy2/x2よりも大きくなることが好ましい。y1
/x1およびy3/x3はy2/x2よりも1.5倍以上、好ましくは2倍以上、さらに
好ましくは3倍以上とする。このとき、酸化物半導体層522において、y2がx2以上
であるとトランジスタの電気特性を安定させることができる。ただし、y2がx2の3倍
以上になると、トランジスタの電界効果移動度が低下してしまうため、y2はx2の3倍
未満であることが好ましい。
ンジウム、亜鉛およびM(Mは、Ga、Sn、Y、Zr、La、Ce、またはNd)を含
むIn-M-Zn酸化物である場合、酸化物半導体層521をIn:M:Zn=x1:y
1:z1[原子数比]、酸化物半導体層522をIn:M:Zn=x2:y2:z2[原
子数比]、酸化物半導体層523をIn:M:Zn=x3:y3:z3[原子数比]とす
ると、y1/x1およびy3/x3がy2/x2よりも大きくなることが好ましい。y1
/x1およびy3/x3はy2/x2よりも1.5倍以上、好ましくは2倍以上、さらに
好ましくは3倍以上とする。このとき、酸化物半導体層522において、y2がx2以上
であるとトランジスタの電気特性を安定させることができる。ただし、y2がx2の3倍
以上になると、トランジスタの電界効果移動度が低下してしまうため、y2はx2の3倍
未満であることが好ましい。
このような条件を満たすIn-M-Zn酸化物膜は、上述した金属元素の原子数比を満た
すIn-M-Zn酸化物のターゲットを用いることで形成することができる。
すIn-M-Zn酸化物のターゲットを用いることで形成することができる。
酸化物半導体層521および酸化物半導体層523のZnおよびOを除いてのInおよび
Mの原子数比率は、好ましくはInが50atomic%未満、Mが50atomic%
よりも高く、さらに好ましくはInが25atomic%未満、Mが75atomic%
よりも高くする。また、酸化物半導体層522のZnおよびOを除いてのInおよびMの
原子数比率は、好ましくはInが25atomic%よりも高く、Mが75atomic
%未満、さらに好ましくはInが34atomic%よりも高く、Mが66atomic
%未満とする。
Mの原子数比率は、好ましくはInが50atomic%未満、Mが50atomic%
よりも高く、さらに好ましくはInが25atomic%未満、Mが75atomic%
よりも高くする。また、酸化物半導体層522のZnおよびOを除いてのInおよびMの
原子数比率は、好ましくはInが25atomic%よりも高く、Mが75atomic
%未満、さらに好ましくはInが34atomic%よりも高く、Mが66atomic
%未満とする。
また、酸化物半導体層521および酸化物半導体層523の少なくとも一方が、インジウ
ムを含まなくても構わない場合がある。例えば、酸化物半導体層521および/または酸
化物半導体層523を酸化ガリウム膜で形成することができる。
ムを含まなくても構わない場合がある。例えば、酸化物半導体層521および/または酸
化物半導体層523を酸化ガリウム膜で形成することができる。
酸化物半導体層521および酸化物半導体層523の厚さは、3nm以上100nm以下
、好ましくは3nm以上50nm以下とする。また、酸化物半導体層522の厚さは、3
nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3n
m以上50nm以下とする。また、酸化物半導体層523は、酸化物半導体層521およ
び酸化物半導体層523より薄いが好ましい。
、好ましくは3nm以上50nm以下とする。また、酸化物半導体層522の厚さは、3
nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3n
m以上50nm以下とする。また、酸化物半導体層523は、酸化物半導体層521およ
び酸化物半導体層523より薄いが好ましい。
なお、酸化物半導体をチャネルとするOSトランジスタに安定した電気特性を付与するに
は、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、1×
1017/cm3未満であること、好ましくは1×1015/cm3未満であること、さ
らに好ましくは1×1013/cm3未満であることを指す。
は、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、1×
1017/cm3未満であること、好ましくは1×1015/cm3未満であること、さ
らに好ましくは1×1013/cm3未満であることを指す。
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元
素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度
を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。
当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し
たがって、酸化物半導体層521、酸化物半導体層522および酸化物半導体層523の
層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度
を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。
当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し
たがって、酸化物半導体層521、酸化物半導体層522および酸化物半導体層523の
層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体を真性または実質的に真性とするためには、SIMS分析において、例えば
、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコ
ン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/c
m3未満、さらに好ましくは1×1018atoms/cm3未満とする。また、水素濃
度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域にお
いて、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm
3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1
018atoms/cm3以下とする。また、窒素濃度は、例えば、酸化物半導体のある
深さにおいて、または、酸化物半導体のある領域において、5×1019atoms/c
m3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×101
8atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とす
る。
、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコ
ン濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/c
m3未満、さらに好ましくは1×1018atoms/cm3未満とする。また、水素濃
度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域にお
いて、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm
3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1
018atoms/cm3以下とする。また、窒素濃度は、例えば、酸化物半導体のある
深さにおいて、または、酸化物半導体のある領域において、5×1019atoms/c
m3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×101
8atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とす
る。
また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半
導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、
例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、
シリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atom
s/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする部分を有
していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導
体のある領域において、炭素濃度を1×1019atoms/cm3未満、好ましくは5
×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3
未満とする部分を有していればよい。
導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、
例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、
シリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018atom
s/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする部分を有
していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導
体のある領域において、炭素濃度を1×1019atoms/cm3未満、好ましくは5
×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3
未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジス
タのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を0.1V、5V
、または、10V程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を
数yA/μmから数zA/μmにまで低減することが可能となる。
タのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を0.1V、5V
、または、10V程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を
数yA/μmから数zA/μmにまで低減することが可能となる。
[オフ電流]本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオ
フ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態
とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧
Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートと
ソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。例えば、nチャネ
ル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧V
thよりも低いときのドレイン電流を言う場合がある。
フ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態
とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧
Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートと
ソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。例えば、nチャネ
ル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧V
thよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Vgsに依存する場合がある。従って、トランジスタのオフ
電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態、
所定の範囲内のVgsにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Vgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態、
所定の範囲内のVgsにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Vgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるドレイン
電流が1×10-9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10-13
Aであり、Vgsがー0.5Vにおけるドレイン電流が1×10-19Aであり、Vgs
がー0.8Vにおけるドレイン電流が1×10-22Aであるようなnチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Vgsが-0.5Vにおいて、
または、Vgsが-0.5V乃至-0.8Vの範囲において、1×10-19A以下であ
るから、当該トランジスタのオフ電流は1×10-19A以下である、と言う場合がある
。当該トランジスタのドレイン電流が1×10-22A以下となるVgsが存在するため
、当該トランジスタのオフ電流は1×10-22A以下である、と言う場合がある。
電流が1×10-9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10-13
Aであり、Vgsがー0.5Vにおけるドレイン電流が1×10-19Aであり、Vgs
がー0.8Vにおけるドレイン電流が1×10-22Aであるようなnチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Vgsが-0.5Vにおいて、
または、Vgsが-0.5V乃至-0.8Vの範囲において、1×10-19A以下であ
るから、当該トランジスタのオフ電流は1×10-19A以下である、と言う場合がある
。当該トランジスタのドレイン電流が1×10-22A以下となるVgsが存在するため
、当該トランジスタのオフ電流は1×10-22A以下である、と言う場合がある。
本明細書では、チャネル幅Wを有するトランジスタのオフ電流を、チャネル幅Wあたりを
流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次元を持つ単
位(例えば、A/μm)で表される場合がある。
流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次元を持つ単
位(例えば、A/μm)で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例え
ば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の
温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指
す場合がある。
、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例え
ば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の
温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指
す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Vdsに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1
V、1.2V、1.8V,2.5V,3V、3.3V、10V、12V、16V、または
20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等
において使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V,2
.5V,3V、3.3V、10V、12V、16V、20V、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体
装置等において使用されるVds、におけるトランジスタのオフ電流がI以下となるVg
sの値が存在することを指す場合がある。
本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1
V、1.2V、1.8V,2.5V,3V、3.3V、10V、12V、16V、または
20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等
において使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V,2
.5V,3V、3.3V、10V、12V、16V、20V、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体
装置等において使用されるVds、におけるトランジスタのオフ電流がI以下となるVg
sの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソー
スとドレインとの間に流れる電流を指す場合がある。
スとドレインとの間に流れる電流を指す場合がある。
[酸化物半導体膜の結晶構造]以下に、酸化物半導体層520を構成する酸化物半導体膜
の構造について説明する。なお、本明細書において、結晶が三方晶または菱面体晶である
場合、六方晶系として表す。
の構造について説明する。なお、本明細書において、結晶が三方晶または菱面体晶である
場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、CAAC-OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
単結晶酸化物半導体膜とは、CAAC-OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
〈CAAC-OS膜〉CAAC-OS膜は、c軸配向した複数の結晶部を有する酸化物半
導体膜の一つである。
導体膜の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、CAAC-OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、CAAC-OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
CAAC-OS膜に対し、X線回折(XRD:X-Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
InGaZnO4の結晶を有するCAAC-OS膜のout-of-plane法による
解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合
がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性を有さ
ない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍にピーク
を示し、2θが36°近傍にピークを示さないことが好ましい。
解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合
がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性を有さ
ない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍にピーク
を示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体
膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
CAAC-OS膜を用いたOSトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
変動が小さい。
〈微結晶酸化物半導体膜〉微結晶酸化物半導体膜は、高分解能TEM像において、結晶部
を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有す
る。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1n
m以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または
1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有す
る酸化物半導体膜を、nc-OS(nanocrystalline Oxide Se
miconductor)膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像
では、結晶粒界を明確に確認できない場合がある。
を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有す
る。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1n
m以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または
1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有す
る酸化物半導体膜を、nc-OS(nanocrystalline Oxide Se
miconductor)膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像
では、結晶粒界を明確に確認できない場合がある。
nc-OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面
を示すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面
を示すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
〈非晶質酸化物半導体膜〉非晶質酸化物半導体膜は、膜中における原子配列が不規則であ
り、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半
導体膜が一例である。
り、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半
導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
酸化物半導体膜は、nc-OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有す
る場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導
体(a-like OS:amorphous-like Oxide Semicon
ductor)膜と呼ぶ。
る場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導
体(a-like OS:amorphous-like Oxide Semicon
ductor)膜と呼ぶ。
a-like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a-like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc-OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a-like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc-OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
a-like OS膜およびnc-OS膜の結晶部の大きさの計測は、高分解能TEM像
を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、In-
O層の間に、Ga-Zn-O層を2層有する。InGaZnO4の結晶の単位格子は、I
n-O層を3層有し、またGa-Zn-O層を6層有する、計9層がc軸方向に層状に重
なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面
間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求め
られている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.
28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZn
O4の結晶のa-b面に対応する。
を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、In-
O層の間に、Ga-Zn-O層を2層有する。InGaZnO4の結晶の単位格子は、I
n-O層を3層有し、またGa-Zn-O層を6層有する、計9層がc軸方向に層状に重
なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面
間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求め
られている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.
28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZn
O4の結晶のa-b面に対応する。
酸化物半導体膜は、構造ごとに膜密度が異なる場合がある。例えば、ある酸化物半導体膜
の組成がわかれば、該組成と同じ組成における単結晶酸化物半導体膜の膜密度と比較する
ことにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶酸化物
半導体膜の膜密度に対し、a-like OS膜の膜密度は78.6%以上92.3%未
満となる。また、例えば、単結晶酸化物半導体膜の膜密度に対し、nc-OS膜の膜密度
およびCAAC-OS膜の膜密度は92.3%以上100%未満となる。なお、単結晶酸
化物半導体膜の膜密度に対し膜密度が78%未満となる酸化物半導体膜は、成膜すること
自体が困難である。
の組成がわかれば、該組成と同じ組成における単結晶酸化物半導体膜の膜密度と比較する
ことにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶酸化物
半導体膜の膜密度に対し、a-like OS膜の膜密度は78.6%以上92.3%未
満となる。また、例えば、単結晶酸化物半導体膜の膜密度に対し、nc-OS膜の膜密度
およびCAAC-OS膜の膜密度は92.3%以上100%未満となる。なお、単結晶酸
化物半導体膜の膜密度に対し膜密度が78%未満となる酸化物半導体膜は、成膜すること
自体が困難である。
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4
の膜密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、a-like OS膜の膜密度は5.
0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:
1:1[原子数比]を満たす酸化物半導体膜において、nc-OS膜の膜密度およびCA
AC-OS膜の膜密度は5.9g/cm3以上6.3g/cm3未満となる。
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4
の膜密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、a-like OS膜の膜密度は5.
0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:
1:1[原子数比]を満たす酸化物半導体膜において、nc-OS膜の膜密度およびCA
AC-OS膜の膜密度は5.9g/cm3以上6.3g/cm3未満となる。
なお、同じ組成の単結晶酸化物半導体膜が存在しない場合がある。その場合、任意の割合
で組成の異なる単結晶酸化物半導体膜を組み合わせることにより、所望の組成の単結晶酸
化物半導体膜に相当する膜密度を算出することができる。所望の組成の単結晶酸化物半導
体膜の膜密度は、組成の異なる単結晶酸化物半導体膜を組み合わせる割合に対して、加重
平均を用いて算出すればよい。ただし、膜密度は、可能な限り少ない種類の単結晶酸化物
半導体膜を組み合わせて算出することが好ましい。
で組成の異なる単結晶酸化物半導体膜を組み合わせることにより、所望の組成の単結晶酸
化物半導体膜に相当する膜密度を算出することができる。所望の組成の単結晶酸化物半導
体膜の膜密度は、組成の異なる単結晶酸化物半導体膜を組み合わせる割合に対して、加重
平均を用いて算出すればよい。ただし、膜密度は、可能な限り少ない種類の単結晶酸化物
半導体膜を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a-like OS膜、微結
晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。
晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。
<基板>
基板510は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、OSトランジスタ501の導電層530、導電層541
、および導電層542の一つは、上記の他のデバイスと電気的に接続されていてもよい。
基板510は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、OSトランジスタ501の導電層530、導電層541
、および導電層542の一つは、上記の他のデバイスと電気的に接続されていてもよい。
<下地絶縁層>
絶縁層511は、基板510からの不純物の拡散を防止する役割を有する。絶縁層512
は酸化物半導体層520に酸素を供給する役割を有することが好ましい。担うことができ
る。したがって、絶縁層512は酸素を含む絶縁膜であることが好ましく、化学量論組成
よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、TDS(Therma
l Desorption Spectroscopy:昇温脱離ガス分光法)において
、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲に
おける酸素分子の放出量が1.0×1018[分子/cm3]以上である膜とする。基板
510が他のデバイスが形成された基板である場合、絶縁層511は、表面が平坦になる
ようにCMP(Chemical Mechanical Polishing)法等で
平坦化処理を行うことが好ましい。
絶縁層511は、基板510からの不純物の拡散を防止する役割を有する。絶縁層512
は酸化物半導体層520に酸素を供給する役割を有することが好ましい。担うことができ
る。したがって、絶縁層512は酸素を含む絶縁膜であることが好ましく、化学量論組成
よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、TDS(Therma
l Desorption Spectroscopy:昇温脱離ガス分光法)において
、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲に
おける酸素分子の放出量が1.0×1018[分子/cm3]以上である膜とする。基板
510が他のデバイスが形成された基板である場合、絶縁層511は、表面が平坦になる
ようにCMP(Chemical Mechanical Polishing)法等で
平坦化処理を行うことが好ましい。
絶縁層511、512は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム
、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタ
ル、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁材料、またはこ
れらの混合材料を用いて形成することができる。なお、本明細書において、酸化窒化物と
は、窒素よりも酸素の含有量が多い材料であり、窒化酸化物とは、酸素よりも窒素の含有
量が多い材料である。
、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタ
ル、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁材料、またはこ
れらの混合材料を用いて形成することができる。なお、本明細書において、酸化窒化物と
は、窒素よりも酸素の含有量が多い材料であり、窒化酸化物とは、酸素よりも窒素の含有
量が多い材料である。
<ゲート電極>
導電層530は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、
アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケ
ル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)
、ルテニウム(Ru)、イリジウム(Ir)、ストロンチウム(Sr)、白金(Pt)の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物で形成する
ことが好ましい。
導電層530は、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、
アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケ
ル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)
、ルテニウム(Ru)、イリジウム(Ir)、ストロンチウム(Sr)、白金(Pt)の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物で形成する
ことが好ましい。
また、導電層530は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリ
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造
、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積
層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層す
る二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチ
タン膜を形成する三層構造、Cu-Mn合金膜の単層構造、Cu-Mn合金膜上にCu膜
を積層する二層構造、Cu-Mn合金膜上にCu膜を積層し、さらにその上にCu-Mn
合金膜を積層する三層構造等がある。特にCu-Mn合金膜は、電気抵抗が低く、且つ、
酸素を含む絶縁膜との界面に酸化マンガンを形成し、Cuの拡散を防ぐことができるため
好ましい。
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造
、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積
層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層す
る二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチ
タン膜を形成する三層構造、Cu-Mn合金膜の単層構造、Cu-Mn合金膜上にCu膜
を積層する二層構造、Cu-Mn合金膜上にCu膜を積層し、さらにその上にCu-Mn
合金膜を積層する三層構造等がある。特にCu-Mn合金膜は、電気抵抗が低く、且つ、
酸素を含む絶縁膜との界面に酸化マンガンを形成し、Cuの拡散を防ぐことができるため
好ましい。
また、導電層530には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し
たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し
たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ここで、OSトランジスタ501乃至506のように、あるトランジスタTが、半導体膜
を間に挟んで存在する一対のゲートを有している場合、一方のゲートには信号Aが、他方
のゲートには固定電位Vbが与えられてもよい。
を間に挟んで存在する一対のゲートを有している場合、一方のゲートには信号Aが、他方
のゲートには固定電位Vbが与えられてもよい。
信号Aは、例えば、導通状態または非導通状態を制御するための信号である。信号Aは、
電位V1、または電位V2(V1>V2とする)の2種類の電位をとるデジタル信号であ
ってもよい。例えば、電位V1を高電源電位とし、電位V2を低電源電位とすることがで
きる。信号Aは、アナログ信号であってもよい。
電位V1、または電位V2(V1>V2とする)の2種類の電位をとるデジタル信号であ
ってもよい。例えば、電位V1を高電源電位とし、電位V2を低電源電位とすることがで
きる。信号Aは、アナログ信号であってもよい。
固定電位Vbは、例えば、トランジスタTのしきい値電圧VthAを制御するための電位
である。固定電位Vbは、電位V1、または電位V2であってもよい。この場合、固定電
位Vbを生成するための電位発生回路を別途設ける必要がなく好ましい。固定電位Vbは
、電位V1、または電位V2と異なる電位であってもよい。固定電位Vbを低くすること
で、しきい値電圧VthAを高くできる場合がある。その結果、ゲートーソース間電圧V
gsが0Vのときのドレイン電流を低減し、トランジスタTを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Vbを低電源電位よりも低くしてもよい。固定
電位Vbを高くすることで、しきい値電圧VthAを低くできる場合がある。その結果、
ゲートーソース間電圧VgsがVDDのときのドレイン電流を向上させ、トランジスタT
を有する回路の動作速度を向上できる場合がある。例えば、固定電位Vbを低電源電位よ
りも高くしてもよい。
である。固定電位Vbは、電位V1、または電位V2であってもよい。この場合、固定電
位Vbを生成するための電位発生回路を別途設ける必要がなく好ましい。固定電位Vbは
、電位V1、または電位V2と異なる電位であってもよい。固定電位Vbを低くすること
で、しきい値電圧VthAを高くできる場合がある。その結果、ゲートーソース間電圧V
gsが0Vのときのドレイン電流を低減し、トランジスタTを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Vbを低電源電位よりも低くしてもよい。固定
電位Vbを高くすることで、しきい値電圧VthAを低くできる場合がある。その結果、
ゲートーソース間電圧VgsがVDDのときのドレイン電流を向上させ、トランジスタT
を有する回路の動作速度を向上できる場合がある。例えば、固定電位Vbを低電源電位よ
りも高くしてもよい。
また、トランジスタTの一方のゲートには信号Aが、他方のゲートには信号Bが与えられ
てもよい。信号Bは、例えば、トランジスタTの導通状態または非導通状態を制御するた
めの信号である。信号Bは、電位V3、または電位V4(V3>V4とする)の2種類の
電位をとるデジタル信号であってもよい。例えば、電位V3を高電源電位とし、電位V4
を低電源電位とすることができる。信号Bは、アナログ信号であってもよい。
てもよい。信号Bは、例えば、トランジスタTの導通状態または非導通状態を制御するた
めの信号である。信号Bは、電位V3、または電位V4(V3>V4とする)の2種類の
電位をとるデジタル信号であってもよい。例えば、電位V3を高電源電位とし、電位V4
を低電源電位とすることができる。信号Bは、アナログ信号であってもよい。
信号Aと信号Bが共にデジタル信号である場合、信号Bは、信号Aと同じデジタル値を持
つ信号であってもよい。この場合、トランジスタTのオン電流を向上し、トランジスタT
を有する回路の動作速度を向上できる場合がある。このとき、信号Aの電位V1は信号B
の電位V3と異なっていてもよい。また、信号Aの電位V2は信号Bの電位V4と異なっ
ていてもよい。例えば、信号Bが入力されるゲートに対応するゲート絶縁膜が、信号Aが
入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Bの電位振幅(V3-V
4)を、信号Aの電位振幅(V1-V2)より大きくしても良い。そうすることで、トラ
ンジスタTの導通状態または非導通状態に対して、信号Aが与える影響と、信号Bが与え
る影響と、を同程度とすることができる場合がある。
つ信号であってもよい。この場合、トランジスタTのオン電流を向上し、トランジスタT
を有する回路の動作速度を向上できる場合がある。このとき、信号Aの電位V1は信号B
の電位V3と異なっていてもよい。また、信号Aの電位V2は信号Bの電位V4と異なっ
ていてもよい。例えば、信号Bが入力されるゲートに対応するゲート絶縁膜が、信号Aが
入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Bの電位振幅(V3-V
4)を、信号Aの電位振幅(V1-V2)より大きくしても良い。そうすることで、トラ
ンジスタTの導通状態または非導通状態に対して、信号Aが与える影響と、信号Bが与え
る影響と、を同程度とすることができる場合がある。
信号Aと信号Bが共にデジタル信号である場合、信号Bは、信号Aと異なるデジタル値を
持つ信号であってもよい。この場合、トランジスタTの制御を信号Aと信号Bによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタTが
nチャネル型である場合、信号Aが電位V1であり、かつ、信号Bが電位V3である場合
のみ導通状態となる場合や、信号Aが電位V2であり、かつ、信号Bが電位V4である場
合のみ非導通状態となる場合には、一つのトランジスタでNAND回路やNOR回路等の
機能を実現できる場合がある。また、信号Bは、しきい値電圧VthAを制御するための
信号であってもよい。例えば、信号Bは、トランジスタTを有する回路が動作している期
間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Bは
、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Bは信
号Aほど頻繁には電位が切り替わらない場合がある。
持つ信号であってもよい。この場合、トランジスタTの制御を信号Aと信号Bによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタTが
nチャネル型である場合、信号Aが電位V1であり、かつ、信号Bが電位V3である場合
のみ導通状態となる場合や、信号Aが電位V2であり、かつ、信号Bが電位V4である場
合のみ非導通状態となる場合には、一つのトランジスタでNAND回路やNOR回路等の
機能を実現できる場合がある。また、信号Bは、しきい値電圧VthAを制御するための
信号であってもよい。例えば、信号Bは、トランジスタTを有する回路が動作している期
間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Bは
、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Bは信
号Aほど頻繁には電位が切り替わらない場合がある。
信号Aと信号Bが共にアナログ信号である場合、信号Bは、信号Aと同じ電位のアナログ
信号、信号Aの電位を定数倍したアナログ信号、または、信号Aの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタTのオン電流を
向上し、トランジスタTを有する回路の動作速度を向上できる場合がある。信号Bは、信
号Aと異なるアナログ信号であってもよい。この場合、トランジスタTの制御を信号Aと
信号Bによって別々に行うことができ、より高い機能を実現できる場合がある。
信号、信号Aの電位を定数倍したアナログ信号、または、信号Aの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタTのオン電流を
向上し、トランジスタTを有する回路の動作速度を向上できる場合がある。信号Bは、信
号Aと異なるアナログ信号であってもよい。この場合、トランジスタTの制御を信号Aと
信号Bによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Aがデジタル信号、信号Bがアナログ信号であってもよい。信号Aがアナログ信号、
信号Bがデジタル信号であってもよい。
信号Bがデジタル信号であってもよい。
また、トランジスタTの一方のゲートには固定電位Vaが、他方のゲートには固定電位V
bが与えられてもよい。トランジスタTの両方のゲートに固定電位を与える場合、トラン
ジスタTを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、
トランジスタTがnチャネル型である場合、固定電位Vaまたは固定電位Vbを高く(低
く)することで、トランジスタの実効抵抗を低く(高く)することができる場合がある。
固定電位Va及び固定電位Vbを共に高く(低く)することで、一つのゲートしか有さな
いトランジスタによって得られる実効抵抗よりも低い(高い)実効抵抗が得られる場合が
ある。
bが与えられてもよい。トランジスタTの両方のゲートに固定電位を与える場合、トラン
ジスタTを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、
トランジスタTがnチャネル型である場合、固定電位Vaまたは固定電位Vbを高く(低
く)することで、トランジスタの実効抵抗を低く(高く)することができる場合がある。
固定電位Va及び固定電位Vbを共に高く(低く)することで、一つのゲートしか有さな
いトランジスタによって得られる実効抵抗よりも低い(高い)実効抵抗が得られる場合が
ある。
<ゲート絶縁層>
絶縁層513は、単層構造または積層構造の絶縁膜で形成される。絶縁層513には、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁膜を用いることができる。また、絶縁層513は上記材料の積層であってもよい。な
お、絶縁層513に、ランタン(La)、窒素、ジルコニウム(Zr)などを、不純物と
して含んでいてもよい。また、絶縁層511も絶縁層513と同様に形成することができ
る。絶縁層513は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的
には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
絶縁層513は、単層構造または積層構造の絶縁膜で形成される。絶縁層513には、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁膜を用いることができる。また、絶縁層513は上記材料の積層であってもよい。な
お、絶縁層513に、ランタン(La)、窒素、ジルコニウム(Zr)などを、不純物と
して含んでいてもよい。また、絶縁層511も絶縁層513と同様に形成することができ
る。絶縁層513は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的
には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンを用いた場合と比べて、絶縁層513の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
て、酸化シリコンを用いた場合と比べて、絶縁層513の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
<ソース電極、ドレイン電極、バックゲート電極>
導電層541、導電層542および導電層531は、導電層530と同様に作製すること
ができる。Cu-Mn合金膜は、電気抵抗が低く、且つ、酸化物半導体層520との界面
に酸化マンガンを形成し、Cuの拡散を防ぐことができるため、導電層541、導電層5
42に用いることが好ましい。
導電層541、導電層542および導電層531は、導電層530と同様に作製すること
ができる。Cu-Mn合金膜は、電気抵抗が低く、且つ、酸化物半導体層520との界面
に酸化マンガンを形成し、Cuの拡散を防ぐことができるため、導電層541、導電層5
42に用いることが好ましい。
<保護絶縁層>
絶縁層514は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有することが好ましい。このような絶縁層514を設けることで、酸化物半導
体層520からの酸素の外部への拡散と、外部から酸化物半導体層520への水素、水等
の入り込みを防ぐことができる。絶縁層514としては、例えば、窒化物絶縁膜を用いる
ことができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミ
ニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカ
リ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等の
ブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキン
グ効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化
ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウ
ム、酸化窒化ハフニウム等がある。
絶縁層514は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有することが好ましい。このような絶縁層514を設けることで、酸化物半導
体層520からの酸素の外部への拡散と、外部から酸化物半導体層520への水素、水等
の入り込みを防ぐことができる。絶縁層514としては、例えば、窒化物絶縁膜を用いる
ことができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミ
ニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカ
リ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等の
ブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキン
グ効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化
ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウ
ム、酸化窒化ハフニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁層514に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物の酸化物半導体層520への混入防止、酸化
物半導体層520を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁
層512からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適して
いる。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもで
きる。
せない遮断効果が高いので絶縁層514に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物の酸化物半導体層520への混入防止、酸化
物半導体層520を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁
層512からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適して
いる。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもで
きる。
<層間絶縁層>
また、絶縁層514上には絶縁層515が形成されていることが好ましい。絶縁層515
は単層構造または積層構造の絶縁膜で形成することができる。当該絶縁膜には、酸化マグ
ネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができ
る。
また、絶縁層514上には絶縁層515が形成されていることが好ましい。絶縁層515
は単層構造または積層構造の絶縁膜で形成することができる。当該絶縁膜には、酸化マグ
ネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができ
る。
<成膜方法>
半導体装置を構成する絶縁膜、導電膜、半導体膜等の成膜方法としては、スパッタ法や、
プラズマCVD法が代表的である。その他の方法、例えば、熱CVD法により形成するこ
と可能である。熱CVD法として、例えば、MOCVD(Metal Organic
Chemical Vapor Deposition)法を使用することができる。ま
た、ALD(Atomic Layer Deposition)法を使用してもよい。
半導体装置を構成する絶縁膜、導電膜、半導体膜等の成膜方法としては、スパッタ法や、
プラズマCVD法が代表的である。その他の方法、例えば、熱CVD法により形成するこ
と可能である。熱CVD法として、例えば、MOCVD(Metal Organic
Chemical Vapor Deposition)法を使用することができる。ま
た、ALD(Atomic Layer Deposition)法を使用してもよい。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。熱CVD法は、チャンバー内を大気圧または減圧
下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応さ
せて基板上に堆積させることで成膜を行ってもよい。
されることが無いという利点を有する。熱CVD法は、チャンバー内を大気圧または減圧
下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応さ
せて基板上に堆積させることで成膜を行ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り換えて2種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原
料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第
2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後
、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原
子層を成膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単
原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さにな
るまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の
厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調
節が可能であり、微細なFETを作製する場合に適している。
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り換えて2種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原
料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第
2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後
、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原
子層を成膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単
原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さにな
るまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の
厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調
節が可能であり、微細なFETを作製する場合に適している。
MOCVD法やALD法などの成膜方法によって、これまでに記載した実施形態に開示さ
れた導電膜や半導体膜を形成することができる。例えば、InGaZnOX(X>0)膜
を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を
用いる。なお、トリメチルインジウムの化学式は、(CH3)3Inである。また、トリ
メチルガリウムの化学式は、(CH3)3Gaである。また、ジメチル亜鉛の化学式は、
Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウム
に代えてトリエチルガリウム(化学式(C2H5)3Ga)を用いることもでき、ジメチ
ル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
れた導電膜や半導体膜を形成することができる。例えば、InGaZnOX(X>0)膜
を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を
用いる。なお、トリメチルインジウムの化学式は、(CH3)3Inである。また、トリ
メチルガリウムの化学式は、(CH3)3Gaである。また、ジメチル亜鉛の化学式は、
Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウム
に代えてトリエチルガリウム(化学式(C2H5)3Ga)を用いることもでき、ジメチ
ル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガ
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばInGaZnOX(X
>0)膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入して
InO2層を形成し、その後、Ga(CH3)3ガスとO3ガスを順次繰り返し導入して
GaO層を形成し、更にその後Zn(CH3)2ガスとO3ガスを順次繰り返し導入して
ZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガス
を混ぜてInGaO2層やInZnO2層、GaInO層、ZnInO層、GaZnO層
などの混合化合物層を形成してもよい。なお、O3ガスに変えてAr等の不活性ガスでバ
ブリングして得られたH2Oガスを用いてもよいが、Hを含まないO3ガスを用いる方が
好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いてもよ
い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いてもよい。ま
た、Zn(CH3)2ガスを用いてもよい。
>0)膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入して
InO2層を形成し、その後、Ga(CH3)3ガスとO3ガスを順次繰り返し導入して
GaO層を形成し、更にその後Zn(CH3)2ガスとO3ガスを順次繰り返し導入して
ZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガス
を混ぜてInGaO2層やInZnO2層、GaInO層、ZnInO層、GaZnO層
などの混合化合物層を形成してもよい。なお、O3ガスに変えてAr等の不活性ガスでバ
ブリングして得られたH2Oガスを用いてもよいが、Hを含まないO3ガスを用いる方が
好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いてもよ
い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いてもよい。ま
た、Zn(CH3)2ガスを用いてもよい。
また、本実施の形態では、トップゲート型のトランジスタ構造について示したが、これに
限られない。例えば、ボトムゲート型トランジスタまたはプレーナー型トランジスタなど
を適用することができる。
限られない。例えば、ボトムゲート型トランジスタまたはプレーナー型トランジスタなど
を適用することができる。
本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせる
ことができる。
ことができる。
(実施の形態4)
本実施の形態では、本発明の一態様にかかる半導体装置の断面構造の一例を説明する。
本実施の形態では、本発明の一態様にかかる半導体装置の断面構造の一例を説明する。
<構成例1>
図18に、トランジスタ301、トランジスタ302、抵抗部303の断面図を示す。な
お、トランジスタ302は図1(A)におけるトランジスタ11に、抵抗部303は図1
(A)における抵抗部12に用いることができる。また、トランジスタ302と接続され
たトランジスタ301は、図1(A)における内部回路14を構成するトランジスタなど
に用いることができる。また、図18では、第1の層に単結晶半導体基板にチャネル形成
領域を有するトランジスタ301が位置し、第1の層上の第2の層にOSトランジスタで
あるトランジスタ302および抵抗部303が位置する場合の、半導体装置の断面構造を
例示している。
図18に、トランジスタ301、トランジスタ302、抵抗部303の断面図を示す。な
お、トランジスタ302は図1(A)におけるトランジスタ11に、抵抗部303は図1
(A)における抵抗部12に用いることができる。また、トランジスタ302と接続され
たトランジスタ301は、図1(A)における内部回路14を構成するトランジスタなど
に用いることができる。また、図18では、第1の層に単結晶半導体基板にチャネル形成
領域を有するトランジスタ301が位置し、第1の層上の第2の層にOSトランジスタで
あるトランジスタ302および抵抗部303が位置する場合の、半導体装置の断面構造を
例示している。
トランジスタ301は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲル
マニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。シ
リコンの薄膜を用いてトランジスタ301を形成する場合、当該薄膜には、プラズマCV
D法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シ
リコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコ
ンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることが
できる。
マニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。シ
リコンの薄膜を用いてトランジスタ301を形成する場合、当該薄膜には、プラズマCV
D法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シ
リコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコ
ンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることが
できる。
トランジスタ301が形成される半導体基板310は、例えば、シリコン基板、ゲルマニ
ウム基板、シリコンゲルマニウム基板等を用いることができる。図18では、単結晶シリ
コン基板を半導体基板310として用いる場合を例示している。
ウム基板、シリコンゲルマニウム基板等を用いることができる。図18では、単結晶シリ
コン基板を半導体基板310として用いる場合を例示している。
また、トランジスタ301は、素子分離法により電気的に分離されている。素子分離法と
して、選択酸化法(LOCOS法:Local Oxidation of Silic
on法)、トレンチ分離法(STI法:Shallow Trench Isolati
on)等を用いることができる。図18では、トレンチ分離法を用いてトランジスタ30
1を電気的に分離する場合を例示している。具体的に、図18では、半導体基板310に
エッチング等によりトレンチを形成した後、酸化シリコンなどを含む絶縁物を当該トレン
チに埋め込むことで形成される素子分離領域311により、トランジスタ301を素子分
離させる場合を例示している。
して、選択酸化法(LOCOS法:Local Oxidation of Silic
on法)、トレンチ分離法(STI法:Shallow Trench Isolati
on)等を用いることができる。図18では、トレンチ分離法を用いてトランジスタ30
1を電気的に分離する場合を例示している。具体的に、図18では、半導体基板310に
エッチング等によりトレンチを形成した後、酸化シリコンなどを含む絶縁物を当該トレン
チに埋め込むことで形成される素子分離領域311により、トランジスタ301を素子分
離させる場合を例示している。
トランジスタ301は、不純物領域312aおよび不純物領域312bを有する。不純物
領域312aおよび不純物領域312bは、トランジスタ301のソースまたはドレイン
として機能する。
領域312aおよび不純物領域312bは、トランジスタ301のソースまたはドレイン
として機能する。
トランジスタ301上には絶縁膜321が設けられ、絶縁膜321には開口部が形成され
ている。そして、当該開口部には、不純物領域312aと接続された導電層313a、不
純物領域312bと接続された導電層313bが形成されている。また、導電層313a
は絶縁膜321上に形成された導電層322aと接続されており、導電層313bは、絶
縁膜321上に形成された導電層322bと接続されている。
ている。そして、当該開口部には、不純物領域312aと接続された導電層313a、不
純物領域312bと接続された導電層313bが形成されている。また、導電層313a
は絶縁膜321上に形成された導電層322aと接続されており、導電層313bは、絶
縁膜321上に形成された導電層322bと接続されている。
導電層322aおよび導電層322b上には、絶縁膜323が設けられ、絶縁膜323に
は開口部が形成されている。そして、当該開口部には、導電層322aと接続された導電
層324が形成されている。また、導電層324は絶縁膜323上に形成された導電層3
25と接続されている。
は開口部が形成されている。そして、当該開口部には、導電層322aと接続された導電
層324が形成されている。また、導電層324は絶縁膜323上に形成された導電層3
25と接続されている。
導電層325上には、絶縁膜326が設けられている。
そして、絶縁膜326上には、OSトランジスタであるトランジスタ302が設けられて
いる。トランジスタ302は、絶縁膜326上の酸化物半導体層341と、酸化物半導体
層341上の導電層343aおよび導電層343bと、酸化物半導体層341、導電層3
43a、導電層343b上の絶縁膜344と、絶縁膜344上に位置し、酸化物半導体層
341と重なる領域を有する導電層345と、を有する。なお、導電層343aおよび導
電層343bはトランジスタ302のソース電極またはドレイン電極としての機能を有し
、絶縁膜344はトランジスタ302のゲート絶縁膜としての機能を有し、導電層345
はトランジスタ302のゲート電極としての機能を有する。
いる。トランジスタ302は、絶縁膜326上の酸化物半導体層341と、酸化物半導体
層341上の導電層343aおよび導電層343bと、酸化物半導体層341、導電層3
43a、導電層343b上の絶縁膜344と、絶縁膜344上に位置し、酸化物半導体層
341と重なる領域を有する導電層345と、を有する。なお、導電層343aおよび導
電層343bはトランジスタ302のソース電極またはドレイン電極としての機能を有し
、絶縁膜344はトランジスタ302のゲート絶縁膜としての機能を有し、導電層345
はトランジスタ302のゲート電極としての機能を有する。
また、絶縁膜326上には、抵抗部303が設けられている。抵抗部303は、絶縁膜3
26上の、酸化物半導体層342と、酸化物半導体層342上の導電層343bおよび3
43cと、酸化物半導体層342、導電層343b、導電層343c上の絶縁膜344と
、を有する。なお、酸化物半導体層342は、抵抗部303において抵抗層として機能す
る。
26上の、酸化物半導体層342と、酸化物半導体層342上の導電層343bおよび3
43cと、酸化物半導体層342、導電層343b、導電層343c上の絶縁膜344と
、を有する。なお、酸化物半導体層342は、抵抗部303において抵抗層として機能す
る。
絶縁膜344および導電層345上には、絶縁膜346が設けられている。また、絶縁膜
346上には導電層352および導電層353が設けられている。導電層352は、絶縁
膜326、絶縁膜344、絶縁膜346に設けられた開口部を介して導電層325と接続
され、絶縁膜344、絶縁膜346、絶縁膜351に設けられた開口部を介して導電層3
43cと接続されている。導電層353は、絶縁膜344、絶縁膜346に設けられた開
口部を介して導電層343aと接続されている。
346上には導電層352および導電層353が設けられている。導電層352は、絶縁
膜326、絶縁膜344、絶縁膜346に設けられた開口部を介して導電層325と接続
され、絶縁膜344、絶縁膜346、絶縁膜351に設けられた開口部を介して導電層3
43cと接続されている。導電層353は、絶縁膜344、絶縁膜346に設けられた開
口部を介して導電層343aと接続されている。
また、図18では、トランジスタ302が、1つの導電層345に対応した1つのチャネ
ル形成領域を有するシングルゲート構造である場合を例示している。しかし、トランジス
タ302は、互いに接続された複数のゲート電極を有することで、酸化物半導体層341
にチャネル形成領域を複数有する、マルチゲート構造であっても良い。また、バックゲー
トを有する構造であってもよい。
ル形成領域を有するシングルゲート構造である場合を例示している。しかし、トランジス
タ302は、互いに接続された複数のゲート電極を有することで、酸化物半導体層341
にチャネル形成領域を複数有する、マルチゲート構造であっても良い。また、バックゲー
トを有する構造であってもよい。
以上のように、トランジスタ301と、トランジスタ302および抵抗部303と、を積
層させて形成させることにより、半導体装置の面積を縮小することができる。また、トラ
ンジスタ302と、抵抗部303を、積層させて形成させてもよい。
層させて形成させることにより、半導体装置の面積を縮小することができる。また、トラ
ンジスタ302と、抵抗部303を、積層させて形成させてもよい。
なお、トランジスタ302および抵抗部303は、図7に示すトランジスタおよび抵抗部
101のように形成してもよい。また、トランジスタ302は、図10乃至図16に示す
トランジスタのように形成してもよい。
101のように形成してもよい。また、トランジスタ302は、図10乃至図16に示す
トランジスタのように形成してもよい。
本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせる
ことができる。
ことができる。
(実施の形態5)
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品に適用する例、及
び該電子部品を具備する電子機器に適用する例について、図19および図20を用いて説
明する。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品に適用する例、及
び該電子部品を具備する電子機器に適用する例について、図19および図20を用いて説
明する。
図19(A)では上述の実施の形態で説明した半導体装置を電子部品に適用する例につい
て説明する。なお電子部品は、半導体パッケージ、又はIC用パッケージともいう。この
電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
そこで、本実施の形態では、その一例について説明することにする。
て説明する。なお電子部品は、半導体パッケージ、又はIC用パッケージともいう。この
電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
そこで、本実施の形態では、その一例について説明することにする。
上記実施の形態に示すようなトランジスタで構成される回路部は、組み立て工程(後工程
)を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
)を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
後工程については、図19(A)に示す各工程を経ることで完成させることができる。具
体的には、前工程で得られる素子基板が完成(ステップS1)した後、基板の裏面を研削
する(ステップS2)。この段階で基板を薄膜化することで、前工程での基板の反り等を
低減し、部品としての小型化を図るためである。
体的には、前工程で得られる素子基板が完成(ステップS1)した後、基板の裏面を研削
する(ステップS2)。この段階で基板を薄膜化することで、前工程での基板の反り等を
低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う(ステップS3)。このダイボンディング工程におけるチップとリー
ドフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適し
た方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合して
もよい。
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う(ステップS3)。このダイボンディング工程におけるチップとリー
ドフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適し
た方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合して
もよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線(ワイヤー)で電気的
に接続する、ワイヤーボンディングを行う(ステップS4)。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
に接続する、ワイヤーボンディングを行う(ステップS4)。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される(ステップS5)。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ
、また水分や埃による特性の劣化を低減することができる。
される(ステップS5)。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ
、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する
(ステップS6)。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
(ステップS6)。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理(マーキング)を施す(ステップS7)。そして最終
的な検査工程(ステップS8)を経て電子部品が完成する(ステップS9)。
的な検査工程(ステップS8)を経て電子部品が完成する(ステップS9)。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすること
ができる。そのため、消費電力の低減が図られた電子部品を実現することができる。
ができる。そのため、消費電力の低減が図られた電子部品を実現することができる。
また、完成した電子部品の斜視模式図を図19(B)に示す。また、図19(B)に示す
回路基板1704における電子部品1700を図19(C)に示す。図19(B)では、
電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を
示している。図19(B)および図19(C)に示す電子部品1700は、リード170
1及び回路部1703を示している。図19(B)に示す電子部品1700は、例えばプ
リント基板1702に実装される。このような電子部品1700が複数組み合わされて、
それぞれがプリント基板1702上で電気的に接続されることで電子機器の内部に搭載す
ることができる。完成した回路基板1704は、電子機器等の内部に設けられる。
回路基板1704における電子部品1700を図19(C)に示す。図19(B)では、
電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を
示している。図19(B)および図19(C)に示す電子部品1700は、リード170
1及び回路部1703を示している。図19(B)に示す電子部品1700は、例えばプ
リント基板1702に実装される。このような電子部品1700が複数組み合わされて、
それぞれがプリント基板1702上で電気的に接続されることで電子機器の内部に搭載す
ることができる。完成した回路基板1704は、電子機器等の内部に設けられる。
また、本発明の一態様に係る半導体装置または電子部品は、表示機器、パーソナルコンピ
ュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Vers
atile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有す
る装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いるこ
とができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍
端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、
デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機
、現金自動預け入れ払い機(ATM)、自動販売機、医療機器などが挙げられる。これら
電子機器の具体例を図20に示す。
ュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Vers
atile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有す
る装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いるこ
とができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍
端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、
デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機
、現金自動預け入れ払い機(ATM)、自動販売機、医療機器などが挙げられる。これら
電子機器の具体例を図20に示す。
図20(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各
種集積回路に用いることができる。なお、図20(A)に示した携帯型ゲーム機は、2つ
の表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の
数は、これに限定されない。
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各
種集積回路に用いることができる。なお、図20(A)に示した携帯型ゲーム機は、2つ
の表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の
数は、これに限定されない。
図20(B)は携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部
5603、第2表示部5604、接続部5605、操作キー5606等を有する。本発明
の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第
1表示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体
5602に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部
5605により接続されており、第1筐体5601と第2筐体5602の間の角度は、接
続部5605により変更が可能である。第1表示部5603における映像を、接続部56
05における第1筐体5601と第2筐体5602との間の角度に従って、切り替える構
成としても良い。また、第1表示部5603及び第2表示部5604の少なくとも一方に
、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位
置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができ
る。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表
示装置の画素部に設けることでも、付加することができる。
5603、第2表示部5604、接続部5605、操作キー5606等を有する。本発明
の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第
1表示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体
5602に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部
5605により接続されており、第1筐体5601と第2筐体5602の間の角度は、接
続部5605により変更が可能である。第1表示部5603における映像を、接続部56
05における第1筐体5601と第2筐体5602との間の角度に従って、切り替える構
成としても良い。また、第1表示部5603及び第2表示部5604の少なくとも一方に
、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位
置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができ
る。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表
示装置の画素部に設けることでも、付加することができる。
図20(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402
、キーボード5403、ポインティングデバイス5404等を有する。本発明の一態様に
かかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることがで
きる。
、キーボード5403、ポインティングデバイス5404等を有する。本発明の一態様に
かかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることがで
きる。
図20(D)は電気冷凍冷蔵庫であり、筐体5301、冷蔵室用扉5302、冷凍室用扉
5303等を有する。本発明の一態様にかかる半導体装置は、電気冷凍冷蔵庫の各種集積
回路に用いることができる。
5303等を有する。本発明の一態様にかかる半導体装置は、電気冷凍冷蔵庫の各種集積
回路に用いることができる。
図20(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部58
03、操作キー5804、レンズ5805、接続部5806等を有する。本発明の一態様
にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー5
804及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2
筐体5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接
続部5806により接続されており、第1筐体5801と第2筐体5802の間の角度は
、接続部5806により変更が可能である。表示部5803における映像を、接続部58
06における第1筐体5801と第2筐体5802との間の角度に従って切り替える構成
としても良い。
03、操作キー5804、レンズ5805、接続部5806等を有する。本発明の一態様
にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー5
804及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2
筐体5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接
続部5806により接続されており、第1筐体5801と第2筐体5802の間の角度は
、接続部5806により変更が可能である。表示部5803における映像を、接続部58
06における第1筐体5801と第2筐体5802との間の角度に従って切り替える構成
としても良い。
図20(F)は自動車であり、車体5101、車輪5102、ダッシュボード5103、
ライト5104等を有する。本発明の一態様にかかる半導体装置は、自動車の各種集積回
路に用いることができる。
ライト5104等を有する。本発明の一態様にかかる半導体装置は、自動車の各種集積回
路に用いることができる。
本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせる
ことができる。
ことができる。
10 半導体装置
11 トランジスタ
12 抵抗部
13 入出力端子
14 内部回路
15 電源線
16 信号線
17 制御信号生成回路
20 半導体装置
21 トランジスタ
22 抵抗部
23 入出力端子
24 内部回路
25 電源線
26 信号線
27 制御信号生成回路
30 半導体装置
31 トランジスタ
33 入出力端子
34 内部回路
35 電源線
36 信号線
37 制御信号生成回路
40 半導体装置
42 抵抗部
43 入出力端子
44 内部回路
45 電源線
46 信号線
50 半導体装置
51 トランジスタ
52 抵抗部
53 入出力端子
54 内部回路
55 電源線
56 信号線
57 制御信号生成回路
58 トランジスタ
60 半導体装置
61 トランジスタ
62 抵抗部
63 入出力端子
64 内部回路
65 電源線
66 信号線
67 制御信号生成回路
68 トランジスタ
69 容量素子
70 半導体装置
80 半導体装置
100 トランジスタ
101 抵抗部
110 基板
112 絶縁層
113 絶縁層
114 絶縁層
115 絶縁層
120 酸化物半導体層
121 酸化物半導体層
122 酸化物半導体層
130 導電層
131 導電層
141 導電層
142 導電層
143 導電層
200 抵抗部
301 トランジスタ
302 トランジスタ
303 抵抗部
310 半導体基板
311 素子分離領域
312a 不純物領域
312b 不純物領域
313a 導電層
313b 導電層
321 絶縁膜
322a 導電層
322b 導電層
323 絶縁膜
324 導電層
325 導電層
326 絶縁膜
341 酸化物半導体層
342 酸化物半導体層
343a 導電層
343b 導電層
343c 導電層
344 絶縁膜
345 導電層
346 絶縁膜
351 絶縁膜
352 導電層
353 導電層
400 トランジスタ
401 抵抗部
402 トランジスタ
403 トランジスタ
404 抵抗部
405 抵抗部
406 抵抗部
410 導電層
411 導電層
412 絶縁層
414 酸化物半導体層
416 酸化物半導体層
418 導電層
420 導電層
422 導電層
424 絶縁層
428 絶縁層
430 導電層
432 導電層
434 絶縁層
435 導電層
438 絶縁層
440 導電層
442 導電層
444 酸化物半導体層
446 絶縁層
448 導電層
450 絶縁層
501 OSトランジスタ
502 OSトランジスタ
503 OSトランジスタ
504 OSトランジスタ
505 OSトランジスタ
506 OSトランジスタ
510 基板
511 絶縁層
512 絶縁層
513 絶縁層
514 絶縁層
515 絶縁層
516a 導電体
516b 導電体
520 酸化物半導体層
521 酸化物半導体層
522 酸化物半導体層
523 酸化物半導体層
530 導電層
531 導電層
532 酸化物半導体層
541 導電層
542 導電層
551 層
552 層
560 導電層
1700 電子部品
1701 リード
1702 プリント基板
1703 回路部
1704 回路基板
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5101 車体
5102 車輪
5103 ダッシュボード
5104 ライト
5301 筐体
5302 冷蔵室用扉
5303 冷凍室用扉
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
11 トランジスタ
12 抵抗部
13 入出力端子
14 内部回路
15 電源線
16 信号線
17 制御信号生成回路
20 半導体装置
21 トランジスタ
22 抵抗部
23 入出力端子
24 内部回路
25 電源線
26 信号線
27 制御信号生成回路
30 半導体装置
31 トランジスタ
33 入出力端子
34 内部回路
35 電源線
36 信号線
37 制御信号生成回路
40 半導体装置
42 抵抗部
43 入出力端子
44 内部回路
45 電源線
46 信号線
50 半導体装置
51 トランジスタ
52 抵抗部
53 入出力端子
54 内部回路
55 電源線
56 信号線
57 制御信号生成回路
58 トランジスタ
60 半導体装置
61 トランジスタ
62 抵抗部
63 入出力端子
64 内部回路
65 電源線
66 信号線
67 制御信号生成回路
68 トランジスタ
69 容量素子
70 半導体装置
80 半導体装置
100 トランジスタ
101 抵抗部
110 基板
112 絶縁層
113 絶縁層
114 絶縁層
115 絶縁層
120 酸化物半導体層
121 酸化物半導体層
122 酸化物半導体層
130 導電層
131 導電層
141 導電層
142 導電層
143 導電層
200 抵抗部
301 トランジスタ
302 トランジスタ
303 抵抗部
310 半導体基板
311 素子分離領域
312a 不純物領域
312b 不純物領域
313a 導電層
313b 導電層
321 絶縁膜
322a 導電層
322b 導電層
323 絶縁膜
324 導電層
325 導電層
326 絶縁膜
341 酸化物半導体層
342 酸化物半導体層
343a 導電層
343b 導電層
343c 導電層
344 絶縁膜
345 導電層
346 絶縁膜
351 絶縁膜
352 導電層
353 導電層
400 トランジスタ
401 抵抗部
402 トランジスタ
403 トランジスタ
404 抵抗部
405 抵抗部
406 抵抗部
410 導電層
411 導電層
412 絶縁層
414 酸化物半導体層
416 酸化物半導体層
418 導電層
420 導電層
422 導電層
424 絶縁層
428 絶縁層
430 導電層
432 導電層
434 絶縁層
435 導電層
438 絶縁層
440 導電層
442 導電層
444 酸化物半導体層
446 絶縁層
448 導電層
450 絶縁層
501 OSトランジスタ
502 OSトランジスタ
503 OSトランジスタ
504 OSトランジスタ
505 OSトランジスタ
506 OSトランジスタ
510 基板
511 絶縁層
512 絶縁層
513 絶縁層
514 絶縁層
515 絶縁層
516a 導電体
516b 導電体
520 酸化物半導体層
521 酸化物半導体層
522 酸化物半導体層
523 酸化物半導体層
530 導電層
531 導電層
532 酸化物半導体層
541 導電層
542 導電層
551 層
552 層
560 導電層
1700 電子部品
1701 リード
1702 プリント基板
1703 回路部
1704 回路基板
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5101 車体
5102 車輪
5103 ダッシュボード
5104 ライト
5301 筐体
5302 冷蔵室用扉
5303 冷凍室用扉
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
Claims (2)
- 第1の導電層と、第2の導電層と、酸化物半導体層と、を有し、
前記酸化物半導体層は、第1のトランジスタのチャネル形成領域として機能する第1の領域と、抵抗として機能する第2の領域と、を有し、
前記第1の導電層は、前記酸化物半導体層と接するように配置され、前記第1のトランジスタのソース又はドレインの一方に電気的に接続される電極として機能し、
前記第2の導電層は、前記酸化物半導体層と接するように配置され、前記抵抗の一端に電気的に接続される電極として機能し、
前記チャネル形成領域と前記抵抗の他端との電気的接続は、前記酸化物半導体層のみを介して行われ、
前記第2の領域は、前記第1のトランジスタのソース又はドレインの他方として機能する、半導体装置であって、
第2のトランジスタと、前記第2のトランジスタのゲート電極の上方の絶縁層と、を有し、
前記酸化物半導体層は、前記絶縁層の上方に配置され、
前記第2のトランジスタのゲート電極は、前記酸化物半導体層と重なりを有する、半導体装置。 - 請求項1において、
前記第2のトランジスタのチャネル形成領域は、多結晶シリコン膜に設けられる、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023200726A JP2024022617A (ja) | 2014-11-20 | 2023-11-28 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014235410 | 2014-11-20 | ||
JP2014235410 | 2014-11-20 | ||
JP2020175154A JP6961060B2 (ja) | 2014-11-20 | 2020-10-19 | 半導体装置 |
JP2021167198A JP7153118B2 (ja) | 2014-11-20 | 2021-10-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021167198A Division JP7153118B2 (ja) | 2014-11-20 | 2021-10-12 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023200726A Division JP2024022617A (ja) | 2014-11-20 | 2023-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022179588A JP2022179588A (ja) | 2022-12-02 |
JP7394942B2 true JP7394942B2 (ja) | 2023-12-08 |
Family
ID=56013360
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016559689A Active JP6693885B2 (ja) | 2014-11-20 | 2015-11-11 | 半導体装置 |
JP2020073254A Active JP6782380B2 (ja) | 2014-11-20 | 2020-04-16 | 半導体装置 |
JP2020175154A Active JP6961060B2 (ja) | 2014-11-20 | 2020-10-19 | 半導体装置 |
JP2021167198A Active JP7153118B2 (ja) | 2014-11-20 | 2021-10-12 | 半導体装置 |
JP2022158266A Active JP7394942B2 (ja) | 2014-11-20 | 2022-09-30 | 半導体装置 |
JP2023200726A Pending JP2024022617A (ja) | 2014-11-20 | 2023-11-28 | 半導体装置 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016559689A Active JP6693885B2 (ja) | 2014-11-20 | 2015-11-11 | 半導体装置 |
JP2020073254A Active JP6782380B2 (ja) | 2014-11-20 | 2020-04-16 | 半導体装置 |
JP2020175154A Active JP6961060B2 (ja) | 2014-11-20 | 2020-10-19 | 半導体装置 |
JP2021167198A Active JP7153118B2 (ja) | 2014-11-20 | 2021-10-12 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023200726A Pending JP2024022617A (ja) | 2014-11-20 | 2023-11-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (6) | JP6693885B2 (ja) |
WO (1) | WO2016079639A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110675790B (zh) * | 2019-11-13 | 2023-04-18 | 京东方科技集团股份有限公司 | 切割点腐蚀防护电路、栅极驱动电路及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010147032A1 (ja) | 2009-06-18 | 2010-12-23 | シャープ株式会社 | 半導体装置 |
JP2011181918A (ja) | 2010-02-05 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよび半導体装置 |
JP2013125826A (ja) | 2011-12-14 | 2013-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2014212309A (ja) | 2013-04-03 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
JPH06104431A (ja) * | 1992-09-11 | 1994-04-15 | Hitachi Ltd | 論理回路と、これを用いたラインイメージセンサと、このラインイメージセンサを用いたファクシミリ装置 |
JPH11274440A (ja) * | 1998-03-26 | 1999-10-08 | Sharp Corp | ゲートアレイ |
JP2001060667A (ja) * | 1999-08-24 | 2001-03-06 | Nec Corp | 半導体集積回路 |
JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
US7852158B2 (en) * | 2006-11-30 | 2010-12-14 | Panasonic Corporation | Operational amplifier |
US9057758B2 (en) * | 2009-12-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group |
WO2011089841A1 (en) * | 2010-01-22 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101948707B1 (ko) * | 2010-01-29 | 2019-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
KR20120121931A (ko) * | 2010-02-19 | 2012-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US9030237B2 (en) * | 2010-09-02 | 2015-05-12 | Sharp Kabushiki Kaisha | Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device |
US8643007B2 (en) * | 2011-02-23 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013149648A (ja) * | 2012-01-17 | 2013-08-01 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP6208971B2 (ja) * | 2012-09-14 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP6283237B2 (ja) * | 2013-03-14 | 2018-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2015
- 2015-11-11 JP JP2016559689A patent/JP6693885B2/ja active Active
- 2015-11-11 WO PCT/IB2015/058695 patent/WO2016079639A1/ja active Application Filing
-
2020
- 2020-04-16 JP JP2020073254A patent/JP6782380B2/ja active Active
- 2020-10-19 JP JP2020175154A patent/JP6961060B2/ja active Active
-
2021
- 2021-10-12 JP JP2021167198A patent/JP7153118B2/ja active Active
-
2022
- 2022-09-30 JP JP2022158266A patent/JP7394942B2/ja active Active
-
2023
- 2023-11-28 JP JP2023200726A patent/JP2024022617A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010147032A1 (ja) | 2009-06-18 | 2010-12-23 | シャープ株式会社 | 半導体装置 |
JP2011181918A (ja) | 2010-02-05 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよび半導体装置 |
JP2013125826A (ja) | 2011-12-14 | 2013-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2014212309A (ja) | 2013-04-03 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7153118B2 (ja) | 2022-10-13 |
JP2021013038A (ja) | 2021-02-04 |
JP2024022617A (ja) | 2024-02-16 |
WO2016079639A1 (ja) | 2016-05-26 |
JPWO2016079639A1 (ja) | 2017-11-02 |
JP2022179588A (ja) | 2022-12-02 |
JP6693885B2 (ja) | 2020-05-13 |
JP2020127028A (ja) | 2020-08-20 |
JP6782380B2 (ja) | 2020-11-11 |
JP2022002342A (ja) | 2022-01-06 |
JP6961060B2 (ja) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490258B2 (en) | Semiconductor device with stacked structure of memory cells over sensing amplifiers, circuit board and electronic device | |
JP6852133B2 (ja) | 表示装置 | |
JP6802656B2 (ja) | メモリセルの作製方法及び半導体装置の作製方法 | |
JP6641145B2 (ja) | 半導体装置 | |
JP6806597B2 (ja) | 半導体装置 | |
JP2022082655A (ja) | 半導体装置 | |
JP2015188214A (ja) | 半導体装置 | |
KR20160073314A (ko) | 반도체 장치 및 전자 기기 | |
JP7128871B2 (ja) | 半導体装置 | |
KR20150105261A (ko) | 반도체 장치 | |
JP2024022617A (ja) | 半導体装置 | |
KR102248053B1 (ko) | 반도체 장치 및 이 반도체 장치를 구비하는 아날로그/디지털 변환 회로 | |
KR20170051284A (ko) | 반도체 장치, 전자 부품, 및 전자 기기 | |
JP2016146418A (ja) | 半導体装置、電子部品および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7394942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |