JP7387003B2 - 半導体構造及び半導体構造の作製方法 - Google Patents
半導体構造及び半導体構造の作製方法 Download PDFInfo
- Publication number
- JP7387003B2 JP7387003B2 JP2022538973A JP2022538973A JP7387003B2 JP 7387003 B2 JP7387003 B2 JP 7387003B2 JP 2022538973 A JP2022538973 A JP 2022538973A JP 2022538973 A JP2022538973 A JP 2022538973A JP 7387003 B2 JP7387003 B2 JP 7387003B2
- Authority
- JP
- Japan
- Prior art keywords
- connection layer
- layer
- semiconductor structure
- thermal expansion
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 423
- 238000004891 communication Methods 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 22
- 229910021389 graphene Inorganic materials 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 239000002346 layers by function Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
（関連出願の相互参照）
本開示は、２０２１年０３月１０日に提出された出願番号が２０２１１０２６５１１１．５であり、名称が「半導体構造及び半導体構造の作製方法」である中国特許出願の優先権を主張し、該中国特許出願の全てが参照によって本開示に組み込まれる。
本開示は、２０２１年０３月１０日に提出された出願番号が２０２１１０２６５１１１．５であり、名称が「半導体構造及び半導体構造の作製方法」である中国特許出願の優先権を主張し、該中国特許出願の全てが参照によって本開示に組み込まれる。
本開示は半導体技術分野に関し、特に半導体構造及び半導体構造の作製方法に関する。
従来技術では、連通部内に充填される金属導電材料は、熱膨張プロセスにおいて連通部の周辺格子に影響を与えて、半導体構造の性能に影響を与える。
本開示は、半導体構造の性能を改善する、半導体構造及び半導体構造の作製方法を提供する。
本開示の第１態様によれば、以下の半導体構造を提供する。前記半導体構造は、
ベースと、
ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、第２接続層が第１接続層上に位置し、第３接続層が第２接続層上に位置する連通部と、を含み、
第１接続層、第２接続層及び第３接続層は異なる導電材料を含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
ベースと、
ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、第２接続層が第１接続層上に位置し、第３接続層が第２接続層上に位置する連通部と、を含み、
第１接続層、第２接続層及び第３接続層は異なる導電材料を含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
本開示の第２態様によれば、以下の半導体構造を提供する。前記半導体構造は、
ベースと、
ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、第２接続層が第１接続層上に位置し、第３接続層が第２接続層上に位置する連通部と、を含み、
第２接続層及び第３接続層はいずれもグラフェンを含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
ベースと、
ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、第２接続層が第１接続層上に位置し、第３接続層が第２接続層上に位置する連通部と、を含み、
第２接続層及び第３接続層はいずれもグラフェンを含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
本開示の第３態様によれば、以下の半導体構造の作製方法を提供する。前記半導体構造の作製方法は、
基体を提供するステップと、
基体に連通部を形成するステップであって、連通部は第１接続層、第２接続層及び第３接続層を含み、第２接続層は第１接続層上に形成され、第３接続層は第２接続層上に形成されるステップと、を含み、
第１接続層、第２接続層及び第３接続層は異なる導電材料を含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
基体を提供するステップと、
基体に連通部を形成するステップであって、連通部は第１接続層、第２接続層及び第３接続層を含み、第２接続層は第１接続層上に形成され、第３接続層は第２接続層上に形成されるステップと、を含み、
第１接続層、第２接続層及び第３接続層は異なる導電材料を含み、第２接続層及び第３接続層の熱膨張係数はいずれも第１接続層の熱膨張係数よりも小さい。
本開示の半導体構造はベース及び連通部を含み、連通部は異なる導電材料で形成される第１接続層、第２接続層及び第３接続層を含み、第２接続層及び第３接続層の熱膨張係数を全て第１接続層の熱膨張係数よりも小さくして、即ち第２接続層及び第３接続層は熱膨張による変化が小さく、これにより、連通部の周辺格子への影響を小さくして、半導体構造の性能を改善する。
本開示の種々の目的、特徴及び利点は、図面を参照しながら本開示の好ましい実施形態についての以下の詳細な説明を考慮することによって、さらに明らかにされる。図面は本開示の模式的な図示に過ぎず、必ずしも縮尺通りに描かれてはいない。図面において、同じ参照番号は全体にわたって同一又は同様の部材を指す。
本開示の特徴及び利点を具体化する例示的な実施例は、以下の説明において詳細に説明される。本開示は、本開示の範囲から逸脱することなく、異なる実施例において様々な変化を有してもよく、且つその説明及び図面は本質的に説明するためのものであり、本開示を制限するためのものではないことを理解すべきである。
本開示の様々な例示的な実施形態についての以下の説明は、図面を参照しながら行われ、図面は本開示の一部を形成し、本開示を実現可能な多くの異なる例示的な構造、システム及びステップが例示的に示されている。部材、構造、例示的な装置、システム、及びステップの他の特定の解決手段を用いてもよく、本開示の範囲から逸脱することなく、構造的及び機能的変更を行ってもよいことを理解すべきである。また、本明細書において、技術用語の「上に」、「間に」、「内に」等を用いて本開示の異なる例示的な特徴及び素子（要素）を説明することができるが、これらの技術用語、例えば図面に記載の例示的な方向は説明を容易にするために本明細書に用いられる。本明細書のいずれの開示も、本発明の範囲に含まれるためには構造の具体的な三次元の向きを必要とするものと解釈されるべきではない。
本開示の一実施例は半導体構造を提供する。図１から図５を参照すると、半導体構造は、ベース１０と、ベース１０内に位置し、第１接続層２１１、第２接続層２１２及び第３接続層２１３を含む連通部２１であって、第２接続層２１２が第１接続層２１１上に位置し、第３接続層２１３が第２接続層２１２上に位置する連通部２１と、を含み、第１接続層２１１、第２接続層２１２及び第３接続層２１３は異なる導電材料を含み、第２接続層２１２及び第３接続層２１３の熱膨張係数はいずれも第１接続層２１１の熱膨張係数よりも小さい。
本開示の一実施例の半導体構造はベース１０及び連通部２１を含み、連通部２１は異なる導電材料で形成される第１接続層２１１、第２接続層２１２及び第３接続層２１３を含み、第２接続層２１２及び第３接続層２１３の熱膨張係数を全て第１接続層２１１の熱膨張係数よりも小さくして、即ち第２接続層２１２及び第３接続層２１３の熱膨張による変化を小さくすることで、連通部２１の周辺格子への影響を小さくして、半導体構造の性能を改善する。
説明すべきは、第２接続層２１２及び第３接続層２１３の熱膨張係数はいずれも第１接続層２１１の熱膨張係数よりも小さいため、低熱膨張係数の材料を連通部２１の一部の導電材料として用いることで、能動素子領域の金属熱膨張による影響を小さくしてもよく、周辺格子ＭＯＳ素子の電気変化を小さくして、チップ設計のサイズを小さくしてもよい。熱膨張係数の小さい第２接続層２１２及び第３接続層２１３の熱変形が少ないため、大きな圧力で連通部２１の周辺格子を押圧するという問題が発生せず、ベース１０内の他の部品への影響を回避することができる。
いくつかの実施例において、連通部２１は導電部２０の一部に属し、導電部２０は第１導電層２２をさらに含み、第１導電層２２は連通部２１の上方に位置し、第３接続層２１３は第１導電層２２に接続され、第２接続層２１２及び第３接続層２１３は第１導電層２２に近いが、第２接続層２１２及び第３接続層２１３の熱膨張係数が小さいため、第１導電層２２を過度に押圧しない。
いくつかの実施例において、連通部２１はシリコン貫通ビアである。
一実施例において、第２接続層２１２の熱膨張係数は第３接続層２１３の熱膨張係数よりも小さく、即ち連通部２１における熱膨張係数が最小の導電材料は中間位置にあり、一般的に、該位置に対応するベース１０の位置に大量の部品が設置されており、熱膨張係数が最小の導電材料は熱膨張による影響が最小であるため、部品をほとんど押圧しない。
一実施例において、第２接続層２１２又は第３接続層２１３はグラフェンを含み、第１接続層２１１は銅を含む。銅は熱膨張係数が大きいが、最下層に位置するため、ベース１０内の部品に影響を与えず、第２接続層２１２又は第３接続層２１３はベース１０内の部品により近く、グラフェンの熱膨張係数が負の数であるため、グラフェンは銅の熱膨張を相殺することができ、これにより、押圧問題の発生を回避することができる。
いくつかの実施例において、第１接続層２１１は銅で形成され、第２接続層２１２はグラフェンで形成され、第３接続層２１３はタングステンで形成される。
説明すべきは、第２接続層２１２がグラフェンを含む場合、グラフェンは第１接続層２１１と第３接続層２１３との間に挟まれており、このとき、グラフェンは一定の蓄熱機能を有するため、熱膨張係数の大きい導電材料の熱を吸収し、即ち第１接続層２１１及び第３接続層２１３の熱を吸収することで、他の導電材料の熱膨張を低下させることができる。
第２接続層２１２がグラフェンを含む場合、第１接続層２１１及び第２接続層２１２で発生した熱は、グラフェンによってタイムリーに第１導電層２２に伝達され、第１導電層２２に接続される構造によって外部へ伝達されて、迅速に放熱するという効果を達成する。
一実施例において、図１及び図２に示すように、第２接続層２１２は第１接続層２１１内に位置し、即ち第２接続層２１２の周方向は第１接続層２１１によって囲まれており、高熱膨張係数を有する第１接続層２１１は、第２接続層２１２を保護するという役割を果たすことができ、第２接続層２１２の熱膨張係数が相対的に小さいため、熱で膨張して大きな押圧力を生成することもない。
いくつかの実施例において、第２接続層２１２は第１接続層２１１内に位置し、第３接続層２１３の底端は、第２接続層２１２の頂端及び第１接続層２１１の頂端と面一になる。
いくつかの実施例において、第２接続層２１２は第１接続層２１１内に位置し、第３接続層２１３は第１接続層２１１内に位置し、即ち第２接続層２１２及び第３接続層２１３の周方向はいずれも第１接続層２１１によって囲まれており、具体的には、図１及び図２に示すとおりである。
一実施例において、図１及び図２に示すように、第２接続層２１２及び第３接続層２１３は、ベース１０に垂直な方向での投影が重なり、即ち第２接続層２１２の断面積は第３接続層２１３の断面積に等しい。
選択的には、第３接続層２１３の頂端は第１接続層２１１の頂端と面一になり、このとき、第１接続層２１１には１つの凹溝が形成され、第２接続層２１２及び第３接続層２１３はこの凹溝内に位置し、第１接続層２１１の頂端及び第３接続層２１３の頂端は第１導電層２２に接続され、具体的には、図１及び図２に示すとおりである。本実施例において、第１接続層２１１、第２接続層２１２及び第３接続層２１３は異なる導電材料を含み、第２接続層２１２の熱膨張係数は第３接続層２１３の熱膨張係数よりも小さく、第３接続層２１３の熱膨張係数は第１接続層２１１の熱膨張係数よりも小さく、第１接続層２１１は銅で形成され、第２接続層２１２はグラフェンで形成され、第３接続層２１３はタングステンで形成される。
一実施例において、図３及び図４に示すように、第１接続層２１１、第２接続層２１２及び第３接続層２１３は、ベース１０に垂直な方向での投影が重なり、即ち第１接続層２１１、第２接続層２１２及び第３接続層２１３はベース１０の高さ方向に沿って順次積層され、第１接続層２１１、第２接続層２１２及び第３接続層２１３の断面積はいずれも等しく、このとき、第３接続層２１３のみは第１導電層２２に直接接続される。本実施例において、第１接続層２１１、第２接続層２１２及び第３接続層２１３は異なる導電材料を含み、第２接続層２１２の熱膨張係数は第３接続層２１３の熱膨張係数よりも小さく、第３接続層２１３の熱膨張係数は第１接続層２１１の熱膨張係数よりも小さく、第１接続層２１１は銅で形成され、第２接続層２１２はグラフェンで形成され、第３接続層２１３はタングステンで形成される。
いくつかの実施例において、図５に示すように、第２接続層２１２は第１接続層２１１内に位置し、第１接続層２１１及び第３接続層２１３は、ベース１０に垂直な方向での投影が重なり、即ち第３接続層２１３の底端は第２接続層２１２の頂端及び第１接続層２１１の頂端に接続される。
一実施例において、図１、図３及び図５に示すように、ベース１０は、シリコン基板１１であって、第２接続層２１２の底端がシリコン基板１１の上面よりも低いシリコン基板１１と、絶縁層１２であって、絶縁層１２がシリコン基板１１の上面を覆い、連通部２１の外面を覆い、第１導電層２２が絶縁層１２内に位置する絶縁層１２と、を含む。
具体的には、ベース１０はシリコン基板１１及び絶縁層１２を含み、連通部２１の一部はシリコン基板１１内に位置し、第２接続層２１２の底端はシリコン基板１１の上面よりも低く、第２接続層２１２の熱膨張係数が第１接続層２１１の熱膨張係数よりも小さいため、第２接続層２１２は熱で過度に膨張せず、したがって、その上面に近いシリコン基板１１の部分への影響を回避することができる。
一実施例において、シリコン基板１１内に機能層１１１が形成されており、第２接続層２１２の底端は機能層１１１の下面よりも低く、即ち第２接続層２１２と第３接続層２１３の全体の高さの和はシリコン基板１１内の機能層１１１の高さ以上であり、これにより、機能層１１１への熱膨張による押圧を回避する。ここで、第２接続層２１２の高さは機能層１１１の高さより大きくてもよい。
説明すべきは、機能層１１１内に多種の部品を有してもよく、部品の種類については、ここでは限定せず、実際の必要に応じて選択してもよく、ここで強調することとして、第２接続層２１２全体が熱で膨張した後に機能層１１１を押圧せず、機能層１１１を保護するという役割を果たすことができる。
一実施例において、第２接続層２１２の頂端はシリコン基板１１の上面よりも高く、即ち第２接続層２１２の高さは機能層１１１の高さより高くてもよく、これにより、シリコン基板１１の絶縁層１２に近い部分を保護し、機能層１１１への押圧を回避する。
いくつかの実施例において、第１接続層２１１、第２接続層２１２及び第３接続層２１３は円柱構造であってもよい。
いくつかの実施例において、第２接続層２１２は直径が２００ｎｍ～１０μｍであってもよく、深さが１μｍ～２０μｍであってもよい。第２接続層２１２はシリコン基板１１に入り込む深さが１μｍ以上である。
具体的には、シリコン基板１１はシリコン含有材料で形成されてもよい。シリコン基板１１は、例えばシリコン、単結晶シリコン、アモルファスシリコン、シリコンゲルマニウム、単結晶シリコンゲルマニウム、炭化シリコン、サファイアのうちの少なくとも１つを含む任意の適切な材料で形成されてもよい。
絶縁層１２は、二酸化ケイ素（ＳｉＯ２）、オキシ炭化ケイ素（ＳｉＯＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）等の関連する集積回路絶縁材料を含んでもよい。
一実施例において、図１、図３及び図５に示すように、半導体構造は第２導電層３０をさらに含み、第２導電層３０はベース１０内に位置し、第２導電層３０は第１導電層２２から離間しており、第１導電層２２の上方に位置し、第１導電層２２は接続柱３１を介して第２導電層３０に接続され、接続柱３１は導電構造である。
本開示の一実施例は半導体構造をさらに提供する。前記半導体構造は、ベース１０と、ベース１０内に位置し、第１接続層２１１、第２接続層２１２及び第３接続層２１３を含む連通部２１であって、第２接続層２１２が第１接続層２１１上に位置し、第３接続層２１３が第２接続層２１２上に位置する連通部２１と、を含み、第２接続層２１２及び第３接続層２１３はいずれもグラフェンを含み、第２接続層２１２及び第３接続層２１３の熱膨張係数はいずれも第１接続層２１１の熱膨張係数よりも小さい。
上記実施例に対して、本実施例における半導体構造は第１接続層２１１及びその上方に位置するグラフェンを含み、グラフェンを設置することで、連通部２１の周辺格子への影響を効果的に回避することができ、グラフェンによって熱をタイムリーに外部へ伝達することができる。これにより、半導体構造の性能を改善する。
説明すべきは、他の関連する構造については、上記実施例を参照してもよく、ここで説明を省略する。
本開示の一実施例は半導体構造の作製方法をさらに提供する。図６を参照すると、半導体構造の作製方法は以下を含む。
Ｓ１０１では、基体１３を提供する。
Ｓ１０３では、基体１３に連通部２１を形成し、連通部２１は第１接続層２１１、第２接続層２１２及び第３接続層２１３を含み、第２接続層２１２は第１接続層２１１上に形成され、第３接続層２１３は第２接続層２１２上に形成される。
第１接続層２１１、第２接続層２１２及び第３接続層２１３は異なる導電材料を含み、第２接続層２１２及び第３接続層２１３の熱膨張係数はいずれも第１接続層２１１の熱膨張係数よりも小さい。
本開示の一実施例の半導体構造の作製方法は、基体１３に連通部２１が形成されており、連通部２１は異なる導電材料で形成される第１接続層２１１、第２接続層２１２及び第３接続層２１３を含み、第２接続層２１２及び第３接続層２１３の熱膨張係数を全て第１接続層２１１の熱膨張係数よりも小さくして、第３接続層２１３が第１導電層２２に接続され、即ち第２接続層２１２及び第３接続層２１３の熱膨張による変化を小さくすることで、連通部２１の周辺格子への影響を小さくして、半導体構造の性能を改善する。
一実施例において、第２接続層２１２又は第３接続層２１３はグラフェンを含み、第１接続層２１１は銅を含む。銅は熱膨張係数が大きいが、最下層に位置するため、ベース１０内の部品に影響を与えず、第２接続層２１２又は第３接続層２１３はベース１０内の部品により近く、グラフェンの熱膨張係数が負の数であるため、グラフェンは銅の熱膨張を相殺することができ、これにより、押圧問題の発生を回避することができる。
一実施例において、第１接続層２１１に開口１４が形成され、第２接続層２１２及び第３接続層２１３は順次、開口１４内に形成され、即ち図１及び図２に示す構造が形成される。
具体的には、図７に示すように、基体１３はシリコン基板１１及び第１絶縁層１５を含み、シリコン基板１１及び第１絶縁層１５に開孔１６が形成され、開孔１６は第１絶縁層１５を貫通するが、必ずしもシリコン基板１１を貫通しなくてもよく、ここでは限定しない。
図７をもとに、第１絶縁層１５を第２絶縁層１７で覆い、第２絶縁層１７は開孔１６の壁面を覆い、図８に示すとおりである。
図８をもとに、第２絶縁層１７を第３絶縁層１８で覆い、第３絶縁層１８は第２絶縁層１７の上面及び側面を覆い、図９に示すとおりである。
図９をもとに、第３絶縁層１８を第１初期接続層１９で覆い、第１初期接続層１９は開孔１６の一部を充填し、第１初期接続層１９の上方に開口１４が形成され、図１０に示すとおりである。
図１０をもとに、第１初期接続層１９を第２初期接続層３２で覆い、第２初期接続層３２は開口１４を充填し、図１１に示すとおりである。
図１１をもとに、第１初期接続層１９の上面を覆い、開口１４の外側にある第２初期接続層３２を除去し、開口１４の一部を露出させて、第２接続層２１２を形成し、図１２に示すとおりである。
図１２をもとに、第１初期接続層１９を第３初期接続層３３で覆い、第３初期接続層３３は開口１４を充填し、図１３に示すとおりである。
図１３をもとに、第１初期接続層１９の上面を覆い、開口１４の外側にある第３初期接続層３３、及び第３絶縁層１８上にある第１初期接続層１９の一部を除去して、第１接続層２１１及び第３接続層２１３を形成し、図１４に示すとおりであり、即ち最終的に図１に示す半導体構造を形成してもよい。
一実施例において、第１接続層２１１、第２接続層２１２及び第３接続層２１３は順次、基体１３内に形成され、第１接続層２１１、第２接続層２１２及び第３接続層２１３は、基体１３に垂直な方向での投影が重なり、即ち図３及び図４に示す構造が形成される。
具体的には、図１０をもとに、第１初期接続層１９の一部を除去し、即ち開孔１６の上方を露出させて、第１接続層２１１を形成し、図１５に示すとおりである。
図１５をもとに、第３絶縁層１８を第２初期接続層３２で覆い、第２初期接続層３２は開孔１６を充填し、図１６に示すとおりである。
図１６をもとに、第２初期接続層３２の一部を除去し、即ち開孔１６の上方を露出させて、第２接続層２１２を形成し、図１７に示すとおりである。
図１７をもとに、第３絶縁層１８を第３初期接続層３３で覆い、第３初期接続層３３は開孔１６を充填し、図１８に示すとおりである。
図１８をもとに、第３初期接続層３３の一部を除去し、即ち第３初期接続層３３の上面が第３絶縁層１８の上面と面一になるようにして、第３接続層２１３を形成し、図１９に示すとおりであり、即ち最終的に図３に示す半導体構造を形成してもよい。
説明すべきは、第１絶縁層１５、第２絶縁層１７及び第３絶縁層１８が二酸化ケイ素（ＳｉＯ２）、オキシ炭化ケイ素（ＳｉＯＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）等の関連する集積回路絶縁材料を含んでもよい。
説明すべきは、第１絶縁層１５、第２絶縁層１７、第３絶縁層１８、第２初期接続層３２および第３初期接続層３３の形成プロセスは、物理蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤと略称）プロセス、化学蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤと略称）プロセス、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤと略称）プロセス、原位置水蒸気生成（Ｉｎ－Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ：ＩＳＳＧと略称）プロセス及び誘電層スピン塗布（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ：ＳＯＤと略称）プロセス等から選択されてもよく、ここでは限定しない。
開口１４及び開孔１６の形成プロセスはフォトリソグラフィ及びエッチング等を含む。各コーティングが形成された後に、研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰと略称）プロセスと組み合わせて処理して、コーティングの平坦性を確保してもよい。第１初期接続層１９の形成は、めっき又はスパッタリング等のプロセスを採用してもよく、ここでは限定しない。
一実施例において、半導体構造は上述した半導体構造の作製方法によって形成されてもよい。半導体構造の作製方法は、第２導電層３０等を形成するステップをさらに含んでもよく、ここでは限定しない。シリコン基板１１及び上述した各絶縁層はいずれもベース１０の一部であり、即ち基体１３はベース１０の一部に属する。第１絶縁層１５、第２絶縁層１７及び第３絶縁層１８はいずれも絶縁層１２の一部に属する。
本開示の他の実施形態は、本明細書の考察と本明細書での発明の実施により、当業者には自明であろう。本開示は本発明のあらゆる変形、用途又は適応的な変化を包含することを意図し、これらの変形、用途又は適応的な変化は、本開示の一般原理に従い本開示に掲示されていない当技術分野での技術常識又は慣用されている技術手段を含む。明細書及び例示的な実施形態は単に例示的なものとみなされ、本開示の真の範囲及び趣旨は請求項によって示される。
本開示は以上で説明され且つ図面に示された精確な構造に限定されるものでなく、その範囲を逸脱しない限り様々な修正や変更を加えることができるのを理解すべきである。本開示の範囲は添付される請求項のみによって規定される。
１０：ベース
１１：シリコン基板
１１１：機能層
１２：絶縁層
１３：基体
１４：開口
１５：第１絶縁層
１６：開孔
１７：第２絶縁層
１８：第３絶縁層
１９：第１初期接続層
２０：導電部
２１：連通部
２１１：第１接続層
２１２：第２接続層
２１３：第３接続層
２２：第１導電層
３０：第２導電層
３１：接続柱
３２：第２初期接続層
３３：第３初期接続層
１１：シリコン基板
１１１：機能層
１２：絶縁層
１３：基体
１４：開口
１５：第１絶縁層
１６：開孔
１７：第２絶縁層
１８：第３絶縁層
１９：第１初期接続層
２０：導電部
２１：連通部
２１１：第１接続層
２１２：第２接続層
２１３：第３接続層
２２：第１導電層
３０：第２導電層
３１：接続柱
３２：第２初期接続層
３３：第３初期接続層
Claims (14)
- 半導体構造であって、
ベースと、
前記ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、前記第２接続層は前記第１接続層上に位置し、前記第３接続層は前記第２接続層上に位置する連通部と、を含み、
前記第１接続層、前記第２接続層及び前記第３接続層は異なる導電材料を含み、前記第２接続層及び前記第３接続層の熱膨張係数はいずれも前記第１接続層の熱膨張係数よりも小さく、前記第２接続層の熱膨張係数は前記第３接続層の熱膨張係数よりも小さい、半導体構造。 - 前記第２接続層又は前記第３接続層はグラフェンを含み、前記第１接続層は銅を含み、又は、
前記第２接続層は前記第１接続層内に位置し、前記第３接続層は前記第１接続層内に位置する
請求項１に記載の半導体構造。 - 前記第２接続層及び前記第３接続層は、前記ベースに垂直な方向での投影が重なり、
前記第３接続層の頂端は前記第１接続層の頂端と面一になる
請求項２に記載の半導体構造。 - 前記第１接続層及び前記第３接続層は、前記ベースに垂直な方向での投影が重なる
請求項２に記載の半導体構造。 - 前記第３接続層の底端は、前記第２接続層の頂端及び前記第１接続層の頂端と面一になる
請求項２に記載の半導体構造。 - 前記第１接続層、前記第２接続層及び前記第３接続層は、前記ベースに垂直な方向での投影が重なる
請求項１に記載の半導体構造。 - 前記ベースは、
シリコン基板であって、前記第２接続層の底端は前記シリコン基板の上面よりも低いシリコン基板と、
前記シリコン基板の上面を覆い、前記連通部の外面を覆う絶縁層と、を含む
請求項１に記載の半導体構造。 - 前記シリコン基板内に機能層が形成されており、前記第２接続層の底端は前記機能層の下面よりも低く、又は、
前記第２接続層の頂端は前記シリコン基板の上面よりも高く、又は、
前記第２接続層は前記シリコン基板に入り込む深さが１μｍ以上である
請求項７に記載の半導体構造。 - 前記連通部はシリコン貫通ビアであり、又は、
前記第２接続層の直径は２００ｎｍ～１０μｍであり、前記第２接続層の深さは１μｍ～２０μｍである
請求項１に記載の半導体構造。 - 半導体構造であって、
ベースと、
ベース内に位置し、第１接続層、第２接続層及び第３接続層を含む連通部であって、前記第２接続層は前記第１接続層上に位置し、前記第３接続層は前記第２接続層上に位置する連通部と、を含み、
前記第２接続層及び前記第３接続層はいずれもグラフェンを含み、前記第２接続層及び前記第３接続層の熱膨張係数はいずれも前記第１接続層の熱膨張係数よりも小さく、前記第２接続層の熱膨張係数は前記第３接続層の熱膨張係数よりも小さい、半導体構造。 - 半導体構造の作製方法であって、
基体を提供するステップと、
前記基体に連通部を形成するステップであって、前記連通部は第１接続層、第２接続層及び第３接続層を含み、前記第２接続層は前記第１接続層上に形成され、前記第３接続層は前記第２接続層上に形成されるステップと、を含み、
前記第１接続層、前記第２接続層及び前記第３接続層は異なる導電材料を含み、前記第２接続層及び前記第３接続層の熱膨張係数はいずれも前記第１接続層の熱膨張係数よりも小さく、前記第２接続層の熱膨張係数は前記第３接続層の熱膨張係数よりも小さい、半導体構造の作製方法。 - 前記第２接続層又は前記第３接続層はグラフェンを含み、前記第１接続層は銅を含む
請求項１１に記載の半導体構造の作製方法。 - 前記第１接続層には開口が形成されており、前記第２接続層及び前記第３接続層は順次、前記開口内に形成される
請求項１１又は１２に記載の半導体構造の作製方法。 - 前記第１接続層、前記第２接続層及び前記第３接続層は順次、前記基体内に形成され、
前記第１接続層、前記第２接続層及び前記第３接続層は、前記基体に垂直な方向での投影が重なる
請求項１１又は１２に記載の半導体構造の作製方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110265111.5 | 2021-03-10 | ||
| CN202110265111.5A CN115084000A (zh) | 2021-03-10 | 2021-03-10 | 半导体结构及半导体结构的制作方法 |
| PCT/CN2021/112594 WO2022188358A1 (zh) | 2021-03-10 | 2021-08-13 | 半导体结构及半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023521264A JP2023521264A (ja) | 2023-05-24 |
| JP7387003B2 true JP7387003B2 (ja) | 2023-11-27 |
Family
ID=83194019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022538973A Active JP7387003B2 (ja) | 2021-03-10 | 2021-08-13 | 半導体構造及び半導体構造の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220293493A1 (ja) |
| EP (1) | EP4086945A4 (ja) |
| JP (1) | JP7387003B2 (ja) |
| KR (1) | KR20220127812A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135482A (ja) | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 貫通孔配線構造およびその形成方法 |
| JP2009111061A (ja) | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2013247139A (ja) | 2012-05-23 | 2013-12-09 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| JP2015005659A (ja) | 2013-06-21 | 2015-01-08 | 独立行政法人産業技術総合研究所 | 導電構造及びその製造方法、電子装置及びその製造方法 |
| US20150115462A1 (en) | 2013-10-31 | 2015-04-30 | Nanya Technology Corporation | Integrated circuit device |
| JP2019503580A (ja) | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
| JP2020109452A (ja) | 2019-01-07 | 2020-07-16 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201145493A (en) * | 2010-06-01 | 2011-12-16 | Chipmos Technologies Inc | Silicon wafer structure and multi-chip stack structure |
| US20140145332A1 (en) * | 2012-11-26 | 2014-05-29 | Globalfoundries Inc. | Methods of forming graphene liners and/or cap layers on copper-based conductive structures |
| US9466569B2 (en) * | 2014-11-12 | 2016-10-11 | Freescale Semiconductor, Inc. | Though-substrate vias (TSVs) and method therefor |
-
2021
- 2021-08-13 EP EP21865335.0A patent/EP4086945A4/en active Pending
- 2021-08-13 KR KR1020227021434A patent/KR20220127812A/ko not_active Application Discontinuation
- 2021-08-13 JP JP2022538973A patent/JP7387003B2/ja active Active
-
2022
- 2022-01-24 US US17/648,722 patent/US20220293493A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135482A (ja) | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 貫通孔配線構造およびその形成方法 |
| JP2009111061A (ja) | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2013247139A (ja) | 2012-05-23 | 2013-12-09 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| JP2015005659A (ja) | 2013-06-21 | 2015-01-08 | 独立行政法人産業技術総合研究所 | 導電構造及びその製造方法、電子装置及びその製造方法 |
| US20150115462A1 (en) | 2013-10-31 | 2015-04-30 | Nanya Technology Corporation | Integrated circuit device |
| JP2019503580A (ja) | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
| JP2020109452A (ja) | 2019-01-07 | 2020-07-16 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4086945A4 (en) | 2023-04-05 |
| KR20220127812A (ko) | 2022-09-20 |
| US20220293493A1 (en) | 2022-09-15 |
| JP2023521264A (ja) | 2023-05-24 |
| EP4086945A1 (en) | 2022-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772123B2 (en) | Through substrate via semiconductor components | |
| US8492818B2 (en) | High capacitance trench capacitor | |
| US8754530B2 (en) | Self-aligned borderless contacts for high density electronic and memory device integration | |
| US7521357B2 (en) | Methods of forming metal wiring in semiconductor devices using etch stop layers | |
| TW586162B (en) | Semiconductor chip mounting wafer | |
| US20120129338A1 (en) | Method for manufacturing semiconductor device | |
| US20120032339A1 (en) | Integrated circuit structure with through via for heat evacuating | |
| US11271000B2 (en) | Method for fabricating semiconductor device | |
| JP7387003B2 (ja) | 半導体構造及び半導体構造の作製方法 | |
| WO2022188346A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| JP7462064B2 (ja) | 半導体構造及び半導体構造の製造方法 | |
| US11538811B2 (en) | Dynamic random access memory and method of manufacturing the same | |
| WO2022188358A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| WO2011148444A1 (ja) | 半導体装置及びその製造方法 | |
| US8563432B2 (en) | Method for forming through silicon via structure | |
| EP4084053B1 (en) | Semiconductor structure and its method for manufacturing | |
| RU2808203C1 (ru) | Полупроводниковая структура и способ ее изготовления | |
| JP2014138178A (ja) | 電子デバイス及びその製造方法、並びに基板構造及びその製造方法 | |
| US7507623B2 (en) | Fabricating method of semiconductor device | |
| TWI805336B (zh) | 半導體結構及其形成方法 | |
| TWI841428B (zh) | 半導體元件及其製造方法 | |
| JP6241201B2 (ja) | 電子デバイス及びその製造方法 | |
| US11721610B2 (en) | Method for manufacturing semiconductor structure same | |
| CN216958033U (zh) | 半导体存储装置 | |
| WO2022252444A1 (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7387003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |