JP7386805B2 - 磁気抵抗素子及び半導体装置 - Google Patents

磁気抵抗素子及び半導体装置 Download PDF

Info

Publication number
JP7386805B2
JP7386805B2 JP2020556000A JP2020556000A JP7386805B2 JP 7386805 B2 JP7386805 B2 JP 7386805B2 JP 2020556000 A JP2020556000 A JP 2020556000A JP 2020556000 A JP2020556000 A JP 2020556000A JP 7386805 B2 JP7386805 B2 JP 7386805B2
Authority
JP
Japan
Prior art keywords
layer
magnetoresistive element
sidewall
laminated structure
magnetoresistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020556000A
Other languages
English (en)
Other versions
JPWO2020095785A1 (ja
Inventor
克巳 末光
誠 植木
正成 盛一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020095785A1 publication Critical patent/JPWO2020095785A1/ja
Application granted granted Critical
Publication of JP7386805B2 publication Critical patent/JP7386805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Description

本開示は、磁気抵抗素子、及び、係る磁気抵抗素子を備えた半導体装置に関する。
ＭＲＡＭ（Magnetic Random Access Memory）は、磁性体の磁化方向に基づきデータ記憶を行うので、高速、且つ、ほぼ無限（１０15回以上）の書換えが可能であり、既に産業オートメーションや航空機等の分野で使用されている。そして、ＭＲＡＭは、その高速動作と高い信頼性から、今後、コードストレージやワーキングメモリへの展開が期待されているが、現実には、低消費電力化、大容量化に課題を有している。これは、ＭＲＡＭの記録原理、即ち、配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な課題である。この問題を解決するための１つの方法として、電流磁界によらない記録方式、即ち、磁化反転方式が検討されており、中でも、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子（ＳＴＴ－ＭＲＡＭ，Spin Transfer Torque based Magnetic Random Access Memory）から成る磁気抵抗素子が注目されている（例えば、特開２０１３－００８８６８号公報参照）。
スピン注入による磁化反転とは、磁性体を通過してスピン偏極した電子が、他の磁性体に注入されることにより、他の磁性体において磁化反転が生じる現象である。スピン注入型磁気抵抗効果素子から成る磁気抵抗素子にあっては、スピン注入による磁化反転を利用することにより、外部磁界に基づき磁化反転を行うＭＲＡＭと比較して、素子の微細化が進んでも書込み電流が増大しないという利点、書込み電流値が素子体積に比例して減少するためスケーリングが可能であるという利点、セル面積を縮小できるといった利点を有するし、ＭＲＡＭで必要とされる記録用電流磁界発生用のワード線が不要であるため、デバイス構造、セル構造が単純になるという利点もある。スピン注入型磁気抵抗効果素子から成る磁気抵抗素子は、例えば、磁化固定層、中間層及び記憶層から成る積層構造体を有している。
特開２０１３－００８８６８号公報 特開２００７－０２７５３７号公報
ところで、このようなスピン注入型磁気抵抗効果素子から成る磁気抵抗素子の製造工程においては、製造途中の磁気抵抗素子の積層構造体が、層間絶縁層等において発生した水素と屡々接する。その結果、磁気抵抗素子の積層構造体を構成する各種の層が還元され、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題が発生する。可変抵抗体の還元反応を促進する還元種及び酸化反応を促進する酸化種の透過をブロックする作用を有する材料から構成された反応阻止膜を少なくとも１層有する半導体記憶装置が、特開２００７－０２７５３７号公報から周知である。ところで、通常、半導体装置は、半導体記憶装置だけでなく周辺回路部を備えている。周辺回路部の特性向上のためには反応阻止膜を周辺回路部に設けることは好ましくないが、特開２００７－０２７５３７号公報においては、この点に何ら言及されていない。
従って、本開示の目的は、安定した特性を有する磁気抵抗素子を提供することにあり、また、一層の特性向上を図り得る半導体装置を提供することにある。
上記の目的を達成するための本開示の第１の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体の側壁には、第１サイドウォールが形成されており、
第１サイドウォール上には、第２サイドウォールが形成されており、
第１サイドウォールは、水素の侵入を阻止する絶縁材料から成り、
第２サイドウォールは、水素吸蔵材料から成る。
上記の目的を達成するための本開示の第２の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、更に、その上又は上方には、上部・水素吸蔵層を有する。
上記の目的を達成するための本開示の第３の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有する。
上記の目的を達成するための本開示の第４の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、絶縁材料から成る水素侵入防止層によって囲まれている。
上記の目的を達成するための本開示の第５の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、上層絶縁層で覆われており、
積層構造体の外側に位置する上層絶縁層の領域内には、水素吸蔵材料から成る上層層間膜が形成されている。
上記の目的を達成するための本開示の第６の態様に係る磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、絶縁層上に形成されており、
積層構造体の外側に位置する絶縁層の領域内には、水素吸蔵材料から成る下層層間膜が形成されている。
上記の目的を達成するための本開示の第１の態様に係る半導体装置は、磁気抵抗素子から構成された磁気抵抗素子アレイ部、及び、周辺回路部を備えており、
磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
磁気抵抗素子アレイ部及び周辺回路部は、上層絶縁層で覆われており、
磁気抵抗素子アレイ部における上層絶縁層内には、水素吸蔵材料から成る上層層間膜が形成されており、
上層層間膜は、周辺回路部には形成されていない。
上記の目的を達成するための本開示の第２の態様に係る半導体装置は、磁気抵抗素子から構成された磁気抵抗素子アレイ部、及び、周辺回路部を備えており、
磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、磁気抵抗素子に共有された、絶縁材料から成る水素侵入防止層によって囲まれている。
図１は、実施例１の磁気抵抗素子の模式的な一部断面図である。 図２は、実施例１の磁気抵抗素子の等価回路図である。 図３Ａ及び図３Ｂは、スピン注入磁化反転を適用したスピン注入型磁気抵抗効果素子の概念図である。 図４Ａ及び図４Ｂは、スピン注入磁化反転を適用したスピン注入型磁気抵抗効果素子の概念図である。 図５は、実施例１の磁気抵抗素子の変形例の模式的な一部断面図である。 図６Ａ、図６Ｂ及び図６Ｃは、実施例１の磁気抵抗素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図７Ａ、図７Ｂ及び図７Ｃは、図６Ｃに引き続き、実施例１の磁気抵抗素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図８は、実施例２の磁気抵抗素子の模式的な一部断面図である。 図９は、実施例２の磁気抵抗素子の変形例の模式的な一部断面図である。 図１０は、実施例３の磁気抵抗素子の模式的な一部断面図である。 図１１は、実施例３の磁気抵抗素子の変形例－１の模式的な一部断面図である。 図１２は、実施例３の磁気抵抗素子とその変形例－１とを組み合わせた磁気抵抗素子の模式的な一部断面図である。 図１３は、実施例４の磁気抵抗素子の模式的な一部断面図である。 図１４は、実施例４の磁気抵抗素子の変形例－１の模式的な一部断面図である。 図１５は、実施例４の磁気抵抗素子の変形例－２の模式的な一部断面図である。 図１６は、実施例４の磁気抵抗素子の変形例－３の模式的な一部断面図である。 図１７は、実施例４の磁気抵抗素子の変形例－４の模式的な一部断面図である。 図１８は、実施例４の磁気抵抗素子の変形例－５の模式的な一部断面図である。 図１９は、実施例４の磁気抵抗素子の変形例－６の模式的な一部断面図である。 図２０は、実施例４の磁気抵抗素子の変形例－７の模式的な一部断面図である。 図２１は、実施例５の磁気抵抗素子の模式的な一部断面図である。 図２２Ａ及び図２２Ｂは、実施例６の半導体装置の平面概念図及び断面概念図であり、図２２Ｃは、実施例６の半導体装置の変形例の断面概念図である。 図２３Ａ、図２３Ｂ及び図２３Ｃは、実施例６の半導体装置の変形例及び実施例７の半導体装置の断面概念図である。 図２４Ａ及び図２４Ｂは、それぞれ、実施例８の複合型磁気ヘッドの一部を切り欠いて示した模式的な斜視図、及び、実施例８の複合型磁気ヘッドの模式的断面図である。 図２５は、本開示の磁気抵抗素子の概念図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様～第４の態様に係る磁気抵抗素子、本開示の第１の態様～第２の態様に係る半導体装置、全般に関する説明
２．実施例１（本開示の第１の態様に係る磁気抵抗素子）
３．実施例２（実施例１の変形）
４．実施例３（本開示の第２の態様～第３の態様に係る磁気抵抗素子）
５．実施例４（実施例１～実施例３の変形）
６．実施例５（本開示の第４の態様に係る磁気抵抗素子）
７．実施例６（本開示の第１の態様に係る半導体装置）
８．実施例７（本開示の第２の態様に係る半導体装置）
９．実施例８（実施例１～実施例５の磁気抵抗素子の応用例）
１０．その他
〈本開示の第１の態様～第４の態様に係る磁気抵抗素子、本開示の第１の態様～第２の態様に係る半導体装置、全般に関する説明〉
本開示の第１の態様に係る磁気抵抗素子において、第２サイドウォールはチタン（Ｔｉ）から成る形態とすることができる。そして、この場合、第２サイドウォールの厚さは、２×１０-8ｍ以上、好ましくは、３×１０-8ｍ以上である形態とすることができる。第２サイドウォールの厚さの上限として、１×１０-7ｍを挙げることができ、第２サイドウォールの厚さは、３×１０-8ｍ以上、６×１０-8ｍ以下であることが一層好ましい。尚、第２サイドウォールの厚さは、第２サイドウォールの底部における厚さとする。
上記の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、第１サイドウォールは、ＳｉＮ又はＡｌＯXから成る形態とすることができる。そして、この場合、第１サイドウォールの厚さは１×１０-8ｍ以上である形態とすることができる。第１サイドウォールの厚さの上限として、５×１０-8ｍを挙げることができる。尚、第１サイドウォールの厚さは、第１サイドウォールの底部における厚さとする。
第１サイドウォールの傾斜角度は、限定するものではないが、４５度乃至６０度であることが、第１サイドウォール上に形成される第２サイドウォールの膜質の均一性を確保するといった観点から望ましい。
更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、第２サイドウォール上には、水素の侵入を阻止する絶縁材料から成る第３サイドウォールが形成されている形態とすることができる。そして、この場合、第３サイドウォールは、ＳｉＮ又はＡｌＯXから成る形態とすることができる。
ここで、第１サイドウォール及び第３サイドウォールをＳｉＮから構成する場合、第１サイドウォールを構成するＳｉＮの膜質よりも、第３サイドウォールを構成するＳｉＮの膜質の方が優れていることが好ましい。ここで、ＳｉＮの膜質が優れているか否かは、ＳｉＮの水素含有率によって評価することができ、水素含有率が低い方がＳｉＮの膜質が優れていると云える。具体的には、赤外線分光分析を行い、Ｓｉ－Ｎのスペクトルピークに対するＳｉ－Ｈのスペクトルピークの割合を求め、第３サイドウォールを構成するＳｉＮのスペクトルピークの割合Ｐ3が、第１サイドウォールを構成するＳｉＮのスペクトルピークの割合Ｐ1よりも低ければ、第３サイドウォールを構成するＳｉＮの膜質の方が優れていると云える。Ｐ3の値として、例えば、０．０４以下を例示することができる。Ｐ1の値は、０．０４以下であってもよいし、０．０４を超える値であってもよい。
場合によっては、第２サイドウォールの形成を省略し、第１サイドウォールの上に第３サイドウォールを形成してもよい。この場合にも、上述したと同様に、第１サイドウォールを構成するＳｉＮの膜質よりも、第３サイドウォールを構成するＳｉＮの膜質の方が優れていることが好ましい。
更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、
積層構造体は、更に、その上又は上方に上部・水素吸蔵層を有し、
第１サイドウォールは、上部・水素吸蔵層の側壁を覆っている形態とすることができる。
更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、
積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有し、
第１サイドウォールは、下部・水素吸蔵層の側壁を覆っている形態とすることができる。そして、この場合、
下部・水素吸蔵層は基部上に形成されており、
第１サイドウォールは、基部の側壁を覆っている形態とすることもできる。即ち、このような構造にあっては、下部・水素吸蔵層の底面は、第１サイドウォールの底面よりも上方に位置する。
更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、
上層絶縁層で覆われており、
上層絶縁層内には、水素吸蔵材料から成る上層層間膜が形成されている形態とすることができる。
更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、
積層構造体は、層間絶縁層上に形成されており、
層間絶縁層内には、水素吸蔵材料から成る下層層間膜が形成されている形態とすることができる。
上層層間膜あるいは下層層間膜の厚さは、１×１０-8ｍ以上、好ましくは、２×１０-8ｍ以上である形態とすることができ、これによって、所望の体積を有する上層層間膜あるいは下層層間膜を得ることができる。
上部・水素吸蔵層を構成する材料として、チタン（Ｔｉ）を挙げることができる。本開示の第２の態様に係る磁気抵抗素子においても同様である。また、下部・水素吸蔵層を構成する材料として、チタン（Ｔｉ）を挙げることができる。本開示の第３の態様に係る磁気抵抗素子においても同様である。上層層間膜や下層層間膜を構成する材料として、チタン（Ｔｉ）を挙げることができる。また、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る磁気抵抗素子において、積層構造体は基部上に形成されており、第１サイドウォールは、基部の側壁を覆っている形態とすることもできる。即ち、このような構造にあっては、積層構造体の底面は、第１サイドウォールの底面よりも上方に位置する。
本開示の第２の態様に係る磁気抵抗素子において、積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有する形態とすることができる。
本開示の第４の態様に係る磁気抵抗素子において、あるいは又、本開示の第２の態様に係る半導体装置において、水素侵入防止層は、ＳｉＮ又はＡｌＯXから成る形態とすることができる。水素侵入防止層をＳｉＮから構成する場合、水素侵入防止層は、前述した第３サイドウォールを構成するＳｉＮの膜質を有することが好ましい。場合によっては、本開示の第４の態様に係る磁気抵抗素子における水素侵入防止層を、本開示の第１の態様～第３の態様に係る磁気抵抗素子に適用することもできる。また、本開示の第２の態様に係る半導体装置において、磁気抵抗素子アレイ部には水素侵入防止層が形成され、周辺回路部には水素侵入防止層が形成されていない形態とすることができる。
本開示の第１の態様に係る半導体装置において、磁気抵抗素子アレイ部は、水素吸蔵材料（具体的には、例えば、チタン）から成る層によって囲まれている形態とすることができる。
更には、以上に説明した好ましい形態を含む本開示の第１の態様～第４の態様に係る磁気抵抗素子において、あるいは又、以上に説明した好ましい形態を含む本開示の第１の態様～第２の態様に係る半導体装置を構成する磁気抵抗素子（以下、これらの磁気抵抗素子を総称して、『本開示の磁気抵抗素子等』と呼ぶ）において、磁化固定層及び記憶層を構成する金属原子には、コバルト（Ｃｏ）原子、又は、鉄（Ｆｅ）原子、又は、コバルト原子及び鉄原子（Ｃｏ－Ｆｅ）が含まれる形態とすることができる。云い換えれば、磁化固定層及び記憶層を構成する金属原子には、少なくともコバルト（Ｃｏ）原子又は鉄（Ｆｅ）原子が含まれる形態とすることができる。即ち、磁化固定層及び記憶層は、少なくともコバルト（Ｃｏ）又は鉄（Ｆｅ）から成る金属材料（合金、化合物）から構成されている形態とすることができる。
あるいは又、本開示の磁気抵抗素子等において、記憶層は、コバルト、鉄及びニッケルから成る群から選択された少なくとも１種類の金属材料（合金、化合物）、好ましくは、記憶層は、コバルト、鉄及びニッケルから成る金属材料（合金、化合物）から構成されており、あるいは又、コバルト、鉄、ニッケル及びホウ素から成る金属材料（合金、化合物）から構成されている形態とすることができる。あるいは又、記憶層を構成する材料として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）といった強磁性材料の合金（例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｃｏ－Ｆｅ－Ｎｉ、Ｆｅ－Ｐｔ、Ｎｉ－Ｆｅ、Ｆｅ－Ｂ、Ｃｏ－Ｂ等）、あるいは、これらの合金にガドリニウム（Ｇｄ）が添加された合金を例示することができる。更には、垂直磁化型において、垂直磁気異方性を一層増加させるために、係る合金にテルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）等の重希土類を添加してもよいし、これらを含む合金を積層してもよい。記憶層の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。また、記憶層は、単層構成とすることもできるし、上述した複数の異なる強磁性材料層を積層した積層構成とすることもできるし、強磁性材料層と非磁性体層を積層した積層構成とすることもできる。
また、記憶層を構成する材料に非磁性元素を添加することも可能である。非磁性元素の添加により、拡散の防止による耐熱性の向上や磁気抵抗効果の増大、平坦化に伴う絶縁耐圧の増大等の効果が得られる。添加する非磁性元素として、Ｂ、Ｃ、Ｎ、Ｏ、Ｆ、Ｌｉ、Ｍｇ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｇｅ、Ｎｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｉｒ、Ｐｔ、Ａｕ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｒｅ、Ｏｓを挙げることができる。
更には、記憶層として、組成の異なる強磁性材料層を積層させることも可能である。あるいは又、強磁性材料層と軟磁性材料層とを積層させたり、複数層の強磁性材料層を軟磁性材料層や非磁性体層を介して積層することも可能である。特に、Ｆｅ層、Ｃｏ層、Ｆｅ－Ｎｉ合金層、Ｃｏ－Ｆｅ合金層、Ｃｏ－Ｆｅ－Ｂ合金層、Ｆｅ－Ｂ合金層、Ｃｏ－Ｂ合金層といった強磁性材料層の複数を非磁性体層を介して積層させた構成とする場合、強磁性材料層相互の磁気的強さの関係を調整することが可能になるため、スピン注入型磁気抵抗効果素子における磁化反転電流が大きくならないように抑制することが可能となる。非磁性体層の材料として、Ｒｕ、Ｏｓ、Ｒｅ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｓｉ、Ｂ、Ｃ、Ｃｒ、Ｔａ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、又は、これらの合金を挙げることができる。
記憶層の厚さとして、０．５ｎｍ乃至３０ｎｍを例示することができるし、磁化固定層の厚さとして、０．５ｎｍ乃至３０ｎｍを例示することができる。
磁化固定層は、少なくとも２層の磁性材料層が積層された積層フェリ構造（積層フェリピン構造とも呼ばれる）を有する形態とすることができる。具体的には、積層フェリ構造は、反強磁性的結合を有する積層構造、即ち、２つの磁性材料層（参照層及び固定層）の層間交換結合が反強磁性的になる構造であり、合成反強磁性結合（ＳＡＦ：Synthetic Antiferromagnet）とも呼ばれ、２つの磁性材料層（一方の磁性材料層を、『参照層』と呼ぶ場合があるし、積層フェリ構造を構成する他方の磁性材料層を、『固定層』と呼ぶ場合がある）の間に設けられた非磁性層の厚さによって、２つの磁性材料層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指し、例えば、 S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307 (1990) に報告されている。ここで、参照層の磁化方向は、記憶層に記憶すべき情報の基準となる磁化方向である。積層フェリ構造を構成する一方の磁性材料層（参照層）が記憶層側に位置する。即ち、参照層が中間層と接する。そして、この場合、
積層フェリ構造を構成する一方の磁性材料層（例えば、参照層）は、鉄（Ｆｅ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）から成る群から選択された少なくとも１種類の元素を含み、又は、鉄（Ｆｅ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）から成る群から選択された少なくとも１種類の元素及びホウ素（Ｂ）を含み、具体的には、Ｃｏ－Ｆｅ合金、Ｃｏ－Ｆｅ－Ｎｉ合金、Ｎｉ－Ｆｅ合金、Ｃｏ－Ｆｅ－Ｂ合金を挙げることができるし、Ｆｅ層／Ｐｔ層、Ｆｅ層／Ｐｄ層、Ｃｏ層／Ｐｔ層、Ｃｏ層／Ｐｄ層、Ｃｏ層／Ｎｉ層、Ｃｏ層／Ｒｈ層といった積層構造を挙げることもできるし、これらの材料に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｔａ、Ｈｆ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｒｕ、Ｒｈ等の非磁性元素を添加して磁気特性を調整したり、結晶構造や結晶性や物質の安定性等の各種物性を調整してもよく、
積層フェリ構造を構成する他方の磁性材料層（例えば、固定層）は、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）及びマンガン（Ｍｎ）から成る群から選択された少なくとも１種類の元素（便宜上、『元素－Ａ』と呼ぶ）、並びに、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）及びロジウム（Ｒｈ）から成る群から選択された少なくとも１種類の元素（但し、前記の元素－Ａとは異なる元素であり、便宜上、『元素－Ｂ』と呼ぶ）を主成分とする材料から成る形態とすることができる。また、非磁性層を構成する材料として、ルテニウム（Ｒｕ）やその合金、ルテニウム化合物を挙げることができるし、あるいは又、Ｏｓ、Ｒｅ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｓｉ、Ｂ、Ｃ、Ｃｒ、Ｔａ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｒｈや、これらの合金を挙げることができる。磁化固定層を積層フェリ構造を採用することで、情報書き込み方向に対する熱安定性の非対称性を確実にキャンセルすることができ、スピントルクに対する安定性の向上を図ることができる。あるいは又、固定層をＣｏ薄膜／Ｐｔ薄膜の積層構造から構成し、ＭＲ比を高くするために参照層をＣｏ薄膜／Ｐｔ薄膜／ＣｏＦｅＢ薄膜の積層構造（但し、ＣｏＦｅＢ薄膜が中間層と接する）とし、固定層と参照層の間に、例えば、Ｒｕから成る非磁性層を配置する構成することもできる。
また、磁化固定層は、強磁性層のみにより、あるいは又、反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることができる。反強磁性材料として、具体的には、Ｆｅ－Ｍｎ合金、Ｆｅ－Ｐｔ合金、Ｎｉ－Ｍｎ合金、Ｐｔ－Ｍｎ合金、Ｐｔ－Ｃｒ－Ｍｎ合金、Ｉｒ－Ｍｎ合金、Ｒｈ－Ｍｎ合金、Ｃｏ－Ｐｔ合金、コバルト酸化物、ニッケル酸化物（ＮｉＯ）、鉄酸化物（Ｆｅ2Ｏ3）を挙げることができる。あるいは又、これらの材料に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｔａ、Ｈｆ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｒｕ、Ｒｈ等の非磁性元素を添加して磁気特性を調整したり、結晶構造や結晶性や物質の安定性等の各種物性を調整してもよい。非磁性層を構成する材料として、ルテニウム（Ｒｕ）やその合金、ルテニウム化合物を挙げることができるし、あるいは又、Ｏｓ、Ｒｅ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｓｉ、Ｂ、Ｃ、Ｃｒ、Ｔａ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｒｈや、これらの合金を挙げることができる。
但し、磁化固定層は積層フェリ構造を有する形態に限定するものではない。１層から成り、参照層として機能する磁化固定層とすることもできる。このような磁化固定層を構成する材料として、後述する記憶層を構成する材料（強磁性材料）を挙げることができるし、あるいは又、磁化固定層（参照層）は、Ｃｏ層とＰｔ層との積層体、Ｃｏ層とＰｄ層との積層体、Ｃｏ層とＮｉ層との積層体、Ｃｏ層とＴｂ層との積層体、Ｃｏ－Ｐｔ合金層、Ｃｏ－Ｐｄ合金層、Ｃｏ－Ｎｉ合金層、Ｃｏ－Ｆｅ合金層、Ｃｏ－Ｔｂ合金層、Ｃｏ層、Ｆｅ層、又は、Ｃｏ－Ｆｅ－Ｂ合金層から成る構成とすることができ、あるいは又、これらの材料に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｖ、Ｒｕ、Ｒｈ等の非磁性元素を添加して磁気特性を調整したり、結晶構造や結晶性や物質の安定性等の各種物性を調整してもよく、更には、好ましくは、磁化固定層（参照層）はＣｏ－Ｆｅ－Ｂ合金層から成る構成とすることができる。
磁化固定層の磁化方向は情報の基準であるので、情報の記録や読出しによって磁化方向が変化してはならないが、必ずしも特定の方向に固定されている必要はなく、記憶層よりも保磁力を大きくするか、膜厚を厚くするか、あるいは、磁気ダンピング定数を大きくして、記憶層よりも磁化方向が変化し難い構成、構造とすればよい。
本開示の磁気抵抗素子等において、中間層は非磁性体材料から成ることが好ましい。即ち、スピン注入型磁気抵抗効果素子において、ＴＭＲ（Tunnel Magnetoresistance）効果を有する積層構造体を構成する場合の中間層は、絶縁材料であって、しかも、非磁性体材料から成ることが好ましい。磁化固定層、中間層及び記憶層によって、ＴＭＲ効果を有する積層構造体が構成されるとは、磁性材料から成る磁化固定層と、磁性材料から成る記憶層との間に、トンネル絶縁膜として機能する非磁性体材料膜から成る中間層が挟まれた構造を指す。ここで、絶縁材料であって非磁性体材料である材料として、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、マグネシウムフッ化物、アルミニウム酸化物（ＡｌＯX）、アルミニウム窒化物（ＡｌＮ）、シリコン酸化物（ＳｉＯX）、シリコン窒化物（ＳｉＮ）、ＴｉＯ2、Ｃｒ2Ｏ3、Ｇｅ、ＮｉＯ、ＣｄＯX、ＨｆＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、ＣａＦ、ＳｒＴｉＯ2、ＡｌＬａＯ3、Ｍｇ－Ａｌ2－Ｏ、Ａｌ－Ｎ－Ｏ、ＢＮ、ＺｎＳ等の各種絶縁材料、誘電体材料、半導体材料を挙げることができる。絶縁材料から成る中間層の面積抵抗値は、数十Ω・μｍ2程度以下であることが好ましい。中間層をマグネシウム酸化物（ＭｇＯ）から構成する場合、ＭｇＯ層は結晶化していることが望ましく、（００１）方向に結晶配向性を有することがより望ましい。また、中間層をマグネシウム酸化物（ＭｇＯ）から構成する場合、その厚さは１．５ｎｍ以下とすることが望ましい。一方、ＧＭＲ（Giant Magnetoresistance，巨大磁気抵抗）効果を有する積層構造体を構成する非磁性体材料膜を構成する材料として、Ｃｕ、Ｒｕ、Ｃｒ、Ａｕ、Ａｇ、Ｐｔ、Ｔａ等、あるいは、これらの合金といった導電材料を挙げることができるし、導電性が高ければ（抵抗率が数百μΩ・ｃｍ以下）、任意の非金属材料としてもよいが、記憶層や磁化固定層と界面反応を起こし難い材料を、適宜、選択することが望ましい。
絶縁材料であって、しかも、非磁性体材料から構成された中間層は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、中間層を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯX）、マグネシウム酸化物（ＭｇＯ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムやマグネシウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムやマグネシウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムやマグネシウムを反応性スパッタリング法にて成膜する方法、アルミニウム酸化物（ＡｌＯX）やマグネシウム酸化物（ＭｇＯ）をスパッタリング法にて成膜する方法を例示することができる。
本開示の磁気抵抗素子等において、前述したとおり、記憶層の磁化方向は、記憶すべき情報に対応して変化し、記憶層において、磁化容易軸は積層構造体の積層方向に対して平行である（即ち、垂直磁化型である）形態とすることができる。そして、この場合、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る形態とすることができ、更には、これらの場合、積層構造体の第１面は第１電極に接続されており、積層構造体の第２面は第２電極に接続されており、第１電極と第２電極との間に電流（磁化反転電流、スピン偏極電流とも呼ばれ、書込み電流である）が流されることで、記憶層に情報が記憶される形態とすることができる。即ち、積層構造体の積層方向に磁化反転電流を流すことにより、記憶層の磁化方向を変化させ、記憶層において情報の記録が行われる形態とすることができる。
磁化固定層が積層構造体の第１面を構成してもよいし、記憶層が積層構造体の第１面を構成してもよい。
本開示の磁気抵抗素子等にあっては、上述したとおり、記憶層、中間層及び磁化固定層から成る積層構造体によって、ＴＭＲ効果あるいはＧＭＲ効果を有する積層構造体が構成されている構造とすることができる。そして、例えば、図３Ｂに概念図を示すように、反平行配置の磁化状態で、磁化反転電流を記憶層から磁化固定層へ流すと、電子が磁化固定層から記憶層へ注入されることで作用するスピントルクにより記憶層の磁化が反転し、記憶層の磁化方向と磁化固定層（具体的には、参照層）の磁化方向と記憶層の磁化方向が平行配列となる。一方、例えば、図３Ａに概念図を示すように、平行配置の磁化状態で、磁化反転電流を磁化固定層から記憶層へ流すと、電子が記憶層から磁化固定層へ流れることで作用するスピントルクによって記憶層の磁化が反転し、記憶層の磁化方向と磁化固定層（具体的には、参照層）の磁化方向が反平行配列となる。あるいは又、図２５に概念図を示すように、磁化固定層、中間層、記憶層、中間層、磁化固定層によって、ＴＭＲ効果あるいはＧＭＲ効果を有する積層構造体が構成されている構造とすることもできる。このような構造にあっては、記憶層の上下に位置する２つの中間層の磁気抵抗の変化に差を付けておく必要がある。
積層構造体の立体形状は、円筒形、円柱形であることが、加工の容易性、記憶層における磁化容易軸の方向の均一性を確保するといった観点から望ましいが、これに限定するものではなく、三角柱、四角柱、六角柱、八角柱等（これらにあっては側辺あるいは側稜が丸みを帯びているものを含む）、楕円柱とすることもできる。積層構造体の面積は、低磁化反転電流で磁化の向きを容易に反転させるといった観点から、例えば、０．０１μｍ2以下であることが好ましい。第１電極から第２電極へと、あるいは又、第２電極から第１電極へと、磁化反転電流を積層構造体に流すことによって、記憶層における磁化の方向を第１の方向（磁化容易軸と平行な方向）あるいは第２の方向（第１の方向とは反対の方向）とすることで、記憶層に情報が書き込まれる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の磁気抵抗素子等にあっては、電極や接続部を構成する原子と記憶層を構成する原子の相互拡散の防止、接触抵抗の低減、記憶層の酸化防止のために、積層構造体は、第２面側にキャップ層を有する形態とすることができる。そして、この場合、キャップ層は、ハフニウム、タンタル、タングステン、ジルコニウム、ニオブ、モリブデン、チタン、バナジウム、クロム、マグネシウム、ルテニウム、ロジウム、パラジウム及び白金から成る群から選択された少なくとも１種類の材料から成る単層構造；酸化マグネシウム層、酸化アルミニウム層、酸化チタン層、酸化シリコン層、Ｂｉ2Ｏ3層、ＳｒＴｉＯ2層、ＡｌＬａＯ3層、Ａｌ－Ｎ－Ｏ層、Ｍｇ－Ｔｉ－Ｏ層、ＭｇＡｌ2Ｏ4層といった酸化物から成る単層構造；又は、ハフニウム、タンタル、タングステン、ジルコニウム、ニオブ、モリブデン、チタン、バナジウム、クロム、マグネシウム、ルテニウム、ロジウム、パラジウム及び白金から成る群から選択された少なくとも１種類の材料層、並びに、ＭｇＴｉＯ、ＭｇＯ、ＡｌＯ、ＳｉＯから成る群から選択された少なくとも１種類の酸化物層の積層構造（例えば、Ｒｕ層／Ｔａ層）から構成されている形態とすることができる。
以上に説明した種々の層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Atomic Layer Deposition）法に代表される化学的気相成長法（ＣＶＤ法）にて形成することができる。また、これらの層のパターニングは、反応性イオンエッチング法（ＲＩＥ法）やイオンミリング法（イオンビームエッチング法）にて行うことができる。種々の層を真空装置内で連続的に形成することが好ましく、その後、パターニングを行うことが好ましい。
第１電極や第２電極、第１配線、第２配線、配線層等は、Ｔａ若しくはＴａＮ、又は、Ｃｕ、Ａｌ、Ａｕ、Ｐｔ、Ｔｉ等若しくはこれらの化合物の単層構造から成り、あるいは又、ＣｒやＴｉ等から成る下地層と、その上に形成されたＣｕ層、Ａｕ層、Ｐｔ層等の積層構造を有していてもよい。あるいは又、Ｔａあるいはその化合物の単層構造、あるいは、Ｃｕ、Ｔｉ等あるいはこれらの化合物との積層構造から構成することもできる。これらの電極等は、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。
本開示の磁気抵抗素子等において、積層構造体の下方に、電界効果トランジスタから成る選択用トランジスタが設けられており、例えば、第２電極に接続された第２配線（ビット線）の延びる方向の射影像は、電界効果トランジスタを構成するゲート電極（例えば、ワード線あるいはアドレス線としても機能する）の延びる方向の射影像と直交する形態とすることができるし、第２配線（ビット線）の延びる方向の射影像は、電界効果トランジスタを構成するゲート電極の延びる方向の射影像と平行である形態とすることもできる。また、第１電極に接続された第１配線（センス線）の延びる方向の射影像は、第２配線の延びる方向の射影像と平行である形態とすることができる。場合によっては、選択用トランジスタは不要である。
磁気抵抗素子における好ましい構成にあっては、上述したとおり、積層構造体の下方に電界効果トランジスタから成る選択用トランジスタを更に有しているが、より具体的な構成として、例えば、限定するものではないが、
半導体基板に形成された選択用トランジスタ、及び、
選択用トランジスタを覆う層間絶縁層、
を備えており、
層間絶縁層上には、第１電極が形成されており、
第１電極は、層間絶縁層に設けられた接続孔（あるいは接続孔とランディングパッド部や下層配線）を介して選択用トランジスタの一方のソース／ドレイン領域に電気的に接続されており、
積層構造体は、第１電極及び第２電極と接しており、
絶縁層は、層間絶縁層を覆い、且つ、第１電極、積層構造体及び第２電極を取り囲んでいる構成を例示することができる。
選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成することができる。第１電極と選択用トランジスタとを電気的に接続する接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイドから構成することができ、ＣＶＤ法や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。また、絶縁層、上層絶縁層、層間絶縁層、下層絶縁膜、上層絶縁膜、絶縁材料層、層間絶縁材料層等を構成する材料として、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＦ、ＳｉＣＮ、ＳＯＧ（スピンオングラス）、ＮＳＧ（ノンドープ・シリケート・ガラス）、ＢＰＳＧ（ホウ素・リン・シリケート・ガラス）、ＰＳＧ、ＢＳＧ、ＰｂＳＧ、ＡｓＳＧ、ＳｂＳＧ、ＬＴＯ、Ａｌ2Ｏ3を例示することができる。あるいは又、低誘電率絶縁材料（例えば、フルオロカーボン、シクロパーフルオロカーボンポリマー、ベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、アモルファステトラフルオロエチレン、ポリアリールエーテル、フッ化アリールエーテル、フッ化ポリイミド、有機ＳＯＧ、パリレン、フッ化フラーレン、アモルファスカーボン）、ポリイミド系樹脂、フッ素系樹脂、Ｓｉｌｋ（The Dow Chemical Co. の商標であり、塗布型低誘電率層間絶縁膜材料）、Ｆｌａｒｅ（Honeywell Electronic Materials Co. の商標であり、ポリアリルエーテル（ＰＡＥ)系材料）を挙げることができ、単独、あるいは、適宜、組み合わせて使用することができる。あるいは又、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。絶縁層、上層絶縁層、層間絶縁層、下層絶縁膜、上層絶縁膜、絶縁材料層、層間絶縁材料層等は、各種ＣＶＤ法、塗布法、スパッタリング法や真空蒸着法を含む各種ＰＶＤ法、スクリーン印刷法といった各種印刷法、ゾル－ゲル法等の公知の方法に基づき形成することができる。
本開示の磁気抵抗素子を組み込んだ電子デバイスとして、モバイル機器、ゲーム機器、音楽機器、ビデオ機器といった携帯可能な電子デバイスや、固定型の電子デバイスを挙げることができるし、磁気ヘッドを挙げることもできる。また、本開示の磁気抵抗素子（具体的には記憶素子、より具体的には不揮発性メモリセル）が２次元マトリクス状に配列されて成る不揮発性記憶素子アレイから構成された記憶装置を挙げることもできる。
実施例１は、本開示の第１の態様に係る磁気抵抗素子、より具体的には、例えば記憶素子（不揮発性メモリセル）を構成する磁気抵抗素子に関する。選択用トランジスタを含む実施例１の磁気抵抗素子（スピン注入型磁気抵抗効果素子）の模式的な一部断面図を図１に示し、等価回路図を図２に示す。不揮発性メモリセルは、実施例１の磁気抵抗素子が２次元マトリクス状に配列されて成る。磁気抵抗素子は不揮発性メモリセルを構成する。
実施例１の磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有しており、
積層構造体４０の側壁には、第１サイドウォール５１が形成されており、
第１サイドウォール５１上には、第２サイドウォール５２が形成されており、
第１サイドウォール５１は、水素の侵入を阻止する絶縁材料から成り、
第２サイドウォール５２は、水素吸蔵材料から成る。
第２サイドウォール５２はチタン（Ｔｉ）から成る。第２サイドウォール５２の厚さは、２×１０-8ｍ以上、好ましくは、３×１０-8ｍ以上であり、実施例１においては、具体的には、第２サイドウォール５２の底部における厚さを、例えば、４０ｎｍとした。
また、第１サイドウォール５１は、ＳｉＮ又はＡｌＯX、具体的には、ＳｉＮから成る。第１サイドウォール５１の厚さは１×１０-8ｍ以上であり、実施例１において、具体的には、第１サイドウォール５１の底部における厚さを、例えば、２０ｎｍとした。第１サイドウォール５１の傾斜角度は、限定するものではないが、４５度乃至６０度であることが、第１サイドウォール５１上に形成される第２サイドウォール５２の膜質の均一性を確保するといった観点から望ましい。実施例１において、具体的には、例えば、５０度とした。また、第１サイドウォール５１の延在部５１’が、後述する上層絶縁膜２５の上を延在している。
更には、実施例１あるいは後述する実施例２～実施例５の磁気抵抗素子において、磁化固定層及び記憶層を構成する金属原子には、コバルト（Ｃｏ）原子、又は、鉄（Ｆｅ）原子、又は、コバルト原子及び鉄原子（Ｃｏ－Ｆｅ）が含まれる。具体的には、磁化固定層及び記憶層はＣｏ－Ｆｅ－Ｂ合金層［例えば、（Ｃｏ20Ｆｅ80）80Ｂ20合金層］から成る。また、トンネル絶縁膜として機能する非磁性体材料から成る中間層を構成する金属原子には、マグネシウム（Ｍｇ）原子、又は、アルミニウム（Ａｌ）原子が含まれる。具体的には、ＭｇＯから成る。中間層をＭｇＯ層から構成することで、磁気抵抗変化率（ＭＲ比）を大きくすることができ、これによって、スピン注入の効率を向上させることができ、記憶層の磁化方向を反転させるために必要とされる磁化反転電流密度を低減させることができる。積層構造体４０の立体形状は、円筒形（円柱形）であるが、これに限定するものではなく、例えば、四角柱とすることもできる。積層構造体４０は絶縁層２６によって囲まれている。
実施例１あるいは後述する実施例２～実施例５の磁気抵抗素子において、記憶層の磁化方向は、記憶すべき情報に対応して変化する。そして、記憶層において、磁化容易軸は積層構造体４０の積層方向に対して平行である（即ち、垂直磁化型である）。即ち、磁気抵抗素子は、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る。云い換えれば、磁気抵抗素子はＭＴＪ素子から構成されている。磁化固定層の磁化方向は、記憶層に記憶すべき情報の基準となる磁化方向であり、記憶層の磁化方向と磁化固定層の磁化方向の相対的な角度によって、情報「０」及び情報「１」が規定される。積層構造体４０の第１面は第１電極３１と接しており、積層構造体４０の第２面は第２電極３２と接しており、第１電極３１と第２電極３２との間に電流（磁化反転電流）が流されることで、記憶層に情報が記憶される。尚、磁化固定層が積層構造体４０の第１面を構成してもよいし、記憶層が積層構造体４０の第１面を構成してもよい。第２配線（ビット線）６２が、第２電極３２に接続孔６１を介して接続されている。
以上に説明した各種の層構成を、以下の表２に掲げた。
〈表２〉
積層構造体
記憶層 ：膜厚１．６ｎｍの（Ｃｏ20Ｆｅ80）80Ｂ20層
中間層 ：膜厚１．０ｎｍのＭｇＯ層
磁気固定層 ：膜厚１．０ｎｍの（Ｃｏ20Ｆｅ80）80Ｂ20層
第１電極 ：厚さ１０ｎｍのＴａＮ
第２電極 ：厚さ５０ｎｍのＴａ
また、実施例１あるいは後述する実施例２～実施例５の磁気抵抗素子において、積層構造体４０の下方には、電界効果トランジスタから成る選択用トランジスタＴＲが設けられており、例えば、第２電極３２に接続孔６１を介して接続された第２配線（ビット線）６２の延びる方向の射影像は、選択用トランジスタＴＲを構成するゲート電極１２（例えば、ワード線あるいはアドレス線としても機能する）の延びる方向の射影像と直交する形態とすることができるし、第２配線６２の延びる方向の射影像は、選択用トランジスタＴＲを構成するゲート電極１２の延びる方向の射影像と平行である形態とすることもできる。より具体的な構成として、第２配線６２の延びる方向の射影像は、ゲート電極１２の延びる方向の射影像と直交しており、また、第１配線（センス線）６４の延びる方向の射影像と平行である。但し、図１あるいは後述する図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０及び図２１では、図面の簡素化のために、ゲート電極１２、第２配線６２及び第１配線６４の延びる方向は、以上の説明とは異なっている。第２配線６２及び第１配線６４は図面の紙面と垂直な方向に延びている。
例えば、シリコン半導体基板から成る半導体基板１０に形成された選択用トランジスタＴＲは、半導体基板１０に形成されたチャネル形成領域１４及びソース／ドレイン領域１５Ａ，１５Ｂ、チャネル形成領域１４に対向してゲート絶縁層１３を介して設けられたゲート電極１２から構成されている。ゲート電極１２の側壁にはＳｉＯ2から成るゲートサイドウォール１６が形成されている。選択用トランジスタＴＲは、下層絶縁膜２１、層間絶縁層２２によって覆われている。下層絶縁膜２１はＳｉＮから成り、層間絶縁層２２はＳｉＯ2から成る。参照番号１１は素子分離領域である。
層間絶縁層２２上には、第１電極３１が形成されており、
第１電極３１は、下層絶縁膜２１、層間絶縁層２２に設けられた接続孔２３を介して選択用トランジスタＴＲの一方のソース／ドレイン領域１５Ａに電気的に接続されており、
積層構造体４０は、第１電極３１及び第２電極３２と接しており、
上層絶縁膜２５は層間絶縁層２２を覆っており、
前述したとおり、第１サイドウォール５１の延在部５１’は上層絶縁膜２５の上を延在しており、
絶縁層２６は延在部５１’上に形成されており、
絶縁層２６は、第１電極３１、積層構造体４０及び第２電極３２を取り囲んでいる。
上層絶縁膜２５はＳｉＮから成り、絶縁層２６はＳｉＯ2から成る。積層構造体４０、具体的には、第１電極３１は、基部（具体的には、接続孔２３の頂部）上に形成されており、第１サイドウォール５１は基部の側壁を覆っている。
選択用トランジスタＴＲの他方のソース／ドレイン領域１５Ｂは、下層絶縁膜２１、層間絶縁層２２に設けられた接続孔２４、上層絶縁膜２５、絶縁層２６に形成された接続孔６３を介して第１配線（センス線）６４に接続されている。
以下、図６Ａ、図６Ｂ、図６Ｃ、図７Ａ、図７Ｂ及び図７Ｃを参照して、実施例１の磁気抵抗素子の製造方法の概要を説明する。尚、図６Ｂ、図６Ｃ、図７Ａ、図７Ｂ及び図７Ｃにおいては、選択用トランジスタＴＲの図示を省略している。
［工程－１００］
先ず、周知の方法に基づき、シリコン半導体基板から成る半導体基板１０に素子分離領域１１を形成し、素子分離領域１１によって囲まれた半導体基板１０の部分に、ゲート絶縁層１３、ゲート電極１２、ゲートサイドウォール１６、ソース／ドレイン領域１５Ａ，１５Ｂから成る選択用トランジスタＴＲを形成する。ソース／ドレイン領域１５Ａとソース／ドレイン領域１５Ｂの間に位置する半導体基板１０の部分がチャネル形成領域１４に相当する。次いで、下層絶縁膜２１、層間絶縁層２２、上層絶縁膜２５、下地材料層７０を形成する。そして、一方のソース／ドレイン領域１５Ａの上方の下層絶縁膜２１、層間絶縁層２２、上層絶縁膜２５、下地材料層７０の部分にタングステンプラグから成る接続孔２３を形成し、他方のソース／ドレイン領域１５Ｂの上方の下層絶縁膜２１、層間絶縁層２２、上層絶縁膜２５、下地材料層７０の部分にタングステンプラグから成る接続孔２４を形成する。こうして、下層絶縁膜２１、層間絶縁層２２で覆われた選択用トランジスタＴＲを得ることができる（図６Ａ参照）。
［工程－１１０］
その後、下地材料層７０の上に、第１電極３１、積層構造体４０及び第２電極３２を成膜し、次いで、第２電極３２、積層構造体４０、第１電極３１を、反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングし（図６Ｂ参照）、更に、下地材料層７０をエッチングする（図６Ｃ参照）。第１電極３１は接続孔２３と接している。尚、酸化マグネシウム（ＭｇＯ）から成る中間層は、ＲＦマグネトロンスパッタ法に基づきＭｇＯ層の成膜を行うことで形成した。また、その他の層はＤＣマグネトロンスパッタ法に基づき成膜を行った。ＲＩＥ法によって各層をパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づき各層をパターニングすることもできる。
［工程－１２０］
次に、第２電極３２、積層構造体４０、第１電極３１の側壁に第１サイドウォール５１を形成する。第１サイドウォール５１の延在部５１’が上層絶縁膜２５の上を延在する。更に、第２電極３２、積層構造体４０、第１電極３１の側壁の上に形成された第１サイドウォール５１の上に、第２サイドウォール５２を形成する（図７Ａ参照）。そして、全面に絶縁層２６を形成し、積層構造体４０の上方の絶縁層２６に開口部６１Ａを形成する。開口部６１Ａの底部には、積層構造体４０（より具体的には、第２電極３２）が露出する。また、接続孔２４の上方の絶縁層２６、第１サイドウォール延在部５１’に開口部６３Ａを形成する。開口部６３Ａの底部には、接続孔２４が露出する。こうして、図７Ｂに示す構造を得ることができる。
［工程－１３０］
その後、ＣＶＤ法に基づき全面にタングステンプラグから成る接続孔６１，６３を形成する。こうして、図７Ｃに示す構造を得ることができる。
［工程－１４０］
次いで、周知の方法に基づき、絶縁層２６上に、第２配線（ビット線）６２及び第１配線（センス線）６４を形成する。こうして、図１に示す実施例１の磁気抵抗素子を得ることができる。
以上のとおり、実施例１の磁気抵抗素子の製造には一般のＭＯＳ製造プロセスを適用することができ、汎用メモリとして適用することが可能である。
図３Ａ及び図４Ａに概念図を示すように、記憶層に記憶されている情報「０」を「１」に書き換えるとする。即ち、平行磁化状態で、書込み電流（磁化反転電流）Ｉ1を、磁化固定層から記憶層を経由して選択用トランジスタＴＲへと流す。云い換えれば、記憶層から磁化固定層に向かって電子を流す。具体的には、例えば、第２配線（ビット線）６２にＶddを印加し、選択用トランジスタＴＲの他方のソース／ドレイン領域１５Ｂを接地する。磁化固定層に達した一方の向きのスピンを有する電子は、磁化固定層を通過する。一方、他方の向きのスピンを有する電子は、磁化固定層で反射される。そして、係る電子が記憶層に進入すると、記憶層にトルクを与え、記憶層は反平行磁化状態へと反転する。ここで、磁化固定層の磁化方向は固定されているために反転できず、系全体の角運動量を保存するために記憶層が反転すると考えてもよい。尚、図３Ａ、図３Ｂ、図４Ａ及び図４Ｂにおいては、磁化固定層を上側に位置して図示しているが、磁化固定層を下側に位置させてもよい。
図３Ｂ及び図４Ｂに概念図を示すように、記憶層に記憶されている情報「１」を「０」に書き換えるとする。即ち、反平行磁化状態で、書込み電流Ｉ2を、選択用トランジスタＴＲから記憶層を経由して磁化固定層へ流す。云い換えれば、磁化固定層から記憶層に向かって電子を流す。具体的には、例えば、選択用トランジスタＴＲの他方のソース／ドレイン領域１５ＢにＶddを印加し、第２配線（ビット線）６２を接地する。磁化固定層を通過した電子には、スピン偏極、即ち、上向きと下向きの数に差が生じる。中間層の厚さが十分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極状態（上向きと下向きが同数の状態）になる前に記憶層に達すると、スピン偏極度の符号が逆になっていることにより、系全体のエネルギーを下げるために、一部の電子は、反転、即ち、スピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなければならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層における磁気モーメントに与えられる。電流、即ち、単位時間に磁化固定層を通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために、記憶層における磁気モーメントに発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に記憶層に与えることができる。角運動量の時間変化はトルクであり、トルクが或る閾値を超えると記憶層の磁気モーメントは反転を開始し、その一軸異方性により１８０度回転したところで安定となる。即ち、反平行磁化状態から平行磁化状態への反転が起こり、情報「０」が記憶層に記憶される。
記憶層に書き込まれた情報を読み出すときには、情報を読み出すべき磁気抵抗素子における選択用トランジスタＴＲを導通状態とする。そして、第２配線（ビット線）６２と第１配線（センス線）６４との間に電流を流し、第２配線６２に現れる電位を、比較回路（図示せず）を構成するコンパレータ回路（図示せず）の他方の入力部に入力する。一方、リファレンス抵抗値を求める回路（図示せず）からの電位を、比較回路を構成するコンパレータ回路の一方の入力部に入力する。そして、比較回路にあっては、リファレンス抵抗値を求める回路からの電位を基準として、第２配線６２に現れる電位が高いか低いかが比較され、比較結果（情報０／１）が、比較回路を構成するコンパレータ回路の出力部から出力される。
実施例１の磁気抵抗素子において、積層構造体の側壁には、水素の侵入を阻止する絶縁材料から成る第１サイドウォール、及び、水素吸蔵材料から成る第２サイドウォールが形成されているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を効果的に抑制することができる。
例えば、積層構造体４０の高さが高い場合、開口部６１Ａの深さと開口部６３Ａの深さが大きく相違し、接続孔６１と接続孔６３を同時に形成することが困難になる場合がある。このような場合、開口部６１Ａを形成した後、接続孔６１を形成し、次いで、開口部６３Ａを形成した後、接続孔６３を形成すればよい。尚、接続孔６１及び接続孔６３の形成順序を逆にしてもよい。
図５に示すように、第２配線６２と絶縁層２６との間に、水素吸蔵材料、具体的には、チタン（Ｔｉ）から成る下地層６２’を形成してもよいし、第１配線６４と絶縁層２６との間に、水素吸蔵材料、具体的には、チタン（Ｔｉ）から成る下地層６４’を形成してもよい。
また、積層構造体４０の上方に位置する下地層６２’や、接続孔６１の上方に位置する下地層６４’の幅を、他の部分の幅よりも広げてもよい。あるいは又、下地層６２’，６４’の幅を配線６２，６４の幅よりも広げてもよい。即ち、隣接する第２配線（ビット線）６２及び第１配線（センス線）６４と短絡しない限り、下地層６２’，６４’を広い面積において形成してもよい。
図示は省略するが、第２配線６２、第１の配線６４の頂面に、水素吸蔵材料、具体的には、チタン（Ｔｉ）から成る層を形成してもよい。また、第２配線６２、第１の配線６４の間を層間絶縁材料層で埋め込み、第２配線６２、第１配線６４の頂面から層間絶縁材料層に亙り、第１配線と第２配線とが短絡しないようにチタン（Ｔｉ）から成る層を形成してもよい。
実施例２は、実施例１の変形である。実施例２の磁気抵抗素子の模式的な一部断面図を図８に示す。
実施例２の磁気抵抗素子において、第２サイドウォール５２上には、水素の侵入を阻止する絶縁材料から成る第３サイドウォール５３が形成されている。ここで、第３サイドウォール５３は、ＳｉＮ又はＡｌＯX（実施例２において、具体的には、ＳｉＮ）から成る。実施例２にあっては、実施例１の［工程－１２０］と同様の工程において、第２サイドウォール５２を形成した後、第３サイドウォール５３を形成すればよい。
第１サイドウォール５１を構成するＳｉＮの膜質よりも、第３サイドウォール５３を構成するＳｉＮの膜質の方が優れている。具体的には、赤外線分光分析を行い、Ｓｉ－Ｎのスペクトルピークに対するＳｉ－Ｈのスペクトルピークの割合を求め、第３サイドウォール５３を構成するＳｉＮのスペクトルピークの割合Ｐ3が、第１サイドウォール５１を構成するＳｉＮのスペクトルピークの割合Ｐ1よりも低ければ、第３サイドウォール５３を構成するＳｉＮの膜質の方が優れていると云える。Ｐ3の値として、例えば、０．０４以下を挙げることができる。
以上の点を除き、実施例２の磁気抵抗素子の構成、構造は、実施例１の磁気抵抗素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例２の磁気抵抗素子にあっては、積層構造体の側壁には、更に、水素の侵入を阻止する絶縁材料から成る第３サイドウォールが形成されているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と一層接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が、一層、還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を、一層、確実に抑制することができる。
場合によっては、図９に示すように、第２サイドウォール５２の形成を省略し、第１サイドウォール５１の上に第３サイドウォール５３を形成してもよい。この場合にも、第１サイドウォール５１を構成するＳｉＮの膜質よりも、第３サイドウォール５３を構成するＳｉＮの膜質の方が優れていることが好ましい。
実施例３は、本開示の第２の態様～第３の態様に係る磁気抵抗素子に関し、且つ、実施例１～実施例２の変形である。実施例３の磁気抵抗素子の模式的な一部断面図を図１０に示す。実施例３の磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有している。
そして、実施例３の磁気抵抗素子において、積層構造体４０は、更に、その上又は上方に（実施例３にあっては、具体的には、その上に）、上部・水素吸蔵層５４を有する。そして、必須ではないが、第１サイドウォール５１が積層構造体４０の側壁に形成されており、第１サイドウォール５１は、更に、チタン（Ｔｉ）から成る上部・水素吸蔵層５４の側壁を覆っている。上部・水素吸蔵層５４の上に第２電極３２が形成されている。このような構造は、実施例１の［工程－１１０］と同様の工程において、下地材料層７０の上に、第１電極３１、積層構造体４０、上部・水素吸蔵層５４及び第２電極３２を成膜し、次いで、第２電極３２、上部・水素吸蔵層５４、積層構造体４０、第１電極３１を、反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングすることで得ることができる。
実施例３の磁気抵抗素子にあっては、積層構造体の上に上部・水素吸蔵層が形成されているので、製造途中の磁気抵抗素子の積層構造体が、絶縁層等において発生した水素と、一層接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が、一層、還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を、一層、確実に抑制することができる。
あるいは又、模式的な一部断面図を図１１に示すように、実施例３の磁気抵抗素子の変形例－１において、積層構造体４０は、更に、その下又は下方に（具体的には、その下方に）、チタン（Ｔｉ）から成る下部・水素吸蔵層５５を有する。下部・水素吸蔵層５５の「上に第１電極３１が形成されている。そして、必須ではないが、第１サイドウォール５１が積層構造体４０の側壁に形成されており、第１サイドウォール５１は、下部・水素吸蔵層５５の側壁を覆っている。下部・水素吸蔵層５５は基部（具体的には、接続孔２３の頂部）上に形成されており、第１サイドウォール５１は基部の側壁を覆っている。このような構造は、実施例１の［工程－１１０］と同様の工程において、下地材料層７０の上に、下部・水素吸蔵層５５、第１電極３１、積層構造体４０及び第２電極３２を成膜し、次いで、第２電極３２、積層構造体４０、第１電極３１、下部・水素吸蔵層５５を反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングすることで得ることができる。
実施例３の変形例－１の磁気抵抗素子にあっては、積層構造体の下に、下部・水素吸蔵層が形成されているので、製造途中の磁気抵抗素子の積層構造体は層間絶縁層等において発生した水素と一層接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が、一層、還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を、一層、確実に抑制することができる。
模式的な一部断面図を図１２に示すように、実施例３の磁気抵抗素子と実施例３の変形例－１の磁気抵抗素子とを組み合わせることもできる。
以上の点を除き、実施例３あるいはその変形例の磁気抵抗素子の構成、構造は、実施例１～実施例２の磁気抵抗素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例４は、実施例１～実施例３の変形である。実施例４の磁気抵抗素子の模式的な一部断面図を図１３に示す。実施例４の磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有している。そして、実施例４の磁気抵抗素子において、積層構造体４０は上層絶縁層２７で覆われており、上層絶縁層２７内には、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る上層層間膜５６が形成されている。上層層間膜５６は、限定するものではないが、磁気抵抗素子が占める領域の面積の５０％以上の面積、更には、出来る限り広い面積を占めることが望ましい。前述したとおり、上層層間膜５６あるいは後述する下層層間膜５７の厚さは、１×１０-8ｍ以上、好ましくは、２×１０-8ｍ以上であることが好ましい。上層層間膜５６あるいは下層層間膜５７のこれらの厚さは、上層層間膜５６あるいは下層層間膜５７が所謂ベタ膜で形成されているとしたときの厚さである。ここで、上層層間膜５６あるいは下層層間膜５７が所謂ベタ膜で形成されているとは、後述する磁気抵抗素子アレイ部８１の全体に上層層間膜５６あるいは下層層間膜５７を形成することを意味する。上層層間膜５６あるいは下層層間膜５７の厚さをベタ膜換算で２×１０-8ｍとし、上層層間膜５６あるいは下層層間膜５７の設定厚さを４×１０-8ｍとした場合、磁気抵抗素子が占める領域の面積の５０％の面積を上層層間膜５６あるいは下層層間膜５７が占めていれば、上層層間膜５６あるいは下層層間膜５７の体積は、ベタ膜換算と設定厚さとで同じとなる。また、上層層間膜５６あるいは下層層間膜５７の厚さをベタ膜換算で２×１０-8ｍとし、上層層間膜５６あるいは下層層間膜５７の設定厚さを３×１０-8ｍとした場合、磁気抵抗素子が占める領域の面積の６７％の面積を上層層間膜５６あるいは下層層間膜５７が占めていれば、上層層間膜５６あるいは下層層間膜５７の体積は、ベタ膜換算と設定厚さとで同じとなる。即ち、上層層間膜５６あるいは下層層間膜５７の厚さをベタ膜換算でＴ1とし、上層層間膜５６あるいは下層層間膜５７の設定厚さをＴ2とした場合、磁気抵抗素子が占める領域の面積の（Ｔ1／Ｔ2）×１００％の面積を上層層間膜５６あるいは下層層間膜５７が占めていれば、上層層間膜５６あるいは下層層間膜５７の体積は、ベタ膜換算と設定厚さとで同じとなる。
上層層間膜５６は、例えば、第１配線６４の上に形成された接続孔６５と接触しないように形成されている。上層絶縁層２７の上には、接続孔６５と接して配線層６６が形成されている。あるいは又、図１４に示すように、実施例４の磁気抵抗素子の変形例－１にあっては、上層絶縁層２７に形成された開口部６５Ａの内壁に、例えばＳｉＯ2やＳｉＮ、ＳｉＣＮ、Ａｌ2Ｏ3から成る絶縁材料層６５’を形成し、絶縁材料層６５’によって囲まれた開口部６５Ａの内部にタングステンプラグから成る接続孔６５を形成する。このような構造によって、上層層間膜５６と接続孔６５との間の短絡発生を確実に防止することができる。
これらの構造は、上層絶縁層２７の下層部を形成した後、上層層間膜５６を形成し、更に、上層絶縁層２７の上層部を形成することで得ることができる。
図１５に示すように、実施例４の磁気抵抗素子の変形例－２において、積層構造体４０は、層間絶縁層２２上に形成されている。そして、層間絶縁層２２内には、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る下層層間膜５７が形成されている。下層層間膜５７は、接続孔２３，２４と接触しないように形成されている。下層層間膜５７は、限定するものではないが、磁気抵抗素子が占める面積の５０％以上の面積、更には、出来る限り広い面積を占めることが望ましい。あるいは又、図１６に示すように、実施例４の磁気抵抗素子の変形例－３にあっては、層間絶縁層２２に形成された開口部２３Ａ，２４Ａの内壁に、例えばＳｉＯ2やＳｉＮ、ＳｉＣＮ、Ａｌ2Ｏ3から成る絶縁材料層２３’，２４’を形成し、絶縁材料層２３’，２４’によって囲まれた開口部２３Ａ，２４Ａの内部にタングステンプラグから成る接続孔２３，２４を形成する。このような構造によって、下層層間膜５７と接続孔２３，２４との間の短絡発生を確実に防止することができる。
これらの構造は、層間絶縁層２２の下層部を形成した後、下層層間膜５７を形成し、更に、層間絶縁層２２の上層部を形成することで得ることができる。
図１７に示すように、実施例４の磁気抵抗素子の変形例－４は、実施例４の磁気抵抗素子（図１３参照）と実施例４の変形例－２（図１５参照）との組み合わせであり、上層絶縁層２７内には、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る上層層間膜５６が形成されており、層間絶縁層２２内には、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る下層層間膜５７が形成されている。
図１８に示すように、実施例４の磁気抵抗素子の変形例－５は、実施例４の磁気抵抗素子（図１３参照）の変形であり、第２サイドウォールの形成が省略されている。また、図１９に示すように、実施例４の磁気抵抗素子の変形例－６は、実施例４の磁気抵抗素子の変形例－２（図１５参照）の変形であり、第２サイドウォールの形成が省略されている。図２０に示すように、実施例４の磁気抵抗素子の変形例－７は、実施例４の磁気抵抗素子の変形例－４（図１７参照）の変形であり、第２サイドウォールの形成が省略されている。
以上に説明した実施例４の磁気抵抗素子あるいはその変形例にあっては、上層層間膜５６は、複数の磁気抵抗素子によって共有されている。即ち、１層あるいは複数の上層層間膜５６が、複数の磁気抵抗素子に亙って設けられている。また、下層層間膜５７は、複数の磁気抵抗素子によって共有されている。即ち、１層あるいは複数の下層層間膜５７が、複数の磁気抵抗素子に亙って設けられている。上層層間膜５６あるいは下層層間膜５７の厚さは、１×１０-8ｍ以上、好ましくは、２×１０-8ｍ以上であることが好ましい。具体的には、上層層間膜５６あるいは下層層間膜５７の厚さを、例えば、５０ｎｍとした。
以上の点を除き、実施例４の磁気抵抗素子の構成、構造は、実施例１～実施例３の磁気抵抗素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例４の磁気抵抗素子にあっては、水素吸蔵材料から成る上層層間膜及び／又は下層層間膜が形成されているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と一層接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が、一層、還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を、一層、確実に抑制することができる。
実施例５は、本開示の第４の態様に係る磁気抵抗素子に関し、且つ、実施例３～実施例４の変形である。模式的な一部断面図を図２１に示すように、実施例５の磁気抵抗素子において、積層構造体４０は、絶縁材料から成る水素侵入防止層５８によって囲まれている。水素侵入防止層５８は、ＳｉＮ又はＡｌＯXから成るが、具体的には、前述した第３サイドウォール５３を構成するＳｉＮの膜質と同様の膜質を有するＳｉＮから構成されている。
水素侵入防止層５８は、複数の磁気抵抗素子によって共有されている。即ち、１層あるいは複数の水素侵入防止層５８が、複数の磁気抵抗素子に亙って設けられている。水素侵入防止層５８は第１電極３１の側面を覆っており、しかも、水素侵入防止層５８の頂面は第２電極３２の頂面よりも高いことが望ましく、水素侵入防止層５８の頂面は第２電極３２の頂面よりも３×１０-8ｍ以上高いことが一層望ましい。
このような構造は、実施例１の［工程－１１０］と同様の工程において、第２電極３２、積層構造体４０、第１電極３１を、反応性イオンエッチング法（ＲＩＥ法）に基づきエッチングした後（図６Ｂ参照）、全面に水素侵入防止層５８を形成することで得ることができる。
実施例５の磁気抵抗素子において、積層構造体は、絶縁材料から成る水素侵入防止層によって囲まれているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を確実に抑制することができる。
以上の点を除き、実施例５の磁気抵抗素子の構成、構造は、実施例３～実施例４の磁気抵抗素子の構成、構造と同様とすることができるので、詳細な説明は省略する。また、実施例５の磁気抵抗素子の構成、構造を、実施例１～実施例２の磁気抵抗素子に適用することもできる。即ち、絶縁層２６を絶縁材料から成る水素侵入防止層５８に置き換えてもよい。
実施例６は、本開示の第１の態様に係る半導体装置に関する。平面概念図を図２２Ａに示し、断面概念図を図２２Ｂに示すように、実施例６の半導体装置は、磁気抵抗素子から構成された磁気抵抗素子アレイ部８１、及び、磁気抵抗素子アレイ部８１の周辺部に設けられた周辺回路部８２を備えている。磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有する。具体的には、磁気抵抗素子は、実施例１～実施例４において説明した構成、構造を有する。そして、磁気抵抗素子アレイ部８１及び周辺回路部８２は、実施例４において説明した上層絶縁層２７で覆われている。磁気抵抗素子アレイ部８１における上層絶縁層２７内には、実施例４において説明した水素吸蔵材料から成る上層層間膜５６が形成されている。一方、上層層間膜５６は、周辺回路部には形成されていない。実施例４において説明したと同様に、上層層間膜５６は、磁気抵抗素子アレイ部８１を構成する複数の磁気抵抗素子によって共有されている。即ち、１層あるいは複数の上層層間膜５６が、複数の磁気抵抗素子に亙って設けられている。上層層間膜５６は、限定するものではないが、磁気抵抗素子アレイ部８１の５０％以上の面積、更には、出来る限り広い面積を占めることが望ましい。
また、周辺回路部８２には、通常、Ｔｉ膜を下地層としたアルミニウムから成るパッド部が形成されるが、パッド部の形成と併せて、磁気抵抗素子アレイ部８１にも、Ｔｉ膜を下地層としたアルミニウムから成るダミーパッド部（パッド部として機能しない）を形成すれば、Ｔｉから成る下地膜を上層層間膜５６として代替することができる。
上層層間膜５６に相当するＴｉ膜の厚さを６０ｎｍとし、磁気抵抗素子アレイ部８１におけるＴｉ膜の占める面積を５０％とした。そして、得られた半導体装置（磁気抵抗素子）に対して、窒素ガス雰囲気下、４００゜Ｃ、３時間のアニール処理を行ったところ、アニール処理前と比較して、磁気抵抗素子の磁気保磁力は９７％（３％の低下）であった。一方、Ｔｉ膜から成る下地層の形成を省略して作製した比較例の半導体装置（磁気抵抗素子）に対して、窒素ガス雰囲気下、４００゜Ｃ、３時間のアニール処理を行ったところ、アニール処理前と比較して、磁気抵抗素子の磁気保磁力は４４％（５６％の低下）となり、実施例６にあっては、磁気抵抗素子の情報保持特性の劣化の発生を確実に抑制することが判明した。
このような磁気抵抗素子アレイ部８１の構造を達成するためには、上述したとおり、磁気抵抗素子アレイ部８１を構成する磁気抵抗素子として、実施例１～実施例４において説明した構成、構造を有する磁気抵抗素子を用いてもよいし、本開示の第５の態様に係る磁気抵抗素子を用いてもよい。即ち、このような実施例６の半導体装置の変形例の断面概念図を図２３Ａに示すように、この磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有しており、積層構造体４０は、上層絶縁層２７で覆われており、積層構造体４０の外側に位置する上層絶縁層２７の領域内には、水素吸蔵材料から成る上層層間膜５６’が形成されている。積層構造体４０は上層層間膜５６’で覆われておらず、半導体基板１０に対する積層構造体４０の正射影像と、半導体基板１０に対する上層層間膜５６’の正射影像とは、重なっていない。磁気抵抗素子アレイ部８１においては、複数の上層層間膜５６’がドット状（平面形状は、例えば、円形や矩形、あるいは、任意の形状）に設けられている。あるいは又、磁気抵抗素子アレイ部８１においては、積層構造体４０の正射影像と重ならないように、上層層間膜５６’がベタ膜状に設けられている。あるいは又、磁気抵抗素子アレイ部８１において、上層層間膜５６’は、磁気抵抗素子を構成する各種の要素と接触しないように設けられている。場合によっては、積層構造体４０の外側に位置する絶縁層２６の領域内に、水素吸蔵材料から成る上層層間膜５６’を形成してもよい。
あるいは又、実施例６の半導体装置の別の変形例の断面概念図を図２３Ｂに示すように、磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有しており、積層構造体４０は絶縁層２６上に形成されており、積層構造体４０の外側に位置する絶縁層２６の領域内には（即ち、積層構造体４０の下方であって積層構造体４０の外側に位置する絶縁層２６の領域内には）、水素吸蔵材料から成る下層層間膜５７’が形成されている。半導体基板１０に対する積層構造体４０の正射影像と、半導体基板１０に対する下層層間膜５７’の正射影像とは、重なっていない。磁気抵抗素子アレイ部８１においては、複数の下層層間膜５７’がドット状（平面形状は、例えば、円形や矩形、あるいは、任意の形状）に設けられている。あるいは又、磁気抵抗素子アレイ部８１においては、積層構造体４０の正射影像と重ならないように、下層層間膜５７’がベタ膜状に設けられている。あるいは又、磁気抵抗素子アレイ部８１において、下層層間膜５７’は、磁気抵抗素子を構成する各種の要素と接触しないように設けられている。
尚、上層層間膜５６’と下層層間膜５７’とを組み合わせてもよい。
実施例６の半導体装置における磁気抵抗素子アレイ部を構成する磁気抵抗素子にあっては、水素吸蔵材料から成る上層層間膜が形成されているので、即ち、積層構造体は上層層間膜で覆われており、あるいは又、積層構造体の上方あるいは側方に上層層間膜が設けられているので、あるいは又、積層構造体の下方に下層絶縁膜が設けられているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を確実に抑制することができる。一方、実施例６の半導体装置における周辺回路部を構成する各種トランジスタは上層層間膜で覆われていないので、製造途中のトランジスタは絶縁層等において発生した水素と接触し易い。その結果、ＳｉやＯのダングリングボンドを終端させることができ、トランジスタに一層高い信頼性を付与することができるし、例えば、ランダム・テレグラフ・シグナル（ＲＴＳ）・ノイズの低減を図ることができる。
あるいは又、断面概念図を図２２Ｃに示すように、磁気抵抗素子アレイ部８１は、水素吸蔵材料（具体的には、例えば、チタン）から成る層（溝部、分離溝部）８３によって囲まれている形態とすることもできる。このような層８３は、上層絶縁層２７から層間絶縁層２２に至る溝を形成し、この溝をチタン（Ｔｉ）で埋め込むことで得ることができる。
実施例６の半導体装置を構成する磁気抵抗素子の構成、構造は、実施例３～実施例４の磁気抵抗素子の構成、構造と同様とすることができるので、更には、実施例１～実施例２の磁気抵抗素子の構成、構造を適用することができるので、詳細な説明は省略する。
実施例７は、本開示の第２の態様に係る半導体装置に関する。平面概念図を図２２Ａに示し、断面概念図を図２３Ｃに示すように、実施例７の半導体装置は、実施例６の半導体装置と同様に、磁気抵抗素子から構成された磁気抵抗素子アレイ部８１、及び、磁気抵抗素子アレイ部８１の周辺部に設けられた周辺回路部８２を備えている。磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体４０を有する。具体的には、磁気抵抗素子は、実施例５において説明した構成、構造を有する。そして、積層構造体４０は、磁気抵抗素子に共有された、絶縁材料から成る水素侵入防止層５８によって囲まれている。水素侵入防止層５８は、実施例５において説明したと同様の構成、構造を有する。水素侵入防止層５８は、磁気抵抗素子アレイ部８１には形成されているが、周辺回路部８２には形成されていない。実施例５において説明したと同様に、水素侵入防止層５８は、磁気抵抗素子アレイ部８１を構成する複数の磁気抵抗素子によって共有されている。即ち、１層あるいは複数の水素侵入防止層５８が、複数の磁気抵抗素子に亙って設けられている。
実施例７の半導体装置における磁気抵抗素子アレイ部を構成する磁気抵抗素子にあっては、水素侵入防止層が形成されているので、即ち、積層構造体は水素侵入防止層によって囲まれているので、製造途中の磁気抵抗素子の積層構造体は絶縁層等において発生した水素と接触し難く、磁気抵抗素子の積層構造体を構成する各種の層が還元され難い。それ故、磁気抵抗素子の情報保持特性の劣化、抵抗値のバラツキ発生等の種々の問題の発生を確実に抑制することができる。一方、実施例７の半導体装置における周辺回路部を構成する各種トランジスタには水素侵入防止層が形成されていないので、製造途中のトランジスタは絶縁層等において発生した水素と接触し易い。その結果、ＳｉやＯのダングリングボンドを終端させることができ、トランジスタに一層高い信頼性を付与することができるし、例えば、ランダム・テレグラフ・シグナル（ＲＴＳ）・ノイズの低減を図ることができる。
実施例８は、実施例１～実施例５において説明した磁気抵抗素子を備えた電子デバイス、具体的には、磁気ヘッドに関する。磁気ヘッドは、例えば、ハードディスクドライブ、集積回路チップ、パーソナルコンピュータ、携帯端末、携帯電話、磁気センサ機器をはじめとする各種電子機器、電気機器等に適用することが可能である。
一例として図２４Ａ、図２４Ｂに、磁気抵抗素子１０１を複合型磁気ヘッド１００に適用した例を示す。尚、図２４Ａは、複合型磁気ヘッド１００について、その内部構造が分かるように一部を切り欠いて示した模式的な斜視図であり、図２４Ｂは複合型磁気ヘッド１００の模式的断面図である。
複合型磁気ヘッド１００は、ハードディスク装置等に用いられる磁気ヘッドであり、基板１２２上に、実施例１～実施例５において説明した磁気抵抗素子を備えた磁気抵抗効果型磁気ヘッドが形成されており、この磁気抵抗効果型磁気ヘッド上に、更に、インダクティブ型磁気ヘッドが積層・形成されている。ここで、磁気抵抗効果型磁気ヘッドは、再生用ヘッドとして動作し、インダクティブ型磁気ヘッドは、記録用ヘッドとして動作する。即ち、この複合型磁気ヘッド１００にあっては、再生用ヘッドと記録用ヘッドとが複合されている。
複合型磁気ヘッド１００に搭載されている磁気抵抗効果型磁気ヘッドは、所謂シールド型ＭＲヘッドであり、基板１２２上に絶縁層１２３を介して形成された第１の磁気シールド層１２５と、第１の磁気シールド層１２５上に絶縁層１２３を介して形成された磁気抵抗素子１０１と、磁気抵抗素子１０１上に絶縁層１２３を介して形成された第２の磁気シールド層１２７とを備えている。絶縁層１２３は、Ａｌ2Ｏ3やＳｉＯ2等の絶縁材料から成る。第１の磁気シールド層１２５は、磁気抵抗素子１０１の下層側を磁気的にシールドするためのものであり、Ｎｉ－Ｆｅ等の軟磁性材料から成る。第１の磁気シールド層１２５上に、絶縁層１２３を介して磁気抵抗素子１０１が形成されている。磁気抵抗素子１０１は、磁気抵抗効果型磁気ヘッドにおいて、磁気記録媒体からの磁気信号を検出する感磁素子として機能する。磁気抵抗素子１０１の形状は略矩形状であり、一側面が磁気記録媒体への対向面として露呈している。そして、磁気抵抗素子１０１の両端にはバイアス層１２８，１２９が配されている。また、バイアス層１２８，１２９に接続された接続端子１３０，１３１が形成されている。接続端子１３０，１３１を介して磁気抵抗素子１０１にセンス電流が供給される。バイアス層１２８，１２９の上部には、絶縁層１２３を介して第２の磁気シールド層１２７が設けられている。
磁気抵抗効果型磁気ヘッドの上に積層・形成されたインダクティブ型磁気ヘッドは、第２の磁気シールド層１２７及び上層コア１３２によって構成される磁気コアと、磁気コアを巻回するように形成された薄膜コイル１３３とを備えている。上層コア１３２は、第２の磁気シールド層１２７と共に閉磁路を形成しており、インダクティブ型磁気ヘッドの磁気コアとなるものであり、Ｎｉ－Ｆｅ等の軟磁性材料から成る。ここで、第２の磁気シールド層１２７及び上層コア１３２は、これらの前端部が磁気記録媒体への対向面として露呈しており、且つ、これらの後端部において第２の磁気シールド層１２７及び上層コア１３２が互いに接するように形成されている。ここで、第２の磁気シールド層１２７及び上層コア１３２の前端部は、磁気記録媒体の対向面において、第２の磁気シールド層１２７及び上層コア１３２が所定の間隙ｇをもって離間するように形成されている。即ち、複合型磁気ヘッド１００において、第２の磁気シールド層１２７は、磁気抵抗素子１０１の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッドの磁気コアも兼ねており、第２の磁気シールド層１２７と上層コア１３２によってインダクティブ型磁気ヘッドの磁気コアが構成されている。そして間隙ｇが、インダクティブ型磁気ヘッドの記録用磁気ギャップとなる。
また、第２の磁気シールド層１２７上には、絶縁層１２３に埋設された薄膜コイル１３３が形成されている。薄膜コイル１３３は、第２の磁気シールド層１２７及び上層コア１３２から成る磁気コアを巻回するように形成されている。図示していないが、薄膜コイル１３３の両端部は、外部に露呈しており、薄膜コイル１３３の両端に形成された端子が、インダクティブ型磁気ヘッドの外部接続用端子となる。即ち、磁気記録媒体への磁気信号の記録時、これらの外部接続用端子から薄膜コイル１３３に記録電流が供給される。
以上のような複合型磁気ヘッド１００は、再生用ヘッドとして磁気抵抗効果型磁気ヘッドを搭載しているが、磁気抵抗効果型磁気ヘッドは、磁気記録媒体からの磁気信号を検出する感磁素子として、実施例１～実施例５において説明した磁気抵抗素子１０１を備えている。そして、磁気抵抗素子１０１は、上述したように非常に優れた特性を示すので、この磁気抵抗効果型磁気ヘッドは、磁気記録の更なる高記録密度化に対応することができる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例において説明した各種の積層構造、使用した材料等は例示であり、適宜、変更することができる。磁化固定層を、参照層及び固定層から成る積層フェリ構造（積層フェリピン構造）とすることもできる。本開示の磁気抵抗素子の複数から構成された不揮発性記憶素子アレイを含むロジック領域が形成された基板と、例えば、撮像素子の複数が形成された撮像素子アレイを含む基板とを貼り合わせることもできる。
開口部の側壁に、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る層を形成してもよい。また、パッド部が設けられている場合、パッド部の下面及び／又は上面に、水素吸蔵材料（具体的には、チタン、Ｔｉ）から成る層を形成してもよい。配線層の層数は、１層に限定されず、２層以上であってもよい。
また、複数の磁気抵抗素子（記憶素子、不揮発性メモリセル）から構成された、所謂クロスポイント型のメモリセルユニットを構成することもできる。このクロスポイント型のメモリセルユニットは、
第１の方向に延びる複数の第３配線（ワード線）、
第３配線と上下方向に離間して配置され、第３配線と異なる第２の方向に延びる複数の第２配線（ビット線）、及び、
第３配線と第２配線とが重複する領域に配置され、第３配線及び第２配線に接続された磁気抵抗素子（記憶素子、不揮発性メモリセル）、
から構成されている。そして、第３配線と第２配線との間に印加する電圧の向き、あるいは、第３配線と第２配線との間に流す電流の向きによって、磁気抵抗素子における情報の書込み、消去が行われる。尚、このような構造にあっては、選択用トランジスタＴＲは不要である。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《磁気抵抗素子：第１の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体の側壁には、第１サイドウォールが形成されており、
第１サイドウォール上には、第２サイドウォールが形成されており、
第１サイドウォールは、水素の侵入を阻止する絶縁材料から成り、
第２サイドウォールは、水素吸蔵材料から成る磁気抵抗素子。
［Ａ０２］第２サイドウォールはチタンから成る［Ａ０１］に記載の磁気抵抗素子。
［Ａ０３］第２サイドウォールの厚さは３×１０-8ｍ以上である［Ａ０１］又は［Ａ０２］に記載の磁気抵抗素子。
［Ａ０４］第１サイドウォールは、ＳｉＮ又はＡｌＯXから成る［Ａ０１］乃至［Ａ０３］のいずれか１項に記載の磁気抵抗素子。
［Ａ０５］第１サイドウォールの厚さは１×１０-8ｍ以上である［Ａ０１］乃至［Ａ０４］のいずれか１項に記載の磁気抵抗素子。
［Ａ０６］第２サイドウォール上には、水素の侵入を阻止する絶縁材料から成る第３サイドウォールが形成されている［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の磁気抵抗素子。
［Ａ０７］第３サイドウォールは、ＳｉＮ又はＡｌＯXから成る［Ａ０６］に記載の磁気抵抗素子。
［Ａ０８］積層構造体は、更に、その上又は上方に上部・水素吸蔵層を有し、
第１サイドウォールは、上部・水素吸蔵層の側壁を覆っている［Ａ０１］乃至［Ａ０７］のいずれか１項に記載の磁気抵抗素子。
［Ａ０９］積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有し、
第１サイドウォールは、下部・水素吸蔵層の側壁を覆っている［Ａ０１］乃至［Ａ０８］のいずれか１項に記載の磁気抵抗素子。
［Ａ１０］上層絶縁層で覆われており、
上層絶縁層内には、水素吸蔵材料から成る上層層間膜が形成されている［Ａ０１］乃至［Ａ０９］のいずれか１項に記載の磁気抵抗素子。
［Ａ１１］上層層間膜は、磁気抵抗素子が占める面積の５０％以上の面積を占める［Ａ１０］に記載の磁気抵抗素子。
［Ａ１２］積層構造体は、層間絶縁層上に形成されており、
層間絶縁層内には、水素吸蔵材料から成る下層層間膜が形成されている［Ａ０１］乃至［Ａ１１］のいずれか１項に記載の磁気抵抗素子。
［Ａ１３］下層層間膜は、磁気抵抗素子が占める面積の５０％以上の面積を占める［Ａ１２］に記載の磁気抵抗素子。
［Ａ１４］《磁気抵抗素子：第２の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、更に、その上又は上方には、上部・水素吸蔵層を有する磁気抵抗素子。
［Ａ１５］積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有する［Ａ１４］に記載の磁気抵抗素子。
［Ａ１６］《磁気抵抗素子：第３の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有する磁気抵抗素子。
［Ａ１７］《磁気抵抗素子：第４の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、絶縁材料から成る水素侵入防止層によって囲まれている磁気抵抗素子。
［Ａ１８］水素侵入防止層は、ＳｉＮ又はＡｌＯXから成る［Ａ１７］に記載の磁気抵抗素子。
［Ａ１９］《磁気抵抗素子：第５の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、上層絶縁層で覆われており、
積層構造体の外側に位置する上層絶縁層の領域内には、水素吸蔵材料から成る上層層間膜が形成されている磁気抵抗素子。
［Ａ２０］上層層間膜は、磁気抵抗素子が占める面積の５０％以上の面積を占める［Ａ１９］に記載の磁気抵抗素子。
［Ａ２１］《磁気抵抗素子：第６の態様》
少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、絶縁層上に形成されており、
積層構造体の外側に位置する絶縁層の領域内には、水素吸蔵材料から成る下層層間膜が形成されている磁気抵抗素子。
［Ａ２２］下層層間膜は、磁気抵抗素子が占める面積の５０％以上の面積を占める［Ａ２１］に記載の磁気抵抗素子。
［Ｂ０１］《半導体装置：第１の態様》
磁気抵抗素子から構成された磁気抵抗素子アレイ部、及び、周辺回路部を備えた半導体装置であって、
磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
磁気抵抗素子アレイ部及び周辺回路部は、上層絶縁層で覆われており、
磁気抵抗素子アレイ部における上層絶縁層内には、水素吸蔵材料から成る上層層間膜が形成されており、
上層層間膜は、周辺回路部には形成されていない半導体装置。
［Ｂ０２］磁気抵抗素子アレイ部は、水素吸蔵材料から成る層によって囲まれている［Ｂ０１］に記載の半導体装置。
［Ｂ０３］上層層間膜は、磁気抵抗素子アレイ部の面積の５０％以上の面積を占める［Ｂ０１］又は［Ｂ０２］に記載の半導体装置。
［Ｂ０４］《半導体装置：第２の態様》
磁気抵抗素子から構成された磁気抵抗素子アレイ部、及び、周辺回路部を備えた半導体装置であって、
磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
積層構造体は、磁気抵抗素子に共有された、絶縁材料から成る水素侵入防止層によって囲まれている半導体装置。
［Ｂ０５］水素侵入防止層は、ＳｉＮ又はＡｌＯXから成る［Ｂ０４］に記載の半導体装置。
［Ｂ０６］磁気抵抗素子アレイ部には水素侵入防止層が形成され、
周辺回路部には水素侵入防止層が形成されていない［Ｂ０４］又は［Ｂ０５］に記載の半導体装置。
［Ｂ０７］磁気抵抗素子は、［Ａ０１］乃至［Ａ２２］のいずれか１項に記載の磁気抵抗素子から成る［Ｂ０１］乃至［Ｂ０６］のいずれか１項に記載の半導体装置。
１０・・・半導体基板、１１・・・素子分離領域、１２・・・ゲート電極（ワード線あるいはアドレス線）、１３・・・ゲート絶縁層、１４・・・チャネル形成領域、１５Ａ，１５Ｂ・・・ソース／ドレイン領域、１６・・・ゲートサイドウォール、２１・・・下層絶縁膜、２２・・・層間絶縁層、２３，２４・・・接続孔、２３’，２４’，６５’・・・絶縁材料層、２５・・・上層絶縁膜、２６・・・絶縁層、２７・・・上層絶縁層、３１・・・第１電極、３２・・・第２電極、４０・・・積層構造体、５１・・・第１サイドウォール、５２・・・第２サイドウォール、５３・・・第３サイドウォール、５４・・・上部・水素吸蔵層、５５・・・下部・水素吸蔵層、５６，５６’・・・上層層間膜、５７，５７’・・・下層層間膜、５８・・・水素侵入防止層、６１，６３，６５・・・接続孔、６１Ａ，６３Ａ，６５Ａ・・・開口部、６２・・・第２配線（ビット線）、６４・・・第１配線（センス線）、６２’，６４’・・・下地層、６６・・・配線層、７０・・・下地材料層、８１・・・磁気抵抗素子アレイ部、８２・・・周辺回路部、８３・・・水素吸蔵材料から成る層（溝部）、１００・・・複合型磁気ヘッド、１０１・・・磁気抵抗素子、１２２・・・基板、１２３・・・絶縁層、１２５・・・第１の磁気シールド層、１２７・・・第２の磁気シールド層、１２８，１２９・・・バイアス層、１３０，１３１・・・接続端子、１３２・・・上層コア、１３３・・・薄膜コイル、ＴＲ・・・選択用トランジスタ

Claims (11)

  1. 少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
    積層構造体の側壁には、第１サイドウォールが形成されており、
    第１サイドウォール上には、第２サイドウォールが形成されており、
    第１サイドウォールは、水素の侵入を阻止する絶縁材料から成り、
    第２サイドウォールは、水素吸蔵材料から成り、
    積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有し、
    第１サイドウォールは、下部・水素吸蔵層の側壁を覆っている磁気抵抗素子。
  2. 第２サイドウォールはチタンから成る請求項１に記載の磁気抵抗素子。
  3. 第２サイドウォールの厚さは３×１０－８ｍ以上である請求項１に記載の磁気抵抗素子。
  4. 第１サイドウォールは、ＳｉＮ又はＡｌＯＸから成る請求項１に記載の磁気抵抗素子。
  5. 第１サイドウォールの厚さは１×１０－８ｍ以上である請求項１に記載の磁気抵抗素子。
  6. 第２サイドウォール上には、水素の侵入を阻止する絶縁材料から成る第３サイドウォールが形成されている請求項１に記載の磁気抵抗素子。
  7. 第３サイドウォールは、ＳｉＮ又はＡｌＯＸから成る請求項６に記載の磁気抵抗素子。
  8. 積層構造体は、更に、その上又は上方に上部・水素吸蔵層を有し、
    第１サイドウォールは、上部・水素吸蔵層の側壁を覆っている請求項１に記載の磁気抵抗素子。
  9. 上層絶縁層で覆われており、
    上層絶縁層内には、水素吸蔵材料から成る上層層間膜が形成されている請求項１に記載の磁気抵抗素子。
  10. 積層構造体は、層間絶縁層上に形成されており、
    層間絶縁層内には、水素吸蔵材料から成る下層層間膜が形成されている請求項１に記載の磁気抵抗素子。
  11. 磁気抵抗素子から構成された磁気抵抗素子アレイ部、及び、周辺回路部を備えた半導体装置であって、
    磁気抵抗素子は、少なくとも、磁化固定層、中間層及び記憶層から成る積層構造体を有しており、
    積層構造体の側壁には、第１サイドウォールが形成されており、
    第１サイドウォール上には、第２サイドウォールが形成されており、
    第１サイドウォールは、水素の侵入を阻止する絶縁材料から成り、
    第２サイドウォールは、水素吸蔵材料から成り、
    積層構造体は、更に、その下又は下方に下部・水素吸蔵層を有し、
    第１サイドウォールは、下部・水素吸蔵層の側壁を覆っている半導体装置。
JP2020556000A 2018-11-07 2019-10-30 磁気抵抗素子及び半導体装置 Active JP7386805B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018209332 2018-11-07
JP2018209332 2018-11-07
PCT/JP2019/042536 WO2020095785A1 (ja) 2018-11-07 2019-10-30 磁気抵抗素子及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020095785A1 JPWO2020095785A1 (ja) 2021-10-14
JP7386805B2 true JP7386805B2 (ja) 2023-11-27

Family

ID=70611402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020556000A Active JP7386805B2 (ja) 2018-11-07 2019-10-30 磁気抵抗素子及び半導体装置

Country Status (5)

Country Link
US (1) US20210389395A1 (ja)
JP (1) JP7386805B2 (ja)
CN (1) CN113039657A (ja)
DE (1) DE112019005572T5 (ja)
WO (1) WO2020095785A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025592A1 (en) 2000-08-24 2002-02-28 Gunther Schindler Microelectronic component and method for fabricating a microelectronic component
US20030234412A1 (en) 2002-06-25 2003-12-25 Tomomi Yamanobe Semiconductor element
JP2004186353A (ja) 2002-12-03 2004-07-02 Sony Corp 強誘電体キャパシタ
US20040188742A1 (en) 2003-03-25 2004-09-30 Sanyo Electric Co., Ltd. Method of fabricating memory and memory
JP2006253303A (ja) 2005-03-09 2006-09-21 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2007134736A (ja) 2003-03-25 2007-05-31 Sanyo Electric Co Ltd メモリ
US20140070162A1 (en) 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Resistance change type memory and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027537A (ja) 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025592A1 (en) 2000-08-24 2002-02-28 Gunther Schindler Microelectronic component and method for fabricating a microelectronic component
JP2002076296A (ja) 2000-08-24 2002-03-15 Infineon Technologies Ag マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材
US20030234412A1 (en) 2002-06-25 2003-12-25 Tomomi Yamanobe Semiconductor element
JP2004031553A (ja) 2002-06-25 2004-01-29 Oki Electric Ind Co Ltd 半導体素子及びその製造方法
JP2004186353A (ja) 2002-12-03 2004-07-02 Sony Corp 強誘電体キャパシタ
US20040188742A1 (en) 2003-03-25 2004-09-30 Sanyo Electric Co., Ltd. Method of fabricating memory and memory
JP2007134736A (ja) 2003-03-25 2007-05-31 Sanyo Electric Co Ltd メモリ
JP2006253303A (ja) 2005-03-09 2006-09-21 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US20140070162A1 (en) 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Resistance change type memory and manufacturing method thereof
JP2014056941A (ja) 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ

Also Published As

Publication number Publication date
JPWO2020095785A1 (ja) 2021-10-14
US20210389395A1 (en) 2021-12-16
CN113039657A (zh) 2021-06-25
DE112019005572T5 (de) 2021-07-15
WO2020095785A1 (ja) 2020-05-14

Similar Documents

Publication Publication Date Title
CN108701758B (zh) 磁阻元件和电子设备
CN109564896B (zh) 磁阻元件和电子设备
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US7266012B2 (en) Magnetoresistive effect element and magnetic memory
KR102306333B1 (ko) 불휘발성 메모리 셀, 메모리 셀 유닛 및 정보 기입 방법 및, 전자 기기
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
WO2001024289A1 (fr) Dispositif a memoire a resistance magnetique et procede de production
JP2006278645A (ja) 磁気メモリ装置
WO2020095753A1 (ja) 磁気抵抗素子
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP7386805B2 (ja) 磁気抵抗素子及び半導体装置
US10069062B2 (en) Magnetoresistive element
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2009224477A (ja) 半導体記憶装置及びその製造方法
WO2021161700A1 (ja) 不揮発性メモリ素子及びその製造方法
JP2009302434A (ja) 磁気抵抗効果素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R150 Certificate of patent or registration of utility model

Ref document number: 7386805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150