JP7382560B2 - Wafer detection device, wafer detection method, and prober - Google Patents
Wafer detection device, wafer detection method, and prober Download PDFInfo
- Publication number
- JP7382560B2 JP7382560B2 JP2022186988A JP2022186988A JP7382560B2 JP 7382560 B2 JP7382560 B2 JP 7382560B2 JP 2022186988 A JP2022186988 A JP 2022186988A JP 2022186988 A JP2022186988 A JP 2022186988A JP 7382560 B2 JP7382560 B2 JP 7382560B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- detection
- detection sensor
- scanning
- occurred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 252
- 235000012431 wafers Nutrition 0.000 claims description 224
- 230000007246 mechanism Effects 0.000 claims description 34
- 230000032258 transport Effects 0.000 claims description 26
- 238000005259 measurement Methods 0.000 claims description 24
- 230000004308 accommodation Effects 0.000 claims description 11
- 230000003252 repetitive effect Effects 0.000 claims description 9
- 238000007689 inspection Methods 0.000 description 14
- 238000009434 installation Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000036829 Device dislocation Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、カセット内に収容されている複数のウェーハの検出を行うウェーハ検出装置及びウェーハ検出方法と、このウェーハ検出装置を備えるプローバに関する。 The present invention relates to a wafer detection device and a wafer detection method for detecting a plurality of wafers housed in a cassette, and a prober equipped with this wafer detection device.
半導体製造工程では、ウェーハ上に半導体装置の複数のチップが形成された段階で、プローバにより各チップが正常に動作するか否かを電気的に検査するウェハレベル検査が行われている。このプローバは、検査するウェーハを供給及び回収するローダ部と、ローダ部から供給されたウェーハを検査する測定ユニット(プローバ本体)と、を備える。また、ローダ部は、複数のウェーハを収容したカセットが載置されるロードポートと、カセットと測定ユニットとの間でウェーハを搬送する搬送ユニット(ローダ搬送部)と、を備える(特許文献1参照)。 In a semiconductor manufacturing process, when a plurality of chips of a semiconductor device are formed on a wafer, a wafer level test is performed in which a prober is used to electrically test whether each chip operates normally. This prober includes a loader section that supplies and collects wafers to be inspected, and a measurement unit (prober main body) that inspects the wafers supplied from the loader section. The loader section also includes a load port on which a cassette containing a plurality of wafers is placed, and a transport unit (loader transport section) that transports the wafers between the cassette and the measurement unit (see Patent Document 1). ).
カセットには、上下方向に沿って複数のウェーハが間隔をあけて収容されている。そして、ローダ部には、ロードポートに載置されたカセット内のウェーハ収容位置(例えばスロット)ごとにウェーハの有無等を検出するウェーハセンシング(ウェーハマッピングともいう)を行うセンシング装置(ウェーハ検出装置)が設けられている。 A plurality of wafers are housed in the cassette at intervals along the vertical direction. The loader section has a sensing device (wafer detection device) that performs wafer sensing (also called wafer mapping) to detect the presence or absence of wafers at each wafer storage position (for example, slot) in the cassette placed in the load port. is provided.
このセンシング装置は、例えば、発光部及び受光部により構成される透過型の検出センサを、カセット内でウェーハごとのウェーハ収容位置に沿って上下方向に走査することで、ウェーハ収容位置ごとのウェーハの有無を検出している(特許文献2参照)。 For example, this sensing device scans a transmission type detection sensor composed of a light emitting part and a light receiving part vertically along the wafer storage position for each wafer in a cassette, thereby detecting the wafers at each wafer storage position. The presence or absence is detected (see Patent Document 2).
ところで、上記特許文献2に記載のウェーハセンシングを実行する場合、搬送ユニットによるウェーハの搬送の信頼性を向上するために、センシング装置は、ウェーハ収容位置ごとのウェーハの有無を検出する他に、ウェーハ収容位置ごとのウェーハの位置及び厚みのばらつきを同時に検出している。そして、センシング装置は、ウェーハの位置及び厚みのばらつきが想定値から大きく外れる場合には、検出センサによる検出エラーが発生したと判定している。
By the way, when performing the wafer sensing described in
この際に、一定の頻度で実際にはウェーハの位置及び厚みのばらつきが正常であるにもかかわらずセンシング装置が検出エラーの発生を誤判定する場合がある。この場合には、プローバの再立ち上げが必要になりタイムロスが発生してしまう。さらに、測定ユニットが複数の測定部(測定ステージ)を有し且つ1つの搬送ユニットで複数の測定部に対してウェーハを搬送しているプローバでは、搬送ユニットが止まると複数の測定部に影響が生じるので非常に大きなタイムロスが発生してしまう。 At this time, the sensing device may erroneously determine that a detection error has occurred even though the variations in the position and thickness of the wafer are actually normal. In this case, it is necessary to restart the prober, resulting in time loss. Furthermore, in a prober in which the measurement unit has multiple measurement sections (measurement stages) and one transport unit transports the wafer to the multiple measurement sections, when the transport unit stops, the multiple measurement sections are affected. This results in a huge time loss.
そこで、例えば、ウェーハセンシングを実行する場合に検出センサを上下方向に走査する走査速度を遅くすることで検出エラーの誤判定の発生を減らすことが考えられるが、この場合、ウェーハセンシングのスループットが低下するという問題が発生する。 Therefore, for example, when performing wafer sensing, it is possible to reduce the occurrence of false detection errors by slowing down the scanning speed at which the detection sensor is scanned in the vertical direction, but in this case, the throughput of wafer sensing decreases. A problem arises.
本発明はこのような事情に鑑みてなされたものであり、検出エラーの発生の正確な判定と、スループットの低下防止とを両立可能なウェーハ検出装置及びウェーハ検出方法と、このウェーハ検出装置を備えるプローバを提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a wafer detection device and a wafer detection method that can both accurately determine the occurrence of a detection error and prevent a decrease in throughput, and a wafer detection device that includes the wafer detection device. The purpose is to provide a prober.
本発明の目的を達成するためのウェーハ検出装置は、複数のウェーハを第1方向に沿って間隔をあけて収容するカセット内のウェーハを検出するウェーハ検出装置において、ウェーハを検出する検出センサと、検出センサを、カセット内のウェーハごとのウェーハ収容位置に沿って第1方向に第1速度で走査する走査機構と、第1方向に走査中の検出センサの検出結果に基づき、検出センサによる検出エラーの発生の有無を判定する判定部と、判定部が検出エラーの発生有と判定した場合に、走査機構を制御して、検出センサを、予め定められた第2速度であって且つ判定部が検出エラーの発生の有無を誤判定する確率が第1速度よりも低い第2速度で第1方向に再走査する走査制御部と、を備える。 A wafer detection device for achieving the object of the present invention detects a wafer in a cassette that accommodates a plurality of wafers at intervals along a first direction, and includes a detection sensor that detects the wafer; A scanning mechanism that scans the detection sensor at a first speed in a first direction along the wafer storage position of each wafer in the cassette, and detects a detection error by the detection sensor based on the detection result of the detection sensor scanning in the first direction. a determination unit that determines whether or not a detection error has occurred, and when the determination unit determines that a detection error has occurred, controls the scanning mechanism to move the detection sensor at a predetermined second speed and when the determination unit determines that a detection error has occurred. and a scan control unit that rescans in the first direction at a second speed at which the probability of erroneously determining whether a detection error has occurred is lower than the first speed.
このウェーハ検出装置によれば、検出センサの再走査時のみ検出センサの走査速度を第1速度から第2速度に変更するので、装置のスループットを低下させることなく、初回の検出エラーの発生の判定が誤判定であるか否かを正確に判定することができる。 According to this wafer detection device, since the scanning speed of the detection sensor is changed from the first speed to the second speed only when rescanning the detection sensor, the occurrence of the first detection error can be determined without reducing the throughput of the device. It is possible to accurately determine whether or not this is an erroneous determination.
本発明の他の態様に係るウェーハ検出装置において、検出センサによるウェーハ収容位置ごとのウェーハの検出結果に基づき、ウェーハ収容位置ごとのウェーハの有無を検出する第1ウェーハ検出部を備える。 A wafer detection apparatus according to another aspect of the present invention includes a first wafer detection section that detects the presence or absence of a wafer at each wafer accommodation position based on the detection result of the wafer at each wafer accommodation position by the detection sensor.
本発明の他の態様に係るウェーハ検出装置において、検出センサによるウェーハ収容位置ごとのウェーハの検出結果に基づき、ウェーハ収容位置ごとのウェーハの位置及びウェーハの厚みのばらつきの少なくとも一方を検出する第2ウェーハ検出部を備える。 In the wafer detection device according to another aspect of the present invention, a second device detects at least one of the wafer position and wafer thickness variation for each wafer accommodation position based on the detection result of the wafer for each wafer accommodation position by the detection sensor. Equipped with a wafer detection section.
本発明の他の態様に係るウェーハ検出装置において、検出センサが、ウェーハごとのウェーハ収容位置から第1方向に対して垂直な第2方向にシフトした位置に設けられており、検出センサが、第1方向及び第2方向の双方に垂直な第3方向に向けて検査光を出射する発光部と、発光部に対して第3方向に間隔をあけて配置され且つ発光部から出射された検査光を受光する受光部と、を備え、走査機構による検出センサの第1方向の走査に応じて、第3方向に平行な検査光がウェーハごとのウェーハ収容位置を通過する。これにより、カセット内のウェーハ収容位置ごとにウェーハの検出を行うことができる。 In the wafer detection device according to another aspect of the present invention, the detection sensor is provided at a position shifted in a second direction perpendicular to the first direction from the wafer accommodation position for each wafer, and the detection sensor is provided at a position shifted in a second direction perpendicular to the first direction. a light emitting section that emits test light in a third direction perpendicular to both the first direction and the second direction; and a test light that is spaced apart from the light emitting section in the third direction and that is emitted from the light emitting section. and a light receiving section that receives the light, and the inspection light parallel to the third direction passes through the wafer accommodation position for each wafer in response to the scanning of the detection sensor in the first direction by the scanning mechanism. Thereby, wafers can be detected for each wafer accommodation position within the cassette.
本発明の他の態様に係るウェーハ検出装置において、判定部が、第1方向に再走査中の検出センサの検出結果に基づき、検出エラーの発生の有無を再判定し、判定部による再判定で検出エラーの発生有りと判定された場合に、走査制御部による検出センサの再走査と、判定部による再判定と、を繰り返し実行させる繰り返し制御を実行する繰り返し制御部を備え、繰り返し制御部が、判定部が検出エラーの発生無と判定した場合、又は繰り返し制御を予め定められた指定回数だけ繰り返しても判定部が検出エラーの発生有と判定した場合に、繰り返し制御を停止する。これにより、判定部による初回の検出エラーの発生有の判定が誤判定であるか否かを高精度に判定することができる。 In the wafer detection device according to another aspect of the present invention, the determination unit re-determines whether a detection error has occurred based on the detection result of the detection sensor during rescanning in the first direction, and the determination unit re-determines whether or not a detection error has occurred. a repetition control unit that executes repetition control to repeatedly perform re-scanning of the detection sensor by the scan control unit and re-determination by the determination unit when it is determined that a detection error has occurred, the repetition control unit: When the determination section determines that a detection error has not occurred, or when the determination section determines that a detection error has occurred even after repeating the repetitive control a predetermined number of times, the repetitive control is stopped. Thereby, it is possible to determine with high accuracy whether or not the determination by the determination unit as to whether a detection error has occurred for the first time is an erroneous determination.
本発明の目的を達成するためのプローバは、複数のウェーハを第1方向に沿って間隔をあけて収容するカセットが載置されるロードポートと、ウェーハの電気的特性を検査する測定ユニットと、測定ユニットとカセットとの間でウェーハを搬送する搬送ユニットと、上述のウェーハ検出装置と、を備えるプローバ。 A prober for achieving the object of the present invention includes: a load port on which a cassette that accommodates a plurality of wafers at intervals along a first direction is placed; a measurement unit that inspects the electrical characteristics of the wafer; A prober comprising a transport unit that transports a wafer between a measurement unit and a cassette, and the above-mentioned wafer detection device.
本発明の目的を達成するためのウェーハ検出方法は、複数のウェーハを第1方向に沿って間隔をあけて収容するカセット内のウェーハを検出するウェーハ検出方法において、ウェーハを検出する検出センサを、カセット内のウェーハごとのウェーハ収容位置に沿って第1方向に第1速度で走査する走査ステップと、第1方向に走査中の検出センサの検出結果に基づき、検出センサによる検出エラーの発生の有無を判定する判定ステップと、判定ステップで検出エラーの発生有と判定した場合に、検出センサを、予め定められた第2速度であって且つ判定ステップで検出エラーの発生の有無を誤判定する確率が第1速度よりも低い第2速度で第1方向に再走査する走査制御ステップと、を有する。 A wafer detection method for achieving the object of the present invention detects a wafer in a cassette that accommodates a plurality of wafers at intervals along a first direction, and includes a detection sensor for detecting the wafer. A scanning step of scanning in a first direction at a first speed along the wafer storage position of each wafer in the cassette, and based on the detection result of the detection sensor during scanning in the first direction, whether or not a detection error has occurred by the detection sensor. and a probability that the detection sensor is at a predetermined second speed and the determination step incorrectly determines whether or not a detection error has occurred when it is determined in the determination step that a detection error has occurred. a scanning control step of rescanning in the first direction at a second speed lower than the first speed.
本発明は、検出エラーの発生の正確な判定と、スループットの低下防止とを両立することができる。 The present invention can both accurately determine the occurrence of a detection error and prevent a decrease in throughput.
[プローバの構成]
図1は、プローバ10の外観斜視図である。図2は、プローバ10をその上方側から見た概略図である。なお、図中のX軸方向(本発明の第3方向に相当)と、Y軸方向(本発明の第2方向に相当)と、Z軸方向(本発明の第1方向に相当)とは互いに直交している。また、X軸方向及びY軸方向は水平方向に平行な方向であり、Z軸方向は上下方向に平行(水平方向に垂直)な方向である。
[Prober configuration]
FIG. 1 is an external perspective view of the
図1及び図2に示すように、プローバ10は、ウェーハWを検査する測定ユニット12と、測定ユニット12に対するウェーハWの供給及び測定ユニット12からのウェーハWの回収を行うローダ部14と、を備える。また、プローバ10は表示部15を備える。この表示部15は、例えば、オペレータが各種操作の入力を行ったり、各種情報の表示を行ったりするためのタッチパネル式のモニタである。
As shown in FIGS. 1 and 2, the
測定ユニット12は、X軸方向に沿って配置された複数の測定部16を有する。各測定部16は、ローダ部14から供給されたウェーハWの電気的特性の検査(ウェハレベル検査)を行う。また、測定ユニット12内には、詳しくは後述するが、統括制御部40(図7参照)が設けられている。
The
ローダ部14は、複数のロードポート18と、各ロードポート18に載置されたカセット20(ポッドともいう)と、各測定部16及び各カセット20の間でウェーハWを搬送する搬送ユニット22と、を有する。
The
図3は、カセット20の外観斜視図である。図3に示すように、カセット20は、Z軸方向に沿って複数のスロット(段でも可、図示は省略)を有しており、各スロットによりZ軸方向に沿って複数のウェーハWを互いに間隔をあけて収容する容器である。カセット20の測定ユニット12側の側面には、搬送ユニット22によるウェーハWの取り出し及び戻し用の開口窓20aが形成されている。
FIG. 3 is an external perspective view of the
図1及び図2に戻って、搬送ユニット22は、図示しない搬送ユニット駆動機構を備えており、X軸方向及びZ軸方向に移動可能に構成されると共に、Z軸方向に平行な回転軸を中心として回転可能に構成されている。また、搬送ユニット22は、前後に伸縮自在に構成された搬送アームを備え、この搬送アームによりウェーハWを真空吸着してウェーハWを保持する。これにより、カセット20内のウェーハWは、搬送ユニット22によってカセット20から取り出された後で測定ユニット12の各測定部16に搬送される。また、各測定部16で検査の終了した検査済みのウェーハWは、搬送ユニット24により逆の経路で各測定部16からカセット20内に戻される。
Returning to FIGS. 1 and 2, the
また、ローダ部14内には、ロードポート18ごとにセンシング装置30(本発明のウェーハ検出装置に相当)が設けられている。各センシング装置30は、カセット20内のウェーハ収容位置(スロット)ごとにウェーハWの有無、位置、及び厚みのばらつき等を検出するウェーハセンシングを行う。各センシング装置30は、カセット20内の各ウェーハWのウェーハ収容位置からY軸方向(測定ユニット12側)にシフトした位置に設けられている。
Further, within the
各センシング装置30は、不図示の装置移動機構によりY軸方向に進退移動自在に保持されている。各装置移動機構は、ウェーハセンシングの実行時にはセンシング装置30を、後述の検出センサ32(図4参照)の少なくとも一部がカセット20の内部に挿入される検査位置まで移動させる。また、各装置移動機構は、ウェーハセンシングの実行時以外では、搬送ユニット22によるウェーハWの搬送の妨げにならない退避位置まで、センシング装置30をカセット20から退避させる。
Each
なお、本実施形態では、ロードポート18ごとにセンシング装置30を設けているが、前述の装置移動機構によりセンシング装置30をX軸方向にも移動可能にすることで、1つのセンシング装置30で各カセット20に対するウェーハセンシングを実行可能にしてもよい。
In this embodiment, the
図4は、検査位置に移動されたセンシング装置30の斜視図である。図4に示すように、センシング装置30は、透過型の検出センサ32と走査機構34とを備える。
FIG. 4 is a perspective view of the
検出センサ32は、アーム36と、発光部38A及び受光部38Bと、を備える。アーム36は、そのX軸方向両端部がそれぞれカセット20内に向けてY軸方向に突出した形状を有している。アーム36のX軸方向両端部は、発光部38A及び受光部38BをX軸方向に間隔をあけて保持する。なお、Y軸方向及びZ軸方向における発光部38A及び受光部38Bの位置が揃えられている。また、発光部38A及び受光部38BのX軸方向の間隔は、ウェーハWの少なくとも一部が発光部38A及び受光部38Bの間に入り込む大きさであれば特に限定されない。既述の装置移動機構によりセンシング装置30が検査位置まで移動されると、Z軸方向から見た場合において、カセット20内のウェーハWの一部が発光部38A及び受光部38Bの間に位置する。
The
発光部38Aは、例えば公知の発光ダイオード及びレーザ光源等が用いられ、受光部38Bに向けてX軸方向に平行な検査光Lを出射する。受光部38Bは、例えば公知の光電センサ等が用いられ、発光部38Aから出射された検査光Lを受光して検出信号(電気信号)を出力する。
The
図5は、走査機構34による検出センサ32の走査を説明するための説明図である。図5及び既述の図4に示すように、走査機構34は、例えばボールねじ機構、リニアモータ機構、及びスライド機構の各種直動機構が用いられる。走査機構34は、検出センサ32をZ軸方向に移動自在に保持しており、且つウェーハセンシング時に検出センサ32をZ軸方向に後述の標準速度で走査する。これにより、検出センサ32がカセット20内のウェーハWごとのウェーハ収容位置に沿ってZ軸方向に標準速度で走査される。その結果、X軸方向に平行な検査光Lが、Z軸方向に移動しながらカセット20内の各ウェーハ収容位置(各ウェーハW)を通過する。
FIG. 5 is an explanatory diagram for explaining the scanning of the
図6は、図5中の検出センサ32等の上面図である。図6に示すように、走査機構34による検出センサ32のZ軸方向の走査が開始されると、検出センサ32がZ軸方向の上方及び下方のいずれか一方から他方に向けて移動する。そして、この移動中において、図6の符号6Aに示すように、カセット20内の各ウェーハWのいずれもが発光部38Aと受光部38Bとの間に存在しない場合には、受光部38Bが発光部38Aから出射された検査光Lを受光して検出信号を出力する。
FIG. 6 is a top view of the
一方、上述の移動中において、図6の符号6Bに示すように、カセット20内の各ウェーハWのいずれかが発光部38Aと受光部38Bとの間に存在する場合には、発光部38Aから出射された検査光LがウェーハWにより遮られる。その結果、受光部38Bは、検査光Lを受光しないので検査光Lの検出信号を出力しない。
On the other hand, during the above-mentioned movement, if any of the wafers W in the
従って、受光部38Bが検査光Lの検出信号を出力しているか否かに応じて、発光部38Aと受光部38Bとの間にウェーハWが存在しているか否かを判定することができる。このため、走査機構34による検出センサ32のZ軸方向の走査中にこの検出センサ32から出力された検出信号に基づき、詳しくは後述するが、カセット20内のウェーハ収納位置ごとのウェーハWの有無と、カセット20内に収容されている各ウェーハWの位置(Z軸方向位置)及び厚みのばらつきと、を検出することができる。
Therefore, depending on whether the
図7は、プローバ10の統括制御部40の機能ブロック図である。なお、図7では、図面の煩雑化を防止するため、統括制御部40の各種の機能のうちウェーハセンシングに係る機能のみを図示している。
FIG. 7 is a functional block diagram of the
図7に示すように、統括制御部40は、タッチパネル式の表示部15に対する入力操作に基づき、プローバ10の各部の動作を統括制御する。この統括制御部40は、既述のセンシング装置30と共に本発明のウェーハ検出装置として機能する。
As shown in FIG. 7, the
統括制御部40は、例えばパーソナルコンピュータのような演算装置であり、各種のプロセッサ(Processor)及びメモリ等から構成された演算回路を備える。各種のプロセッサには、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、ASIC(Application Specific Integrated Circuit)、及びプログラマブル論理デバイス[例えばSPLD(Simple Programmable Logic Devices)、CPLD(Complex Programmable Logic Device)、及びFPGA(Field Programmable Gate Arrays)]等が含まれる。なお、統括制御部40の各種機能は、1つのプロセッサにより実現されてもよいし、同種または異種の複数のプロセッサで実現されてもよい。
The
統括制御部40には、既述の表示部15、検出センサ32、及び走査機構34等の他に、記憶部42が接続されている。
A
記憶部42には、統括制御部40が実行する制御プログラムの他に、標準速度情報44及び最適速度情報46が記憶されている。標準速度情報44は、詳しくは後述するが、新たなカセット20に対する初回(1回目)のウェーハセンシング実行時の検出センサ32のZ軸方向の走査速度を示す情報である。また、最適速度情報46は、詳しくは後述するが、ウェーハセンシングのリトライ時(検出センサ32の再走査時)における検出センサ32のZ軸方向の走査速度を示す情報である。
The
統括制御部40は、ウェーハセンシング時に記憶部42内の不図示の制御プログラムを実行することで、ウェーハ検出部50、判定部52、走査制御部54、繰り返し制御部56、及び表示制御部58として機能する。
The
ウェーハ検出部50は、本発明の第1ウェーハ検出部及び第2ウェーハ検出部に相当する。ウェーハ検出部50は、検出センサ32のZ軸方向の走査中(後述の再走査中も含む)に検出センサ32から入力された検査光Lの検出信号に基づき、カセット20内のウェーハ収納位置ごとのウェーハWの有無と、カセット20内に収容されている各ウェーハWの位置(Z軸方向位置)及び厚みのばらつきと、を検出する。
The
具体的には、ウェーハ検出部50は、検出センサ32からの検査光Lの検出信号の入力のオンオフと、検出センサ32のZ軸方向位置と、カセット20内の既知の各スロットの位置と、に基づき、カセット20内のウェーハ収納位置ごとのウェーハWの有無を検出する。また、ウェーハ検出部50は、受光部38Bから検査光Lの検出信号が出力される際の検出センサ32のZ軸方向位置に基づき、カセット20内に収容されている各ウェーハWの位置(Z軸方向位置)及びZ軸方向の厚みを検出する。さらに、ウェーハ検出部50は、上述のウェーハWごとの厚みの検出結果に基づき、カセット20内の各ウェーハWの厚みのばらつきを検出する。なお、ここでいう厚みのばらつきとは、例えば、厚みの最大値と最小値との差である。
Specifically, the
判定部52は、Z軸方向に走査中(再走査中も含む)の検出センサ32の検出結果(検出信号)に基づき、ウェーハセンシング時の検出センサ32による検出エラーの発生の有無を判定する。
The
例えば、判定部52は、上述のウェーハ検出部50と同様に、走査中の検出センサ32の検出信号に基づき各ウェーハWの位置及び各ウェーハWの厚みのばらつきを検出し、「位置検出結果」及び「厚みのばらつき検出結果」の双方が所定の想定値(想定範囲)から外れる場合に検出センサ32の検出エラーの発生有と判定する。また逆に、判定部52は、位置検出結果及び厚みのばらつき検出結果の少なくとも一方が想定値内である場合に検出センサ32の検出エラーの発生無と判定する。なお、位置検出結果及び厚みのばらつき検出結果の双方が想定値内である場合に検出センサ32の検出エラーの発生無と判定し、それ以外の場合に検出センサ32の検出エラーの発生有と判定してもよい。
For example, similar to the
また、判定部52が、各ウェーハWの位置及び各ウェーハの厚みのばらつきを検出する代わりに、これらの検出結果をウェーハ検出部50から取得してもよい。
Further, instead of the
走査制御部54は、走査機構34による検出センサ32のZ軸方向の走査を制御する。この走査制御部54は、カセット20に対する初回のウェーハセンシング実行時には、記憶部42内の標準速度情報44に基づき、走査機構34を駆動して検出センサ32をZ軸方向に標準速度で走査させる。また、走査制御部54は、初回のウェーハセンシング実行後に判定部52が検出センサ32の検出エラーの発生有と判定した場合に、記憶部42内の最適速度情報46に基づき、走査機構34を駆動して検出センサ32をZ軸方向に最適速度で再走査させる。これにより、カセット20に対するウェーハセンシングがリトライされる。
The
標準速度は、本発明の第1速度に相当する。この標準速度は、例えばプローバ10のメーカによって定められた走査速度であり、メーカによって記憶部42内の標準速度情報44に登録される。なお、標準速度情報44への標準速度の登録、及び標準速度情報44に登録されている標準速度の変更を、プローバ10のユーザにより実行可能にしてもよい。
The standard speed corresponds to the first speed of the present invention. This standard speed is, for example, a scanning speed determined by the manufacturer of the
最適速度は、本発明の第2速度に相当する。この最適速度は、プローバ10のユーザによって定められた走査速度であり、ユーザによって記憶部42内の最適速度情報46に登録される。なお、最適速度情報46に登録される最適速度は、ユーザにより変更可能である。
The optimum speed corresponds to the second speed of the present invention. This optimum speed is a scanning speed determined by the user of the
最適速度は、ロードポート18(カセット20)の設置環境下において、判定部52が検出エラーの発生の有無を誤判定する確率(以下、単に検出エラーの誤判定確率という)が前述の標準速度よりも低くなる走査速度である。ここでいう誤判定とは、例えば、各ウェーハWの位置及び各ウェーハの厚みのばらつきが実際には想定値の範囲内であっても、検出センサ32の検出信号に基づいた判定部52の判定結果が「検出エラーの発生有」となることである。
The optimum speed is defined as the probability that the
そして、最適速度は、ロードポート18の設置環境(例えば床の種類、クリーンルームの空調機の振動等)の違い、及び走査機構34の性能のばらつき(ロードポート18ごとに走査機構34が設けられている場合)等の各種要因により変化する。
The optimum speed is determined by differences in the installation environment of the load port 18 (for example, the type of floor, vibration of the clean room air conditioner, etc.) and variations in the performance of the scanning mechanism 34 (if the
図8は、第1設置環境下における図2中の3台のロードポート18[LP1(符号8A)、LP2(符号8B)、LP3(符号8C)]の走査速度と、ウェーハWの厚みのばらつきの平均値及び標準偏差3σ(図中では単に「3σ」と表示)と、の関係を示したグラフである。図9は、第1設置環境下とは異なる第2設置環境下における3台のロードポート18[LP1(符号9A)、LP2(符号9B)、LP3(符号9C)]の走査速度と、ウェーハWの厚みのばらつきの平均値及び標準偏差3σ図中では単に「3σ」と表示と、の関係を示したグラフである。なお、図8及び図9における符号STDは既述の標準速度を示す。
FIG. 8 shows the scanning speed of the three load ports 18 [LP1 (
図8に示すように、第1設置環境下では、走査速度が低くなるほど、ウェーハWの厚みのばらつきの平均値及び標準偏差3σが最小となる。ここで、各グラフ中のバー(平均値及び標準偏差3σ)が大きくなるほど、ウェーハWの厚みのばらつきが大きくなる、すなわち検出エラーの誤判定確率が高くなることを示す。また逆に、各グラフ中のバー(平均値及び標準偏差3σ)が小さくなるほど、ウェーハWの厚みのばらつきが小さくなる、すなわち検出エラーの誤判定確率が低くなることを示す。従って、第1設置環境下では、走査速度を最小にすることで、検出エラーの誤判定確率が最小となる。 As shown in FIG. 8, under the first installation environment, the lower the scanning speed, the smaller the average value and standard deviation 3σ of the thickness variation of the wafer W. Here, the larger the bar (average value and standard deviation 3σ) in each graph, the larger the variation in the thickness of the wafer W, that is, the higher the probability of misjudgment of detection error. Conversely, the smaller the bar (average value and standard deviation 3σ) in each graph, the smaller the variation in the thickness of the wafer W, that is, the lower the probability of misjudgment due to detection error. Therefore, under the first installation environment, by minimizing the scanning speed, the probability of misjudgment due to a detection error is minimized.
一方、図9に示すように、第2設置環境下では、必ずしも最小の走査速度でウェーハWの厚みのばらつきの平均値及び標準偏差3σが最小にはならない、すなわち検出エラーの誤判定が発生する確率が最小にならない。 On the other hand, as shown in FIG. 9, under the second installation environment, the average value and standard deviation 3σ of the variation in the thickness of the wafer W do not necessarily become the minimum at the minimum scanning speed, that is, a false determination of a detection error occurs. probability is not minimized.
このようにロードポート18(カセット20)の設置環境に応じて最適速度は異なる。このため、ユーザは、ロードポート18(カセット20)の設置環境ごとに、走査速度と、検出エラーの誤判定確率を示す指標値(本実施形態では図8及び図9に示した平均値及び標準偏差3σ)との対応関係を予め実験又はシミュレーション等により求め、その結果に基づき最適速度を決定する。そして、ユーザは、決定した最適速度を、タッチパネル式の表示部15を操作して記憶部42内の最適速度情報46に登録する。
In this way, the optimum speed differs depending on the installation environment of the load port 18 (cassette 20). Therefore, for each installation environment of the load port 18 (cassette 20), the user can determine the scanning speed and the index value (in this embodiment, the average value and standard The correspondence relationship with the deviation 3σ) is determined in advance through experiments or simulations, and the optimum speed is determined based on the results. The user then registers the determined optimal speed in the
判定部52による検出エラーの発生有の判定に応じて走査機構34が検出センサ32をZ軸方向に最適速度で再走査させてウェーハセンシングをリトライすることで、標準速度で行う初回のウェーハセンシングと比較して、検出エラーの誤判定確率が低減する。このため、初回のウェーハセンシングで仮に判定部52が検出エラーの発生有を誤判定した場合でも、その後の最適速度で行われたウェーハセンシングのリトライで判定部52が正しい判定(検出エラーの発生無の判定)を行う確率が高くなる。すなわち検出エラーの誤判定確率を減らすことができる。
The
前述の判定部52は、走査機構34による検出センサ32の最適速度でのZ軸方向の再走査(ウェーハセンシングのリトライ)が実行された場合、この再走査中の検出センサ32の検出結果に基づき検出エラーの発生の有無を再判定する。これにより、初回のウェーハセンシング時の判定部52による検出エラーの発生有の判定が、誤判定であるか否かを高精度に判定することができる。
When the
繰り返し制御部56は、走査制御部54及び判定部52を制御して、走査機構34による最適速度での検出センサ32の再走査(ウェーハセンシングのリトライ)と、判定部52による検出エラーの発生の有無の判定と、を繰り返し実行させる繰り返し制御を行う。この繰り返し制御は、判定部52が1回目の再判定で検出エラーの発生有と判定した場合であって且つウェーハセンシングのリトライの指定回数の設定が2回以上である場合に実行される。なお、上述の指定回数の設定は、ユーザがタッチパネル式の表示部15を操作して行う。
The
繰り返し制御部56による繰り返し制御は、判定部52が再判定で検出エラーの発生無と判定した場合、又は予め定められた指定回数分だけ繰り返し制御が繰り返されても判定部52が再判定で検出エラーの発生有と判定した場合に終了する。このように繰り返し制御を実行することで、初回のウェーハセンシング時の判定部52による検出エラーの発生有の判定が誤判定であるか否かをより高精度に判定することができる。
The repetitive control by the
表示制御部58は表示部15の表示を制御する。この表示制御部58は、ウェーハセンシングのリトライが指定回数分(1回又は複数回)だけ実行された後に実施される判定部52の最終の再判定(以下、最終再判定という)においても引き続き検出エラーの発生有との判定がなされた場合に、表示部15にエラー表示を表示させる。これにより、ユーザに対して異常の発生を知らせることができる。
The
なお、統括制御部40は、判定部52の最終再判定で検出エラーの発生有との判定がなされた場合に、プローバ10の少なくともローダ部14の動作を停止させる。
Note that the
[プローバの作用]
図10は、上記構成のプローバ10によるカセット20のウェーハセンシング処理の流れ(本発明のウェーハ検出方法に相当)を示すフローチャートである。
[Prober action]
FIG. 10 is a flowchart showing the flow of wafer sensing processing of the cassette 20 (corresponding to the wafer detection method of the present invention) using the
図10に示すように、統括制御部40は、ロードポート18に新たなカセット20が載置されると、このカセット20に対するウェーハセンシング処理を開始する。最初に走査制御部54が、記憶部42内の標準速度情報44に基づき、走査機構34を駆動して検出センサ32をZ軸方向に標準速度で走査させる(ステップS10、本発明の走査ステップに相当)。これにより、Z軸方向に走査中の検出センサ32から統括制御部40へ検査光Lの検出信号が逐次出力される。
As shown in FIG. 10, when a
そして、ウェーハ検出部50は、上述の走査中に検出センサ32から逐次入力された検査光Lの検出信号に基づき、カセット20内のウェーハ収納位置ごとのウェーハWの有無と、カセット20内に収容されている各ウェーハWの位置及び厚みのばらつきと、を検出する。これにより、カセット20に対する初回のウェーハセンシング、すなわち標準速度でのウェーハセンシングが完了する。
Then, the
また、判定部52は、上述の走査中に検出センサ32から逐次入力された検査光Lの検出信号に基づき各ウェーハWの位置及び厚みのばらつきを検出し、これらの検出結果に基づき検出センサ32の検出エラーの発生の有無を判定する(ステップS12、本発明の判定ステップに相当)。そして、判定部52が検出エラーの発生無と判定した場合には、統括制御部40はウェーハセンシングを終了して次の工程を開始させる(ステップS12でNO)。
Furthermore, the
一方、判定部52が検出エラーの発生有と判定した場合に、走査制御部54は、カセット20に対するウェーハセンシングのリトライを開始する(ステップS12でYES)。
On the other hand, when the
具体的には走査制御部54は、記憶部42内の最適速度情報46に基づき、走査機構34を駆動して検出センサ32をZ軸方向に最適速度で再走査させる(ステップS14,S16、本発明の走査制御ステップに相当)。これにより、初回の標準速度でのウェーハセンシング時よりも検出エラーの誤判定確率が低減される。この際に、最適速度が前述の標準速度よりも遅い場合には検出センサ32の再走査に時間がかかるが、この再走査が行われるのはウェーハセンシングのリトライ時のみである。このため、ウェーハセンシングのリトライを行っても例えば数秒程度の時間が余分にかかるだけであり、プローバ10の全体の稼働時間に対する影響は微々たるものである。また、検出エラーの誤判定に基づくプローバ10の不要な再立ち上げを防止することができるので、スループットを向上させることができる。
Specifically, the
検出センサ32の再走査が実行されると、この再走査中の検出センサ32の検出結果に基づき、前述のウェーハ検出部50による各種検出と、判定部52による検出エラーの発生の有無の再判定(ステップS18)とが実行される。これにより、判定部52による初回(ステップS12)の検出エラーの発生有の判定が、誤判定であるか否かを正確に判定することができる。なお、判定部52が再判定で検出エラーの発生無を判定した場合、すなわち前回の検出エラーの発生有の判定が誤判定であった場合に、統括制御部40はウェーハセンシングを終了して次の工程を開始させる(ステップS18でNO)。
When rescanning of the
一方、判定部52が再判定で検出エラーの発生有を判定した場合(ステップS18でYES)であって且つウェーハセンシングのリトライの指定回数の設定が1回である場合(ステップS20でNO)、後述のステップS24に進む。
On the other hand, if the
また、判定部52が再判定で検出エラーの発生有を判定した場合(ステップS18でYES)であって且つウェーハセンシングのリトライの指定回数の設定が2回以上である場合(ステップS20でYES)、繰り返し制御部56が作動する。そして、繰り返し制御部56は、走査制御部54及び判定部52を制御して、検出センサ32の再走査(ウェーハセンシングのリトライ)と、判定部52による再判定と、を繰り返し実行させる繰り返し制御を行う(ステップS16からステップS22)。これにより、判定部52による初回の検出エラーの発生有の判定が誤判定であるか否かを高精度に判定することができる。
Further, if the
この繰り返し制御は、判定部52が再判定で検出エラーの発生無と判定した場合(ステップS18でNO)、又は判定部52が最終再判定で検出エラーの発生有と判定した場合に終了する(ステップS22でYES)。そして、判定部52が繰り返し制御時の再判定で検出エラーの発生無と判定した場合(ステップS18でNO)、統括制御部40はウェーハセンシングを終了して次の工程を開始させる。
This repetitive control ends when the
一方、判定部52の最終再判定で検出エラーの発生有との判定がなされた場合(ステップS20でNO又はステップS22でYES)、表示制御部58は表示部15にエラー表示を表示させる(ステップS24)。また、このエラー表示と同時又は前後して、統括制御部40はプローバ10の少なくともローダ部14を停止させる。
On the other hand, if the
[本実施形態の効果]
以上のように本実施形態では、検出センサ32の走査を標準速度で行う初回のウェーハセンシングで検出エラーが発生した場合に、検出センサ32の再走査を最適速度で行うウェーハセンシングのリトライを実行することで、初回の検出エラーの発生の判定が誤判定であるか否かを正確に判定することができる。このため、検出エラーの発生の有無を正確に判定することができる。また、仮に最適速度が標準速度よりも遅い場合に、普段のプローバ10の稼働時(例えば初回のウェーハセンシング時)にも最適速度で検出センサ32の走査を行うとプローバ10のスループットが低下するが、本実施形態ではウェーハセンシングのリトライ時にのみ最適速度で検出センサ32の再走査を行うので上述のスループットの低下が防止される。その結果、本実施形態では、検出エラーの発生の正確な判定と、スループットの低下防止とを両立することができる。
[Effects of this embodiment]
As described above, in this embodiment, when a detection error occurs during the first wafer sensing in which the
また、本実施形態では、検出エラーの発生の有無を正確に判定することができるので、誤判定に基づくプローバ10の再立ち上げ及びこれに伴うタイムロスの発生が防止される。特に、1つの搬送ユニット22で複数の測定部16に対してウェーハWを搬送する本実施形態のプローバ10では、誤判定により搬送ユニット22が停止すること、及びこの停止により複数の測定部16に影響が生じて非常に大きなタイムロスが生じることが防止される。
Furthermore, in this embodiment, since it is possible to accurately determine whether a detection error has occurred, restarting the
[その他]
上記実施形態の判定部52は、各ウェーハWの位置及び各ウェーハWの厚みのばらつきに基づき検出エラーの発生の有無を判定しているが、例えば検出センサ32から出力される検出信号の大きさが想定値(想定範囲)内であるか否かに基づき検出エラーの発生の有無を判定してもよい。さらに、判定部52は、各ウェーハWの位置、各ウェーハWの厚みのばらつき、及び検出信号の大きさに基づき検出エラーの発生の有無を判定してもよい。
[others]
The
上記実施形態では、発光部38A及び受光部38Bを備える透過型の検出センサ32を用いてウェーハセンシングを行っているが、少なくともカセット20内のウェーハ収納位置ごとのウェーハWの有無(好ましくは各ウェーハWの位置及び厚みのばらつき等)を検出可能であればセンサの種類の特に限定されるものではない。例えば、検出センサ32として撮像素子を有するカメラを用いると共に、走査中及び再走査中のカメラによる撮影画像(動画像を含む)を画像解析してウェーハWの有無等を検出してもよい。
In the embodiment described above, wafer sensing is performed using the transmission
上記実施形態では、繰り返し制御部56による繰り返し制御を行う場合に、同一の最適速度で検出センサ32の再走査を繰り返しているが、再走査を行うごとに最適速度を変更してもよい。例えば最適速度が遅いほど検出エラーの誤判定確率が低くなるような場合には、再走査を繰り返すごとに最適速度を段階的に低くしてもよい。これにより、ウェーハセンシングのリトライに要する時間を短縮することができる。
In the embodiment described above, when performing repetitive control by the
上記実施形態では、標準速度情報44及び最適速度情報46が記憶部42内に記憶されているが、標準速度情報44及び最適速度情報46がインターネット上のサーバ等に格納されていてもよい。この場合、走査制御部54は、インターネット上のサーバ等にアクセスして標準速度情報44及び最適速度情報46をそれぞれ参照する。
In the above embodiment, the
上記実施形態のウェーハ検出部50は、カセット20内のウェーハ収納位置ごとのウェーハWの有無と、カセット20内に収容されている各ウェーハWの位置及び厚みのばらつきと、を検出しているが、各ウェーハWの位置及び厚みのばらつきについてはいずれか一方のみを検出してもよい。また、ウェーハ検出部50が、ウェーハWの有無のみを検出してもよい。
The
上記実施形態では、Z軸方向が上下方向に平行である場合を例に挙げて説明したが、Z軸方向が上下方向に対して非平行であってもよい。 In the above embodiment, the Z-axis direction is parallel to the vertical direction, but the Z-axis direction may be non-parallel to the vertical direction.
上記実施形態では、プローバ10にセットされるカセット20に対するウェーハセンシングについて説明したが、ウェーハWに対するレーザ加工又はダイシング加工を行う加工装置、及びウェーハWを複数のチップに分割する分割装置等にセットされるカセット20に対するウェーハセンシングにも本発明を適用可能である。
In the above embodiment, the wafer sensing for the
10…プローバ,
14…ローダ部,
18…ロードポート,
20…カセット,
30…センシング装置,
32…検出センサ,
34…走査機構,
38A…発光部,
38B…受光部,
40…統括制御部,
42…記憶部,
44…標準速度情報,
46…最適速度情報,
50…ウェーハ検出部,
52…判定部,
54…走査制御部,
56…繰り返し制御部,
58…表示制御部
10...Prober,
14...Loader section,
18...load port,
20...cassette,
30...sensing device,
32...detection sensor,
34...scanning mechanism,
38A...light emitting part,
38B...light receiving section,
40... General control unit,
42...Storage unit,
44...Standard speed information,
46...Optimum speed information,
50...wafer detection unit,
52...determination section,
54...scan control section,
56...Repetition control section,
58...Display control section
Claims (4)
前記ウェーハを検出する検出センサと、
前記検出センサを、前記カセット内の前記ウェーハごとのウェーハ収容位置に沿って前記第1方向に第1速度で走査する走査機構と、
前記第1方向に走査中の前記検出センサの検出結果に基づき、前記検出センサによる検出エラーの発生の有無を判定する判定部と、
前記判定部が前記検出エラーの発生有と判定した場合に、前記走査機構を制御して、前記検出センサを、前記第1速度から変更した第2速度で前記第1方向に再走査する走査制御部と、
を備えるウェーハ検出装置。 A wafer detection device that detects a wafer in a cassette that accommodates a plurality of wafers at intervals along a first direction,
a detection sensor that detects the wafer;
a scanning mechanism that scans the detection sensor in the first direction at a first speed along a wafer accommodation position for each of the wafers in the cassette;
a determination unit that determines whether a detection error has occurred by the detection sensor based on a detection result of the detection sensor scanning in the first direction;
scanning control for controlling the scanning mechanism to rescan the detection sensor in the first direction at a second speed changed from the first speed when the determination unit determines that the detection error has occurred; Department and
A wafer detection device comprising:
前記判定部による再判定で前記検出エラーの発生有りと判定された場合に、前記走査制御部による前記検出センサの再走査と、前記判定部による再判定と、を繰り返し実行させる繰り返し制御を実行する繰り返し制御部を備え、
前記繰り返し制御部が、前記判定部が前記検出エラーの発生無と判定した場合、又は前記繰り返し制御を予め定められた指定回数だけ繰り返しても前記判定部が前記検出エラーの発生有と判定した場合に、前記繰り返し制御を停止する請求項1に記載のウェーハ検出装置。 The determination unit re-determines whether or not the detection error has occurred based on the detection result of the detection sensor during re-scanning in the first direction;
When it is determined in the re-judgment by the determination unit that the detection error has occurred, repeat control is executed to repeatedly perform re-scanning of the detection sensor by the scan control unit and re-determination by the determination unit. Equipped with a repeat control section,
If the repetition control unit determines that the detection error has not occurred, or if the determination unit determines that the detection error has occurred even after repeating the repetition control a predetermined number of times. 2. The wafer detection apparatus according to claim 1, wherein the repetitive control is stopped at .
前記ウェーハの電気的特性を検査する測定ユニットと、
前記測定ユニットと前記カセットとの間で前記ウェーハを搬送する搬送ユニットと、
請求項1又は2に記載のウェーハ検出装置と、
を備えるプローバ。 a load port on which a cassette accommodating a plurality of wafers at intervals along the first direction is placed;
a measurement unit that inspects the electrical characteristics of the wafer;
a transport unit that transports the wafer between the measurement unit and the cassette;
The wafer detection device according to claim 1 or 2,
A prober equipped with.
前記ウェーハを検出する検出センサを、前記カセット内の前記ウェーハごとのウェーハ収容位置に沿って前記第1方向に第1速度で走査する走査ステップと、
前記第1方向に走査中の前記検出センサの検出結果に基づき、前記検出センサによる検出エラーの発生の有無を判定する判定ステップと、
前記判定ステップで前記検出エラーの発生有と判定した場合に、前記検出センサを、前記第1速度から変更した第2速度で前記第1方向に再走査する走査制御ステップと、
を有するウェーハ検出方法。 A wafer detection method for detecting a wafer in a cassette that accommodates a plurality of wafers at intervals along a first direction,
a scanning step of scanning a detection sensor that detects the wafer in the first direction at a first speed along a wafer accommodation position for each of the wafers in the cassette;
a determination step of determining whether a detection error has occurred by the detection sensor based on a detection result of the detection sensor scanning in the first direction;
a scanning control step of rescanning the detection sensor in the first direction at a second speed changed from the first speed when it is determined in the determination step that the detection error has occurred;
A wafer detection method having.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022186988A JP7382560B2 (en) | 2019-01-15 | 2022-11-24 | Wafer detection device, wafer detection method, and prober |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004378A JP7186355B2 (en) | 2019-01-15 | 2019-01-15 | Wafer detection device, wafer detection method, and prober |
JP2022186988A JP7382560B2 (en) | 2019-01-15 | 2022-11-24 | Wafer detection device, wafer detection method, and prober |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004378A Division JP7186355B2 (en) | 2019-01-15 | 2019-01-15 | Wafer detection device, wafer detection method, and prober |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023010931A JP2023010931A (en) | 2023-01-20 |
JP7382560B2 true JP7382560B2 (en) | 2023-11-17 |
Family
ID=71665894
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004378A Active JP7186355B2 (en) | 2019-01-15 | 2019-01-15 | Wafer detection device, wafer detection method, and prober |
JP2022186988A Active JP7382560B2 (en) | 2019-01-15 | 2022-11-24 | Wafer detection device, wafer detection method, and prober |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004378A Active JP7186355B2 (en) | 2019-01-15 | 2019-01-15 | Wafer detection device, wafer detection method, and prober |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7186355B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114689108A (en) * | 2020-12-30 | 2022-07-01 | 深圳中科飞测科技股份有限公司 | Detection method, detection device, detection equipment and computer readable storage medium |
JP2022157983A (en) * | 2021-04-01 | 2022-10-14 | 日本電産サンキョー株式会社 | Work transport apparatus and mapping method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150624A (en) | 1998-11-16 | 2000-05-30 | Yamatake Corp | Wafer detecting device |
JP2004165543A (en) | 2002-11-15 | 2004-06-10 | Tdk Corp | Wafer processing apparatus with wafer mapping function |
JP2006294642A (en) | 2005-04-05 | 2006-10-26 | Yaskawa Electric Corp | Wafer pop-up sensor, load port and method of controlling load port |
JP3169676U (en) | 2011-05-31 | 2011-08-11 | 東京エレクトロン株式会社 | Substrate detection apparatus and substrate processing apparatus having substrate detection apparatus |
JP2013143425A (en) | 2012-01-10 | 2013-07-22 | Tokyo Electron Ltd | Substrate processing system and substrate position correction method |
JP2017174899A (en) | 2016-03-22 | 2017-09-28 | シンフォニアテクノロジー株式会社 | Controller of load port and teaching method of mapping sensor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01315156A (en) * | 1988-03-30 | 1989-12-20 | Tel Sagami Ltd | Inspection apparatus for wafer arrangement state |
JP2006140418A (en) | 2004-11-15 | 2006-06-01 | Kaijo Corp | Detection system for substrate to be treated |
JP2007019110A (en) * | 2005-07-05 | 2007-01-25 | Hirata Corp | Method of creating positional information of slot, and placement unit |
JP5050524B2 (en) | 2006-12-27 | 2012-10-17 | 凸版印刷株式会社 | Wire cassette inspection method, inspection device, loader device, and unloader device |
JP2015005684A (en) * | 2013-06-24 | 2015-01-08 | シンフォニアテクノロジー株式会社 | Transfer robot and transfer method of disk-shaped transfer object |
JP6041175B2 (en) * | 2015-03-30 | 2016-12-07 | 株式会社東京精密 | Prober |
-
2019
- 2019-01-15 JP JP2019004378A patent/JP7186355B2/en active Active
-
2022
- 2022-11-24 JP JP2022186988A patent/JP7382560B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150624A (en) | 1998-11-16 | 2000-05-30 | Yamatake Corp | Wafer detecting device |
JP2004165543A (en) | 2002-11-15 | 2004-06-10 | Tdk Corp | Wafer processing apparatus with wafer mapping function |
JP2006294642A (en) | 2005-04-05 | 2006-10-26 | Yaskawa Electric Corp | Wafer pop-up sensor, load port and method of controlling load port |
JP3169676U (en) | 2011-05-31 | 2011-08-11 | 東京エレクトロン株式会社 | Substrate detection apparatus and substrate processing apparatus having substrate detection apparatus |
JP2013143425A (en) | 2012-01-10 | 2013-07-22 | Tokyo Electron Ltd | Substrate processing system and substrate position correction method |
JP2017174899A (en) | 2016-03-22 | 2017-09-28 | シンフォニアテクノロジー株式会社 | Controller of load port and teaching method of mapping sensor |
Also Published As
Publication number | Publication date |
---|---|
JP7186355B2 (en) | 2022-12-09 |
JP2023010931A (en) | 2023-01-20 |
JP2020113676A (en) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7382560B2 (en) | Wafer detection device, wafer detection method, and prober | |
KR102234405B1 (en) | Method and system for mixed mode wafer inspection | |
CN109841553B (en) | Calibration system and calibration method for wafer transfer box | |
JP5353336B2 (en) | Substrate detection device and substrate transfer device including the same | |
KR20160055010A (en) | wafer transfer robot and control method thereof | |
US20090067669A1 (en) | Liquid level detecting apparatus | |
JP2009168581A (en) | Inspecting apparatus of inspection object | |
CN110411378B (en) | Wafer detection device and detection method thereof | |
KR102305872B1 (en) | Inspection system, wafer map indicator, wafer map display method, and computer program stored in a recording medium | |
JP6606441B2 (en) | Inspection system and inspection method | |
US8125653B2 (en) | Apparatus and method for the determination of the position of a disk-shaped object | |
TW200427981A (en) | Device for examining end part | |
KR0132625B1 (en) | Inspection method and apparatus of semiconductor integrated circuit | |
JP3835271B2 (en) | Component detection method, component detection device, IC handler, and IC inspection device | |
KR101300852B1 (en) | Method for appointing orientation flat, apparatus for detecting orientation flat, and recording medium having program for appointing orientation flat recorded therein | |
JP2005064463A (en) | Mapping device and method of controlling the same | |
KR20210146169A (en) | Maintenance apparatus for wafer transfer robot | |
TWI725695B (en) | Specimen inspection machine and operation method thereof | |
KR100953341B1 (en) | Wafer inspection system for semiconductor manufacturing | |
JP2020034355A (en) | Substrate inspection device, substrate processing device, substrate inspection method, and substrate processing method | |
JP2002141394A (en) | Inspection device | |
JP2005134204A (en) | Characteristic inspection device, characteristic inspection method and characteristic inspection program | |
JPS6356935A (en) | Cassette for semiconductor wafer | |
JP2003092338A (en) | Detector for semiconductor wafer housing state | |
KR20060103762A (en) | Wafer flat zone aligner having detecting function for wafer chipping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7382560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |