JP7376601B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7376601B2
JP7376601B2 JP2021543266A JP2021543266A JP7376601B2 JP 7376601 B2 JP7376601 B2 JP 7376601B2 JP 2021543266 A JP2021543266 A JP 2021543266A JP 2021543266 A JP2021543266 A JP 2021543266A JP 7376601 B2 JP7376601 B2 JP 7376601B2
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
heat dissipation
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021543266A
Other languages
English (en)
Other versions
JP2022518790A (ja
Inventor
ファン,セジャチュル
ヨブ キム,ド
ウク チェ,ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022518790A publication Critical patent/JP2022518790A/ja
Application granted granted Critical
Publication of JP7376601B2 publication Critical patent/JP7376601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/87Arrangements for heating or cooling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8794Arrangements for heating and cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8791Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は表示装置に関する。
最近、表示装置は、液晶表示装置(Liquid Crystal Display,LCD)、有機発光表示装置(Organic Light Emitting Display Device,OLED)といった薄膜表示装置として開発されている。これによって、表示装置は、スマートフォン、タブレットPC、デジタルカメラ、ノートブックコンピュータ、ナビゲーション、およびテレビ(TV)に適用されている。それだけでなく、表示装置は、自動車の計器板、およびセンターフェイシア(center fascia)またはダッシュボードに配置されたCID(Center Information Display)に適用されている。
一方、真夏の自動車の内部温度は80~90℃まで上昇し得る。これによって、80~90℃の温度で自動車に適用された表示装置が駆動される場合、表示装置の内部温度も高く上昇する。したがって、表示装置の特性が悪化するか表示装置の寿命が縮まる恐れがある。
本発明が解決しようとする課題は、放熱効果を高めることができる表示装置を提供することにある。
本発明の課題は、以上で言及した課題に制限されず、言及されていないその他の技術的課題は、以下の記載から当業者に明確に理解されるであろう。
前記課題を解決するための一実施形態による表示装置は、サブ画素と前記サブ画素の少なくとも一つに電気的に接続される放熱パッドを含む表示パネル、前記放熱パッド上に配置される放熱シート、および、前記放熱シートと前記放熱パッドとの間に配置されて前記放熱シートと前記放熱パッドとを接着する絶縁放熱接着層を備える。
前記表示パネルは、前記サブ画素の少なくとも一つと、前記放熱パッドとを電気的に接続する導電ラインをさらに含む。
前記表示パネルは第2電源電圧が印加される第2電源電圧ラインをさらに含み、前記導電ラインは前記第2電源電圧ラインと交差する。
前記表示パネルは前記サブ画素が配置される前記表示領域を囲む密封材をさらに含み、前記導電ラインは前記密封材と交差する。
前記密封材は前記第2電源電圧ラインの外側に配置され、前記放熱パッドは前記密封材の外側に配置される。
前記画素のそれぞれは、発光素子、および、ゲート電極に印加されたデータ電圧に応じて前記第2電源電圧より高い第1電源電圧が印加される第1電源ラインから前記発光素子に流れる電流を制御するための駆動トランジスタを含む。
前記導電ラインには前記第1電源電圧が印加され、前記導電ラインは前記第2電源電圧ライン上に配置される。
前記画素のそれぞれは、前記駆動トランジスタのゲート電極を初期化電圧に初期化するための初期化トランジスタをさらに含む。
前記導電ラインには前記初期化電圧が印加され、前記導電ラインは前記第2電源電圧ライン上に配置される。
前記画素それぞれは、スキャン信号に応じて前記データ電圧を前記駆動トランジスタのゲート電極に供給するためのスキャントランジスタをさらに含む。
前記導電ラインには前記データ電圧が印加され、前記導電ラインは前記第2電源電圧ライン上に配置される。
前記導電ラインには前記スキャン信号が印加され、前記導電ラインは前記第2電源電圧ラインと同じ層に配置される。
前記導電ラインは、前記第2電源電圧ラインの上に配置されるスキャン連結電極を含む。
前記画素のそれぞれは、発光制御信号に応じて、前記駆動トランジスタを介して前記第1電源ラインから前記発光素子に流れる電流を遮断する発光制御トランジスタをさらに含む。
前記導電ラインには前記発光制御信号が印加され、前記導電ラインは前記第2電源電圧ラインと同じ層に配置される。
前記画素のそれぞれは、前記駆動トランジスタのアクティブ層の下に配置される光遮断層をさらに含み、前記導電ラインは前記光遮断層と接続される。
前記導電ラインは、前記第2電源電圧ラインの下に配置される。
前記表示パネルは、第2電源電圧が印加される第2電源電圧ラインをさらに含み、前記導電ラインは前記第2電源電圧ラインに接続される。
前記表示パネルは、第1基板、及び、前記第1基板の上に配置される第2基板を含み、前記放熱パッドは、前記第2基板によって覆われていない、前記第1基板の一方の側に配置される。
前記放熱シートは、前記第1基板の上面の一部、一側面、および下面の一部の上に配置される。
前記表示パネルは、前記第2基板によって覆われていない、前記第1基板の他方の側に配置される表示パッドをさらに含む。
前記表示パネルの表示パッド上に取り付けられるフレキシブル回路ボードをさらに備える。
前記絶縁放熱接着層は、熱伝導性シリコーン接着剤である。
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
一実施形態による表示装置によれば、サブ画素に電気的に接続された導電ラインは、表示パネルの非表示領域に形成された放熱パッドに接続されうる。これによって、サブ画素に電気的に接続された導電ラインに発生した熱は、放熱パッド、絶縁放熱接着層、および放熱シートを介して放出されうる。したがって、表示装置の内部温度の上昇により、表示装置の特性が悪化するか表示装置の寿命が縮まるということについて改善することができる。
実施形態による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
一実施形態による表示装置を示す斜視図である。 図1の表示装置の一例を示す分解斜視図である。 図1のI-I’の一例を示す断面図である。 図3の表示パネルの一例を示す平面図である。 図4のA領域の拡大平面図である。 図4のサブ画素の一例を示す平面図である。 図5のII-II’の一例を示す断面図である。 図6のIII-III’の一例を示す断面図である。 図5のII-II’の他の例を示す断面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図10のB領域の拡大平面図である。 図11のIV-IV’の一例を示す断面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図15のC領域の拡大平面図である。 図15のV-V’の一例を示す断面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図18のE領域の拡大平面図である。 図19のVI-VI’の一例を示す断面図である。 図3の表示パネルのさらに他の例を示す平面図である。 図21のF領域の拡大平面図である。 図22のVII-VII’の一例を示す断面図である。 一実施形態による表示装置が自動車に適用された例を示す例示図である。 一実施形態による表示装置が自動車に適用された例を示す例示図である。
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現されうるのであり、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子(elements)または層が他の素子または層の「上(on)」と称される場合、他の素子のすぐ上または中間に他の層または他の素子が介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を称する。実施形態を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため、本発明が図示された内容に限定されるものではない。
第1、第2などが多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使用する。したがって、以下で言及される第1構成要素は本発明の技術的思想内で第2構成要素であり得ることはもちろんである。
本発明の様々な実施形態のそれぞれ特徴が部分的にまたは全体的に互いに結合または組み合わせることが可能であり、技術的に多様な連動および駆動が可能であり、各実施形態が互いに対して独立して実施することも可能であり、連関関係により共に実施することもできる。
以下、添付する図面を参照して具体的な実施形態について説明する。
図1は一実施形態による表示装置を示す斜視図である。図2は図1の表示装置の一例を示す分解斜視図である。図3は図1のI-I’の一例を示す断面図である。
図1ないし図3を参照すると、一実施形態による表示装置10はカバーウィンドウ100、タッチ感知装置200、タッチ回路ボード210、表示パネル300、表示回路ボード310、パネル下部部材400、放熱シート500、および下部カバー800を含む。
本明細書で、「上部」、「トップ」、及び「上面」は、表示パネル300を基準にタッチ感知装置200が配置される方向、すなわちZ軸方向を指すのであり、「下部」、「ボトム」、及び「下面」は、表示パネル300を基準に下部カバー800が配置される側、すなわちZ軸方向の逆方向(逆側)を指す。また、「左」、「右」、「向かって上」、「向かって下」は表示パネル300を平面から見たときの方向を指す。例えば、「左」はX軸方向の逆方向、「右」はX軸方向、「向かって上」はY軸方向、「向かって下」はY軸方向の逆方向を指す。
また、表示装置10は有機発光表示装置、液晶表示装置、プラズマ表示装置、電界放出表示装置、電気泳動表示装置、電気湿潤表示装置、量子ドット発光表示装置、およびマイクロLED表示装置のいずれか一つであり得る。以下では、表示装置10が有機発光表示装置である場合を中心に説明したが、これに限定されない。
表示装置10は、平面上、長方形の形状からなる。例えば、表示装置10は、図1のように第1方向(X軸方向)の短辺と第2方向(Z軸方向)の長辺を有する長方形の平面形態を有することができる。第1方向(X軸方向)の短辺と、第2方向(Z軸方向)の長辺とが接する角は、図1のように、所定の曲率を有するように丸く形成されたり、直角に形成されたりしうる。表示装置10の平面形態は、長方形に限定されず、他の多角形、円形または楕円形に形成されうる。
カバーウィンドウ100は、表示パネル300の上面をカバーするように表示パネル300の上部に配置されうる。これによって、カバーウィンドウ100は、表示パネル300の上面を保護する機能をすることができる。カバーウィンドウ100は、図3のように接着層110を介してタッチ感知装置200に取り付けられ得る。接着層110は、透明接着フィルム(optically cleared adhesive film,OCA)または透明接着レジン(optically cleared resin,OCR)であり得る。
カバーウィンドウ100は、表示パネル300の映像を表示する透過部と、透過部以外の領域に該当する遮光部とを含み得る。カバーウィンドウ100の遮光部は、表示パネル300の映像以外の不要な構成がユーザーに視認されないように、不透明に形成されうる。または、カバーウィンドウ100の遮光部は、画像を表示しない場合にユーザーに表示できるパターンが形成された装飾層に形成されうる。例えば、カバーウィンドウ100の遮光部には、会社のロゴまたは多様な文字がパターンされ得る。
カバーウィンドウ100は、ガラス、サファイア、および/またはプラスチックからなる。カバーウィンドウ100は、リジッド(rigid)に、またはフレキシブル(flexible)に形成されうる。
カバーウィンドウ100と表示パネル300の間には、タッチ感知装置200が配置される。タッチ感知装置200はユーザーのタッチ位置を感知するための装置として、自己容量(self-capacitance)方式または相互容量(mutual capacitance)方式といった静電容量方式または赤外線方式で実現することができる。
タッチ感知装置200は、図3のように表示パネル300の上部基板上に配置される。または、タッチ感知装置200は表示パネル300と一体に形成されうる。この場合、表示パネル300の上部基板は省略され、タッチ感知装置200は表示パネル300の封止膜上に形成され得る。また、タッチ感知装置200はユーザーの圧力を感知できる圧力センサを含み得る。
タッチ感知装置200上には、外部光がタッチ感知装置200のラインまたは表示パネル300のラインによって反射して、表示パネル300が表示する映像の視認性が低下することを防止するために、偏光フィルムが配置され得る。
タッチ感知装置200の一側にはタッチ回路ボード210が取り付けられ得る。具体的には、タッチ回路ボード210は、第1異方性導電フィルム(anisotropic conductive film)(TACF)を用いてタッチ感知装置200の一側に設けられたパッド上に取り付けられ得る。また、タッチ回路ボード210にはタッチ接続端子が設けられ、タッチ接続端子は、図3のように表示回路ボード310の第1コネクタ330に連結され得る。タッチ回路ボード210は、フレキシブル印刷回路基板(flexible printed circuit board)またはチップオンフィルム(chip on film)であり得る。
タッチ駆動回路220は、タッチ感知装置200にタッチ駆動信号を印加し、タッチ駆動回路220から感知信号を感知し、感知信号を分析してユーザーのタッチ位置を算出する。タッチ駆動回路220は集積回路(integrated circuit)で形成されてタッチ回路ボード210上に取り付けられる。
表示パネル300は表示領域DAと非表示領域NDAを含み得る。表示領域DAは映像が表示される領域であり、非表示領域NDAは映像が表示されない領域であり、表示領域NDAの周辺領域であり得る。非表示領域NDAは、図2のように表示領域DAを囲むように配置されるが、これに限定されない。表示領域DAはカバーウィンドウ100の透過部100DAに重なり、非表示領域NDAはカバーウィンドウ100の遮光部100NDAに重なるのでありうる。
表示パネル300は、第1基板301、第2基板303、および、第1基板301と第2基板303の間に配置される画素アレイ層302を含み得る。
第1基板301はプラスチックまたはガラスで形成される。第1基板301がプラスチックで形成される場合、ポリエーテルスルホン(polyethersulphone:PES)、ポリアクリレート(polyacrylate:PA)、ポリアリレート(polyarylate:PAR)、ポリエーテルイミド(polyetherimide:PEI)、ポリエチレンナフタレート(polyethylenenapthalate:PEN)、ポリエチレンテレフタレート(polyethyleneterepthalate:PET)、ポリフェニレンスルフィド(polyphenylenesulfide:PPS)、ポリアリレート(polyallylate)、ポリイミド(polyimide:PI)、ポリカーボネート(polycarbonate:PC)、セルローストリアセテート(cellulosetriacetate:CAT)、セルロースアセテートプロピオネート(cellulose acetate propionate:CAP)またはこれらの組み合わせであり得る。
画素アレイ層302は、薄膜トランジスタ層と有機発光素子(organic light emitting element)を発光素子として用いる発光素子層を含み得るのであり、サブ画素がマトリックス形態に形成されうる。画素アレイ層302に係る詳しい説明は図8を参照して後述する。
第1基板301と第2基板303は、密封材(sealant,304)により接合され得る。密封材304は表示パネル300の縁に配置されるので、画素アレイ層302は密封材304により密封され得る。
第2基板303により覆われていない、第1基板301の一方の側には、表示パッドDPが配置される。また、第2基板303により覆われていない、第1基板301の方の他側には、放熱パッド305が配置される。放熱パッド305は、画素アレイ層302のサブ画素の少なくとも一つに電気的に接続された、導電ラインに連結され得る。
表示パネル300に係る詳しい説明は、図4ないし図9を参照して後述する。
表示パネル300の一方の側には、表示回路ボード310が取り付けられ得る。具体的には、表示回路ボード310の一端は、第2異方性導電フィルムDACFを介して表示パネル300の一方の側に設けられた表示パッドDP上に取り付けられ得る。表示回路ボード310の他端は、接着部材610を介してパネル下部部材400の下面上に取り付けられ得る。タッチ回路ボード210と表示回路ボード310は、フレキシブル印刷回路基板(flexible printed circuit board)であり得るのであり、図3のように表示パネル300の上方側から下方側へと曲がっているのでありうる。表示回路ボード310は、第1コネクタ330を介してタッチ回路ボード210のタッチ接続端子と連結され得る。
表示駆動回路320は、表示回路ボード310を介して表示パネル300を駆動するための信号と電圧を出力する。具体的には、表示駆動回路310は、外部からデジタルビデオデータとタイミング信号の入力を受け、デジタルビデオデータをアナログの正極性/負極性データ電圧に変換して、表示パッドDPを介してデータラインDLに供給することができる。また、表示駆動回路310は、スキャン制御ラインSCLを介してスキャン駆動部GDCを制御するためのスキャン制御信号を生成して供給する。また、表示駆動回路310は、表示パネル300のサブ画素に駆動に必要な電源電圧、例えば図4のように、第1電源電圧ラインVDLに供給される第1電源電圧、第2電源電圧ラインVSLに供給される第2電源電圧、及び、初期化電圧ラインVILに供給される初期化電圧を、表示パッドDPに出力し得る。
表示駆動回路320は集積回路(integrated circuit)で形成されて表示回路ボード310上に取り付けられるが、これに限定されない。例えば、表示駆動回路320は表示パネル300の一方の側に取り付けられ得る。
パネル下部部材400は表示パネル300の下面に配置される。パネル下部部材400は、表示パネル300の熱を効率的に放出するための放熱層、電磁波を遮蔽するための電磁波遮蔽層、外部から入射する光を遮断するための遮光層、外部から入射する光を吸収するための光吸収層、および外部からの衝撃を吸収するための緩衝層のうちの、少なくとも一つを含み得る。
光吸収層は表示パネル300の下部に配置される。光吸収層は、光の透過を阻止して光吸収層の下部に配置された構成が、表示パネル300の上部で視認されることを防止する。光吸収層は、ブラック顔料や染料などといった光吸収物質を含み得る。
緩衝層は光吸収層の下部に配置される。緩衝層は外部衝撃を吸収して表示パネル300が破損することを防止する。緩衝層は単一層または複数層からなる。例えば、緩衝層は、ポリウレタン(polyurethane)、ポリカーボネート(polycarbonate)、ポリプロピレン(polypropylene)、ポリエチレン(polyethylene)などといった高分子樹脂で形成されるか、ゴム、ウレタン系物質、またはアクリル系物質を発泡成形したスポンジなどの、弾性を有する物質を含んでなる。緩衝層はクッション層であり得る。
放熱層は緩衝層の下部に配置される。放熱層は、グラファイトや炭素ナノチューブなどを含む第1放熱層、電磁波を遮蔽することができ、熱伝導性に優れる銅、ニッケル、フェライト、銀といった金属箔膜で形成された第2放熱層を含み得る。
表示パネル300の他側には放熱シート500が付着し得る。具体的には、放熱シート500は、絶縁放熱接着層510を介して、表示パネル300の他方の側に設けられた放熱パッド305上に取り付けられ得る。絶縁放熱接着層510は熱伝導性シリコーン接着剤であり得る。放熱シート500は、グラファイト、または銅、ニッケル、フェライト、銀といった熱伝導性が高い金属物質を含み得る。
放熱シート500は、第1基板301の上面の一部、第1基板301の一側面、および第1基板301の下面の一部の上に配置される。また、放熱シート500は、表示パネル300の第2基板303の一側面とタッチ感知装置200の一側面の上に配置される。すなわち、放熱シート500は、図3のように「U」字形状に形成されて、第1基板301の一側面、例えば上側面を囲むように配置され得る。
下部カバー800はパネル下部部材400の下部に配置される。下部カバー800は表示装置10の下面の外観を形成する。下部カバー800は、表示パネル300を収容できるようにボウル(bowl)のように形成されうる。下部カバー800の側壁はカバーウィンドウ100の縁と接し得る。この場合、下部カバー800の側壁は、接着部材を介してカバーウィンドウ100の縁に接着され得る。
下部カバー800は、スクリューといった固定部材を介してパネル下部部材400および/または放熱シート500と締結されるか、接着剤または接着テープといった接着部材を介してパネル下部部材400および/または放熱シート500に取り付けられ得る。下部カバー800は、プラスチック、および/または金属を含み得る。下部カバー800は、放熱効果を高めるためにステンレス(SUS)またはアルミニウム(Al)を含み得る。この場合、放熱シート500に放出された熱は、下部カバー800を介して外部へと効果的に放出されうる。
一方、一実施形態による表示装置10が自動車に適用される場合、パネル下部部材400と下部カバー800との間の空間に、エアコンの風が注入されるように設計されることができるのであり、この場合は、表示装置10の内部温度を簡単に低くすることができる。
図1ないし図3に示す実施形態によれば、絶縁放熱接着層510と放熱シート500を介して、表示パネル300の放熱パッド305に伝達された熱を放出することができる。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということを改善することができる。
図4は、図3の表示パネルの一例を示す平面図である。
図4では、説明の便宜上表示パネル300の第2基板303は省略した。また、図4では、説明の便宜上、表示パネル300のサブ画素PX、スキャンラインSL、発光制御ラインEL、データラインDL、初期化電圧ラインVIL、第1電源電圧ラインVDL、第2電源電圧ラインVSL、密封材(sealant、304)、放熱パッド305、表示パッドDP、及び、スキャン駆動部GDCのみを図示した。
図4を参照すると、サブ画素PXは表示領域DAに配置される。画素Pのそれぞれは、スキャンラインSLの少なくとも一つ、発光制御ラインELの少なくとも一つ、データラインDLの少なくとも一つ、第1電源ラインVDLの少なくとも一つ、および初期化電圧ラインVILの少なくとも一つに接続され得る。サブ画素PXに係る詳しい説明は、図6を参照して後述する。
スキャンラインSLと発光制御ラインELは、第1方向(X軸方向)に沿って延びるように形成される。データラインDLと第1電源ラインVDLは、第1方向(X軸方向)と交差する第2方向(Y軸方向)に沿って延びるように形成されうる。
データラインDLは、データルーティングラインDRLを介して表示パッドDPに電気的に接続され得る。これによって、データラインDLはデータ電圧の印加を受けることができる。データルーティングラインDRLの一部は第1電源電圧電極VDEに重なってもよい。この場合、データルーティングラインDRLは第1電源電圧電極VDE上に配置され得る。
第1電源ラインVDLは、非表示領域NDAに配置された第1電源電圧電極VDEに接続され得る。第1電源電圧電極VDEは、表示領域DAの、向かって下側(手前側)の外側に配置され得る。第1電源電圧電極VDEは、第1電源ルーティングラインVRLを介して表示パッドDPに電気的に接続され得る。これによって、第1電源電圧電極VDEは第1電源電圧の印加を受けることができる。
初期化電圧ラインVILは、非表示領域NDAにて第2方向(Y軸方向)に沿って延びるように形成される。初期化電圧ラインVILは、表示領域DA内にて第1方向(X軸方向)に沿って延びるように形成される。したがって、非表示領域NDAにて第2方向(Y軸方向)に形成された初期化電圧ラインVILは、表示領域DA内にて第1方向(X軸方向)に沿って延びる初期化電圧ラインVILと接続され得る。非表示領域NDAにて第2方向(Y軸方向)に形成された初期化電圧ラインVILは、表示パッドDPに接続されて初期化電圧の印加を受けることができる。初期化電圧は、第1電源電圧よりも低圧であり得る。
スキャン駆動部GDCは、図4のように第1基板301の左側に配置されるが、これに限定されない。スキャン駆動部GDCは、第1基板301の右側に配置されるか、または第1基板301の左側と右側の両方に配置され得る。スキャン駆動部GDCは非表示領域NDAに配置され得る。スキャン駆動部GDCは、表示領域DAの左側の外側に配置された、初期化電圧ラインVILの左側の外側に配置され得る。
スキャン駆動部GDCは、スキャン駆動部GDCと表示パッドDPを連結するスキャン制御ラインGCLを介して、スキャン制御信号の入力を受ける。スキャン駆動部GDCはスキャン制御信号に基づいてスキャン信号と発光制御信号を生成することができる。スキャン駆動部GDCは、スキャン信号をスキャンラインSLに出力し、発光制御信号を発光制御ラインELに出力し得る。
第2電源電圧ラインVSLは、非表示領域NDAに配置され、表示領域DAの少なくとも三つの側の外側に配置され得る。例えば、第2電源電圧ラインVSLは、図4のように表示領域DAの、左側、向かって上側(奥側)、および右側における外側に配置され得る。第2電源電圧ラインVSLは、表示パッドDPに接続されて、接地電圧または第2電源電圧の印加を受けることができる。第2電源電圧は第1電源電圧より低圧であり得る。表示領域DAは、第2電源電圧ラインVSLにより囲まれるように配置されるので、外部の静電気は第2電源電圧ラインVSLに放電され得る。したがって、表示領域DAは外部の静電気から保護され得る。また、第2電源電圧ラインVSLは、表示領域DAを覆うように形成される発光素子層EMLのカソード電極に連結され得る。すなわち、第2電源電圧ラインVSLは、サブ画素PXそれぞれのカソード電極に電気的に接続され得る。
密封材304は、非表示領域NDAに配置され、表示領域DAを囲むように配置される。例えば、密封材304は、図4のように表示領域DAの左側、向かって上側、右側、および向かって下側における外側に配置され得る。密封材304は、表示領域DAの、左側、向かって上側、および右側の外側にあって、第2電源電圧ラインVSLの外側に配置され得る。
密封材304は、ガラスフリット(glass frit)、光硬化性シーラント、または熱硬化性シーラントであり得る。密封材304がガラスフリットである場合、レーザを通じてガラスフリットを溶融させた後に、溶融したフリットが固化することにより第1基板301と第2基板303は接合され得る。密封材304が光硬化性シーラントまたは熱硬化性シーラントである場合、第1基板301上に光硬化性シーラントまたは熱硬化性シーラントを塗布してから第2基板303を配置した後、紫外線を照射するか熱を加えることでシーラントを硬化させることによって、第1基板301と第2基板303は接合され得る。
表示パッドDPと放熱パッド305は非表示領域NDAに配置される。表示パッドDPは第1基板301の一方の側の縁に配置され、放熱パッド305は第1基板301の他方の側の縁に配置され得る。例えば、表示パッドDPは第1基板の、向かって下側の縁に配置され、放熱パッド305は第1基板301の、向かって上側の縁に配置され得る。放熱パッド305は密封材304の外側に配置され得る。例えば、放熱パッド305は、密封材304の、向かって上側の外側に配置され得る。
放熱パッド305は、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えば第1電源電圧ラインVDLと、連結され得る。この場合、第1電源電圧ラインVDLは、図5のように、表示領域DAの、向かって上側の外側で、第2電源電圧ラインVSLおよび密封材304と交差する。図5では、第1電源電圧ラインVDLが第2電源電圧ラインVSL上に配置され、密封材304が第1電源電圧ラインVDL上に配置される場合を例示した。また、図5では、第1電源電圧ラインVDLが放熱パッド305と同じ層に配置されることを例示した。
図6は、図4のサブ画素の一例を示す平面図である。
図6では、サブ画素PXのそれぞれが、7個のトランジスタ(DT,ST1~ST6)と1個のキャパシタC1を含むことを例示したが、本明細書はこれに限定されない。
図6を参照すると、サブ画素PXそれぞれは駆動トランジスタDT、第1ないし第6スイッチングトランジスタST1~ST6、およびキャパシタC1を含み得る。
駆動トランジスタDTは、駆動アクティブ層DT_ACT、駆動ゲート電極DT_G、駆動ソース電極DT_S、および駆動ドレイン電極DT_Dを含み得る。駆動アクティブ層DT_ACTは駆動ゲート電極DT_Gと重なり得る。駆動ゲート電極DT_Gは、第1駆動ゲート電極DT_G1と第2駆動ゲート電極DT_G2を含み得る。第2駆動ゲート電極DT_G2は、第1駆動ゲート電極DT_G1上に配置され得るのであり、第1駆動ゲート電極DT_G1と第2駆動ゲート電極DT_G2は、第1コンタクトホールCNT1を介して接続され得る。第1駆動ゲート電極DT_G1は駆動アクティブ層DT_ACTと重なり、第2駆動ゲート電極DT_G2は第2コンタクトホールCNT2を介して第2スイッチングトランジスタST2のドレイン電極D2に接続され得る。駆動ソース電極DT_Sは、第1スイッチングトランジスタST1のドレイン電極D1に接続され得る。駆動ドレイン電極DT_Dは、第2スイッチングトランジスタST2のソース電極S2と第6スイッチングトランジスタST6のソース電極S6に接続され得る。
第1スイッチングトランジスタST1は、第1アクティブ層ACT1、第1ゲート電極G1、第1ソース電極S1、および第1ドレイン電極D1を含み得る。第1ゲート電極G1は、第kスキャンライン(SLk,kは2以上の正の整数)の一部分であり、第1アクティブ層ACT1と第kスキャンラインSLkとの重畳領域であり得る。第1ソース電極S1は、第3コンタクトホールCNT3を介してデータラインDLと接続され得る。第1ドレイン電極D1は、駆動トランジスタDTのソース電極DT_Sに接続され得る。
第2スイッチングトランジスタST2は、第2アクティブ層ACT2、第2ゲート電極G2、第2ソース電極S2、および第2ドレイン電極D2を含み得る。第2ゲート電極G2は、第kスキャンラインSLkの一部分であり、第2アクティブ層ACT2と第kスキャンラインSLkの重畳領域であり得る。第2ソース電極S2は、駆動トランジスタDTのドレイン電極DT_Dに接続され得る。第2ドレイン電極D2は、駆動トランジスタDTのゲート電極DT_Gに接続され得る。
一方、第2スイッチングトランジスタST2は、デュアルトランジスタに形成されうる。この場合、第2スイッチングトランジスタST2は、図6のように二つの第2アクティブ層ACT2と二つの第2ゲート電極G2を含み得る。
第3スイッチングトランジスタST3は、第3アクティブ層ACT3、第3ゲート電極G3、第3ソース電極S3、および第3ドレイン電極D3を含み得る。第3ゲート電極G3は、第k-1スキャンラインSLk-1の一部分であり、第3アクティブ層ACT3と第k-1スキャンラインSLk-1との重畳領域であり得る。第3ソース電極S3は、駆動トランジスタDTのゲート電極DT_Gおよび第2スイッチングトランジスタST2のドレイン電極D2に接続され得る。第3ドレイン電極D3は、第4コンタクトホールCNT4を介して初期化電圧ラインVILに接続され得る。
一方、第3スイッチングトランジスタST3は、デュアルトランジスタに形成されうる。この場合、第3スイッチングトランジスタST3は、図6のように二つの第3アクティブ層ACT3と二つの第3ゲート電極G3を含み得る。
第4スイッチングトランジスタST4は、第4アクティブ層ACT4、第4ゲート電極G4、第4ソース電極S4、および第4ドレイン電極D4を含み得る。第4ゲート電極G4は、第k+1スキャンラインSLk+1の一部分であり、第4アクティブ層ACT4と第k+1スキャンラインSLk+1との重畳領域であり得る。第4ソース電極S4は、有機発光素子のアノード電極ANDに接続され得る。第4ドレイン電極D4は、第4コンタクトホールCNT4を介して初期化電圧ラインVILに接続され得る。
具体的には、初期化電圧ラインVILは、第5コンタクトホールCNT5を介して初期化連結電極VIEに接続されるのであり、初期化連結電極VIEは、第4コンタクトホールCNT4を介して第3スイッチングトランジスタST3のドレイン電極D3に接続され得る。初期化連結電極VIEは、第k-1スキャンラインSLk-1と交差するように配置され得る。また、アノード電極ANDは、アノードコンタクトホールAND_CNTを介してアノード連結電極ANDEに接続されており、アノード連結電極ANDEは、第6コンタクトホールCNT6を介して第4スイッチングトランジスタST4のソース電極S4に接続され得る。
第5スイッチングトランジスタST5は、第5アクティブ層ACT5、第5ゲート電極G5、第5ソース電極S5、および第5ドレイン電極D5を含み得る。第5ゲート電極G5は、第k発光制御ラインEMLkの一部分であり、第5アクティブ層ACT5と第k発光制御ラインEMLkの重畳領域であり得る。第5ソース電極S5は、駆動トランジスタDTのソース電極DT_Sと第1スイッチングトランジスタST1のドレイン電極D1に接続され得る。第5ドレイン電極D5は、第7コンタクトホールCNT7を介して第1電源電圧ラインVDLに接続され得る。
第6スイッチングトランジスタST6は、第6アクティブ層ACT6、第6ゲート電極G6、第6ソース電極S6、および第6ドレイン電極D6を含み得る。第6ゲート電極G6は、第k発光制御ラインEMLkの一部分であり、第6アクティブ層ACT6と第k発光制御ラインEMLkとの重畳領域であり得る。第6ソース電極S6は、駆動トランジスタDTのドレイン電極DT_Dと第2スイッチングトランジスタST2のソース電極S2に接続され得る。第6ドレイン電極D6は、有機発光素子のアノード電極ANDに接続され得る。
キャパシタC1の第1電極CE1は、駆動トランジスタDTのゲート電極DT_Gと実質的に同一であり、第2電極CE2は駆動トランジスタDTのゲート電極DT_Gと重なり、第8コンタクトホールCNT8を介して第1電源電圧ラインVDLに接続され得る。
図7は、図5のII-II’の一例を示す断面図である。図8は図6のIII-III’の一例を示す断面図である。
図7および図8を参照すると、第1基板301上には、薄膜トランジスタ層TFTLと発光素子層EMLが形成される。薄膜トランジスタ層TFTLは、アクティブ層ACT、第1ゲート層GTL1、第2ゲート層GTL2、データ金属層DTL、ゲート絶縁膜130、第1層間絶縁膜141、第2層間絶縁膜142、保護膜150、および平坦化膜160を含む。
第1基板301の一面上には、バッファ膜BFが形成され得る。バッファ膜BFは、透湿に脆弱な第1基板301を介して浸透する水分から、薄膜トランジスタ120と発光素子層EMLの有機発光層172を保護するために、第1基板301の一面上に形成される。バッファ膜BFは、交互に積層された複数の無機膜からなる。例えば、バッファ膜BFは、シリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、およびアルミニウムオキシド層のうちの一つ以上の無機膜が交互に積層された積層膜でもって形成され得る。バッファ膜BFは省略することができる。
第1基板301またはバッファ膜BF上には、アクティブ層ACTが形成される。アクティブ層ACTは、多結晶シリコン、単結晶シリコン、低温多結晶シリコン、非晶質シリコン、または酸化物半導体を含み得る。図23のように、アクティブ層ACTの下には、アクティブ層ACTに入射する外部光を遮断するための遮光層BSMが形成される。
アクティブ層ACTが多結晶シリコンからなる場合であって、アクティブ層ACTにイオンをドーピングする場合、イオンドーピングされたアクティブ層ACTは導電性を有することができる。これによって、アクティブ層ACTは、駆動トランジスタDTと第1ないし第6スイッチングトランジスタST1~ST6のアクティブ層だけでなくソース電極とドレイン電極を含み得る。
アクティブ層ACT上にはゲート絶縁膜130が形成される。ゲート絶縁膜130は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されうる。
ゲート絶縁膜130上には第1ゲート層GTL1が形成される。第1ゲート層GTL1は、駆動トランジスタDTの第1ゲート電極DT_G1、スキャンラインSL、発光制御ラインEL、および第2電源電圧ラインVSLを含み得る。第1ゲート層GTL1は、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または積層膜でもって形成されうる。
第1ゲート層GTL1上には第1層間絶縁膜141が形成される。第1層間絶縁膜141は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されうる。第1層間絶縁膜141は複数の無機膜を含み得る。
第1層間絶縁膜141上には第2ゲート層GTL2が形成される。第2ゲート層GTL2は初期化電圧ラインVILとキャパシタC1の第2電極CE2を含み得る。第2ゲート層GTL2は、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または積層膜でもって形成されうる。
第2ゲート層GTL2上には第2層間絶縁膜142が形成される。第2層間絶縁膜142は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されうる。第2層間絶縁膜142は複数の無機膜を含み得る。
第2層間絶縁膜142上にはデータ金属層DTLが形成される。データ金属層DTLは、データラインDL、第1電源電圧ラインVDL、駆動トランジスタDTの第2ゲート電極DT_G2、アノード連結電極ANDE、および初期化連結電極VIEを含み得る。データ金属層DTLは、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または積層膜でもって形成されうる。
データ金属層DTL上には、アクティブ層ACT、第1ゲート層GTL1、第2ゲート層GTL2、およびデータ金属層DTLによる段差を平坦にするための平坦化膜160が形成される。平坦化膜160は、アクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)などの有機膜で形成されうる。
一方、データ金属層DTLと平坦化膜160の間には、保護膜がさらに形成されうる。保護膜は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されうる。
図8では、駆動トランジスタDT、第1スイッチングトランジスタST1、および第6スイッチングトランジスタST6について、ゲート電極がアクティブ層の上部に位置する上部ゲート(トップゲート、top gate)方式で形成されたことを例示したが、本明細書はこれに限定されないことに注意しなければならない。すなわち、駆動トランジスタDT、第1スイッチングトランジスタST1、および第6スイッチングトランジスタST6はゲート電極が、アクティブ層の下方に位置する下部ゲート(ボトムゲート、bottom gate)方式、または、ゲート電極が、アクティブ層の上方と下方にすべて位置するダブルゲート(double gate)方式で形成されうる。また、第2ないし第5スイッチングトランジスタST2~ST5も、上部ゲート、下部ゲート、またはダブルゲート方式で形成されうる。
薄膜トランジスタ層TFTL上には発光素子層EMLが形成される。発光素子層EMLは、発光素子170と画素定義膜180を含む。
発光素子170と画素定義膜180は、平坦化膜160上に形成される。発光素子170のそれぞれは、第1電極171、有機発光層172、および第2電極173を含み得る。
第1電極171は、平坦化膜160上に形成される。第1電極171は、保護膜150と平坦化膜160を貫くコンタクトホールを介して、薄膜トランジスタ120のソース電極123に接続される。
有機発光層172を基準として第2電極173の側へと発光する上部発光(top emission)構造で第1電極171は、アルミニウムとチタンの積層構造(Ti/Al/Ti)、アルミニウムとITOの積層構造(ITO/Al/ITO)、APC合金、およびAPC合金とITOの積層構造(ITO/APC/ITO)といった反射率が高い金属物質で形成されうる。APC合金は銀(Ag)、パラジウム(Pd)、および銅(Cu)の合金である。
画素定義膜180は、サブ画素PXを定義する役割をするために平坦化膜250上で第1電極171を区切るように形成される。画素定義膜180は、第1電極171の縁を覆うように形成される。画素定義膜180は、アクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)などの有機膜で形成されうる。
サブ画素PXのそれぞれは、第1電極171、有機発光層172、および第2電極173が順次に積層されて、第1電極171からの正孔と第2電極173からの電子とが有機発光層172にて互いに結合して発光する領域を示す。サブ画素PXは、赤色光を発光する赤色サブ画素、緑色光を発光する緑色サブ画素、および青色光を発光する青色サブ画素を含み得る。
第1電極171と画素定義膜180の上には有機発光層172が形成される。有機発光層172は、有機物質を含んで所定の色を発光し得る。例えば、有機発光層172は、正孔輸送層(hole transporting layer)、有機物質層、および電子輸送層(electron transporting layer)を含み得る。この場合、赤色サブ画素の有機発光層172は赤色光を発光し、緑色サブ画素の有機発光層172は緑色光を発光し、青色サブ画素の有機発光層172は青色光を発光する。または、サブ画素PXの有機発光層172は白色光を発光することができ、この場合、赤色サブ画素は赤色カラーフィルタ層と重なり、緑色サブ画素は緑色カラーフィルタ層と重なり、青色サブ画素は青色カラーフィルタ層と重なる。
第2電極173は有機発光層172の上に形成される。第2電極173は有機発光層172を覆うように形成される。第2電極173は、サブ画素PXに共通して形成される共通層であり得る。第2電極173の上には、キャッピング層(capping layer)が形成され得る。
上部発光構造で第2電極173は、光を透過させるITO、IZOのような透明な金属物質(TCO,Transparent Conductive Material)、または、マグネシウム(Mg)、銀(Ag)、もしくはマグネシウム(Mg)と銀(Ag)の合金といった半透過金属物質(Semi-transmissive Conductive Material)でもって形成されうる。第2電極173が半透過金属物質で形成される場合、マイクロキャビティ(micro cavity)により出光効率が高くなる。
発光素子層EML上には第2基板303が配置される。発光素子層EMLと、第2基板303との間の空間が真空状態で空になっていてもよい。または、発光素子層EMLと第2基板303との間には、充電フィルムが配置され得る。この場合、充電フィルムは、エポキシ充電フィルムまたはシリコン充電フィルムであり得る。または、発光素子層EMLと第2基板303の間には封止膜が形成されうる。封止膜は、発光素子層EMLに酸素または水分が浸透することを防止するために、少なくとも一つの無機膜を含み得る。また、封止膜は、ホコリといった異物から発光素子層EMLを保護するために少なくとも一つの有機膜を含み得る。
第2電源電圧ラインVSLは第1ゲート層GTL1でもって形成され、第1電源電圧ラインVDLと放熱パッド305はデータ金属層DTLでもって形成されるので、第1電源電圧ラインVDLは、図7のように第2電源電圧ラインVSL上で第2電源電圧ラインVSLと交差するように配置され得る。したがって、第1電源電圧ラインVDLは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305に接続され得る。
放熱パッド305上には絶縁放熱接着層510が配置され、絶縁放熱接着層510上に放熱シート500が配置され得る。すなわち、絶縁放熱接着層510は、放熱シート500を放熱パッド305に接着させる役割をする。絶縁放熱接着層510は熱伝導性シリコーン接着剤であり得る。放熱シート500は、グラファイト、または銅、ニッケル、フェライト、銀といった熱伝導性が高い金属物質を含み得る。これによって、第1電源電圧ラインVDLの熱は、放熱パッド305、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
密封材304は、図7のように、第1電源電圧ラインVDLと平坦化膜160上に配置される。この場合、第1電源電圧ラインVDLが外部に露出するので、画素定義膜180が第1電源電圧ラインVDLを覆うように配置され得るのであり、密封材304は画素定義膜180上に配置されうる。この場合、絶縁放熱接着層510は、画素定義膜180を貫いて放熱パッド305を露出する、コンタクトホール内に配置され得る。
または、第1電源電圧ラインVDLが外部に露出することを防止するために、表示パネル300は、図9のように、第1電源電圧ラインVDLのそれぞれと放熱パッド305を連結する第1電源連結電極VCEをさらに含み得る。第1電源連結電極VCEは、第2電源電圧ラインVSLのように第1ゲート層GTL1で形成されうる。この場合、第1電源電圧ラインVDLのそれぞれは、第1層間絶縁膜141と第2層間絶縁膜142を貫いて第1電源連結電極VCEを露出する、第9コンタクトホールCNT9を介して、第1電源連結電極VCEに接続される。また、放熱パッド305は、第1層間絶縁膜141と第2層間絶縁膜142を貫いて第1電源連結電極VCEを露出する、第10コンタクトホールCNT10を介して、第1電源連結電極VCEに接続され得る。放熱パッド305は絶縁放熱接着層510により完全に覆われ得る。また、第1電源連結電極VCE上には第1層間絶縁膜141と第2層間絶縁膜142が形成され、第2層間絶縁膜142上には密封材304が形成される。
図7ないし図9に示す実施形態によれば、第2電源電圧ラインVSLは第1ゲート層GTL1で形成され、第1電源電圧ラインVDLと放熱パッド305はデータ金属層DTLで形成されるので、第1電源電圧ラインVDLは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305に接続され得る。これによって、第1電源電圧ラインVDLの熱は、放熱パッド305、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
図10は図3の表示パネルのさらに他の例を示す平面図である。図11は図10のB領域の拡大平面図である。図12は図11のIV-IV’の一例を示す断面図である。
図10ないし図12に示す実施形態は、放熱パッド305Aが第2電源電圧ラインVSL上に配置されて第2電源電圧ラインVSLと電気的に接続されるという点で、図4、図5、および図7に示す実施形態とは差がある。図10ないし図12では、図4、図5、および図7に示す実施形態と重複する説明は省略する。
第2電源電圧ラインVSLは、図10のように第1基板301の左側と右側で密封材304の内側に配置されることに対し、第1基板301の、向かって上側で、密封材304の外側に配置されてもよい。これによって、第2電源電圧ラインVSLは、第1基板301の左上側と右上側で密封材304と交差し得る。密封材304は第2電源電圧ラインVSL上に配置され得る。
放熱パッド305Aは、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えば第2電源電圧ラインVSLと連結され得る。具体的には、放熱パッド305Aは、図11のように、第1基板301の上側に配置された第2電源電圧ラインVSLと重なる。放熱パッド305Aは、第2電源電圧ラインVSL上に配置され、第11コンタクトホールCNT11を介して第2電源電圧ラインVSLに接続され得る。絶縁放熱接着層510と放熱パッド305Aとの間の接着力を高めるために、放熱パッド305Aの第2方向(Y軸方向)の幅は、第2電源電圧ラインVSLの第2方向(Y軸方向)の幅より広くてもよい。
例えば、放熱パッド305Aは、図12のように、第1層間絶縁膜141と第2層間絶縁膜142を貫いて第2電源電圧ラインVSLを露出する、第11コンタクトホールCNT11を介して第2電源電圧ラインVSLに接続され得る。この場合、密封材304は、第1層間絶縁膜141と第2層間絶縁膜142上に形成される。
図10ないし図12に示す実施形態によれば、第2電源電圧ラインVSLは、第1基板301の一方の側で、密封材304の外側に配置されており、放熱パッド305Aは、第2電源電圧ラインVSL上に配置されて第2電源電圧ラインVSLと接続され得る。これによって、第2電源電圧ラインVSLの熱は、放熱パッド305A、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
図13は、図3の表示パネルのさらに他の例を示す平面図である。
図13に示す実施形態は、放熱パッド305Bが、第1基板301の、向かって上側でなく左側に配置されている点で、図10に示す実施形態とは差がある。図13では、図10に示す実施形態と重複する説明は省略する。
図13を参照すると、第2電源電圧ラインVSLは、第1基板301の、向かって上側と右側で密封材304の内側に配置されるが、これに対し、第1基板301の左側で密封材304の外側に配置されるのでありうる。これによって、第2電源電圧ラインVSLは、第1基板301の、向かって左上側と右上側で密封材304と交差し得る。密封材304は第2電源電圧ラインVSL上に配置され得る。
放熱パッド305Bは、第1基板301の左側に配置された第2電源電圧ラインVSLと重なりうる。すなわち、放熱パッド305Aは、第2電源電圧ラインVSL上に配置され、第2電源電圧ラインVSLと連結され得る。
図13では、放熱パッド305Bが第1基板301の左側に配置されたことを例示したが、本明細書はこれに限定されない。すなわち、放熱パッド305Bは、第1基板301の右側に配置され得るのであり、この場合、第1基板301の右側で密封材304の外側に配置された、第2電源電圧ラインVSLの上に配置されて第2電源電圧ラインVSLと連結され得る。
図13のB1領域の拡大平面図は図11と実質的に同様であるため、図13のB1領域の拡大平面図に係る詳しい説明は省略する。
図13に示す実施形態によれば、放熱パッド305Bは、第1基板301の、向かって上側だけでなく、左側または右側に配置され得るのであり、この場合、放熱シート500は第1基板301の左側面または右側面を囲むように配置され得る。
図14は、図3の表示パネルのさらに他の例を示す平面図である。図15は図15のC領域の拡大平面図である。図16は図15のV-V’の一例を示す断面図である。
図14ないし図16に示す実施形態は、放熱パッド305Cが、第1電源電圧ラインVDLの代わりに初期化電圧ラインVILに連結されているという点で、図4、図5、および図7に示す実施形態とは差がある。図14ないし図16では、図4、図5、および図7に示す実施形態と重複する説明は省略する。
放熱パッド305Cは、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えば初期化電圧ラインVILと連結され得る。この場合、初期化電圧ラインVILは、図14のように表示領域DAの上側の外側で第2電源電圧ラインVSLおよび密封材304と交差し得る。図14では、初期化電圧ラインVILが第2電源電圧ラインVSL上に配置され、密封材304が初期化電圧ラインVIL上に配置されることを例示した。また、図15では、放熱パッド305Cが初期化電圧ラインVIL上に配置されることを例示した。この場合、放熱パッド305Cは、第12コンタクトホールCNT12を介して初期化電圧ラインVILに接続され得る。
第2電源電圧ラインVSLは、図16のように、第1ゲート層GTL1でもって形成され、初期化電圧ラインVILは第2ゲート層GTL2でもって形成され、放熱パッド305Cはデータ金属層DTLでもって形成されるので、初期化電圧ラインVILは、図16のように、第2電源電圧ラインVSLの上で第2電源電圧ラインVSLと交差するように配置されうる。したがって、初期化電圧ラインVILは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305Cに接続され得る。
放熱パッド305Cは、第2層間絶縁膜142を貫いて初期化電圧ラインVILを露出する、第12コンタクトホールCNT12を介して、初期化電圧ラインVILに接続され得る。放熱パッド305Cは絶縁放熱接着層510により完全に覆われ得る。また、初期化電圧ラインVIL上には第2層間絶縁膜142が形成され、第2層間絶縁膜142上には密封材304が形成され得る。
図14ないし図16に示す実施形態によれば、第2電源電圧ラインVSLは第1ゲート層GTL1で形成され、初期化電圧ラインVILは第2ゲート層GTL2で形成され、放熱パッド305Cはデータ金属層DTLで形成されるので、初期化電圧ラインVILは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305Cに接続され得る。これによって、初期化電圧ラインVILの熱は、放熱パッド305C、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
図17は、図3の表示パネルのさらに他の例を示す平面図である。
図17に示す実施形態は放熱パッド305Dが第1電源電圧ラインVDLの代わりにデータラインDLに連結されているという点で、図4に示す実施形態とは差がある。図17では、図4に示す実施形態と重複する説明は省略する。
図17を参照すると、放熱パッド305Dは、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えばデータラインDLに連結され得る。この場合、データラインDLは、図17のように、表示領域DAの、向かって上側の外側で第2電源電圧ラインVSLおよび密封材304と交差し得る。図17では、データラインDLが、第2電源電圧ラインVSL上に配置され、密封材304がデータラインDL上に配置されることを例示した。また、図17では、放熱パッド305DがデータラインDL上に配置されることを例示した。
データラインDLと放熱パッド305Dがデータ金属層DTLでもって形成される場合、図17のD領域の拡大平面図は図5と実質的に同様であるため、図17のD領域の拡大平面図に係る詳しい説明は省略する。
または、データラインDLが外部に露出することを防止するために、表示パネル300はデータラインDLのそれぞれと放熱パッド305Dを連結するデータ連結電極をさらに含み得る。データ連結電極は、図9に示す第1電源連結電極VCEと類似するように形成されうる。すなわち、データ連結電極は、第2電源電圧ラインVSLのように第1ゲート層GTL1で形成されうる。この場合、データラインDLそれぞれは第1層間絶縁膜141と第2層間絶縁膜142を貫いてデータ連結電極を露出するコンタクトホールを介してデータ連結電極に接続され得る。また、放熱パッド305Dは、第1層間絶縁膜141を貫いてデータ連結電極を露出する、コンタクトホールを介して、データ連結電極に接続され得る。放熱パッド305は、絶縁放熱接着層510により完全に覆われ得る。
図17に示す実施形態によれば、第2電源電圧ラインVSLは第1ゲート層GTL1でもって形成され、データラインDLと放熱パッド305はデータ金属層DTLでもって形成されるので、データラインDLは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305に接続され得る。これによって、データラインDLの熱は、放熱パッド305、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
図18は図3の表示パネルのさらに他の例を示す平面図である。図19は図18のE領域の拡大平面図である。図20は図19のVI-VI’の一例を示す断面図である。
図18ないし図20に示す実施形態は、放熱パッド305Eが第1基板301の、向かって上側でない右側に配置され、放熱パッド305Eが第1電源電圧ラインVDLの代わりにスキャンラインSLに連結されているという点で、図4、図5、および図7に示す実施形態とは差がある。図18ないし図20では、図4、図5、および図7に示す実施形態と重複する説明は省略する。
放熱パッド305Eは、非表示領域NDAに配置され、第1基板301の右側に配置される。具体的には、放熱パッド305Eは密封材304の右側の外側に配置される。
放熱パッド305Eは、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えばスキャンラインSLに連結され得る。この場合、スキャンラインSLは、図18のように、表示領域DAの右側の外側で、第2電源電圧ラインVSLおよび密封材304と交差し得る。図19では、スキャンラインSLと第2電源電圧ラインVSLは第1ゲート層GTL1で形成されるので、スキャンラインSLと第2電源電圧ラインVSLが互いに短絡(short-circuit)されることを防止するために、スキャンラインSLのそれぞれは、放熱パッド305Eと接続されるスキャン連結電極SCEを含み得る。
スキャン連結電極SCEは第2ゲート層GTL2でもって形成される。この場合、スキャン連結電極SCEは、第1層間絶縁膜141を貫いてスキャンラインSLを露出する、第13コンタクトホールCNT13を介して、スキャンラインSLに接続され得る。また、放熱パッド305は、第2層間絶縁膜142を貫いてスキャン連結電極SCEを露出する、第14コンタクトホールCNT14を介して、スキャン連結電極SCEに接続され得る。放熱パッド305は絶縁放熱接着層510により完全に覆われ得る。
スキャン連結電極SCEは第2電源電圧ラインVSL上に配置される。スキャン連結電極SCE上には第2層間絶縁膜142が形成され得うるのであり、密封材304は第2層間絶縁膜142上に形成され得る。または、スキャン連結電極SCE上には、第2層間絶縁膜142と平坦化膜160が形成され得るのであり、密封材304は平坦化膜160上に形成され得る。
図18ないし図20に示す実施形態によれば、スキャンラインSLと第2電源電圧ラインVSLは第1ゲート層GTL1で形成されるが、スキャンラインSLのそれぞれは、第2ゲート層GTL2で形成されるスキャン連結電極SCEを含むので、スキャン連結電極SCEは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305Eに接続され得る。これによって、スキャンラインSLの熱は、放熱パッド305C、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まるということについて改善することができる。
一方、図18ないし図20では、放熱パッド305Eが第1基板301の右側に配置されたことを例示したが、本明細書はこれに限定されない。すなわち、放熱パッド305Eは第1基板301の左側に配置されてもよい。
また、図18ないし図20では放熱パッド305EがスキャンラインSLに接続されることを例示したが、本明細書はこれに限定されない。すなわち、放熱パッド305Eは、スキャンラインSLの代わりに発光制御ラインELに接続され得る。この場合、発光制御ラインELのそれぞれは、第2電源電圧ラインVSLと短絡(short-circuit)されることを防止するために、第2ゲート層GTL2でもって形成される発光連結電極を含み得る。
図21は、図3の表示パネルのさらに他の例を示す平面図である。図22は図21のF領域の拡大平面図である。図23は図22のVII-VII’の一例を示す断面図である。
図21ないし図23に示す実施形態は、放熱パッド305Fが第1電源電圧ラインVDLの代わりに遮光層BSMに連結されているという点で、図4に示す実施形態とは差がある。図21ないし図23では図4に示す実施形態と重複する説明は省略する。
放熱パッド305Fは、サブ画素PXの少なくとも一つに電気的に接続される導電ライン、例えばサブ画素PXの駆動トランジスタDTと第1ないし第6スイッチングトランジスタST1~ST6のアクティブ層(DT_ACT,ACT1~ACT6)の下に配置される遮光層BSMと連結され得る。この場合、遮光層BSMは、図21のように、表示領域DAの上側の外側で第2電源電圧ラインVSLおよび密封材304と交差し得る。図21では、遮光層BSMが第2電源電圧ラインVSLの下に配置され、密封材304が遮光層BSM上に配置されることを例示した。また、図22では放熱パッド305Fが遮光層BSM上に配置されることを例示した。この場合、放熱パッド305Fは第15コンタクトホールCNT15を介して遮光層BSMに接続され得る。
第2電源電圧ラインVSLは図23のように第1ゲート層GTL1で形成され、遮光層BSMは第2電源電圧ラインVSLの下に形成される。これによって、遮光層BSMは、図22のように第2電源電圧ラインVSLと交差するように配置される。したがって、遮光層BSMは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305Fに接続され得る。
放熱パッド305Fは、バッファ膜BF、ゲート絶縁膜130、第1層間絶縁膜141、および第2層間絶縁膜142を貫いて遮光層BSMを露出する、第15コンタクトホールCNT15を介して、遮光層BSMに接続され得る。放熱パッド305Fは、絶縁放熱接着層510により完全に覆われ得る。また、遮光層BSM上には、バッファ膜BF、ゲート絶縁膜130、第1層間絶縁膜141、および第2層間絶縁膜142が形成され、第2層間絶縁膜142上には密封材304が形成され得る。
図21ないし図23に示す実施形態によれば、第2電源電圧ラインVSLは第1ゲート層GTL1で形成され、遮光層BSMは第2電源電圧ラインVSLの下に形成されるので、遮光層BSMは、第2電源電圧ラインVSLと短絡(short-circuit)されず、放熱パッド305Fに接続され得る。これによって、遮光層BSMの熱は、放熱パッド305F、絶縁放熱接着層510、および放熱シート500を介して放出され得る。したがって、表示装置10の内部温度の上昇により、表示装置10の特性が悪化するか表示装置10の寿命が縮まることを改善することができる。
図24及び図25は、一実施形態による表示装置が自動車に適用された例を示す例示図である。
図1ないし図23を参照して説明した一実施形態による表示装置は、自動車に適用することができる。具体的には、一実施形態による表示装置は、図24のように、自動車の計器板に適用された表示装置10A、自動車のセンターフェイシア(center fascia)に適用された表示装置10B、および、自動車のダッシュボードに配置されたCID(Center Information Display)に適用された表示装置10Cに使用することができる。また、一実施形態による表示装置は、図24のように、自動車のサイドミラーに代わるルームミラーディスプレイ(room mirror display)に適用された表示装置10D,10Eに使用することができる。さらに一実施形態による表示装置は、自動車の後部座席用エンターテインメントとして、図25のように、前部座席の背面に配置される表示装置10Fに使用することができる。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。

Claims (21)

  1. サブ画素と前記サブ画素の少なくとも一つに電気的に接続される放熱パッドとを含む表示パネルと、
    前記放熱パッド上に配置される放熱シートと、
    前記放熱シートと前記放熱パッドとの間に配置されて、前記放熱シートと前記放熱パッドとを接着する絶縁放熱接着層を備え
    前記表示パネルは、前記サブ画素の少なくとも一つと、前記放熱パッドとを電気的に接続する導電ラインをさらに含み、
    前記表示パネルは、前記サブ画素が配置される表示領域を囲む密封材をさらに含み、
    前記導電ラインは前記密封材と交差する、表示装置。
  2. 前記表示パネルは、第2電源電圧が印加される第2電源電圧ラインをさらに含み、
    前記導電ラインは前記第2電源電圧ラインと交差する、請求項に記載の表示装置。
  3. 前記密封材は前記第2電源電圧ラインの外側に配置され、前記放熱パッドは前記密封材の外側に配置される、請求項に記載の表示装置。
  4. 前記サブ画素のそれぞれは、
    発光素子と、
    前記第2電源電圧より高い第1電源電圧が印加される第1電源ラインと、
    ゲート電極に印加されたデータ電圧に応じて、前第1電源ラインから、前記発光素子に流れる電流を制御するための駆動トランジスタを含む、請求項に記載の表示装置。
  5. 前記導電ラインには前記第1電源電圧が印加され、前記導電ラインは前記第2電源電圧ラインの上方に配置される、請求項に記載の表示装置。
  6. 前記サブ画素のそれぞれは、
    前記駆動トランジスタのゲート電極を初期化電圧に初期化するための初期化トランジスタをさらに含む、請求項に記載の表示装置。
  7. 前記導電ラインには前記初期化電圧が印加され、前記導電ラインは前記第2電源電圧ラインの上方に配置される、請求項に記載の表示装置。
  8. 前記サブ画素のそれぞれは、
    スキャン信号に応じて、前記データ電圧を前記駆動トランジスタのゲート電極に供給するためのスキャントランジスタをさらに含む、請求項に記載の表示装置。
  9. 前記導電ラインには前記データ電圧が印加され、前記導電ラインは前記第2電源電圧ラインの上方に配置される、請求項に記載の表示装置。
  10. 前記導電ラインには前記スキャン信号が印加され、前記導電ラインは前記第2電源電圧ラインと同じ層に配置される、請求項に記載の表示装置。
  11. 前記導電ラインは、前記第2電源電圧ライン上に配置されるスキャン連結電極を含む、請求項10に記載の表示装置。
  12. 前記サブ画素のそれぞれは、
    発光制御信号に応じて、前記駆動トランジスタを介して前記第1電源ラインから前記発光素子に流れる電流を遮断する発光制御トランジスタをさらに含む、請求項に記載の表示装置。
  13. 前記導電ラインには前記発光制御信号が印加され、前記導電ラインは前記第2電源電圧ラインと同じ層に配置される、請求項12に記載の表示装置。
  14. 前記サブ画素のそれぞれは、
    前記駆動トランジスタのアクティブ層の下に配置される光遮断層をさらに含み、
    前記導電ラインは前記光遮断層である、請求項に記載の表示装置。
  15. 前記導電ラインは、前記第2電源電圧ラインの下方に配置される、請求項13に記載の表示装置。
  16. 前記表示パネルは、第2電源電圧が印加される第2電源電圧ラインをさらに含み、
    前記導電ラインは、前記第2電源電圧ラインである、請求項に記載の表示装置。
  17. 前記表示パネルは、
    第1基板と、
    前記第1基板上に配置される第2基板を含み、
    前記放熱パッドは、前記第2基板によって覆われていない、前記第1基板の一方の側に配置される、請求項1に記載の表示装置。
  18. 前記放熱シートは、前記第1基板の上面の一部、一側面、および下面の一部の上に配置される、請求項17に記載の表示装置。
  19. 前記表示パネルは、前記第2基板によって覆われていない、前記第1基板の他方の側に配置される表示パッドをさらに含む、請求項17に記載の表示装置。
  20. 前記表示パネルの表示パッド上に取り付けられるフレキシブル回路ボードをさらに備える、請求項19に記載の表示装置。
  21. 前記絶縁放熱接着層は熱伝導性シリコーン接着剤である、請求項1に記載の表示装置。
JP2021543266A 2019-01-29 2019-11-18 表示装置 Active JP7376601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0011011 2019-01-29
KR1020190011011A KR20200094243A (ko) 2019-01-29 2019-01-29 표시 장치
PCT/KR2019/015753 WO2020159045A1 (ko) 2019-01-29 2019-11-18 표시 장치

Publications (2)

Publication Number Publication Date
JP2022518790A JP2022518790A (ja) 2022-03-16
JP7376601B2 true JP7376601B2 (ja) 2023-11-08

Family

ID=71840360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021543266A Active JP7376601B2 (ja) 2019-01-29 2019-11-18 表示装置

Country Status (6)

Country Link
US (1) US20220077419A1 (ja)
EP (1) EP3920252A4 (ja)
JP (1) JP7376601B2 (ja)
KR (1) KR20200094243A (ja)
CN (1) CN113348567A (ja)
WO (1) WO2020159045A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022011582A1 (zh) * 2020-07-15 2022-01-20 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280373A1 (en) 2004-06-17 2005-12-22 Au Optronics Corp. Organic light emitting diode display and fabrication method thereof
JP2006235093A (ja) 2005-02-23 2006-09-07 Seiko Instruments Inc 表示装置
JP2006236999A (ja) 2005-02-22 2006-09-07 Lg Electronics Inc 有機el素子及びその製造方法
JP2007026970A (ja) 2005-07-20 2007-02-01 Hitachi Displays Ltd 有機発光表示装置
JP2008103359A (ja) 2008-01-15 2008-05-01 Sony Corp 有機電界発光表示装置
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2014049441A (ja) 2012-08-31 2014-03-17 Samsung Display Co Ltd 有機発光装置およびその製造方法
US20140166994A1 (en) 2012-12-14 2014-06-19 Shanghai Tianma Micro-electronics Co., Ltd. Amoled display panel and amoled display device
JP2018155876A (ja) 2017-03-16 2018-10-04 株式会社ジャパンディスプレイ 表示装置および表示装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456384B2 (ja) * 1997-09-26 2003-10-14 セイコーエプソン株式会社 液晶表示パネル
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
WO2006080335A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 表示装置
KR20070067909A (ko) * 2005-12-26 2007-06-29 삼성전자주식회사 유기 발광 표시 장치
KR20090113635A (ko) * 2008-04-28 2009-11-02 삼성전자주식회사 표시장치
TWI587734B (zh) * 2009-03-26 2017-06-11 精工愛普生股份有限公司 有機el裝置、有機el裝置之製造方法、及電子機器
KR101695317B1 (ko) * 2010-05-18 2017-01-12 엘지디스플레이 주식회사 유기전계 발광소자
JP6105911B2 (ja) * 2012-11-29 2017-03-29 株式会社ジャパンディスプレイ Oled表示パネル
KR101970570B1 (ko) * 2012-12-18 2019-04-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102293691B1 (ko) * 2014-07-23 2021-08-25 삼성디스플레이 주식회사 복합 시트 및 이를 포함하는 표시장치
KR102490147B1 (ko) * 2015-10-28 2023-01-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102344763B1 (ko) * 2017-06-19 2021-12-29 삼성디스플레이 주식회사 패널 하부 시트 및 이를 포함하는 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280373A1 (en) 2004-06-17 2005-12-22 Au Optronics Corp. Organic light emitting diode display and fabrication method thereof
JP2006236999A (ja) 2005-02-22 2006-09-07 Lg Electronics Inc 有機el素子及びその製造方法
JP2006235093A (ja) 2005-02-23 2006-09-07 Seiko Instruments Inc 表示装置
JP2007026970A (ja) 2005-07-20 2007-02-01 Hitachi Displays Ltd 有機発光表示装置
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008103359A (ja) 2008-01-15 2008-05-01 Sony Corp 有機電界発光表示装置
JP2014049441A (ja) 2012-08-31 2014-03-17 Samsung Display Co Ltd 有機発光装置およびその製造方法
US20140166994A1 (en) 2012-12-14 2014-06-19 Shanghai Tianma Micro-electronics Co., Ltd. Amoled display panel and amoled display device
JP2018155876A (ja) 2017-03-16 2018-10-04 株式会社ジャパンディスプレイ 表示装置および表示装置の駆動方法

Also Published As

Publication number Publication date
KR20200094243A (ko) 2020-08-07
EP3920252A4 (en) 2022-10-12
US20220077419A1 (en) 2022-03-10
CN113348567A (zh) 2021-09-03
JP2022518790A (ja) 2022-03-16
WO2020159045A1 (ko) 2020-08-06
EP3920252A1 (en) 2021-12-08

Similar Documents

Publication Publication Date Title
CN111341806B (zh) 显示装置
US10770515B2 (en) Display device including color filters
US9490307B2 (en) Organic light-emitting diode (OLED) display
US20200387254A1 (en) Display device having shaped sealing member
JP5381447B2 (ja) 電気光学装置
TW201511951A (zh) 顯示裝置
US20210036090A1 (en) Display device
US11099417B2 (en) Electronic display apparatus to mitigate visibility of terminal wiring in non-display area
KR20190047163A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113140600A (zh) 显示装置
JP2015225331A (ja) 電子機器
JP7112999B2 (ja) 表示装置
JP7376601B2 (ja) 表示装置
KR102338711B1 (ko) 곡면형 표시장치
US12022712B2 (en) Transparent display apparatus having a plurality of dummy patterns
US11445297B2 (en) Display device
CN111886643A (zh) 显示装置
US20220271097A1 (en) Display device
CN112527141A (zh) 显示装置和用于制造显示装置的方法
CN220441194U (zh) 显示装置
KR102667252B1 (ko) 플렉서블 표시 장치
US20230380231A1 (en) Display apparatus
US20240152184A1 (en) Display apparatus, method of manufacturing the display apparatus, and electronic apparatus
US20240258330A1 (en) Display device and tiling display apparatus including the same
US20220285657A1 (en) Electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231026

R150 Certificate of patent or registration of utility model

Ref document number: 7376601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150