JP7376560B2

JP7376560B2 - Transimpedance amplifier and measurement device using it

Info

Publication number: JP7376560B2
Application number: JP2021191787A
Authority: JP
Inventors: 隆司神園; 真樹上野; 崇村上
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2021-11-26
Filing date: 2021-11-26
Publication date: 2023-11-08
Anticipated expiration: 2041-11-26
Also published as: JP2023078592A

Description

本発明は、電流信号を電圧信号に変換して増幅するトランスインピーダンスアンプ、および該トランスインピーダンスアンプを用いた測定装置に関する。 The present invention relates to a transimpedance amplifier that converts a current signal into a voltage signal and amplifies it, and a measuring device using the transimpedance amplifier.

従来、光信号を受信して電気信号に変換するために、フォトダイオードとトランスインピーダンスアンプとを備えて構成された光電気変換モジュールが用いられてきた。フォトダイオードは、受光した光のパワーに応じて電流信号を生成するようになっている。トランスインピーダンスアンプは、フォトダイオードにより生成された電流信号を電圧信号に変換し増幅するようになっている（例えば、特許文献１参照）。 Conventionally, a photoelectric conversion module including a photodiode and a transimpedance amplifier has been used to receive an optical signal and convert it into an electrical signal. The photodiode is configured to generate a current signal depending on the power of the light it receives. The transimpedance amplifier converts a current signal generated by a photodiode into a voltage signal and amplifies it (see, for example, Patent Document 1).

光電気変換モジュールは、例えば、光信号の特性を測定する測定装置の受信部に用いられる。具体的には、例えば、通信において送信側で生成された高周波デジタル光信号の特性を測定する場合に用いられる。このようなデジタル光信号では、ロジック１（オン状態）とロジック０（オフ状態）の光パワーレベルの比である「消光比」が主要な特性値の１つである。測定装置の受信部に光電気変換モジュールを用いてデジタル光信号の消光比を測定するためには、オフ状態およびオン状態での光パワーレベルをそれぞれ正確に測定する必要がある。そのためには、高周波信号だけでなく直流信号についても、良好に受信しパワーを正確に測定できる必要がある。 A photoelectric conversion module is used, for example, in a receiving section of a measuring device that measures the characteristics of an optical signal. Specifically, it is used, for example, to measure the characteristics of a high-frequency digital optical signal generated on the transmitting side in communication. In such a digital optical signal, one of the main characteristic values is the "extinction ratio" which is the ratio of the optical power level of logic 1 (on state) and logic 0 (off state). In order to measure the extinction ratio of a digital optical signal using a photoelectric conversion module in the receiving section of a measuring device, it is necessary to accurately measure the optical power level in both the off state and the on state. For this purpose, it is necessary to be able to receive not only high-frequency signals but also DC signals well and accurately measure the power.

特許文献１には、フォトダイオードにより得られた電流信号を電圧信号に変換する電流電圧変換回路と、変換された単相の電圧信号から位相が互いに反転した２相の電圧信号に変換して差動増幅する出力回路とを備えたトランスインピーダンスアンプが開示されている。 Patent Document 1 describes a current-voltage conversion circuit that converts a current signal obtained by a photodiode into a voltage signal, and a current-voltage conversion circuit that converts a converted single-phase voltage signal into a two-phase voltage signal whose phase is inverted to each other. A transimpedance amplifier is disclosed that includes an output circuit for dynamic amplification.

図１０は、特許文献１に記載された従来のトランスインピーダンスアンプの出力回路に用いられるカスコード回路１３９の構成を示す。図１０に示すように、カスコード回路１３９は、電圧信号Ｖ_ｉｎをベース端子で受けるエミッタ接地の第１トランジスタ１７１と、バイアス電圧Ｖ_ｂｂがベース端子に印加されるベース接地の第２トランジスタ１７２とを備えている。第１トランジスタ１７１のエミッタには、エミッタ抵抗１８１を介して電源電圧Ｖ_ＥＥが印加され、第２トランジスタ１７２のコレクタには、負荷抵抗１７９を介して電源電圧Ｖ_ＣＣが印加される。入力された電圧信号Ｖ_ｉｎは、カスコード回路１３９により増幅され、第２トランジスタ１７２のコレクタ側に接続された出力端子から電圧信号Ｖ_ｏｕｔとして出力される。 FIG. 10 shows the configuration of a cascode circuit 139 used in the output circuit of a conventional transimpedance amplifier described in Patent Document 1. As shown in FIG. 10, the cascode circuit 139 includes a first transistor 171 with a common emitter that receives a voltage signal V _in at its base terminal, and a second transistor 172 with a common base that receives a bias voltage V _bb at its base terminal. We are prepared. A power supply voltage V _EE is applied to the emitter of the first transistor 171 via an emitter resistor 181 , and a power supply voltage V _CC is applied to the collector of the second transistor 172 via a load resistor 179 . The input voltage signal V _in is amplified by the cascode circuit 139 and output as a voltage signal V _out from an output terminal connected to the collector side of the second transistor 172 .

特開２０１７－１６９１５６号公報Japanese Patent Application Publication No. 2017-169156

しかしながら、特許文献１に記載の第１トランジスタ１７１と第２トランジスタ１７２からなるカスコード回路１３９を出力回路として用いるトランスインピーダンスアンプでは、フォトダイオードとトランスインピーダンスアンプの容量成分およびそれらを接続するワイヤのインダクタンス成分により共振が起こり、８３ＧＨｚの共振周波数にて周波数特性のピークが生じ、周波数特性の平坦性が低下する問題があった。これは、特に、８０ＧＨｚ以上の周波数特性の平坦性が要求されるトランスインピーダンスアンプやトランスインピーダンスアンプを用いる測定装置においては、解決すべき課題であった。 However, in the transimpedance amplifier that uses the cascode circuit 139 consisting of the first transistor 171 and the second transistor 172 as the output circuit described in Patent Document 1, the capacitance components of the photodiode and the transimpedance amplifier and the inductance component of the wire connecting them are This caused resonance, and a peak in the frequency characteristics occurred at a resonant frequency of 83 GHz, resulting in a problem that the flatness of the frequency characteristics deteriorated. This has been a problem to be solved, particularly in transimpedance amplifiers and measurement devices using transimpedance amplifiers that require flatness of frequency characteristics of 80 GHz or higher.

また、特許文献１に記載の出力回路に用いられているカスコード回路では、第１トランジスタ１７１および第２トランジスタ１７２の印加電圧（Ｖ_ＣＥ）がそれぞれ高いため、発熱が大きく、ゲイン等が変化し長期信頼性が低下するという問題もあった。 In addition, in the cascode circuit used in the output circuit described in Patent Document 1, since the applied voltage (V _CE ) of the first transistor 171 and the second transistor 172 is high, heat generation is large, and the gain etc. change, resulting in long-term There was also the problem of reduced reliability.

本発明は、このような問題を解決するためになされたものであり、長期信頼性をもった、広帯域にて平坦な周波数特性を有するトランスインピーダンスアンプおよびそれを用いた測定装置を提供することを目的とする。 The present invention was made in order to solve such problems, and aims to provide a transimpedance amplifier having long-term reliability and flat frequency characteristics over a wide band, and a measurement device using the same. purpose.

本発明に係るトランスインピーダンスアンプは、入力端子（３１）に入力された電流信号を電圧信号に変換して第１電圧信号（Ｖ２）として出力するコア回路（４０）と、前記コア回路により得られた前記第１電圧信号を増幅して出力端子（３２）から出力信号（Ｖｏｕｔ）として出力する出力回路（７０）と、を備え、前記出力回路は、第１端子、第２端子、および第３端子を有するエミッタ接地またはソース接地の第１トランジスタ（７１）と、第４端子、第５端子、および第６端子を有するベース接地またはゲート接地の第２トランジスタ（７２）とがカスコード接続されたカスコード回路（３９）を備え、前記第１トランジスタは、前記コア回路で得られた前記第１電圧信号が前記第１端子に入力され、前記第３端子が第１エミッタ抵抗（８１）に接続され、前記第２トランジスタは、前記第４端子にバイアス電圧（Ｖｂｂ）が供給され、前記第５端子に第１の負荷抵抗（７９）と前記出力端子がそれぞれ接続されており、前記第１トランジスタの前記第２端子と前記第２トランジスタの前記第６端子とが、第２の負荷抵抗（８０）を介して接続され、前記出力回路の前記カスコード回路は、前記入力端子への入力信号が無いとき前記出力端子での出力レベルがグランドレベルとなるように、前記第１トランジスタの前記第３端子が前記第１エミッタ抵抗（８１）を介して負の電源電圧（ＶＥＥ２）に接続され、前記第２トランジスタの前記第５端子が前記第１の負荷抵抗（７９）を介して正の電源電圧（ＶＣＣ）に接続され、前記出力回路側から第２の出力信号（Ｖｏｕｔ２）を取り出せるように、前記第１トランジスタの前記第２端子と前記第２の負荷抵抗との接続ノード（８８）に接続された第２の出力端子（３４）をさらに備え、前記コア回路は、ベースまたはゲートが前記入力端子に接続された第３トランジスタ（４４）を有する増幅回路（３７）を備え、前記増幅回路の中間出力ノード（６２）が帰還抵抗（５８）を介して前記第３トランジスタの前記ベースまたはゲートに接続されて帰還回路（３５）を構成しており、前記第３トランジスタのエミッタまたはソースは、第１抵抗（５７）を介して負の電源電圧（ＶＥＥ１）に接続され、前記コア回路は、前記増幅回路のバイアス調整を行う第１調整回路（３６）を備え、前記第１調整回路は、前記増幅回路のＤＣを含む広帯域での動作に必要な最適なバイアスを設定し、前記グランドと電源端子（３３）との間に、第１バイパスコンデンサ（５０）および第１端子抵抗（６１）がこの順で直列に接続されて電源ノイズを低減し、前記グランドと前記電源端子（３３）との間に、第２抵抗（５１）、ダイオード接続された第４トランジスタ（４１）、第３抵抗（５２）、および前記第１端子抵抗（６１）がこの順で直列に接続され、前記グランドと前記電源端子（３３）との間に、コレクタ接地の第５トランジスタ（４２）、第２エミッタ抵抗（５３）、および前記第１端子抵抗（６１）がこの順で直列に接続され、前記第５トランジスタ（４２）のベースは前記第４トランジスタ（４１）のコレクタ側に接続され、前記第５トランジスタ（４２）のエミッタは、第４抵抗（５４）を介して第６トランジスタ（４３）のベースに接続され、前記第６トランジスタ（４３）のベースは、第１コンデンサ（５５）を介して前記グランドに接続され、トランスインピーダンスアンプ（３０）の前記出力回路（７０）は、前記カスコード回路（３９）のバイアス調整を行う第２調整回路（３８）を備え、前記第２調整回路は、前記カスコード回路（３９）の前記第２トランジスタ（７２）に必要な最適なバイアス電圧を供給し、正側の第３の電源端子（８６）は、第２端子抵抗（８２）、第２コンデンサ（７４）、第５抵抗（７５）、および第６抵抗（７８）をこの順で介して前記第２トランジスタ（７２）のベースに接続され、前記第２コンデンサ（７４）の前記第５抵抗（７５）側は前記グランドに接続され、前記第５抵抗（７５）の前記第６抵抗（７８）側の端部は、負の電源電圧を供給する負側電源端子（８７）に第７抵抗（７６）を介して接続されるとともに第３コンデンサ（７７）を介して前記グランドに接続され、正側の前記第３の電源端子（８６）と前記グランドの間に、第２バイパスコンデンサ（７３）および第３バイパスコンデンサ（８３）がこの順で直列に接続されて電源ノイズを低減するようになっており、前記増幅回路（３７）において、前記入力端子（３１）に入力された前記電流信号は、前記帰還抵抗（５８）の抵抗値により定まるゲインで電圧信号に変換・増幅され前記中間出力ノード（６２）にて前記帰還抵抗（５８）での電圧降下に応じた第２電圧信号（Ｖ１）が得られ、前記第２電圧信号が増幅されて前記コア回路の出力である前記第１電圧信号（Ｖ２）として出力されることを特徴とする。 The transimpedance amplifier according to the present invention includes a core circuit (40) that converts a current signal input to an input terminal (31) into a voltage signal and outputs it as a first voltage signal (V2) , and a transimpedance amplifier obtained by the core circuit. an output circuit (70) that amplifies the first voltage signal and outputs it as an output signal (Vout) from an output terminal (32), the output circuit has a first terminal, a second terminal, and a third terminal. A cascode in which a first transistor (71) with a common emitter or common source having a terminal and a second transistor (72) with a common base or common gate having a fourth, fifth, and sixth terminal are connected in cascode. The first transistor includes a circuit (39), the first voltage signal obtained by the core circuit is input to the first terminal, the third terminal is connected to a first emitter resistor (81), In the second transistor, the bias voltage (Vbb) is supplied to the fourth terminal, the first load resistor (79) and the output terminal are connected to the fifth terminal, and the A second terminal and the sixth terminal of the second transistor are connected via a second load resistor (80) , and the cascode circuit of the output circuit is connected to the sixth terminal of the second transistor when there is no input signal to the input terminal. The third terminal of the first transistor is connected to the negative power supply voltage (VEE2) via the first emitter resistor (81) so that the output level at the output terminal becomes the ground level, and the second transistor The fifth terminal of the first terminal is connected to the positive power supply voltage (VCC) via the first load resistor (79), and the second output signal (Vout2) can be taken out from the output circuit side. The core circuit further includes a second output terminal (34) connected to a connection node (88) between the second terminal of the transistor and the second load resistor, and the core circuit has a base or a gate connected to the input terminal. an amplifier circuit (37) having a third transistor (44), an intermediate output node (62) of the amplifier circuit being connected to the base or gate of the third transistor via a feedback resistor (58); A feedback circuit (35) is configured, the emitter or source of the third transistor is connected to the negative power supply voltage (VEE1) via the first resistor (57), and the core circuit is connected to the negative power supply voltage (VEE1) of the amplifier circuit. A first adjustment circuit (36) that performs bias adjustment is provided, and the first adjustment circuit sets an optimal bias necessary for the operation of the amplifier circuit in a wide band including DC, and adjusts the bias between the ground and the power supply terminal (33). A first bypass capacitor (50) and a first terminal resistor (61) are connected in series in this order to reduce power supply noise, and a first bypass capacitor (50) and a first terminal resistor (61) are connected in series between the ground and the power supply terminal (33). 2 resistor (51), a diode-connected fourth transistor (41), a third resistor (52), and the first terminal resistor (61) are connected in series in this order, and the ground and the power terminal (33) are connected in series in this order. ), a fifth transistor (42) with a common collector, a second emitter resistor (53), and the first terminal resistor (61) are connected in series in this order. The base is connected to the collector side of the fourth transistor (41), the emitter of the fifth transistor (42) is connected to the base of the sixth transistor (43) via the fourth resistor (54), and the emitter of the fifth transistor (42) is connected to the base of the sixth transistor (43). The base of the 6 transistor (43) is connected to the ground via the first capacitor (55), and the output circuit (70) of the transimpedance amplifier (30) performs bias adjustment of the cascode circuit (39). A second adjustment circuit (38) is provided, and the second adjustment circuit supplies an optimal bias voltage necessary for the second transistor (72) of the cascode circuit (39), and the third power supply terminal on the positive side. (86) is connected to the base of the second transistor (72) through a second terminal resistor (82), a second capacitor (74), a fifth resistor (75), and a sixth resistor (78) in this order. The fifth resistor (75) side of the second capacitor (74) is connected to the ground, and the end of the fifth resistor (75) on the sixth resistor (78) side is connected to the negative power supply. The third power supply terminal (87) on the positive side is connected to the negative power supply terminal (87) that supplies voltage via a seventh resistor (76) and is connected to the ground via a third capacitor (77). A second bypass capacitor (73) and a third bypass capacitor (83) are connected in series in this order between the amplifier circuit (37) and the ground to reduce power supply noise. The current signal input to the input terminal (31) is converted and amplified into a voltage signal with a gain determined by the resistance value of the feedback resistor (58), and the current signal is amplified by the feedback resistor (58) at the intermediate output node (62). A second voltage signal (V1) corresponding to the voltage drop at 58) is obtained, and the second voltage signal is amplified and output as the first voltage signal (V2) that is the output of the core circuit. Features.

上述のように、本発明では、トランスインピーダンスアンプの出力回路に用いられているカスコード回路において、エミッタ接地またはソース接地の第１トランジスタの第２端子（コレクタまたはドレイン）とベース接地またはゲート接地の第２トランジスタの第６端子（エミッタまたはソース）とが第２の負荷抵抗を介して接続された構成となっているので、広帯域において周波数特性の平坦性を改善することが可能となる。 As described above, in the present invention, in the cascode circuit used in the output circuit of a transimpedance amplifier, the second terminal (collector or drain) of the first transistor whose emitter is grounded or whose source is grounded and the second terminal whose base or gate is grounded are connected to each other. Since the configuration is such that the sixth terminals (emitters or sources) of the two transistors are connected via the second load resistor, it is possible to improve the flatness of the frequency characteristics over a wide band.

詳しくは、フォトダイオードとトランスインピーダンスアンプとを備えた光電気変換モジュールにおいて、トランスインピーダンスアンプの出力回路に用いられているカスコード回路で第１および第２トランジスタ間に負荷抵抗が挿入されていない従来の構成では、フォトダイオードおよびトランスインピーダンスアンプの容量成分と、それらを接続するワイヤのインダクタンス成分とによる共振により８３ＧＨｚ近辺でピークを生じていた（図６の破線のグラフ参照）。しかし、本発明では第１トランジスタの第２端子（コレクタまたはドレイン）と第２トランジスタの第６端子（エミッタまたはソース）の間に第２の負荷抵抗を挿入することにより、図６の実線で示すように、出力回路の高域ゲインが下がり、ピークを小さくできるので、周波数特性の平坦性を顕著に改善することができるようになった。 Specifically, in a photoelectric conversion module equipped with a photodiode and a transimpedance amplifier, the conventional cascode circuit used in the output circuit of the transimpedance amplifier does not have a load resistor inserted between the first and second transistors. In this configuration, a peak occurred around 83 GHz due to resonance due to the capacitance components of the photodiode and transimpedance amplifier and the inductance component of the wire connecting them (see the broken line graph in FIG. 6). However, in the present invention, by inserting a second load resistor between the second terminal (collector or drain) of the first transistor and the sixth terminal (emitter or source) of the second transistor, As a result, the high-frequency gain of the output circuit is lowered and the peak can be made smaller, making it possible to significantly improve the flatness of the frequency characteristics.

また、本発明では、第２の負荷抵抗での電圧降下により第１トランジスタと第２トランジスタの印加電圧をそれぞれ低減することができ、第１トランジスタと第２トランジスタでの発熱を抑えられるとともにゲインなどの変動も抑えられ、長期信頼性を改善することが可能となる。 Further, in the present invention, the voltage applied to the first transistor and the second transistor can be reduced by the voltage drop across the second load resistor, and heat generation in the first transistor and the second transistor can be suppressed, and gain etc. This also suppresses fluctuations in , making it possible to improve long-term reliability.

また、上述のように、本発明に係るトランスインピーダンスアンプにおいて、前記出力回路の前記カスコード回路は、前記入力端子への入力信号が無いとき前記出力端子での出力レベルがグランドレベルとなるように、前記第１トランジスタの前記第３端子が前記抵抗（８１）を介して負の電源電圧（ＶＥＥ２）に接続され、前記第２トランジスタの前記第５端子が前記第１の負荷抵抗（７９）を介して正の電源電圧（ＶＣＣ）に接続されるよう構成されている。 Further, as described above, in the transimpedance amplifier according to the present invention, the cascode circuit of the output circuit is configured such that when there is no input signal to the input terminal, the output level at the output terminal becomes the ground level. The third terminal of the first transistor is connected to the negative power supply voltage (VEE2) through the resistor (81), and the fifth terminal of the second transistor is connected through the first load resistor (79). and is configured to be connected to a positive power supply voltage (VCC).

この構成により、本発明のトランスインピーダンスアンプは、例えば５０Ω系の負荷に対してＤＣカットコンデンサを入れずに直接接続できるので、周波数がＤＣから動作するトランスインピーダンスアンプおよびそれを用いた光電気変換モジュールを実現することができる。 With this configuration, the transimpedance amplifier of the present invention can be directly connected to, for example, a 50Ω load without inserting a DC cut capacitor, and therefore a transimpedance amplifier that operates from DC frequency and a photoelectric conversion module using the same. can be realized.

また、上述のように、本発明に係るトランスインピーダンスアンプにおいて、前記出力回路側から第２の出力信号（Ｖｏｕｔ２）を取り出せるように、前記第１トランジスタの前記第２端子と前記第２の負荷抵抗との接続ノード（８８）に接続された第２の出力端子（３４）をさらに備えた構成である。 Further, as described above, in the transimpedance amplifier according to the present invention, the second terminal of the first transistor and the second load resistor are connected so that the second output signal (Vout2) can be taken out from the output circuit side. The configuration further includes a second output terminal (34) connected to a connection node (88) with.

この構成により、本発明のトランスインピーダンスアンプは、第１トランジスタのコレクタと第２の負荷抵抗との接続ノードに発生している信号を分岐して、別の回路の入力信号として使用することができる。トランスインピーダンスアンプのコア回路から信号を分岐するとトランスインピーダンスアンプの周波数特性への影響が大きいが、出力回路内部から信号を分岐することでトランスインピーダンスアンプの周波数特性への影響を抑制することが可能となる。 With this configuration, the transimpedance amplifier of the present invention can branch the signal generated at the connection node between the collector of the first transistor and the second load resistor and use it as an input signal for another circuit. . Branching the signal from the core circuit of the transimpedance amplifier has a large effect on the frequency characteristics of the transimpedance amplifier, but it is possible to suppress the effect on the frequency characteristics of the transimpedance amplifier by branching the signal from within the output circuit. Become.

また、出力回路のカスコード回路において第１トランジスタの第３端子（エミッタまたはソース）が抵抗を介して負側電源に接続され、第２トランジスタの第５端子（コレクタまたはドレイン）が第１の負荷抵抗を介して正側電源に接続されている場合、分岐信号のＤＣレベルは負側の電源電圧と正側の電源電圧の中間の電圧になるため、分岐信号が入力される別の回路は、同じ負側電源と正側電源を流用して設計することが可能となる。 In addition, in the cascode circuit of the output circuit, the third terminal (emitter or source) of the first transistor is connected to the negative power supply via a resistor, and the fifth terminal (collector or drain) of the second transistor is connected to the first load resistor. If the DC level of the branch signal is connected to the positive power supply via the It becomes possible to design by reusing the negative side power source and the positive side power source.

また、上述のように、本発明に係るトランスインピーダンスアンプにおいて、前記コア回路は、ベースまたはゲートが前記入力端子に接続された第３トランジスタ（４４）を有する増幅回路（３７）を備え、前記増幅回路の中間出力ノード（６２）が帰還抵抗（５８）を介して前記第３トランジスタの前記ベースまたはゲートに接続されて帰還回路（３５）を構成しており、前記第３トランジスタのエミッタまたはソースは、第１抵抗（５７）を介して負の電源電圧（ＶＥＥ１）に接続された構成である。 Further, as described above, in the transimpedance amplifier according to the present invention, the core circuit includes an amplifier circuit (37) having a third transistor (44) whose base or gate is connected to the input terminal, An intermediate output node (62) of the circuit is connected to the base or gate of the third transistor via a feedback resistor (58) to form a feedback circuit (35), and the emitter or source of the third transistor is connected to the base or gate of the third transistor. , is connected to a negative power supply voltage (VEE1) via a first resistor (57).

この構成により、本発明のトランスインピーダンスアンプは、入力端子に入力される電流信号を、コア回路における帰還抵抗の抵抗値により定まるゲインで電圧信号に変換することができるとともに、コア回路の第３トランジスタを介して入力端子に負電圧を印加することができる。 With this configuration, the transimpedance amplifier of the present invention can convert a current signal input to the input terminal into a voltage signal with a gain determined by the resistance value of the feedback resistor in the core circuit, and also A negative voltage can be applied to the input terminal via.

また、本発明に係るトランスインピーダンスアンプにおいて、前記出力回路を構成する前記第１および第２トランジスタは、前記第１端子および前記第４端子がベース、前記第２端子および前記第５端子がコレクタ、前記第３端子および前記第６端子がエミッタであるバイポーラ型トランジスタと、前記第１端子および前記第４端子がゲート、前記第２端子および第５端子がドレイン、前記第３端子および前記第６端子がソースである電界効果型トランジスタのいずれか一方の種類であってもよい。 Further, in the transimpedance amplifier according to the present invention, the first and second transistors constituting the output circuit have bases as the first terminal and the fourth terminal, collectors as the second terminal and the fifth terminal, and a bipolar transistor in which the third terminal and the sixth terminal are emitters, the first terminal and the fourth terminal are gates, the second terminal and the fifth terminal are drains, and the third terminal and the sixth terminal The source may be either type of field effect transistor.

この構成により、本発明のトランスインピーダンスアンプは、カスコード回路のトランジスタとして、バイポーラ型トランジスタおよび電界効果型トランジスタのいずれかを状況に応じて採用できる。 With this configuration, the transimpedance amplifier of the present invention can employ either a bipolar transistor or a field effect transistor as the transistor of the cascode circuit, depending on the situation.

また、本発明に係る光電気変換モジュールは、光信号を電流信号に変換するフォトダイオード（２０）と、前記フォトダイオードにより得られた前記電流信号を電圧信号に変換し増幅する上記トランスインピーダンスアンプ（３０）と、を備えたことを特徴とする。 The photoelectric conversion module according to the present invention also includes a photodiode (20) that converts an optical signal into a current signal, and the transimpedance amplifier (20) that converts and amplifies the current signal obtained by the photodiode into a voltage signal. 30).

この構成により、本発明の光電気変換モジュールは、広帯域にて平坦な周波数特性を有することができる。 With this configuration, the photoelectric conversion module of the present invention can have flat frequency characteristics over a wide band.

また、本発明に係る測定装置は、前記光電気変換モジュールを受信部に備えたことを特徴とする。 Moreover, the measuring device according to the present invention is characterized in that a receiving section is equipped with the photoelectric conversion module.

この構成により、本発明の測定装置は、広帯域にて平坦な周波数特性を有する受信部を備えることができる。 With this configuration, the measuring device of the present invention can include a receiving section that has flat frequency characteristics over a wide band.

また、本発明に係る測定装置は、光信号を電流信号に変換するフォトダイオード（２０）と、上記のトランスインピーダンスアンプ（３０）とを備えた光電気変換モジュール（１）を受信部に備え、前記第２の出力端子から得られた前記第２の出力信号を用いて同期クロックの復元を行うクロックリカバリ回路（９８）を備えたことを特徴とする。 Furthermore, the measuring device according to the present invention includes a photoelectric conversion module (1) in the receiving section that includes a photodiode (20) that converts an optical signal into a current signal and the above-mentioned transimpedance amplifier (30), It is characterized by comprising a clock recovery circuit (98) that restores a synchronous clock using the second output signal obtained from the second output terminal.

この構成により、本発明の測定装置は、広帯域にて平坦な周波数特性を有する受信部から得られた第２の出力信号を用いて、精度よく同期クロックの復元を行うことができる。 With this configuration, the measuring device of the present invention can accurately restore the synchronization clock using the second output signal obtained from the receiving section having flat frequency characteristics over a wide band.

また、本発明に係る測定装置は、光信号を電流信号に変換するフォトダイオード（２０）と、上記のトランスインピーダンスアンプ（３０）とを備えた光電気変換モジュール（１）を受信部に備え、前記第２の出力端子から得られた前記第２の出力信号を用いてビットエラーレートの測定を行うビットエラーレート測定回路（９９）を備えたことを特徴とする。 Furthermore, the measuring device according to the present invention includes a photoelectric conversion module (1) in the receiving section that includes a photodiode (20) that converts an optical signal into a current signal and the above-mentioned transimpedance amplifier (30), The apparatus is characterized by comprising a bit error rate measuring circuit (99) that measures a bit error rate using the second output signal obtained from the second output terminal.

この構成により、本発明の測定装置は、広帯域にて平坦な周波数特性を有する受信部から得られた第２の出力信号を用いて、広帯域かつ精度よくビットエラーレートを測定することができる。 With this configuration, the measuring device of the present invention can accurately measure the bit error rate over a wide band using the second output signal obtained from the receiving section having flat frequency characteristics over a wide band.

本発明によると、長期信頼性をもった、広帯域にて平坦な周波数特性を有するトランスインピーダンスアンプおよび該トランスインピーダンスアンプを用いた測定装置を提供することができる。 According to the present invention, it is possible to provide a transimpedance amplifier having long-term reliability and flat frequency characteristics over a wide band, and a measurement device using the transimpedance amplifier.

本発明の実施形態に係るトランスインピーダンスアンプが用いられている光電気変換モジュールの概略構成を示す図である。1 is a diagram showing a schematic configuration of a photoelectric conversion module in which a transimpedance amplifier according to an embodiment of the present invention is used. 本発明の実施形態に係る光電気変換モジュールの主要部の配置図である。FIG. 1 is a layout diagram of main parts of a photoelectric conversion module according to an embodiment of the present invention. 本発明の別の実施形態に係る光電気変換モジュールの概略構成を示す平面図である。FIG. 3 is a plan view showing a schematic configuration of a photoelectric conversion module according to another embodiment of the present invention. 図３の側面図である。FIG. 4 is a side view of FIG. 3; 本発明の実施形態に係る光電気変換モジュールに用いられるトランスインピーダンスアンプの回路図である。FIG. 2 is a circuit diagram of a transimpedance amplifier used in a photoelectric conversion module according to an embodiment of the present invention. 本発明の実施形態に係る光電気変換モジュールの周波数特性のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the frequency characteristic of the photoelectric conversion module based on embodiment of this invention. 本発明の実施形態に係る光サンプリングオシロスコープの構成図である。FIG. 1 is a configuration diagram of an optical sampling oscilloscope according to an embodiment of the present invention. 従来の光電気変換モジュールの概略構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of a conventional photoelectric conversion module. 従来の光電気変換モジュールの主要部の配置図である。FIG. 2 is a layout diagram of main parts of a conventional photoelectric conversion module. 従来のトランスインピーダンスアンプに用いられているカスコード回路の回路図である。FIG. 2 is a circuit diagram of a cascode circuit used in a conventional transimpedance amplifier.

以下、本発明の実施の形態について図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

（第１の実施形態）
以下の説明では、トランジスタは、バイポーラ型トランジスタとして説明するが、これに限定されず、例えば、電界効果トランジスタであってもよい。なお、本発明のトランジスタは、バイポーラ型トランジスタの場合、第１端子と第４端子がベース、第２端子と第５端子がコレクタ、第３端子と第６端子がエミッタに対応し、電界効果型トランジスタの場合、第１端子と第４端子がゲート、第２端子と第５端子がドレイン、第３端子と第６端子がソースに対応する。 (First embodiment)
In the following description, the transistor will be described as a bipolar transistor, but is not limited to this, and may be a field effect transistor, for example. Note that in the case of the transistor of the present invention, the first and fourth terminals correspond to the base, the second and fifth terminals correspond to the collector, and the third and sixth terminals correspond to the emitter in the case of a bipolar transistor, and the transistor is of a field effect type. In the case of a transistor, the first and fourth terminals correspond to the gate, the second and fifth terminals correspond to the drain, and the third and sixth terminals correspond to the source.

まず、従来の光電気変換モジュールについて説明する。
図８は、従来の光電気変換モジュール１００の構成を示す。従来の光電気変換モジュール１００は、フォトダイオード１２０のアノード端子１２２がワイヤ１１を介してトランスインピーダンスアンプ１３０の入力端子１３１に接続されている。トランスインピーダンスアンプ１３０には、電源端子１３３に正電源から例えば＋４．０Ｖの正電圧Ｖ_ＣＣが印加されるようになっている。フォトダイオード１２０のアノード端子１２２には、ワイヤ１１を介して、トランスインピーダンスアンプ１３０の入力端子１３１での電圧（例えば、＋１．０Ｖ）が直接印加される。一般的なフォトダイオード１２０では、アノード端子１２２の電位を基準としたときカソード電圧Ｖ_ＣＡは３Ｖ程度にしておく必要がある。すなわち、フォトダイオード１２０には３Ｖ程度の逆バイアス電圧を印加しておく。図８に示す例では、フォトダイオード１２０のアノード端子１２２の電位が＋１Ｖの場合、カソード電圧Ｖ_ＣＡを３Ｖに設定するために、カソード端子１２１には、正電源から＋４Ｖの正電圧Ｖ_ｂを印加する必要がある。 First, a conventional photoelectric conversion module will be explained.
FIG. 8 shows the configuration of a conventional photoelectric conversion module 100. In the conventional photoelectric conversion module 100, an anode terminal 122 of a photodiode 120 is connected to an input terminal 131 of a transimpedance amplifier 130 via a wire 11. A positive voltage V _CC of, for example, +4.0 V is applied to a power supply terminal 133 of the transimpedance amplifier 130 from a positive power supply. The voltage (for example, +1.0V) at the input terminal 131 of the transimpedance amplifier 130 is directly applied to the anode terminal 122 of the photodiode 120 via the wire 11. In a typical photodiode 120, the cathode voltage _VCA needs to be about 3V when the potential of the anode terminal 122 is referenced. That is, a reverse bias voltage of about 3V is applied to the photodiode 120. In the example shown in FIG. 8, when the potential of the anode terminal 122 of the photodiode 120 is +1V, a positive voltage _Vb of +4V is applied from the positive power supply to the cathode terminal 121 in order to set the cathode voltage _VCA to 3V. There is a need to.

図９は、図８に示す従来の光電気変換モジュール１００の主要部の配置図である。フォトダイオード１２０とトランスインピーダンスアンプ１３０は、金属製の筐体２に収容され、フォトダイオードのアノード端子１２２とトランスインピーダンスアンプ１３０の入力端子１３１が、金属製のワイヤ１１により接続されている。電源ノイズの影響を抑制するために、フォトダイオード１２０のカソード端子１２１は、ワイヤ１２および１３を介してそれぞれバイパスコンデンサ３および４の一端側に接続され、バイパスコンデンサ３および４の他端側は、それぞれグランドに接続されている。また、電源ノイズの影響を抑制するために、トランスインピーダンスアンプ１３０の電源端子１３３は、ワイヤ１４、１５および１６、１７を介してそれぞれバイパスコンデンサ５および６の一端側に接続され、バイパスコンデンサ５および６の他端側は、それぞれグランドに接続されている。トランスインピーダンスアンプ１３０はまた、出力端子１３２が伝送線路７に接続されている。 FIG. 9 is a layout diagram of the main parts of the conventional photoelectric conversion module 100 shown in FIG. 8. The photodiode 120 and the transimpedance amplifier 130 are housed in a metal housing 2, and the anode terminal 122 of the photodiode and the input terminal 131 of the transimpedance amplifier 130 are connected by a metal wire 11. In order to suppress the influence of power supply noise, the cathode terminal 121 of the photodiode 120 is connected to one end side of bypass capacitors 3 and 4 via wires 12 and 13, respectively, and the other end side of bypass capacitors 3 and 4 is connected to Each is connected to ground. Further, in order to suppress the influence of power supply noise, the power supply terminal 133 of the transimpedance amplifier 130 is connected to one end side of the bypass capacitors 5 and 6 via wires 14, 15 and 16, 17, respectively. The other end sides of 6 are respectively connected to ground. The transimpedance amplifier 130 also has an output terminal 132 connected to the transmission line 7.

図８および図９に示す従来の光電気変換モジュール１００では、フォトダイオード１２０のカソード端子１２１がワイヤ１２および１３を介してそれぞれバイパスコンデンサ３および４に接続され、バイパスコンデンサ３および４を介してグランドに接続されていたので、ワイヤ１２および１３のインダクタンス成分が無視できず、フォトダイオード１２０の高周波特性の劣化が生じるという問題があった。 In the conventional photoelectric conversion module 100 shown in FIG. 8 and FIG. Since the wires 12 and 13 were connected to each other, the inductance component of the wires 12 and 13 could not be ignored, and there was a problem in that the high frequency characteristics of the photodiode 120 deteriorated.

図１は、本発明の第１の実施形態に係る光電気変換モジュール１の概略構成を示す図である。図１に示すように、光電気変換モジュール１は、光信号を電流信号Ｉ_ｐｄに変換するフォトダイオード２０と、フォトダイオード２０により得られた微弱な電流信号Ｉ_ｉｎを入力端子３１で受け、電圧信号に変換し増幅して出力端子３２から電圧信号Ｖ_ｏｕｔとして出力するトランスインピーダンスアンプ３０とを備えている。 FIG. 1 is a diagram showing a schematic configuration of a photoelectric conversion module 1 according to a first embodiment of the present invention. As shown in FIG. 1, the photoelectric conversion module 1 includes a photodiode 20 that converts an optical signal into a current signal _Ipd , and receives a weak current signal _Iin obtained by the photodiode 20 at an input terminal 31, and converts the voltage It includes a transimpedance amplifier 30 that converts into a signal, amplifies it, and outputs it from an output terminal 32 as a voltage signal V _out .

フォトダイオード２０のカソード端子２１は、グランド（ＧＮＤ）に接続されている。フォトダイオード２０のアノード端子２２は、例えば金属製のワイヤ１１より成るＤＣ結合部によってトランスインピーダンスアンプ３０の入力端子３１に電気的に接続されている。 A cathode terminal 21 of the photodiode 20 is connected to ground (GND). An anode terminal 22 of the photodiode 20 is electrically connected to an input terminal 31 of a transimpedance amplifier 30 by a DC coupling part made of a metal wire 11, for example.

トランスインピーダンスアンプ３０の電源端子３３は、ワイヤ１１より成るＤＣ結合部を介してフォトダイオード２０に逆バイアス電圧が印加されるように、負の電源電圧Ｖ_ＥＥが印加されるようになっている。 A negative power supply voltage V _EE is applied to the power supply terminal 33 of the transimpedance amplifier 30 so that a reverse bias voltage is applied to the photodiode 20 via the DC coupling portion formed by the wire 11 .

トランスインピーダンスアンプ３０の入力端子３１に入力された電流信号Ｉ_ｉｎは、トランスインピーダンスアンプ３０により電圧信号に変換され増幅されて出力端子３２から電圧信号Ｖ_ｏｕｔとして取り出せるようになっている。出力端子３２から取り出された電圧信号Ｖ_ｏｕｔは、例えばサンプリングオシロスコープなどの測定装置で用いることができる。 The current signal I _in input to the input terminal 31 of the transimpedance amplifier 30 is converted into a voltage signal and amplified by the transimpedance amplifier 30 so that it can be taken out from the output terminal 32 as a voltage signal V _out . The voltage signal V _out taken out from the output terminal 32 can be used, for example, in a measuring device such as a sampling oscilloscope.

トランスインピーダンスアンプ３０の電源端子３３は、負電源に接続されるとともに、電源ノイズの影響を抑えるためにバイパスコンデンサ５、６を介してグランドに接続されている。 A power supply terminal 33 of the transimpedance amplifier 30 is connected to a negative power supply, and is also connected to ground via bypass capacitors 5 and 6 in order to suppress the influence of power supply noise.

例えば、トランスインピーダンスアンプ３０は、負の電源電圧Ｖ_ＥＥ（例えば、Ｖ_ＥＥ＝－４Ｖ）で動作する構成となっている。フォトダイオード２０のアノード端子２２には、トランスインピーダンスアンプ３０の入力端子３１の電圧（例えば、－３．０Ｖ）が、金属製のワイヤー１１によるＤＣ結合部を介して印加される。フォトダイオード２０は、アノード端子２２とカソード端子２１との間の電圧Ｖ_ＣＡが例えば３Ｖとなるように、逆バイアス電圧が掛けられた状態で動作するようになっている。フォトダイオード２０のカソード端子２１は、ＧＮＤに接続されているので、フォトダイオード２０は、フォトダイオード専用の駆動電源を必要とせず、トランスインピーダンスアンプ３０側から自動的に逆バイアス電圧が印加される構成となっている。 For example, the transimpedance amplifier 30 is configured to operate with a negative power supply voltage V _EE (eg, V _EE =-4V). A voltage (for example, −3.0 V) at the input terminal 31 of the transimpedance amplifier 30 is applied to the anode terminal 22 of the photodiode 20 via a DC coupling section formed by the metal wire 11. The photodiode 20 operates with a reverse bias voltage applied such that the voltage _VCA between the anode terminal 22 and the cathode terminal 21 is, for example, 3V. Since the cathode terminal 21 of the photodiode 20 is connected to GND, the photodiode 20 does not require a dedicated drive power source for the photodiode, and a reverse bias voltage is automatically applied from the transimpedance amplifier 30 side. It becomes.

図２は、光電気変換モジュール１の主要部の配置図である。図１および図２に示すように、光電気変換モジュール１は、金属製の筐体２にフォトダイオード２０とトランスインピーダンスアンプ３０とが収容されている。フォトダイオード２０のカソード端子２１は、金属製のワイヤ１２、１３による空中配線を介して、グランド電位にある筐体２に接続されている。ワイヤ１２、１３の端部は、筐体２に例えばワイヤボンディングによって直接接続されている。フォトダイオード２０のアノード端子２２は、フォトダイオード２０に隣接して配置されたトランスインピーダンスアンプ３０の入力端子３１に金属製のワイヤ１１（ＤＣ結合部）による空中配線を介して電気的に接続されている。 FIG. 2 is a layout diagram of the main parts of the photoelectric conversion module 1. As shown in FIGS. 1 and 2, the photoelectric conversion module 1 includes a photodiode 20 and a transimpedance amplifier 30 housed in a metal housing 2. As shown in FIGS. A cathode terminal 21 of the photodiode 20 is connected to the casing 2 at ground potential through an aerial wiring made of metal wires 12 and 13. The ends of the wires 12 and 13 are directly connected to the housing 2, for example, by wire bonding. An anode terminal 22 of the photodiode 20 is electrically connected to an input terminal 31 of a transimpedance amplifier 30 arranged adjacent to the photodiode 20 via an aerial wiring made of a metal wire 11 (DC coupling section). There is.

バイパスコンデンサ５、６は、トランスインピーダンスアンプ３０に隣接して配置されており、トランスインピーダンスアンプ３０の電源端子３３とバイパスコンデンサ５の一端側とは、ワイヤ１４、１５を介して接続され、電源端子３３とバイパスコンデンサ６の一端側とはワイヤ１６、１７を介して接続されている。バイアスコンデンサ５、６の他端側はグランドに接続されている。 The bypass capacitors 5 and 6 are arranged adjacent to the transimpedance amplifier 30, and the power terminal 33 of the transimpedance amplifier 30 and one end of the bypass capacitor 5 are connected via wires 14 and 15, and the power terminal 33 and one end side of the bypass capacitor 6 are connected via wires 16 and 17. The other ends of the bias capacitors 5 and 6 are connected to ground.

トランスインピーダンスアンプ３０の出力端子３２は、トランスインピーダンスアンプ３０に隣接して配置された伝送線路７の一端にＤＣ結合により電気的に接続され、伝送線路７の他端には外部に信号を取り出すための同軸コネクタが接続されている。この同軸コネクタは、筐体２のパネル面に取り付けられている。 The output terminal 32 of the transimpedance amplifier 30 is electrically connected to one end of a transmission line 7 arranged adjacent to the transimpedance amplifier 30 by DC coupling, and the other end of the transmission line 7 is connected to a terminal for extracting a signal to the outside. coaxial connector is connected. This coaxial connector is attached to the panel surface of the housing 2.

（フォトダイオード）
本実施形態に用いられるフォトダイオード２０は、例えばアバランシェフォトダイオード（ＡＰＤ：Avalanche photodiode）、ＰＮ型フォトダイオード、ＰＩＮ型フォトダイオードなど任意のものが採用できる。 (Photodiode)
The photodiode 20 used in this embodiment can be any one such as an avalanche photodiode (APD), a PN type photodiode, or a PIN type photodiode.

フォトダイオード２０は、例えば光通信で使用される特定の波長、例えば波長８５０ｎｍ、１３１０ｎｍ、１５５０ｎｍなどの光に対して感度を有し、電流信号を発生するものであってもよい。 The photodiode 20 may be sensitive to light at a specific wavelength used in optical communications, such as wavelengths of 850 nm, 1310 nm, or 1550 nm, and may generate a current signal.

フォトダイオード２０は、裏面または表面側に、対象の光を透過する窓２５が設けられている。光ファイバーにより導かれた対象の光は、光ファイバーの一端から送出され、例えばレンズなどの光学系を介して窓２５からフォトダイオード２０に入射できるようになっている。この光ファイバーの他端は、筐体２に設けられた光コネクタに接続され、該光コネクタを介して外部から対象の光を取り込めるようになっている。 The photodiode 20 is provided with a window 25 on the back or front side that transmits target light. The target light guided by the optical fiber is sent out from one end of the optical fiber, and can enter the photodiode 20 from the window 25 via an optical system such as a lens. The other end of this optical fiber is connected to an optical connector provided in the housing 2, so that target light can be taken in from the outside via the optical connector.

上述のように、フォトダイオード２０のカソード端子２１は、グランドとして機能する筐体２に接続されるので、図８に示す従来の光電気変換モジュール１００で電源ノイズを抑制するために必要であったバイパスコンデンサ３および４が不要となる。 As described above, the cathode terminal 21 of the photodiode 20 is connected to the casing 2, which functions as a ground, so this was necessary to suppress power supply noise in the conventional photoelectric conversion module 100 shown in FIG. Bypass capacitors 3 and 4 are no longer required.

（トランスインピーダンスアンプ）
図５は、本実施形態に係る光電気変換モジュール１に用いられるトランスインピーダンスアンプ３０の回路図である。図５に示すように、トランスインピーダンスアンプ３０は、フォトダイオード２０により得られた電流信号Ｉ_ｉｎを電圧信号Ｖ２に変換するコア回路４０と、変換した電圧信号Ｖ２を増幅して電圧信号Ｖ_ｏｕｔとして出力端子３２から出力する出力回路７０とを備えている。 (transimpedance amplifier)
FIG. 5 is a circuit diagram of the transimpedance amplifier 30 used in the optoelectric conversion module 1 according to this embodiment. As shown in FIG. 5, the transimpedance amplifier 30 includes a core circuit 40 that converts the current signal I _in obtained by the photodiode 20 into a voltage signal V2, and a core circuit 40 that amplifies the converted voltage signal V2 and outputs it as a voltage signal V _out . An output circuit 70 that outputs from the output terminal 32 is provided.

＜コア回路＞
コア回路４０は、入力された電流信号Ｉ_ｉｎを電圧信号に変換し増幅する増幅回路３７と、増幅回路３７のバイアス調整等を行う調整回路３６とを備えている。 <Core circuit>
The core circuit 40 includes an amplifier circuit 37 that converts the input current signal I _in into a voltage signal and amplifies it, and an adjustment circuit 36 that performs bias adjustment of the amplifier circuit 37 and the like.

増幅回路３７は、フォトダイオード２０から電流信号Ｉ_ｉｎを受けることができるように、ベースが入力端子３１に接続されたトランジスタ４４を含んで構成されている。増幅回路３７は、増幅回路３７の出力ノード６２が帰還抵抗５８を介してトランジスタ４４のベースに接続されて構成される帰還回路３５を有している。これにより、増幅回路３７において、帰還抵抗５８の抵抗値により定まるゲインで電流信号Ｉ_ｉｎが電圧信号に変換・増幅されて、出力ノード６２にて電圧信号Ｖ１が得られるようになっている。なお、本実施形態のトランジスタ４４は、本発明の第３トランジスタに対応する。 The amplifier circuit 37 includes a transistor 44 whose base is connected to the input terminal 31 so that it can receive the current signal I _in from the photodiode 20 . The amplifier circuit 37 has a feedback circuit 35 configured by connecting the output node 62 of the amplifier circuit 37 to the base of the transistor 44 via a feedback resistor 58. Thereby, in the amplifier circuit 37, the current signal I _in is converted and amplified into a voltage signal with a gain determined by the resistance value of the feedback resistor 58, and the voltage signal V1 is obtained at the output node 62. Note that the transistor 44 of this embodiment corresponds to the third transistor of the present invention.

増幅回路３７のトランジスタ４４のエミッタは、エミッタ抵抗５７を介して負の電源電圧Ｖ_ＥＥ１（例えば、－４．５Ｖ）に接続されている。これにより、トランジスタ４４を介して入力端子３１に負電圧が印加され、ワイヤ１１などのＤＣ結合部を介してフォトダイオード２０に逆バイアス電圧が印加されるようになる。 The emitter of the transistor 44 of the amplifier circuit 37 is connected to a negative power supply voltage V _EE1 (for example, -4.5V) via an emitter resistor 57. As a result, a negative voltage is applied to the input terminal 31 via the transistor 44, and a reverse bias voltage is applied to the photodiode 20 via the DC coupling portion such as the wire 11.

コア回路４０は、高電位側がＧＮＤに接続され、低電位側が負の電源電圧Ｖ_ＥＥ１を供給する電源端子３３に接続されて動作するようになっている。 The core circuit 40 operates with a high potential side connected to GND and a low potential side connected to a power supply terminal 33 that supplies a negative power supply voltage _VEE1 .

具体的には、ＧＮＤと電源端子３３との間に、負荷抵抗５６、トランジスタ４３、トランジスタ４４、エミッタ抵抗５７、および端子抵抗６１がこの順に接続され、これらは増幅器として機能している。トランジスタ４３のベースは、バイアス電圧を与える調整回路３６に接続されている。 Specifically, a load resistor 56, a transistor 43, a transistor 44, an emitter resistor 57, and a terminal resistor 61 are connected in this order between GND and the power supply terminal 33, and these function as an amplifier. The base of transistor 43 is connected to an adjustment circuit 36 that provides a bias voltage.

また、ＧＮＤと電源端子３３との間に、コレクタ接地のトランジスタ４５、ダイオード接続されたトランジスタ４６、ダイオード接続されたトランジスタ４７、エミッタ抵抗５９、および端子抵抗６１がこの順に接続され、バッファとして機能している。コレクタ接地のトランジスタ４５のベースは、トランジスタ４３のコレクタ側に接続されている。トランジスタ４６、４７は、それぞれベースがコレクタに接続されている（ダイオード接続）。 Further, a transistor 45 with a common collector, a diode-connected transistor 46, a diode-connected transistor 47, an emitter resistor 59, and a terminal resistor 61 are connected in this order between GND and the power supply terminal 33, and function as a buffer. ing. The base of the transistor 45 whose collector is grounded is connected to the collector side of the transistor 43. The bases of the transistors 46 and 47 are each connected to the collector (diode connection).

また、ＧＮＤと電源端子３３との間に、ダイオード接続されたトランジスタ４８、コレクタ接地のトランジスタ４９、エミッタ抵抗６０、および端子抵抗６１がこの順に接続され、これらはバッファとして機能している。トランジスタ４８のベースはコレクタに接続されている。トランジスタ４９のベースは、トランジスタ４５のエミッタ側に接続されている。トランジスタ４９のエミッタ側から電圧信号Ｖ２が取り出されるようになっている。 Further, a diode-connected transistor 48, a common collector transistor 49, an emitter resistor 60, and a terminal resistor 61 are connected in this order between GND and the power supply terminal 33, and these function as a buffer. The base of transistor 48 is connected to the collector. The base of transistor 49 is connected to the emitter side of transistor 45. A voltage signal V2 is taken out from the emitter side of the transistor 49.

調整回路３６は、増幅回路３７のＤＣを含む広帯域での動作に必要な最適なバイアスを設定し、広帯域で電流電圧変換および増幅動作を安定して実行できるように調整するものである。 The adjustment circuit 36 sets the optimum bias necessary for the amplifier circuit 37 to operate in a wide band including DC, and makes adjustments so that current-voltage conversion and amplification operations can be stably performed in a wide band.

具体的には、ＧＮＤと電源端子３３との間に、バイパスコンデンサ５０および端子抵抗６１がこの順で直列に接続され、電源ノイズを低減している。また、ＧＮＤと電源端子３３との間に、抵抗５１、ダイオード接続されたトランジスタ４１、抵抗５２、および端子抵抗６１がこの順で直列に接続されている。また、ＧＮＤと電源端子３３との間に、コレクタ接地のトランジスタ４２、エミッタ抵抗５３、および端子抵抗６１がこの順で直列に接続されており、トランジスタ４２のベースはトランジスタ４１のコレクタ側に接続されている。トランジスタ４２のエミッタは、抵抗５４を介してトランジスタ４３のベースに接続されている。また、トランジスタ４３のベースは、コンデンサ５５を介してＧＮＤに接続されている。 Specifically, a bypass capacitor 50 and a terminal resistor 61 are connected in series in this order between GND and the power supply terminal 33 to reduce power supply noise. Further, a resistor 51, a diode-connected transistor 41, a resistor 52, and a terminal resistor 61 are connected in series in this order between GND and the power supply terminal 33. Furthermore, a transistor 42 with a common collector, an emitter resistor 53, and a terminal resistor 61 are connected in series in this order between GND and the power supply terminal 33, and the base of the transistor 42 is connected to the collector side of the transistor 41. ing. The emitter of transistor 42 is connected to the base of transistor 43 via resistor 54. Further, the base of the transistor 43 is connected to GND via a capacitor 55.

＜出力回路＞
トランスインピーダンスアンプ３０の出力回路７０は、コア回路４０から出力される電圧信号Ｖ２を増幅するカスコード回路３９と、カスコード回路３９のバイアス調整等を行う調整回路３８とを備えている。 <Output circuit>
The output circuit 70 of the transimpedance amplifier 30 includes a cascode circuit 39 that amplifies the voltage signal V2 output from the core circuit 40 and an adjustment circuit 38 that performs bias adjustment of the cascode circuit 39 and the like.

カスコード回路３９は、電圧信号Ｖ２がベースに入力されるエミッタ接地の第１トランジスタ７１と、バイアス電圧がベースに入力されるベース接地の第２トランジスタ７２とが２段にカスコード接続されて構成されている。第１トランジスタ７１のエミッタは、エミッタ抵抗８１と端子抵抗８４を介して、負の電源電圧Ｖ_ＥＥ２（例えば、－４．５Ｖ）を供給する負側電源端子８５に接続されている。第２トランジスタ１７２のコレクタは、第１の負荷抵抗７９と端子抵抗８２を介して、正の電源電圧Ｖ_ＣＣ（例えば、＋２Ｖ）を供給する正側電源端子８６に接続されている。第２トランジスタ１７２のコレクタ側には、出力端子３４が接続されている。コア回路３７からカスコード回路３９に入力された電圧信号Ｖ２は、カスコード回路１３９により増幅され、第２トランジスタ１７２のコレクタ側に接続された出力端子３４から電圧信号Ｖ_ｏｕｔとして出力される。 The cascode circuit 39 is configured by cascode-connecting a first transistor 71 with a common emitter to which the voltage signal V2 is input to the base and a second transistor 72 with a common base to which the bias voltage is input to the base. There is. The emitter of the first transistor 71 is connected via an emitter resistor 81 and a terminal resistor 84 to a negative power supply terminal 85 that supplies a negative power supply voltage V _EE2 (for example, -4.5V). The collector of the second transistor 172 is connected via a first load resistor 79 and a terminal resistor 82 to a positive power supply terminal 86 that supplies a positive power supply voltage V _CC (for example, +2V). The output terminal 34 is connected to the collector side of the second transistor 172. The voltage signal V2 input from the core circuit 37 to the cascode circuit 39 is amplified by the cascode circuit 139, and output as a voltage signal V _out from the output terminal 34 connected to the collector side of the second transistor 172.

カスコード回路３９は、低電位側が負側電源端子８５に接続され、高電位側が正側電源端子８６に接続されており、入力端子３１への入力信号が無いとき出力端子３２での出力レベルがグランドレベルとなるように調整されている。 The cascode circuit 39 has a low potential side connected to a negative power supply terminal 85 and a high potential side connected to a positive power supply terminal 86, so that when there is no input signal to the input terminal 31, the output level at the output terminal 32 is ground. It has been adjusted to match the level.

本実施形態では、第１トランジスタ７１のコレクタと第２トランジスタ７２のエミッタとが、第２の負荷抵抗８０を介して接続されている。 In this embodiment, the collector of the first transistor 71 and the emitter of the second transistor 72 are connected via a second load resistor 80.

図６は、本実施形態に係るトランスインピーダンスアンプ３０の周波数特性のシミュレーション結果を示すグラフである。図６において、破線のグラフは、カスコード回路３９において第２の負荷抵抗８０の無い場合のシミュレーション結果を比較例として示し、実線のグラフは、実施例として第２の負荷抵抗８０の有る場合のシミュレーション結果を示す。横軸が周波数、縦軸がトランスインピーダンスアンプ３０のゲインを示す。 FIG. 6 is a graph showing simulation results of the frequency characteristics of the transimpedance amplifier 30 according to this embodiment. In FIG. 6, the broken line graph shows the simulation result when the second load resistor 80 is not included in the cascode circuit 39 as a comparative example, and the solid line graph shows the simulation result when the second load resistor 80 is present as an example. Show the results. The horizontal axis shows the frequency, and the vertical axis shows the gain of the transimpedance amplifier 30.

図６に示すように、第２の負荷抵抗８０が無い比較例の構成では、フォトダイオード２０およびトランスインピーダンスアンプ３０の容量成分と、それらを接続するワイヤ１１のインダクタンス成分による共振現象により、８３ＧＨｚ近辺の共振周波数にて周波数特性のピークが生じている。本実施形態では、第１トランジスタ７１のコレクタと第２トランジスタ７２のエミッタの間に第２の負荷抵抗８０を設けることにより、８３ＧＨｚ近辺に現れていたピークが消え、ＤＣから広帯域にて平坦な周波数特性が得られている。これは、第２の負荷抵抗８０を挿入することにより、出力回路７０の高域ゲインが下がり、ピークを小さくすることができるためである。 As shown in FIG. 6, in the configuration of the comparative example without the second load resistor 80, a resonance phenomenon caused by the capacitance components of the photodiode 20 and the transimpedance amplifier 30 and the inductance component of the wire 11 connecting them results in a frequency around 83 GHz. The peak of the frequency characteristics occurs at the resonant frequency of . In this embodiment, by providing the second load resistor 80 between the collector of the first transistor 71 and the emitter of the second transistor 72, the peak that appeared around 83 GHz disappears, and the frequency becomes flat over a wide band from DC. characteristics have been obtained. This is because by inserting the second load resistor 80, the high frequency gain of the output circuit 70 is lowered and the peak can be reduced.

カスコード回路３９は、出力回路７０側から第２の出力信号Ｖ_ｏｕｔ２を取り出せるように、第１トランジスタ７１のコレクタと第２の負荷抵抗８０との接続ノード８８に接続された第２の出力端子３４をさらに備えている。 The cascode circuit 39 has a second output terminal 34 connected to a connection node 88 between the collector of the first transistor 71 and the second load resistor 80 so that the second output signal V _out2 can be taken out from the output circuit 70 side. It also has:

出力回路７０から分岐した第２の出力信号Ｖ_ｏｕｔ２は、例えば、クロックリカバリ回路やビットエラーレート（ＢＥＲ（Bit Error Rate））測定回路などの別の回路において利用することができる。トランスインピーダンスアンプ３０のコア回路４０から信号を分岐すると、トランスインピーダンスアンプ３０の周波数特性への影響が大きいが、出力回路７０から信号を分岐することでトランスインピーダンスアンプ３０の周波数特性への影響を抑制することができる。 The second output signal V _out2 branched from the output circuit 70 can be used, for example, in another circuit such as a clock recovery circuit or a bit error rate (BER) measurement circuit. Branching a signal from the core circuit 40 of the transimpedance amplifier 30 has a large effect on the frequency characteristics of the transimpedance amplifier 30, but branching the signal from the output circuit 70 suppresses the effect on the frequency characteristics of the transimpedance amplifier 30. can do.

本実施形態では、第１トランジスタ７１のコレクタ側から分岐出力を取り出しているが、これに限定されず、第１トランジスタ７１のエミッタ側や第２トランジスタ７２のエミッタ側から信号を分岐させて後段の回路で利用するようにしてもよい。 In the present embodiment, the branched output is taken out from the collector side of the first transistor 71, but the invention is not limited to this, and the signal is branched from the emitter side of the first transistor 71 and the emitter side of the second transistor 72, and the output is outputted from the collector side of the first transistor 71. It may also be used in a circuit.

調整回路３８は、カスコード回路３９の第２トランジスタ７２に必要な最適なバイアス電圧Ｖ_ｂｂを供給し、カスコード回路３９が広帯域で増幅動作を安定して実行できるように調整するものである。 The adjustment circuit 38 supplies the optimal bias voltage V _bb required to the second transistor 72 of the cascode circuit 39 and makes adjustments so that the cascode circuit 39 can stably perform an amplification operation over a wide band.

具体的には、正側電源端子８６は、端子抵抗８２、コンデンサ７４、抵抗７５、および抵抗７８をこの順で介して第２トランジスタ７２のベースに接続されている。コンデンサ７４の抵抗７５側はＧＮＤに接続されている。抵抗７５の抵抗７８側の端部は、負の電源電圧Ｖ_ＥＥ２を供給する負側電源端子８７に抵抗７６を介して接続されているとともに、コンデンサ７７を介してＧＮＤに接続されている。また、正側電源端子８６とＧＮＤの間に、バイパスコンデンサ７３およびバイパスコンデンサ８３がこの順で直列に接続され、電源ノイズを低減するようになっている。 Specifically, the positive power supply terminal 86 is connected to the base of the second transistor 72 via a terminal resistor 82, a capacitor 74, a resistor 75, and a resistor 78 in this order. The resistor 75 side of the capacitor 74 is connected to GND. An end of the resistor 75 on the resistor 78 side is connected via a resistor 76 to a negative power supply terminal 87 that supplies a negative power supply voltage _VEE2 , and is also connected to GND via a capacitor 77. Further, a bypass capacitor 73 and a bypass capacitor 83 are connected in series in this order between the positive power supply terminal 86 and GND to reduce power supply noise.

（動作説明）
対象の光が、光ファイバーを通って外部から筐体２内に導かれ、トランスインピーダンスアンプ３０から逆バイアス電圧が印加された状態のフォトダイオード２０に照射される。フォトダイオード２０では、光信号のパワー（または強度）に応じて電流信号Ｉ_ｐｄが発生し、アノード端子２２からワイヤ１１等のＤＣ結合部を介してトランスインピーダンスアンプ３０の入力端子３１に送られる。 (Operation explanation)
Target light is guided into the housing 2 from the outside through an optical fiber, and is irradiated onto the photodiode 20 to which a reverse bias voltage is applied from the transimpedance amplifier 30. In the photodiode 20, a current signal I _pd is generated depending on the power (or intensity) of the optical signal, and is sent from the anode terminal 22 to the input terminal 31 of the transimpedance amplifier 30 via a DC coupling part such as the wire 11.

トランスインピーダンスアンプ３０の入力端子３１に送られた電流信号Ｉ_ｉｎは、コア回路４０の増幅回路３７を構成する入力段のトランジスタ４４のベースに入力される。増幅回路３７は、出力ノード６２が帰還抵抗５８を介してトランジスタ４４のベースに接続されており、帰還回路３５を備えている。この構成により、入力端子３１に入力された電流信号Ｉ_ｉｎは、帰還抵抗５８での電圧降下に応じた電圧信号に変換され増幅されて出力される。 The current signal I _in sent to the input terminal 31 of the transimpedance amplifier 30 is input to the base of the transistor 44 in the input stage that constitutes the amplifier circuit 37 of the core circuit 40 . The amplifier circuit 37 has an output node 62 connected to the base of the transistor 44 via a feedback resistor 58, and includes a feedback circuit 35. With this configuration, the current signal I _in input to the input terminal 31 is converted into a voltage signal corresponding to the voltage drop at the feedback resistor 58, amplified, and output.

コア回路４０のトランジスタ４９のエミッタ側から取り出された電圧信号Ｖ２は、出力回路７０のカスコード回路３９を構成する第１トランジスタ７１のベースに入力され、カスコード回路３９にて増幅されて出力端子３２から電圧信号Ｖ_ｏｕｔとして出力される。 The voltage signal V2 taken out from the emitter side of the transistor 49 of the core circuit 40 is input to the base of the first transistor 71 that constitutes the cascode circuit 39 of the output circuit 70, is amplified by the cascode circuit 39, and is output from the output terminal 32. It is output as a voltage signal V _out .

（光サンプリングオシロスコープ）
図７は、本実施形態に係る光サンプリングオシロスコープ９０の構成図である。図７に示すように、本実施形態の光サンプリングオシロスコープ９０は、被測定信号である光信号の波形を観測するために、光電気変換モジュール１とサンプリングオシロスコープ本体９１を備えている。 (Optical sampling oscilloscope)
FIG. 7 is a configuration diagram of an optical sampling oscilloscope 90 according to this embodiment. As shown in FIG. 7, the optical sampling oscilloscope 90 of this embodiment includes a photoelectric conversion module 1 and a sampling oscilloscope main body 91 in order to observe the waveform of an optical signal that is a signal under measurement.

サンプリングオシロスコープ本体９１は、サンプラ９２、Ａ／Ｄ変換部９３、制御・信号処理部９５、記憶部９５、操作部９６、および表示部９７を備えている。 The sampling oscilloscope main body 91 includes a sampler 92 , an A/D conversion section 93 , a control/signal processing section 95 , a storage section 95 , an operation section 96 , and a display section 97 .

サンプラ９２は、光電気変換モジュール１から出力された電圧信号Ｖ_ｏｕｔを所定のトリガ信号によりサンプリングするようになっている。サンプリング方式としては、例えば、ランダムサンプリングやシーケンシャルサンプリングなどの等価時間サンプリングを採用することができる。 The sampler 92 is configured to sample the voltage signal V _out output from the photoelectric conversion module 1 using a predetermined trigger signal. As the sampling method, for example, equivalent time sampling such as random sampling or sequential sampling can be adopted.

Ａ／Ｄ変換部９３は、サンプラ９２にてサンプリングされた電気信号を、制御・信号処理部９４にて処理可能なデジタル信号に変換する。 The A/D converter 93 converts the electrical signal sampled by the sampler 92 into a digital signal that can be processed by the control/signal processor 94 .

制御・信号処理部９４は、被測定信号である光信号の波形表示を行うべく各種の信号処理やシステム全体の統括制御を行うようになっている。また、制御・信号処理部９４は、操作部９６から光信号の観測開始の指示を受け付ける。また、制御・信号処理部９４は、サンプラ９２によるサンプリングおよびＡ／Ｄ変換部９３によるＡ／Ｄ変換によって得られたデータから、観測対象の光信号の波形画像を生成して表示するように、表示部９７での表示制御を行う。 The control/signal processing unit 94 performs various signal processing and overall control of the entire system in order to display the waveform of the optical signal, which is the signal under measurement. Further, the control/signal processing section 94 receives an instruction to start observing the optical signal from the operation section 96. The control/signal processing unit 94 also generates and displays a waveform image of the optical signal to be observed from data obtained by sampling by the sampler 92 and A/D conversion by the A/D converter 93. Display control on the display unit 97 is performed.

記憶部９５は、操作部９６にて設定された測定波長や波形観測に必要な各種パラメータを記憶するとともに、サンプラ９２によるサンプリングおよびＡ／Ｄ変換部９３でのＡ／Ｄ変換によって得られたデータ（波形画像に展開する前のデータ）などを記憶する。 The storage unit 95 stores measurement wavelengths set by the operation unit 96 and various parameters necessary for waveform observation, and also stores data obtained by sampling by the sampler 92 and A/D conversion by the A/D conversion unit 93. (data before being developed into a waveform image), etc.

操作部９６は、例えば、表示部９７の表示画面上のポインタやアイコンを操作するマウスやタッチスクリーンなどのポインティングデバイス、装置本体に設けられるキー、スイッチ、ボタンなどを備える。操作部９６は、観測対象となる光信号の観測開始や停止の指示、観測対象となる光信号の測定波長の設定、その他波形観測に必要な各種パラメータの設定などを行う際に操作される。 The operation unit 96 includes, for example, a pointing device such as a mouse or touch screen for operating a pointer and icons on the display screen of the display unit 97, keys, switches, buttons, etc. provided on the main body of the apparatus. The operation unit 96 is operated to instruct to start or stop observation of the optical signal to be observed, to set the measurement wavelength of the optical signal to be observed, and to set various parameters necessary for waveform observation.

表示部９７は、例えば装置本体の前面に装備された液晶表示器などで構成される。表示部９７は、操作部９６の設定や操作に基づく制御・信号処理部９４の制御下で、サンプラ９２によるサンプリングおよびＡ／Ｄ変換部９３でのＡ／Ｄ変換によって得られたデータから生成される観測対象の光信号の波形画像を表示画面上に表示する。 The display section 97 is composed of, for example, a liquid crystal display mounted on the front of the main body of the apparatus. The display unit 97 is generated from data obtained by sampling by the sampler 92 and A/D conversion by the A/D converter 93 under the control of the control/signal processing unit 94 based on the settings and operations of the operation unit 96. The waveform image of the optical signal to be observed is displayed on the display screen.

上記構成の光サンプリングオシロスコープ９０は、被測定信号である光信号の波形観測を行うため、光電気変換モジュール１にて光信号を電気信号に変換し、変換した電気信号をサンプラ９２にてサンプリングし、Ａ／Ｄ変換部９３にてデジタル信号に変換して得られたデータに基づいて、光信号の波形をグラフ（例えば、横軸に時間、縦軸に光電力）にて表示するものである。 The optical sampling oscilloscope 90 configured as described above converts the optical signal into an electrical signal using the opto-electrical conversion module 1, and samples the converted electrical signal using the sampler 92, in order to observe the waveform of the optical signal that is the signal to be measured. , the waveform of the optical signal is displayed in a graph (for example, time on the horizontal axis and optical power on the vertical axis) based on the data obtained by converting it into a digital signal in the A/D converter 93. .

対応波長がそれぞれ異なるフォトダイオードを有する複数の光電気変換モジュールと、複数の光電気変換モジュールから１つの光電気変換モジュールを選択する高周波切替スイッチとを設けるようにしてもよい。 A plurality of photoelectric conversion modules having photodiodes each corresponding to a different wavelength and a high frequency changeover switch for selecting one photoelectric conversion module from the plurality of photoelectric conversion modules may be provided.

例えば、光通信で使用される波長８５０ｎｍ、１３１０ｎｍ、１５５０ｎｍの何れかを測定波長に設定して光信号の波形を観測する場合、複数の光電気変換モジュールは、対応波長８５０ｎｍのフォトダイオードを有する光電気変換モジュール、対応波長１３１０ｎｍのフォトダイオードを有する光電気変換モジュール、対応波長１５５０ｎｍのフォトダイオードを有する光電気変換モジュールまたは全波長に対応したフォトダイオードを有する光電気変換モジュールで構成されるようにしてもよい。 For example, when observing the waveform of an optical signal by setting the measurement wavelength to one of the wavelengths 850 nm, 1310 nm, and 1550 nm used in optical communication, the plurality of opto-electrical conversion modules have photodiodes with a corresponding wavelength of 850 nm. An electrical conversion module, a photoelectric conversion module having a photodiode with a corresponding wavelength of 1310 nm, a photoelectric conversion module having a photodiode with a corresponding wavelength of 1550 nm, or a photoelectric conversion module having a photodiode corresponding to all wavelengths. Good too.

高周波切替スイッチは、操作部９６にて設定された測定波長に対応する対応波長（測定波長と同一波長）のフォトダイオードを有する光電気変換モジュールを選択するように制御・信号処理部９４によって切替制御されるようにしてもよい。 The high frequency selector switch is controlled by the signal processing unit 94 to select a photoelectric conversion module having a photodiode with a corresponding wavelength (same wavelength as the measurement wavelength) corresponding to the measurement wavelength set by the operation unit 96. It is also possible to do so.

光電気変換モジュール１は、サンプリングオシロスコープ本体９１の外部に設けてもよいし、サンプリングオシロスコープ本体９１に内蔵するように構成してもよい。 The photoelectric conversion module 1 may be provided outside the sampling oscilloscope main body 91, or may be configured to be built into the sampling oscilloscope main body 91.

光サンプリングオシロスコープ９０は、光電気変換モジュール１の第２の出力端子３４から出力された第２の出力信号Ｖ_ｏｕｔ２を入力し、同期クロック信号を復元するクロックリカバリ回路９８をさらに備えている。一般に、サンプリングオシロスコープでは、測定対象物（ＤＵＴ：Device Under Test）から被測定信号とともにクロック信号を受け取り、受け取ったクロック信号を基にサンプリング等を行うが、ＤＵＴ側で必ずしもクロック信号を生成しているとは限らない。本実施形態では、ＤＵＴから被測定信号のみを受信し、クロック信号を受信しなくても、被測定信号の波形を観測することができる。 The optical sampling oscilloscope 90 further includes a clock recovery circuit 98 that receives the second output signal V _out2 output from the second output terminal 34 of the opto-electrical conversion module 1 and restores a synchronized clock signal. Generally, a sampling oscilloscope receives a clock signal along with the signal under test from the device under test (DUT), and performs sampling etc. based on the received clock signal, but the DUT does not necessarily generate the clock signal. Not necessarily. In this embodiment, only the signal under test is received from the DUT, and the waveform of the signal under test can be observed without receiving the clock signal.

また、光サンプリングオシロスコープ９０は、光電気変換モジュール１の第２の出力端子３４から出力された第２の出力信号Ｖ_ｏｕｔ２を入力し、被測定信号のビットエラーレートを測定するＢＥＲ測定回路９９を備えている。測定したＢＥＲの情報は、制御・信号処理部９４に送られ、表示部９７に表示するようにしてもよい。 The optical sampling oscilloscope 90 also has a BER measurement circuit 99 that receives the second output signal V _out2 output from the second output terminal 34 of the opto-electrical conversion module 1 and measures the bit error rate of the signal under test. We are prepared. The measured BER information may be sent to the control/signal processing section 94 and displayed on the display section 97.

本実施形態では、クロックリカバリ回路９８とＢＥＲ測定回路９９を備えた構成となっているが、これに限定されず、いずれか一方のみを備えた構成であってもよく、両方ともない構成であってもよい。 In this embodiment, the configuration includes the clock recovery circuit 98 and the BER measurement circuit 99, but the configuration is not limited to this, and the configuration may include only one of them, or the configuration may include neither of the two. Good too.

（作用効果）
上記のように、本実施形態に係るトランスインピーダンスアンプ３０は、出力回路７０に用いられているカスコード回路３９において、エミッタ接地の第１トランジスタ７１のコレクタとベース接地の第２トランジスタ７２のエミッタとが、第２の負荷抵抗８０を介して接続された構成となっているので、出力回路７０の高域ゲインが下がり、共振により８３ＧＨｚ近辺に生じていた周波数特性のピークを小さくできるので、広帯域において周波数特性の平坦性を改善することができる。 (effect)
As described above, in the transimpedance amplifier 30 according to the present embodiment, in the cascode circuit 39 used in the output circuit 70, the collector of the first transistor 71 with a common emitter and the emitter of the second transistor 72 with a common base are connected. , is connected via the second load resistor 80, the high frequency gain of the output circuit 70 is reduced, and the peak of the frequency characteristic that occurs near 83 GHz due to resonance can be reduced, so the frequency The flatness of characteristics can be improved.

また、本実施形態では、追加した第２の負荷抵抗８０での電圧降下により第１トランジスタ７１と第２トランジスタ７２への印加電圧をそれぞれ低減することができ、第１トランジスタ７１と第２トランジスタ７２での発熱を抑えられとともに、ゲインなどのパラメータの変動も抑えられるので、長期信頼性を改善することができる。 Further, in this embodiment, the voltage applied to the first transistor 71 and the second transistor 72 can be reduced by the voltage drop across the added second load resistor 80, and the voltage applied to the first transistor 71 and the second transistor 72 can be reduced. As well as suppressing the heat generation caused by the inverter, fluctuations in parameters such as gain can also be suppressed, long-term reliability can be improved.

また、本実施形態に係るトランスインピーダンスアンプ３０において、出力回路７０のカスコード回路３９は、入力端子３１への入力信号が無いとき出力端子３２での出力レベルがグランドレベルとなるように、第１トランジスタ７１のエミッタがエミッタ抵抗８１を介して負の電源電圧Ｖ_ＥＥ２に接続され、第２トランジスタ７２のコレクタが第１の負荷抵抗７９を介して正の電源電圧Ｖ_ＣＣに接続されている。この構成により、例えば５０Ω系の負荷に対してＤＣカットコンデンサを入れずに直接接続できるので、周波数がＤＣから動作するトランスインピーダンスアンプ３０およびそれを用いた光電気変換モジュール１を実現することができる。 Furthermore, in the transimpedance amplifier 30 according to the present embodiment, the cascode circuit 39 of the output circuit 70 is configured so that the output level at the output terminal 32 becomes the ground level when there is no input signal to the input terminal 31. The emitter of transistor 71 is connected to negative power supply voltage V _EE2 via emitter resistor 81 , and the collector of second transistor 72 is connected to positive power supply voltage V _CC via first load resistor 79 . With this configuration, for example, it is possible to connect directly to a 50Ω load without inserting a DC cut capacitor, so it is possible to realize a transimpedance amplifier 30 that operates from DC frequency and a photoelectric conversion module 1 using the transimpedance amplifier 30. .

また、本実施形態に係るトランスインピーダンスアンプ３０におけるカスコード回路３９は、出力回路７０側から第２の出力信号Ｖ_ｏｕｔ２を取り出せるように、第１トランジスタ７１のコレクタと第２の負荷抵抗８０との接続ノード８８に接続された第２の出力端子３４をさらに備えている。この構成により、第１トランジスタ７１のコレクタと第２の負荷抵抗８０との接続ノード８８に発生している信号を分岐して、別の回路の入力信号として使用することができる。トランスインピーダンスアンプ３０のコア回路４０から信号を分岐するとトランスインピーダンスアンプ３０の周波数特性への影響が大きいが、出力回路７０の内部から信号を分岐することでトランスインピーダンスアンプ３０の周波数特性への影響を抑制することができる。 Furthermore, the cascode circuit 39 in the transimpedance amplifier 30 according to the present embodiment has a connection between the collector of the first transistor 71 and the second load resistor 80 so that the second output signal V _out2 can be taken out from the output circuit 70 side. It further includes a second output terminal 34 connected to node 88 . With this configuration, the signal generated at the connection node 88 between the collector of the first transistor 71 and the second load resistor 80 can be branched and used as an input signal for another circuit. Branching a signal from the core circuit 40 of the transimpedance amplifier 30 has a large effect on the frequency characteristics of the transimpedance amplifier 30, but branching a signal from inside the output circuit 70 reduces the effect on the frequency characteristics of the transimpedance amplifier 30. Can be suppressed.

また、出力回路７０のカスコード回路３９において第１トランジスタ７１のエミッタがエミッタ抵抗８１を介して負側電源に接続され、第２トランジスタ７２のコレクタが第１の負荷抵抗７９を介して正側電源に接続されている場合、分岐さらた第２の出力信号Ｖ_ｏｕｔ２のＤＣレベルは負側の電源電圧と正側の電源電圧の中間の電圧になるため、分岐した第２の出力信号Ｖ_ｏｕｔ２が入力される別の回路は、同じ負側電源と正側電源を流用して設計することができる。 Furthermore, in the cascode circuit 39 of the output circuit 70, the emitter of the first transistor 71 is connected to the negative power supply via the emitter resistor 81, and the collector of the second transistor 72 is connected to the positive power supply via the first load resistor 79. When connected, the DC level of the branched second output signal V _out2 becomes an intermediate voltage between the negative side power supply voltage and the positive side power supply voltage, so the branched second output signal V _out2 is input. Other circuits can be designed using the same negative and positive power supplies.

また、本実施形態に係るトランスインピーダンスアンプ３０において、コア回路４０は、入力端子３１がベースに接続されたトランジスタ４４を有する増幅回路３７を備え、増幅回路３７の出力ノード６２が帰還抵抗５８を介してトランジスタ４４のベースに接続されて帰還回路３５を構成しており、トランジスタ４４のエミッタは、エミッタ抵抗５７を介して負の電源電圧Ｖ_ＥＥ１に接続されている。この構成により、入力端子３１に入力される電流信号Ｉ_ｉｎを、コア回路４０における帰還抵抗５８の抵抗値により定まるゲインで電圧信号に変換することができるとともに、コア回路４０のトランジスタ４４を介して入力端子３１に負電圧を印加することができる。 Furthermore, in the transimpedance amplifier 30 according to the present embodiment, the core circuit 40 includes an amplifier circuit 37 having a transistor 44 whose input terminal 31 is connected to the base, and an output node 62 of the amplifier circuit 37 is connected via a feedback resistor 58. The feedback circuit 35 is connected to the base of the transistor 44, and the emitter of the transistor 44 is connected to the negative power supply voltage _VEE1 via an emitter resistor 57. With this configuration, the current signal I _in input to the input terminal 31 can be converted into a voltage signal with a gain determined by the resistance value of the feedback resistor 58 in the core circuit 40 , and the current signal A negative voltage can be applied to the input terminal 31.

また、本実施形態に係る光サンプリングオシロスコープ９０は、光信号を電流信号に変換するフォトダイオード２０と、フォトダイオード２０により得られた電流信号Ｉ_ｉｎを電圧信号に変換し増幅して電圧信号Ｖ_ｏｕｔとして出力するトランスインピーダンスアンプ３０と、を有する光電気変換モジュール１を受信部に備えたことを特徴とする。この構成により、広帯域にて平坦な周波数特性を有する受信部を備えた光サンプリングオシロスコープ９０を実現することができる。 Further, the optical sampling oscilloscope 90 according to the present embodiment includes a photodiode 20 that converts an optical signal into a current signal, and a current signal I _in obtained by the photodiode 20 that is converted into a voltage signal and amplified to produce a voltage signal V _out . It is characterized in that the receiving section includes a photoelectric conversion module 1 having a transimpedance amplifier 30 that outputs as follows. With this configuration, it is possible to realize an optical sampling oscilloscope 90 that includes a receiving section that has flat frequency characteristics over a wide band.

（第２の実施形態）
図３は、本発明の第２の実施形態に係る光電気変換モジュール１Ａの概略構成を示す平面図であり、図４は、図３の側面図である。図３および図４に示すように、本実施形態に係る光電気変換モジュール１Ａは、トランスインピーダンスアンプ３０が実装された基板３５の一面３５ａに、裏面入射型のフォトダイオード２０がフリップチップ実装されている。 (Second embodiment)
FIG. 3 is a plan view showing a schematic configuration of a photoelectric conversion module 1A according to a second embodiment of the present invention, and FIG. 4 is a side view of FIG. 3. As shown in FIGS. 3 and 4, the photoelectric conversion module 1A according to the present embodiment has a back-illuminated photodiode 20 flip-chip mounted on one surface 35a of a substrate 35 on which a transimpedance amplifier 30 is mounted. There is.

具体的には、トランスインピーダンスアンプ３０の基板３５の一面３５ａには、入力用パッド３１Ａ、出力用パッド３２Ａ、およびＤＣパッド３３Ａが設けられている。入力用パッド３１Ａは、入力端子としてのＲＦ入力パッド３１ｂと、ＲＦ入力パッド３１ｂの両隣に位置し、グランドに接続されたＧＮＤパッド３１ａ、３１ａとを有している。出力用パッド３２Ａは、出力端子としてのＲＦ出力パッド３２ｂと、その両隣に配置されたＧＮＤパッド３２ａ、３２ａとを有している。また、基板３５の一面３５ａには、４個のＤＣパッド３３Ａが設けられ、ＤＣパッド３３Ａを介して電源あるいはグランドに接続されている。なお、本実施形態のＲＦ入力パッド３１ｂおよびＧＮＤパッド３１ａは、本発明の入力パッドおよびグランドパッドにそれぞれ対応している。 Specifically, one surface 35a of the substrate 35 of the transimpedance amplifier 30 is provided with an input pad 31A, an output pad 32A, and a DC pad 33A. The input pad 31A includes an RF input pad 31b as an input terminal, and GND pads 31a, 31a located on both sides of the RF input pad 31b and connected to the ground. The output pad 32A has an RF output pad 32b as an output terminal and GND pads 32a, 32a arranged on both sides thereof. Furthermore, four DC pads 33A are provided on one surface 35a of the substrate 35, and are connected to a power source or ground via the DC pads 33A. Note that the RF input pad 31b and GND pad 31a of this embodiment correspond to the input pad and ground pad of the present invention, respectively.

フォトダイオード２０は、基板３５の一面３５ａに対向する側の表面２０ａに、アノード端子としてのアノードパッド２２Ａと、その両隣に配置されたカソード端子としてのカソードパッド２１Ａ、２１Ａとを有している。また、フォトダイオード２０の表面２０ａには、該表面２０ａのコーナー部付近に２つのサポートパッド２３、２３が形成されている。フォトダイオード２０の裏面２０ｂには、入射光をフォトダイオード２０に導入するための窓２５が設けられている。 The photodiode 20 has an anode pad 22A as an anode terminal and cathode pads 21A and 21A as cathode terminals arranged on both sides thereof on a surface 20a of the substrate 35 opposite to the one surface 35a. Furthermore, two support pads 23, 23 are formed on the surface 20a of the photodiode 20 near the corners of the surface 20a. A window 25 for introducing incident light into the photodiode 20 is provided on the back surface 20b of the photodiode 20.

フォトダイオード２０は、フォトダイオード２０の表面２０ａに形成されたアノードパッド２２Ａおよびカソードパッド２１Ａ、２１Ａが、ハンダまたは金製のバンプ２７を介してトランスインピーダンス３０側のＲＦ入力パッド３１ｂおよびＧＮＤパッド３１ａ、３１ａにそれぞれ電気的に接続されるように、トランスインピーダンスアンプ３０の基板３５の一面３５ａにフリップチップ実装されている。 The photodiode 20 has an anode pad 22A and cathode pads 21A, 21A formed on the surface 20a of the photodiode 20, and an RF input pad 31b and a GND pad 31a on the transimpedance 30 side via solder or gold bumps 27, The transimpedance amplifier 30 is flip-chip mounted on one surface 35a of the substrate 35 of the transimpedance amplifier 30 so as to be electrically connected to the respective terminals 31a.

この構成により、フォトダイオード２０のアノードパッド２２Ａとトランスインピーダンスアンプ３０の入力パッド３１ｂとの間の配線における寄生インダクタンス成分をさらに低減することができ、ＤＣから高周波数まで更に広帯域の周波数特性を得ることができる。また、フォトダイオード２０に逆バイアス電圧を供給するフォトダイオード専用の電源が不要な上に、フリップチップ実装を行っているので、コンパクトな光電気変換モジュール１Ａを実現することができる。 With this configuration, it is possible to further reduce the parasitic inductance component in the wiring between the anode pad 22A of the photodiode 20 and the input pad 31b of the transimpedance amplifier 30, and obtain a wider frequency characteristic from DC to high frequencies. I can do it. Furthermore, since a dedicated power source for the photodiode that supplies a reverse bias voltage to the photodiode 20 is not required, and flip-chip mounting is performed, a compact photoelectric conversion module 1A can be realized.

また、本実施形態において、裏面入射型のフォトダイオードを例に説明したが、本発明はこれに限定されるものではなく、例えば表面入射型のフォトダイオードであっても光の入射構造を変更すれば同様の効果が得られる。 Furthermore, in this embodiment, a back-illuminated photodiode has been described as an example, but the present invention is not limited to this. For example, even in a front-illuminated photodiode, the light incident structure may be changed. A similar effect can be obtained.

また、上記実施形態では、トランスインピーダンスアンプ３０にバイポーラ型トランジスタが用いられているが、これに限定されず、電界効果型トランジスタを用いてトランスインピーダンスアンプを構成してもよい。 Further, in the above embodiment, a bipolar transistor is used in the transimpedance amplifier 30, but the present invention is not limited to this, and the transimpedance amplifier may be configured using a field effect transistor.

以上のように、本発明に係るトランスインピーダンスアンプは、ＤＣから広帯域にて平坦な周波数特性を有するとともに長期信頼性を有することができるという効果を有し、光信号を受信して電気信号に変換する光電気変換モジュールおよび該光電気変換モジュールを受信部に用いる光サンプリングオシロスコープ等の測定器として有用である。 As described above, the transimpedance amplifier according to the present invention has the effect of having flat frequency characteristics in a wide band from DC and long-term reliability, and receives optical signals and converts them into electrical signals. The present invention is useful as a photoelectric conversion module and a measuring instrument such as an optical sampling oscilloscope that uses the photoelectric conversion module in a receiving section.

１、１００光電気変換モジュール
２筐体
３、４、５、６バイパスコンデンサ
７伝送線路
１１、１２、１３、１４、１５、１６、１７ワイヤ
２０、１２０フォトダイオード
２０ａ表面
２０ｂ裏面
２１カソード端子
２１Ａカソードパッド
２２アノード端子
２２Ａアノードパッド
２３サポートパッド
２５窓
２７バンプ
２９入射光
３０、１３０トランスインピーダンスアンプ
３１入力端子
３１Ａ入力用パッド
３１ａＧＮＤパッド（グランドパッド）
３１ｂＲＦ入力パッド（入力パッド）
３２出力端子
３２Ａ出力用パッド
３２ａＧＮＤパッド
３２ｂＲＦ出力パッド
３３電源端子
３３ＡＤＣパッド
３４第２の出力端子
３５帰還回路
３６、３８調整回路
３７増幅回路
３９カスコード回路
４０コア回路
４１、４２、４３、４５、４６、４７、４８、４９トランジスタ
４４トランジスタ（第３トランジスタ）
５１、５２、５４、５８、７５、７６、７８抵抗
５０、５５、７３、７４、７７、８３コンデンサ
５３、５９、６０エミッタ抵抗
５６、７９負荷抵抗
５７、８１エミッタ抵抗
６１、８２、８４端子抵抗
７０出力回路
７１第１トランジスタ
７２第２トランジスタ
７９第１の負荷抵抗
８０第２の負荷抵抗
９０光サンプリングオシロスコープ
９１サンプリングオシロスコープ本体
９２サンプラ
９３Ａ／Ｄ変換部
９４制御・信号処理部
９５記憶部
９６操作部
９７表示部
９８クロックリカバリ回路
９９ＢＥＲ測定回路 1, 100 Photoelectric conversion module 2 Housing 3, 4, 5, 6 Bypass capacitor 7 Transmission line 11, 12, 13, 14, 15, 16, 17 Wire 20, 120 Photodiode 20a Front surface 20b Back surface 21 Cathode terminal 21A Cathode Pad 22 Anode terminal 22A Anode pad 23 Support pad 25 Window 27 Bump 29 Incident light 30, 130 Transimpedance amplifier 31 Input terminal 31A Input pad 31a GND pad (ground pad)
31b RF input pad (input pad)
32 Output terminal 32A Output pad 32a GND pad 32b RF output pad 33 Power supply terminal 33A DC pad 34 Second output terminal 35 Feedback circuit 36, 38 Adjustment circuit 37 Amplifier circuit 39 Cascode circuit 40 Core circuit 41, 42, 43, 45 , 46, 47, 48, 49 transistor 44 transistor (third transistor)
51, 52, 54, 58, 75, 76, 78 Resistor 50, 55, 73, 74, 77, 83 Capacitor 53, 59, 60 Emitter resistance 56, 79 Load resistance 57, 81 Emitter resistance 61, 82, 84 Terminal resistance 70 Output circuit 71 First transistor 72 Second transistor 79 First load resistor 80 Second load resistor 90 Optical sampling oscilloscope 91 Sampling oscilloscope body 92 Sampler 93 A/D conversion section 94 Control/signal processing section 95 Storage section 96 Operation Section 97 Display section 98 Clock recovery circuit 99 BER measurement circuit

Claims

入力端子（３１）に入力された電流信号を電圧信号に変換して第１電圧信号（Ｖ２）として出力するコア回路（４０）と、
前記コア回路により得られた前記第１電圧信号を増幅して出力端子（３２）から出力信号（Ｖｏｕｔ）として出力する出力回路（７０）と、を備え、
前記出力回路は、第１端子、第２端子、および第３端子を有するエミッタ接地またはソース接地の第１トランジスタ（７１）と、第４端子、第５端子、および第６端子を有するベース接地またはゲート接地の第２トランジスタ（７２）とがカスコード接続されたカスコード回路（３９）を備え、
前記第１トランジスタは、前記コア回路で得られた前記第１電圧信号が前記第１端子に入力され、前記第３端子が第１エミッタ抵抗（８１）に接続され、前記第２トランジスタは、前記第４端子にバイアス電圧（Ｖｂｂ）が供給され、前記第５端子に第１の負荷抵抗（７９）と前記出力端子がそれぞれ接続されており、
前記第１トランジスタの前記第２端子と前記第２トランジスタの前記第６端子とが、第２の負荷抵抗（８０）を介して接続され、
前記出力回路の前記カスコード回路は、前記入力端子への入力信号が無いとき前記出力端子での出力レベルがグランドレベルとなるように、前記第１トランジスタの前記第３端子が前記第１エミッタ抵抗（８１）を介して負の電源電圧（ＶＥＥ２）に接続され、前記第２トランジスタの前記第５端子が前記第１の負荷抵抗（７９）を介して正の電源電圧（ＶＣＣ）に接続され、
前記出力回路側から第２の出力信号（Ｖｏｕｔ２）を取り出せるように、前記第１トランジスタの前記第２端子と前記第２の負荷抵抗との接続ノード（８８）に接続された第２の出力端子（３４）をさらに備え、
前記コア回路は、ベースまたはゲートが前記入力端子に接続された第３トランジスタ（４４）を有する増幅回路（３７）を備え、前記増幅回路の中間出力ノード（６２）が帰還抵抗（５８）を介して前記第３トランジスタの前記ベースまたはゲートに接続されて帰還回路（３５）を構成しており、前記第３トランジスタのエミッタまたはソースは、第１抵抗（５７）を介して負の電源電圧（ＶＥＥ１）に接続され、
前記コア回路は、前記増幅回路のバイアス調整を行う第１調整回路（３６）を備え、前記第１調整回路は、前記増幅回路のＤＣを含む広帯域での動作に必要な最適なバイアスを設定し、前記グランドと電源端子（３３）との間に、第１バイパスコンデンサ（５０）および第１端子抵抗（６１）がこの順で直列に接続されて電源ノイズを低減し、前記グランドと前記電源端子（３３）との間に、第２抵抗（５１）、ダイオード接続された第４トランジスタ（４１）、第３抵抗（５２）、および前記第１端子抵抗（６１）がこの順で直列に接続され、前記グランドと前記電源端子（３３）との間に、コレクタ接地の第５トランジスタ（４２）、第２エミッタ抵抗（５３）、および前記第１端子抵抗（６１）がこの順で直列に接続され、前記第５トランジスタ（４２）のベースは前記第４トランジスタ（４１）のコレクタ側に接続され、前記第５トランジスタ（４２）のエミッタは、第４抵抗（５４）を介して第６トランジスタ（４３）のベースに接続され、前記第６トランジスタ（４３）のベースは、第１コンデンサ（５５）を介して前記グランドに接続され、
トランスインピーダンスアンプ（３０）の前記出力回路（７０）は、前記カスコード回路（３９）のバイアス調整を行う第２調整回路（３８）を備え、前記第２調整回路は、前記カスコード回路（３９）の前記第２トランジスタ（７２）に必要な最適なバイアス電圧を供給し、正側の第３の電源端子（８６）は、第２端子抵抗（８２）、第２コンデンサ（７４）、第５抵抗（７５）、および第６抵抗（７８）をこの順で介して前記第２トランジスタ（７２）のベースに接続され、前記第２コンデンサ（７４）の前記第５抵抗（７５）側は前記グランドに接続され、前記第５抵抗（７５）の前記第６抵抗（７８）側の端部は、負の電源電圧を供給する負側電源端子（８７）に第７抵抗（７６）を介して接続されるとともに第３コンデンサ（７７）を介して前記グランドに接続され、正側の前記第３の電源端子（８６）と前記グランドの間に、第２バイパスコンデンサ（７３）および第３バイパスコンデンサ（８３）がこの順で直列に接続されて電源ノイズを低減するようになっており、
前記増幅回路（３７）において、前記入力端子（３１）に入力された前記電流信号は、前記帰還抵抗（５８）の抵抗値により定まるゲインで電圧信号に変換・増幅され前記中間出力ノード（６２）にて前記帰還抵抗（５８）での電圧降下に応じた第２電圧信号（Ｖ１）が得られ、前記第２電圧信号が増幅されて前記コア回路の出力である前記第１電圧信号（Ｖ２）として出力される
ことを特徴とするトランスインピーダンスアンプ。 a core circuit (40 ) that converts a current signal input to an input terminal (31) into a voltage signal and outputs it as a first voltage signal (V2) ;
an output circuit (70) that amplifies the first voltage signal obtained by the core circuit and outputs it as an output signal (Vout) from an output terminal (32),
The output circuit includes a common emitter or common source first transistor (71) having a first terminal, a second terminal, and a third terminal, and a common base transistor (71) having a fourth terminal, a fifth terminal, and a sixth terminal. It includes a cascode circuit (39) connected in cascode to a second transistor (72) whose gate is grounded,
In the first transistor, the first voltage signal obtained in the core circuit is input to the first terminal, the third terminal is connected to the first emitter resistor (81), and the second transistor is connected to the first voltage signal obtained in the core circuit. A bias voltage (Vbb) is supplied to a fourth terminal, and a first load resistor (79) and the output terminal are respectively connected to the fifth terminal,
the second terminal of the first transistor and the sixth terminal of the second transistor are connected via a second load resistor (80) ;
In the cascode circuit of the output circuit, the third terminal of the first transistor is connected to the first emitter resistor ( 81) to a negative power supply voltage (VEE2), and the fifth terminal of the second transistor is connected to a positive power supply voltage (VCC) through the first load resistor (79);
a second output terminal connected to a connection node (88) between the second terminal of the first transistor and the second load resistor so that a second output signal (Vout2) can be taken out from the output circuit side; Further comprising (34),
The core circuit includes an amplifier circuit (37) having a third transistor (44) whose base or gate is connected to the input terminal, and an intermediate output node (62) of the amplifier circuit is connected through a feedback resistor (58). is connected to the base or gate of the third transistor to form a feedback circuit (35), and the emitter or source of the third transistor is connected to the negative power supply voltage (VEE1) via the first resistor (57). ) connected to
The core circuit includes a first adjustment circuit (36) that adjusts the bias of the amplifier circuit, and the first adjustment circuit sets an optimal bias necessary for the amplifier circuit to operate in a wide band including DC. , a first bypass capacitor (50) and a first terminal resistor (61) are connected in series in this order between the ground and the power supply terminal (33) to reduce power supply noise. (33), a second resistor (51), a diode-connected fourth transistor (41), a third resistor (52), and the first terminal resistor (61) are connected in series in this order. , a fifth transistor (42) with a common collector, a second emitter resistor (53), and the first terminal resistor (61) are connected in series in this order between the ground and the power supply terminal (33). , the base of the fifth transistor (42) is connected to the collector side of the fourth transistor (41), and the emitter of the fifth transistor (42) is connected to the sixth transistor (43) via a fourth resistor (54). ), and the base of the sixth transistor (43) is connected to the ground via the first capacitor (55),
The output circuit (70) of the transimpedance amplifier (30) includes a second adjustment circuit (38) that performs bias adjustment of the cascode circuit (39), and the second adjustment circuit adjusts the bias of the cascode circuit (39). The optimal bias voltage necessary for the second transistor (72) is supplied, and the third power supply terminal (86) on the positive side is connected to the second terminal resistor (82), the second capacitor (74), and the fifth resistor ( 75) and a sixth resistor (78) in this order to the base of the second transistor (72), and the fifth resistor (75) side of the second capacitor (74) is connected to the ground. An end of the fifth resistor (75) on the sixth resistor (78) side is connected to a negative power supply terminal (87) that supplies a negative power supply voltage via a seventh resistor (76). A second bypass capacitor (73) and a third bypass capacitor (83) are connected to the ground via a third capacitor (77), and are connected between the third power supply terminal (86) on the positive side and the ground. are connected in series in this order to reduce power supply noise.
In the amplifier circuit (37), the current signal input to the input terminal (31) is converted and amplified into a voltage signal with a gain determined by the resistance value of the feedback resistor (58), and the current signal is output to the intermediate output node (62). A second voltage signal (V1) corresponding to the voltage drop across the feedback resistor (58) is obtained, and the second voltage signal is amplified to produce the first voltage signal (V2) which is the output of the core circuit. is output as
A transimpedance amplifier characterized by:

前記カスコード回路を構成する前記第１および第２トランジスタは、前記第１端子および前記第４端子がベース、前記第２端子および第５端子がコレクタ、前記第３端子および前記第６端子がエミッタであるバイポーラ型トランジスタと、前記第１端子および前記第４端子がゲート、前記第２端子および前記第５端子がドレイン、前記第３端子および前記第６端子がソースである電界効果型トランジスタのいずれか一方の種類であることを特徴とする請求項１に記載のトランスインピーダンスアンプ。 In the first and second transistors constituting the cascode circuit, the first and fourth terminals are bases, the second and fifth terminals are collectors, and the third and sixth terminals are emitters. Either a certain bipolar transistor or a field effect transistor in which the first terminal and the fourth terminal are gates, the second terminal and the fifth terminal are drains, and the third terminal and the sixth terminal are sources. The transimpedance amplifier according to claim 1, wherein the transimpedance amplifier is of one type.

光信号を電流信号に変換するフォトダイオード（２０）と、
前記フォトダイオードにより得られた前記電流信号を電圧信号に変換し増幅する請求項２に記載のトランスインピーダンスアンプ（３０）と、
を備えた光電気変換モジュール。 a photodiode (20) that converts an optical signal into a current signal;
The transimpedance amplifier (30) according to claim 2 , which converts the current signal obtained by the photodiode into a voltage signal and amplifies it.
A photoelectric conversion module equipped with

請求項３に記載の前記光電気変換モジュールを受信部に備えた測定装置。 A measuring device comprising the photoelectric conversion module according to claim 3 in a receiving section.

被測定信号としての光信号を電流信号に変換するフォトダイオード（２０）と、請求項１に記載のトランスインピーダンスアンプ（３０）とを備えた光電気変換モジュール（１）を受信部に備え、前記出力信号（Ｖｏｕｔ）に対してサンプリングを行うサンプラ（９２）と、前記第２の出力端子から得られた前記第２の出力信号を用いて同期クロックの復元を行うクロックリカバリ回路（９８）とを備えた測定装置。 The receiving section includes a photoelectric conversion module (1) comprising a photodiode (20) that converts an optical signal as a signal to be measured into a current signal, and a transimpedance amplifier (30) according to claim 1 ; A sampler (92) that samples an output signal (Vout), and a clock recovery circuit (98) that restores a synchronous clock using the second output signal obtained from the second output terminal. Measuring device equipped.

被測定信号としての光信号を電流信号に変換するフォトダイオード（２０）と、請求項１に記載のトランスインピーダンスアンプ（３０）とを備えた光電気変換モジュール（１）を受信部に備え、前記出力信号（Ｖｏｕｔ）に対してサンプリングを行うサンプラ（９２）と、前記第２の出力端子から得られた前記第２の出力信号を用いてビットエラーレートの測定を行うビットエラーレート測定回路（９９）とを備えた測定装置。 The receiving section includes a photoelectric conversion module (1) comprising a photodiode (20) that converts an optical signal as a signal to be measured into a current signal, and a transimpedance amplifier (30) according to claim 1 ; a sampler (92) that samples the output signal (Vout); and a bit error rate measurement circuit (99) that measures the bit error rate using the second output signal obtained from the second output terminal. ) and a measuring device.