JP7375389B2 - Motor control device, image forming device, and motor control method - Google Patents
Motor control device, image forming device, and motor control method Download PDFInfo
- Publication number
- JP7375389B2 JP7375389B2 JP2019161552A JP2019161552A JP7375389B2 JP 7375389 B2 JP7375389 B2 JP 7375389B2 JP 2019161552 A JP2019161552 A JP 2019161552A JP 2019161552 A JP2019161552 A JP 2019161552A JP 7375389 B2 JP7375389 B2 JP 7375389B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- resistance value
- level
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims description 53
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Control Of Electric Motors In General (AREA)
Description
本発明は、モータ制御装置、画像形成装置及びモータ制御方法に関する。 The present invention relates to a motor control device, an image forming apparatus, and a motor control method.
従来、モータを制御するモータ制御装置が故障しているか否かを検知する方法が知られている。 2. Description of the Related Art Conventionally, methods are known for detecting whether a motor control device that controls a motor is out of order.
具体的には、モータ制御装置は、まず、モータに対して複数のスイッチング素子を組むことでブリッジ回路を形成する。そして、駆動状態において、モータ端子電圧検出手段が、高電位側の端子電圧を検出する。このように検出される高電位側の端子電圧が、Ｈブリッジ回路に供給される電源電圧及びＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御におけるデューティ比に比例して変化する駆動時閾値を下回ると、制御手段が、いわゆるモータ端子の地絡故障が起きていると判断する。このようにして、モータの駆動時及び停止時等に、モータ等に有害となる、地絡又は天絡による故障等の不具合を的確に検知する方法が知られている（例えば、特許文献１参照）。 Specifically, the motor control device first forms a bridge circuit by assembling a plurality of switching elements for the motor. In the driving state, the motor terminal voltage detection means detects the terminal voltage on the high potential side. When the terminal voltage on the high potential side detected in this way falls below a driving threshold that changes in proportion to the power supply voltage supplied to the H-bridge circuit and the duty ratio in PWM (Pulse Width Modulation) control, the control means , it is determined that a so-called ground fault of the motor terminal has occurred. In this way, there is a known method for accurately detecting malfunctions such as failures caused by ground faults or power faults that are harmful to the motor, etc., when the motor is driven or stopped (for example, see Patent Document 1). ).
しかしながら、従来の方法では、Ｈブリッジ回路が稼動を停止している状態において、故障の原因を切り分けできない場合が多い。すなわち、モータ制御装置が故障する原因は、様々であるが、従来の方法では、どのような原因で故障が起きているかの判定が難しい場合が多い。 However, with conventional methods, it is often impossible to isolate the cause of the failure while the H-bridge circuit is not operating. That is, although there are various causes for a motor control device to fail, it is often difficult to determine the cause of the failure using conventional methods.
本発明の一態様は、モータ制御装置における故障の原因を判定することを目的とする。 One aspect of the present invention aims to determine the cause of a failure in a motor control device.
本発明の一実施形態による、モータ制御装置は、電源から供給される電力で駆動するモータと接続するモータ制御装置であって、
前記電源に接続される第１トランジスタと、
前記電源に接続される第２トランジスタと、
前記第１トランジスタ、及び、グラウンドに接続される第３トランジスタと、
前記第２トランジスタ、及び、グラウンドに接続される第４トランジスタとによって形成されるブリッジを備え、
前記電源と前記第１トランジスタの間となる第１地点に接続される第１抵抗器と、
前記第１抵抗器、及び、前記第１トランジスタと前記第３トランジスタの間となる第２地点のいずれにも接続される第２抵抗器と、
前記第２抵抗器、及び、グラウンドに接続される第３抵抗器と、
前記第２トランジスタと前記第４トランジスタの間となる第３地点に接続される第４抵抗器と、
前記第４抵抗器、及び、グラウンドに接続される第５抵抗器と、
前記第２抵抗器と前記第３抵抗器の間における第１レベルが高論理レベルか低論理レベルかを検出する第１検出部と、
前記第４抵抗器と前記第５抵抗器の間における第２レベルが高論理レベルか低論理レベルかを検出する第２検出部と、
前記第３地点、及び、前記第４抵抗器に前記モータの一端を、前記第２地点、及び、前記第１抵抗器に前記モータの他端を接続させて、前記電力を供給するハーネスと、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び、前記第４トランジスタがいずれもＯＦＦの場合に、前記第１レベルの論理値及び前記第２レベルの論理値に基づいて、前記モータ及び前記ハーネスの故障を判定する判定部とを備え、
前記第１抵抗器の第１抵抗値、前記第２抵抗器の第２抵抗値、前記第３抵抗器の第３抵抗値、前記第４抵抗器の第４抵抗値、及び、前記第５抵抗器の第５抵抗値は、下記（１）式乃至（３）式を満たし、
Ｖｍａｘ＞Ｖｍ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｈ （１）
Ｖｍａｘ＞Ｖｍ×Ｒ５／（Ｒ１＋Ｒ４＋Ｒ５＋Ｒｍ）＞Ｖｈ （２）
Ｖｍｉｎ＜Ｖｍ／［Ｒ１／｛１／Ｒ１＋１／（Ｒ２＋Ｒ３）＋１／Ｒｍ｝］×Ｒ３／（Ｒ２＋Ｒ３）＜Ｖｌ （３）
Ｒ１は、前記第１抵抗値であり、
Ｒ２は、前記第２抵抗値であり、
Ｒ３は、前記第３抵抗値であり、
Ｒ４は、前記第４抵抗値であり、
Ｒ５は、前記第５抵抗値であり、
Ｖｍは、前記電源の電圧値であり、
Ｒｍは、前記モータの抵抗値であり、
Ｖｍａｘは、前記第１検出部及び前記第２検出部における入力電圧定格の最大値であり、
Ｖｍｉｎは、前記第１検出部及び前記第２検出部における入力電圧定格の最小値であり、
Ｖｈは、前記第１検出部及び前記第２検出部により、高論理レベルと検出される閾値電圧の最小値であり、
Ｖｌは、前記第１検出部及び前記第２検出部により、低論理レベルと検出される閾値電圧の最大値である。
A motor control device according to an embodiment of the present invention is a motor control device connected to a motor driven by electric power supplied from a power source,
a first transistor connected to the power source;
a second transistor connected to the power source;
the first transistor and a third transistor connected to ground;
a bridge formed by the second transistor and a fourth transistor connected to ground;
a first resistor connected to a first point between the power source and the first transistor;
a second resistor connected to either the first resistor and a second point between the first transistor and the third transistor;
the second resistor and a third resistor connected to ground;
a fourth resistor connected to a third point between the second transistor and the fourth transistor;
the fourth resistor and a fifth resistor connected to ground;
a first detection unit that detects whether the first level between the second resistor and the third resistor is a high logic level or a low logic level ;
a second detection unit that detects whether the second level between the fourth resistor and the fifth resistor is a high logic level or a low logic level ;
a harness for supplying the electric power by connecting one end of the motor to the third point and the fourth resistor and connecting the other end of the motor to the second point and the first resistor;
When the first transistor, the second transistor , the third transistor, and the fourth transistor are all OFF, the motor and a determination unit that determines a failure of the harness ,
a first resistance value of the first resistor, a second resistance value of the second resistor, a third resistance value of the third resistor, a fourth resistance value of the fourth resistor, and a fifth resistance The fifth resistance value of the device satisfies the following formulas (1) to (3),
Vmax>Vm×R3/(R1+R2+R3)>Vh (1)
Vmax>Vm×R5/(R1+R4+R5+Rm)>Vh (2)
Vmin<Vm/[R1/{1/R1+1/(R2+R3)+1/Rm}]×R3/(R2+R3)<Vl (3)
R1 is the first resistance value,
R2 is the second resistance value,
R3 is the third resistance value,
R4 is the fourth resistance value,
R5 is the fifth resistance value,
Vm is the voltage value of the power supply,
Rm is the resistance value of the motor,
Vmax is the maximum value of the input voltage rating in the first detection section and the second detection section,
Vmin is the minimum value of the input voltage rating in the first detection section and the second detection section,
Vh is the minimum value of the threshold voltage detected as a high logic level by the first detection unit and the second detection unit,
Vl is the maximum value of the threshold voltage detected as a low logic level by the first detection section and the second detection section.
本発明の実施形態によって、モータ制御装置における故障の原因が判定できる。 Embodiments of the present invention allow determining the cause of a failure in a motor control device.
以下、発明を実施するための最適かつ最小限な形態について、図面を参照して説明する。なお、図面において、同一の符号を付す場合には、同様の構成であることを示し、重複する説明を省略する。また、図示する具体例は、例示であり、図示する以外の構成が更に含まれる構成であってもよい。 Hereinafter, the optimum and minimum form for carrying out the invention will be described with reference to the drawings. Note that in the drawings, when the same reference numerals are used, it indicates the same configuration, and redundant explanation will be omitted. Further, the illustrated specific example is merely an example, and the configuration may further include configurations other than those illustrated.
＜全体構成例＞
図１は、全体構成例を示す図である。例えば、モータ制御装置１０は、図示するような回路図で示す構成である。
<Example of overall configuration>
FIG. 1 is a diagram showing an example of the overall configuration. For example, the
まず、モータ制御装置１０は、ブリッジＢＲを形成する第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、及び、第４トランジスタＴＲ４を有する。
First, the
以下、図における電源ＰＷの電圧値を「Ｖｍ」とする。 Hereinafter, the voltage value of the power supply PW in the figure will be referred to as "Vm".
第１トランジスタＴＲ１は、一端（図では、上側にある端子を指す。）が電源ＰＷに接続される。一方で、第１トランジスタＴＲ１は、他端（一端とは別の端子であって、図では、下側にある端子を指す。）が第３トランジスタＴＲ３等と接続される。 The first transistor TR1 has one end (in the figure, the terminal on the upper side) connected to the power supply PW. On the other hand, the other end of the first transistor TR1 (which is a terminal different from the one end, and refers to the lower terminal in the figure) is connected to the third transistor TR3 and the like.
第２トランジスタＴＲ２は、一端（図では、上側にある端子を指す。）が電源ＰＷに接続される。一方で、第２トランジスタＴＲ２は、他端（一端とは別の端子であって、図では、下側にある端子を指す。）が第４トランジスタＴＲ４等と接続される。 The second transistor TR2 has one end (the upper terminal in the figure) connected to the power supply PW. On the other hand, the other end of the second transistor TR2 (a terminal different from the one end, and referring to the lower terminal in the figure) is connected to the fourth transistor TR4 and the like.
第３トランジスタＴＲ３は、一端（図では、上側にある端子を指す。）が第１トランジスタＴＲ１等と接続される。一方で、第３トランジスタＴＲ３は、他端（一端とは別の端子であって、図では、下側にある端子を指す。）がグラウンドに接続される。 The third transistor TR3 has one end (in the figure, the terminal on the upper side) connected to the first transistor TR1 and the like. On the other hand, the other end of the third transistor TR3 (which is a terminal different from the one end, and refers to the lower terminal in the figure) is connected to the ground.
第４トランジスタＴＲ４は、一端（図では、上側にある端子を指す。）が第２トランジスタＴＲ２等と接続される。一方で、第４トランジスタＴＲ４は、他端（一端とは別の端子であって、図では、下側にある端子を指す。）がグラウンドに接続される。 The fourth transistor TR4 has one end (in the figure, the terminal on the upper side) connected to the second transistor TR2 and the like. On the other hand, the other end of the fourth transistor TR4 (which is a terminal different from the one end, and refers to the lower terminal in the figure) is connected to the ground.
さらに、ブリッジＢＲには、第１抵抗器ＲＳ１、第２抵抗器ＲＳ２、第３抵抗器ＲＳ３、第４抵抗器ＲＳ４、及び、第５抵抗器ＲＳ５等が接続される。 Furthermore, a first resistor RS1, a second resistor RS2, a third resistor RS3, a fourth resistor RS4, a fifth resistor RS5, etc. are connected to the bridge BR.
以下、第１抵抗器ＲＳ１の抵抗値を「第１抵抗値Ｒ１」という。また、第２抵抗器ＲＳ２の抵抗値を「第２抵抗値Ｒ２」、第３抵抗器ＲＳ３の抵抗値を「第３抵抗値Ｒ３」、第４抵抗器ＲＳ４の抵抗値を「第４抵抗値Ｒ４」、及び、第５抵抗器ＲＳ５の抵抗値を「第５抵抗値Ｒ５」という。 Hereinafter, the resistance value of the first resistor RS1 will be referred to as "first resistance value R1." Also, the resistance value of the second resistor RS2 is "second resistance value R2", the resistance value of the third resistor RS3 is "third resistance value R3", and the resistance value of the fourth resistor RS4 is "fourth resistance value". R4" and the resistance value of the fifth resistor RS5 will be referred to as a "fifth resistance value R5."
第１抵抗器ＲＳ１は、電源ＰＷと第１トランジスタＴＲ１の間における地点（以下「第１地点ＰＳ１」という。）に一端（図では、上側にある端子を指す。）が接続される。したがって、第１地点ＰＳ１には、電源ＰＷ、第１トランジスタＴＲ１の一端、及び、第１抵抗器ＲＳ１の一端が接続される。 The first resistor RS1 has one end (pointing to the upper terminal in the figure) connected to a point between the power supply PW and the first transistor TR1 (hereinafter referred to as "first point PS1"). Therefore, the first point PS1 is connected to the power supply PW, one end of the first transistor TR1, and one end of the first resistor RS1.
第２抵抗器ＲＳ２は、一端（図では、上側にある端子を指す。）が第１抵抗器ＲＳ１の他端（図では、下側にある端子を指す。）と接続される。また、第２抵抗器ＲＳ２は、一端が第１トランジスタＴＲ１と第３トランジスタＴＲ３の間における地点（以下「第２地点ＰＳ２」という。）と更に接続される。さらに、第２地点ＰＳ２には、モータＭＴの一端（図では、左側の端子を指す。）がハーネスＨＡ等を介して接続される。 The second resistor RS2 has one end (in the figure, the terminal on the upper side) connected to the other end of the first resistor RS1 (in the figure, the terminal on the lower side). Furthermore, one end of the second resistor RS2 is further connected to a point between the first transistor TR1 and the third transistor TR3 (hereinafter referred to as "second point PS2"). Furthermore, one end of the motor MT (in the figure, refers to the left terminal) is connected to the second point PS2 via a harness HA or the like.
第３抵抗器ＲＳ３は、一端（図では、上側にある端子を指す。）が第２抵抗器ＲＳ２の他端と接続される。また、第３抵抗器ＲＳ３は、他端（図では、下側にある端子を指す。）がグラウンドに接続される。 The third resistor RS3 has one end (in the figure, the terminal on the upper side) connected to the other end of the second resistor RS2. Further, the other end of the third resistor RS3 (in the figure, refers to the lower terminal) is connected to ground.
第４抵抗器ＲＳ４は、一端（図では、上側にある端子を指す。）が第２トランジスタＴＲ２と第４トランジスタＴＲ４の間における地点（以下「第３地点ＰＳ３」という。）と接続される。また、第４抵抗器ＲＳ４は、他端（図では、下側にある端子を指す。）が第５抵抗器ＲＳ５と接続される。さらに、第３地点ＰＳ３には、モータＭＴの他端（図では、右側の端子を指す。）がハーネスＨＡ等を介して接続される。 The fourth resistor RS4 has one end (in the figure, the terminal on the upper side) connected to a point between the second transistor TR2 and the fourth transistor TR4 (hereinafter referred to as "third point PS3"). Further, the other end of the fourth resistor RS4 (in the figure, refers to the lower terminal) is connected to the fifth resistor RS5. Furthermore, the other end of the motor MT (in the figure, refers to the right terminal) is connected to the third point PS3 via a harness HA or the like.
第５抵抗器ＲＳ５は、一端（図では、上側にある端子を指す。）が第４抵抗器ＲＳ４の他端と接続される。また、第５抵抗器ＲＳ５は、他端（図では、下側にある端子を指す。）がグラウンドに接続される。 The fifth resistor RS5 has one end (in the figure, the terminal on the upper side) connected to the other end of the fourth resistor RS4. Further, the other end of the fifth resistor RS5 (in the figure, refers to the lower terminal) is connected to the ground.
さらに、モータ制御装置１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の演算装置ＣＲを有する。
Furthermore, the
演算装置ＣＲは、第２抵抗器ＲＳ２と第３抵抗器ＲＳ３の間における信号の論理（以下「第１レベルＳＬ１」という。）を検出する。同様に、第４抵抗器ＲＳ４と第５抵抗器ＲＳ５の間における信号の論理（以下「第２レベルＳＬ２」という。）を検出する。 The arithmetic unit CR detects the logic of the signal between the second resistor RS2 and the third resistor RS3 (hereinafter referred to as "first level SL1"). Similarly, the logic of the signal between the fourth resistor RS4 and the fifth resistor RS5 (hereinafter referred to as "second level SL2") is detected.
例えば、第１レベルＳＬ１及び第２レベルＳＬ２は、あらかじめ設定される閾値の電圧以上であるか否かによって、「Ｈ」（Ｈｉｇｈ）又は「Ｌ」（Ｌｏｗ）のいずれの状態であるかが検出される。例えば、閾値は、「５Ｖ」等のように、あらかじめ設定される。このように「５Ｖ」を閾値とする場合には、例えば「２Ｖ」以上の電圧であると、「Ｈ」と判断される。一方で、例えば「０．７Ｖ」以下の電圧であると、「Ｌ」と判断される。このような値を基準に「Ｈ」及び「Ｌ」が判断される。なお、「Ｈ」及び「Ｌ」と判断するのに基準なる値は、これら以外の値でもよい。以下、それぞれのレベルが検出結果に基づいて、低レベルであるのを「Ｌ」、高レベルであるのを「Ｈ」と示す。 For example, whether the first level SL1 and the second level SL2 are in the "H" (High) or "L" (Low) state is detected depending on whether the voltage is equal to or higher than a preset threshold voltage. be done. For example, the threshold value is set in advance, such as "5V". In this way, when "5V" is set as the threshold value, for example, if the voltage is "2V" or more, it is determined to be "H". On the other hand, if the voltage is, for example, "0.7V" or less, it is determined to be "L". "H" and "L" are determined based on such values. Note that the reference values for determining "H" and "L" may be values other than these. Hereinafter, based on the detection results, a low level is indicated as "L", and a high level is indicated as "H".
なお、演算装置ＣＲは、電圧を閾値と比較する等ができれば、ＣＰＵでなく、他の種類の電子回路等であってもよい。 Note that the arithmetic unit CR may be other types of electronic circuits, etc., instead of the CPU, as long as it can compare the voltage with a threshold value, etc.
モータＭＴには、ハーネスＨＡにより、電力が供給される。以下、モータＭＴの抵抗値を「Ｒｍ」とする。 Electric power is supplied to the motor MT by the harness HA. Hereinafter, the resistance value of the motor MT will be referred to as "Rm".
なお、モータ制御装置は、図示する回路構成と電気的に等価の回路構成であれば、図示する以外の回路構成であってもよい。したがって、電気的に等価の回路構成であれば、図示する以外の電子部品が更に接続される回路構成であってもよい。 Note that the motor control device may have a circuit configuration other than that illustrated as long as it is electrically equivalent to the illustrated circuit configuration. Therefore, as long as the circuit configuration is electrically equivalent, the circuit configuration may be such that electronic components other than those shown in the drawings are further connected.
＜全体処理例＞
図２は、全体処理例を示すフローチャートである。例えば、電源がＯＮになると、モータ制御装置１０は、以下のような全体処理を開始する。
<Overall processing example>
FIG. 2 is a flowchart showing an example of overall processing. For example, when the power is turned on, the
ステップＳ１では、モータ制御装置１０は、「モータ動作不可」フラグを消去する。「モータ動作不可」フラグは、モータＭＴを動作させるように命令する要求があっても、フラグが「ＯＮ」であると、モータＭＴを動作させないように設定するフラグである。つまり、「モータ動作不可」フラグが「ＯＮ」であれば、モータＭＴを動作させるような命令があっても、モータＭＴは、停止した状態となる。このように、「モータ動作不可」フラグは、モータＭＴの制御に用いられ、電源がＯＦＦになるまで消去されずに設定が維持される。したがって、「モータ動作不可」フラグを消去すると、以降、モータＭＴを動作させることが可能な状態となる。ただし、以下のステップＳ２以降に示す処理は、モータＭＴを動作させる前、すなわち、ブリッジＢＲを動作させる前に行う。
In step S1, the
ステップＳ２では、モータ制御装置１０は、第１レベルＳＬ１及び第２レベルＳＬ２を検出する。すなわち、モータ制御装置１０は、演算装置ＣＲによって、第１レベルＳＬ１及び第２レベルＳＬ２のそれぞれのレベルを検出した結果を取得する。
In step S2, the
以下、ステップＳ３乃至ステップＳ５で、第１レベルＳＬ１及び第２レベルＳＬ２のレベルに基づいて判定を行う例を示す。 Hereinafter, an example will be shown in which determinations are made based on the levels of the first level SL1 and the second level SL2 in steps S3 to S5.
ステップＳ３では、モータ制御装置１０は、第１レベルＳＬ１が「Ｈ」であり、かつ、第２レベルＳＬ２が「Ｈ」であるか否かを判断する。
In step S3, the
次に、第１レベルＳＬ１及び第２レベルＳＬ２がいずれも「Ｈ」であると（ステップＳ３でＹＥＳ）、モータ制御装置１０は、ステップＳ６に進む。一方で、第１レベルＳＬ１及び第２レベルＳＬ２のうち、少なくともどちらか一方が「Ｈ」でないと（ステップＳ３でＮＯ）、モータ制御装置１０は、ステップＳ４に進む。
Next, if both the first level SL1 and the second level SL2 are "H" (YES in step S3), the
ステップＳ４では、モータ制御装置１０は、第１レベルＳＬ１が「Ｌ」であり、かつ、第２レベルＳＬ２が「Ｌ」であるか否かを判断する。
In step S4, the
次に、第１レベルＳＬ１及び第２レベルＳＬ２がいずれも「Ｌ」であると（ステップＳ４でＹＥＳ）、モータ制御装置１０は、ステップＳ７に進む。一方で、第１レベルＳＬ１及び第２レベルＳＬ２のうち、少なくともどちらか一方が「Ｌ」でないと（ステップＳ４でＮＯ）、モータ制御装置１０は、ステップＳ５に進む。
Next, if both the first level SL1 and the second level SL2 are "L" (YES in step S4), the
ステップＳ５では、モータ制御装置１０は、第１レベルＳＬ１が「Ｈ」であり、かつ、第２レベルＳＬ２が「Ｌ」であるか否かを判断する。
In step S5, the
次に、第１レベルＳＬ１が「Ｈ」であり、かつ、第２レベルＳＬ２が「Ｌ」であると（ステップＳ５でＹＥＳ）、モータ制御装置１０は、ステップＳ８に進む。一方で、第１レベルＳＬ１が「Ｈ」でない、又は、第２レベルＳＬ２が「Ｌ」でないのどちらかであると（ステップＳ５でＮＯ）（ステップＳ３及びステップＳ４があらかじめ行われるため、ステップＳ５でＮＯとなる場合は、第１レベルＳＬ１が「Ｌ」であり、かつ、第２レベルＳＬ２が「Ｈ」の場合となる。）、モータ制御装置１０は、ステップＳ９に進む。
Next, if the first level SL1 is "H" and the second level SL2 is "L" (YES in step S5), the
ステップＳ６では、モータ制御装置１０は、正常と判定する。すなわち、ステップＳ６に進む場合は、第１レベルＳＬ１及び第２レベルＳＬ２に基づいて、モータＭＴ、ハーネスＨＡ及び回路に故障がなく、モータＭＴを動作させてよいと判定される場合である。
In step S6, the
例えば、ステップＳ６のように判定される場合は、以下のような状態の場合である。 For example, when the determination is made in step S6, the following situation occurs.
図３は、正常な例を示す図である。図は、第１レベルＳＬ１及び第２レベルＳＬ２のそれぞれのレベルを示す。 FIG. 3 is a diagram showing a normal example. The figure shows respective levels of a first level SL1 and a second level SL2.
第１レベルＳＬ１は、「Ｈ」であり、高レベルである。 The first level SL1 is "H", which is a high level.
第２レベルＳＬ２は、「Ｈ」であり、高レベルである。 The second level SL2 is "H", which is a high level.
すなわち、「正常」と判定される場合には、第１レベルＳＬ１及び第２レベルＳＬ２がいずれも「Ｈ」である。 That is, when it is determined to be "normal", both the first level SL1 and the second level SL2 are "H".
ステップＳ７では、モータ制御装置１０は、ハーネスＨＡにおける地絡の故障と判定する。例えば、以下のような状態の場合である。
In step S7, the
図４は、ハーネスの地絡による故障の例を示す図である。図３と比較すると、ハーネスＨＡに地絡ＥＲ１による故障が発生している点が異なる。 FIG. 4 is a diagram showing an example of a failure due to a ground fault in a harness. When compared with FIG. 3, the difference is that a failure has occurred in the harness HA due to the ground fault ER1.
第１レベルＳＬ１は、「Ｌ」であり、低レベルである。 The first level SL1 is "L", which is a low level.
第２レベルＳＬ２は、「Ｌ」であり、低レベルである。 The second level SL2 is "L", which is a low level.
地絡ＥＲ１は、何らかの理由により、ハーネスＨＡの絶縁が不十分になる等によって、電気的にグラウンドに接続された状態になる現象である。 The ground fault ER1 is a phenomenon in which the harness HA becomes electrically connected to the ground due to insufficient insulation for some reason.
このように、地絡ＥＲ１が起きると、第１レベルＳＬ１及び第２レベルＳＬ２は、どちらも「Ｌ」と検出される。したがって、このような検出結果に基づいて、ステップＳ３ではＮＯと判断され、かつ、ステップＳ４ではＹＥＳと判断される。 In this way, when the ground fault ER1 occurs, both the first level SL1 and the second level SL2 are detected as "L". Therefore, based on such a detection result, NO is determined in step S3, and YES is determined in step S4.
地絡ＥＲ１の状態で、ブリッジＢＲに電源が投入されると、ブリッジＢＲに過電流が流れてしまう現象が起こりやすい。そのため、過電流により、ブリッジＢＲ等で故障が発生しやすくなる。ゆえに、モータ制御装置における故障の原因となり得る、地絡ＥＲ１が起きているか否かが判定されるのが望ましい。このように、地絡ＥＲ１が起きているか否かが判定されると、ブリッジＢＲに過電流が流れるのを予防することができる。 When power is turned on to the bridge BR in the state of the ground fault ER1, a phenomenon in which an overcurrent flows through the bridge BR is likely to occur. Therefore, failures are likely to occur in the bridge BR etc. due to overcurrent. Therefore, it is desirable to determine whether or not the ground fault ER1 has occurred, which may cause a failure in the motor control device. In this way, when it is determined whether or not the ground fault ER1 has occurred, it is possible to prevent an overcurrent from flowing through the bridge BR.
ステップＳ８では、モータ制御装置１０は、モータ断線の故障と判定する。例えば、以下のような状態の場合である。
In step S8, the
図５は、モータ断線による故障の例を示す図である。図３と比較すると、モータ断線ＥＲ２による故障が発生している点が異なる。 FIG. 5 is a diagram showing an example of a failure due to motor disconnection. Compared with FIG. 3, the difference is that a failure has occurred due to motor disconnection ER2.
第１レベルＳＬ１は、「Ｈ」であり、高レベルである。 The first level SL1 is "H", which is a high level.
第２レベルＳＬ２は、「Ｌ」であり、低レベルである。 The second level SL2 is "L", which is a low level.
モータ断線ＥＲ２は、何らかの理由により、モータＭＴの部分が電気的に断線された状態になる現象である。 Motor disconnection ER2 is a phenomenon in which a portion of the motor MT is electrically disconnected for some reason.
このように、モータＭＴの部分が断線すると、第１レベルＳＬ１は「Ｈ」であるのに対して、第２レベルＳＬ２は、「Ｌ」と検出される。したがって、このような検出結果に基づいて、ステップＳ３ではＮＯ、ステップＳ４ではＮＯ、及び、ステップＳ５ではＹＥＳと判断される。 In this way, when the motor MT is disconnected, the first level SL1 is detected as "H", whereas the second level SL2 is detected as "L". Therefore, based on such detection results, it is determined NO in step S3, NO in step S4, and YES in step S5.
モータ断線ＥＲ２の状態は、モータＭＴに故障が起きている可能性が高い。そのため、モータＭＴが故障、すなわち、動作できない状態において、モータＭＴに電力を供給すると、無駄に電力を消費する、又は、無理にモータＭＴを動作させようと過電流が流れる等の現象が起きる場合がある。ゆえに、モータ制御装置における故障の原因となり得る、モータ断線ＥＲ２が起きているか否かが判定されるのが望ましい。このように、モータ断線ＥＲ２が起きているか否かが判定されると、回路又はモータ等に過電流が流れるのを予防することができる。 In the state of motor disconnection ER2, there is a high possibility that a failure has occurred in the motor MT. Therefore, if power is supplied to the motor MT when the motor MT is malfunctioning, that is, in a state where it cannot operate, phenomena such as wasted power consumption or overcurrent flowing in an attempt to force the motor MT to operate may occur. There is. Therefore, it is desirable to determine whether motor disconnection ER2 has occurred, which may cause a failure in the motor control device. In this way, when it is determined whether or not motor disconnection ER2 has occurred, it is possible to prevent overcurrent from flowing through the circuit, motor, or the like.
ステップＳ９では、モータ制御装置１０は、回路の故障と判定する。すなわち、ステップＳ７又はステップＳ８で判定される地絡ＥＲ１及びモータ断線ＥＲ２等による故障でなく、かつ、正常とも判定できない場合である。
In step S9, the
第１レベルＳＬ１は、「Ｌ」であり、低レベルである。 The first level SL1 is "L", which is a low level.
第２レベルＳＬ２は、「Ｈ」であり、高レベルである。 The second level SL2 is "H", which is a high level.
したがって、第１レベルＳＬ１が「Ｌ」であるため、正常と判定されない（ステップＳ３でＮＯ）。 Therefore, since the first level SL1 is "L", it is not determined to be normal (NO in step S3).
このような場合には、地絡ＥＲ１及びモータ断線ＥＲ２以外の故障が起きている場合である。例えば、何らかの理由により、ブリッジＢＲ上に異常が起きているような場合には、ブリッジＢＲに電源が投入されると、ブリッジＢＲに過電流が流れてしまう現象が起こりやすい。そのため、過電流により、ブリッジＢＲ等で故障が発生しやすくなる。 In such a case, a failure other than the ground fault ER1 and motor disconnection ER2 has occurred. For example, if an abnormality has occurred on the bridge BR for some reason, an overcurrent is likely to flow through the bridge BR when power is applied to the bridge BR. Therefore, failures are likely to occur in the bridge BR etc. due to overcurrent.
例えば、過電流が流れると、第２トランジスタＴＲ２及び第３トランジスタＴＲ３等がショート故障（ＯＦＦであってもショート状態となる故障等をいう。）等になりやすい。このような場合には、第１レベルＳＬ１は、「Ｌ」であり、かつ、第２レベルＳＬ２は、「Ｈ」となる。このような回路の故障が起きているか否かが判定されるのが望ましい。このように、回路の故障が起きているか否かが判定されると、ブリッジＢＲに過電流が流れるのを予防することができる。 For example, when an overcurrent flows, the second transistor TR2, the third transistor TR3, etc. are likely to suffer from a short-circuit failure (this refers to a failure that results in a short-circuit state even when the transistor is OFF). In such a case, the first level SL1 is "L" and the second level SL2 is "H". It is desirable to determine whether such a circuit failure has occurred. In this way, when it is determined whether or not a circuit failure has occurred, it is possible to prevent overcurrent from flowing through the bridge BR.
ステップＳ１０では、モータ制御装置１０は、「モータ動作不可」フラグを設定する。すなわち、以降、故障が起きていると判定され、モータ制御装置１０は、モータＭＴを動作させないように制御する。
In step S10, the
一方で、正常と判定されると、ステップＳ１０は行われない。そして、ステップＳ１により、「モータ動作不可」フラグは、消去されているため、以降、モータＭＴに電力が供給され、動作する。 On the other hand, if it is determined to be normal, step S10 is not performed. Since the "motor cannot operate" flag has been cleared in step S1, power is supplied to the motor MT and it operates from then on.
なお、それぞれの判定による結果及び原因等は、ユーザ等に出力されるのが望ましい。すなわち、ステップＳ６乃至ステップＳ９による判定結果のうち、いずれかの判定結果が表示装置等により、ユーザに通知されるのが望ましい。このように、判定結果が通知されると、故障の原因を切り分けるのが容易にできる。 Note that it is desirable that the results and causes of each determination be output to the user. That is, it is desirable that the user is notified of any one of the determination results in steps S6 to S9 through a display device or the like. In this way, when the determination result is notified, it is easy to isolate the cause of the failure.
なお、判定の順序は、ステップＳ３乃至ステップＳ９の順序でなくともよい。すなわち、ステップＳ３乃至ステップＳ９以外の順序、又は、並列して判定が行われてもよい。 Note that the order of determination may not be the order of steps S3 to S9. That is, the determination may be performed in an order other than steps S3 to S9, or in parallel.
＜変形例＞
図６は、変形例を示す図である。例えば、モータ制御装置１０は、図示するような回路構成でもよい。以下、変形例が図１と異なる点を説明する。
<Modified example>
FIG. 6 is a diagram showing a modification. For example, the
第１抵抗器ＲＳ１は、電源ＰＷと第２トランジスタＴＲ２の間における地点（以下「第４地点ＰＳ４」という。）に一端が接続される。 One end of the first resistor RS1 is connected to a point between the power source PW and the second transistor TR2 (hereinafter referred to as "fourth point PS4").
第２抵抗器ＲＳ２は、一端が第３地点ＰＳ３と接続される。 The second resistor RS2 has one end connected to the third point PS3.
第４抵抗器ＲＳ４は、一端が第２地点ＰＳ２と接続される。 The fourth resistor RS4 has one end connected to the second point PS2.
このような回路構成であっても、図２に示すような全体処理を行うと同様の処理結果が得られる。 Even with such a circuit configuration, similar processing results can be obtained if the overall processing shown in FIG. 2 is performed.
＜抵抗値の例＞
第１抵抗値Ｒ１、第２抵抗値Ｒ２、第３抵抗値Ｒ３、第４抵抗値Ｒ４、及び、第５抵抗値Ｒ５は、下記（１）式乃至（３）式を満たす値であるのが望ましい。
<Example of resistance value>
The first resistance value R1, the second resistance value R2, the third resistance value R3, the fourth resistance value R4, and the fifth resistance value R5 are values that satisfy the following equations (1) to (3). desirable.
Ｖｍａｘ＞Ｖｍ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｈ （１）
Ｖｍａｘ＞Ｖｍ×Ｒ５／（Ｒ１＋Ｒ４＋Ｒ５＋Ｒｍ）＞Ｖｈ （２）
Ｖｍｉｎ＜Ｖｍ／［Ｒ１／｛１／Ｒ１＋１／（Ｒ２＋Ｒ３）＋１／Ｒｍ｝］×Ｒ３／（Ｒ２＋Ｒ３）＜Ｖｌ （３）
ただし、上記（１）式乃至（３）式において、Ｖｍａｘは、演算装置ＣＲの入力電圧定格の最大値である。Ｖｍｉｎは、演算装置ＣＲの入力電圧定格の最小値である。
Vmax>Vm×R3/(R1+R2+R3)>Vh (1)
Vmax>Vm×R5/(R1+R4+R5+Rm)>Vh (2)
Vmin<Vm/[R1/{1/R1+1/(R2+R3)+1/Rm}]×R3/(R2+R3)<Vl (3)
However, in the above equations (1) to (3), Vmax is the maximum value of the input voltage rating of the arithmetic unit CR. Vmin is the minimum value of the input voltage rating of the arithmetic unit CR.
上記（１）式乃至（３）式において、Ｖｈは、「Ｈ」と検出される閾値電圧の最小値である。また、Ｖｌは、「Ｌ」と検出される閾値電圧の最大値である。 In the above equations (1) to (3), Vh is the minimum value of the threshold voltage that is detected as "H". Further, Vl is the maximum value of the threshold voltage detected as "L".
上記（１）式乃至（３）式を満たす値の抵抗値であると、故障が判定できる。 A failure can be determined if the resistance value satisfies the above equations (1) to (3).
＜機能構成例＞
図７は、機能構成例を示す図である。例えば、モータ制御装置１０は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、及び、第４トランジスタＴＲ４等で形成されるブリッジＢＲを備える。このようなブリッジＢＲに対して、モータ制御装置１０は、第１地点ＰＳ１に接続される第１抵抗器ＲＳ１を備える。さらに、モータ制御装置１０は、第１抵抗器ＲＳ１、及び、第２地点ＰＳ２のいずれにも接続される第２抵抗器ＲＳ２を備える。
<Functional configuration example>
FIG. 7 is a diagram showing an example of a functional configuration. For example, the
第２抵抗器ＲＳ２には、第３抵抗器ＲＳ３が接続される。したがって、第３抵抗器ＲＳ３は、一端が第２抵抗器ＲＳ２に接続され、かつ、他端がグラウンドＧＮＤに接続される。 A third resistor RS3 is connected to the second resistor RS2. Therefore, one end of the third resistor RS3 is connected to the second resistor RS2, and the other end is connected to the ground GND.
第４抵抗器ＲＳ４には、第５抵抗器ＲＳ５が接続される。したがって、第５抵抗器ＲＳ５は、一端が第４抵抗器ＲＳ４に接続され、かつ、他端がグラウンドＧＮＤに接続される。 A fifth resistor RS5 is connected to the fourth resistor RS4. Therefore, the fifth resistor RS5 has one end connected to the fourth resistor RS4, and the other end connected to the ground GND.
第１検出部ＦＮ１は、第２抵抗器ＲＳ２と第３抵抗器ＲＳ３の間で第１レベルＳＬ１を検出する第１検出手順を行う。例えば、第１検出部ＦＮ１は、演算装置ＣＲ等で実現する。 The first detection unit FN1 performs a first detection procedure to detect the first level SL1 between the second resistor RS2 and the third resistor RS3. For example, the first detection unit FN1 is realized by a calculation device CR or the like.
第２検出部ＦＮ２は、第４抵抗器ＲＳ４と第５抵抗器ＲＳ５の間で第２レベルＳＬ２を検出する第２検出手順を行う。例えば、第２検出部ＦＮ２は、演算装置ＣＲ等で実現する。 The second detection unit FN2 performs a second detection procedure to detect the second level SL2 between the fourth resistor RS4 and the fifth resistor RS5. For example, the second detection unit FN2 is realized by a calculation device CR or the like.
判定部ＦＮ３は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、及び、第４トランジスタＴＲ４がいずれもＯＦＦの場合に、第１レベルＳＬ１及び第２レベルＳＬ２に基づいて、モータＭＴ及びハーネスＨＡの故障を判定する判定手順を行う。例えば、判定部ＦＮ３は、演算装置ＣＲ等で実現する。 When the first transistor TR1, the second transistor TR2, the third transistor TR3, and the fourth transistor TR4 are all OFF, the determination unit FN3 determines whether the motor MT or A determination procedure is performed to determine a failure of the harness HA. For example, the determination unit FN3 is realized by a calculation device CR or the like.
具体的には、判定部ＦＮ３は、下記（表１）のように判定する。 Specifically, the determination unit FN3 makes the determination as shown below (Table 1).
具体的には、判定部ＦＮ３は、第１レベルＳＬ１が高レベル、かつ、第２レベルＳＬ２が高レベルであると、正常であると判定する。 Specifically, the determination unit FN3 determines that it is normal if the first level SL1 is high level and the second level SL2 is high level.
判定部ＦＮ３は、第１レベルＳＬ１が低レベル、かつ、第２レベルＳＬ２が低レベルであると、地絡による故障であると判定する。 The determination unit FN3 determines that the failure is due to a ground fault when the first level SL1 is low level and the second level SL2 is low level.
判定部ＦＮ３は、第１レベルＳＬ１が高レベル、かつ、第２レベルＳＬ２が低レベルであると、モータにおける断線の故障であると判定する。 If the first level SL1 is high and the second level SL2 is low, the determination unit FN3 determines that there is a disconnection failure in the motor.
判定部ＦＮ３は、第１レベルＳＬ１が低レベル、かつ、第２レベルＳＬ２が高レベルであると、回路の故障であると判定する。すなわち、地絡による故障、又は、モータにおける断線の故障以外を原因とする故障であると判定する。 The determining unit FN3 determines that there is a circuit failure when the first level SL1 is low level and the second level SL2 is high level. In other words, it is determined that the failure is caused by something other than a failure due to a ground fault or a disconnection in the motor.
したがって、このような判定を行うと、地絡及びモータＭＴの故障等の原因を切り分けて故障を判定できる。ゆえに、モータ制御装置１０に起きている故障を迅速に特定できる。
Therefore, by making such a determination, it is possible to isolate the cause of a ground fault, a failure of the motor MT, etc., and determine a failure. Therefore, a failure occurring in the
以上のような構成であると、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、及び、第４トランジスタＴＲ４がいずれもＯＦＦの場合において、故障の原因が判定できる。第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、及び、第４トランジスタＴＲ４がいずれもＯＦＦであると、ブリッジＢＲがＯＦＦとなる。すなわち、モータ制御装置１０は、モータＭＴが停止している状態（すなわち、モータＭＴが動作する前の状態が含まれる。）等であっても、故障の原因が判定できる。
With the above configuration, the cause of the failure can be determined when the first transistor TR1, the second transistor TR2, the third transistor TR3, and the fourth transistor TR4 are all OFF. When the first transistor TR1, the second transistor TR2, the third transistor TR3, and the fourth transistor TR4 are all OFF, the bridge BR is turned OFF. That is, the
このように、モータ制御装置１０は、故障の原因を判定する。
In this way, the
＜その他の実施形態＞
モータ制御装置は、例えば、画像形成装置等に適用される。例えば、画像形成装置は、用紙等の記録媒体を搬送する、又は、転写ベルト等を動かす等にモータを用いる。このような処理において、駆動するモータをモータ制御装置は、制御してもよい。
<Other embodiments>
The motor control device is applied to, for example, an image forming device. For example, an image forming apparatus uses a motor to transport a recording medium such as paper or to move a transfer belt or the like. In such processing, the motor control device may control the motor to be driven.
上記に説明する装置は、１つの装置でなくともよい。すなわち、それぞれの装置は、複数の装置で構成されてもよい。 The device described above does not need to be a single device. That is, each device may be composed of a plurality of devices.
なお、本発明に係る各処理の全部又は一部は、低水準言語又は高水準言語で記述され、コンピュータにモータ制御方法を実行させるためのプログラムによって実現されてもよい。すなわち、プログラムは、モータ制御装置及び情報処理装置を含むモータ制御システム等のコンピュータに各処理を実行させるためのコンピュータプログラムである。 Note that all or part of each process according to the present invention may be written in a low-level language or a high-level language, and may be realized by a program for causing a computer to execute the motor control method. That is, the program is a computer program for causing a computer such as a motor control system including a motor control device and an information processing device to execute each process.
したがって、プログラムに基づいてモータ制御方法が実行されると、コンピュータが有する演算装置及び制御装置は、各処理を実行するため、プログラムに基づいて演算及び制御を行う。また、コンピュータが有する記憶装置は、各処理を実行するため、プログラムに基づいて、処理に用いられるデータを記憶する。 Therefore, when the motor control method is executed based on the program, the calculation device and control device included in the computer perform calculation and control based on the program in order to execute each process. Furthermore, in order to execute each process, a storage device included in the computer stores data used in the process based on a program.
また、プログラムは、コンピュータが読み取り可能な記録媒体に記録されて頒布することができる。なお、記録媒体は、磁気テープ、フラッシュメモリ、光ディスク、光磁気ディスク又は磁気ディスク等のメディアである。さらに、プログラムは、電気通信回線を通じて頒布することができる。 Further, the program can be recorded on a computer-readable recording medium and distributed. Note that the recording medium is a medium such as a magnetic tape, a flash memory, an optical disk, a magneto-optical disk, or a magnetic disk. Additionally, the program may be distributed over telecommunications lines.
以上、実施形態における一例について説明したが、本発明は、上記実施形態に限定されない。すなわち、本発明の範囲内で種々の変形及び改良が可能である。 Although an example of the embodiment has been described above, the present invention is not limited to the above embodiment. That is, various modifications and improvements are possible within the scope of the present invention.
１０ モータ制御装置
ＢＲ ブリッジ
ＣＲ 演算装置
ＥＲ１ 地絡
ＥＲ２ モータ断線
ＦＮ１ 第１検出部
ＦＮ２ 第２検出部
ＦＮ３ 判定部
ＨＡ ハーネス
ＭＴ モータ
ＰＳ１ 第１地点
ＰＳ２ 第２地点
ＰＳ３ 第３地点
ＰＳ４ 第４地点
ＰＷ 電源
Ｒ１ 第１抵抗値
Ｒ２ 第２抵抗値
Ｒ３ 第３抵抗値
Ｒ４ 第４抵抗値
Ｒ５ 第５抵抗値
ＲＳ１ 第１抵抗器
ＲＳ２ 第２抵抗器
ＲＳ３ 第３抵抗器
ＲＳ４ 第４抵抗器
ＲＳ５ 第５抵抗器
ＳＬ１ 第１レベル
ＳＬ２ 第２レベル
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＴＲ３ 第３トランジスタ
ＴＲ４ 第４トランジスタ
10 Motor control device BR Bridge CR Arithmetic device ER1 Ground fault ER2 Motor disconnection FN1 First detection section FN2 Second detection section FN3 Judgment section HA Harness MT Motor PS1 First point PS2 Second point PS3 Third point PS4 Fourth point PW Power supply R1 First resistance value R2 Second resistance value R3 Third resistance value R4 Fourth resistance value R5 Fifth resistance value RS1 First resistor RS2 Second resistor RS3 Third resistor RS4 Fourth resistor RS5 Fifth resistor SL1 First level SL2 Second level TR1 First transistor TR2 Second transistor TR3 Third transistor TR4 Fourth transistor
Claims (7)
前記電源に接続される第１トランジスタと、
前記電源に接続される第２トランジスタと、
前記第１トランジスタ、及び、グラウンドに接続される第３トランジスタと、
前記第２トランジスタ、及び、グラウンドに接続される第４トランジスタとによって形成されるブリッジを備え、
前記電源と前記第１トランジスタの間となる第１地点に接続される第１抵抗器と、
前記第１抵抗器、及び、前記第１トランジスタと前記第３トランジスタの間となる第２地点のいずれにも接続される第２抵抗器と、
前記第２抵抗器、及び、グラウンドに接続される第３抵抗器と、
前記第２トランジスタと前記第４トランジスタの間となる第３地点に接続される第４抵抗器と、
前記第４抵抗器、及び、グラウンドに接続される第５抵抗器と、
前記第２抵抗器と前記第３抵抗器の間における第１レベルが高論理レベルか低論理レベルかを検出する第１検出部と、
前記第４抵抗器と前記第５抵抗器の間における第２レベルが高論理レベルか低論理レベルかを検出する第２検出部と、
前記第３地点、及び、前記第４抵抗器に前記モータの一端を、前記第２地点、及び、前記第１抵抗器に前記モータの他端を接続させて、前記電力を供給するハーネスと、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び、前記第４トランジスタがいずれもＯＦＦの場合に、前記第１レベルの論理値及び前記第２レベルの論理値に基づいて、前記モータ及び前記ハーネスの故障を判定する判定部とを備え、
前記第１抵抗器の第１抵抗値、前記第２抵抗器の第２抵抗値、前記第３抵抗器の第３抵抗値、前記第４抵抗器の第４抵抗値、及び、前記第５抵抗器の第５抵抗値は、下記（１）式乃至（３）式を満たし、
Ｖｍａｘ＞Ｖｍ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｈ （１）
Ｖｍａｘ＞Ｖｍ×Ｒ５／（Ｒ１＋Ｒ４＋Ｒ５＋Ｒｍ）＞Ｖｈ （２）
Ｖｍｉｎ＜Ｖｍ／［Ｒ１／｛１／Ｒ１＋１／（Ｒ２＋Ｒ３）＋１／Ｒｍ｝］×Ｒ３／（Ｒ２＋Ｒ３）＜Ｖｌ （３）
Ｒ１は、前記第１抵抗値であり、
Ｒ２は、前記第２抵抗値であり、
Ｒ３は、前記第３抵抗値であり、
Ｒ４は、前記第４抵抗値であり、
Ｒ５は、前記第５抵抗値であり、
Ｖｍは、前記電源の電圧値であり、
Ｒｍは、前記モータの抵抗値であり、
Ｖｍａｘは、前記第１検出部及び前記第２検出部における入力電圧定格の最大値であり、
Ｖｍｉｎは、前記第１検出部及び前記第２検出部における入力電圧定格の最小値であり、
Ｖｈは、前記第１検出部及び前記第２検出部により、高論理レベルと検出される閾値電圧の最小値であり、
Ｖｌは、前記第１検出部及び前記第２検出部により、低論理レベルと検出される閾値電圧の最大値である
モータ制御装置。 A motor control device connected to a motor driven by electric power supplied from a power source,
a first transistor connected to the power source;
a second transistor connected to the power source;
the first transistor and a third transistor connected to ground;
a bridge formed by the second transistor and a fourth transistor connected to ground;
a first resistor connected to a first point between the power source and the first transistor;
a second resistor connected to either the first resistor and a second point between the first transistor and the third transistor;
the second resistor and a third resistor connected to ground;
a fourth resistor connected to a third point between the second transistor and the fourth transistor;
the fourth resistor and a fifth resistor connected to ground;
a first detection unit that detects whether the first level between the second resistor and the third resistor is a high logic level or a low logic level ;
a second detection unit that detects whether the second level between the fourth resistor and the fifth resistor is a high logic level or a low logic level ;
a harness for supplying the electric power by connecting one end of the motor to the third point and the fourth resistor and connecting the other end of the motor to the second point and the first resistor;
When the first transistor, the second transistor , the third transistor, and the fourth transistor are all OFF, the motor and a determination unit that determines a failure of the harness ,
a first resistance value of the first resistor, a second resistance value of the second resistor, a third resistance value of the third resistor, a fourth resistance value of the fourth resistor, and a fifth resistance The fifth resistance value of the device satisfies the following formulas (1) to (3),
Vmax>Vm×R3/(R1+R2+R3)>Vh (1)
Vmax>Vm×R5/(R1+R4+R5+Rm)>Vh (2)
Vmin<Vm/[R1/{1/R1+1/(R2+R3)+1/Rm}]×R3/(R2+R3)<Vl (3)
R1 is the first resistance value,
R2 is the second resistance value,
R3 is the third resistance value,
R4 is the fourth resistance value,
R5 is the fifth resistance value,
Vm is the voltage value of the power supply,
Rm is the resistance value of the motor,
Vmax is the maximum value of the input voltage rating in the first detection section and the second detection section,
Vmin is the minimum value of the input voltage rating in the first detection section and the second detection section,
Vh is the minimum value of the threshold voltage detected as a high logic level by the first detection unit and the second detection unit,
Vl is the maximum value of the threshold voltage detected as a low logic level by the first detection section and the second detection section.
Motor control device.
前記電源に接続される第１トランジスタと、
前記電源に接続される第２トランジスタと、
前記第１トランジスタ、及び、グラウンドに接続される第３トランジスタと、
前記第２トランジスタ、及び、グラウンドに接続される第４トランジスタとによって形成されるブリッジを備え、
前記電源と前記第２トランジスタの間となる第４地点に接続される第１抵抗器と、
前記第１抵抗器、及び、前記第２トランジスタと前記第４トランジスタの間となる第３地点のいずれにも接続される第２抵抗器と、
前記第２抵抗器、及び、グラウンドに接続される第３抵抗器と、
前記第１トランジスタと前記第３トランジスタの間となる第２地点に接続される第４抵抗器と、
前記第４抵抗器、及び、グラウンドに接続される第５抵抗器と、
前記第２抵抗器と前記第３抵抗器の間における第１レベルが高論理レベルか低論理レベルかを検出する第１検出部と、
前記第４抵抗器と前記第５抵抗器の間における第２レベルが高論理レベルか低論理レベルかを検出する第２検出部と、
前記第３地点、及び、前記第２抵抗器に前記モータの一端を、前記第２地点、及び、前記第４抵抗器に前記モータの他端を接続させて、前記電力を供給するハーネスと、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び、前記第４トランジスタがいずれもＯＦＦの場合に、前記第１レベルの論理値及び前記第２レベルの論理値に基づいて、前記モータ及び前記ハーネスの故障を判定する判定部とを備え、
前記第１抵抗器の第１抵抗値、前記第２抵抗器の第２抵抗値、前記第３抵抗器の第３抵抗値、前記第４抵抗器の第４抵抗値、及び、前記第５抵抗器の第５抵抗値は、下記（１）式乃至（３）式を満たし、
Ｖｍａｘ＞Ｖｍ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｈ （１）
Ｖｍａｘ＞Ｖｍ×Ｒ５／（Ｒ１＋Ｒ４＋Ｒ５＋Ｒｍ）＞Ｖｈ （２）
Ｖｍｉｎ＜Ｖｍ／［Ｒ１／｛１／Ｒ１＋１／（Ｒ２＋Ｒ３）＋１／Ｒｍ｝］×Ｒ３／（Ｒ２＋Ｒ３）＜Ｖｌ （３）
Ｒ１は、前記第１抵抗値であり、
Ｒ２は、前記第２抵抗値であり、
Ｒ３は、前記第３抵抗値であり、
Ｒ４は、前記第４抵抗値であり、
Ｒ５は、前記第５抵抗値であり、
Ｖｍは、前記電源の電圧値であり、
Ｒｍは、前記モータの抵抗値であり、
Ｖｍａｘは、前記第１検出部及び前記第２検出部における入力電圧定格の最大値であり、
Ｖｍｉｎは、前記第１検出部及び前記第２検出部における入力電圧定格の最小値であり、
Ｖｈは、前記第１検出部及び前記第２検出部により、高論理レベルと検出される閾値電圧の最小値であり、
Ｖｌは、前記第１検出部及び前記第２検出部により、低論理レベルと検出される閾値電圧の最大値である
モータ制御装置。 A motor control device connected to a motor driven by electric power supplied from a power source,
a first transistor connected to the power source;
a second transistor connected to the power source;
the first transistor and a third transistor connected to ground;
a bridge formed by the second transistor and a fourth transistor connected to ground;
a first resistor connected to a fourth point between the power source and the second transistor;
a second resistor connected to either the first resistor and a third point between the second transistor and the fourth transistor;
the second resistor and a third resistor connected to ground;
a fourth resistor connected to a second point between the first transistor and the third transistor;
the fourth resistor and a fifth resistor connected to ground;
a first detection unit that detects whether the first level between the second resistor and the third resistor is a high logic level or a low logic level ;
a second detection unit that detects whether the second level between the fourth resistor and the fifth resistor is a high logic level or a low logic level ;
a harness for supplying the electric power by connecting one end of the motor to the third point and the second resistor and connecting the other end of the motor to the second point and the fourth resistor ;
When the first transistor, the second transistor , the third transistor, and the fourth transistor are all OFF, the motor and a determination unit that determines a failure of the harness ,
a first resistance value of the first resistor, a second resistance value of the second resistor, a third resistance value of the third resistor, a fourth resistance value of the fourth resistor, and a fifth resistance The fifth resistance value of the device satisfies the following formulas (1) to (3),
Vmax>Vm×R3/(R1+R2+R3)>Vh (1)
Vmax>Vm×R5/(R1+R4+R5+Rm)>Vh (2)
Vmin<Vm/[R1/{1/R1+1/(R2+R3)+1/Rm}]×R3/(R2+R3)<Vl (3)
R1 is the first resistance value,
R2 is the second resistance value,
R3 is the third resistance value,
R4 is the fourth resistance value,
R5 is the fifth resistance value,
Vm is the voltage value of the power supply,
Rm is the resistance value of the motor,
Vmax is the maximum value of the input voltage rating in the first detection section and the second detection section,
Vmin is the minimum value of the input voltage rating in the first detection section and the second detection section,
Vh is the minimum value of the threshold voltage detected as a high logic level by the first detection unit and the second detection unit,
Vl is the maximum value of the threshold voltage detected as a low logic level by the first detection section and the second detection section.
Motor control device.
前記第１レベルが高論理レベル、かつ、前記第２レベルが高論理レベルであると、正常であると判定する
請求項１又は２に記載のモータ制御装置。 The determination unit includes:
If the first level is a high logic level and the second level is a high logic level, it is determined to be normal.
The motor control device according to claim 1 or 2 .
前記第１レベルが低論理レベル、かつ、前記第２レベルが低論理レベルであると、地絡による故障であると判定する
請求項１乃至３のいずれか１項に記載のモータ制御装置。 The determination unit includes:
If the first level is a low logic level and the second level is a low logic level, it is determined that the failure is due to a ground fault.
The motor control device according to any one of claims 1 to 3 .
前記第１レベルが高論理レベル、かつ、前記第２レベルが低論理レベルであると、前記モータにおける断線の故障であると判定する
請求項１乃至４のいずれか１項に記載のモータ制御装置。 The determination unit includes:
If the first level is a high logic level and the second level is a low logic level, it is determined that there is a disconnection failure in the motor.
The motor control device according to any one of claims 1 to 4 .
画像形成装置。 An image forming apparatus comprising the motor control device according to any one of claims 1 to 5 .
前記電源に接続される第１トランジスタ、前記電源に接続される第２トランジスタ、前記第１トランジスタ、及び、グラウンドに接続される第３トランジスタ、並びに、前記第２トランジスタ、及び、グラウンドに接続される第４トランジスタによって形成されるブリッジと、
前記電源と前記第１トランジスタの間となる第１地点に接続される第１抵抗器と、
前記第１抵抗器、及び、前記第１トランジスタと前記第３トランジスタの間となる第２地点のいずれにも接続される第２抵抗器と、
前記第２抵抗器、及び、グラウンドに接続される第３抵抗器と、
前記第２トランジスタと前記第４トランジスタの間となる第３地点に接続される第４抵抗器と、
前記第４抵抗器、及び、グラウンドに接続される第５抵抗器と、
前記第３地点、及び、前記第４抵抗器に前記モータの一端を、前記第２地点、及び、前記第１抵抗器に前記モータの他端を接続させて、前記電力を供給するハーネスとを備えるモータ制御装置が行うモータ制御方法であって、
モータ制御装置が、前記第２抵抗器と前記第３抵抗器の間における第１レベルが高論理レベルか低論理レベルかを検出する第１検出手順と、
モータ制御装置が、前記第４抵抗器と前記第５抵抗器の間における第２レベルが高論理レベルか低論理レベルかを検出する第２検出手順と、
モータ制御装置が、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び、前記第４トランジスタがいずれもＯＦＦの場合に、前記第１レベルの論理値及び前記第２レベルの論理値に基づいて、前記モータ及び前記ハーネスの故障を判定する判定手順とを含み、
前記第１抵抗器の第１抵抗値、前記第２抵抗器の第２抵抗値、前記第３抵抗器の第３抵抗値、前記第４抵抗器の第４抵抗値、及び、前記第５抵抗器の第５抵抗値は、下記（１）式乃至（３）式を満たし、
Ｖｍａｘ＞Ｖｍ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｈ （１）
Ｖｍａｘ＞Ｖｍ×Ｒ５／（Ｒ１＋Ｒ４＋Ｒ５＋Ｒｍ）＞Ｖｈ （２）
Ｖｍｉｎ＜Ｖｍ／［Ｒ１／｛１／Ｒ１＋１／（Ｒ２＋Ｒ３）＋１／Ｒｍ｝］×Ｒ３／（Ｒ２＋Ｒ３）＜Ｖｌ （３）
Ｒ１は、前記第１抵抗値であり、
Ｒ２は、前記第２抵抗値であり、
Ｒ３は、前記第３抵抗値であり、
Ｒ４は、前記第４抵抗値であり、
Ｒ５は、前記第５抵抗値であり、
Ｖｍは、前記電源の電圧値であり、
Ｒｍは、前記モータの抵抗値であり、
Ｖｍａｘは、前記第１検出手順及び前記第２検出手順における入力電圧定格の最大値であり、
Ｖｍｉｎは、前記第１検出手順及び前記第２検出手順における入力電圧定格の最小値であり、
Ｖｈは、前記第１検出手順及び前記第２検出手順により、高論理レベルと検出される閾値電圧の最小値であり、
Ｖｌは、前記第１検出手順及び前記第２検出手順により、低論理レベルと検出される閾値電圧の最大値である
モータ制御方法。 Connects to a motor driven by power supplied from a power supply,
A first transistor connected to the power source, a second transistor connected to the power source, a third transistor connected to the first transistor and ground, and a second transistor connected to ground. a bridge formed by a fourth transistor;
a first resistor connected to a first point between the power source and the first transistor;
a second resistor connected to either the first resistor and a second point between the first transistor and the third transistor;
the second resistor and a third resistor connected to ground;
a fourth resistor connected to a third point between the second transistor and the fourth transistor;
the fourth resistor and a fifth resistor connected to ground;
a harness for supplying the electric power by connecting one end of the motor to the third point and the fourth resistor, and connecting the other end of the motor to the second point and the first resistor; A motor control method performed by a motor control device comprising:
a first detection procedure in which the motor control device detects whether the first level between the second resistor and the third resistor is a high logic level or a low logic level ;
a second detection procedure in which the motor control device detects whether the second level between the fourth resistor and the fifth resistor is a high logic level or a low logic level ;
When the first transistor, the second transistor, the third transistor, and the fourth transistor are all OFF, the motor control device sets the logic value to the first level logic value and the second level logic value. a determination procedure for determining a failure of the motor and the harness based on the
a first resistance value of the first resistor, a second resistance value of the second resistor, a third resistance value of the third resistor, a fourth resistance value of the fourth resistor, and a fifth resistance The fifth resistance value of the device satisfies the following formulas (1) to (3),
Vmax>Vm×R3/(R1+R2+R3)>Vh (1)
Vmax>Vm×R5/(R1+R4+R5+Rm)>Vh (2)
Vmin<Vm/[R1/{1/R1+1/(R2+R3)+1/Rm}]×R3/(R2+R3)<Vl (3)
R1 is the first resistance value,
R2 is the second resistance value,
R3 is the third resistance value,
R4 is the fourth resistance value,
R5 is the fifth resistance value,
Vm is the voltage value of the power supply,
Rm is the resistance value of the motor,
Vmax is the maximum value of the input voltage rating in the first detection procedure and the second detection procedure,
Vmin is the minimum value of the input voltage rating in the first detection procedure and the second detection procedure,
Vh is the minimum value of the threshold voltage detected as a high logic level by the first detection procedure and the second detection procedure,
Vl is the maximum value of the threshold voltage detected as a low logic level by the first detection procedure and the second detection procedure.
Motor control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019161552A JP7375389B2 (en) | 2019-09-04 | 2019-09-04 | Motor control device, image forming device, and motor control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019161552A JP7375389B2 (en) | 2019-09-04 | 2019-09-04 | Motor control device, image forming device, and motor control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021040454A JP2021040454A (en) | 2021-03-11 |
| JP7375389B2 true JP7375389B2 (en) | 2023-11-08 |
Family
ID=74847463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019161552A Active JP7375389B2 (en) | 2019-09-04 | 2019-09-04 | Motor control device, image forming device, and motor control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7375389B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204593A (en) | 2000-10-30 | 2002-07-19 | Omron Corp | Motor control device and electric power steering device |
| JP2006050707A (en) | 2004-08-02 | 2006-02-16 | Hitachi Ltd | Motor drive unit |
-
2019
- 2019-09-04 JP JP2019161552A patent/JP7375389B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204593A (en) | 2000-10-30 | 2002-07-19 | Omron Corp | Motor control device and electric power steering device |
| JP2006050707A (en) | 2004-08-02 | 2006-02-16 | Hitachi Ltd | Motor drive unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021040454A (en) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106058811A (en) | Motor control apparatus | |
| JP7375389B2 (en) | Motor control device, image forming device, and motor control method | |
| JP2007010563A (en) | Abnormality detection device of inductive load | |
| JP5212887B2 (en) | Current detector | |
| JP2012235683A (en) | Load control and protection system, and operation and usage of the same | |
| JP2004213454A (en) | Failure diagnostic method and device of load | |
| JP2009229291A (en) | Sr motor drive | |
| JPH0573157A (en) | Fault discriminating device for circuit energizing power element | |
| JPH04114221A (en) | Abnormality detecting method for key switch input part in computer | |
| JP2006076333A (en) | Electric power steering control device | |
| JP2009187410A (en) | Machine tool | |
| JP5825957B2 (en) | Switching circuit | |
| JP7504737B2 (en) | Semiconductor circuit and method for determining failure of semiconductor circuit | |
| JP2010107341A (en) | Power supply circuit | |
| JP2007083887A (en) | Motor driving circuit | |
| WO2022185605A1 (en) | Abnormality detection system, determination device, abnormality detection method, determination method, and program | |
| JP2017093196A (en) | Inverter controller and short-circuit inspection method for motor | |
| JP4415384B2 (en) | DIGITAL OUTPUT DEVICE AND DIAGNOSIS METHOD USING DIGITAL OUTPUT DEVICE | |
| JP2022022686A (en) | Failure diagnosis device | |
| US11374399B2 (en) | Electronic device | |
| JP7351214B2 (en) | Motor control device, electronic equipment, and failure detection method | |
| JP7517171B2 (en) | ABNORMALITY DETECTION DEVICE, LOAD DRIVE DEVICE, ABNORMALITY DETECTION METHOD, AND PROGRAM | |
| JP2019189144A (en) | Electronic control device | |
| JP4049050B2 (en) | Drive device | |
| JP6583321B2 (en) | Power supply control circuit and power supply control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231009 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7375389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |