JP7373346B2 - 垂直検知器画素センサのためのサブサンプルされた色チャンネル読み出し配線 - Google Patents

垂直検知器画素センサのためのサブサンプルされた色チャンネル読み出し配線 Download PDF

Info

Publication number
JP7373346B2
JP7373346B2 JP2019180013A JP2019180013A JP7373346B2 JP 7373346 B2 JP7373346 B2 JP 7373346B2 JP 2019180013 A JP2019180013 A JP 2019180013A JP 2019180013 A JP2019180013 A JP 2019180013A JP 7373346 B2 JP7373346 B2 JP 7373346B2
Authority
JP
Japan
Prior art keywords
color
array
coupled
row
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019180013A
Other languages
English (en)
Other versions
JP2020078056A5 (ja
JP2020078056A (ja
Inventor
ラマスワミ、シュリ
達也 乾
滋巳 山崎
ユウ、ジョナサン
ケラー、グレン
Original Assignee
フォベオン・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォベオン・インコーポレーテッド filed Critical フォベオン・インコーポレーテッド
Publication of JP2020078056A publication Critical patent/JP2020078056A/ja
Publication of JP2020078056A5 publication Critical patent/JP2020078056A5/ja
Application granted granted Critical
Publication of JP7373346B2 publication Critical patent/JP7373346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、画素センサに関する。より詳細には、本発明は、色画素センサ、特にカリフォルニア州サンノゼに所在のＦｏｖｅｏｎ，Ｉｎｃ．により設計及び製造される撮像アレイ内の画素センサ等の垂直３色画素センサと、そのような撮像アレイの行／列読み出し配線に関する。
Ｆｏｖｅｏｎ Ｘ３（登録商標）センサ等の垂直色画素センサは、非常に高い情報コンテンツを有する画像を生成する。この特性は、高品質静止画像の生成には良いが、画像毎に大量のデータを生成する。大量のデータを撮像アレイから転送する必要性は、フレームレートに制約を課し、これは、特にビデオの記録に制限を課す。
多くの従来技術による撮像システムは、ベイヤーパターンイメージャー等のモザイクイメージャーを利用する。ベイヤーパターンイメージャーにおける１つの「画素」は、実際には４個の画素センサであり、２つは、緑センサであり、１つは、赤センサであり、１つは、青センサである。ベイヤーパターンイメージャーの２つの色画素を、典型的なベイヤーパターン色画素センサレイアウトの上面図である図１に示す。第１の色画素は、赤センサ１０、緑センサ１２及び１４並びに青センサ１６を備える。第２の色画素は、赤センサ１８、緑センサ２０及び２２並びに青センサ２４を備える。各色画素は、行ｉ及び行（ｉ＋１）として図１に示される２つの隣接する行を占有する。行毎の読み出し時間がｔである場合、１画素内の３色の読み出し時間は、２行の読み出しを必要とし、２ｔに等しい。
半導体基板内の異なる深さに配置された３つの水平に位置合わせされた垂直色画素センサを備える、Ｆｏｖｅｏｎ Ｘ３（登録商標）色画素センサ等の色ＣＭＯＳ画像センサ３０の簡易化した断面を図２Ａに示す。青センサ３２は、半導体基板又はウェルの表面又は表面付近に配置される。青センサ３２へのコンタクトは、コンタクト領域３４を介して行われる。緑センサ３６は、青センサ３２の下に、青センサ３２と水平に位置合わせされて半導体基板又はウェル内に配置される。緑センサ３６へのコンタクトは、コンタクトプラグ４０の上に形成されるコンタクト領域３８を介して行われる。赤センサ４２は、青センサ３２及び緑センサ３６の下に、青センサ３２及び緑センサ３６と水平に位置合わせされて半導体基板又はウェル内に配置される。赤センサ４２へのコンタクトは、コンタクトプラグ４６の上に形成されるコンタクト領域４４を介して行われる。青、緑及び赤画素センサは、当技術分野で既知のようにフォトダイオードとして形成される。
ここで、図２Ｂを参照すると、図２Ａに示されるもの等の画素センサのアレイの一部の簡易化された概略図は、アレイを動作させるための従来技術による例示的な行列配線方式を示す。アレイは、２行、すなわち行ｉ及び行（ｉ＋１）並びに４列の画素センサＣ０、Ｃ１、Ｃ２及びＣ３を備える。行ｉ、列Ｃ０における画素センサは、破線５０で識別される。
個々の色画素センサは、図２Ｂでは矩形として示される。画素（破線５０内に示される）は、赤センサ５２、緑センサ５４及び青センサ５６を備える。赤センサ５２は、転送トランジスタ６０を介して列ラインＣ０（参照番号５８）に結合され、転送トランジスタ６０のゲートは、参照番号６２において転送ゲートラインＴＧｉｒにより駆動される。緑センサ５４は、転送トランジスタ６４を介して列ラインＣ０ ５８に結合され、転送トランジスタ６４のゲートは、参照番号６６において転送ゲートラインＴＧｉｇにより駆動される。青センサ５６は、転送トランジスタ６８を介して列ラインＣ０ ５８に結合され、転送トランジスタ６８のゲートは、参照番号７０において転送ゲートラインＴＧｉｂにより駆動される。他の画素（図２Ｂにおいて参照番号が示されていない）は、通常、画素５０と同一であることを当業者は理解するであろう。
図２Ｂに示されるアレイの読み出しプロセスは、転送ゲートライン６２（赤）、６６（緑）及び７０（青）の１つをアクティブ化することにより、赤センサ５２、緑センサ５４及び青センサ５６の出力を一度に１つずつ列ラインＣ０ ５８に配置する。行ｉの他の列（Ｃ１、Ｃ２及びＣ３）内の個々の色画素センサから蓄積された電荷も、詳細に上述したようにセンサ５２、５４及び５６と同時に読み出され、次に、ここでは行ｉについて詳述したのと同じ動作を使用して、アレイの他の行内の画素センサを読み出し得ることを当業者は容易に理解するであろう。画素リセット及び暗レベル読み出し動作等の他のステップもアレイの動作に関わるが、本開示を過度に複雑にし、したがって本発明を曖昧にするのを避けるため、これらのステップについて本明細書で詳述しないことも当業者は容易に理解するであろう。
図２Ｂに示される構造は、行毎に３つの転送ゲートライン（６２、６６及び７０）及び列毎に１つの列ライン（例えば、Ｃ０ ５８）を利用する。図１のベイヤーパターンセンサ例の行読み出し時間ｔを使用すると、図２Ｂのアレイの１行を読み出す時間は、３ｔである。これらの３つのパスは、各行の３色の全てを捕捉するのに必要である。図２Ｂの構造の一利点は、色エイリアシングを有さないことである。
本発明の様々な態様によれば、本発明により画素読み出しを配線することにより、２つの読み出しモードを利用することができる。疎なサンプリングパターンは、高品質静止画像のデータ密度に影響せずにビデオに使用することができる。疎なサンプリングは、各パスで読み出される色チャンネル数を２倍にするため、フレームレートは、２倍になる。Ｆｏｖｅｏｎ Ｘ３（登録商標）等の垂直色画像センサにより提供される最高データ密度を利用するために、完全サンプリングパターンを利用することもできる。
本発明の一態様によれば、垂直検知器色画素センサの行列を含むアレイであって、各垂直検知器色画素センサはアレイの行列に配置され幾つかの色の個々の色検知器を有する、アレイにおける、読み出し配線構造は、アレイの各行の複数の行選択ラインであって、行選択ラインの数は、アレイ内の垂直検知器色画素センサの色の数に等しい、複数の行選択ラインを備える。個々の列ラインは、アレイの各列に提供される。転送トランジスタは、アレイ内の各垂直検知器色画素センサ内の個々の各色検知器に提供される。各転送トランジスタは、アレイの列に配置された色検知器と、色検知器が配置されるアレイの列に関連付けられた列ラインとの間に結合される。各転送トランジスタは、垂直検知器色画素センサが配置されるアレイの行内の複数の行選択ラインの１つに結合されたゲートを有する。アレイの隣接する列内の各色検知器のアレイの各行内の少なくとも幾つかの転送トランジスタのゲートは、アレイのその行の行選択ラインの異なるものに結合される。
本発明の別の態様によれば、アレイ内の各行について、行選択ラインへの転送トランジスタのゲートの結合は、各色のアレイの第１の連続する列内の転送トランジスタのゲートが第１の命令で行選択ラインに結合され、各色のアレイの第２の連続する列内の転送トランジスタのゲートが、第１の命令と異なる第２の命令で行選択ラインに結合され、各色のアレイの第３の連続する列内の転送トランジスタのゲートが、第１の命令及び第２の命令と異なる第３の命令で行選択ラインに結合される３つの連続する列の群で繰り返される。
本発明の別の態様によれば、第１の連続する列において、第１の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第２の連続する列において、第１の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第３の連続する列において、第１の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合される。
本発明の別の態様によれば、アレイ内の各行について、行選択ラインへの転送トランジスタのゲートの結合は、各色のアレイの第１の連続する列内の転送トランジスタのゲートが第１の命令で行選択ラインに結合され、各色のアレイの第２の連続する列内の転送トランジスタのゲートが第１の命令と異なる第２の命令で行選択ラインに結合され、各色のアレイの第３の連続する列内の転送トランジスタのゲートが第１の命令及び第２の命令と異なる第３の命令で行選択ラインに結合され、各色のアレイの第４の連続する列内の転送トランジスタのゲートが第１の命令で行選択ラインに結合される４つの連続する列の群で繰り返される。
本発明の別の態様によれば、第１の連続する列において、第１の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第２の連続する列において、第１の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第３の連続する列において、第１の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第４の連続する列において、第１の色検知器の転送トランジスタのゲートは、第１の行選択ラインに結合され、第２の色検知器の転送トランジスタのゲートは、第２の行選択ラインに結合され、第３の色検知器の転送トランジスタのゲートは、第３の行選択ラインに結合される。
本発明の別の態様によれば、アレイ内の各ｉ番目の列について、各色のアレイの各ｉ番目の列内の転送トランジスタは、第１の命令で行選択ラインに結合され、各色のアレイの各（ｉ＋１）番目の列内の転送トランジスタは第１の命令と異なる第２の命令で行選択ラインに結合され、アレイ内の各（ｉ＋１）番目の行について、各色のアレイの各ｉ番目の列内の転送トランジスタは第１の命令で行選択ラインに結合され、各色のアレイの各（ｉ＋１）番目の列内の転送トランジスタは第１の命令及び第２の命令と異なる第３の命令で行選択ラインに結合される。
本発明の別の態様によれば、第１の色及び第２の色のアレイのｉ番目の行内の転送トランジスタのゲートは、アレイの隣接する列内の第１の行選択ラインと第２の行選択ラインとの間で交互になり、第３の色のアレイのｉ番目の行内の転送トランジスタのゲートは、アレイ内の全ての列について第３の行選択ラインに結合され、第１の色のアレイの（ｉ＋１）番目の行内の転送トランジスタのゲートはアレイ内の全ての列について第１の行選択ラインに結合され、第２の色及び第３の色のアレイの（ｉ＋１）番目の行内の転送トランジスタのゲートはアレイの隣接する列内の第２の行選択ラインと第３の行選択ラインとの間で交互になる。
本発明の別の態様によれば、アレイは、垂直検知器色画素センサの行列を備え、各垂直検知器色画素センサは、アレイの行列に配置され、幾つかの色の個々の色検知器を有する。読み出し配線構造は、アレイの各行の複数の行選択ラインであって、行選択ラインの数は、アレイ内の垂直検知器色画素センサの色の数に等しい、複数の行選択ラインを備える。個々の列ラインは、アレイの各列に提供される。転送トランジスタは、アレイ内の各垂直検知器色画素センサ内の個々の各色検知器に提供され、各転送トランジスタは、アレイの列内の色検知器と、アレイの列ラインとの間に結合され、垂直検知器色画素センサが配置されるアレイの行内の複数の行選択ラインの１つに結合されたゲートを有する。アレイの列内の垂直検知器色画素センサ内の各色検知器の転送トランジスタは、垂直検知器色画素センサが配置される列ラインの直前の列ライン、垂直検知器色画素センサが配置される列ライン、及び液垂直検知器色画素センサが配置される列ラインの直後の列ラインの異なる１つに結合される。
本発明の別の態様によれば、アレイの列内の垂直検知器色画素センサにおける第１の色検知器の転送トランジスタは、垂直検知器色画素センサが配置される列ラインの直前の列ラインに結合され、アレイの列内の垂直検知器色画素センサにおける第２の色検知器の転送トランジスタは、垂直検知器色画素センサが配置される列ラインに結合され、アレイの列内の垂直検知器色画素センサにおける第３の色検知器の転送トランジスタは、垂直検知器色画素センサが配置される列ラインの直後の列ラインに結合される。
本発明の別の態様によれば、垂直検知器色画素センサの行列を備えるアレイをビデオモードで動作させる方法であって、各垂直検知器色画素センサは、個々の赤色検知器、緑色検知器及び青色検知器を有し、アレイの列内の垂直検知器色画素センサにおける各赤色検知器は、赤転送トランジスタを通して列出力ラインに結合され、アレイの列内の垂直検知器色画素センサにおける各緑色検知器は、緑転送トランジスタを通して列出力ラインに結合され、アレイの列内の垂直検知器色画素センサにおける各青色検知器は、青転送トランジスタを通して列出力ラインに結合され、アレイの行内の各赤転送トランジスタのゲートは、赤転送行ラインに結合され、アレイの行内の各緑転送トランジスタのゲートは、緑転送行ラインに結合され、アレイの行内の各青転送トランジスタのゲートは、青転送行ラインに結合される、方法が開示される。本方法は、アレイのｉ番目の行毎に赤転送トランジスタ及び緑転送トランジスタを順次作動させるステップと、アレイの（ｉ＋８）番目の行毎に緑転送トランジスタ及び青転送トランジスタを順次作動させるステップとを含む。
本発明について、実施形態及び図面を参照して以下により詳細に説明する。
ベイヤーパターンセンサ等の典型的なモザイク色画素センサを示す上面図である。 半導体基板内の異なる深さに配置された、３つの水平に位置合わせされた色画素センサを備える色ＣＭＯＳ画像センサの簡易化された断面図である。 アレイを動作させる例示的な従来技術による行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分の簡易化された概略図である。 本発明の態様による、アレイを動作させる例示的な行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分を示す簡易化された概略図である。 図３に示されるアレイの列ライン上の出力を示す表である。 本発明の態様による、アレイを動作させる例示的な行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分を示す簡易化された概略図である。 図５に示されるアレイの列ライン上の出力を示す表である。 本発明の別の態様による、アレイを動作させる例示的な行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分を示す簡易化された概略図である。 図７に示されるアレイの列ライン上の出力を示す表である。 本発明の別の態様による、アレイを動作させる例示的な行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分を示す簡易化された概略図である。 図９に示されるアレイの列ライン上の出力を示す表である。 本発明の別の態様による、アレイを動作させる例示的な行列配線構造を有する、図２Ａに示されるもの等の画素センサのアレイの部分を示す簡易化された概略図である。 図１１に示されるアレイの列ライン上の出力を示す表である。 多色垂直画素センサを展開することができる典型的な環境を示す概略図である。 埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置を示すような画素センサのアレイの行における図２Ａの画素センサのような垂直画素センサの対の従来技術によるレイアウトの簡易化された部分の上面図である。 本発明の態様による、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置を示すような画素センサのアレイの行における図２Ａの画素センサのような垂直画素センサの対のレイアウトの簡易化された部分の上面図である。 本発明の態様による、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置を示すような画素センサのアレイの行における図２Ａの画素センサのような垂直画素センサの対のレイアウトの簡易化された部分の上面図である。 本発明の態様による、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置及び青センサのコンタクトの位置を示すような画素センサのアレイの行における図２Ａの画素センサのような垂直画素センサの対のレイアウトの簡易化された部分の上面図である。 本発明の態様による、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置及び青センサのコンタクトの位置を示すような画素センサのアレイの行における図２Ａの画素センサのような垂直画素センサの対のレイアウトの簡易化された部分の上面図である。
本発明の以下の説明が単なる例示であり、決して限定するものではないことを当業者は認識するであろう。そのような当業者は、本発明の他の実施形態に容易に想到するであろう。
ここで、図３を参照して、本発明の一態様による、画素センサアレイ８０内の３色垂直画素センサの隣接する行８２及び８４の対の配線構造を示す。各３色画素センサは、赤色、緑色、青色を検知するための赤画素センサ、緑画素センサ及び青画素センサを備える。各画素センサは、その画素及び色を示す参照番号で識別される。したがって、例えば、３色画素センサ８６内の赤画素センサは、参照番号８６ｒで識別され、３色画素センサ８６内の緑画素センサは、参照番号８６ｇで識別され、３色画素センサ８６内の青画素センサは、参照番号８６ｂで識別される。他の画素センサの付番もこの規則に従う。
第１の行ｉ（８２）は、５列の３色画素センサを備え、３色画素センサ８６ｒ、８６ｇ及び８６ｂは、第１の３色画素センサを形成し、３色画素センサ８８ｒ、８８ｇ及び８８ｂは、第２の３色画素センサを形成し、３色画素センサ９０ｒ、９０ｇ及び９０ｂは、第３の３色画素センサを形成し、３色画素センサ９２ｒ、９２ｇ及び９２ｂは、第４の３色画素センサを形成し、３色画素センサ９４ｒ、９４ｇ及び９４ｂは、第５の３色画素センサを形成する。同様に、第２の行ｉ＋１（８４）も５つの３色画素センサを備え、３色画素センサ９６ｒ、９６ｇ及び９６ｂは、第１の３色画素センサを形成し、３色画素センサ９８ｒ、９８ｇ及び９８ｂは、第２の３色画素センサを形成し、３色画素センサ１００ｒ、１００ｇ及び１００ｂは、第３の３色画素センサを形成し、３色画素センサ１０２ｒ、１０２ｇ及び１０２ｂは、第４の３色画素センサを形成し、３色画素センサ１０４ｒ、１０４ｇ及び１０４ｂは、第５の３色画素センサを形成する。
アレイの各行は、３つの転送ゲートラインを有する。行８２の３つの転送ゲートラインは、それぞれ参照番号１０６（ＴＧ０）、１０８（ＴＧ１）及び１１０（ＴＧ２）で識別される。行８４の３つの転送ゲートラインは、それぞれ参照番号１１２（ＴＧ０）、１１４（ＴＧ１）及び１１６（ＴＧ２）で識別される。
アレイの各列は、列出力ラインを有する。列Ｃ０の列出力ラインは、参照番号１１８で識別される。列Ｃ１の列出力ラインは、参照番号１２０で識別される。列Ｃ２の列出力ラインは、参照番号１２２で識別される。列Ｃ３の列出力ラインは、参照番号１２４で識別される。列Ｃ４の列出力ラインは、参照番号１２６で識別される。
個々の各色画素センサは、転送トランジスタを通して関連付けられた列の列出力ラインに接続される。各転送トランジスタは、添え字「ｔ」、及び赤は、「ｒ」、緑は、「ｇ」又は青は、「ｂ」の色識別子が続く、その画素を識別する参照番号で識別される。一例として、画素センサ８６内の赤画素センサの転送トランジスタは、８６ｔｒとして識別される。転送トランジスタは、本明細書に開示される構造により、アクティブ化のために転送ゲートライン１０６、１０８、１１０、１１２、１１４及び１１６の１つに接続されたゲートを有する。
図３に示される本発明の態様によれば、第１の行８２内の第１の色及び第２の色の画素センサは、それぞれの転送トランジスタを通してその行の第１及び第２の転送ゲートライン１０６及び１０８に交互に接続される。例えば、奇数列（Ｃ０、Ｃ２及びＣ４、それぞれ参照番号１１８、１２２及び１２６）内の赤画素センサ８６ｒ、９０ｒ及び９４ｒは、それぞれの転送トランジスタ８６ｔｒ、９０ｔｒ及び９４ｔｒを通して転送ゲートＴＧ０ １０６に接続され、偶数列（Ｃ１及びＣ３、それぞれ参照番号１２０及び１２４）内の第１の行８２における緑画素センサ８８ｇ及び９２ｇは、それぞれの転送トランジスタ８８ｔｇ及び９２ｔｇ（画素センサ８８ｇ及び９２ｇの転送トランジスタ８８ｔｇ及び９２ｔｇとして示される）を通して転送ゲートＴＧ０ １０６に接続される。偶数列（Ｃ1及びＣ３）内の赤画素センサ８８ｒ及び９２ｒは、それぞれの転送トランジスタ８８ｔｒ及び９２ｔｒを通して転送ゲートＴＧ１ １０８に接続され、第１の行８２内の奇数列（Ｃ０、Ｃ２及びＣ４）内の緑画素センサ８６ｇ、９０ｇ及び９４ｇは、それぞれの転送トランジスタ８６ｔｇ、９０ｔｇ及び９４ｔｇを通して転送ゲートＴＧ０ １０６に接続される。
隣接する行の対の第２の行８４では、第１の色の全ての画素センサ９６ｒ、９８ｒ、１００ｒ及び１０２ｒ（赤）は、その行の第１の転送ゲートラインＴＧ０ １１２に接続される。第２の色（緑）及び第３の色（青）の画素センサは、その行の転送ゲートライン１１４及び１１６の第２及び第３の転送ゲートラインに交互に接続される。例えば、奇数列（Ｃ０、Ｃ２及びＣ４、それぞれ参照番号１１８、１２２及び１２４）内の第２の色の全ての画素センサ９６ｇ、１００ｇ及び１０４ｇ（緑）並びに偶数列（Ｃ１及びＣ３、それぞれ参照番号１２０及び１２４）内の第３の色の全ての画素センサ９８ｂ及び１０２ｂ（青）は、その行の転送ゲートラインの第２の転送ゲートラインＴＧ１ １１４に接続され、奇数列（Ｃ０、Ｃ２及びＣ４、それぞれ参照番号１１８、１２２及び１２６）内の第３の色の全ての画素センサ９６ｂ、１００ｂ及び１０４ｂ（青）並びに偶数列（Ｃ１及びＣ３、それぞれ参照番号１２０及び１２４）内の第２の色の全ての画素センサ９８ｇ及び１０２ｇ（緑）は、その行の転送ゲートラインの第３の転送ゲートラインＴＧ２ １１６に接続される。
行８２及び８４は、それぞれ例示を目的として５つの垂直３色画素センサを有するものとして示されるが、本発明により製造される実際の画像センサが任意の数の行列の画素センサを有し得ることを当業者は理解するであろう。色画素センサから転送ゲートラインへの接続のパターンが２列群で繰り返されることを当業者は理解するであろう。したがって、図３では、第３の列Ｃ２、参照番号１２２における色画素センサ９０ｒ、９０ｇ、９０ｂから転送ゲートライン１０６、１０８及び１１０への第１の行ｉ（８２）上の接続並びに最後の列Ｃ４、参照番号１２６における色画素センサ９４ｒ、９４ｇ、９４ｂから転送ゲートライン１０６、１０８及び１１０への接続は、第１の列Ｃ０、参照番号１１８における色画素センサ８６ｒ、８６ｇ及び８６ｂから転送ゲートライン１０６、１０８及び１１０への接続と同じであることを見て取ることができる。同じことは、第１の行ｉ（８２）の第２及び第４の列のそれぞれにおける色画素センサ８８ｒ、８８ｇ及び８８ｂ及び色画素センサ９２ｒ、９２ｇ及び９２ｂと転送ゲートライン１０６、１０８及び１１０との間の接続にも当てはまる。
同様に、図３では、第３の列Ｃ２、参照番号１２２における色画素センサ１００ｒ、１００ｇ、１００ｂから転送ゲートライン１１２、１１４及び１１６への第２の行ｉ＋１（８４）上の接続並びに第５の列Ｃ４、参照番号１２６における色画素センサ１０４ｒ、１０４ｇ、１０４ｂから転送ゲートライン１０６、１０８及び１１０への接続は、第１の列Ｃ０、参照番号１１８における色画素センサ９６ｒ、９６ｇ及び９６ｂから転送ゲートライン１０６、１０８及び１１０への接続と同じであることを見て取ることができる。
図３及び上記説明から分かるように、第１の行ｉ ８２及び第２の行ｉ＋１ ８４の両方における行／列接続のパターンは、隣接する２列群で繰り返される。
図４の表に示されるように、第１の色が赤であり、第２の色が緑であり、第３の色が青である図３に示される特定の実施形態の場合、色は、以下の順に列にわたり（８列に拡張される）読み出される。
Figure 0007373346000001
行毎の読み出し時間がｔである場合、静止ショットの場合での２行８２及び８４内の各画素の３色全ての合計読み出し時間は、６ｔである。これは、従来技術による実施により行転送ゲートラインを配線することにより得られるのと全く同じ性能である。
モザイクフォーマットでビデオ読み出しを実行するため、行ｉ ８２の第１の転送ゲート１０６及び行（ｉ＋１）の第２の転送ゲート１１４は、アクティブ化され、列にわたる色の読み出しは、以下の通りであり、全行にわたり続けられる。
Figure 0007373346000002
上記表から見て取ることができるように、このパターンは、８行毎に繰り返され、この例では、転送ゲートＴＧ０について行（ｉ＋１）～（ｉ＋７）をスキップし、転送ゲートＴＧ１について行（ｉ＋２）～（ｉ＋８）をスキップする。読み出す次の行は、（ｉ＋８）及び（ｉ＋９）である。同じように読み出す次の行は、行（ｉ＋１０）～（ｉ＋１５）をスキップして行（ｉ＋１６）及び（ｉ＋１７）である。
この色の読み出しが図１のベイヤーパターンモザイクセンサの色の読み出しと同じであることを当業者は認識するであろう。行毎の読み出し時間がｔである場合、４行の全体読み出し時間は、４ｔであり、通常の配線を用いたモザイクビデオ読み出しよりも２倍高速である。
画素内の３色全てに共通する１つの列読み出し線を有するＦｏｖｅｏｎ Ｘ３（登録商標）等の垂直色センサは、色情報は各画素場所でサンプリングされ、パス毎に１つのみの色チャンネルを読み出す能力を有する。モザイクフィルタセンサ（ベイヤーパターンセンサ等）は、パス毎に２色を読み出すが、各場所で同じ色をサンプリングすることができない。図３に示される読み出し配線及び動作モードを参照して説明される本発明の態様は、これらの２つの動作モードを組み合わせ、ビデオ等の用途で速度が求められる場合、モザイクフィルタとして動作する能力を有し、画質がより重要な場合、画素場所毎に全色を読み出すことにより最高解像度を提供する能力を保持する。動作のこの多様性は、消費電力にペナルティを課すことなく達成される。
標準Ｘ３でもなければモザイクでもない、図３に示されるアレイの交互ビデオ読み出しは、以下の表に示されるように実行し得る。
Figure 0007373346000003
この読み出しは、２ｔ*８／５（３．２ｔ）かかり、したがってエイリアシングが多いという犠牲の下で４ｔでのモザイク読み出しよりも高速である。
ここで、図５を参照して、本発明の別の態様による、画素センサアレイ１３０における３色垂直画素センサの行ｉ ８２の配線構造を示す。図３に示される実施形態と同様に、図５に示される実施形態における各３色画素センサは、撮像アレイにおける同じ場所での個々の赤色、緑色及び青色の検知のための赤画素センサ、緑画素センサ及び青画素センサを備える。図５に示される撮像アレイの要素は、図３の撮像アレイに示される要素に対応する場合、図３で使用されるのと同じ参照番号を使用して識別される。
図５の調査から分かり得るように、行ｉ（８２）は、６列の３色画素センサを備え、３色画素センサ８６ｒ、８６ｇ及び８６ｂは、第１の３色画素センサを形成し、３色画素センサ８８ｒ、８８ｇ及び８８ｂは、第２の３色画素センサを形成し、３色画素センサ９０ｒ、９０ｇ及び９０ｂは、第３の３色画素センサを形成し、３色画素センサ９２ｒ、９２ｇ及び９２ｂは、第４の３色画素センサを形成し、３色画素センサ９４ｒ、９４ｇ及び９４ｂは、第５の３色画素センサを形成し、３色画素センサ９６ｒ、９６ｇ及び９６ｂは、第６の３色画素センサを形成する。
行８２は、３つの転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２を有する。行８２の３つの転送ゲートラインは、それぞれ参照番号１０６、１０８及び１１０で識別される。
アレイの各列は、列出力ラインを有する。列Ｃ０の列出力ラインは、参照番号１１８で識別される。列Ｃ１の列出力ラインは、参照番号１２０で識別される。列Ｃ２の列出力ラインは、参照番号１２２で識別される。列Ｃ３の列出力ラインは、参照番号１２４で識別される。列Ｃ４の列出力ラインは、参照番号１２６で識別される。列Ｃ５の列出力ラインは、参照番号１２８で識別される。
個々の各色画素センサは、転送トランジスタを通して関連付けられた列の列出力ラインに接続される。図３に示される実施形態と同様に、図５に示される実施形態における各転送トランジスタは、添え字「ｔ」、及び赤は、「ｒ」、緑は、「ｇ」又は青は、「ｂ」の色識別子が続く、その画素を識別する参照番号で識別される。一例として、画素センサ８６内の赤画素センサの転送トランジスタは、８６ｔｒとして識別される。各転送トランジスタは、本明細書に開示される構造により、画素読み出しのために転送ゲートライン１０６、１０８及び１１０の１つに接続されたゲートを有する。
赤画素８６ｒは、図６の表において名称ｘｘｘで示されるように、いずれの列ラインにも結合されない。Ｃ０がアレイ内の最初の列ではない場合、赤画素８６ｒは、その転送トランジスタ（図示せず）により、先行する列ラインＣ（－１）に結合される。
緑画素８６ｇは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８６ｔｇにより列出力ラインＣ０ １１８に結合される。青画素８６ｂは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８６ｔｂにより列出力ラインＣ１ １２０に結合される。
赤画素８８ｒ（Ｒ１）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｒにより列出力ラインＣ０ １１８に結合される。緑画素８８ｇ（Ｇ１）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｇにより列出力ラインＣ１ １２０に結合される。青画素８８ｂ（Ｂ１）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｂにより列出力ラインＣ２ １２２に結合される。
赤画素９０ｒ（Ｒ２）は、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｒにより列出力ラインＣ１ １２０に結合される。緑画素９０ｇ（Ｇ２）は、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｇにより列出力ラインＣ２ １２２に結合される。青画素９０ｂ（Ｂ２）は、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｂにより列出力ラインＣ３ １２４に結合される。
赤画素９２ｒ（Ｒ３）は、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９２ｔｒにより列出力ラインＣ２ １２２に結合される。緑画素９２ｇ（Ｇ３）は、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９２ｔｇにより列出力ラインＣ３ １２４に結合される。青画素９２ｂ（Ｂ３）は、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９２ｔｂにより列出力ラインＣ４ １２６に結合される。
赤画素９４ｒ（Ｒ４）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９４ｔｒにより列出力ラインＣ３ １２４に結合される。緑画素９４ｇ（Ｇ４）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９４ｔｇにより列出力ラインＣ４ １２６に結合される。青画素９４ｂ（Ｂ４）は、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９４ｔｂにより列出力ラインＣ５ １２８に結合される。
赤画素９６ｒ（Ｒ５）は、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９６ｔｒにより列出力ラインＣ４ １２６に結合される。緑画素９６ｇ（Ｇ５）は、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９６ｔｇにより列出力ラインＣ５ １２８に結合される。青画素９６ｂ（Ｂ５）は、図６の表において名称ｘｘｘで示されるように、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９６ｔｂにより、Ｃ６（図示せず）である次の列出力ラインに結合される。
本発明のこの態様を示すために、１行及び６列（３の２つの繰り返しパターン）が図５に示されているが、本発明のこの態様により構成される撮像アレイが任意の数の行列を有し得ることを当業者は理解するであろう。
上記説明及び図５の調査並びに図６の表の調査から分かるように、静止ショットを捕捉するために、行ラインＴＧ１（１０８）は、アクティブ化され、Ｒ１（赤画素８８ｒ）、Ｇ１（緑画素８８ｇ）及びＢ１（青画素８８ｂ）を列ラインＣ０、Ｃ１及びＣ２上にそれぞれ駆動する。行ラインＴＧ２（１１０）は、アクティブ化され、Ｒ２（赤画素９０ｒ）、Ｇ２（緑画素９０ｇ）及びＢ２（青画素９０ｂ）を列ラインＣ１、Ｃ２及びＣ３上にそれぞれ駆動する。行ラインＴＧ０（１０６）は、アクティブ化され、Ｒ３（赤画素９２ｒ）、Ｇ３（緑画素９２ｇ）及びＢ３（青画素９２ｂ）を列ラインＣ２、Ｃ３及びＣ４上にそれぞれ駆動する。各画素の３色全ての読み出し時間は、１行で３ｔである。これは、図２Ｂに示される従来の配線での従来技術による実施による行転送ゲートラインの配線により得られるのと全く同じ性能である。なお、不完全な画素は、アレイのエッジにおける列にのみ配置される。
Ｆｏｖｅｏｎ Ｘ３フォーマットでビデオ読み出しを実行するために、行ｉの行ラインＴＧ１（１０８）は、アクティブ化されて、列１、４、７、．．．から緑色画素Ｇ１、Ｇ４及びＧ７を駆動し、また列０、３、６から赤色画素Ｒ１、Ｒ４及びＲ７を駆動し、列２、５、８から青色画素Ｂ１、Ｂ４及びＢ７を駆動する。これは、行（ｉ＋８）に対して繰り返され、続く８行毎に繰り返される。各行からの読み出しには時間１ｔがかかる。これは、色エイリアシングなしでＸ３読み出しを与えながら、図２Ｂに示される従来技術よりも３倍高速である。
緑画素が、常に、列に関連付けられた列ラインから読み出され、赤画素が、常に、前の列に関連付けられた列ラインから読み出され、青画素が、常に、次の列に関連付けられた列ラインから読み出されることに当業者は留意するであろう。そのような当業者は、この例示的な実施形態では、赤画素が左にシフトされ、青画素が右にシフトされ、色の任意の２つがそれぞれ左右にシフトされ得、第３の色がシフトされないままであることも理解するであろう。
ここで、図７を参照して、本発明の別の態様による、画素センサアレイ１４０における３色垂直画素センサの行ｉ ８２の配線構造を示す。図３に示される実施形態と同様に、図７に示される実施形態における各３色画素センサは、撮像アレイにおける同じ場所での個々の赤色、緑色及び青色の検知のための赤画素センサ、緑画素センサ及び青画素センサを備える。図７に示される撮像アレイの要素は、図３の撮像アレイに示される要素に対応する場合、図３で使用されるのと同じ参照番号を使用して識別される。
図７の調査から分かり得るように、行ｉ（８２）は、５列の３色画素センサを備え、３色画素センサ８６ｒ（Ｒ０）、８６ｇ（Ｇ０）及び８６ｂ（Ｂ０）は、第１の３色画素センサを形成し、３色画素センサ８８ｒ（Ｒ１）、８８ｇ（Ｇ１）及び８８ｂ（Ｂ１）は、第２の３色画素センサを形成し、３色画素センサ９０ｒ（Ｒ２）、９０ｇ（Ｇ２）及び９０ｂ（Ｂ２）は、第３の３色画素センサを形成し、３色画素センサ９２ｒ（Ｒ３）、９２ｇ（Ｇ３）及び９２ｂ（Ｂ３）は、第４の３色画素センサを形成し、３色画素センサ９４ｒ（Ｒ２）、９４ｇ（Ｇ２）及び９４ｂ（Ｂ２）は、第５の３色画素センサを形成する。
行８２は、３つの転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２を有する。行８２の３つの転送ゲートラインは、それぞれ参照番号１０６、１０８及び１１０で識別される。
アレイの各列は、列出力ラインを有する。列Ｃ０の列出力ラインは、参照番号１１８で識別される。列Ｃ１の列出力ラインは、参照番号１２０で識別される。列Ｃ２の列出力ラインは、参照番号１２２で識別される。列Ｃ３の列出力ラインは、参照番号１２４で識別される。
個々の各色画素センサは、転送トランジスタを通して関連付けられた列の列出力ラインに接続される。図３に示される実施形態と同様に、図７に示される実施形態における各転送トランジスタは、添え字「ｔ」、及び赤は、「ｒ」、緑は、「ｇ」又は青は、「ｂ」の色識別子が続く、その画素を識別する参照番号で識別される。一例として、画素センサ８６内の赤画素センサの転送トランジスタは、８６ｔｒとして識別される。各転送トランジスタは、本明細書に開示される構造により、画素読み出しのために転送ゲートライン１０６、１０８及び１１０の１つに接続されたゲートを有する。
赤画素８６ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８６ｔｒにより列出力ラインＣ０ １１８に結合される。緑画素８６ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８６ｔｇにより列出力ラインＣ０ １１８に結合される。青画素８６ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８６ｔｂにより列出力ラインＣ０ １１８に結合される。
赤画素８８ｒは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｒにより列出力ラインＣ１ １２０に結合される。緑画素８８ｇは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８８ｔｇにより列出力ラインＣ１ １２０に結合される。青画素８８ｂは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８８ｔｂにより列出力ラインＣ１ １２０に結合される。
赤画素９０ｒは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｒにより列出力ラインＣ２ １２２に結合される。緑画素９０ｇは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９０ｔｇにより列出力ラインＣ２ １２２に結合される。青画素９０ｂは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９０ｔｂにより列出力ラインＣ２ １２２に結合される。
赤画素９２ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９２ｔｒにより列出力ラインＣ３ １２４に結合される。緑画素９２ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９２ｔｇにより列出力ラインＣ３ １２４に結合される。青画素９２ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９２ｔｂにより列出力ラインＣ３ １２４に結合される。
赤画素９４ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９４ｔｒにより列出力ラインＣ４ １２６に結合される。緑画素９４ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９４ｔｇにより列出力ラインＣ４ １２６に結合される。青画素９４ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９４ｔｂにより列出力ラインＣ４ １２６に結合される。
図７及び図８に示される色画素センサから転送ゲートラインへの接続のパターンは、アレイの行にわたり４つの隣接する列において４画素群で繰り返される。赤、緑及び青画素センサ９４ｒ、９４ｇ及び９４ｂが次の繰り返される４画素群の最初の列を形成することを当業者は理解するであろう。本発明のこの態様を示すために、１行及び５列が図７に示されるが、本発明のこの態様により構成される撮像アレイが任意の数の行列を有し得ることも当業者は理解するであろう。
図８の表に示されるように、第１の色が赤であり、第２の色が緑であり、第３の色が青である図７に示される特定の実施形態の場合、色は、以下の順に列にわたり（８列に拡張される）読み出される。
Figure 0007373346000004
行毎の読み出し時間がｔである場合、静止ショットの場合での行ｉ（８２）内の各画素の３色全ての合計読み出し時間は、６ｔである。これは、従来技術による実施により行転送ゲートラインを配線することにより得られるのと全く同じ性能である。
この構成（Ｘ３式読み出しでもなければ、モザイク読み出しでもない）のビデオ読み出しを実行するために、色は、以下のように列において読み出される（８列を示すために拡張される）。
Figure 0007373346000005
この読み出しプロセスは、４ｔかかり、モザイク配線を有するアレイからのビデオモザイク読み出しと同じである。このアレイからのビデオ画像は、異なる色の画素がモザイクアレイよりも一緒に近いため、良好な色エイリアシングを有するが、通常のＸ３式読み出しほど良好ではない。
色の置換（すなわち各位置に１色を提供するが、赤、緑及び青の順を変える）が本発明の範囲内であると見なされることを当業者は容易に理解するであろう。
ここで、図９を参照して、本発明の別の態様による、画素センサアレイ１５０における３色垂直画素センサの行ｉ ８２の配線構造を示す。図３に示される実施形態と同様に、図９に示される実施形態における各３色画素センサは、撮像アレイにおける同じ場所での個々の赤色、緑色及び青色の検知のための赤画素センサ、緑画素センサ及び青画素センサを備える。図９に示される撮像アレイの要素は、図３の撮像アレイに示される要素に対応する場合、図３で使用されるのと同じ参照番号を使用して識別される。
図９の調査から分かり得るように、行ｉ（８２）は、３列の３色画素センサを備え、３色画素センサ８６ｒ（Ｒ０）、８６ｇ（Ｇ０）及び８６ｂ（Ｂ０）は、第１の３色画素センサを形成し、３色画素センサ８８ｒ（Ｒ１）、８８ｇ（Ｇ１）及び８８ｂ（Ｂ１）は、第２の３色画素センサを形成し、３色画素センサ９０ｒ（Ｒ２）、９０ｇ（Ｇ２）及び９０ｂ（Ｂ２）は、第３の３色画素センサを形成する。
行８２は、３つの転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２を有する。行８２の３つの転送ゲートラインは、それぞれ参照番号１０６、１０８及び１１０で識別される。
アレイの各列は、列出力ラインを有する。列Ｃ０の列出力ラインは、参照番号１１８で識別される。列Ｃ１の列出力ラインは、参照番号１２０で識別される。列Ｃ２の列出力ラインは、参照番号１２２で識別される。
個々の各色画素センサは、転送トランジスタを通して関連付けられた列の列出力ラインに接続される。図３に示される実施形態と同様に、図９に示される実施形態における各転送トランジスタは、添え字「ｔ」、及び赤は、「ｒ」、緑は、「ｇ」又は青は、「ｂ」の色識別子が続く、その画素を識別する参照番号で識別される。一例として、画素センサ８６内の画素センサの転送トランジスタは、８６ｔｒとして識別される。各転送トランジスタは、本明細書に開示される構造により、画素読み出しのために転送ゲートライン１０６、１０８及び１１０の１つに接続されたゲートを有する。
赤画素８６ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８６ｔｒにより列出力ラインＣ０ １１８に結合される。緑画素８６ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８６ｔｇにより列出力ラインＣ０ １１８に結合される。青画素８６ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８６ｔｂにより列出力ラインＣ０ １１８に結合される。
赤画素８８ｒは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８８ｔｒにより列出力ラインＣ１ １２０に結合される。緑画素８８ｇは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８８ｔｇにより列出力ラインＣ１ １２０に結合される。青画素８８ｂは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｂにより列出力ラインＣ１ １２０に結合される。
赤画素９０ｒは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９０ｔｒにより列出力ラインＣ２ １２２に結合される。緑画素９０ｇは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｇにより列出力ラインＣ２ １２２に結合される。青画素９０ｂは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９０ｔｂにより列出力ラインＣ２ １２２に結合される。
当業者により理解されるように、図９及び図１０に示される色画素センサから転送ゲートラインへの接続のパターンは、３列群で繰り返される。本発明のこの態様を示すために、１行及び３列が図９に示されるが、本発明のこの態様により構成される撮像アレイが任意の数の行列を有し得ることを当業者は理解するであろう。
図１０の表に示されるように、第１の色が赤であり、第２の色が緑であり、第３の色が青である図９に示される特定の実施形態の場合、色は、以下の順に列にわたり（６列に拡張される）読み出される。
Figure 0007373346000006
行毎の読み出し時間がｔである場合、行ｉ（８２）内の各画素の３色全ての合計読み出し時間は、６ｔである。これは、従来技術による実施により行転送ゲートラインを配線することにより得られるのと全く同じ性能である。
この構成（Ｘ３式読み出しでもなければ、モザイク読み出しでもない）のビデオ読み出しを実行するために、色は、以下のように列において読み出される（６列を示すために拡張される）。
Figure 0007373346000007
２行での読み出し速度は、２ｔであり、モザイク配線を使用したモザイク読み出しの速度の２倍である。
色の置換（すなわち各位置に１色を提供するが、赤、緑及び青の順を変える）が本発明の範囲内であると見なされることを当業者は容易に理解するであろう。
ここで、図１１を参照して、本発明の別の態様による、画素センサアレイ１６０における３色垂直画素センサの行ｉ ８２の配線構造を示す。図３に示される実施形態と同様に、図１１に示される実施形態における各３色画素センサは、撮像アレイにおける同じ場所での個々の赤色、緑色及び青色の検知のための赤画素センサ、緑画素センサ及び青画素センサを備える。図１１に示される撮像アレイの要素は、図３の撮像アレイに示される要素に対応する場合、図３で使用されるのと同じ参照番号を使用して識別される。
図１１の調査から分かり得るように、行ｉ（８２）は、４列の３色画素センサを備え、３色画素センサ８６ｒ（Ｒ０）、８６ｇ（Ｇ０）及び８６ｂ（Ｂ０）は、第１の３色画素センサを形成し、３色画素センサ８８ｒ（Ｒ１）、８８ｇ（Ｇ１）及び８８ｂ（Ｂ１）は、第２の３色画素センサを形成し、３色画素センサ９０ｒ（Ｒ２）、９０ｇ（Ｇ２）及び９０ｂ（Ｂ２）は、第３の３色画素センサを形成し、３色画素センサ９２ｒ（Ｒ３）、９２ｇ（Ｇ３）及び９２ｂ（Ｂ３）は、第４の３色画素センサを形成する。
行８２は、３つの転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２を有する。行８２の３つの転送ゲートラインは、それぞれ参照番号１０６、１０８及び１１０で識別される。
アレイの各列は、列出力ラインを有する。列Ｃ０の列出力ラインは、参照番号１１８で識別される。列Ｃ１の列出力ラインは、参照番号１２０で識別される。列Ｃ２の列出力ラインは、参照番号１２２で識別される。列Ｃ３の列出力ラインは、参照番号１２４で識別される。
個々の各色画素センサは、転送トランジスタを通して関連付けられた列の列出力ラインに接続される。図３に示される実施形態と同様に、図１１に示される実施形態における各転送トランジスタは、添え字「ｔ」、及び赤は、「ｒ」、緑は、「ｇ」又は青は、「ｂ」の色識別子が続く、その画素を識別する参照番号で識別される。一例として、画素センサ８６内の赤画素センサの転送トランジスタは、８６ｔｒとして識別される。各転送トランジスタは、本明細書に開示される構造により、画素読み出しのために転送ゲートライン１０６、１０８及び１１０の１つに接続されたゲートを有する。
赤画素８６ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ８６ｔｒにより列出力ラインＣ０ １１８に結合される。緑画素８６ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８６ｔｇにより列出力ラインＣ０ １１８に結合される。青画素８６ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８６ｔｂにより列出力ラインＣ０ １１８に結合される。
赤画素８８ｒは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ８８ｔｒにより列出力ラインＣ１ １２０に結合される。緑画素８８ｇは、行ラインＴＧ０ １０８に接続されたゲートを有する転送トランジスタ８８ｔｇにより列出力ラインＣ１ １２０に結合される。青画素８８ｂは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ８８ｔｂにより列出力ラインＣ１ １２０に結合される。
赤画素９０ｒは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９０ｔｒにより列出力ラインＣ２ １２２に結合される。緑画素９０ｇは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９０ｔｇにより列出力ラインＣ２ １２２に結合される。青画素９０ｂは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９０ｔｂにより列出力ラインＣ２ １２２に結合される。
赤画素９２ｒは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９２ｔｒにより列出力ラインＣ３ １２４に結合される。緑画素９２ｇは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９２ｔｇにより列出力ラインＣ３ １２４に結合される。青画素９２ｂは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９２ｔｂにより列出力ラインＣ３ １２４に結合される。
赤画素９４ｒは、行ラインＴＧ０ １０６に接続されたゲートを有する転送トランジスタ９４ｔｒにより列出力ラインＣ４ １２６に結合される。緑画素９４ｇは、行ラインＴＧ１ １０８に接続されたゲートを有する転送トランジスタ９４ｔｇにより列出力ラインＣ４ １２６に結合される。青画素９４ｂは、行ラインＴＧ２ １１０に接続されたゲートを有する転送トランジスタ９４ｔｂにより列出力ラインＣ４ １２６に結合される。
当業者により理解されるように、図１１及び図１２に示される色画素センサから転送ゲートラインへの接続のパターンは、４列群で繰り返される。本発明のこの態様を示すために、１行及び４列が図１１に示されるが、本発明のこの態様により構成される撮像アレイが任意の数の行列を有し得ることを当業者は理解するであろう。
図１２の表に示されるように、第１の色が赤であり、第２の色が緑であり、第３の色が青である図１１に示される特定の実施形態の場合、色は、以下のように列にわたり（８列を示すために拡張される）読み出される。
Figure 0007373346000008
行毎の読み出し時間がｔである場合、行ｉ（８２）内の各画素の３色全ての合計読み出し時間は、６ｔである。これは、従来技術による実施により行転送ゲートラインを配線することにより得られるのと全く同じ性能である。
この構成（Ｘ３式読み出しでもなければ、モザイク読み出しでもない）のビデオ読み出しを実行するために、色は、以下のように列において読み出される（８列を示すために拡張される）。
Figure 0007373346000009
これは、２行で２ｔかかり、モザイク配線を使用したモザイク読み出しの速度の２倍である。
「ＲＧＢ」及び「ＢＧＲ」群が「Ｇ」位置において１つの画素に結合されることに当業者は留意するであろう。これは、図９の実施形態よりも多くの計算された画素（２つの水平画素毎に１つ）を与える。
図１１及び図１２に示される実施形態は、モザイク配線と同様に、幾らかの色エイリアシングを有する。この実施形態は、繰り返しパターン２を有するモザイク配線とは対照的に、繰り返しパターン４を有する。
本発明の別の実施形態によれば、図２Ｂに示される従来通りに配線されたアレイは、ビデオモードで読み出し得る。以下の表に図２Ｂでの全色及び全画素の読み出しを示す。
Figure 0007373346000010
この読み出し構造は、図２Ｂの配線を使用するが、追加のエイリアシングを犠牲にして図４の実施形態を使用するモザイク読み出しと同じ速度を与える。
この構成（Ｘ３式読み出しでもなければ、モザイク読み出しでもない）のビデオ読み出しを実行するために、色は、以下のように列において読み出される。
Figure 0007373346000011
図３、図５、図７、図９及び図１１に示される全ての実施形態において、図面を過度に複雑にし、本発明を曖昧にする可能性を避けるために、概略図が簡易化されていることを当業者は即座に認識するであろう。図２Ａの個々の多色垂直画素センサ３０は、画素センサのアレイ内の行ライン及び列ラインに接続される。図１３は、図２Ａの個々の多色垂直画素センサ３０が利用される環境の非限定的な例を示すために提供される。
図１３の要素は、画素３０及びアレイへの接続の一例をより詳細に提供するために、行列配線に関して図２Ｂの従来技術によるアレイの状況で示される。適切な場合、図２Ｂに利用される参照番号は、それらの従来の図面に存在する図１３の要素を示すのに使用される。
図２Ｂに示される従来技術による構成では、アレイの行ｉ内の赤センサは、参照番号５２におけるダイオードとして示され、緑センサは、参照番号５４におけるダイオードとして示され、青センサは、参照番号５６におけるダイオードとして示される。赤転送トランジスタは、参照番号６０において示され、ゲートは、転送ゲートラインＴＧｉｒ６２に結合される。緑転送トランジスタは、参照番号６４において示され、ゲートは、転送ゲートラインＴＧｉｇ６６に結合される。青転送トランジスタは、参照番号６８において示され、ゲートは、転送ゲートラインＴＧｉｂ７０に結合される。転送ゲートラインは、行ｉ内の全ての赤センサが赤転送ゲートライン６２に結合され、行ｉ内の全ての緑センサが緑転送ゲートライン６６に結合され、行ｉ内の全ての青センサが青転送ゲートライン７０に結合されるという点で従来通り配線される。
図１３に示される実際のセンサの非限定的な例では、赤、緑及び青転送トランジスタ６０、６４及び６８は、共通ノード１６２に一緒に接続される。共通ノード１６２は、行リセットライン１６４に結合されたゲートを有する画素リセットトランジスタ１６６を通してリセット電位Ｖresetに結合し得る。共通ノード１６２は、共通ノードに結合されたゲートを有するソースフォロア増幅器トランジスタ１７０等のデバイスを通してアレイの列出力ライン１６８にも結合可能である。フォトダイオード３２、３６及び４２により蓄積された電荷を読み出すことが望ましい場合、行イネーブルライン１７２は、トランジスタ１７４を作動させて、ソースフォロアトランジスタ１７０の出力を結合する。当業者に理解されるように、列ライン１６８は、当技術分野で既知のように、電流源１７６により駆動し得る。列ライン１６８は、列放電信号を列放電ソースフォロアトランジスタ１７８のゲートに印加することにより、選択されたときに列放電電位Ｖdischargeに放電し得る。
本発明の原理が、本明細書に提示される本発明の幾つかの実施形態を用いて開示されるように、赤、緑及び青選択ライン６２、６６及び７０を再配置し、転送ゲートラインＴＧ０ １０６、ＴＧ１ １０８及びＴＧ２ １１０を置き換えることにより、限定ではなく、図１３の例に示されるもの等の多色垂直画素センサのアレイに容易に適用されることを当業者は理解するであろう。
ここで、図１４を参照すると、図３に示されるそのような画素センサのアレイの行内の図２Ａの画素センサ３０のような４つの垂直画素センサのレイアウトの簡易化された部分の上面図は、埋められた赤及び緑センサからの電荷の転送に使用されるプラグ並びに青センサのコンタクトの位置を示す。図２Ａの画素センサの要素が図１４に示されている場合、それらは、図２Ａにおけるこれらの要素の指定に使用されるのと同じ参照番号を使用して参照される。図１４には４つの画素が示されるため、添え字「ａ」～「ｄ」を含む参照番号でそれぞれ識別される。画素センサ３０ａ、３０ｂ、３０ｃ及び３０ｄ内に埋められた赤及び緑センサが互いにわずかにオフセットされることを示す図１４の上面図が描かれるが、これは、本発明を例示するために行われ、垂直画素センサの実際の実施形態では、青、緑及び赤色センサが互いと位置合わせされることを当業者は理解するであろう。
図１４の画素センサ３０ａにおいて、参照番号４０ａは、電荷を赤センサ（参照番号４２ａにより破線で示される）から運ぶプラグがコンタクトする赤センサ４２ａから外向きに延びるタブを示す。参照番号４６ａは、電荷を緑センサ（参照番号３６ａにより破線で示される）から運ぶプラグがコンタクトする緑センサ３６ａから外向きに延びるタブを示す。同様に、画素センサ３０ｂ～３０ｄにおいて、参照番号４０ｂ～４０ｄは、それぞれ電荷を赤センサ（参照番号４２ｂ～４２ｄにより破線で示される）から運ぶプラグの場所を示す赤センサから延びるタブを示し、参照番号４６ｂ～４６ｄは、それぞれ電荷を緑センサ（参照番号３６ｂ～３６ｄにより破線で示される）から運ぶプラグの場所に対応するタブを示す。当業者により理解されるように、タブ４０ａ～４０ｄ及び４６ａ～４６ｄは、各センサの集光エリアを十分に利用するために、各センサの集光エリアのエッジ外部に配置される。
青センサ３２ａ～３２ｄは、画素センサの表面にあり、プラグを必要とせず、代わりに青センサ３２ａ～３６ｄにコンタクトするための１８６ａ～１８６ｄという名称のタブを有するため、実線で示されている。
画素センサ３０ａにおいて、参照番号１８２ａ、１８４ａ及び１８８ａは、それぞれ赤、緑及び青センサからのそれぞれの接続構造を示す。当業者に理解されるように、プラグ（４０及び４６、それぞれ緑及び赤センサについて図２Ａに示される）は、埋められた緑及び赤センサの出力を半導体表面に運ぶのに必要である。各接続構造は、これらの構造が転送トランジスタ、リセットトランジスタ並びに青、緑及び赤センサ３２ａ、３６ａ及び４２ａの転送トランジスタに結合される増幅器トランジスタのゲートに接続するという点で、図２Ａにおいて青、緑及び赤センサ３２、３６及び４２への接続をそれぞれ示す単純なコンタクト３４、３８及び４４よりもはるかに複雑な接続構造である。図面を過度に複雑にするのを避けるために、これらの要素のいずれも図１４に明示的に示されておらず、図１３に示されるように、そのようなアレイ内のこれらの構成要素の存在及び配置は、当業者に周知である。同様にして、画素センサ３０ｂ～３０ｄにおいて、参照番号１８２ｂ～ｄ、１８４ｂ～ｄ及び１８８ｂ～ｄは、それぞれ画素センサ３０ａについて説明したような接続構造を示す。
図１４に示される等の多色垂直画素センサアレイの一レイアウトにおいて、表面赤及び緑接続構造にコンタクトするのに使用されるコンタクトプラグにコンタクトする赤及び緑センサから延びるタブ並びに全ての画素センサ３０ａ～３０ｄにおける青接続構造にコンタクトするのに使用される表面青センサから延びるタブの場所は、あらゆる画素で同じである。したがって、図３に示される本発明の実施形態を実施するために、転送ゲートラインＴＧ０（図３、図５、図７、図９及び図１１の全てにおいて参照番号１０６）は、画素センサ３０ａ及び３０ｃにおける赤センサ４２ａ、４２ｃの接続構造１８２ａ及び１８２ｃからの第１のルーティング（配線区分１９０及び２０２）並びに画素センサ３０ｂ及び３０ｄにおける緑センサ３６ｂ、３６ｄの接続構造１８４ｂ及び１８４ｄからの第２の異なるルーティング（配線区分１９８及び２０８）を使用して接続され、したがって、集積回路のメタライゼーション構造を複雑にする。同じことは、画素センサ３０ａ及び３０ｃにおける緑センサ３６ａ、３６ｃの接続構造１８４ａ及び１８４ｃからの第１のルーティング（配線区分１９２及び２０４）並びに画素センサ３０ｂ及び３０ｄにおける赤センサ４２ｂ、４２ｄの接続構造１８２ｂ及び１８２ｄからの第２の異なるルーティング（配線区分１９６及び２１０）を使用して接続されるという点でゲートラインＴＧ１（図３、図５、図７、図９及び図１１の全てにおいて参照番号１０８）にも当てはまる。なお、単純な配線区分１９０及び１９２を使用して、転送ゲートラインＴＧ０及びＴＧ１をそれぞれ画素センサ３０ａ内の赤及び緑接続構造１８２ａ及び１８４ａに接続し、単純な配線区分２０２及び２０４を使用して、転送ゲートラインＴＧ０及びＴＧ１をそれぞれ画素センサ３０ｃ内の赤及び緑接続構造１８２ｃ及び１８４ｃに接続する。単純な配線区分１９４、２００、２０６及び２１２を使用して、転送ゲートラインＴＧ２を青接続構造１８８ａ、１８８ｂ、１８８ｃ及び１８８ｄに接続する。転送ゲートラインＴＧ０及びＴＧ１がある金属相互接続層に配置され、転送ゲートラインＴＧ２が、第２の異なる金属相互接続層に配置されることに当業者は留意するであろう。
転送ゲートラインＴＧ１（参照番号１０８）から接続構造１８２ｂに延びるより長い金属線区分１９６及び転送ゲートラインＴＧ０（参照番号１０６）から接続構造１８４ｂに延びる、同様により長い金属線区分１９８を必要とすることにより、プラグを通して転送ゲートラインＴＧ０ １０６及びＴＧ１ １０８をそれぞれ画素センサ３０ｂ内の赤及び緑接続構造１８２ｂ及び１８４ｄに接続するために、より複雑で長いルーティングが必要とされる。同じことは、転送ゲートラインＴＧ１（参照番号１０８）から接続構造１８２ｄに延びるより長い金属線区分２１０及び転送ゲートラインＴＧ０（参照番号１０６）から接続構造１８４ｄに延びる、同様により長い金属線区分２０８を必要とすることにより、画素センサ３０ｄ内の赤及び緑接続構造１８２ｄ及び１８４ｄの接続にも当てはまる。
本発明の実施形態によれば、変更された画素レイアウトは、画素センサへの配線を簡易化する。ここで、図１５を参照すると、上面図は、アレイの行内の４つの垂直画素センサ３０ａ～３０ｄのレイアウトの簡易化された部分を示して、本発明の別の態様を示し、それにより、埋められた赤及び緑センサからの電荷の転送に使用されるプラグに接続するタブの位置は、本発明の態様により、交互の隣接する画素センサにおいて異なる。本発明のこの態様による図１５に示されるレイアウトは、図３に示される本発明の実施形態に対応する。図１４の場合と同様に、転送ゲートラインＴＧ０ １０６及びＴＧ１ １０８がある金属相互接続層に配置され、転送ゲートラインＴＧ２ １１０が第２の異なる金属相互接続層に配置されることに当業者は留意するであろう。
図１５における画素センサ３０ａ～３０ｄの配置が図１４の画素センサ３０ａ～３０ｄのものと同様であるが、画素センサ３０ｂ及び３０ｄにおけるタブ４０ｄ、４６ｄ、４０ｄ及び４６ｄの物理的な位置は、画素センサ３０ａ及び３０ｃにおける対応するタブ４０ａ、４６ａ、４０ｃ及び４６ｃの位置から逆になることを当業者は観測するであろう。図１５から見て取ることができるように、このレイアウト変更は、集積回路のメタライゼーション構造を簡易化し、より単純で短い金属線区分２１４及び２１６が転送ゲートＴＧ０（参照番号１０６）から緑金属相互接続構造１８４ｂ及び１８４に延び、より短い金属線区分２１８及び２２０が転送ゲートラインＴＧ１（参照番号１０８）からそれぞれ延びて、画素センサ３０ｂ及び３０ｄにおける赤金属相互接続構造１８２ｂ及び１８２ｄに接続することができる。したがって、画素センサ３０ｂにおける金属線区分２１４及び２１８並びに画素センサ３０ｄにおける金属線区分２１６及び２２０は、画素センサ３０ａにおける金属線区分１９０及び１９２並びに画素センサ３０ｃにおける金属線区分２０２及び２０４と幾何学的に同じであり得る。画素センサ３０ａ～３０ｄにおける青コンタクトへの接続は、図１４に示されるものと同じである。
ここで、図１６を参照すると、上面図は、アレイの行内の４つの隣接する垂直画素センサ３０ａ、３０ｂ、３０ｃ及び３０ｄのレイアウトの簡易化された部分を示して、本発明の別の態様を示し、それにより、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置は、本発明の態様により、４つの隣接する画素センサの群において異なる。図１６における画素センサ３０ａ～３０ｄの配置はまた、図１４の画素センサ３０ａ～３０ｄのものと同様であるが、画素センサ３０ｂ及び３０ｃにおける赤及び緑タブ４０ｂ及び４６ｄ並びに赤及び緑タブ４０ｃ及び４６ｃは、画素センサ３０ａ及び３０ｄにおける対応する赤及び緑タブ４０ａ及び４６ａ並びに赤及び緑タブ４０ｄ及び４６ｄの位置から逆になることを当業者は観測するであろう。本発明のこの態様による図１６に示されるレイアウトは、図７に示される本発明の実施形態に対応する。転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２への接続のパターンは、隣接する画素３０ａ、３０ｂ及び３０ｃで異なる。画素３０ａの転送ゲート接続は、図１４及び図１５と同じである。画素３０ｂにおいて、転送ゲートＴＧ０ １０６は、金属区分２２２により青金属相互接続構造１８８ｂに接続され、転送ゲートＴＧ１ １０８は、金属区分２２４により赤相互接続構造１８２ｂに接続され、転送ゲートＴＧ２ １１０は、金属区分２２６により緑相互接続構造１８４ｂに接続される。画素３０ｃにおいて、転送ゲートＴＧ １０６は、金属区分２２８により緑金属相互接続構造１８４ｃに接続され、転送ゲートｔＧ１ １０８は、金属区分２３０により青相互接続構造１８８ｃに接続され、転送ゲートＴＧ２ １１０は、金属区分２３２により赤相互接続構造１８２ｃに接続される。第４の画素センサ３０ｄのレイアウトは、第１の画素センサ３０ａのものと同じである。画素３０ｄにおいて、転送ゲートＴＧ０ １０６は、金属区分２３４により赤金属相互接続構造１８２ｄに接続され、転送ゲートＴＧ１ １０８は、金属区分２３６により緑相互接続構造１８４ｄに接続され、転送ゲートＴＧ２ １１０は、金属区分２３８により青相互接続構造１８８ｄに接続される。パターンは、画素の４列毎に繰り返され、赤画素９４ｒ、緑画素９４ｇ及び青画素９４ｂを含む図７に示される第５の列（Ｃ４）内の５番目の画素センサは、４つの垂直画素センサの繰り返される次の群における最初の画素センサである。転送ゲートラインＴＧ０ １０６及びＴＧ１ １０８は、ある金属相互接続層に配置され、転送ゲートラインＴＧ２ １１０は、第２の異なる金属相互接続層に配置される。
ここで、図１７を参照すると、上面図は、アレイの行内の４つの隣接する垂直画素センサ３０ａ、３０ｂ、３０ｃ及び３０ｄのレイアウトの簡易化された部分を示して、本発明の別の態様を示し、それにより、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置は、本発明の態様により、４つの隣接する画素センサの群において異なる。本発明のこの態様による図１７に示されるレイアウトは、図９に示される本発明の実施形態に対応する。転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２への接続のパターンは、隣接する画素３０ａ、３０ｂ及び３０ｃで異なる。画素３０ａの転送ゲート接続は、図１４、図１５及び図１６と同じである。
転送ゲートラインＴＧ０ １０６は、配線区分１９０により画素センサ３０ａの赤センサ４２ａの金属相互接続構造１８２ａに接続される。転送ゲートラインＴＧ１ １０８は、配線区分１９２により画素センサ３０ａの緑センサ３６ａの金属相互接続構造１８４ａに接続される。転送ゲートラインＴＧ２ １１０は、配線区分１９４により画素センサ３０ａの青センサ３２ａの金属相互接続構造１８８ａに接続される。転送ゲートラインＴＧ２及び配線区分１９４の両方は、他の転送ゲート及び配線区分と異なるメタライゼーション層に配置される。
画素センサ３０ｂにおいて、赤及び緑タブ４０ｂ及び４６ｂの位置は、画素センサ３０ａにおける対応するタブの位置から逆になる。転送ゲートラインＴＧ０ １０６は、配線区分２４０により画素センサ３０ｂの緑センサ３６ｂの接続構造１８４ｂに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２４２により画素センサ３０ｂの青センサ３２ｂの接続構造１８８ｂに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２４４により画素センサ３０ｂの赤センサ４２ｂの接続構造１８２ｂに接続される。配線区分２４４は、転送ゲートラインＴＧ２ １１０と同じメタライゼーション層に配置される。
画素センサ３０ｃにおいて、赤及び緑タブ４０ｃ及び４６ｃの位置は、画素センサ３０ｂにおける対応するタブの位置と同じである。転送ゲートラインＴＧ０ １０６は、配線区分２４６により画素センサ３０ｃの青センサ３２ｃの接続構造１８８ｃに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２４８により画素センサ３０ｃの赤センサ４２ｃの接続構造１８２ｃに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２５０により画素センサ３０ｃの緑センサ３６ｃの接続構造１８４ｃに接続される。配線区分２５０は、転送ゲートラインＴＧ２ １１０と同じメタライゼーション層に配置される。
図１７における画素センサ３０ｄは、図１６の画素センサ３０ｄと同じように転送ゲートラインに接続される。転送ゲートラインＴＧ０ １０６は、配線区分２３４により画素センサ３０ｄの赤センサ４２ｄの金属相互接続構造１８２ｄに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２３６により画素センサ３０ｄの緑センサ３６ｄの金属相互接続構造１８４ｄに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２３８により画素センサ３０ｄの青センサ３２ｄの青接続構造１８８ｄに接続される。
ここで、図１８を参照すると、上面図は、アレイの行内の図２Ａのような４つの隣接する垂直画素センサ３０ａ、３０ｂ、３０ｃ及び３０ｄのレイアウトの簡易化された部分を示して、本発明の別の態様を示し、それにより、埋められた赤及び緑センサから電荷を転送するのに使用されるプラグの位置は、本発明の態様により、４つの隣接する画素センサの群において異なる。本発明のこの態様による図１８に示されるレイアウトは、図１１に示される本発明の実施形態に対応する。
転送ゲートラインＴＧ０、ＴＧ１及びＴＧ２への接続のパターンは、全ての画素センサ３０ａ～３０ｄで異なる。パターンは、画素の４列毎に繰り返され、赤画素９４ｒ、緑画素９４ｇ及び青画素９４ｂを備える図１１に示される第５の列（Ｃ４）内の５番目の画素センサは、４つの垂直画素センサの繰り返される次の群における最初の画素センサである。図１８において、転送ゲートラインＴＧ０ １０６及びＴＧ１ １０８は、ある金属相互接続層に配置され、転送ゲートラインＴＧ２ １１０は、第２の異なる金属相互接続層に配置される。
転送ゲートラインＴＧ０ １０６は、配線区分１９０により画素センサ３０ａの赤センサ４２ａの金属相互接続構造１８２ａに接続される。転送ゲートラインＴＧ１ １０８は、配線区分１９２により画素センサ３０ａの緑センサ３６ａの金属相互接続構造１８４ａに接続される。転送ゲートラインＴＧ２ １１０は、配線区分１９４により画素センサ３０ａの青センサ３２ａの青接続構造１８８ａに接続される。配線１９４は、転送ゲートラインＴＧ２と同じ配線区分に配置される。
転送ゲートラインＴＧ０ １０６は、配線区分２５２により画素センサ３０ｂの緑センサ３６ｂの接続構造１８４ｂに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２５４により画素センサ３０ｂの青センサ３２ｂの青接続構造１８８ｂに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２５６により画素センサ３０ｂの赤センサ４２ｂの赤接続構造１８２ｂに接続される。配線区分２５６は、転送ゲートラインＴＧ２と同じ配線区分に配置される。
転送ゲートラインＴＧ０ １０６は、配線区分２５８により画素センサ３０ｃの青センサ３２ｃの青接続構造１８８ｃに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２６０により画素センサ３０ｃの赤センサ４２ｃの接続構造１８２ｃに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２６２により画素センサ３０ｃの緑センサ３６ｃの接続構造１８４ｃに接続される。配線区分２６２は、転送ゲートラインＴＧ２と同じ配線区分に配置される。
転送ゲートラインＴＧ０ １０６は、配線区分２６４により画素センサ３０ｄの緑センサ３６ｄの接続構造１８４ｄに接続される。転送ゲートラインＴＧ１ １０８は、配線区分２６６により画素センサ３０ｄの青センサ３２ｄの青接続構造１８８ｄに接続される。転送ゲートラインＴＧ２ １１０は、配線区分２６８により画素センサ３０ｄの赤センサ４２ｄの接続構造１８２ｄに接続される。配線区分２６８は、転送ゲートラインＴＧ２と同じ配線区分に配置される。
本発明の実施形態及び適用について示し説明したが、本明細書における本発明の概念から逸脱せずに、上記よりもはるかに多くの変更形態が可能であることが当業者に理解される。したがって、本発明は、添付の特許請求の範囲の趣旨以外に限定されるべきではない。

Claims (12)

  1. 垂直検知器色画素センサの行列を含むアレイであって、各垂直検知器色画素センサは、前記アレイの行列に配置され幾つかの色の個々の色検知器を有する、前記アレイにおける、読み出し配線構造は、
    前記アレイの各行の複数の行選択ラインであって、行選択ラインの数は、前記アレイ内の前記垂直検知器色画素センサの色の数に等しい、複数の行選択ラインと、
    前記アレイの各列の個々の列ラインと、
    前記アレイ内の各垂直検知器色画素センサ内の個々の各色検知器の転送トランジスタであって、各転送トランジスタは、前記アレイの列に配置された色検知器と、前記色検知器が配置される前記アレイの前記列に関連付けられた列ラインとの間に結合され、各転送トランジスタは、前記垂直検知器色画素センサが配置される前記アレイの行内の前記複数の行選択ラインの１つに結合されたゲートを有する、転送トランジスタと、
    を備え、
    前記アレイの隣接する列内の各色検知器の前記アレイの各行内の少なくとも幾つかの前記転送トランジスタの前記ゲートは、前記アレイの前記行の前記行選択ラインの異なるものに結合される、読み出し配線構造。
  2. 前記アレイ内の各行について、行選択ラインへの転送トランジスタのゲートの前記結合は、各色の前記アレイの第１の連続する列内の転送トランジスタのゲートが第１の命令で前記行選択ラインに結合され、各色の前記アレイの第２の連続する列内の転送トランジスタのゲートが前記第１の命令と異なる第２の命令で前記行選択ラインに結合され、各色の前記アレイの第３の連続する列内の転送トランジスタのゲートが前記第１の命令及び前記第２の命令と異なる第３の命令で前記行選択ラインに結合される、３つの連続する列の群で繰り返される、請求項１に記載の読み出し配線構造。
  3. 前記第１の連続する列において、第１の色検知器の前記転送トランジスタの前記ゲートは第１の行選択ラインに結合され、第２の色検知器の前記転送トランジスタの前記ゲートは第２の行選択ラインに結合され、第３の色検知器の前記転送トランジスタの前記ゲートは第３の行選択ラインに結合され、
    前記第２の連続する列において、前記第１の色検知器の前記転送トランジスタの前記ゲートは前記第３の行選択ラインに結合され、前記第２の色検知器の前記転送トランジスタの前記ゲートは前記第１の行選択ラインに結合され、前記第３の色検知器の前記転送トランジスタの前記ゲートは前記第２の行選択ラインに結合され、
    前記第３の連続する列において、前記第１の色検知器の前記転送トランジスタの前記ゲートは前記第２の行選択ラインに結合され、前記第２の色検知器の前記転送トランジスタの前記ゲートは前記第３の行選択ラインに結合され、前記第３の色検知器の前記転送トランジスタの前記ゲートは前記第１の行選択ラインに結合される、請求項２に記載の読み出し配線構造。
  4. 前記アレイ内の各行について、行選択ラインへの転送トランジスタのゲートの前記結合は、各色の前記アレイの第１の連続する列内の転送トランジスタのゲートが第１の命令で前記行選択ラインに結合され、各色の前記アレイの第２の連続する列内の転送トランジスタのゲートが前記第１の命令と異なる第２の命令で前記行選択ラインに結合され、各色の前記アレイの第３の連続する列内の転送トランジスタのゲートが前記第１の命令及び前記第２の命令と異なる第３の命令で前記行選択ラインに結合され、各色の前記アレイの第４の連続する列内の転送トランジスタのゲートが前記第１の命令で前記行選択ラインに結合される、４つの連続する列の群で繰り返される、請求項１に記載の読み出し配線構造。
  5. 前記第１の連続する列において、第１の色検知器の前記転送トランジスタの前記ゲートは第１の行選択ラインに結合され、第２の色検知器の前記転送トランジスタの前記ゲートは第２の行選択ラインに結合され、第３の色検知器の前記転送トランジスタの前記ゲートは第３の行選択ラインに結合され、
    前記第２の連続する列において、前記第１の色検知器の前記転送トランジスタの前記ゲートは前記第２の行選択ラインに結合され、前記第２の色検知器の前記転送トランジスタの前記ゲートは前記第３の行選択ラインに結合され、前記第３の色検知器の前記転送トランジスタの前記ゲートは前記第１の行選択ラインに結合され、
    前記第３の連続する列において、前記第１の色検知器の前記転送トランジスタの前記ゲートは前記第３の行選択ラインに結合され、前記第２の色検知器の前記転送トランジスタの前記ゲートは前記第１の行選択ラインに結合され、前記第３の色検知器の前記転送トランジスタの前記ゲートは前記第２の行選択ラインに結合され、
    前記第４の連続する列において、前記第１の色検知器の前記転送トランジスタの前記ゲートは前記第１の行選択ラインに結合され、前記第２の色検知器の前記転送トランジスタの前記ゲートは前記第２の行選択ラインに結合され、前記第３の色検知器の前記転送トランジスタの前記ゲートは前記第３の行選択ラインに結合される、請求項４に記載の読み出し配線構造。
  6. 前記アレイ内の各ｉ番目の行について、各色の前記アレイの各ｊ番目の列内の前記転送トランジスタは第１の命令で前記行選択ラインに結合され、各色の前記アレイの各（ｊ＋１）番目の列内の前記転送トランジスタは前記第１の命令と異なる第２の命令で前記行選択ラインに結合され、
    前記アレイ内の各（ｉ＋１）番目の行について、各色の前記アレイの各ｊ番目の列内の前記転送トランジスタは前記第１の命令で前記行選択ラインに結合され、各色の前記アレイの各（ｊ＋１）番目の列内の前記転送トランジスタは前記第１の命令及び前記第２の命令と異なる第３の命令で前記行選択ラインに結合される、請求項１に記載の読み出し配線構造。
  7. 第１の色及び第２の色の前記アレイのｉ番目の行内の前記転送トランジスタの前記ゲートは、前記アレイの隣接する列内の第１の行選択ラインと第２の行選択ラインとの間で交互になり、第３の色の前記アレイの前記ｉ番目の行内の前記転送トランジスタの前記ゲートは、前記アレイ内の全ての列について第３の行選択ラインに結合され、
    前記第１の色の前記アレイの（ｉ＋１）番目の行内の前記転送トランジスタの前記ゲートは、前記アレイ内の全ての列について第１の行選択ラインに結合され、前記第２の色及び前記第３の色の前記アレイの前記（ｉ＋１）番目の行内の前記転送トランジスタの前記ゲートは前記アレイの隣接する列内の第２の行選択ラインと第３の行選択ラインとの間で交互になる、請求項１に記載の読み出し配線構造。
  8. 垂直検知器色画素センサの行列を含むアレイであって、各垂直検知器色画素センサは前記アレイの行列に配置され幾つかの色の個々の色検知器を有する、前記アレイにおける、読み出し配線構造は、
    前記アレイの各行の複数の行選択ラインであって、行選択ラインの数は、前記アレイ内の前記垂直検知器色画素センサの色の数に等しい、複数の行選択ラインと、
    前記アレイの各列の個々の列ラインと、
    前記アレイ内の各垂直検知器色画素センサ内の個々の各色検知器の転送トランジスタであって、各転送トランジスタは、前記アレイの列内の色検知器と、前記アレイの列ラインとの間に結合され、各転送トランジスタは、前記垂直検知器色画素センサが配置される前記アレイの行内の前記複数の行選択ラインの１つに結合されたゲートを有する、転送トランジスタと
    を備え、
    前記アレイの列内の垂直検知器色画素センサ内の各色検知器の前記転送トランジスタは、前記垂直検知器色画素センサが配置される前記列ラインの直前の前記列ライン、前記垂直検知器色画素センサが配置される前記列ライン、及び前記垂直検知器色画素センサが配置される前記列ラインの直後の前記列ラインの異なる１つに結合される、読み出し配線構造。
  9. 前記アレイの列内の垂直検知器色画素センサにおける第１の色検知器の前記転送トランジスタは、前記垂直検知器色画素センサが配置される前記列ラインの直前の前記列ラインに結合され、
    前記アレイの列内の垂直検知器色画素センサにおける第２の色検知器の前記転送トランジスタは、前記垂直検知器色画素センサが配置される前記列ラインに結合され、
    前記アレイの列内の垂直検知器色画素センサにおける第３の色検知器の前記転送トランジスタは、前記垂直検知器色画素センサが配置される前記列ラインの直後の前記列ラインに結合される、請求項８に記載の読み出し配線構造。
  10. 前記垂直検知器色画素センサのアレイは、半導体本体に配置され、
    各垂直検知器色画素センサは、少なくとも、第１の個々の色センサ及び第２の個々の色センサを備え、前記第１及び第２の個々の色センサは、前記半導体本体の表面の下の異なる深さに配置され、
    前記第１の個々の色センサは、捕捉された光電荷を前記第１の個々の色センサから前記半導体本体の前記表面上の第１の場所に伝導する第１のプラグに電気的に接続され、
    前記第２の個々の色センサは、捕捉された光電荷を前記第２の個々の色センサから、前記第１の場所から離間されている、前記半導体本体の前記表面上の第２の場所に伝導する第２のプラグに電気的に接続され、
    前記第１の場所及び前記第２の場所は、前記アレイの各行内の垂直検知器色画素センサの少なくとも幾つかについて異なる、請求項１に記載の読み出し配線構造。
  11. 前記第１の場所及び前記第２の場所は、前記アレイの各行内の隣接する垂直検知器色画素センサにおいて互いに対向する、請求項１０に記載の読み出し配線構造。
  12. 垂直検知器色画素センサの行列を含むアレイをビデオモードで動作させる方法であって、各垂直検知器色画素センサは、個々の赤色検知器、緑色検知器及び青色検知器を有し、前記アレイの各列は１つの共通列出力ラインを有し、前記アレイの列内の垂直検知器色画素センサにおける各赤色検知器は、赤転送トランジスタを通して前記共通列出力ラインに結合され、前記アレイの列内の垂直検知器色画素センサにおける各緑色検知器は、緑転送トランジスタを通して前記共通列出力ラインに結合され、前記アレイの列内の垂直検知器色画素センサにおける各青色検知器は、青転送トランジスタを通して前記共通列出力ラインに結合され、前記アレイの行内の各赤転送トランジスタのゲートは、赤転送行ラインに結合され、前記アレイの行内の各緑転送トランジスタのゲートは、緑転送行ラインに結合され、前記アレイの行内の各青転送トランジスタのゲートは、青転送行ラインに結合され、前記方法は、
    前記アレイのｉ番目の行毎に前記赤転送トランジスタ及び前記緑転送トランジスタを順次作動させるステップと、
    前記アレイの（ｉ＋８）番目の行毎に前記緑転送トランジスタ及び前記青転送トランジスタを順次作動させるステップと
    を含む、方法。
JP2019180013A 2018-10-01 2019-09-30 垂直検知器画素センサのためのサブサンプルされた色チャンネル読み出し配線 Active JP7373346B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/148,951 US10616535B1 (en) 2018-10-01 2018-10-01 Sub-sampled color channel readout wiring for vertical detector pixel sensors
US16/148,951 2018-10-01

Publications (3)

Publication Number Publication Date
JP2020078056A JP2020078056A (ja) 2020-05-21
JP2020078056A5 JP2020078056A5 (ja) 2022-10-06
JP7373346B2 true JP7373346B2 (ja) 2023-11-02

Family

ID=68062818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019180013A Active JP7373346B2 (ja) 2018-10-01 2019-09-30 垂直検知器画素センサのためのサブサンプルされた色チャンネル読み出し配線

Country Status (3)

Country Link
US (2) US10616535B1 (ja)
EP (2) EP3633977B8 (ja)
JP (1) JP7373346B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220111770A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 이미지 센서 및 그를 포함하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001086520A (ja) 1999-09-14 2001-03-30 Fuji Photo Film Co Ltd 撮像装置、固体撮像素子及びその駆動方法
JP2002513145A (ja) 1998-04-24 2002-05-08 フォベオン・インク 三重ウエル構造利用のアクティブピクセルセル結像アレーでのカラー分離
JP2006228801A (ja) 2005-02-15 2006-08-31 Fuji Photo Film Co Ltd 固体撮像素子
JP2008004753A (ja) 2006-06-22 2008-01-10 Fujifilm Corp 固体撮像装置
JP2013021660A (ja) 2011-07-14 2013-01-31 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JP2014072541A (ja) 2012-09-27 2014-04-21 Nikon Corp 撮像素子および撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606120B1 (en) * 1998-04-24 2003-08-12 Foveon, Inc. Multiple storage node full color active pixel sensors
US6731397B1 (en) * 1999-05-21 2004-05-04 Foveon, Inc. Method for storing and retrieving digital image data from an imaging array
US7133073B1 (en) * 1999-08-19 2006-11-07 Dialog Imaging Systems Gmbh Method and apparatus for color interpolation
US6960757B2 (en) * 2001-06-18 2005-11-01 Foveon, Inc. Simplified wiring schemes for vertical color filter pixel sensors
US7164444B1 (en) * 2002-05-17 2007-01-16 Foveon, Inc. Vertical color filter detector group with highlight detector
US7612803B2 (en) * 2003-06-10 2009-11-03 Zoran Corporation Digital camera with reduced image buffer memory and minimal processing for recycling through a service center
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
US8350939B2 (en) * 2008-10-01 2013-01-08 Micron Technology, Inc. Vertical 4-way shared pixel in a single column with internal reset and no row select
JP2014150444A (ja) * 2013-02-01 2014-08-21 Toshiba Corp 固体撮像装置
KR20150014007A (ko) * 2013-07-25 2015-02-06 삼성전자주식회사 이미지 센서 및 이를 포함하는 촬상 장치
JP6732468B2 (ja) * 2016-02-16 2020-07-29 キヤノン株式会社 光電変換装置及びその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002513145A (ja) 1998-04-24 2002-05-08 フォベオン・インク 三重ウエル構造利用のアクティブピクセルセル結像アレーでのカラー分離
JP2001086520A (ja) 1999-09-14 2001-03-30 Fuji Photo Film Co Ltd 撮像装置、固体撮像素子及びその駆動方法
JP2006228801A (ja) 2005-02-15 2006-08-31 Fuji Photo Film Co Ltd 固体撮像素子
JP2008004753A (ja) 2006-06-22 2008-01-10 Fujifilm Corp 固体撮像装置
JP2013021660A (ja) 2011-07-14 2013-01-31 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JP2014072541A (ja) 2012-09-27 2014-04-21 Nikon Corp 撮像素子および撮像装置

Also Published As

Publication number Publication date
EP3780582B1 (en) 2021-09-08
EP3633977B8 (en) 2022-03-30
EP3780582B8 (en) 2021-12-22
US11050982B2 (en) 2021-06-29
US20200106995A1 (en) 2020-04-02
EP3633977A2 (en) 2020-04-08
EP3633977B1 (en) 2022-02-16
EP3780582A1 (en) 2021-02-17
JP2020078056A (ja) 2020-05-21
US10616535B1 (en) 2020-04-07
EP3633977A3 (en) 2020-07-08
US20200228761A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
KR101159014B1 (ko) ｘ-ｙ 어드레싱 가능한 이미지 센서, 이를 포함하는 카메라 및 ｘ-ｙ 어드레싱 가능한 이미지 센서의 동작 방법
TWI387334B (zh) 具有延伸動態範圍之影像感測器及影像捕捉系統
KR101696463B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
JP4881987B2 (ja) 固体撮像装置および撮像装置
JP4428235B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置
US20090201405A1 (en) Solid-state imaging device
JP2006253876A (ja) 物理量分布検知装置および物理量分布検知装置の駆動方法
JP2012506668A (ja) ピクセルの垂直ビニングによるイメージセンサ
JP4159307B2 (ja) 撮像画像の再現方法
JP4139088B2 (ja) 固体撮像装置及びその制御方法
JP2010520662A (ja) 可変解像度可変感度イメージセンサ
JP7373346B2 (ja) 垂直検知器画素センサのためのサブサンプルされた色チャンネル読み出し配線
JP2008016862A (ja) 固体撮像素子
US7772665B2 (en) Solid-state imaging device
JP4731278B2 (ja) 固体撮像素子の駆動法方法
JP4551085B2 (ja) 固体撮像装置、撮像装置
JP2000197066A (ja) 固体撮像素子、その信号処理方法およびカメラシステム
JP2004221771A (ja) 固体撮像装置、カメラおよびカメラシステム
JP2022125515A (ja) 画像センサおよび電子機器
JPH10214957A (ja) 固体撮像装置
JP2004146955A (ja) 固体撮像素子及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R150 Certificate of patent or registration of utility model

Ref document number: 7373346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150