JP7365368B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7365368B2
JP7365368B2 JP2020566397A JP2020566397A JP7365368B2 JP 7365368 B2 JP7365368 B2 JP 7365368B2 JP 2020566397 A JP2020566397 A JP 2020566397A JP 2020566397 A JP2020566397 A JP 2020566397A JP 7365368 B2 JP7365368 B2 JP 7365368B2
Authority
JP
Japan
Prior art keywords
pair
semiconductor device
wiring layers
insulating substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020566397A
Other languages
English (en)
Other versions
JPWO2020149225A1 (ja
Inventor
沢水 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020149225A1 publication Critical patent/JPWO2020149225A1/ja
Application granted granted Critical
Publication of JP7365368B2 publication Critical patent/JP7365368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
従来、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を搭載した半導体装置が広く知られている。特許文献１には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置においては、絶縁基板の表面に複数の配線層（特許文献１では金属パターン４ａ，４ｂ）が設けられ、絶縁基板の裏面に放熱層（特許文献１では金属パターン４ｃ）が設けられている。放熱層は、絶縁基板の裏面全体にわたって設けられている。このため、放熱層の体積は、複数の配線層の体積よりも大である。したがって、ある所定の温度において、放熱層の熱膨張量は、複数の配線層の全体の熱膨張量よりも大である。なお、複数の配線層には、半導体素子（特許文献１ではＩＧＢＴ）が接合されている。
このような半導体装置においては、放熱性をより向上させるために、複数の配線層、および放熱層の双方の厚さを、より大にする方策が検討されている。半導体装置に本方策を講じると、両者の熱膨張量の差がより大きくなり、絶縁基板に熱が与えられる半導体装置の製造時（主に半導体素子の接合工程や封止樹脂の形成工程）および使用時において、絶縁基板に発生する反りがより顕著になる恐れがある。当該反りがより顕著になると、半導体装置の生産性、および使用時の信頼性の低下を招くことが懸念されるため、この点について改善が望まれる。
特開２００９－１５８７８７号公報
本開示は上記事情に鑑み、放熱性の低下を回避しつつ、絶縁基板に発生する反りの抑制を図ることが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、絶縁基板と、厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、かつ前記第１裏面が前記絶縁基板に接合された複数の配線層と、前記厚さ方向において前記第１主面と同じ側を向く第２主面、および前記第２主面とは反対側を向く第２裏面を有するとともに、前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置し、かつ前記第２主面が前記絶縁基板に接合された複数の放熱層と、前記複数の配線層の前記第１主面のいずれかに接合された半導体素子と、前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、前記厚さ方向に沿って視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっている。
本開示の構成および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の正面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３のＸＩ－ＸＩ線に沿う断面図である。 図３の部分拡大図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 本開示の第１実施形態の変形例にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１４に示す半導体装置の底面図である。 図１４のＸＶＩ－ＸＶＩ線に沿う断面図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１７に示す半導体装置の底面図である。 図１７のＸＩＸ－ＸＩＸ線に沿う断面図である。 図１７のＸＸ－ＸＸ線に沿う断面図である。 図１７のＸＸＩ－ＸＸＩ線に沿う断面図である。 図１７のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図１９の部分拡大図である。 図２１の部分拡大図である。 本開示の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２５に示す半導体装置の底面図である。 図２５のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 図２５のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。 図２５のＸＸＩＸ－ＸＸＩＸ線に沿う断面図である。 図２５のＸＸＸ－ＸＸＸ線に沿う断面図である。 図２７の部分拡大図である。 図２９の部分拡大図である。
本開示を実施するための形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図１３に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、絶縁基板１０、複数の配線層２１、複数の放熱層２２、一対の入力端子３１、一対の出力端子３２、複数のゲート端子３３、複数の検出端子３４、複数の半導体素子４０、および封止樹脂６０を備える。これらに加え、半導体装置Ａ１０は、複数の第１ワイヤ５０１、複数の第２ワイヤ５０２、複数のゲートワイヤ５０３、複数の検出ワイヤ５０４、第１導通部材５１、第２導通部材５２、第３導通部材５３および一対の第４導通部材５４をさらに備える。これらの図が示す半導体装置Ａ１０は、複数の半導体素子４０がたとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。ここで、図３は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線（二点鎖線）で示している。図３においては、ＶＩＩＩ－ＶＩＩＩ線、ＩＸ－ＩＸ線およびＸ－Ｘ線をそれぞれ一点鎖線で示している。
半導体装置Ａ１０の説明においては、便宜上、絶縁基板１０の厚さ方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の短手方向に対応する。第２方向ｙは、半導体装置Ａ１０の長手方向に対応する。また、半導体装置Ａ１０の説明においては、便宜上、第１方向ｘにおいて一対の入力端子３１が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘにおいて一対の出力端子３２が位置する側を「第１方向ｘの他方側」と呼ぶ。なお、「厚さ方向ｚ」、「第１方向ｘ」、「第２方向ｙ」、「第１方向ｘの一方側」および「第１方向ｘの他方側」は、後述する半導体装置Ａ２０および半導体装置Ａ３０の説明においても適用する。
絶縁基板１０には、図８～図１１に示すように、複数の配線層２１および複数の放熱層２２が接合されている。絶縁基板１０は、熱伝導率が比較的高い材料から構成されることが望ましい。半導体装置Ａ１０が示す例においては、絶縁基板１０は、窒化ケイ素（Ｓｉ3Ｎ4）を含むセラミックスである。なお、絶縁基板１０は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスでもよい。絶縁基板１０は、封止樹脂６０に覆われている。
複数の配線層２１は、図８～図１１に示すように、厚さ方向ｚにおいて絶縁基板１０の一方の面に接合されている。複数の配線層２１は、図３に示す一対の入力端子３１、一対の出力端子３２、第１導通部材５１、第２導通部材５２、第３導通部材５３および一対の第４導通部材５４とともに、半導体装置Ａ１０の外部と、複数の半導体素子４０との導電経路を構成している。複数の配線層２１は、銅（Ｃｕ）を含む金属層である。図１３に示す複数の配線層２１の各々の厚さｔ１は、絶縁基板１０の厚さｔ０よりも大である。厚さｔ１は、たとえば０．８ｍｍ以上である。複数の配線層２１の各々の表面には、たとえば、銀（Ａｇ）めっき、またはアルミニウム（Ａｌ）層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。厚さ方向ｚに沿って視て、複数の配線層２１は、いずれも絶縁基板１０の周縁よりも内方に位置する。複数の配線層２１は、いずれも封止樹脂６０に覆われている。
図８～図１１に示すように、複数の配線層２１の各々は、第１主面２１１、第１裏面２１２および複数の第１端面２１３を有する。第１主面２１１および第１裏面２１２は、厚さ方向ｚにおいて互いに反対側を向く。これらのうち、第１裏面２１２が絶縁基板１０に接合されている。複数の第１端面２１３は、第１主面２１１および第１裏面２１２の双方につながり、かつ厚さ方向ｚに対して直交する方向を向く。複数の第１端面２１３は、一対の第１面２１３Ａおよび一対の第３面２１３Ｂを含む。一対の第１面２１３Ａは、第１方向ｘにおいて互いに離間している。一対の第３面２１３Ｂは、第２方向ｙにおいて互いに離間している。
図８～図１１に示すように、一対の第１面２１３Ａおよび一対の第３面２１３Ｂの各々は、複数の配線層２１のいずれかに対して、その内方に凹んだ湾曲面となっている。複数の配線層２１のいずれかにおいて、一対の第１面２１３Ａおよび一対の第３面２１３Ｂの各々は、厚さ方向ｚに対して第１主面２１１から第１裏面２１２にかけて徐々に外方に拡がるテーパをなしている。このため、複数の配線層２１の各々において、第１主面２１１の面積は、第１裏面２１２の面積よりも小である。このような一対の第１面２１３Ａおよび一対の第３面２１３Ｂの各々の形状は、複数の配線層２１が、絶縁基板１０に接合された金属層に対してウェットエッチングが施されたものであることに起因する。
図３に示すように、半導体装置Ａ１０が示す例においては、複数の配線層２１は、一対の第１配線層２１Ａ、一対の第２配線層２１Ｂ、および第３配線層２１Ｃを含む。なお、複数の配線層２１の構成は、本実施形態に限定されず、複数の半導体素子４０の個数および配置形態に応じて、自在に設定可能である。
図３に示すように、一対の第１配線層２１Ａは、絶縁基板１０において第１方向ｘの一方側に位置する。一対の第１配線層２１Ａは、第２方向ｙにおいて互いに離間している。一対の第２配線層２１Ｂは、絶縁基板１０において第１方向ｘの他方側に位置する。一対の第２配線層２１Ｂは、第２方向ｙにおいて互いに離間している。一対の第２配線層２１Ｂは、第１方向ｘにおいて一対の第１配線層２１Ａの隣に位置する。第３配線層２１Ｃは、絶縁基板１０において第１方向ｘの一方側に位置し、かつ一対の第１配線層２１Ａの間に位置する。
複数の放熱層２２は、図８～図１１に示すように、厚さ方向ｚにおいて絶縁基板１０の他方の面に接合されている。すなわち、複数の放熱層２２は、厚さ方向ｚにおいて絶縁基板１０に対して複数の配線層２１とは反対側に位置する。複数の放熱層２２は、銅を含む金属層である。図１３に示す複数の放熱層２２の各々の厚さｔ２は、絶縁基板１０の厚さｔ０よりも大である。厚さｔ２は、たとえば０．８ｍｍ以上である。複数の配線層２１の各々の表面には、たとえばニッケルめっきを施してもよい。厚さ方向ｚに沿って視て、複数の放熱層２２は、いずれも絶縁基板１０の周縁よりも内方に位置する。複数の放熱層２２は、いずれも一部が封止樹脂６０に覆われている。
図８～図１１に示すように、複数の放熱層２２の各々は、第２主面２２１、第２裏面２２２および複数の第２端面２２３を有する。第２主面２２１は、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１と同じ側を向く。第２主面２２１は、絶縁基板１０に接合されている。第２裏面２２２は、第２主面２２１とは反対側を向く。第２裏面２２２は、封止樹脂６０から露出している。複数の第２端面２２３は、第２主面２２１および第２裏面２２２の双方につながり、かつ厚さ方向ｚに対して直交する方向を向く。複数の第２端面２２３は、一対の第２面２２３Ａおよび一対の第４面２２３Ｂを含む。一対の第２面２２３Ａは、第１方向ｘにおいて互いに離間している。一対の第４面２２３Ｂは、第２方向ｙにおいて互いに離間している。
図８～図１１に示すように、一対の第２面２２３Ａおよび一対の第４面２２３Ｂの各々は、複数の放熱層２２のいずれかに対して、その内方に凹んだ湾曲面となっている。複数の放熱層２２のいずれかにおいて、一対の第２面２２３Ａおよび一対の第４面２２３Ｂの各々は、厚さ方向ｚに対して第２裏面２２２から第２主面２２１にかけて徐々に外方に拡がるテーパをなしている。このため、複数の放熱層２２の各々において、第２主面２２１の面積は、第２裏面２２２の面積よりも大である。このような一対の第２面２２３Ａおよび一対の第４面２２３Ｂの各々の形状は、複数の放熱層２２が、絶縁基板１０に接合された金属層に対してウェットエッチングが施されたものであることに起因する。
図４に示すように、半導体装置Ａ１０が示す例においては、複数の放熱層２２は、一対の第１放熱層２２Ａ、一対の第２放熱層２２Ｂ、および第３放熱層２２Ｃを含む。一対の第１放熱層２２Ａは、絶縁基板１０において第１方向ｘの一方側に位置する。一対の第１放熱層２２Ａは、第２方向ｙにおいて互いに離間している。図３、図４、および図８～図１０に示すように、厚さ方向ｚに沿って視て、一対の第１放熱層２２Ａは、一対の第１配線層２１Ａに対して個別に重なっている。一対の第２放熱層２２Ｂは、絶縁基板１０において第１方向ｘの他方側に位置する。一対の第２放熱層２２Ｂは、第２方向ｙにおいて互いに離間している。図３、図４、図８、図９および図１１に示すように、厚さ方向ｚに沿って視て、一対の第２放熱層２２Ｂは、一対の第２配線層２１Ｂに対して個別に重なっている。第３放熱層２２Ｃは、絶縁基板１０において第１方向ｘの一方側に位置し、かつ一対の第１放熱層２２Ａの間に位置する。図３、図４および図１０に示すように、厚さ方向ｚに沿って視て、第３放熱層２２Ｃは、第３配線層２１Ｃに重なっている。このように、厚さ方向ｚに沿って視て、複数の配線層２１は、複数の放熱層２２に対して個別に重なっている。厚さ方向ｚに沿って視て、互いに重なる複数の配線層２１の各々の形状と、複数の放熱層２２の各々の形状とは、ともに同一である。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、互いに重なる複数の配線層２１の各々と、複数の放熱層２２の各々とにおいて、複数の第２端面２２３の位置は、複数の第１端面２１３の位置に等しい。
一対の入力端子３１は、図２～図４に示すように、半導体装置Ａ１０において第１方向ｘの一方側に位置する。一対の入力端子３１は、第２方向ｙにおいて互いに離間している。一対の入力端子３１には、外部からの直流電源が供給される。半導体装置Ａ１０が示す例においては、一対の入力端子３１は、一対の出力端子３２、複数のゲート端子３３および複数の検出端子３４とともに、同一のリードフレームから構成される。当該リードフレームは、銅または銅合金を含む。一対の入力端子３１は、第１入力端子３１Ａおよび第２入力端子３１Ｂを含む。第１入力端子３１Ａは、一対の入力端子３１の正極（Ｐ端子）をなしている。第２入力端子３１Ｂは、一対の入力端子３１の負極（Ｎ端子）をなしている。第１入力端子３１Ａおよび第２入力端子３１Ｂの各々は、パッド部３１１および端子部３１２を有する。
図３に示すように、パッド部３１１は、絶縁基板１０に対して厚さ方向ｚに離間しており、かつ封止樹脂６０に覆われている。これにより、一対の入力端子３１は、封止樹脂６０に支持されている。なお、パッド部３１１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３１２は、パッド部３１１につながり、かつ封止樹脂６０から露出している。端子部３１２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３１２は、基部３１２Ａおよび起立部３１２Ｂを有する。基部３１２Ａは、パッド部３１１につながり、かつ第１方向ｘの一方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）から第１方向ｘに延びている。図６に示すように、起立部３１２Ｂは、基部３１２Ａの第１方向ｘにおける先端から、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１が向く側に向けて延びている。これにより、図７～図９に示すように、第２方向ｙに沿って視て、端子部３１２はＬ字状をなしている。なお、端子部３１２の表面には、たとえばニッケルめっきを施してもよい。
一対の出力端子３２は、図２～図４に示すように、半導体装置Ａ１０において第１方向ｘの他方側に位置する。一対の出力端子３２は、第２方向ｙにおいて互いに離間している。一対の出力端子３２から、複数の半導体素子４０により電力変換された交流電力（電圧）が出力される。一対の出力端子３２の各々は、パッド部３２１および端子部３２２を有する。なお、出力端子３２の個数は、本実施形態に限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。
図３に示すように、パッド部３２１は、絶縁基板１０に対して厚さ方向ｚに離間しており、かつ封止樹脂６０に覆われている。これにより、一対の出力端子３２は、封止樹脂６０に支持されている。なお、パッド部３２１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３２２は、パッド部３２１につながり、かつ封止樹脂６０から露出している。端子部３２２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３２２は、基部３２２Ａおよび起立部３２２Ｂを有する。基部３２２Ａは、パッド部３２１につながり、かつ第１方向ｘの他方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）から第１方向ｘに延びている。図５に示すように、起立部３２２Ｂは、基部３２２Ａの第１方向ｘにおける先端から、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１が向く側に向けて延びている。これにより、図７～図９に示すように、第２方向ｙに沿って視て、端子部３２２はＬ字状をなしている。なお、端子部３２２の形状は、一対の入力端子３１の端子部３１２の形状と同一である。なお、端子部３２２の表面には、たとえばニッケルめっきを施してもよい。
複数の半導体素子４０の各々は、図３、図８、図９および図１１に示すように、複数の配線層２１の第１主面２１１のいずれかに接合されている。複数の半導体素子４０の各々は、厚さ方向ｚに沿って視て矩形状（半導体装置Ａ１０では正方形状）である。複数の半導体素子４０は、いずれも炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴである。なお、複数の半導体素子４０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタなどのスイッチング素子でもよい。さらには、複数の半導体素子４０は、スイッチング素子のみならず、ショットキーバリアダイオードのような整流素子でもよい。なお、半導体装置Ａ１０の説明においては、複数の半導体素子４０が、いずれもｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
図３に示すように、半導体装置Ａ１０が示す例においては、複数の半導体素子４０は、一対の第１素子４０Ａおよび一対の第２素子４０Ｂを含む。一対の第１素子４０Ａは、一対の第１配線層２１Ａの第１主面２１１に個別に接合されている。一対の第１素子４０Ａは、半導体装置Ａ１０の上アーム回路（高電圧領域）を構成している。一対の第２素子４０Ｂは、一対の第２配線層２１Ｂの第１主面２１１に個別に接合されている。一対の第２素子４０Ｂは、半導体装置Ａ１０の下アーム回路（低電圧領域）を構成している。なお、複数の半導体素子４０の個数は、本実施形態に限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。
図１２および図１３に示すように、複数の半導体素子４０の各々は、第１電極４１、第２電極４２、ゲート電極４３および絶縁膜４４を有する。
図１３に示すように、第１電極４１は、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１から最も遠くに位置する。複数の半導体素子４０の各々において、第１電極４１には、その半導体素子４０の内部からソース電流が流れる。図１２に示すように、半導体装置Ａ１０が示す例においては、第１電極４１は、４つに分割された構成となっている。
図１３に示すように、第２電極４２は、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１から最も近くに位置する。このため、複数の半導体素子４０の各々において、第２電極４２は、第１電極４１とは反対側に位置する。複数の半導体素子４０の各々において、第２電極４２には、その半導体素子４０の内部に向けドレイン電流が流れる。第２電極４２は、導電性を有する接合層４９により、複数の配線層２１の第１主面２１１のいずれかに接合されている。すなわち、一対の半導体素子４０の第２電極４２は、接合層４９により一対の第１配線層２１Ａの第１主面２１１に接合されている。一対の半導体素子４０の第２電極４２は、接合層４９により一対の第２配線層２１Ｂの第１主面２１１に接合されている。これにより、一対の第１素子４０Ａの第２電極４２は、一対の第１配線層２１Ａに個別に導通している。一対の第２素子４０Ｂの第２電極４２は、一対の第２配線層２１Ｂに個別に導通している。接合層４９は、たとえば、錫（Ｓｎ）を主成分とする鉛フリーハンダ、または焼成銀である。
図１２に示すように、ゲート電極４３は、厚さ方向ｚにおいて第１電極４１と略同位置に位置する。複数の半導体素子４０の各々において、ゲート電極４３には、その半導体素子４０を駆動させるためのゲート電圧が印加される。ゲート電極４３の大きさは、４つに分割された第１電極４１の１つの部分の大きさよりも小とされている。
図１２および図１３に示すように、絶縁膜４４は、厚さ方向ｚにおいて第１電極４１およびゲート電極４３と略同位置に位置する。絶縁膜４４は、厚さ方向ｚに沿って視て第１電極４１およびゲート電極４３をそれぞれ囲んでいる。絶縁膜４４は、複数の配線層２１の第１主面２１１から遠ざかるにつれて、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素層、ポリベンゾオキサゾール（ＰＢＯ）層の順に積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
複数の第１ワイヤ５０１は、図３および図８に示すように、一対の第１素子４０Ａの第１電極４１と、一対の第２配線層２１Ｂの第１主面２１１とに接合されている。半導体装置Ａ１０が示す例においては、複数の第１ワイヤ５０１は８本からなる。これらのうち、４本の第１ワイヤ５０１は、一方の第１素子４０Ａの第１電極４１と、第２方向ｙにおいてこの第１素子４０Ａと隣に位置する一方の第２配線層２１Ｂの第１主面２１１とに接合されている。残り４本の第１ワイヤ５０１は、他方の第１素子４０Ａの第１電極４１と、第２方向ｙにおいてこの第１素子４０Ａと隣に位置する他方の第２配線層２１Ｂの第１主面２１１とに接合されている。これにより、一対の第１素子４０Ａの第１電極４１は、一対の第２配線層２１Ｂに個別に導通している。複数の第１ワイヤ５０１は、たとえばアルミニウムを含む金属からなる。
複数の第２ワイヤ５０２は、図３および図９に示すように、一対の第２素子４０Ｂの第１電極４１と、第３配線層２１Ｃの第１主面２１１とに接合されている。半導体装置Ａ１０が示す例においては、複数の第２ワイヤ５０２は８本からなる。これらのうち、４本の第２ワイヤ５０２は、一方の第２素子４０Ｂの第１電極４１と、第３配線層２１Ｃの第１主面２１１とに接合されている。残り４本の第２ワイヤ５０２は、他方の半導体素子４０の第１電極４１と、第３配線層２１Ｃの第１主面２１１とに接合されている。これにより、一対の第２素子４０Ｂの第１電極４１は、第３配線層２１Ｃに導通している。複数の第２ワイヤ５０２は、たとえばアルミニウムを含む金属からなる。
複数のゲート端子３３は、図２～図４に示すように、半導体装置Ａ１０において第１方向ｘの両側に位置する。半導体装置Ａ１０が示す例においては、複数のゲート端子３３の個数は、複数の半導体素子４０の個数に対応している。複数のゲート端子３３の各々には、複数の半導体素子４０のいずれかを駆動させるためのゲート電圧が印加される。複数のゲート端子３３の各々は、パッド部３３１および端子部３３２を有する。
図３に示すように、パッド部３３１は、絶縁基板１０に対して厚さ方向ｚに離間しており、かつ封止樹脂６０に覆われている。これにより、複数のゲート端子３３は、封止樹脂６０に支持されている。なお、パッド部３３１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３３２は、パッド部３３１につながり、かつ封止樹脂６０から露出している。端子部３３２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３３２は、基部３３２Ａおよび起立部３３２Ｂを有する。基部３３２Ａは、パッド部３３１につながり、かつ封止樹脂６０の一対の第１側面６３Ａ（詳細は後述）のいずれかから第１方向ｘに延びている。基部３３２Ａの第１方向ｘにおける寸法は、一対の入力端子３１の基部３１２Ａ、および一対の出力端子３２の基部３２２Ａの各々の第１方向ｘにおける寸法よりも小である。図５および図６に示すように、起立部３３２Ｂは、基部３３２Ａの第１方向ｘにおける先端から、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１が向く側に向けて延びている。これにより、図７～図９に示すように、第２方向ｙに沿って視て、端子部３３２はＬ字状をなしている。なお、端子部３３２の表面には、たとえばニッケルめっきを施してもよい。
複数のゲートワイヤ５０３は、図３および図１２に示すように、複数の半導体素子４０のゲート電極４３と、複数のゲート端子３３のパッド部３３１とに個別に接合されている。これにより、複数のゲート端子３３は、複数の半導体素子４０のゲート電極４３に個別に導通している。複数のゲートワイヤ５０３は、たとえば金またはアルミニウムを含む金属からなる。
図３に示すように、一対の第１素子４０Ａのゲート電極４３に導通する一対のゲート端子３３は、半導体装置Ａ１０において第１方向ｘの他方側に位置する。当該一対のゲート端子３３は、第２方向ｙにおいて一対の出力端子３２の間に位置する。一対の第２素子４０Ｂのゲート電極４３に導通する一対のゲート端子３３は、半導体装置Ａ１０において第１方向ｘの一方側に位置する。当該一対のゲート端子３３は、第２方向ｙにおいて一対の入力端子３１の間に位置する。
複数の検出端子３４は、図２～図４に示すように、半導体装置Ａ１０において第１方向ｘの両側に位置する。半導体装置Ａ１０が示す例においては、複数の検出端子３４の個数は、複数の半導体素子４０の個数に対応している。複数の検出端子３４の各々には、複数の半導体素子４０のいずれかの第１電極４１に流れるソース電流に対応した電圧が印加される。複数の検出端子３４の各々に印加された電圧に基づき、半導体装置Ａ１０が実装される配線基板に構成された回路において、複数の半導体素子４０の各々の第１電極４１にながれるソース電流が検出される。複数の検出端子３４の各々は、パッド部３４１および端子部３４２を有する。
図３に示すように、パッド部３４１は、絶縁基板１０に対して厚さ方向ｚに離間しており、かつ封止樹脂６０に覆われている。これにより、複数の検出端子３４は、封止樹脂６０に支持されている。なお、パッド部３４１の表面には、たとえば銀めっきを施してもよい。
図３に示すように、端子部３４２は、パッド部３４１につながり、かつ封止樹脂６０から露出している。端子部３４２は、半導体装置Ａ１０を配線基板に実装する際に用いられる。端子部３４２は、基部３４２Ａおよび起立部３４２Ｂを有する。基部３４２Ａは、パッド部３４１につながり、かつ封止樹脂６０の一対の第１側面６３Ａ（詳細は後述）のいずれかから第１方向ｘに延びている。基部３４２Ａの第１方向ｘにおける寸法は、一対の入力端子３１の基部３１２Ａ、および一対の出力端子３２の基部３２２Ａの各々の第１方向ｘにおける寸法よりも小である。図５および図６に示すように、起立部３４２Ｂは、基部３４２Ａの第１方向ｘにおける先端から、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１が向く側に向けて延びている。これにより、図７～図９に示すように、第２方向ｙに沿って視て、端子部３４２はＬ字状をなしている。なお、端子部３４２の表面には、たとえばニッケルめっきを施してもよい。
複数の検出ワイヤ５０４は、図３および図１２に示すように、複数の半導体素子４０の第１電極４１と、複数の検出端子３４のパッド部３４１とに個別に接合されている。これにより、複数の検出端子３４は、複数の半導体素子４０の第１電極４１に個別に導通している。複数の検出ワイヤ５０４は、たとえばアルミニウムを含む金属からなる。
図３に示すように、複数の検出端子３４の各々は、これが導通する複数の半導体素子４０のいずれかに対応して配置された複数のゲート端子３３の隣に位置する。これら２つの端子は、第２方向ｙにおいて互いに隣り合っている。このように、半導体装置Ａ１０においては、これら２つの端子が一組となって、複数の半導体素子４０のいずれかに対応して配置されている。
第１導通部材５１は、図３および図１０に示すように、一対の第１配線層２１Ａの第１主面２１１に接合されている。これにより、一対の第１配線層２１Ａは、相互に導通している。第１導通部材５１は、厚さ方向ｚに沿って視て第２方向ｙに延び、かつ第３配線層２１Ｃを跨いでいる。半導体装置Ａ１０が示す例においては、第１導通部材５１は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。なお、第１導通部材５１は、当該複数のワイヤに替えて、たとえば銅を含む金属リードでもよい。
第２導通部材５２は、図３および図８に示すように、第１入力端子３１Ａのパッド部３１１と、一方の第１配線層２１Ａの第１主面２１１とに接合されている。これにより、第１入力端子３１Ａは、一対の第１配線層２１Ａ、および第１導通部材５１を介して、一対の第１素子４０Ａの第２電極４２に導通している。半導体装置Ａ１０が示す例においては、第２導通部材５２は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
第３導通部材５３は、図３に示すように、第２入力端子３１Ｂのパッド部３１１と、第３配線層２１Ｃの第１主面２１１とに接合されている。これにより、第２入力端子３１Ｂは、第３配線層２１Ｃおよび複数の第２ワイヤ５０２を介して、一対の第２素子４０Ｂの第１電極４１に導通している。半導体装置Ａ１０が示す例においては、第３導通部材５３は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
一対の第４導通部材５４は、図３および図４に示すように、一対の出力端子３２のパッド部３２１と、一対の第２配線層２１Ｂの第１主面２１１とに個別に接合されている。これにより、一対の出力端子３２は、一対の第２配線層２１Ｂを介して、一対の第２素子４０Ｂの第２電極４２に個別に導通している。半導体装置Ａ１０が示す例においては、一対の第４導通部材５４の各々は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
封止樹脂６０は、図８～図１１に示すように、絶縁基板１０、複数の配線層２１および複数の半導体素子４０と、複数の放熱層２２のそれぞれ一部とを覆っている。封止樹脂６０は、複数の第１ワイヤ５０１、複数の第２ワイヤ５０２、複数のゲートワイヤ５０３、複数の検出ワイヤ５０４、第１導通部材５１、第２導通部材５２、第３導通部材５３および一対の第４導通部材５４をさらに覆っている。封止樹脂６０は、エポキシ樹脂を主成分とする材料からなる。図２～図７（図３を除く）に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂおよび一対の取付け孔６４を有する。
図８～図１１に示すように、頂面６１は、厚さ方向ｚにおいて複数の配線層２１の第１主面２１１と同じ側を向く。底面６２は、頂面６１とは反対側を向く。図４に示すように、底面６２から複数の放熱層２２の第２裏面２２２が露出している。底面６２は、複数の放熱層２２の第２裏面２２２の周囲を囲んでいる。
図２～図６（図３を除く）に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘにおいて互いに離間している。半導体装置Ａ１０において第１方向ｘの一方側に位置する一方の第１側面６３Ａから、一対の入力端子３１の端子部３１２と、一対の第２素子４０Ｂに対応して配置された一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２とが露出している。半導体装置Ａ１０において第１方向ｘの他方側に位置する他方の第１側面６３Ａから、一対の出力端子３２の出力端子３２と、一対の第１素子４０Ａに対応して配置された一対のゲート端子３３の端子部３３２、および一対の検出端子３４の端子部３４２とが露出している。図２、図４および図７に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙにおいて互いに離間している。一対の第２側面６３Ｂの各々は、一対の第１側面６３Ａにつながっている。
図２、図４および図１０に示すように、一対の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。厚さ方向ｚに沿って視て、一対の取付け孔６４の孔縁は円形状である。一対の取付け孔６４は、絶縁基板１０の第２方向ｙの両側に位置する。一対の取付け孔６４は、半導体装置Ａ１０をヒートシンクに取り付ける際に利用される。
〔第１実施形態の変形例〕
図１４～図１６に基づき、本開示の第１実施形態の変形例にかかる半導体装置Ａ１１について説明する。ここで、図１４は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ１０は、複数の連結層２３を備えることが、先述した半導体装置Ａ１０の構成と異なる。
複数の連結層２３は、図１４～図１６に示すように、厚さ方向ｚにおいて絶縁基板１０に対して複数の配線層２１とは反対側に位置する。複数の連結層２３は、絶縁基板１０に接合されている。複数の連結層２３は、複数の放熱層２２と同一の金属層である。
図１５に示すように、複数の連結層２３の各々は、複数の放熱層２２の少なくとも２つを相互に連結している。複数の連結層２３の各々において、厚さ方向ｚ、および複数の放熱層２２を相互に連結する方向の双方に対して直交する方向（以下「幅方向」という。）の寸法は、これに連結される複数の放熱層２２の当該幅方向の寸法よりも小である。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、絶縁基板１０と、第１裏面２１２が絶縁基板１０に接合された複数の配線層２１と、第２主面２２１が絶縁基板１０に接合された複数の放熱層２２と、複数の配線層２１の第１主面２１１のいずれかに接合された半導体素子４０とを備える。厚さ方向ｚに沿って視て、複数の配線層２１は、複数の放熱層２２に対して個別に重なっている。半導体装置Ａ１０の製造時および使用時において、複数の配線層２１および複数の放熱層２２に熱が伝達される。この際、絶縁基板１０と複数の配線層２１との界面における熱ひずみと、絶縁基板１０と複数の放熱層２２との界面における熱ひずみとの差がより小さくなる。このため、絶縁基板１０に発生する反りを抑制することができる。したがって、半導体装置Ａ１０によれば、放熱性の低下を回避しつつ、絶縁基板１０に発生する反りの抑制を図ることが可能となる。
複数の配線層２１の各々の厚さｔ１は、絶縁基板１０の厚さｔ０よりも大である。これにより、複数の配線層２１の厚さ方向ｚに対して直交する方向における熱抵抗を低減させることができる。
複数の放熱層２２の各々の厚さｔ２は、絶縁基板１０の厚さｔ０よりも大である。これにより、複数の放熱層２２の厚さ方向ｚに対して直交する方向における熱抵抗を低減させることができる。
厚さ方向ｚに沿って視て、互いに重なる複数の配線層２１の各々の形状と、複数の放熱層２２の各々の形状とは、ともに同一である。これにより、絶縁基板１０と複数の配線層２１との界面における熱ひずみの分布に対して、絶縁基板１０と複数の放熱層２２との界面における熱ひずみの分布の偏りを抑えることができる。
半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、複数の放熱層２２の第２端面２２３の位置は、複数の配線層２１の第１端面２１３の位置に等しい。これにより、絶縁基板１０と複数の配線層２１との界面における熱ひずみの分布と、絶縁基板１０と複数の放熱層２２との界面における熱ひずみの分布とを、略一致させることができる。
半導体装置Ａ１０は、絶縁基板１０、複数の配線層２１、および半導体素子４０と、複数の放熱層２２の一部とを覆う封止樹脂６０をさらに備える。複数の放熱層２２の第２裏面２２２は、封止樹脂６０から露出している。これにより、半導体装置Ａ１０の放熱性の低下を回避することができる。
厚さ方向ｚに沿って視て、複数の配線層２１および複数の放熱層２２は、いずれも絶縁基板１０の周縁よりも内方に位置する。これにより、絶縁基板１０の周縁およびその近傍は、封止樹脂６０に覆われた構成となる。したがって、複数の放熱層２２の第２裏面２２２が封止樹脂６０から露出した状態であっても、封止樹脂６０から絶縁基板１０が脱落することを、より効果的に防止することができる。
半導体装置Ａ１１においては、厚さ方向ｚにおいて絶縁基板１０に対して複数の配線層２１とは反対側に位置する連結層２３をさらに備える。連結層２３は、絶縁基板１０に接合され、かつ複数の放熱層２２の少なくとも２つを相互に連結している。これにより、複数の放熱層２２の熱分布を、より均一にすることができる。
〔第２実施形態〕
図１７～図２４に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ２０は、複数の配線層２１および複数の放熱層２２の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
図１９～図２２に示すように、複数の放熱層２２の複数の第２端面２２３の少なくともいずれかが、複数の配線層２１の複数の第１端面２１３の少なくともいずれかよりも外方に位置する。半導体装置Ａ２０が示す例においては、一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂの各々の複数の第２端面２２３の少なくともいずれかは、これらに対応する一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂの各々の複数の第１端面２１３の少なくともいずれかよりも外方に位置する。なお、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂには、複数の半導体素子４０が接合されている。
図１９および図２０に示すように、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂと、これらに対応する一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂにおいて、複数の第２端面２２３に含まれる一対の第２面２２３Ａの少なくともいずれかが、複数の第１端面２１３に含まれる一対の第１面２１３Ａの少なくともいずれかよりも外方に位置する。半導体装置Ａ２０においては、図２３に示すように、厚さ方向ｚに沿って視て、一対の第２面２２３Ａの一方の位置は、当該第２面２２３Ａに最も近い一対の第１面２１３Ａのいずれかの位置に等しい。あわせて、一対の第２面２２３Ａの他方は、当該第２面２２３Ａに最も近い一対の第１面２１３Ａのいずれかよりも外方に位置する。
図２３に示す一対の第１面２１３Ａのいずれかと、その面に対して外方に位置する一対の第２面２２３Ａのいずれかとの第１方向ｘの最小距離Ｌｘは、以下の関係を有する。最小距離Ｌｘは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第２面２２３Ａを有するものの厚さｔ２とを加えた値以上である。すなわち、Ｌｘ≧ｔ０＋ｔ２である。なお、最小距離Ｌｘは、一対の第１面２１３Ａのいずれかと、第１裏面２１２との境界２１４Ａから、その第１面２１３Ａに対して外方に位置する一対の第２面２２３Ａのいずれかと、第２裏面２２２との境界２２４Ａに至る第１方向ｘの距離である。これにより、境界２１４Ａから斜め下方に延び、かつ第１裏面２１２とのなす角度が４５°である傾斜面Ｓ１に対して、境界２２４Ａは、その全体が傾斜面Ｓ１を通過するか、または傾斜面Ｓ１よりも外方に位置する。
図２１および図２２に示すように、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂと、これらに対応する一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂにおいて、複数の第２端面２２３に含まれる一対の第４面２２３Ｂの少なくともいずれかが、複数の第１端面２１３に含まれる一対の第３面２１３Ｂの少なくともいずれかよりも外方に位置する。半導体装置Ａ２０においては、図２４に示すように、厚さ方向ｚに沿って視て、一対の第４面２２３Ｂの一方の位置は、当該第４面２２３Ｂに最も近い一対の第３面２１３Ｂのいずれかの位置に等しい。あわせて、一対の第４面２２３Ｂの他方は、当該第４面２２３Ｂに最も近い一対の第３面２１３Ｂのいずれかよりも外方に位置する。
図２４に示す一対の第３面２１３Ｂのいずれかと、その面に対して外方に位置する一対の第４面２２３Ｂのいずれかとの第２方向ｙの最小距離Ｌｙは、以下の関係を有する。最小距離Ｌｙは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第４面２２３Ｂを有するものの厚さｔ２とを加えた値以上である。すなわち、Ｌｙ≧ｔ０＋ｔ２である。なお、最小距離Ｌｙは、一対の第３面２１３Ｂのいずれかと、第１裏面２１２との境界２１４Ｂから、その第３面２１３Ｂに対して外方に位置する一対の第４面２２３Ｂのいずれかと、第２裏面２２２との境界２２４Ｂに至る第２方向ｙの距離である。これにより、境界２１４Ｂから斜め下方に延び、かつ第１裏面２１２とのなす角度が４５°である傾斜面Ｓ２に対して、境界２２４Ｂは、その全体が傾斜面Ｓ２を通過するか、または傾斜面Ｓ２よりも外方に位置する。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、絶縁基板１０と、第１裏面２１２が絶縁基板１０に接合された複数の配線層２１と、第２主面２２１が絶縁基板１０に接合された複数の放熱層２２と、複数の配線層２１の第１主面２１１のいずれかに接合された半導体素子４０とを備える。厚さ方向ｚに沿って視て、複数の配線層２１は、複数の放熱層２２に対して個別に重なっている。したがって、半導体装置Ａ２０によっても、放熱性の低下を回避しつつ、絶縁基板１０に発生する反りの抑制を図ることが可能となる。
複数の配線層２１の第１端面２１３は、第１方向ｘにおいて互いに離間した一対の第１面２１３Ａを含む。複数の放熱層２２の第２端面２２３は、第１方向ｘにおいて互いに離間した一対の第２面２２３Ａを含む。半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、一対の第２面２２３Ａの一方の位置は、当該第２面２２３Ａに最も近い一対の第１面２１３Ａのいずれかの位置に等しい。あわせて、一対の第２面２２３Ａの他方は、当該第２面２２３Ａに最も近い一対の第１面２１３Ａのいずれかよりも外方に位置する。
ここで、図２３を参照して、第２方向ｙに沿って視て、複数の配線層２１から絶縁基板１０を介して複数の放熱層２２の第２主面２２１に伝達された熱は、複数の放熱層２２の内部において傾斜面Ｓ１に略沿った状態で拡散される。半導体装置Ａ２０においては、当該他方の第２面２２３Ａに最も近い一対の第１面２１３Ａのいずれかと、その面よりも外方に位置する当該他方の第２面２２３Ａとの第１方向ｘの最小距離Ｌｘは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第２面２２３Ａを有するものの厚さｔ２とを加えた値以上である。これにより、複数の放熱層２２の第１方向ｘにおける熱抵抗を、より効果的に低減させることができる。
複数の配線層２１の第１端面２１３は、第２方向ｙにおいて互いに離間した一対の第３面２１３Ｂを含む。複数の放熱層２２の第２端面２２３は、第２方向ｙにおいて互いに離間した一対の第４面２２３Ｂを含む。半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、一対の第４面２２３Ｂの一方の位置は、当該第４面２２３Ｂに最も近い一対の第３面２１３Ｂのいずれかの位置に等しい。あわせて、一対の第４面２２３Ｂの他方は、当該第４面２２３Ｂに最も近い一対の第３面２１３Ｂのいずれかよりも外方に位置する。
ここで、図２４を参照して、第１方向ｘに沿って視て、複数の配線層２１から絶縁基板１０を介して複数の放熱層２２の第２主面２２１に伝達された熱は、複数の放熱層２２の内部において傾斜面Ｓ２に略沿った状態で拡散される。半導体装置Ａ２０においては、当該他方の第４面２２３Ｂに最も近い一対の第３面２１３Ｂのいずれかと、その面よりも外方に位置する当該他方の第４面２２３Ｂとの第２方向ｙの最小距離Ｌｙは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第４面２２３Ｂを有するものの厚さｔ２とを加えた値以上である。これにより、複数の放熱層２２の第２方向ｙにおける熱抵抗を、より効果的に低減させることができる。
〔第３実施形態〕
図２５～図３２に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省おする。ここで、図２５は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ３０は、複数の配線層２１および複数の放熱層２２の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
図２７～図３０に示すように、複数の放熱層２２の複数の第２端面２２３の少なくともいずれかが、複数の配線層２１の複数の第１端面２１３の少なくともいずれかよりも外方に位置する。半導体装置Ａ３０が示す例においては、一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂの各々の複数の第２端面２２３のいずれもが、これらに対応する一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂの各々の複数の第１端面２１３のいずれもよりも外方に位置する。なお、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂには、複数の半導体素子４０が接合されている。
図２７および図２８に示すように、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂと、これらに対応する一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂにおいて、複数の第２端面２２３に含まれる一対の第２面２２３Ａは、複数の第１端面２１３に含まれる一対の第１面２１３Ａよりも外方に位置する。
図３１に示す一対の第１面２１３Ａの各々と、その面に対して外方に位置する一対の第２面２２３Ａのいずれかとの第１方向ｘの最小距離Ｌｘは、以下の関係を有する。最小距離Ｌｘは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第２面２２３Ａを有するものの厚さｔ２とを加えた値以上である。すなわち、Ｌｘ≧ｔ０＋ｔ２である。なお、最小距離Ｌｘは、一対の第１面２１３Ａの各々と第１裏面２１２との境界２１４Ａから、一対の第２面２２３Ａの各々と第２裏面２２２との境界２２４Ａに至る第１方向ｘの距離である。これにより、境界２１４Ａから斜め下方に延び、かつ第１裏面２１２とのなす角度が４５°である傾斜面Ｓ１に対して、境界２２４Ａは、その全体が傾斜面Ｓ１を通過するか、または傾斜面Ｓ１よりも外方に位置する。
図２９および図３０に示すように、一対の第１配線層２１Ａおよび一対の第２配線層２１Ｂと、これらに対応する一対の第１放熱層２２Ａおよび一対の第２放熱層２２Ｂにおいて、複数の第２端面２２３に含まれる一対の第４面２２３Ｂは、複数の第１端面２１３に含まれる一対の第３面２１３Ｂよりも外方に位置する。
図３２に示す一対の第３面２１３Ｂの各々と、その面に対して外方に位置する一対の第４面２２３Ｂのいずれかとの第２方向ｙの最小距離Ｌｙは、以下の関係を有する。最小距離Ｌｙは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第４面２２３Ｂを有するものの厚さｔ２とを加えた値以上である。すなわち、Ｌｙ≧ｔ０＋ｔ２である。なお、最小距離Ｌｙは、一対の第３面２１３Ｂの各々と第１裏面２１２との境界２１４Ｂから、一対の第４面２２３Ｂの各々と第２裏面２２２との境界２２４Ｂに至る第２方向ｙの距離である。これにより、境界２１４Ｂから斜め下方に延び、かつ第１裏面２１２とのなす角度が４５°である傾斜面Ｓ２に対して、境界２２４Ｂは、その全体が傾斜面Ｓ２を通過するか、または傾斜面Ｓ２よりも外方に位置する。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、絶縁基板１０と、第１裏面２１２が絶縁基板１０に接合された複数の配線層２１と、第２主面２２１が絶縁基板１０に接合された複数の放熱層２２と、複数の配線層２１の第１主面２１１のいずれかに接合された半導体素子４０とを備える。厚さ方向ｚに沿って視て、複数の配線層２１は、複数の放熱層２２に対して個別に重なっている。したがって、半導体装置Ａ３０によっても、放熱性の低下を回避しつつ、絶縁基板１０に発生する反りの抑制を図ることが可能となる。
複数の配線層２１の第１端面２１３は、第１方向ｘにおいて互いに離間した一対の第１面２１３Ａを含む。複数の放熱層２２の第２端面２２３は、第１方向ｘにおいて互いに離間した一対の第２面２２３Ａを含む。半導体装置Ａ３０においては、一対の第２面２２３Ａは、一対の第１面２１３Ａよりも外方に位置する。
ここで、図３１を参照して、第２方向ｙに沿って視て、複数の配線層２１から絶縁基板１０を介して複数の放熱層２２の第２主面２２１に伝達された熱は、複数の放熱層２２の内部において傾斜面Ｓ１に略沿った状態で拡散される。半導体装置Ａ３０においては、一対の第１面２１３Ａの各々と、その面よりも外方に位置する一対の第２面２２３Ａのいずれかとの第１方向ｘの最小距離Ｌｘは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第２面２２３Ａを有するものの厚さｔ２とを加えた値以上である。これにより、複数の放熱層２２の第１方向ｘにおける熱抵抗を、半導体装置Ａ２０よりもさらに効果的に低減させることができる。
複数の配線層２１の第１端面２１３は、第２方向ｙにおいて互いに離間した一対の第３面２１３Ｂを含む。複数の放熱層２２の第２端面２２３は、第２方向ｙにおいて互いに離間した一対の第４面２２３Ｂを含む。半導体装置Ａ３０においては、一対の第４面２２３Ｂは、一対の第３面２１３Ｂよりも外方に位置する。
ここで、図３２を参照して、第１方向ｘに沿って視て、複数の配線層２１から絶縁基板１０を介して複数の放熱層２２の第２主面２２１に伝達された熱は、複数の放熱層２２の内部において傾斜面Ｓ２に略沿った状態で拡散される。半導体装置Ａ３０においては、一対の第３面２１３Ｂの各々と、その面よりも外方に位置する一対の第４面２２３Ｂのいずれかとの第２方向ｙの最小距離Ｌｙは、絶縁基板１０の厚さｔ０と、複数の放熱層２２のうち当該一対の第４面２２３Ｂを有するものの厚さｔ２とを加えた値以上である。これにより、複数の放熱層２２の第２方向ｙにおける熱抵抗を、半導体装置Ａ２０よりもさらに効果的に低減させることができる。
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示における種々の実施形態は、以下の付記として規定しうる。
付記１．絶縁基板と、
厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、かつ前記第１裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第１主面と同じ側を向く第２主面、および前記第２主面とは反対側を向く第２裏面を有するとともに、前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置し、かつ前記第２主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第１主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
前記厚さ方向に沿って視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっている、半導体装置。
付記２．前記複数の配線層の各々の厚さは、前記絶縁基板の厚さよりも大である、付記１に記載の半導体装置。
付記３．前記複数の放熱層の各々の厚さは、前記絶縁基板の厚さよりも大である、付記２に記載の半導体装置。
付記４．前記厚さ方向に沿って視て、互いに重なる前記複数の配線層の各々の形状と、前記複数の放熱層の各々の形状と、は、ともに同一である、付記２または３に記載の半導体装置。
付記５．前記複数の配線層の各々は、前記第１主面および前記第１裏面の双方につながる複数の第１端面を有し、
前記複数の放熱層の各々は、前記第２主面および前記第２裏面の双方につながる複数の第２端面を有し、
前記厚さ方向に沿って視て、前記複数の第２端面の位置は、前記複数の第１端面の位置に等しい、付記４に記載の半導体装置。
付記６．前記複数の配線層の各々は、前記第１主面および前記第１裏面の双方につながる複数の第１端面を有し、
前記複数の放熱層の各々は、前記第２主面および前記第２裏面の双方につながる複数の第２端面を有し、
前記複数の第２端面の少なくともいずれかが、前記複数の第１端面の少なくともいずれかよりも外方に位置する、付記４に記載の半導体装置。
付記７．前記複数の第１端面は、前記厚さ方向に対して直交する第１方向において互いに離間した一対の第１面を含み、
前記複数の第２端面は、前記第１方向において互いに離間した一対の第２面を含み、
前記一対の第２面の少なくともいずれかが、前記一対の第１面の少なくともいずれかよりも外方に位置する、付記６に記載の半導体装置。
付記８．前記一対の第１面のいずれかと、その面に対して外方に位置する前記一対の第２面のいずれかと、の前記第１方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第２面を有するものの厚さと、を加えた値以上である、付記７に記載の半導体装置。
付記９．前記厚さ方向に沿って視て、前記一対の第２面の一方の位置は、当該第２面に最も近い前記一対の第１面のいずれかの位置に等しく、
前記一対の第２面の他方は、当該第２面に最も近い前記一対の第１面のいずれかよりも外方に位置する、付記８に記載の半導体装置。
付記１０．前記一対の第２面は、前記一対の第１面よりも外方に位置する、付記８に記載の半導体装置。
付記１１．前記複数の第１端面は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向において互いに離間した一対の第３面を含み、
前記複数の第２端面は、前記第２方向において互いに離間した一対の第４面を含み、
前記一対の第４面の少なくともいずれかが、前記一対の第３面の少なくともいずれかよりも外方に位置する、付記７ないし１０のいずれかに記載の半導体装置。
付記１２．前記一対の第３面のいずれかと、その面に対して外方に位置する前記一対の第４面のいずれかと、の前記第２方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第４面を有するものの厚さと、を加えた値以上である、付記１１に記載の半導体装置。
付記１３．前記厚さ方向に沿って視て、前記一対の第４面の一方の位置は、当該第４面に最も近い前記一対の第３面のいずれかの位置に等しく、
前記一対の第４面の他方は、当該第４面に最も近い前記一対の第３面のいずれかよりも外方に位置する、付記１２に記載の半導体装置。
付記１４．前記一対の第４面は、前記一対の第３面よりも外方に位置する、付記１２に記載の半導体装置。
付記１５．前記複数の放熱層の一部が前記封止樹脂に覆われ、
前記複数の放熱層の前記第２裏面が、前記封止樹脂から露出している、付記１ないし１４のいずれかに記載の半導体装置。
付記１６．前記厚さ方向に沿って視て、前記複数の配線層および前記複数の放熱層は、いずれも前記絶縁基板の周縁よりも内方に位置する、付記１５に記載の半導体装置。
付記１７．前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置する連結層をさらに備え、
前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも２つを相互に連結している、付記１ないし１６のいずれかに記載の半導体装置。

Claims (19)

  1. 絶縁基板と、
    厚さ方向において互いに反対側を向く第１主面および第１裏面を各々が有するとともに、前記第１裏面が前記絶縁基板に接合された複数の配線層と、
    前記厚さ方向において前記第１主面と同じ側を向く第２主面、および前記第２主面とは反対側を向く第２裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第２主面が前記絶縁基板に接合された複数の放熱層と、
    前記複数の配線層の前記第１主面のいずれかに接合された半導体素子と、
    前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、
    前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置する連結層と、を備え、
    前記厚さ方向に視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
    前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも２つを相互に連結している、半導体装置。
  2. 前記複数の配線層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項１に記載の半導体装置。
  3. 前記複数の放熱層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項２に記載の半導体装置。
  4. 前記複数の配線層の各々の厚さは、０．８ｍｍ以上であり、
    前記複数の配線層の各々の厚さは、０．８ｍｍ以上である、請求項３に記載の半導体装置。
  5. 前記厚さ方向に視て、前記複数の配線層の各々の形状と、前記複数の配線層に個別に重なる前記複数の放熱層の各々の形状と、は、互いに等しい、請求項２ないし４のいずれかに記載の半導体装置。
  6. 前記複数の配線層の各々は、前記第１主面および前記第１裏面の双方につながる複数の第１端面を有し、
    前記複数の放熱層の各々は、前記第２主面および前記第２裏面の双方につながる複数の第２端面を有し、
    前記厚さ方向に視て、前記複数の第２端面の位置は、前記複数の第１端面の位置に等しい、請求項５に記載の半導体装置。
  7. 前記複数の配線層の各々は、前記第１主面および前記第１裏面の双方につながる複数の第１端面を有し、
    前記複数の放熱層の各々は、前記第２主面および前記第２裏面の双方につながる複数の第２端面を有し、
    前記複数の第２端面の少なくともいずれかが、前記複数の第１端面の少なくともいずれかよりも外方に位置する、請求項５に記載の半導体装置。
  8. 前記複数の第１端面は、前記厚さ方向に対して直交する第１方向において互いに離れた一対の第１面を含み、
    前記複数の第２端面は、前記第１方向において互いに離れた一対の第２面を含み、
    前記一対の第２面の少なくともいずれかが、前記一対の第１面の少なくともいずれかよりも外方に位置する、請求項７に記載の半導体装置。
  9. 前記一対の第１面のいずれかと、その面に対して外方に位置する前記一対の第２面のいずれかと、の前記第１方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第２面を有するものの厚さと、を加えた値以上である、請求項８に記載の半導体装置。
  10. 前記厚さ方向に視て、前記一対の第２面の一方の位置は、当該第２面に最も近い前記一対の第１面のいずれかの位置に等しく、
    前記一対の第２面の他方は、当該第２面に最も近い前記一対の第１面のいずれかよりも外方に位置する、請求項９に記載の半導体装置。
  11. 前記一対の第２面は、前記一対の第１面よりも外方に位置する、請求項９に記載の半導体装置。
  12. 前記複数の第１端面は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向において互いに離れた一対の第３面を含み、
    前記複数の第２端面は、前記第２方向において互いに離間した一対の第４面を含み、
    前記一対の第４面の少なくともいずれかが、前記一対の第３面の少なくともいずれかよりも外方に位置する、請求項８ないし１１のいずれかに記載の半導体装置。
  13. 前記一対の第３面のいずれかと、その面に対して外方に位置する前記一対の第４面のいずれかと、の前記第２方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第４面を有するものの厚さと、を加えた値以上である、請求項１２に記載の半導体装置。
  14. 前記厚さ方向に視て、前記一対の第４面の一方の位置は、当該第４面に最も近い前記一対の第３面のいずれかの位置に等しく、
    前記一対の第４面の他方は、当該第４面に最も近い前記一対の第３面のいずれかよりも外方に位置する、請求項１３に記載の半導体装置。
  15. 前記一対の第４面は、前記一対の第３面よりも外方に位置する、請求項１３に記載の半導体装置。
  16. 前記複数の放熱層の各々の一部は、前記封止樹脂に覆われており、
    前記複数の放熱層の各々の前記第２裏面が、前記封止樹脂から露出している、請求項１ないし１５のいずれかに記載の半導体装置。
  17. 前記厚さ方向に視て、前記複数の配線層の各々と、前記複数の放熱層の各々と、は、前記絶縁基板の周縁よりも内方に位置する、請求項１６に記載の半導体装置。
  18. 前記半導体素子は、炭化ケイ素を含むＭＯＳＦＥＴ、またはショットキーバリアダイオードである、請求項１ないし１７のいずれかに記載の半導体装置。
  19. 絶縁基板と、
    厚さ方向において互いに反対側を向く第１主面および第１裏面を各々が有するとともに、前記第１裏面が前記絶縁基板に接合された複数の配線層と、
    前記厚さ方向において前記第１主面と同じ側を向く第２主面、および前記第２主面とは反対側を向く第２裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第２主面が前記絶縁基板に接合された複数の放熱層と、
    前記複数の配線層の前記第１主面のいずれかに接合された半導体素子と、
    前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
    前記半導体素子は、炭化ケイ素を含み、
    前記厚さ方向に視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
    前記複数の配線層の各々の厚さと、前記複数の放熱層の各々の厚さと、は、前記絶縁基板の厚さよりも大であり、
    前記複数の配線層の各々の厚さは、０．８ｍｍ以上であり、
    前記複数の配線層の各々の厚さは、０．８ｍｍ以上である、半導体装置。
JP2020566397A 2019-01-16 2020-01-10 半導体装置 Active JP7365368B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019004916 2019-01-16
JP2019004916 2019-01-16
PCT/JP2020/000612 WO2020149225A1 (ja) 2019-01-16 2020-01-10 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020149225A1 JPWO2020149225A1 (ja) 2021-12-02
JP7365368B2 true JP7365368B2 (ja) 2023-10-19

Family

ID=71614440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566397A Active JP7365368B2 (ja) 2019-01-16 2020-01-10 半導体装置

Country Status (3)

Country Link
JP (1) JP7365368B2 (ja)
CN (1) CN113287195B (ja)
WO (1) WO2020149225A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424026B2 (ja) 2019-12-13 2024-01-30 三菱マテリアル株式会社 絶縁回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332823A (ja) 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2002343911A (ja) 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP2003031718A (ja) 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2003100966A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板
WO2009131217A1 (ja) 2008-04-25 2009-10-29 京セラ株式会社 放熱基体およびこれを用いた電子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924411B2 (ja) * 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332823A (ja) 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2002343911A (ja) 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP2003031718A (ja) 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2003100966A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板
WO2009131217A1 (ja) 2008-04-25 2009-10-29 京セラ株式会社 放熱基体およびこれを用いた電子装置

Also Published As

Publication number Publication date
WO2020149225A1 (ja) 2020-07-23
CN113287195B (zh) 2023-11-10
JPWO2020149225A1 (ja) 2021-12-02
CN113287195A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US7271477B2 (en) Power semiconductor device package
JP7267716B2 (ja) 半導体装置
JP7273055B2 (ja) 半導体装置
JP7391957B2 (ja) 半導体装置
JP2019054069A (ja) 半導体装置
JP6192561B2 (ja) 電力用半導体装置
US11996344B2 (en) Semiconductor device
WO2019235146A1 (ja) 半導体モジュール
WO2022059251A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
JP2020077694A (ja) 半導体装置
US12002794B2 (en) Semiconductor device
TW202226485A (zh) 半導體裝置
US20220084900A1 (en) Semiconductor device
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
JP2022133480A (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2023120185A1 (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
US20240258248A1 (en) Semiconductor device
WO2024106219A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2022168618A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231006

R150 Certificate of patent or registration of utility model

Ref document number: 7365368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150