JP7360906B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP7360906B2
JP7360906B2 JP2019206822A JP2019206822A JP7360906B2 JP 7360906 B2 JP7360906 B2 JP 7360906B2 JP 2019206822 A JP2019206822 A JP 2019206822A JP 2019206822 A JP2019206822 A JP 2019206822A JP 7360906 B2 JP7360906 B2 JP 7360906B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
sealing resin
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019206822A
Other languages
English (en)
Other versions
JP2021082643A (ja
Inventor
秀一 宮坂
可純 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019206822A priority Critical patent/JP7360906B2/ja
Publication of JP2021082643A publication Critical patent/JP2021082643A/ja
Application granted granted Critical
Publication of JP7360906B2 publication Critical patent/JP7360906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体素子がホール素子である半導体装置の製造方法及び半導体装置に関する。
半導体素子がホール素子である半導体装置は、スマートフォンなど様々な電子機器に用いられている。たとえば、スマートフォンのカメラモジュールを制御する際、当該半導体装置を用いることで、レンズの位置を調整してオートフォーカスの機能を実現することができる。特許文献1には、ホール素子である半導体素子のペレットを備える半導体装置の一例が開示されている。
国際公開第2014/091714号
ところで、半導体素子がホール素子である半導体装置が用いられる電子機器の薄型化に伴い、当該半導体装置についても低背化が要求されている。
この発明は、上述の実情に鑑みて提案されるものであって、ホール素子の半導体素子を備える半導体装置を低背化するような半導体装置の製造方法及び半導体装置を提供することを目的とする。
上述の課題を解決するために、この出願に係る半導体装置の製造方法は、金属板の主面に電鋳による電極が形成された電鋳基板を提供する工程と、金属板の主面に半導体素子を搭載する工程と、電極の頂面と搭載された半導体素子の頂面とをボンディングワイヤで接続する工程と、電極、半導体素子及びボンディングワイヤを覆うように金属板の主面を封止樹脂で封止する工程と、電極、半導体素子及びボンディングワイヤを覆う封止樹脂から電鋳基板の金属板を剥離する工程と、電鋳基板の金属板を剥離した後で、封止樹脂をダイシングして個片化する工程とを含んでいる。
ボンディングワイヤで接続する工程は、電極の頂面から半導体素子の頂面の順に接続してもよい。電鋳基板に半導体素子を搭載する工程は、半導体素子の底面に形成された粘着層によって半導体素子を電鋳基板の主面に取り付けてもよい。電鋳基板を剥離する工程の後で、封止樹脂をダイシングする工程の前に、封止樹脂を研削して高さを小さくする工程をさらに含んでもよい。
半導体素子を搭載する工程は、隣接する電極に半導体素子の側面が対向するように搭載してもよい。半導体素子を搭載する工程は、隣接する電極に半導体素子の側面が交わる稜線が対向するように搭載してもよい。
封止樹脂をダイシングする工程は、ダイシングにより形成した封止樹脂の側面から電極が所定深さにあるようにしてもよい。封止樹脂をダイシングする工程は、ダイシングにより形成した封止樹脂の側面から電極の断面が露出するようにしてもよい。
半導体素子は、ホール素子であってもよい。電鋳基板の金属板は、ステンレス鋼によって構成されてもよい。
電極は、金、ニッケル及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。電極は、金、ニッケル、銅及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。
この出願に係る半導体装置は、半導体素子と、半導体素子を取り囲むように配置された電極と、半導体素子の頂面と電極の頂面とを接続するボンディングワイヤと、底面及び側面を含み、ボンディングワイヤ、底面に沿って配置された半導体素子、及び側面に沿って配置された電極を、電極が底面から露出するように覆って封止した封止樹脂とを含み、電極は、封止樹脂の底面から露出した底面からその頂面に向けて複数の金属層が積層されて構成されたものである。
電極は、金、ニッケル及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。電極は、金、ニッケル、銅及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。
封止樹脂は、封止樹脂の側面から電極が所定深さにあるように電極を覆ってもよい。封止樹脂は、封止樹脂の側面から電極が露出するように電極を覆ってもよい。電極は、その頂面から所定厚さが封止樹脂の内部に向けて当該電極の側面よりも突出してもよい。半導体素子は、ホール素子であってもよい。
この発明によると、ホール素子の半導体素子を備える半導体素子を低背化することができる。
第1の実施の形態の半導体装置を示す図である。 第1の実施の形態の半導体装置の製造方法の工程を示す断面図である。 図2に続く第1の実施の形態の半導体装置の製造方法の工程を示す断面図である。 第1の実施の形態の電鋳基板の製造方法の工程を示す断面図である。 第1の実施の形態の変形例の電鋳基板を示す断面図である。 ホール素子にダイアタッチメントフィルムを形成する工程を示す断面図である。 第1の実施の形態の変形例の半導体装置を示す図である。 第2の実施の形態の半導体装置を示す図である。 第2の実施の形態の半導体装置の製造方法の工程を示す断面図である。 図9に続く第2の実施の形態の半導体装置の製造方法の工程を示す断面図である。 第2の実施の形態の電鋳基板の製造方法の工程を示す断面図である。 第2の実施の形態の変形例の電鋳基板を示す断面図である。 第2の実施の形態の変形例の半導体装置を示す図である。
以下、本実施の形態に係る半導体装置の製造方法及び半導体装置について、図面を参照して詳細に説明する。本実施の形態では、封止樹脂の側面から所定深さに電極が配置され、封止樹脂の側面から電極が露出しない半導体装置を第1の実施の形態、封止樹脂の側面から電極の断面が露出する半導体装置を第2の実施の形態として、第1の実施の形態の半導体装置と第2の実施の形態の半導体装置とについて順に説明する。
(第1の実施の形態)
図1は、第1の実施の形態の半導体装置1を示す図である。図1(a)は半導体装置1の斜視図であり、図1(b)は半導体装置1の平面図であり、図1(c)は図1(b)の切断線I-Iによる半導体装置1の断面図である。図1(a)から図1(c)は、半導体装置1の内部の構造を明らかにするため、封止樹脂19を省略して描いた。第1の実施の形態の半導体装置1においては、電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。
第1の実施の形態の半導体装置1は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。ホール素子13は、例えば平面視の一辺100~300μmの範囲にあり、高さが30~100μmの範囲にあってもよい。また、ダイアタッチメントフィルム14は、厚さが1~20μmの範囲にあってもよい。
半導体装置1は、ホール素子13を四方から取り囲むように配置された、ホール素子13よりも低い4個の電極11を有している。電極11は、金(Au)による第1層11a、ニッケル(Ni)による第2層11b及び銀(Ag)による第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。
電極11は、径が80~200μmの範囲にあってもよく、高さが30~80μmの範囲にあってもよい。電極11の第1層11aは厚さが0.01~0.2μmの範囲にあってもよく、第2層11bは厚さが28~76μmの範囲にあってもよく、第3層11cは厚さが1~5μmの範囲にあってもよい。電極11の頂面11fから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。
電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するよう接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH12は、42~60μmの範囲にあってもよい。
ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。
封止樹脂19が形成するパッケージは、平面視で長辺が600~1000μmの範囲にあってもよく、短辺が300~600μmの範囲にあってもよく、高さH1が80~150μmの範囲にあってもよい。また、パッケージの底面19aから電極11の頂面11fまでの高さH11は、電極11の高さに相当し、前述のように30~80μmの範囲にあってもよい。ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH13が10~40μmの範囲にあってもよい。
電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個が配置されている。電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。電極11の底面11dは、封止樹脂19のパッケージの底面19aから露出している。封止樹脂19の底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、スズ(Sn)であってもよい。
平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが対向するように配置されている。換言すると、ホール素子13の側面13bが交わって形成する稜線13cは、隣接する電極11から遠くなるように配置されている。
第1の実施の形態の半導体装置1において、電極11は封止樹脂19のパッケージの側面19bに露出していない。このため、半導体装置1を基板に取り付けたときに封止樹脂19の側面19bを通じて横方向に他の構成部品等と短絡したりすることがなく、半導体装置1の安定した動作を確保することができる。
半導体装置1においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置1の低背化が図られている。
また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続されている。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置1の低背化が図られている。
半導体装置1においては、ホール素子13は、隣接する電極11に側面13bが対向するように配置されている。ホール素子13は、側面13bが交わる稜線13cを隣接する電極11と電極11との間隙に収容するように配置できるため、半導体装置1の小型化を図ることができる。
図2は、第1の実施の形態の半導体装置1の製造方法の工程を示す断面図である。以下の半導体の製造方法において、図1に示した半導体装置1と共通する構成要素については、同様の符号を付して対応関係を明らかにすることにする。
図2(a)に示す工程では、金属板21の主面21aに電鋳によって電極11が形成された電鋳基板20が提供される。第1の実施の形態においては、半導体装置1を構成する電極11は電鋳基板20において当初から個別に形成されている。金属板21はステンレス鋼によって構成され、電極11は、金属板21の主面21a上の所定位置に配置されている。電極11は、所定径で所定高さを有し、Auによる第1層11a、Niによる第2層11b、及びAgによる第3層11cが積層されて構成されている。電極11の頂面11fから所定厚さの部分は、側面11eから幅方向に所定長さにわたり突出している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。
図2(b)に示す工程では、図2(a)の工程で提供された電鋳基板20にホール素子13が搭載される。やや平坦な略直方体の形状を有して平面視で略正方形の形状のホール素子13は、各側面13bが隣接する4個の電極11にそれぞれ対向するように設置される。ホール素子13の底面13aには粘着性を有する所定厚さのダイアタッチメントフィルム14による粘着層が予め形成され、ホール素子13はダイアタッチメントフィルム14によって金属板21の主面21aに取り付けられる。ダイアタッチメントフィルム14は、次の図2(c)のボンディングワイヤ15を接続する工程の前に、加熱されて硬化される。
図2(c)に示す工程では、図2(b)の工程で電鋳基板20に搭載されたホール素子13と電極11とがボンディングワイヤ15で接続される。ボンディングワイヤ15は、ホール素子13の頂面13dより低い電極の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、続いて電極11に隣接するホール素子13の電極パッド13eにボンディングワイヤ15の側面が接するように接続される。
図3は、図2に続く第1の実施の形態の半導体装置1の製造工程を示す断面図である。図3(a)に示す工程では、ホール素子13及び電極11、及び図2(c)の工程でホール素子13及び電極11を接続したボンディングワイヤ15を覆うように、電鋳基板20の金属板21の主面21aから所定高さまでに封止樹脂19が形成される。後述する図3(b)の封止樹脂19から電鋳基板20の金属板21を剥離する工程の後で、封止樹脂19をダイシングする工程の前に、封止樹脂19が所定高さになるように、封止樹脂19を研削する工程を含んでもよい。
図3(b)に示す工程では、電鋳基板20の金属板21の主面21aに形成された封止樹脂19から電鋳基板20の金属板21を剥離する。このため、封止樹脂19の上面19cに図示しないテープを張り付け、張り付けたテープとともに封止樹脂19を電鋳基板20の金属板21から剥離する。剥離により、封止樹脂19の底面19aが露出する。封止樹脂19の底面19aには、電極11の底面11dが露出している。
図3(c)に示す工程では、封止樹脂19をダイシングして個片化する。図3(b)の工程で電鋳基板20の金属板21を剥離した封止樹脂19について、電極11が封止樹脂19の断面から所定深さにあり、封止樹脂19によって覆われて露出しないように、ホール素子13の間であって、隣接する電極11の間の所定位置をブレードで切り離す。封止樹脂19は個片化されて半導体装置1が得られる。ダイシングの工程は封止樹脂19の上面19cにテープを張り付けた状態で実施し、ダイシングが終わってからテープを剥離する。このため、ダイシングにより個片化された半導体装置1がバラバラになることがない。ダイシングの後で、封止樹脂19の底面19aから露出した電極11の底面11dに金属膜を形成する工程をさらに含んでもよい。この金属膜は、Snであってもよい。
第1の実施の形態の半導体装置1の製造方法においては、封止樹脂19をダイシングする工程では、電極11が封止樹脂19の断面から所定深さにあるように、ホール素子13及び電極11の間の封止樹脂19を切り離している。ダイシングは、封止樹脂19を切り離すだけで足り、金属で構成された電極11を切り離す必要はないので容易である。
また、半導体装置1の製造方法においては、電極11は電鋳基板20の金属板21の主面21aに電鋳により形成されている。このため、電極11は、所望の高さや構成で形成することができる。
半導体装置1においては、封止樹脂19が封止するホール素子13は、底面13aに形成されたダイアタッチメントフィルム14によって電鋳基板20の金属板21の主面21aに取り付けられている。封止樹脂19でホール素子13を封止した後で電鋳基板20の金属板21を剥離すると、ホール素子13は封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置1の低背化が図られている。
ホール素子13と電極11とを接続するボンディングワイヤ15は、最初にホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続され、次に電極11の頂面11fより高いホール素子13の頂面13dに接続される。高い方のホール素子13の頂面にはボンディングワイヤ15の側面を接続しているため、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置1の低背化が図られている。
電極11は、頂面11fから所定厚さの部分が電極11の側面11eから突出している。このため、封止樹脂19から電鋳基板20の金属板21を剥離するときに、電極11の突出した部分が封止樹脂19に対して電極11を支持し、電極11が封止樹脂19とともに金属板21から剥離することを保証している。
図4は、電鋳基板20の製造方法の工程を示す断面図である。電鋳基板20は、図2(a)の工程で半導体装置1を製造するために提供したものである。図4(a)に示す工程では、電鋳基板20の金属板21として所定厚さのステンレス鋼板を用意し、電極11を形成する主面21aの所定範囲のみが露出するように所定厚さのレジスト25で覆い、レジスト25から露出した部分の金属板21に、電鋳により所定厚さでAuによる第1層11aを形成する。
図4(b)に示す工程では、図4(a)の工程で形成された第1層11aの上に電鋳により所定厚さでNiによる第2層11bを形成する。第2層11bは、第1層11aよりも厚く、レジスト25の上面の開口を超えて形成され、第2層11bの外周はレジスト25の開口の外周を超えて外側に突出する。
図4(c)に示す工程では、図4(b)の工程で形成された第2層11bの上に電鋳により所定厚さでAgによる第3層11cが形成される。第3層11cは、第2層11bよりも薄い。第2層11bはレジスト25の開口の高さを超えて形成されているため、第3層11cもレジスト25の開口を超えて形成され、第3層11cの外周はレジスト25の開口の外周を超えて外側に突出する。
最後に、図4(c)の工程で第3層11cが形成された金属板21からレジスト25を除去することにより電鋳基板20が得られる。図4(b)及び図4(c)の工程において、Niによる第2層11b及びAgによる第3層11cがレジスト25の開口の外周を超えて外側に突出するように形成されたため、電極11は第2層11b及び第3層11cからなる頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出した形状に形成されている。この後、電鋳基板20が所望のサイズになるように切断してもよい。
図5は、第1の実施の形態の変形例の電鋳基板を示す図である。変形例の電極12は、Auの第1層12a、Niの第2層12b、銅(Cu)の第3層12c、及びAgの第4層12dが順に積層されて構成され、第3層12cは第1層12a、第2層12b及び第4層12dよりも厚い。変形例の電鋳基板は、電極12が第1層12aから第4層12dから構成されることを除いて、第1の実施の形態の電鋳基板20と同様の構成を有している。このため、電極12を除いた電鋳基板20の構成要素には、第1の実施の形態の電鋳基板20と同様の符号を用いて対応関係を示すことにする。
電極12は、頂面12gから所定厚さの部分が幅方向に側面12fから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第3層12c及び第4層12dから構成され、第3層12cを第4層12dが覆っている。
電極12において、第1層12aは厚さが0.01~0.2μmの範囲にあってもよく、第2層12bは厚さが2~15μmの範囲にあってもよく、第3層12cは厚さが20~60μmの範囲にあってもよく、第4層12dは厚さが1~5μmの範囲にあってもよい。電極12の頂面12gから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。
変形例の電極12は、第1層12a、第2層12b及び第4層12dより厚い第3層12cが反磁性体のCuによって構成されている。半導体装置1は磁界を検出するホール素子13を有しているため、周囲の磁界の影響を受けることがある。変形例の電極12は、厚い第3層12cが反磁性体のCuによって構成され、電極12がホール素子13に及ぼす影響が低減されている。変形例の電極12は、半導体装置1において、第1の実施の形態の電極11に代えて使用することもできる。
図6は、ホール素子13にダイアタッチメントフィルム14を形成する工程を示す断面図である。このダイアタッチメントフィルム14を形成する工程は、第1の実施の形態とともに、第2の実施の形態にも同様に適用される。
図6(a)に示した工程では、第1テープ31に頂面13dが張り付けられたホール素子13が提供される。このホール素子13の底面13aに液状のダイアタッチメントフィルム35を噴霧し、スピンコートにより液状のダイアタッチメントフィルム35の厚さを一定にする。ホール素子13は裏返しにされて第1テープ31に張り付けられているため、ホール素子13の底面13aが図中で上方になっている。
図6(b)に示す工程では、図6(a)の工程でホール素子13の底面13aに形成された所定厚さの液状のダイアタッチメントフィルム35に紫外線を照射し、液状のダイアタッチメントフィルム35を固化して粘着性を有するダイアタッチメントフィルム14を形成する。
図6(c)に示す工程では、図6(b)の工程で底面13aにダイアタッチメントフィルム14が形成されたホール素子13を第1テープ31から剥離し、裏返しされていたホール素子13の向きを元に戻して底面13aに形成されたダイアタッチメントフィルム14を介して第2テープ32に搭載する。第2テープ32に搭載されたホール素子13は、図2(b)で示した工程において、第2テープ32から剥離されて電鋳基板20の金属板21の主面21aに搭載される。
図7は、第1の実施の形態の変形例の半導体装置2を示す図である。図7(a)は半導体装置2の平面図であり、図7(c)は図7(b)の切断線VII-VIIによる半導体装置2の断面図である。図7(a)及び図7(b)は、半導体装置2の内部の構造を明らかにするため、封止樹脂19を省略して描いた。
変形例の半導体装置2は、ホール素子13の配置を除いて、第1の実施の形態の半導体装置1と同様の構成を有している。このため、第1の実施の形態の半導体装置1と同様の符号を用いて対応関係を示すことにする。
変形例の半導体装置2は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。
半導体装置2は、ホール素子13を四方から取り囲むように配置された、ホール素子13の頂面13dよりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。電極11は、高さが30~80μmの範囲にあってもよい。
電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するように接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH22は、30~60μmの範囲にあってもよい。
ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。封止樹脂19が形成するパッケージは、高さH2が30~150μmの範囲にあってもよい。また、ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH23は、10~40μmの範囲にあってもよい。
電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個の電極11を配置している。電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。電極11の底面11dは、パッケージの底面19aに露出している。封止樹脂19の底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。
平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。換言すると、ホール素子13の側面13bは、隣接する電極11から遠くなるように配置されている。
半導体装置2においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置2の低背化が図られている。
また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続される。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置2の低背化が図られている。
半導体装置2においては、ホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。このため、ホール素子13の頂面13dの電極パッド13eを稜線13cの近くに配置することにより、ボンディングワイヤ15の配線を短縮することができる。
(第2の実施の形態)
図8は、第2の実施の形態の半導体装置3を示す図である。図8(a)は半導体装置3の斜視図であり、図8(b)は半導体装置3の平面図であり、図8(c)は図8(b)の切断線VIII-VIIIによる半導体装置3の断面図である。図8(a)から図8(c)は、半導体装置3の内部の構造を明らかにするため、封止樹脂19を省略して描いた。
第2の実施の形態の半導体装置3においては、封止樹脂19の側面19bから電極11の断面11gが露出している点が、封止樹脂19の側面19bから電極11が露出していない第1の実施の形態の半導体装置1と相違している。その他の構成について、第2の実施の形態の半導体装置3は第1の実施の形態の半導体装置1と同様であるため、第1の実施の形態の半導体装置1と同様の符号を用いて対応関係を示すことにする。
第2の実施の形態の半導体装置3は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。ホール素子13は、例えば平面視の一辺100~300μmの範囲にあり、高さが30~100μmの範囲にあってもよい。また、ダイアタッチメントフィルム14は、厚さが1~20μmの範囲にあってもよい。
半導体装置3は、ホール素子13を四方から取り囲むように配置された、ホール素子13よりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。
電極11は、径が80~200μmの範囲にあってもよく、高さが30~80μmの範囲にあってもよい。電極11の第1層11aは厚さが0.01~0.2μmの範囲にあってもよく、第2層11bは厚さが28~76μmの範囲にあってもよく、第3層11cは厚さが1~5μmの範囲にあってもよい。電極11の頂面11fから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。
電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するよう接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH32は、42~60μmの範囲にあってもよい。
ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。
封止樹脂19が形成するパッケージは、平面視で長辺が600~1000μmの範囲にあってもよく、短辺が300~600μmの範囲にあってもよく、高さH3が80~150μmの範囲にあってもよい。また、パッケージの底面19aから電極11の頂面11fまでの高さH31は、電極11の高さに相当し、前述のように30~80μmの範囲にあってもよい。ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH33が10~40μmの範囲にあってもよい。
電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個が配置されている。電極11には、封止樹脂19の側面19b内にあって露出するように断面11gが形成されている。また、電極11の底面11dは、封止樹脂19のパッケージの底面19aから露出している。封止樹脂19の側面19bから露出した電極の断面11gと、底面19aから露出した電極11の底面11dとは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。
平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが対向するように配置されている。換言すると、ホール素子13の側面13bが交わって形成する稜線13cは、隣接する電極11から遠くなるように配置されている。
第2の実施の形態の半導体装置3においては、電極11の断面11gは封止樹脂19のパッケージの側面19bに露出している。このため、半導体装置1を基板に取り付けるときに、半導体装置3の封止樹脂19の側面19bに露出した電極11の断面11gも利用してはんだにより確実に固定することができる。また、半導体装置3の封止樹脂19の側面19bに露出する電極11の断面11gがはんだで固定されたかどうかを半導体装置3の上方から視覚的に確認することができる。
半導体装置3においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置3の低背化が図られている。
また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続されている。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置3の低背化が図られている。
半導体装置3においては、ホール素子13は、隣接する電極11に側面13bが対向するように配置されている。ホール素子13は、側面13bが交わる稜線13cを隣接する電極11と電極11との間隙に収容するように配置できるため、半導体装置3の小型化を図ることができる。
図9は、第2の実施の形態の半導体装置3の製造方法の工程を示す断面図である。以下の半導体の製造方法において、図8に示した半導体装置3と共通する構成要素については、同様の符号を付して対応関係を明らかにすることにする。
図9(a)に示す工程では、金属板21の主面21aに電鋳によって電極11が形成された電鋳基板20が提供される。第2の実施の形態においては、隣接する半導体装置3に属する隣接する2個の電極11が、電鋳基板20において一体に形成されている。これら一体に形成された2個の電極11は、後のダイシングの工程で切り離される。電極11は、所定径で所定高さを有し、Auによる第1層11a、Niによる第2層11b、及びAgによる第3層11cが積層されて構成されている。電極11の頂面11fから所定厚さの部分は、側面11eから幅方向に所定長さにわたり突出している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。
図9(b)に示す工程では、図9(a)の工程で提供された電鋳基板20にホール素子13が搭載される。やや平坦な略直方体の形状を有して平面視で略正方形の形状のホール素子13は、各側面13bが隣接する4個の電極11にそれぞれ対向するように設置される。ホール素子13の底面13aには粘着性を有する所定厚さのダイアタッチメントフィルム14による粘着層が予め形成され、ホール素子13はダイアタッチメントフィルム14によって金属板21の主面21aに取り付けられる。ダイアタッチメントフィルム14は、次の図9(c)のボンディングワイヤ15を接続する工程の前に、加熱されて硬化される。
図9(c)に示す工程では、図9(b)の工程で電鋳基板20に搭載されたホール素子13と電極11とがボンディングワイヤ15で接続される。ボンディングワイヤ15は、ホール素子13の頂面13dより低い電極の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、続いて電極11に隣接するホール素子13の電極パッド13eにボンディングワイヤ15の側面が接するように接続される。
図10は、図9に続く第2の実施の形態の半導体装置3の製造工程を示す断面図である。図10(a)に示す工程では、ホール素子13及び電極11、及び図9(c)の工程でホール素子13及び電極11を接続したボンディングワイヤ15を覆うように、電鋳基板20の金属板21の主面21aから所定高さまでに封止樹脂19が形成される。後述する図10(b)の封止樹脂19から電鋳基板20の金属板21を剥離する工程の後で、封止樹脂19をダイシングする工程の前に、封止樹脂19が所定高さになるように、封止樹脂19を研削する工程を含んでもよい。
図10(b)に示す工程では、電鋳基板20の金属板21の主面21aに形成された封止樹脂19から電鋳基板20の金属板21を剥離する。このため、封止樹脂19の上面19cに図示しないテープを張り付け、張り付けたテープとともに封止樹脂19を電鋳基板20の金属板21から剥離する。剥離により、封止樹脂19の底面19aが露出する。封止樹脂19の底面19aには、電極11の底面11dが露出している。
図10(c)に示す工程では、封止樹脂19をダイシングして個片化する。図10(b)の工程で電鋳基板20の金属板21を剥離した封止樹脂19について、ホール素子13の間の所定位置をブレードで切り離し、電極11の断面11gが封止樹脂19の断面から露出するようにする。ダイシングにより、封止樹脂19は個片化されて半導体装置3が得られる。ダイシングの工程は封止樹脂19の上面19cにテープを張り付けた状態で実施し、ダイシングが終わってからテープを剥離する。このため、ダイシングにより個片化された半導体装置3がバラバラになることがない。ダイシングの後で、封止樹脂19の側面19bから露出した電極11の断面11gと、封止樹脂19の底面19aから露出した電極11の底面11dとに金属膜を形成する工程をさらに含んでもよい。この金属膜は、Snであってもよい。
第2の実施の形態の半導体装置3の製造方法においては、電極11は電鋳基板20の金属板21の主面21aに電鋳により形成されている。このため、電極11は、所望の高さや構成で形成することができる。
半導体装置3においては、封止樹脂19が封止するホール素子13は、底面13aに形成されたダイアタッチメントフィルム14によって電鋳基板20の金属板21の主面21aに取り付けられている。封止樹脂19でホール素子13を封止した後で電鋳基板20の金属板21を剥離すると、ホール素子13は封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置3の低背化が図られている。
ホール素子13と電極11とを接続するボンディングワイヤ15は、最初にホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続され、次に電極11の頂面11fより高いホール素子13の頂面13dに接続される。高い方のホール素子13の頂面にはボンディングワイヤ15の側面を接続しているため、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置3の低背化が図られている。
電極11は、頂面11fから所定厚さの部分が電極11の側面11eから突出している。このため、封止樹脂19から電鋳基板20の金属板21を剥離するときに、電極11の突出した部分が封止樹脂19に対して電極11を支持し、電極11が封止樹脂19とともに金属板21から剥離することを保証している。
図11は、電鋳基板20の製造方法の工程を示す断面図である。電鋳基板20は、図9(a)の工程で半導体装置3を製造するために提供したものである。図11(a)に示す工程では、電鋳基板20の金属板21として所定厚さのステンレス鋼板を用意し、電極11を形成する主面21aの所定範囲のみが露出するように所定厚さのレジスト25で覆い、レジスト25から露出した部分の金属板21に、電鋳により所定厚さでAuによる第1層11aを形成する。
図11(b)に示す工程では、図11(a)の工程で形成された第1層11aの上に電鋳により所定厚さでNiによる第2層11bを形成する。第2層11bは、第1層11aよりも厚く、レジスト25の上面の開口を超えて形成され、第2層11bの外周はレジスト25の開口の外周を超えて外側に突出する。
図11(c)に示す工程では、図11(b)の工程で形成された第2層11bの上に電鋳により所定厚さでAgによる第3層11cが形成される。第3層11cは、第2層11bよりも薄い。第2層11bはレジスト25の開口の高さを超えて形成されているため、第3層11cもレジスト25の開口を超えて形成され、第3層11cの外周はレジスト25の開口の外周を超えて外側に突出する。
最後に、図11(c)の工程で第3層11cが形成された金属板21からレジスト25を除去することにより電鋳基板20が得られる。図11(b)及び図11(c)の工程において、Niによる第2層11b及びAgによる第3層11cがレジスト25の開口の外周を超えて外側に突出するように形成されたため、電極11は第2層11b及び第3層11cからなる頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出した形状に形成されている。この後、電鋳基板20が所望のサイズになるように切断してもよい。
図12は、第2の実施の形態の変形例の電鋳基板を示す図である。変形例の電極12は、Auの第1層12a、Niの第2層12b、銅(Cu)の第3層12c、及びAgの第4層12dが順に積層されて構成され、第3層12cは第1層12a、第2層12b及び第4層12dよりも厚い。変形例の電鋳基板は、電極12が第1層12aから第4層12dから構成されることを除いて、第2の実施の形態の電鋳基板20と同様の構成を有している。このため、電極12を除いた電鋳基板20の構成要素には、第2の実施の形態の電鋳基板20と同様の符号を用いて対応関係を示すことにする。
電極12は、頂面12gから所定厚さの部分が幅方向に側面12fから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第3層12c及び第4層12dから構成され、第3層12cを第4層12dが覆っている。
電極12において、第1層12aは厚さが0.01~0.2μmの範囲にあってもよく、第2層12bは厚さが2~15μmの範囲にあってもよく、第3層12cは厚さが20~60μmの範囲にあってもよく、第4層12dは厚さが1~5μmの範囲にあってもよい。電極12の頂面12gから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。
変形例の電極12は、第1層12a、第2層12b及び第4層12dより厚い第3層12cが反磁性体のCuによって構成されている。半導体装置3は磁界を検出するホール素子13を有しているため、周囲の磁界の影響を受けることがある。変形例の電極12は、厚い第3層12cが反磁性体のCuによって構成され、電極12がホール素子13に及ぼす影響が低減されている。変形例の電極12は、半導体装置1において、第2の実施の形態の電極11に代えて使用することもできる。
図13は、第2の実施の形態の変形例の半導体装置4を示す図である。図13(a)は半導体装置4の平面図であり、図13(c)は図13(b)の切断線XIII-XIIIによる半導体装置4の断面図である。図13(a)及び図13(b)は、半導体装置4の内部の構造を明らかにするため、封止樹脂19を省略して描いた。
変形例の半導体装置4は、ホール素子13の配置を除いて、第2の実施の形態の半導体装置3と同様の構成を有している。このため、第2の実施の形態の半導体装置3と同様の符号を用いて対応関係を示すことにする。
変形例の半導体装置4は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。
半導体装置4は、ホール素子13を四方から取り囲むように配置された、ホール素子13の頂面13dよりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。電極11は、高さが30~80μmの範囲にあってもよい。
電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するように接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH42は、30~60μmの範囲にあってもよい。
ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。封止樹脂19が形成するパッケージは、高さH4が30~150μmの範囲にあってもよい。また、ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH43は、10~40μmの範囲にあってもよい。
電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個の電極11を配置している。電極11には、封止樹脂19の側面19b内にあって露出するように断面11gが形成されている。また、電極11の底面11dは、パッケージの底面19aに露出している。封止樹脂19の側面19bから露出した電極の断面gと、底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。
平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。換言すると、ホール素子13の側面13bは、隣接する電極11から遠くなるように配置されている。
半導体装置4においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置4の低背化が図られている。
また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続される。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置4の低背化が図られている。
半導体装置4においては、ホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。このため、ホール素子13の頂面13dの電極パッド13eを稜線13cの近くに配置することにより、ボンディングワイヤ15の配線を短縮することができる。
この発明は、スマートフォンの製造に利用することができ、例えばスマートフォンのカメラモジュールの製造に利用することができる。
1、2、3、4 半導体装置
11 電極
13 ホール素子
14 ダイアタッチメントフィルム
15 ボンディングワイヤ
19 封止樹脂

Claims (13)

  1. 半導体装置の製造方法であって、
    金属板の主面に電鋳により電極を形成する工程と、
    前記電極が形成された金属板の主面に半導体素子を搭載する工程と、
    前記電極の頂面と前記搭載された半導体素子の頂面とをボンディングワイヤで接続する工程と、
    前記電極、前記半導体素子及び前記ボンディングワイヤを覆うように前記金属板の主面を封止樹脂で封止する工程と、
    前記電極、前記半導体素子及び前記ボンディングワイヤを覆う前記封止樹脂から前記金属板を剥離する工程と、
    記金属板を剥離した後で、前記封止樹脂をダイシングして個片化する工程と
    を含み、
    前記半導体素子はホール素子であり、前記電極を形成する工程は、電鋳により金、ニッケル、銅及び銀を順に積層し、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置の製造方法。
  2. 前記ボンディングワイヤで接続する工程は、前記電極の頂面から前記半導体素子の頂面の順に接続する請求項1に記載の半導体装置の製造方法。
  3. 前記金属板の主面に前記半導体素子を搭載する工程は、前記半導体素子の底面に形成された粘着層によって前記半導体素子を前記金属板の主面に取り付ける請求項1又は2に記載の半導体装置の製造方法。
  4. 前記金属板を剥離する工程の後で、前記封止樹脂をダイシングする工程の前に、前記封止樹脂を研削して高さを小さくする工程をさらに含む請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記半導体素子を搭載する工程は、隣接する前記電極に前記半導体素子の側面が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。
  6. 前記半導体素子を搭載する工程は、隣接する電極に前記半導体素子の側面が交わる稜線が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。
  7. 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極が所定深さにあるようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。
  8. 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極の断面が露出するようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。
  9. 記金属板は、ステンレス鋼によって構成された請求項1から8のいずれか一項に記載の半導体装置の製造方法。
  10. 半導体装置であって、
    半導体素子と、
    前記半導体素子を取り囲むように配置された電極と、
    前記半導体素子の頂面と前記電極の頂面とを接続するボンディングワイヤと、
    底面及び側面を含み、前記ボンディングワイヤ、前記底面に沿って配置された前記半導体素子、及び前記側面に沿って配置された前記電極を、前記電極が前記底面から露出するように覆って封止した封止樹脂と
    を含み、前記半導体素子はホール素子であり、前記電極は、前記封止樹脂の底面から露出した底面からその頂面に向けて金、ニッケル、銅及び銀が順に積層され、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置。
  11. 前記封止樹脂は、前記封止樹脂の側面から前記電極が所定深さにあるように前記電極を覆う請求項10に記載の半導体装置。
  12. 前記封止樹脂は、前記封止樹脂の側面から前記電極が露出するように前記電極を覆う請求項10又は11に記載の半導体装置。
  13. 前記電極は、その頂面から所定厚さが前記封止樹脂の内部に向けて当該電極の側面よりも突出している請求項10から12のいずれか一項に記載の半導体装置。
JP2019206822A 2019-11-15 2019-11-15 半導体装置の製造方法及び半導体装置 Active JP7360906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019206822A JP7360906B2 (ja) 2019-11-15 2019-11-15 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019206822A JP7360906B2 (ja) 2019-11-15 2019-11-15 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2021082643A JP2021082643A (ja) 2021-05-27
JP7360906B2 true JP7360906B2 (ja) 2023-10-13

Family

ID=75965978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019206822A Active JP7360906B2 (ja) 2019-11-15 2019-11-15 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP7360906B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214265A (ja) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2011029420A (ja) 2009-07-27 2011-02-10 Nichia Corp 光半導体装置及びその製造方法
WO2014091714A1 (ja) 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP2015090350A (ja) 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP2016225430A (ja) 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2018032852A (ja) 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
JP2019047112A (ja) 2017-09-04 2019-03-22 ローム株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214265A (ja) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2011029420A (ja) 2009-07-27 2011-02-10 Nichia Corp 光半導体装置及びその製造方法
WO2014091714A1 (ja) 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP2015090350A (ja) 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP2016225430A (ja) 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2018032852A (ja) 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
JP2019047112A (ja) 2017-09-04 2019-03-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021082643A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US20220102166A1 (en) Leadframe package with pre-applied filler material
TWI527175B (zh) 半導體封裝件、基板及其製造方法
JP3910598B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US20190304879A1 (en) Semiconductor device and method formanufacturing the same
US9337172B2 (en) Semiconductor device
KR101665963B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US8193643B2 (en) Semiconductor device and method for fabricating the same
US9202712B2 (en) Lead frame and a method of manufacturing thereof
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP6851239B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR101890483B1 (ko) 반도체 장치 및 그 제조 방법
KR20090086148A (ko) 리드 프레임 및 그것을 이용한 회로 장치의 제조 방법
JP2006165411A (ja) 半導体装置およびその製造方法
JP7360906B2 (ja) 半導体装置の製造方法及び半導体装置
JP3683696B2 (ja) 半導体素子の製造方法
CN111048468A (zh) 电子元件的层叠件及其制造方法
US7309910B2 (en) Micro lead frame packages and methods of manufacturing the same
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
US9935030B2 (en) Resin-encapsulated semiconductor device
JP7063718B2 (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2016162965A (ja) 半導体装置の製造方法および半導体装置
US10181439B2 (en) Substrate and method for fabrication thereof
JP7388911B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7360906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150