JP7360906B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP7360906B2 JP7360906B2 JP2019206822A JP2019206822A JP7360906B2 JP 7360906 B2 JP7360906 B2 JP 7360906B2 JP 2019206822 A JP2019206822 A JP 2019206822A JP 2019206822 A JP2019206822 A JP 2019206822A JP 7360906 B2 JP7360906 B2 JP 7360906B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- sealing resin
- layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
Description
図1は、第1の実施の形態の半導体装置1を示す図である。図1(a)は半導体装置1の斜視図であり、図1(b)は半導体装置1の平面図であり、図1(c)は図1(b)の切断線I-Iによる半導体装置1の断面図である。図1(a)から図1(c)は、半導体装置1の内部の構造を明らかにするため、封止樹脂19を省略して描いた。第1の実施の形態の半導体装置1においては、電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。
図8は、第2の実施の形態の半導体装置3を示す図である。図8(a)は半導体装置3の斜視図であり、図8(b)は半導体装置3の平面図であり、図8(c)は図8(b)の切断線VIII-VIIIによる半導体装置3の断面図である。図8(a)から図8(c)は、半導体装置3の内部の構造を明らかにするため、封止樹脂19を省略して描いた。
11 電極
13 ホール素子
14 ダイアタッチメントフィルム
15 ボンディングワイヤ
19 封止樹脂
Claims (13)
- 半導体装置の製造方法であって、
金属板の主面に電鋳により電極を形成する工程と、
前記電極が形成された金属板の主面に半導体素子を搭載する工程と、
前記電極の頂面と前記搭載された半導体素子の頂面とをボンディングワイヤで接続する工程と、
前記電極、前記半導体素子及び前記ボンディングワイヤを覆うように前記金属板の主面を封止樹脂で封止する工程と、
前記電極、前記半導体素子及び前記ボンディングワイヤを覆う前記封止樹脂から前記金属板を剥離する工程と、
前記金属板を剥離した後で、前記封止樹脂をダイシングして個片化する工程と
を含み、
前記半導体素子はホール素子であり、前記電極を形成する工程は、電鋳により金、ニッケル、銅及び銀を順に積層し、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置の製造方法。 - 前記ボンディングワイヤで接続する工程は、前記電極の頂面から前記半導体素子の頂面の順に接続する請求項1に記載の半導体装置の製造方法。
- 前記金属板の主面に前記半導体素子を搭載する工程は、前記半導体素子の底面に形成された粘着層によって前記半導体素子を前記金属板の主面に取り付ける請求項1又は2に記載の半導体装置の製造方法。
- 前記金属板を剥離する工程の後で、前記封止樹脂をダイシングする工程の前に、前記封止樹脂を研削して高さを小さくする工程をさらに含む請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記半導体素子を搭載する工程は、隣接する前記電極に前記半導体素子の側面が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 前記半導体素子を搭載する工程は、隣接する電極に前記半導体素子の側面が交わる稜線が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極が所定深さにあるようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。
- 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極の断面が露出するようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。
- 前記金属板は、ステンレス鋼によって構成された請求項1から8のいずれか一項に記載の半導体装置の製造方法。
- 半導体装置であって、
半導体素子と、
前記半導体素子を取り囲むように配置された電極と、
前記半導体素子の頂面と前記電極の頂面とを接続するボンディングワイヤと、
底面及び側面を含み、前記ボンディングワイヤ、前記底面に沿って配置された前記半導体素子、及び前記側面に沿って配置された前記電極を、前記電極が前記底面から露出するように覆って封止した封止樹脂と
を含み、前記半導体素子はホール素子であり、前記電極は、前記封止樹脂の底面から露出した底面からその頂面に向けて金、ニッケル、銅及び銀が順に積層され、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置。 - 前記封止樹脂は、前記封止樹脂の側面から前記電極が所定深さにあるように前記電極を覆う請求項10に記載の半導体装置。
- 前記封止樹脂は、前記封止樹脂の側面から前記電極が露出するように前記電極を覆う請求項10又は11に記載の半導体装置。
- 前記電極は、その頂面から所定厚さが前記封止樹脂の内部に向けて当該電極の側面よりも突出している請求項10から12のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019206822A JP7360906B2 (ja) | 2019-11-15 | 2019-11-15 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019206822A JP7360906B2 (ja) | 2019-11-15 | 2019-11-15 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021082643A JP2021082643A (ja) | 2021-05-27 |
JP7360906B2 true JP7360906B2 (ja) | 2023-10-13 |
Family
ID=75965978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019206822A Active JP7360906B2 (ja) | 2019-11-15 | 2019-11-15 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7360906B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214265A (ja) | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
JP2011029420A (ja) | 2009-07-27 | 2011-02-10 | Nichia Corp | 光半導体装置及びその製造方法 |
WO2014091714A1 (ja) | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
JP2015090350A (ja) | 2013-11-07 | 2015-05-11 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
JP2016225430A (ja) | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
JP2018032852A (ja) | 2016-08-22 | 2018-03-01 | ローム株式会社 | 半導体装置、半導体装置の実装構造 |
JP2019047112A (ja) | 2017-09-04 | 2019-03-22 | ローム株式会社 | 半導体装置 |
-
2019
- 2019-11-15 JP JP2019206822A patent/JP7360906B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214265A (ja) | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
JP2011029420A (ja) | 2009-07-27 | 2011-02-10 | Nichia Corp | 光半導体装置及びその製造方法 |
WO2014091714A1 (ja) | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
JP2015090350A (ja) | 2013-11-07 | 2015-05-11 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
JP2016225430A (ja) | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
JP2018032852A (ja) | 2016-08-22 | 2018-03-01 | ローム株式会社 | 半導体装置、半導体装置の実装構造 |
JP2019047112A (ja) | 2017-09-04 | 2019-03-22 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021082643A (ja) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220102166A1 (en) | Leadframe package with pre-applied filler material | |
TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
JP3910598B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20190304879A1 (en) | Semiconductor device and method formanufacturing the same | |
US9337172B2 (en) | Semiconductor device | |
KR101665963B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
US8193643B2 (en) | Semiconductor device and method for fabricating the same | |
US9202712B2 (en) | Lead frame and a method of manufacturing thereof | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
JP6851239B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR101890483B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20090086148A (ko) | 리드 프레임 및 그것을 이용한 회로 장치의 제조 방법 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP7360906B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3683696B2 (ja) | 半導体素子の製造方法 | |
CN111048468A (zh) | 电子元件的层叠件及其制造方法 | |
US7309910B2 (en) | Micro lead frame packages and methods of manufacturing the same | |
JP2016162964A (ja) | 半導体装置の製造方法および半導体装置 | |
US9935030B2 (en) | Resin-encapsulated semiconductor device | |
JP7063718B2 (ja) | プリモールド基板とその製造方法および中空型半導体装置とその製造方法 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
JP2016162965A (ja) | 半導体装置の製造方法および半導体装置 | |
US10181439B2 (en) | Substrate and method for fabrication thereof | |
JP7388911B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7360906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |