JP7359617B2 - 電源装置 - Google Patents

Description

本発明は、電源装置に関する。

たとえば特許文献１には、主電源が失陥したときに給電対象への給電を補助電源によってバックアップする電源装置が記載されている。主電源および補助電源は、給電対象に対して並列に接続されている。電源装置のコントローラは、たとえば主電源から給電対象へ供給される電流に基づき主電源の異常が検出されるとき、主電源と給電対象との間の給電経路を遮断する一方、補助電源と給電対象との間の給電経路を接続する。

特開２００８－３０２８２５号公報

製品仕様などによっては、たとえば主電源の電圧としきい値との比較を通じて主電源の異常を判定し、その判定結果に応じて主電源と補助電源とを切り替えることも考えられる。しかしこの場合、つぎのようなことが懸念される。たとえば主電源の電圧がしきい値の近傍で変動する場合、正常判定と異常判定とが繰り返されることによって、主電源と補助電源とが頻繁に切り替わるおそれがある。

本発明の目的は、給電対象に対して安定した電力を供給することができる電源装置を提供することにある。

上記目的を達成し得る電源装置は、給電対象に電力を供給する主電源に対する補助電源と、前記給電対象へ供給される電力に基づき前記主電源から前記給電対象への給電状態が正常であるか異常であるかを示す状態信号を生成するアナログ回路と、前記状態信号に応じて自己の出力状態を前記給電状態が正常であるときの第１の状態と前記給電状態が異常であるときの第２の状態との間で切り替えて保持する保持回路と、前記保持回路の出力状態に応じて前記給電対象に対する電源を前記主電源と前記補助電源との間で切り替える電源切替回路と、を備えている。前記保持回路は、前記状態信号が前記給電状態の正常を示す状態から異常を示す状態へ変化したとき、自己の出力状態を前記第１の状態から前記第２の状態へ切り替えるとともに、その後の前記状態信号の変化に関わらず前記第２の状態を保持する。

この電源装置によれば、アナログ回路により生成される状態信号が、主電源から給電対象への給電状態について正常を示す状態から異常を示す状態へ変化した後、再び正常を示す状態へ復帰した場合であれ、保持回路の出力状態が前回の異常を示す第２の状態に保持される。このため、給電対象に対する電源が主電源から補助電源へ切り替わった後、即時に補助電源から主電源へ復帰することが抑制される。したがって、給電対象に対する電源が主電源から補助電源へ切り替わった後、給電対象には補助電源の電力が安定して供給される。

上記の電源装置において、前記電源切替回路は、前記主電源から前記給電対象へ電力を供給するための第１の給電経路を開閉する第１の切替回路、および前記補助電源から前記給電対象へ電力を供給するための第２の給電経路を開閉する第２の切替回路を有していることが好ましい。この場合、前記アナログ回路は、前記第１の給電経路における前記第１の切替回路と前記給電対象との間に設定される検出点を通じて取得される電力に基づき前記状態信号を生成するようにしてもよい。

この電源装置によれば、主電源の異常に起因する給電状態の異常のみならず、第１の切替回路の異常に起因する給電状態の異常にも対応することができる。すなわち、給電対象に対する給電状態の異常の原因が主電源であれ第１の切替回路であれ、給電対象に対する電源を主電源から補助電源へ切り替えられる。このため、給電対象に対する給電状態の異常の原因が主電源である場合であれ第１の切替回路である場合であれ、給電対象には補助電源の電力が安定して供給される。

上記の電源装置において、前記第２の給電経路は、前記第１の給電経路における前記第１の切替回路と前記給電対象との間に接続されていてもよい。
この電源装置によれば、給電対象に対する電源が主電源から補助電源へ切り替えられたとき、補助電源の電力が第２の給電経路を介して給電対象へ供給される。このとき、補助電源から給電対象への給電状態は正常であるため、アナログ回路は給電対象への給電状態が正常であることを示す状態信号を生成する。しかし、保持回路は、自己の出力状態を第１の状態から第２の状態へ切り替えた後、状態信号の変化に関わらず第２の状態を保持する。このため、給電対象に対する電源が主電源から補助電源へ切り替わった後、即時に補助電源から主電源へ復帰することが抑制される。

上記の電源装置において、前記電源切替回路は、前記主電源から前記給電対象へ電力を供給するための第１の給電経路を開閉する第１の切替回路、および前記補助電源から前記給電対象へ電力を供給するための第２の給電経路を開閉する第２の切替回路を有していることが好ましい。この場合、前記アナログ回路は、前記第１の給電経路における前記主電源と前記第１の切替回路との間に設定される検出点を通じて取得される電圧としきい値電圧との比較結果に基づき前記状態信号を生成するようにしてもよい。

この電源装置によれば、主電源の電圧変動などに起因して、アナログ回路において給電対象への給電状態が正常であることを示す状態信号と、給電対象への給電状態が異常であることを示す状態信号とが繰り返し生成されるおそれがある。しかし、保持回路は、自己の出力状態を第１の状態から第２の状態へ切り替えた後、状態信号の変化に関わらず第２の状態を保持する。このため、給電対象に対する電源が主電源から補助電源へ切り替わった後、即時に補助電源から主電源へ復帰することが抑制される。すなわち、給電対象に対する電源が主電源と補助電源との間で頻繁に切り替わることが抑えられるため、給電対象に対して安定した電力を供給することができる。

上記の電源装置において、前記主電源の電力に基づき前記給電対象に対する給電状態が正常であるか異常であるかを判定するとともに、その判定結果が異常から正常へ切り替わったとき、前記保持回路の出力状態を前記第２の状態から前記第１の状態へ復帰させる制御回路を有していることが好ましい。

上記の電源装置によれば、制御回路によって保持回路の出力状態の第２の状態から第１の状態への復帰が適切に制御される。このため、給電対象に対する電源を補助電源から主電源へ適切に復帰させることができる。

本発明の電源装置によれば、主電源と補助電源との切り替えをより適切に行うことができる。

電源装置の第１の実施の形態を適用したステアリング装置の構成図。 電源装置の第１の実施の形態の回路図。 電源装置の第２の実施の形態の回路図。

＜第１の実施の形態＞
以下、電源装置をステアリング装置に適用した第１の実施の形態について説明する。
図１に示すように、ステアリング装置１は、操舵機構２、アシスト機構３、操舵制御装置４、および電源装置５を備えている。

操舵機構２は、ステアリング軸１１および転舵軸１２を有している。ステアリング軸１１の第１の端部にはステアリングホイール１３が固定される。ステアリング軸１１のステアリングホイール１３と反対側の端部である第２の端部にはピニオンギア１４が設けられている。ピニオンギア１４は、転舵軸１２に設けられたラックギア１５に噛み合っている。ステアリング軸１１の回転運動は、ピニオンギア１４とラックギア１５との噛み合いを介して転舵軸１２の軸方向の往復直線運動に変換される。この転舵軸１２の往復直線運動が転舵軸１２の両端にそれぞれ連結されたタイロッド１６，１６を介して左右の転舵輪１７，１７に伝達されることにより、転舵輪１７，１７の転舵角が変更される。

アシスト機構３は、モータ２１および減速機２２を備えている。モータ２１としては三相のブラシレスモータが、減速機２２としてはウォームギア機構が採用される。モータ２１は減速機２２を介してステアリング軸１１に連結されている。減速機２２は、モータ２１の回転を減速し、当該減速した回転力をステアリング軸１１に伝達する。すなわち、モータ２１のトルクが操舵補助力として減速機２２を介してステアリング軸１１に伝達されることにより、運転者のステアリング操作が補助される。

操舵制御装置４は、電源装置５を介して車載の主電源６に接続されている。主電源６としては、たとえばバッテリが採用される。操舵制御装置４は、電源装置５を介して供給される主電源６の電力を消費して動作する。操舵制御装置４は、車両に設けられる各種のセンサの検出結果に応じてモータ２１に対する給電を制御する。センサとしては、たとえばトルクセンサ３１および車速センサ３２が挙げられる。トルクセンサ３１は、ステアリング軸１１に設けられて操舵トルクＴを検出する。車速センサ３２は、車速Ｖを検出する。操舵制御装置４は、操舵トルクＴおよび車速Ｖに基づき目標アシスト力を演算し、当該目標アシスト力をアシスト機構３に発生させるための電力をモータ２１に供給する。

＜電源装置＞
つぎに、電源装置５の構成について説明する。
図２に示すように、電源装置５は、補助電源４０、電源切替回路５０、電圧検出回路６０、電源制御回路７０、アナログ判定回路８０、およびラッチ回路９０を備えている。

電源装置５は、主電源６から操舵制御装置４へ電力を供給するための第１の給電経路Ｌ１、および補助電源４０から操舵制御装置４へ電力を供給するための第２の給電経路Ｌ２を有している。第２の給電経路Ｌ２は、第１の給電経路Ｌ１の接続点Ｐ１に接続されている。補助電源４０の電力は、第２の給電経路Ｌ２および第１の給電経路Ｌ１の一部分を介して操舵制御装置４へ供給される。補助電源４０としては、電荷を充放電可能とされた蓄電装置、たとえばリチウムイオンキャパシタが採用される。

電源切替回路５０は、第１の切替回路５１、第２の切替回路５２、第１の駆動回路５３、および第２の駆動回路５４を有している。
第１の切替回路５１は、第１の給電経路Ｌ１における主電源６と接続点Ｐ１との間に設けられている。第１の切替回路５１は、第１のＦＥＴ５５（field-effect-transistor）および第２のＦＥＴ５６を有している。第１のＦＥＴ５５および第２のＦＥＴ５６はＰチャネル型であって、負の電圧が印加されることによりオンする。

第１のＦＥＴ５５のソース端子Ｓは、主電源６の高電位側に接続されている。第１のＦＥＴ５５のドレイン端子Ｄは、第２のＦＥＴ５６のドレイン端子Ｄに接続されている。第２のＦＥＴ５６のソース端子Ｓは第１の給電経路Ｌ１を介して操舵制御装置４に接続されている。第１のＦＥＴ５５のゲート端子Ｇおよび第２のＦＥＴ５６のゲート端子Ｇは、それぞれ第１の駆動回路５３に接続されている。

第２の切替回路５２は、第２の給電経路Ｌ２に設けられている。第２の切替回路５２は、第３のＦＥＴ５７および第４のＦＥＴ５８を有している。第３のＦＥＴ５７および第４のＦＥＴ５８はＮチャネル型であって、正の電圧が印加されることによりオンする。第３のＦＥＴ５７のドレイン端子Ｄは、補助電源４０の高電位側に接続されている。第３のＦＥＴ５７のソース端子Ｓは、第４のＦＥＴ５８のソース端子Ｓに接続されている。第４のＦＥＴ５８のドレイン端子Ｄは、第２の給電経路Ｌ２を介して第１の給電経路Ｌ１の接続点Ｐ１に接続されている。第３のＦＥＴ５７のゲート端子Ｇおよび第４のＦＥＴ５８のゲート端子Ｇは、それぞれ第２の駆動回路５４に接続されている。

電源制御回路７０は、デジタル信号を取り扱うデジタル回路である。電源制御回路７０は、電圧検出回路６０を介して第１の給電経路Ｌ１の接続点Ｐ２に接続されている。接続点Ｐ２は、第１の給電経路Ｌ１における主電源６と第１の切替回路５１との間に設定されている。また、電源制御回路７０は、第１の駆動回路５３および第２の駆動回路５４にも接続されている。

電源制御回路７０は、電圧検出回路６０を通じて接続点Ｐ２の電圧Ｖ２を検出し、この検出される電圧Ｖ２に基づき主電源６の異常を検出する。電源制御回路７０は、接続点Ｐ２の電圧Ｖ２としきい値電圧Ｖ_ｔｈ１との比較を通じて主電源６の異常を判定する。しきい値電圧Ｖ_ｔｈ１は、主電源６の電圧低下などの異常を判定する際の基準となる電圧値であって、実験あるいはシミュレーションにより設定される。

電源制御回路７０は、接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超えている場合、主電源６は正常である旨判定する。また、電源制御回路７０は、接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超えない状態が設定時間だけ継続する場合、主電源６に異常が発生している旨判定する。所定時間は、ノイズなどに起因する一時的な電圧Ｖ２の低下を誤って主電源６の異常として判定することを避ける観点に基づき設定される。

ちなみに、電源制御回路７０は、第１の駆動回路５３を通じて第１の切替回路５１のスイッチングを制御可能である。また、電源制御回路７０は、第２の駆動回路５４を通じて第２の切替回路５２のスイッチングを制御可能である。

アナログ判定回路８０は、主電源６の異常を電源制御回路７０とは別個に検出する。アナログ判定回路８０は、分圧回路８１および比較回路８２を有している。
分圧回路８１は、分圧抵抗８３および分圧抵抗８４を有している。これら分圧抵抗８３，８４は、互いに直列に接続されている。分圧抵抗８３の分圧抵抗８４と反対側の端部は、第１の給電経路Ｌ１の接続点Ｐ３に接続されている。この接続点Ｐ３は、接続点Ｐ１と操舵制御装置４との間に設定されている。分圧抵抗８４の分圧抵抗８３と反対側の端部は、グランドに接続されている。分圧抵抗８３と分圧抵抗８４との間の接続点Ｐ４は、比較回路８２に接続されている。

比較回路８２は、コンパレータ８５およびプルアップ抵抗８６を有している。コンパレータ８５のプラス入力端子は、分圧回路８１における分圧抵抗８３と分圧抵抗８４との間の接続点Ｐ４に接続されている。このため、コンパレータ８５のプラス入力端子には、分圧回路８１によって分圧された接続点Ｐ３の電圧Ｖ３が印加される。コンパレータ８５のマイナス入力端子は基準端子として設定されている。コンパレータ８５のマイナス入力端子に印加される電圧は所定の基準電圧に固定される。コンパレータ８５のマイナス入力端子には、図示しない基準電圧生成部により生成される基準電圧として、しきい値電圧Ｖ_ｔｈ２が印加される。コンパレータ８５の正側電源端子は、基準電圧生成部に接続されている。コンパレータ８５の負側電源端子は、グランドに接続されている。コンパレータ８５の出力端子は、ラッチ回路９０に接続されている。

コンパレータ８５は、接続点Ｐ３の電圧Ｖ３と基準電圧であるしきい値電圧Ｖ_ｔｈ２とを比較し、その比較結果に応じてハイレベルまたはローレベルの制御信号ＳＣを生成する。コンパレータ８５は、プラス入力端子に印加される接続点Ｐ３の電圧Ｖ３が基準電圧であるしきい値電圧Ｖ_ｔｈ２よりも大きい値であるとき、すなわち主電源６が正常であるとき、ハイレベルの制御信号ＳＣを生成する。コンパレータ８５は、プラス入力端子に印加される接続点Ｐ３の電圧Ｖ３が基準電圧であるしきい値電圧Ｖ_ｔｈ２よりも小さい値であるとき、すなわち主電源６が異常であるとき、ローレベルの制御信号ＳＣを生成する。制御信号ＳＣは、主電源６の状態が正常であるか異常であるかを示す状態信号としても機能する。

プルアップ抵抗８６は、基準電圧生成部とコンパレータ８５の出力端子との間に設けられている。プルアップ抵抗８６は、コンパレータ８５の出力端子から出力される制御信号ＳＣを安定させるために設けられている。

ラッチ回路９０は、２つの入力信号に基づき出力状態をリセットされた状態またはセットされた状態に保持する。ラッチ回路９０は、入力端子としてセット端子Ｓおよびリセット端子Ｒを有している。また、ラッチ回路９０は、２つの出力端子Ｑ，Ｑ^－を有している。セット端子Ｓは、コンパレータ８５の出力端子に接続されている。リセット端子Ｒは電源制御回路７０の出力ポートに接続されている。出力端子Ｑは第１の駆動回路５３および第２の駆動回路５４にそれぞれ接続されている。出力端子Ｑ^－は使用されない。ただし、出力端子Ｑと出力端子Ｑ^－との関係、すなわち論理レベルは必ず逆になる。ラッチ回路９０の真理値表は、表１に示される通りである。

ラッチ回路９０は、表１に示される真理値表に従って、セット端子Ｓの論理レベルとリセット端子Ｒの論理レベルとの組み合わせに基づき、出力端子Ｑの出力状態としての論理レベルを保持する。セット端子Ｓの論理レベルおよびリセット端子Ｒの論理レベルの双方がローレベル「０」である場合、出力端子Ｑの論理レベルはローレベル「０」となる。セット端子Ｓの論理レベルがローレベル「０」であって、リセット端子Ｒの論理レベルがハイレベル「１」である場合、出力端子Ｑの論理レベルはハイレベル「１」となる。セット端子Ｓの論理レベルがハイレベル「１」であって、リセット端子Ｒの論理レベルがローレベル「０」である場合、出力端子Ｑの論理レベルはローレベル「０」となる。セット端子Ｓの論理レベルおよびリセット端子Ｒの論理レベルの双方がハイレベル「１」である場合、出力端子Ｑの論理レベルは前回の論理レベルに維持される（Ｎｏ Ｃｈａｎｇｅ）。

第１の駆動回路５３は、ラッチ回路９０の出力端子の論理レベルがローレベルである場合、第１のＦＥＴ５５のゲート端子Ｇおよび第２のＦＥＴ５６のゲート端子Ｇに対してそれぞれ負のゲート電圧Ｖｇ１を印加する。第１のＦＥＴ５５および第２のＦＥＴ５６がそれぞれオンするため、主電源６の電力は第１の給電経路Ｌ１を介して操舵制御装置４へ供給される。また、第２の駆動回路５４は、ラッチ回路９０の出力端子の論理レベルがローレベルである場合、第３のＦＥＴ５７のゲート端子Ｇおよび第４のＦＥＴ５８のゲート端子Ｇに対してゲート電圧Ｖｇ２を印加しない。第３のＦＥＴ５７および第４のＦＥＴ５８がそれぞれオフするため、補助電源４０の電力は操舵制御装置４へ供給されない。したがって、主電源６が正常である場合、操舵制御装置４に対する電源は主電源６となる。

第１の駆動回路５３は、ラッチ回路９０の出力端子の論理レベルがハイレベルである場合、第１のＦＥＴ５５のゲート端子Ｇおよび第２のＦＥＴ５６のゲート端子Ｇに対してゲート電圧Ｖｇ１を印加しない。第１のＦＥＴ５５および第２のＦＥＴ５６がそれぞれオフするため、主電源６の電力は操舵制御装置４へ供給されない。また、第２の駆動回路５４は、ラッチ回路９０の出力端子の論理レベルがハイレベルである場合、第３のＦＥＴ５７のゲート端子Ｇおよび第４のＦＥＴ５８のゲート端子Ｇに対してそれぞれ正のゲート電圧Ｖｇ２を印加する。第３のＦＥＴ５７および第４のＦＥＴ５８がそれぞれオンするため、補助電源４０の電力は第２の給電経路Ｌ２を介して操舵制御装置４へ供給される。したがって、主電源６が異常である場合、操舵制御装置４に対する電源は補助電源４０となる。

＜第１の実施の形態の作用＞
つぎに、第１の実施の形態の作用を説明する。
電源制御回路７０は、車両電源がオフからオンへ切り替えられた場合、たとえば車両のイニシャルチェック（初期点検）が実行されるとき、第１の駆動回路５３を通じて第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオンさせるとともに、第２の駆動回路５４を通じて第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオフさせる。これにより、主電源６の電力が第１の給電経路Ｌ１を介して操舵制御装置へ供給される。

主電源６が正常である場合、電圧検出回路６０を通じて検出される第１の給電経路Ｌ１の接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超えるとともに、第１の給電経路Ｌ１の接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を超える。

このとき、電源制御回路７０は、電圧検出回路６０を通じて検出される接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超えない状態が所定時間だけ継続しないため、主電源６は正常である旨判定する。また、電源制御回路７０は、ラッチ回路９０に対するローレベルの電気信号ＳＲを生成する。このため、ラッチ回路９０のリセット端子Ｒの論理レベルはローレベル「０」に維持される。また、接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を超えているため、コンパレータ８５はハイレベルの制御信号ＳＣを生成する。このため、ラッチ回路９０のセット端子Ｓの論理レベルはハイレベル「１」に維持される。したがって、ラッチ回路９０の出力端子Ｑの論理レベルはローレベル「０」に維持される。ラッチ回路９０の各端子と論理レベルとの関係は次式（１）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，０，０） …（１）
電源制御回路７０は、車両のイニシャルチェックの完了後、ラッチ回路９０を定められた初期状態とするために、ラッチ回路９０のリセット端子Ｒにハイレベルの電気信号ＳＲを印加する。これにより、リセット端子Ｒの論理レベルはローレベル「０」からハイレベル「１」へ変化する。この場合、ラッチ回路９０では前回の出力状態が保持される。このため、出力端子Ｑの論理レベルはローレベル「０」に維持される。初期状態におけるラッチ回路９０の各端子の論理レベルは次式（２）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，０） …（２）
式（２）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがローレベル「０」に維持されている。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオンさせる。また、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオフさせる。すなわち、操舵制御装置４に対する電源が主電源６に切り替えられる。操舵制御装置４には、主電源６の電力が第１の給電経路Ｌ１を介して供給される。

つぎに、主電源６に異常が発生した場合について説明する。
主電源６に異常が発生することによって、たとえば接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２よりも小さい値に低下した場合、セット端子Ｓにはローレベルの制御信号ＳＣが印加される。このとき、セット端子Ｓの論理レベルはハイレベル「１」からローレベル「０」へ変化する。また、出力端子Ｑの論理レベルはローレベル「０」からハイレベル「１」へ変化する。このときのラッチ回路９０の各端子の論理レベルは次式（３）の通りである。

（Ｓ，Ｒ，Ｑ）＝（０，１，１） …（３）
式（３）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがハイレベル「１」に維持されている。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオフさせる一方、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオンさせる。すなわち、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられる。操舵制御装置４には、補助電源４０の電力が第２の給電経路Ｌ２および第１の給電経路Ｌ１を介して供給される。

この補助電源４０から操舵制御装置４への給電に伴い、コンパレータ８５のプラス入力端子には、分圧回路８１によって分圧された接続点Ｐ３の電圧Ｖ３が印加される。このときの電圧Ｖ３は補助電源４０の電圧に基づく正常な値を示す。このため、電圧Ｖ３は、コンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２よりも大きい値となる。したがって、コンパレータ８５は、ハイレベルの制御信号ＳＣを生成する。このため、ラッチ回路９０のセット端子Ｓの論理レベルはローレベル「０」からハイレベル「１」へ変化する。この場合、ラッチ回路９０では前回の出力状態が保持される。このときのラッチ回路９０の各端子の論理レベルは次式（４）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，１） …（４）
式（４）に示されるように、出力端子Ｑの論理レベルがハイレベル「１」に維持される。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をオフした状態に維持する一方、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をオンした状態に維持する。すなわち、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられた状態が維持される。操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替わった後、操舵制御装置４に対する電源が即時に主電源６へ復帰することが回避される。

ちなみに、電源装置５としてラッチ回路９０を割愛するとともにコンパレータ８５により生成される制御信号ＳＣに基づき第１の切替回路５１のスイッチング、および第２の切替回路５２のスイッチングを制御する構成を採用することも考えられるところ、この構成を採用する場合、つぎのことが懸念される。

前述したように、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられることによって、コンパレータ８５は主電源６が正常である旨示すハイレベルの制御信号ＳＣを生成する。この制御信号ＳＣに基づき、第１の駆動回路５３が第１のＦＥＴ５５および第２のＦＥＴ５６をオンする一方、第２の駆動回路５４が第３のＦＥＴ５７および第４のＦＥＴ５８をオフする。すなわち、主電源６の異常が検出されることによって操舵制御装置４に対する電源を主電源６から補助電源４０へ切り替えたにもかかわらず、補助電源４０の電力が操舵制御装置４へ供給されることに起因して、操舵制御装置４に対する電源が補助電源４０から主電源６へ意図せず復帰するおそれがある。この点、本実施の形態では、ラッチ回路９０によって補助電源４０へ切り替えられた状態が維持される。

つぎに、操舵制御装置４に対する電源が補助電源４０へ切り替えられている状態において、主電源６が正常な状態に復帰した場合について説明する。
主電源６が正常な状態に復帰することによって、コンパレータ８５のプラス入力端子に印加される接続点Ｐ３の電圧Ｖ３の値がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を超える。このとき、コンパレータ８５はハイレベルの制御信号ＳＣを生成する。このため、セット端子Ｓの論理レベルは、ローレベル「０」からハイレベル「１」へ変化する。この場合、ラッチ回路９０では前回の出力状態が保持されるため、出力端子Ｑの論理レベルはハイレベル「１」に維持される。このときのラッチ回路９０の各端子の論理レベルは次式（５）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，１） …（５）
また、主電源６が正常な状態に復帰することによって、電圧検出回路６０を通じて検出される接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超える。電源制御回路７０は主電源６が正常な状態へ復帰した旨判定されるとき、ラッチ回路９０を初期状態へ復帰させる。具体的には、つぎの通りである。

電源制御回路７０は、一旦、ラッチ回路９０のリセット端子Ｒにローレベルの電気信号ＳＲを印加する。これにより、リセット端子Ｒの論理レベルがハイレベル「１」からローレベル「０」へ変化するとともに、出力端子Ｑの論理レベルがハイレベル「１」からローレベル「０」へ変化する。このときのラッチ回路９０の各端子の論理レベルは次式（６）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，０，０） …（６）
式（６）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがローレベル「０」に維持されている。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオンさせる一方、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオフさせる。すなわち、操舵制御装置４に対する電源が補助電源４０から主電源６へ復帰する。操舵制御装置４には、主電源６の電力が第１の給電経路Ｌ１を介して供給される。

つぎに、電源制御回路７０は、ラッチ回路９０のリセット端子Ｒにハイレベルの電気信号ＳＲを印加する。これにより、リセット端子Ｒの論理レベルはローレベル「０」からハイレベル「１」へ変化する。この場合、ラッチ回路９０では前回の出力状態が保持されるため、出力端子Ｑの論理レベルはローレベル「０」に維持される。すなわち、ラッチ回路９０は初期状態へ復帰する。このときのラッチ回路９０の各端子の論理レベルは次式（７）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，０） …（７）
式（７）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがローレベル「０」に維持されている。このため、操舵制御装置４に対する電源が主電源６へ切り替えられた状態に維持される。

＜第１の実施の形態の効果＞
したがって、第１の実施の形態によれば、以下の効果を得ることができる。
（１）操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられた場合、補助電源４０から操舵制御装置４への給電開始に伴い第１の給電経路Ｌ１の電圧が正常値に復帰した場合であれ、ラッチ回路９０によって操舵制御装置４に対する電源が補助電源４０へ切り替えられた状態が保持される。このため、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられた後、即時に主電源６に復帰することが回避される。したがって、操舵制御装置４には補助電源４０の電力が安定して供給される。

（２）電源制御回路７０は、主電源６が正常な状態に復帰した旨判定されるとき、操舵制御装置４に対する電源を補助電源４０から主電源６へ復帰させるための電気信号ＳＲをラッチ回路９０のリセット端子Ｒに印加する。ラッチ回路９０の出力端子Ｑの論理レベルが反転することによって、操舵制御装置４に対する電源が補助電源４０から主電源６へ切り替えられる。電源制御回路７０によってラッチ回路９０の出力端子Ｑの論理レベルが適切に制御されるため、操舵制御装置４に対する電源を補助電源４０から主電源６へ適切に復帰させることができる。また、主電源６の正常状態への復帰が電源制御回路７０によってより正確に判定されるため、操舵制御装置４に対する電源を主電源６へ復帰させることに対する信頼性を確保することができる。

（３）アナログ判定回路８０は、デジタル回路と異なり、操舵制御装置４に対する第１の給電経路Ｌ１の電圧を直接判定する。このため、主電源６の異常のみならず、たとえば第１の給電経路Ｌ１に設けられる第１の切替回路５１の異常によって操舵制御装置４に対する給電が困難となった場合においても、操舵制御装置４に対する電源を主電源６から補助電源４０へ切り替えることが可能である。

（４）第２の給電経路Ｌ２は、第１の給電経路Ｌ１における第１の切替回路５１と操舵制御装置４との間に接続されている。そして、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられたとき、補助電源４０の電力が第２の給電経路Ｌ２を介して給電対象へ供給される。このとき、補助電源４０から操舵制御装置４への給電状態は正常であるため、アナログ判定回路８０は操舵制御装置４への給電状態が正常であることを示すハイレベルの制御信号ＳＣを生成する。しかし、ラッチ回路９０は、ラッチ回路９０は、制御信号ＳＣが給電状態の異常を示すものであるとき、出力端子Ｑの論理レベルをローレベルからハイレベルへ切り替えるとともに、その後の制御信号ＳＣの変化に関わらず出力端子Ｑの論理レベルをハイレベルに保持する。このため、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替わった後、即時に補助電源４０から主電源６へ復帰することが抑制される。

（５）アナログ判定回路８０は、接続点Ｐ３の電圧Ｖ３をデジタル化することなく電圧Ｖ３の判定処理を行う。このため、アナログ判定回路８０は、電圧Ｖ３をデジタル化しない分だけ、操舵制御装置４に対する電源を主電源６と補助電源４０との間で迅速に切り替えることができる。

＜第２の実施の形態＞
つぎに、電源装置の第２の実施の形態を説明する。本実施の形態は、アナログ判定回路８０による電圧の監視箇所の点で第１の実施の形態と異なる。

図３に示すように、アナログ判定回路８０の分圧抵抗８３は第１の給電経路Ｌ１の接続点Ｐ３に接続されているところ、この接続点Ｐ３は第１の給電経路Ｌ１における主電源６と第１の切替回路５１との間に設定されている。電源装置５として、これらの構成を採用した場合、つぎのことが懸念される。

すなわち、コンパレータ８５のプラス入力端子には分圧回路８１によって分圧された接続点Ｐ３の電圧Ｖ３が印加される。たとえば主電源６の電圧変動に伴い、電圧Ｖ３の値がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２の近傍で変動する場合、コンパレータ８５により生成される制御信号ＳＣの論理レベルがハイレベルとローレベルとの間で頻繁に切り替わることが懸念される。

このため、電源装置５として、コンパレータ８５により生成される制御信号ＳＣに基づき第２の切替回路５２のスイッチングを制御する構成を採用する場合、操舵制御装置４に対する電源が主電源６と補助電源４０との間で頻繁に切り替わることによって、操舵制御装置４へ供給される電力にノイズが生じるおそれがある。ひいては、操舵制御装置４に対して安定した電力を供給することが困難となることが懸念される。

この点、本実施の形態によれば、接続点Ｐ３の電圧Ｖ３の変動に起因して、この電圧Ｖ３の値がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を下回った後、即時にしきい値電圧Ｖ_ｔｈ２を上回る値へ変化するときであれ、ラッチ回路９０の出力端子Ｑの論理レベルはハイレベル「１」に保持される。このため、操舵制御装置４に対する電源が主電源６と補助電源４０との間で頻繁に切り替わることを抑制することが可能である。

＜第２の実施の形態の作用＞
つぎに、第２の実施の形態の作用を説明する。
主電源６が正常である場合、電圧検出回路６０を通じて検出される第１の給電経路Ｌ１の接続点Ｐ２の電圧Ｖ２がしきい値電圧Ｖ_ｔｈ１を超えるとともに、第１の給電経路Ｌ１の接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を超える。

車両電源がオフからオンへ切り替えられたとき、電源制御回路７０は、主電源６が正常である旨判定する。また、電源制御回路７０は、ラッチ回路９０に対するローレベルの電気信号ＳＲを生成する。このため、ラッチ回路９０のリセット端子Ｒの論理レベルはローレベル「０」に維持される。また、接続点Ｐ３の電圧Ｖ３が基準電圧であるしきい値電圧Ｖ_ｔｈ２を超えているため、コンパレータ８５はハイレベルの制御信号ＳＣを生成する。これにより、ラッチ回路９０のセット端子Ｓの論理レベルはハイレベル「１」に維持される。したがって、ラッチ回路９０の出力端子Ｑの論理レベルはローレベル「０」に維持される。ラッチ回路９０の各端子と論理レベルとの関係は次式（８）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，０，０） …（８）
電源制御回路７０は、車両のイニシャルチェックの完了後、ラッチ回路９０を初期状態にするために、ラッチ回路９０のリセット端子Ｒにハイレベルの電気信号ＳＲを印加する。これにより、リセット端子Ｒの論理レベルはローレベル「０」からハイレベル「１」へ変化する。この場合、ラッチ回路９０では前回の出力状態が保持されるため、出力端子Ｑの論理レベルはローレベル「０」に維持される。初期状態におけるラッチ回路９０の各端子の論理レベルは次式（９）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，０） …（９）
式（２）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがローレベル「０」に維持されている。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオンさせる。また、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオフさせる。すなわち、操舵制御装置４に対する電源が主電源６に切り替えられる。操舵制御装置４には、主電源６の電力が第１の給電経路Ｌ１を介して供給される。

この後、主電源６の電圧変動に伴い、接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を下回ったとき、ラッチ回路９０のセット端子Ｓにはローレベルの制御信号ＳＣが印加される。このとき、セット端子Ｓの論理レベルはハイレベル「１」からローレベル「０」へ変化する。また、出力端子Ｑの論理レベルはローレベル「０」からハイレベル「１」へ変化する。このときのラッチ回路９０の各端子の論理レベルは次式（１０）の通りである。

（Ｓ，Ｒ，Ｑ）＝（０，１，１） …（１０）
式（３）に示されるように、ラッチ回路９０の出力端子Ｑの論理レベルがハイレベル「１」に維持されている。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をそれぞれオフさせる一方、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をそれぞれオンさせる。すなわち、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられる。操舵制御装置４には、補助電源４０の電力が第２の給電経路Ｌ２および第１の給電経路Ｌ１を介して供給される。

この後、主電源６の電圧変動に伴い、接続点Ｐ３の電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を再び上回ったとき、ラッチ回路９０のセット端子Ｓにはハイレベルの制御信号ＳＣが印加される。これにより、セット端子Ｓの論理レベルはローレベル「０」からハイレベル「１」へ変化する。ただし、この場合、ラッチ回路９０では前回の出力状態が保持されるため、出力端子Ｑの論理レベルはハイレベル「１」に維持される。このときのラッチ回路９０の各端子の論理レベルは次式（１１）の通りである。

（Ｓ，Ｒ，Ｑ）＝（１，１，１） …（１１）
式（１１）に示されるように、出力端子Ｑの論理レベルがハイレベル「１」に維持される。このため、第１の駆動回路５３は第１のＦＥＴ５５および第２のＦＥＴ５６をオフした状態に維持する一方、第２の駆動回路５４は第３のＦＥＴ５７および第４のＦＥＴ５８をオンした状態に維持する。すなわち、操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替えられた状態が維持される。操舵制御装置４に対する電源が主電源６から補助電源４０へ切り替わった後、即時に操舵制御装置４に対する電源が主電源６へ復帰することが回避される。

＜第２の実施の形態の効果＞
したがって、第２の実施の形態によれば、以下の効果を得ることができる。
（６）主電源６の電圧変動に伴いコンパレータ８５のプラス入力端子に印加される接続点Ｐ３の電圧Ｖ３が変動することに起因して、電圧Ｖ３がコンパレータ８５の基準電圧であるしきい値電圧Ｖ_ｔｈ２を上回ったり下回ったりすることを繰り返すことが考えられる。この点、本実施の形態によれば、たとえば電圧Ｖ３がしきい値電圧Ｖ_ｔｈ２を下回った後、即時にしきい値電圧Ｖ_ｔｈ２を超える値に復帰したときであれ、ラッチ回路９０の出力状態が前回の状態、すなわち電圧Ｖ３がしきい値電圧Ｖ_ｔｈ２を下回ったときの状態に保持される。このため、操舵制御装置４に対する電源が主電源６と補助電源４０との間で頻繁に切り替わることを抑制することができる。したがって、操舵制御装置４へ供給される電力にノイズが生じることが抑制されることにより、操舵制御装置４に対して安定した電力を供給することができる。また、電源装置５としての動作を安定させることができる。

（７）電源制御回路７０およびアナログ判定回路８０は、主電源６の電圧を直接的に検出する。このため、主電源６の電圧をより正確に検出することができる。
＜他の実施の形態＞
なお、第１および第２の実施の形態は、つぎのように変更して実施してもよい。

・第１のＦＥＴ５５および第２のＦＥＴ５６としてＮチャネル型を採用するとともに、第３のＦＥＴ５７および第４のＦＥＴ５８としてＰチャネル型を採用してもよい。
・第１のＦＥＴ５５および第２のＦＥＴ５６、ならびに第３のＦＥＴ５７および第４のＦＥＴ５８として機械的なスイッチを採用してもよい。

・第２の給電経路Ｌ２は第１の給電経路Ｌ１に対して独立して設けてもよい。すなわち、補助電源４０と操舵制御装置４との間を第２の給電経路Ｌ２によって直接接続してもよい。

・分圧回路８１および比較回路８２の具体的な構成は、適宜変更してもよい。たとえば比較回路８２としてプルアップ抵抗８６を割愛した構成を採用してもよい。
・アナログ判定回路８０として、分圧回路８１を割愛した構成を採用してもよい。この場合、比較回路８２のコンパレータ８５には、分圧しない接続点Ｐ３の電圧Ｖ３に耐えられる程度の耐圧性能をもたせる。また、コンパレータ８５の基準電圧であるしきい値電圧Ｖｔｈ２は、コンパレータ８５のプラス入力端子に印加される電圧に応じて適宜調節する。

・比較回路８２は、たとえば接続点Ｐ３における電流の値としきい値電流との比較を通じて主電源６の異常を判定するようにしてもよい。
・電源制御回路７０として、電圧検出回路６０を通じて検出される接続点Ｐ２の電圧Ｖ２に基づき主電源６の異常を判定する機能を割愛した構成を採用してもよい。この場合、電源制御回路７０は、たとえばラッチ回路９０の出力端子の論理レベルに基づき、主電源６が正常であるか異常であるかを認識することができる。

・電源装置５が適用されるステアリング装置１は、モータ２１のトルクを転舵軸１２に付与するタイプの電動パワーステアリング装置であってもよい。また、電源装置５が適用されるステアリング装置１は、ステアバイワイヤ式のステアリング装置であってもよい。

・電源装置５の給電対象は、操舵制御装置４に限られない。電源装置５の給電対象は、エアバッグ装置の制御装置、あるいはブレーキ装置の制御装置であってもよい。また、電源装置５の給電対象は、無人搬送車あるいは電気自動車における駆動用モータの制御装置であってもよい。

４…操舵制御装置（給電対象）、６…主電源、４０…補助電源、５０…電源切替回路、５１…第１の切替回路、５２…第２の切替回路、７０…電源制御回路（制御回路）８０…アナログ判定回路（アナログ回路）、９０…ラッチ回路（保持回路）、Ｌ１…第１の給電経路、Ｌ２…第２の給電経路、Ｐ３…接続点（検出点）、ＳＣ…制御信号（状態信号）。

Claims (5)

1. 給電対象に電力を供給する主電源に対する補助電源と、
   前記主電源の電圧を検出する電圧検出回路と、
   デジタル信号を取り扱うデジタル回路である電源制御回路であって、前記電圧検出回路を通じて検出される前記主電源の電圧に基づき前記主電源が正常であるか異常であるかを判定し、その判定結果に応じて指示を生成する電源制御回路と、を有する電源装置であって、
   前記給電対象へ供給される電力を取り込み、取り込まれる電力に基づき前記主電源から前記給電対象への給電状態が正常であるか異常であるかを判定し、その判定結果を示す状態信号を生成するアナログ回路と、
   前記状態信号に応じて自己の出力状態を前記給電状態が正常であるときの第１の状態と前記給電状態が異常であるときの第２の状態との間で切り替えて保持する保持回路と、
   前記電源制御回路からの指示、または前記保持回路の出力状態に応じて前記給電対象に対する電源を前記主電源と前記補助電源との間で切り替える電源切替回路と、を備え、
   前記保持回路は、前記状態信号が前記給電状態の正常を示す状態から異常を示す状態へ変化したとき、自己の出力状態を前記第１の状態から前記第２の状態へ切り替えるとともに、その後の前記状態信号の変化に関わらず前記第２の状態を保持する電源装置。
2. 前記電源切替回路は、前記主電源から前記給電対象へ電力を供給するための第１の給電経路を開閉する第１の切替回路、および前記補助電源から前記給電対象へ電力を供給するための第２の給電経路を開閉する第２の切替回路を有し、
   前記アナログ回路は、前記第１の給電経路における前記第１の切替回路と前記給電対象との間に設定される検出点を通じて取得される電力に基づき前記状態信号を生成する請求項１に記載の電源装置。
3. 前記第２の給電経路は、前記第１の給電経路における前記第１の切替回路と前記給電対象との間に接続されている請求項２に記載の電源装置。
4. 前記電源切替回路は、前記主電源から前記給電対象へ電力を供給するための第１の給電経路を開閉する第１の切替回路、および前記補助電源から前記給電対象へ電力を供給するための第２の給電経路を開閉する第２の切替回路を有し、
   前記アナログ回路は、前記第１の給電経路における前記主電源と前記第１の切替回路との間に設定される検出点を通じて取得される電圧としきい値電圧との比較結果に基づき前記状態信号を生成する請求項１に記載の電源装置。
5. 前記電源制御回路は、前記主電源が正常であるか異常であるかの判定結果が異常から正常へ切り替わったとき、前記保持回路の出力状態を前記第２の状態から前記第１の状態へ復帰させる請求項１～請求項４のうちいずれか一項に記載の電源装置。