JP7358797B2 - 半導体装置及びその製造方法、並びに半導体モジュール - Google Patents
半導体装置及びその製造方法、並びに半導体モジュール Download PDFInfo
- Publication number
- JP7358797B2 JP7358797B2 JP2019114450A JP2019114450A JP7358797B2 JP 7358797 B2 JP7358797 B2 JP 7358797B2 JP 2019114450 A JP2019114450 A JP 2019114450A JP 2019114450 A JP2019114450 A JP 2019114450A JP 7358797 B2 JP7358797 B2 JP 7358797B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- electrode
- main
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Inverter Devices (AREA)
Description
この問題を解決する方法として、転位のない炭化ケイ素基板を作製することが考えられる。炭化ケイ素ウエハの品質向上に様々な技術が提案(特許文献3参照)されているが、未だ完全に転位を無くすことは達成されていない。
そこで、本発明者は、プリント配線基板に着目し、本発明をなした。
特許文献5には、第1及び第2のMOSトランジスタQ1,Q2が接続される出力端子MOと、第1及び第2のショットキーバリアダイオードD1,D2が接続される出力端子DOとを分離する技術が開示されている。
特許文献4、6-8には、チップレベルのスクリーニング技術が開示されている。
特許文献9には、MOSFETの温度を50℃以上145℃以下の状態でスクリーニングすることが開示されている。
特許文献10には、プリント基板5のゲート用である第1金属層5g2およびソース用である第2金属層5s2が隣接する任意の位置を、絶縁樹脂6から露出させ、露出した第1金属層5g2および第2金属層5s2の間に、キャパシタ10を電気的かつ機械的に接続した技術が開示されている。
なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第1の方向及び第2の方向をそれぞれX方向、Y方向とし、第1の方向及び第2の方向のそれぞれと直交する第3の方向をZ方向とする。
この第1実施形態では、1組のスイッチング素子及び整流素子を搭載した1素子入りパッケージタイプ(1in1タイプ)の半導体装置に本発明を適用した場合について説明する。また、この第1実施形態では、トランジスタチップの第1主電極をドレイン電極とし、第2主電極をソース電極として説明する。
図2から図5に示すように、本発明の第1実施形態に係る半導体装置1は、トランジスタチップ2及びダイオードチップ3と、第1~第4導電ポスト5a,5b,5c,5dと、第1主回路端子7a及び第2主回路端子7bと、制御端子7c及び補助端子7dと、絶縁回路基板10と、配線基板20とを備えている。また、半導体装置1は、これらのトランジスタチップ2、ダイオードチップ3、第1~第4導電ポスト5a~5d、第1主回路端子7a、第2主回路端子7b、制御端子7c、補助端子7d、絶縁回路基板10、及び配線基板20等を封止する封止体としての樹脂封止体8を備えている。また、半導体装置1は、配線基板20の主面上に、配線基板20の第1導電体22aと第2導電体22bとを電気的に接続する接続部材としての金属製のブリッジ板30を備えている。
第1主回路端子7a、第2主回路端子7b、制御端子7c及び補助端子7dの各々は導電ピンからなり、一部を除いて樹脂封止体8で封止され、一部が樹脂封止体8の外部に突出している。すなわち、第1主回路端子7a、第2主回路端子7b、制御端子7c及び補助端子7dの各々は、X方向及びY方向と直交するZ方向(厚さ方向)において樹脂封止体8の内外に亘って延伸している。
絶縁回路基板10の裏面、すなわち金属板13は、樹脂封止体8の主面とは反対側の裏面から露出している。
ダイオードチップ3は、絶縁回路基板10の長手方向(X方向)の中心線上に所定の間隔を保って例えば2つ配置されている。トランジスタチップ2は、ダイオードチップ3の配列の両側に所定の間隔を保って例えば4つ配置されている。4つのトランジスタチップ2は並列に接続されてスイッチング素子Trを構成している。また、2つのダイオードチップ3は並列に接続されて整流素子Diを構成している。
補助端子7dは、詳細に図示していないが、一端側が配線基板20を貫通して配線基板20の補助ソース線に電気的及び機械的に接続され、他端側が樹脂封止体8の主面から突出している。そして、補助ソース配線は、第1導電体22aに電気的に接続されている。
ブリッジ板30は、半導体装置1の製造プロセスにおいて、スクリーニング試験を実施した後、樹脂封止体8の開口部9を通して第1導電体22a及び第2導電体22bの各々の一部に半田31により電気的及び機械的に接続される。すなわち、スクリーニング試験では、第1導電体22a及び第2導電体22bが分離されているため、スイッチング素子Trと整流素子Di(トランジスタチップ2とダイオードチップ3)とが回路上分離されている。ブリッジ板30は、導電性に優れ、かつ半田に対して濡れ性を有する金属材として例えば銅で形成されている。
まず、図6の基板積層体形成工程S1において、トランジスタチップ2、ダイオードチップ3、第1~第4導電ポスト5a~5d、第1及び第2主回路端子7a,7b、制御端子7c及び補助端子7d、絶縁回路基板10、配線基板20などを用いて、基板積層体25を形成する。
具体的には、まず、予め用意した配線基板20の所定位置に、第1~第4導電ポスト5a~5dの他端側、制御端子7c及び補助端子7dの他端側を電気的及び機械的に接続する。
次に、図6に示すスクリーニング試験工程S4を実施する。このスクリーニング試験工程S4では、図9(a)に示すように、電源26の正極(+)を第2主回路端子7bに、負極(-)を第1主回路端子7aに接続し、各トランジスタチップ2の内蔵ダイオード(ソース領域-ドレイン領域間)に例えば100A/cm2の電流を15分間通電する。この場合、トランジスタチップ2として活性面積が5mm2程度のチップを用いると、1チップ当たり5Aの通電が必要である。この第1実施形態では4つのトランジスタチップ2を搭載しているため、20Aの電流を通電する。このとき、トランジスタチップ2は発熱するため、絶縁回路基板10の裏面側(金属板13)をチラーで冷却する。
次に、図6の選別工程S6において、一次オン抵抗測定工程S3で測定した一次オン抵抗値と二次オン抵抗測定工程S5で測定した二次オン抵抗値とを比較する。そして、二次オン抵抗値が一次オン抵抗値から所定の基準よりも増加したスイッチング素子Trは、トランジスタチップ2の内部に積層欠陥が発生したとみなして不良品と判定し、二次オン抵抗値が一次抵抗値から所定の基準内に収まったスイッチング素子Trは良品と判定し、製品としての良否の選別を行う。
この後、良品として選別された製造過程の半導体装置に各種試験やマーキング工程を実施することにより、この第1実施形態に係る半導体装置1がほぼ完成する。
また、この実施形態1に係る半導体装置1は、トランジスタチップ2のソース電極2sに電気的に接続された第1導電体22aと、ダイオードチップ3のアノード電極3aに電気的に接続された第2導電体22bとを配線基板20の主面上においてブリッジ板30で電気的に接続するので、トランジスタチップ2のソース電極2sとダイオードチップ3のアノード電極3aとを電気的に接続する導電経路の配線長を短くすることができ、低インダクタンス化を図ることができる。
また、この第1実施形態に係る半導体装置1は、第1導電体22aと第2導電体22bとのブリッジ板30による接続を投影的に2つのトランジスタチップ2及び2つのダイオードチップ3を含む4つのチップの間で行っているので、この4つのチップとブリッジ板30との距離を均等にすることができる。
(第1変形例)
上述の第1実施形態では、絶縁板21の片面に第1及び第2導電体22a,22bが設けられた配線基板20について説明した。しかしながら、本発明は、第1実施形態の配線基板20に限定されるものではない。例えば、図10に示すように、絶縁板21の両面に第1及び第2導電体22a,22bがそれぞれ設けられた配線基板20Aにおいても本発明を適用することができる。この場合、配線基板20Aの絶縁板21に設けられた貫通孔21aに接続部材としての挿入ブリッジ部材32を挿入して絶縁板21の両面側の第1導電体22aと第2導電体22bとを電気的に接続するようにすることが好ましい。また、挿入ブリッジ部材32としては、挿入方向に沿う断面形状がT字形であるものが好ましい。
また、上述の第1実施形態では、第1導電体22aと第2導電体22bとを電気的に接続する接続部材としてブリッジ板30を用いた場合について説明した。しかしながら、本発明は、第1実施形態のブリッジ板30や第1変形例の挿入ブリッジ部材32に限定されるものではない。例えば、半田そのものを接続部材として使用し、図11に示すように、第1導電体22aと第2導電体22bとを半田31で直に電気的及び機械的に接続してもよい。
なお、上述の第1実施形態及び変形例では、1素子入りパッケージ(1in1)タイプの半導体装置について説明したが、本発明は1素子入りパッケージ(1in1)タイプの半導体装置に限定されない。すなわち、本発明は、2組のスイッチング素子及び整流素子を搭載した2素子入りパッケージ(2in1)タイプの半導体装置にも適用することができる。
この第1実施形態では、半導体モジュールに本発明を適用した場合について説明する。
図12(a),(b)に示すように、本発明の第2実施形態に係る半導体モジュール40は、上述の第1実施形態に係る半導体装置1を第1半導体装置1A及び第2半導体装置1Bとして備えている。また、この第2実施形態に係る半導体モジュール40は、主面に第1及び第2半導体装置1A,1Bが設置されたベース部材41と、ベース部材41の主面に第1及び第2半導体装置1A,1Bを囲むようにして設置された枠状のケース43とを備えている。また、この第2実施形態に係る半導体モジュール40は、第1及び第2半導体装置1A,1Bの各々の第1主回路端子7aに電気的及び機械的に接続された第1バスバー45と、第1及び第2半導体装置1A,1Bの各々の第2主回路端子7bに電気的及び機械的に接続された第2バスバー46とを備えている。また、この第2実施形態に係る半導体モジュール40は、ケース43の内側において、ベース部材41の主面に設置された第1及び第2半導体装置1A,1Bを封止するゲル状の封止樹脂47を備えている。
第1バスバー25及び第2バス―26の接続形態は、製品の仕様に応じて換えることができる。この第2実施形態に係る半導体モジュール40では、一例として、第1及び第2半導体装置1A,1Bの同一機能の主回路端子同士(第1主回路端子7a同士,第2主回路端子7b同士)を第1及び第2バスバー45,46で並列接続して大電流容量化を図っている。
次に、図13(a),(b)に示すように、第1及び第2半導体装置1A,1Bの各々において、樹脂封止体8の開口部9を通して配線基板20の第1導電体22a及び第2導電体22bの各々の一部に接合材として例えば半田ペースト材31aを塗布する。そして、図14(a),(b)に示すように、第1導電体22a及び第2導電体22bの各々の一部の間の分離領域を跨ぐようにして各々の一部に半田ペースト材31aを介してブリッジ板30を配置する。
この工程において、スイッチング素子Trと整流素子Di(トランジスタチップ2とダイオードチップ3)とが並列に逆接続される。
また、この第2実施形態に係る半導体モジュール40の製造方法によれば、ベース部材41の主面に第1及び第2半導体装置1A,1Bを設置する際のリフロー処理を利用して第1導電体22aと第2導電体22bとをブリッジ板30で電気的に接続するので、製造工程数の増加を抑制でき、低コストで信頼性の高い半導体ジュールを提供することができる。
なお、この第2実施形態では、2つの半導体装置を備えた半導体モジュールについて説明したが、本発明は3つ以上の半導体装置を備えた半導体モジュールにも適用することができる。
2…トランジスタチップ
2d…ドレイン電極
2g…ゲート電極
2s…ソース電極
3…ダイオードチップ
3a…アノード電極
3k…カソード電極
5a…第1導電ポスト
5b…第2導電ポスト
5c…第3導電ポスト
7a…第1主回路端子(ソース主回路端子)
7b…第2主回路端子(ドレイン主回路端子)
7c…制御端子
7d…補助端子
8…樹脂封止体(封止体)
8a,8b…短辺
8c,8d…長辺
9…開口部
10…絶縁回路基板
11…絶縁板
12…導電板
12a…第1導電板
12b…第2導電板
13…金属板
15,16…半田
15a,16a…半田ペースト材
20…配線基板
21…絶縁板
22a…第1導電体
22a1…第1部分
22a2…第2部分
22b…第2導電体
23a…ゲート配線
25…基板積層体
26…電源
30…ブリッジ板
31…半田
32…挿入ブリッジ部材
40…半導体モジュール
41…ベース部材
42…半田
43…ケース
45…第1バスバー
46…第2バスバー
47…封止樹脂
Claims (6)
- 絶縁板及び導電板を有する絶縁回路基板と、
前記絶縁回路基板上に設置され、かつ第1主電極及び第2主電極を有するトランジスタチップと、
前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第1主電極に電気的に接続されたダイオードチップと、
前記トランジスタチップの前記第2主電極に電気的に接続された第1導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第2導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置であって、
前記配線基板の前記絶縁回路基板側とは反対側の表面上に、前記第1導電体及び前記第2導電体の各々と接合材により電気的及び機械的に接続された接続部材を備えていることを特徴とする半導体装置。 - 前記第1及び第2導電体の各々は、前記接続部材による導通を除いて互いに絶縁分離されていることを特徴とする請求項1に記載の半導体装置。
- 前記トランジスタチップの前記第1主電極及び前記ダイオードチップの前記カソード電極に電気的に接続された第1主回路端子と、
前記第1導電体に電気的に接続された第2主回路端子と、
前記絶縁回路基板、前記トランジスタチップ、前記ダイオードチップ、前記第1及び第2主回路端子を、前記第1及び第2主回路端子の各々の一部を除いて封止する封止体と、を備え、
前記封止体は、前記第1及び第2導電体の各々の一部を露出する開口部を有し、
前記接続部材は、前記開口部を通して前記第1及び第2導電体の各々に接続されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記絶縁回路基板の前記導電板は、前記第1主回路端子、前記トランジスタチップの前記第1主電極及び前記ダイオードチップの前記カソード電極と電気的に接続された第1導電板と、前記第2主回路端子及び前記第1導電体と電気的に接続された第2導電板とを含むことを特徴とする請求項3に記載の半導体装置。
- 絶縁板及び導電板を有する絶縁回路基板と、
前記絶縁回路基板10上に設置され、かつ第1主電極及び第2主電極を有するトランジスタチップと、
前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第1主電極に電気的に接続されたダイオードチップと、
前記トランジスタチップの前記第2主電極に電気的に接続された第1導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第2導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置の製造方法であって、
前記トランジスタチップの前記第2主電極と前記第1主電極との間に電流を通電して前記トランジスタチップのスクリーニング試験を実施する工程と、
前記スクリーニング試験を実施した後、前記配線基板の前記絶縁回路基板側とは反対側の表面上で前記第1導電体及び前記第2導電体の各々に導電部材を接合材により電気的及び機械的に接続する工程と、
を備えることを特徴とする半導体装置の製造方法。 - ベース部材の主面に設置された複数の半導体装置を有する半導体モジュールであって、
前記複数の半導体装置は、
絶縁板及び導電板を有する絶縁回路基板と、
前記絶縁回路基板10上に設置され、かつ第1主電極及び第2主電極を有するトランジスタチップと、
前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第1主電極に電気的に接続されたダイオードチップと、
前記トランジスタチップの前記第2主電極に電気的に接続された第1導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第2導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、
前記配線基板の前記絶縁回路基板側とは反対側の表面上に、前記第1導電体及び前記第2導電体の各々と接合材により電気的及び機械的に接続された接続部材と、を備えていることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019114450A JP7358797B2 (ja) | 2019-06-20 | 2019-06-20 | 半導体装置及びその製造方法、並びに半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019114450A JP7358797B2 (ja) | 2019-06-20 | 2019-06-20 | 半導体装置及びその製造方法、並びに半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021002552A JP2021002552A (ja) | 2021-01-07 |
JP7358797B2 true JP7358797B2 (ja) | 2023-10-11 |
Family
ID=73995453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019114450A Active JP7358797B2 (ja) | 2019-06-20 | 2019-06-20 | 半導体装置及びその製造方法、並びに半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7358797B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198228A (ja) | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
JP2016099127A (ja) | 2014-11-18 | 2016-05-30 | 富士電機株式会社 | パワー半導体モジュールの製造方法及びその中間組立ユニット |
-
2019
- 2019-06-20 JP JP2019114450A patent/JP7358797B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198228A (ja) | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
JP2016099127A (ja) | 2014-11-18 | 2016-05-30 | 富士電機株式会社 | パワー半導体モジュールの製造方法及びその中間組立ユニット |
Also Published As
Publication number | Publication date |
---|---|
JP2021002552A (ja) | 2021-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170092596A1 (en) | Power module and fabrication method for the same | |
US9852968B2 (en) | Semiconductor device including a sealing region | |
CN108735692B (zh) | 半导体装置 | |
US10971431B2 (en) | Semiconductor device, cooling module, power converting device, and electric vehicle | |
US11056475B2 (en) | Semiconductor module | |
US20120211799A1 (en) | Power semiconductor module and method of manufacturing a power semiconductor module | |
CN103996667B (zh) | 具有旁路功能的半导体器件及其方法 | |
US9385107B2 (en) | Multichip device including a substrate | |
US11211373B1 (en) | Double-sided chip stack assembly | |
US20230238307A1 (en) | Dual-side cooling semiconductor packages and related methods | |
US11398447B2 (en) | Semiconductor device and method for producing semiconductor device | |
JP7358797B2 (ja) | 半導体装置及びその製造方法、並びに半導体モジュール | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
JP2015002273A (ja) | 半導体モジュール | |
US11848298B2 (en) | Semiconductor apparatus, power module, and manufacturing method of semiconductor apparatus | |
JP2022107077A (ja) | 半導体装置、および半導体装置の製造方法 | |
US11127714B2 (en) | Printed board and semiconductor device | |
US11302670B2 (en) | Semiconductor device including conductive post with offset | |
JP2019067976A (ja) | 半導体装置 | |
US11450623B2 (en) | Semiconductor device | |
US20220406690A1 (en) | Semiconductor device | |
US20240006402A1 (en) | Semiconductor device | |
US20230253335A1 (en) | Semiconductor module and semiconductor module manufacturing method | |
US20240243106A1 (en) | Thermal Enhanced Power Semiconductor Package | |
WO2021229837A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7358797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |