JP7358797B2 - 半導体装置及びその製造方法、並びに半導体モジュール - Google Patents

Description

本発明は、半導体装置及びその製造方法並びに半導体モジュールに関し、特に、同一パッケージ内にスイッチング素子及び整流素子を有する半導体装置及びその製造方法並びに半導体モジュールに適用して有効な技術に関するものである。

次世代のパワー半導体材料として、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、バンドギャップが４Ｈ－ＳｉＣで３．２５ｅＶと、これまで用いられていたシリコン（Ｓｉ）の１．１２ｅＶに対して３倍程度大きく、電解強度がＳｉより１桁近く大きい２～４ｍＶ／ｃｍであり、Ｓｉと比べて材料特性に優位性がある。現在までにＳｉＣを用いたデバイス（例えば、ダイオードなどの整流デバイスや、トランジスタ、サイリスタなどのスイッチングデバイスなど）が試作されており、これらを搭載したパワー半導体モジュールが製造されている。

パワー半導体モジュールは、通常、絶縁基板を放熱性の高いベース部材にリフロー処理して半田付けすると同時に、絶縁基板上に半導体素子を半田接続し、素子をワイヤーボンディングにより配線し、絶縁性を担保するためにゲルで封止した構造を取る。しかしながら、ＳｉＣの高い性能を生かすため、よりパワー密度を向上させるモジュール構造が提案されている。そのようなモジュールとして、ワイヤーボンディングに代えてプリント配線基板とピンを用いて配線を行い、モジュール全体を樹脂で封止する構造（フルモールド構造）が挙げられる（特許文献１，２参照）。このような構造のモジュールを複数組み合わせて回路を構成することも可能である。

一方、ＳｉＣ素子を作製する際に用いるＳｉＣ基板内には、数種類の転位が多数存在することが知られている。ある種の転位を含む素子を動作させると、電子・正孔対が再結合することで転位が積層欠陥に成長することがある（非特許文献１参照）。積層欠陥が発生するとデバイス特性に悪影響が及ぼされ、パワー半導体モジュールの導通損失が増大するため、積層欠陥は発生しないことが望まれる。
この問題を解決する方法として、転位のない炭化ケイ素基板を作製することが考えられる。炭化ケイ素ウエハの品質向上に様々な技術が提案（特許文献３参照）されているが、未だ完全に転位を無くすことは達成されていない。

その他の解決方法として、半導体素子に電流印加によるスクリーニング試験を行うことが考えられる（特許文献４参照）。スクリーニング試験は、電流印加前後の特性変動が無い素子を良品と判断するが、通電劣化現象のスクリーニング試験のためには、数１００Ａ／ｃｍ^２の大電流、数分以上の長時間の電流印加が必要である。通常のチップ試験では大電流の印加は難しい。これは、接触抵抗による発熱が大きい、裏面の熱抵抗が大きく冷却が難しい、裏面の凹凸の影響で熱抵抗のばらつきが大きい、といった問題のため、チップ温度が高温に成り易いからである。

ここで、ＳｉＣ素子、特にＳｉＣ－ＭＯＳＦＥＴの内蔵ダイオードにおける通電劣化対策として、チップに大電流を印加するスクリーニング試験の実施は、冷却が難しく、装置コストやタクトタイムが増大してしまう。より熱抵抗の低いモジュール状態でスクリーニング試験を行うことができれば、これらのコストを低減できるが、現在主流であるＳｉＣ－ＭＯＳＦＥＴとＳｉＣ－ＳＢＤとが並列に接続されているバワー半導体モジュールでは、ソースからドレインに電流を印加しようとするとＳＢＤに分流するため、ＭＯＳＦＥＴのスクリーニング試験を行うことができない。このことは、半導体装置及びそれを備えた半導体モジュールの信頼性に影響するため、信頼性の観点から改良の余地があった。
そこで、本発明者は、プリント配線基板に着目し、本発明をなした。

なお、本発明に関連する先行技術文献としては、上記以外のものとして以下のものが挙げられる。
特許文献５には、第１及び第２のＭＯＳトランジスタＱ１，Ｑ２が接続される出力端子ＭＯと、第１及び第２のショットキーバリアダイオードＤ１，Ｄ２が接続される出力端子ＤＯとを分離する技術が開示されている。
特許文献４、６－８には、チップレベルのスクリーニング技術が開示されている。
特許文献９には、ＭＯＳＦＥＴの温度を５０℃以上１４５℃以下の状態でスクリーニングすることが開示されている。
特許文献１０には、プリント基板５のゲート用である第１金属層５ｇ２およびソース用である第２金属層５ｓ２が隣接する任意の位置を、絶縁樹脂６から露出させ、露出した第１金属層５ｇ２および第２金属層５ｓ２の間に、キャパシタ１０を電気的かつ機械的に接続した技術が開示されている。

ＷＯ２０１１／０８３７３７号 特開２０１４－０９００１６号公報 特開２０１５－００２２０７号公報 特開２０１６－０１１８６２号公報 特開２０１７－１３０５２０号公報 ＷＯ２０１４－０９７４４８号 特開２０１７－２１２３１７号公報 特開２０１８－２０５２５１号公報 特開２０１８－２０５２５０号公報 ＷＯ２０１４－１８５０５０号

Journal of Applied Physics 99,011101(2006)

本発明は、上記問題点を鑑み、半導体装置及びそれを備えた半導体モジュールの信頼性を高めることが可能な技術を提供することにある。

本発明の一態様に係る半導体装置は、絶縁板及び導電板を有する絶縁回路基板と、絶縁回路基板上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつカソード電極がトランジスタチップの第１主電極に電気的に接続されたダイオードチップと、トランジスタチップの第２主電極に電気的に接続された第１導電体、及びダイオードチップのアノード電極に電気的に接続された第２導電体を有し、かつ絶縁回路基板のトランジスタチップ及びダイオードチップ側に絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置であって、配線基板の表面上に、第１導電体と第２導電体とを電気的に接続する接続部材を備えている。

また、本発明の一態様に係る半導体装置の製造方法は、絶縁板及び導電板を有する絶縁回路基板と、絶縁回路基板１０上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつカソード電極がトランジスタチップの第１主電極に電気的に接続されたダイオードチップと、トランジスタチップの第２主電極に電気的に接続された第１導電体、及びダイオードチップのアノード電極に電気的に接続された第２導電体を有し、かつ絶縁回路基板のトランジスタチップ及びダイオードチップ側に絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置の製造方法であって、トランジスタチップの第２主電極と第１主電極との間に電流を通電してトランジスタチップのスクリーニング試験を実施する工程と、スクリーニング試験を実施した後、配線基板の表面上で第１導電体と第２導電体とを導電部材で電気的に接続する工程と、備える。

また、本発明の一態様に係る半導体モジュールは、ベース部材の主面に設置された複数の半導体装置を有する半導体モジュールであって、複数の半導体装置は、絶縁板及び導電板を有する絶縁回路基板と、絶縁回路基板１０上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつカソード電極がトランジスタチップの第１主電極に電気的に接続されたダイオードチップと、トランジスタチップの第２主電極に電気的に接続された第１導電体、及びダイオードチップのアノード電極に電気的に接続された第２導電体を有し、かつ絶縁回路基板のトランジスタチップ及びダイオードチップ側に絶縁回路基板から離間して配置された配線基板と、配線基板の表面上に、第１導電体と第２導電体とを電気的に接続する接続部材と、を備えている。

本発明によれば、半導体装置及びそれを備えた半導体モジュールの信頼性を高めることが可能となる。

本発明の第１実施形態に係る半導体装置の一例を示す等価回路図である。 本発明の第１実施形態に係る半導体装置の一例を示す概略平面図である。 本発明の第１実施形態に係る半導体装置において、配線基板の第１導電体及び第２導電体の平面パターンの一例を示す概略平面図である。 本発明の第１実施形態に係る半導体装置において、チップ配列の一例を示す概略平面図である。 本発明の第１実施形態に係る半導体装置の内部構造の一例を示す概略断面図（（ａ）は図２のII－II切断線の位置で切った断面構造を示す概略断面図，（ｂ）はIII－III切断線の位置で切った断面構造を示す概略断面図）である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するためのプロセスフロー図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略断面図である。 本発明の第１実施形態に係る半導体装置の第１変形例を示す概略断面図である。 本発明の第１実施形態に係る半導体装置の第２変形例を示す概略断面図である。 本発明の第２実施形態に係る半導体モジュールの一例を示す図（（ａ）は概略断面図，（ｂ）は（ａ）の一部を拡大した概略断面図）である。 本発明の第２実施形態に係る半導体モジュールの製造方法を説明するための図（（ａ）は概略断面図，（ｂ）は（ａ）の一部を拡大した概略断面図）である。 本発明の第２実施形態に係る半導体モジュールの製造方法を説明するための図（（ａ）は概略断面図，（ｂ）は（ａ）の一部を拡大した概略断面図）である。 本発明の第２実施形態に係る半導体モジュールの製造方法を説明するための図（（ａ）は概略断面図，（ｂ）は（ａ）の一部を拡大した概略断面図）である。

以下、図面を参照して本発明の実施形態を詳細に説明する。
なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。

（第１実施形態）
この第１実施形態では、１組のスイッチング素子及び整流素子を搭載した１素子入りパッケージタイプ（１ｉｎ１タイプ）の半導体装置に本発明を適用した場合について説明する。また、この第１実施形態では、トランジスタチップの第１主電極をドレイン電極とし、第２主電極をソース電極として説明する。

図１に示すように、本発明の第１実施形態に係る半導体装置１は、スイッチング素子Ｔｒと、このスイッチング素子Ｔｒに並列に逆接続された整流素子Ｄｉとを搭載している。整流素子Ｄｉのカソード電極Ｋがスイッチング素子Ｔｒの第１主電極としてのドレイン電極Ｄに電気的に接続されている。整流素子Ｄｉのアノード電極Ａが接続部材としてのブリッジ板３０を介してスイッチング素子Ｔｒの第２主電極としてのソース電極Ｓに電気的に接続されている。スイッチング素子Ｔｒは、ドレイン電極Ｄが後述する第１主回路端子７ａ（図２参照）に電気的に接続され、ソース電極Ｓが後述する第２主回路端子７ｂ（図２参照）に電気的に接続され、制御電極Ｇが後述する制御端子７ｃ（図２参照）に電気的に接続されている。補助電極Ｓａはソース電極Ｓ側の電圧等を検出するための補助電極であり、後述する補助端子７ｄ（図２参照）に電気的に接続されている。

スイッチング素子Ｔｒは、図４に示すトランジスタチップ２を複数個並列に接続した構成になっている。また、整流素子Ｄｉも、図４に示すダイオードチップ３を複数個並列に接続した構成になっている。スイッチング素子Ｔｒとしては、ＭＩＳトランジスタ、ＩＧＢＴ等の絶縁ゲート構造で、トランジスタチップの深さ方向に主電流が流れる縦型半導体素子が好適である。整流素子Ｄｉとしては、ファストリカバリダイオード（ＦＲＤ）、ショットキーバリアダイオード（ＳＢＤ）等の縦型半導体素子が好適である。以下、スイッチング素子Ｔｒとしては、炭化珪素（ＳｉＣ）からなる半導体基板を主体に構成された絶縁ゲート構造の縦型ＭＩＳＦＥＴ、整流素子ＤｉとしてはＳｉＣからなる半導体基板を主体に構成されたＳＢＤを用いて説明する。

なお、トランジスタチップをなすＭＩＳトランジスタとはＭＩＳＦＥＴやＭＩＳＳＩＴ等を含む概念である。ゲート絶縁膜にシリコン酸化（ＳｉＯ_２）膜を用いたＭＯＳトランジスタに対して、「ＭＩＳトランジスタ」は、ＳｉＯ_２膜以外の絶縁膜をゲート絶縁膜として用いた、より包括的な絶縁ゲート型トランジスタを意味する。ＭＩＳトランジスタのゲート絶縁膜には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜も使用可能である。或いは、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ_２Ｏ_３）膜、ハフニウム酸化物（ＨｆＯ_２）膜、ジルコニウム酸化物（ＺｒＯ_２）膜、タンタル酸化物（Ｔａ_２Ｏ_５）膜、ビスマス酸化物（Ｂｉ_２Ｏ_３）膜でもよい。更にはこれらの単層膜内のいくつかを選択し、複数を積層した複合膜等も使用可能である。また、半導体材料として、ＳｉＣの他にも、珪素（Ｓｉ）、窒化ガリウム（ＧａＮ）、ダイヤモンド又は窒化アルミニウム（ＡｌＮ）等の半導体材料がそれぞれ使用可能である。

次に、本発明の第１実施形態に係る半導体装置１の具体的な構成について説明する。
図２から図５に示すように、本発明の第１実施形態に係る半導体装置１は、トランジスタチップ２及びダイオードチップ３と、第１～第４導電ポスト５ａ，５ｂ，５ｃ，５ｄと、第１主回路端子７ａ及び第２主回路端子７ｂと、制御端子７ｃ及び補助端子７ｄと、絶縁回路基板１０と、配線基板２０とを備えている。また、半導体装置１は、これらのトランジスタチップ２、ダイオードチップ３、第１～第４導電ポスト５ａ～５ｄ、第１主回路端子７ａ、第２主回路端子７ｂ、制御端子７ｃ、補助端子７ｄ、絶縁回路基板１０、及び配線基板２０等を封止する封止体としての樹脂封止体８を備えている。また、半導体装置１は、配線基板２０の主面上に、配線基板２０の第１導電体２２ａと第２導電体２２ｂとを電気的に接続する接続部材としての金属製のブリッジ板３０を備えている。

図２及び図５に示すように、樹脂封止体８は、平面視したときの形状が方形状、例えば長方形からなり、Ｘ方向（第１方向）である長手方向において互いに反対側に位置する２つの短辺８ａ及び８ｂと、Ｘ方向と直交するＹ方向（第２方向）である短手方向において互いに反対側に位置する２つの長辺８ｃ及び８ｄを有する。樹脂封止体８は、例えばエポキシ系の熱硬化性絶縁樹脂で形成されている。
第１主回路端子７ａ、第２主回路端子７ｂ、制御端子７ｃ及び補助端子７ｄの各々は導電ピンからなり、一部を除いて樹脂封止体８で封止され、一部が樹脂封止体８の外部に突出している。すなわち、第１主回路端子７ａ、第２主回路端子７ｂ、制御端子７ｃ及び補助端子７ｄの各々は、Ｘ方向及びＹ方向と直交するＺ方向（厚さ方向）において樹脂封止体８の内外に亘って延伸している。

第１主回路端子７ａは樹脂封止体８の一方の短辺８ａ側の中央部に配置され、第２主回路端子７ｂは樹脂封止体８の他方の短辺８ｂ側の中央部に配置されている。そして、制御端子７ｃは樹脂封止体８の一方の長辺８ｃ側の中央部に配置され、補助端子７ｄは樹脂封止体８の他方の長辺８ｄ側の中央部に配置されている。この第１実施形態では、この本数に限定されないが、例えば第１及び第２主回路端子７ａ，７ｂは２本ずつ、制御端子７ｃ及び補助端子７ｄは例えば１本ずつ設けられている。

図４及び図５（ａ），（ｂ）に示すように、絶縁回路基板１０は、絶縁板１１と、絶縁板１１の主面に固定された導電板１２と、絶縁板１１の主面とは反対側の裏面に固定された金属板１３とを有する。そして、この第１実施形態では、導電板１２は、互いに絶縁分離された第１導電板１２ａ及び第２導電板１２ｂで構成されている。絶縁回路基板１０は、例えば、セラミック基板の表面に銅が共晶接合された直接銅接合（ＤＣＢ）基板、セラミック基板の表面に活性金属ろう付け（ＡＭＢ）法により金属が配置されたＡＭＢ基板等を採用可能である。セラミック基板の材料は、例えば、窒化珪素（Ｓｉ_３Ｎ_４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ_２Ｏ_３）等を採用可能である。

絶縁板１１は、平面視したときの形状が方形状、例えば長方形からなり、樹脂封止体８の２つ短辺８ａ，８ｂ及び２つの長辺８ｃ，８ｄに対応して２つの短辺及び２つの長辺を有する。第１導電板１２ａは、平面視したときの形状が方形状、例えば略正方形のベタパターンで形成されている。そして、第１導電板１２ａは、４つの辺の方向が絶縁基板の４つの辺の方向と一致するようにして絶縁板１１の２つの短辺のうちの一方の短辺側（樹脂封止体８の一方の短辺８ａ側）に配置されている。第２導電板１２ｂは、平面視したときの形状が方形状、例えば長方形のベタパターンで形成されている。そして、第２導電板１２ｂは、長手方向がＹ方向と一致するようにして絶縁板１１の２つの短辺のうちの他方の短辺側（樹脂封止体８の他方の短辺８ｂ側）に配置されている。第１導電板１２ａ及び第２導電板１２ｂは、第１導電板１２ａの方が数倍大きい面積で形成され、互いに離間して絶縁分離されている。
絶縁回路基板１０の裏面、すなわち金属板１３は、樹脂封止体８の主面とは反対側の裏面から露出している。

図４及び図５（ａ），（ｂ）に示すように、トランジスタチップ２は、例えば、互いに反対側に位置する２つの面のうちの一方の面（主面）に第２主電極としてのソース電極２ｓを有し、他方の面（裏面）に第１主電極としてのドレイン電極２ｄを有する。また、トランジスタチップ２は、一方の面に制御電極としてのゲート電極２ｇを有する。ダイオードチップ３は、例えば、互いに反対側に位置する２つの面のうちの一方の面（主面）にアノード電極３ａを有し、他方の面（裏面）にカソード電極３ｋを有する。
ダイオードチップ３は、絶縁回路基板１０の長手方向（Ｘ方向）の中心線上に所定の間隔を保って例えば２つ配置されている。トランジスタチップ２は、ダイオードチップ３の配列の両側に所定の間隔を保って例えば４つ配置されている。４つのトランジスタチップ２は並列に接続されてスイッチング素子Ｔｒを構成している。また、２つのダイオードチップ３は並列に接続されて整流素子Ｄｉを構成している。

図５（ａ），（ｂ）に示すように、トランジスタチップ２は、ドレイン電極２ｄが絶縁回路基板１０の第１導電板１２ａに接合材として例えば半田１５を介在して電気的及び機械的に接続されている。また、ダイオードチップ３も、図５（ａ）に示すように、トランジスタチップ２と同様に、カソード電極３ｋが絶縁回路基板１０の第１導電板１２ａに接合材として例えば半田１５を介在して電気的及び機械的に接続されている。すなわち、トランジスタチップ２のドレイン電極２ｄ及びダイオードチップ３のカソード電極３ｋは、第１導電板１２ａ及び半田１５を介して互いに電気的に接続されている。

図３及び図５（ａ），（ｂ）に示すように、配線基板２０は、絶縁回路基板１０の主面側（トランジスタチップ２及びダイオードチップ３側）に、絶縁回路基板１０から離間して配置されている。配線基板２０は、通常のプリント配線基板であり、これに限定されないが、例えば２層配線構造になっている。具体的には、配線基板２０は、絶縁板２１と、絶縁板２１の主面の第１配線層に設けられた第１導電体２２ａ及び第２導電体２２ｂと、絶縁板２１の主面とは反対側の裏面の第２配線層に設けられたゲート配線２３ａ（図５（ｂ）参照）及び補助ソース線（図示せず）等を有する。

第１導電体２２ａは、平面視したときの形状が略Ｃ字形になっており、Ｘ方向に延伸し、かつＹ方向において互いに離間する２つの第１部分２２ａ_１と、Ｘ方向に延伸し、かつ２つの第１部分２２ａ_１の一端側に一体に連結された第２部分２２ａ_２とを有する。第２導電体２２ｂは、Ｘ方向に延伸し、第１導電体２２ａの２つの第１部分２２ａ_１，２２ａ_１の間に配置されている。第１導電体２２ａ及び第２導電体２２ｂは、個々に分離され、互いに絶縁分離されている。

図３、図４及び図５（ａ），（ｂ）に示すように、第１導電ポスト５ａは、一端側がトランジスタチップ２のソース電極２ｓに接合材として例えば半田１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して第１導電体２２ａと電気的及び機械的に接続されている。すなわち、第１導電ポスト５ａは、トランジスタチップ２のソース電極２ｓから配線基板２０に向かって立ち上がり、配線基板２０を貫通して配線基板２０の第１導電体２２ａに連結されている。

第２導電ポスト５ｂは、一端側が絶縁回路基板１０の第２導電板１２ｂに接合材として例えば半田１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して第１導電体２２ａと電気的及び機械的に接続されている。すなわち、第２導電ポスト５ｂは、絶縁回路基板１０の第２導電板１２ｂから配線基板２０に向かって立ち上がり、配線基板２０を貫通して配線基板２０の第１導電体２２ａに連結されている。

第３導電ポスト５ｃは、一端側がダイオードチップ３のアノード電極３ａに接合材として例えば半田１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して第２導電体２２ｂと電気的及び機械的に接続されている。すなわち、第３導電ポスト５ｃは、ダイオードチップ３のアノード電極３ａから配線基板２０に向かって立ち上がり、配線基板２０を貫通して配線基板２０の第２導電体２２ｂに連結されている。

第４導電ポスト５ｄは、トランジスタチップ２のゲート電極２ｇに接合材として例えば半田１６により電気的及び機械的に接続され、他端側が配線基板２０のゲート配線２３ａと電気的及び機械的に接続されている。すなわち、第４導電ポスト５ｄは、トランジスタチップ２のゲート電極２ｇから配線基板２０に向かって立ち上がり、配線基板２０のゲート配線２３ａに連結されている。

図２から図５（ｂ），（ｂ）に示すように、第１主回路端子７ａは、他端側が絶縁回路基板１０の第１導電板１２ａに接合材として例えば半田１６により電気的及び機械的に接続され、中間部が配線基板２０の貫通孔を貫通し、他端側が樹脂封止体８の主面から突出している。第２主回路端子７ｂは、一端側が絶縁回路基板１０の第２導電板１２ｂに接合材として例えば半田１６により電気的及び機械的に接続され、中間部が配線基板２０の貫通孔を貫通し、他端側が樹脂封止体８の主面から突出している。

すなわち、第１主回路端子７ａは、半田１６、絶縁回路基板１０の第１導電板１２ａ及び半田１６を介してトランジスタチップ２のドレイン電極２ｄ及びダイオードチップ３のカソード電極３ｋにそれぞれ電気的に接続されている。そして、トランジスタチップ２のソース電極２ｓは、半田１６、第１導電ポスト５ａ、配線基板２０の第１導電体２２ａ、第２導電ポスト５ｂ、半田１６、絶縁回路基板１０の第２導電板１２ｂ及び半田１６を介して第２主回路端子７ｂに電気的に接続されている。また、ダイオードチップ３のアノード電極３ａは、半田１６及び第３導電ポスト５ｃを介して配線基板２０の第２導電体２２ｂに電気的に接続されている。

制御端子７ｃは、一端側が配線基板２０を貫通して配線基板２０のゲート配線２３ａ（図５（ｂ）参照）に電気的及び機械的に接続され、他端側が樹脂封止体８の主面から突出している。すなわち、制御端子７ｃは、配線基板２０のゲート配線２３ａ、第４導電ポスト５ｄ及び半田１６を介してトランジスタチップ２のゲート電極２ｇに電気的に接続されている。
補助端子７ｄは、詳細に図示していないが、一端側が配線基板２０を貫通して配線基板２０の補助ソース線に電気的及び機械的に接続され、他端側が樹脂封止体８の主面から突出している。そして、補助ソース配線は、第１導電体２２ａに電気的に接続されている。

図２及び図５（ａ）に示すように、樹脂封止体８は、その主面（上面）に、配線基板２０の第１導電体２２ａ及び第２導電体２２ｂの各々の一部を露出する開口部９を有する。開口部９は、これに限定されないが、例えば２箇所に設けられている。開口部９は、トランジスタチップ２の配列方向及びダイオードチップ３の配列方向（Ｘ方向）と直交するＹ方向に所定の間隔をおいて配列され、第１導電体２２ａ及び第２導電体２２ｂを跨る位置に配置されている。また、開口部９は、樹脂封止体８の主面に向かって平面視したとき、２つのトランジスタチップ２及び２つのダイオードチップ３を含む４つのチップの間に配置されている。

ブリッジ板３０は、開口部９を通して第１導電体２２ａ及び第２導電体２２ｂの各々の一部に接合材として例えば半田３１により電気的及び機械的に接続されている。すなわち、第１導電体２２ａ及び第２導電体２２ｂの各々は、ブリッジ板３０の接続により互いに電気的に接続されるが、ブリッジ板３０による導通を除いては互いに絶縁分離されている。
ブリッジ板３０は、半導体装置１の製造プロセスにおいて、スクリーニング試験を実施した後、樹脂封止体８の開口部９を通して第１導電体２２ａ及び第２導電体２２ｂの各々の一部に半田３１により電気的及び機械的に接続される。すなわち、スクリーニング試験では、第１導電体２２ａ及び第２導電体２２ｂが分離されているため、スイッチング素子Ｔｒと整流素子Ｄｉ（トランジスタチップ２とダイオードチップ３）とが回路上分離されている。ブリッジ板３０は、導電性に優れ、かつ半田に対して濡れ性を有する金属材として例えば銅で形成されている。

次に、本発明の第１実施形態に係る半導体装置１の製造方法について、図６に示すフローチャートを参照しながら、図７～図９を用いて説明する。
まず、図６の基板積層体形成工程Ｓ１において、トランジスタチップ２、ダイオードチップ３、第１～第４導電ポスト５ａ～５ｄ、第１及び第２主回路端子７ａ，７ｂ、制御端子７ｃ及び補助端子７ｄ、絶縁回路基板１０、配線基板２０などを用いて、基板積層体２５を形成する。
具体的には、まず、予め用意した配線基板２０の所定位置に、第１～第４導電ポスト５ａ～５ｄの他端側、制御端子７ｃ及び補助端子７ｄの他端側を電気的及び機械的に接続する。

次に、図７（ａ）に示すように、絶縁回路基板１０において、第１導電板１２ａのチップ搭載領域に、接合材として例えば半田ペースト材１５ａを塗布する。そして、図７ａに示すように、第１導電板１２ａのチップ搭載領域上に半田ペースト材１５ａを介在してトランジスタチップ２、ダイオードチップ３を配置する。トランジスタチップ２及びダイオードチップ３は、各々の裏面（ドレイン電極２ｄ，カソード電極３ｋ）が半田ペースト材１５ａ側となるように配置する。そして、図７（ａ）に示すように、絶縁回路基板１０において、第１導電板１２ａの端子接続領域、第２導電板１２ｂの端子接続領域及びポスト接続領域の各々に接合材として例えば半田ペースト材１６ａを塗布すると共に、トランジスタチップ２のソース電極２ｓ及びゲート電極２ｇ、ダイオードチップ３のアノード電極３ａにも半田ペースト材１６ａを塗布する。

次に、図７（ｂ）に示すように、絶縁回路基板１０上に配線基板２０を第１～第４導電ポスト５ａ～５ｄが絶縁回路基板１０側となるように配置する。この工程において、配線基板２０は第１～第４導電ポスト５ａ～５ｄによって絶縁回路基板１０から離間した状態で絶縁回路基板１０に支持される。また、第１導電ポスト５ａの一端側はトランジスタチップ２のソース電極２ｓ上に半田ペースト材１６ａを介して配置され、第２導電ポスト５ｂの一端側は絶縁回路基板１０の第２導電板１２ｂに半田ペースト材１６ａを介して配置され、第３導電ポスト５ｃの一端側はダイオードチップ３のアノード電極３ａ上に半田ペースト材１６ａを介して配置される。また、図７（ｂ）には示していないが、図５（ｂ）を参照すると、第４導電ポスト５ｄの一端側は、トランジスタチップ２のゲート電極２ｇ上に半田ペースト材１６ａを介して配置される。

次に、配線基板２０の所定の貫通孔に第１主回路端子７ａ及び第２主回路端子７ｂを差し込んで垂直に保持する。この工程において、図７（ｂ）に示すように、第１主回路端子７ａは、一端側が絶縁回路基板１０の第１導電板１２ａ上に半田ペースト材１６ａを介して配置され、第２主回路端子７ｂは、一端側が絶縁回路基板１０の第２導電板１２ｂ上に半田ペースト材１６ａを介して配置される。

次に、この状態でリフロー処理を施すことにより、図８（ａ）に示すように、トランジスタチップ２のドレイン電極２ｄ及びダイオードチップ３のカソード電極３ｋが絶縁回路基板１０の第１導電板１２ａにそれぞれ半田１５により電気的及び機械的に接続される。また、第１主回路端子７ａの一端側が絶縁回路基板１０の第１導電板１２ａに半田１６により電気的及び機械的に接続され、第２主回路端子７ｂの一端側及び第２導電ポスト５ｂの一端側が絶縁回路基板１０の第２導電板１２ｂにそれぞれ半田１６により電気的及び機械的に接続される。また、第１導電ポスト５ａの一端側がトランジスタチップ２のソース電極２ｓに、第３導電ポスト５ｃの一端側がダイオードチップ３のアノード電極３ａにそれぞれ半田１６により電気的及び機械的に接続される。さらに、図８（ａ）には図示していないが、図５（ｂ）を参照すると、第４導電ポスト５ｄの一端側が、トランジスタチップ２のゲート電極２ｇに半田１６により電気的及び機械的に接続される。これにより、基板積層体２５が形成される。また、絶縁回路基板１０の第１導電板１２ａにトランジスタチップ２及びダイオードチップ３がそれぞれ設置される。

次に、図６に示す樹脂封止工程Ｓ２を実施する。具体的には、基板積層体２５を成形金型のキャビティ内に配置した後、キャビティ内に例えば熱硬化性のエポキシ系樹脂を注入する。これにより、図８（ｂ）に示すように、トランジスタチップ２及びダイオードチップ３と、第１～第４導電ポスト５ａ～５ｄと、第１及び第２主回路端子７ａ，７ｂと、制御端子７ｃ及び補助端子７ｄと、絶縁回路基板１０と、配線基板２０とを含む基板積層体２５を封止する樹脂封止体８が形成される。この工程において、成形金型のキャビティの壁面に凹部を設けておくことにより、第１及び第２主回路端子７ａ，７ｂ、制御端子７ｃ及び補助端子７ｄの各々の他端側を樹脂封止体８の主面から外部に突出させることができる。また、逆に成形金型のキャビティの壁面に凸部を設けておくことにより、配線基板２０の第１及び第２導電体２２ａ，２２ｂの各々の一部が露出する開口部９を樹脂封止体８に形成することができる。この第１実施形態では、樹脂封止体８に２つの開口部９が形成される。また、絶縁回路基板１０の金属板１３を成形金型のキャビティの壁面に圧接した状態で封止することにより、樹脂封止体８の主面とは反対側の裏面から絶縁回路基板１０の金属板１３を露出させることができる。

この工程において、配線基板２０の第１導電体２２ａ及び第２導電体２２ｂは電気的に分離されているため、樹脂封止体８を形成した後の状態では、スイッチング素子Ｔｒと整流素子Ｄｉとが、すなわちトランジスタチップ２とダイオードチップ３とが回路上分離されている。

次に、図６に示す一次オン抵抗測定工程Ｓ３において、４つのトランジスタチップ２が並列接続されたスイッチング素子Ｔｒのオン抵抗を測定する。
次に、図６に示すスクリーニング試験工程Ｓ４を実施する。このスクリーニング試験工程Ｓ４では、図９（ａ）に示すように、電源２６の正極（＋）を第２主回路端子７ｂに、負極（－）を第１主回路端子７ａに接続し、各トランジスタチップ２の内蔵ダイオード（ソース領域－ドレイン領域間）に例えば１００Ａ／ｃｍ^２の電流を１５分間通電する。この場合、トランジスタチップ２として活性面積が５ｍｍ^２程度のチップを用いると、１チップ当たり５Ａの通電が必要である。この第１実施形態では４つのトランジスタチップ２を搭載しているため、２０Ａの電流を通電する。このとき、トランジスタチップ２は発熱するため、絶縁回路基板１０の裏面側（金属板１３）をチラーで冷却する。

この工程において、スイッチング素子Ｔｒと整流素子Ｄｉ（トランジスタチップ２とダイオードチップ３）とが回路上分離されているため、この状態で第２主回路端子７ｂから第１主回路端子７ａに通電すると、各トランジスタチップ２の内蔵ダイオード（ソース領域－ドレイン領域間）のみ通電するため、各トランジスタチップ２のスクリーニング試験が可能である。そして、各トランジスタチップ２は、絶縁回路基板１０に実装されているため、放熱性が高く、チップ単体の場合と比較して大電流の印加が可能である。また、スクリーニング試験の実施後に、樹脂封止体８の開口部９を通して第１及び第２導電体２２ａ，２２ｂの各々の一部に半田３１によりブリッジ板３０を電気的及び機械的に接続することにより、スイッチング素子Ｔｒに整流素子Ｄｉを逆接続することが可能である。

次に、スクリーニング試験工程Ｓ４が終了した後に、図６に示す二次オン抵抗測定工程Ｓ５において、一次と同様に４つのトランジスタチップ２が並列接続されたスイッチング素子Ｔｒのオン抵抗を測定する。
次に、図６の選別工程Ｓ６において、一次オン抵抗測定工程Ｓ３で測定した一次オン抵抗値と二次オン抵抗測定工程Ｓ５で測定した二次オン抵抗値とを比較する。そして、二次オン抵抗値が一次オン抵抗値から所定の基準よりも増加したスイッチング素子Ｔｒは、トランジスタチップ２の内部に積層欠陥が発生したとみなして不良品と判定し、二次オン抵抗値が一次抵抗値から所定の基準内に収まったスイッチング素子Ｔｒは良品と判定し、製品としての良否の選別を行う。

次に、良品として選別された製造過程（半製品）の半導体装置に図６に示す導電体接続工程Ｓ７を実施する。具体的には、図９（ｂ）に示すように、配線基板２０の主面上において、樹脂封止体８の開口部９を通して配線基板２０の第１導電体２２ａ及び第２導電体２２ｂの各々の一部に半田ペースト材を塗布する。そして、第１導電体２２ａ及び第２導電体２２ｂの各々の一部の間の分離領域を跨ぐようにして各々の一部に半田ペースト材を介してブリッジ板３０を配置する。そして、この状態でリフロー処理して半田ペースト材を溶融することにより、第１導電体２２ａ及び第２導電体２２ｂの各々の一部にブリッジ板３０を半田３１により電気的及び機械的に接続する。ブリッジ板３０の半田３１による接続は、樹脂封止体８を形成した後に行うことから、半田３１としては、基板積層体２５の形成時に仕様した半田１５，１６とで温度階層が形成されるように、半田１５，１６よりも溶融点が低い材料を選択することが好ましい。基板積層体２５の形成用の半田１５，１６としてＳｎ－Ｓｂ系組成の半田を用いた場合は、例えばブリッジ板３０の接続用の半田３１にはＳｎ－Ｓｂ－Ａｇ系組成の半田を用いることで使用半田の温度階層を構築することが可能である。

この工程において、スイッチング素子Ｔｒと整流素子Ｄｉ（トランジスタチップ２とダイオードチップ３）とが並列に逆接続される。
この後、良品として選別された製造過程の半導体装置に各種試験やマーキング工程を実施することにより、この第１実施形態に係る半導体装置１がほぼ完成する。

以上説明したように、この第１実施形態の半導体装置１は、製造プロセスにおいて、配線基板２０の第１導電体２２ａと第２導電体２２ｂとをブリッジ板３０で接続する前はスイッチング素子Ｔｒと整流素子Ｄｉとが回路上分離されているため、各トランジスタチップ２のスクリーニング試験が可能である。また、スクリーニング試験の実施後に、配線基板２０の第１導電体２２ａと第２導電体２２ｂとをブリッジ板３０で接続することにより、スイッチング素子Ｔｒに整流素子Ｄｉを逆接続することが可能である。したがって、スイッチング素子Ｔｒに整流素子Ｄｉを並列に逆接続する半導体装置１であっても、スクリーニング試験を実施することができるので、半導体装置１の信頼性を高めることができる。

また、この第１実施形態に係る半導体装置１の製造方法によれば、信頼性の高い半導体装置１を提供することができる。
また、この実施形態１に係る半導体装置１は、トランジスタチップ２のソース電極２ｓに電気的に接続された第１導電体２２ａと、ダイオードチップ３のアノード電極３ａに電気的に接続された第２導電体２２ｂとを配線基板２０の主面上においてブリッジ板３０で電気的に接続するので、トランジスタチップ２のソース電極２ｓとダイオードチップ３のアノード電極３ａとを電気的に接続する導電経路の配線長を短くすることができ、低インダクタンス化を図ることができる。
また、この第１実施形態に係る半導体装置１は、第１導電体２２ａと第２導電体２２ｂとのブリッジ板３０による接続を投影的に２つのトランジスタチップ２及び２つのダイオードチップ３を含む４つのチップの間で行っているので、この４つのチップとブリッジ板３０との距離を均等にすることができる。

（第１実施形態の変形例）
（第１変形例）
上述の第１実施形態では、絶縁板２１の片面に第１及び第２導電体２２ａ，２２ｂが設けられた配線基板２０について説明した。しかしながら、本発明は、第１実施形態の配線基板２０に限定されるものではない。例えば、図１０に示すように、絶縁板２１の両面に第１及び第２導電体２２ａ，２２ｂがそれぞれ設けられた配線基板２０Ａにおいても本発明を適用することができる。この場合、配線基板２０Ａの絶縁板２１に設けられた貫通孔２１ａに接続部材としての挿入ブリッジ部材３２を挿入して絶縁板２１の両面側の第１導電体２２ａと第２導電体２２ｂとを電気的に接続するようにすることが好ましい。また、挿入ブリッジ部材３２としては、挿入方向に沿う断面形状がＴ字形であるものが好ましい。

（第２変形例）
また、上述の第１実施形態では、第１導電体２２ａと第２導電体２２ｂとを電気的に接続する接続部材としてブリッジ板３０を用いた場合について説明した。しかしながら、本発明は、第１実施形態のブリッジ板３０や第１変形例の挿入ブリッジ部材３２に限定されるものではない。例えば、半田そのものを接続部材として使用し、図１１に示すように、第１導電体２２ａと第２導電体２２ｂとを半田３１で直に電気的及び機械的に接続してもよい。
なお、上述の第１実施形態及び変形例では、１素子入りパッケージ（１ｉｎ１）タイプの半導体装置について説明したが、本発明は１素子入りパッケージ（１ｉｎ１）タイプの半導体装置に限定されない。すなわち、本発明は、２組のスイッチング素子及び整流素子を搭載した２素子入りパッケージ（２ｉｎ１）タイプの半導体装置にも適用することができる。

（第２実施形態）
この第１実施形態では、半導体モジュールに本発明を適用した場合について説明する。
図１２（ａ），（ｂ）に示すように、本発明の第２実施形態に係る半導体モジュール４０は、上述の第１実施形態に係る半導体装置１を第１半導体装置１Ａ及び第２半導体装置１Ｂとして備えている。また、この第２実施形態に係る半導体モジュール４０は、主面に第１及び第２半導体装置１Ａ，１Ｂが設置されたベース部材４１と、ベース部材４１の主面に第１及び第２半導体装置１Ａ，１Ｂを囲むようにして設置された枠状のケース４３とを備えている。また、この第２実施形態に係る半導体モジュール４０は、第１及び第２半導体装置１Ａ，１Ｂの各々の第１主回路端子７ａに電気的及び機械的に接続された第１バスバー４５と、第１及び第２半導体装置１Ａ，１Ｂの各々の第２主回路端子７ｂに電気的及び機械的に接続された第２バスバー４６とを備えている。また、この第２実施形態に係る半導体モジュール４０は、ケース４３の内側において、ベース部材４１の主面に設置された第１及び第２半導体装置１Ａ，１Ｂを封止するゲル状の封止樹脂４７を備えている。

第１及び第２半導体装置１Ａ，１Ｂは、各々の金属板１３とベース部材４１との間に接合材として例えば半田４２を介在した状態でベース部材４１の主面に設置されている。
第１バスバー２５及び第２バス―２６の接続形態は、製品の仕様に応じて換えることができる。この第２実施形態に係る半導体モジュール４０では、一例として、第１及び第２半導体装置１Ａ，１Ｂの同一機能の主回路端子同士（第１主回路端子７ａ同士，第２主回路端子７ｂ同士）を第１及び第２バスバー４５，４６で並列接続して大電流容量化を図っている。

ここで、上述の第１実施形態では、半導体装置１の製造プロセスにおいて、スクリーニング試験後に、第１導電体２２ａと第２導電体２２ｂとをブリッジ板３０で電気的に接続する場合について説明した。これに対し、この第２実施形態では、半導体モジュール４０の製造プロセスにおいて、ベース部材４１の主面に第１及び第２半導体装置１Ａ，１Ｂを設置する際のリフロー処理を利用して第１導電体２２ａと第２導電体２２ｂとをブリッジ板３０で電気的に接続する。以下、この実施形態に係る半導体モジュール４０の製造方法について、図１２から図１５を用いて説明する。

まず、第１及び第２半導体装置１Ａ，１Ｂを準備する。この第１及び第２半導体装置１Ａ，１Ｂは、基本的に第１半導体装置１と同様の構成になっているが、図１３を参照すれば、第１導電体２２ａと第２導電体２２ｂとのブリッジ板３０による接続を実施しておらず、スイッチング素子Ｔｒと整流素子Ｄｉ（トランジスタチップ２とダイオードチップ３）とが回路上分離された状態になっている。ただし、スクリーニング試験は、第１及び第２半導体装置１Ａ，１Ｂの製造プロセスにおいて実施済みである。

次に、図１３（ａ），（ｂ）に示すように、ベース部材４１の主面と第１及び第２半導体装置１Ａ，１Ｂの各々の金属板１３との間に接合材として例えば半田ペースト材４２ａを介在させた状態でベース部材４１の主面上に第１及び第２半導体装置１Ａ，１Ｂを配置する。
次に、図１３（ａ），（ｂ）に示すように、第１及び第２半導体装置１Ａ，１Ｂの各々において、樹脂封止体８の開口部９を通して配線基板２０の第１導電体２２ａ及び第２導電体２２ｂの各々の一部に接合材として例えば半田ペースト材３１ａを塗布する。そして、図１４（ａ），（ｂ）に示すように、第１導電体２２ａ及び第２導電体２２ｂの各々の一部の間の分離領域を跨ぐようにして各々の一部に半田ペースト材３１ａを介してブリッジ板３０を配置する。

次に、このままの状態でリフロー処理を施して半田ペースト材４２ａ及び半田ペースト材３１ａを溶融することにより、図１５（ａ），（ｂ）に示すように、ベース部材４１の主面に第１及び第２半導体装置１Ａ，１Ｂを半田４２で固着すると共に、第１導電体２２ａ及び第２導電体２２ｂの各々の一部にブリッジ板３０を半田３１によって電気的及び機械的に接続する。ここで、半田３１及び半田４２としては、基板積層体２５の形成時に仕様した半田１５，１６とで温度階層が形成されるように、半田１５，１６よりも溶融点が低い材料を選択することが好ましい。基板積層体２５の形成用の半田１５，１６としてＳｎ－Ｓｂ系組成の半田を用いた場合は、例えば半田３１及び半田４２にはＳｎ－Ｓｂ－Ａｇ系組成の半田を用いることで使用半田の温度階層を構築することが可能である。
この工程において、スイッチング素子Ｔｒと整流素子Ｄｉ（トランジスタチップ２とダイオードチップ３）とが並列に逆接続される。

この後、第１及び第２半導体装置１Ａ，１Ｂの各々の第１主回路端子７ａに第１バスバー４５、第１及び第２半導体装置１Ａ，１Ｂの各々の第２主回路端子７ｂに第２バスバー４６を接続し、その後、ベース部材４１の主面に第１及び第２半導体装置１Ａ，１Ｂを囲むようにして枠状のケース４３を接着する。そして、その後、ケース４３の内側にシリコーン系ゲルの封止樹脂４７を注入して第１及び第２半導体装置１Ａ，１Ｂを樹脂封止する。この封止樹脂４７により、第１及び第２半導体装置１Ａ，１Ｂの各々の樹脂封体８に設けられた開口部９を埋め込むことができる。これにより、図１２に示す半導体モジュール４０がほぼ完成する。

このように、第２実施形態に係る半導体モジュール４０は、スクリーニング試験後にスイッチング素子と整流素子とを並列に逆接続することが可能な第１及び第２半導体装置を用いているので、この半導体モジュール４０においても信頼性を高めることが可能である。
また、この第２実施形態に係る半導体モジュール４０の製造方法によれば、ベース部材４１の主面に第１及び第２半導体装置１Ａ，１Ｂを設置する際のリフロー処理を利用して第１導電体２２ａと第２導電体２２ｂとをブリッジ板３０で電気的に接続するので、製造工程数の増加を抑制でき、低コストで信頼性の高い半導体ジュールを提供することができる。

また、この第２実施形態に係る半導体モジュール４０の製造方法によれば、第１及び第２半導体装置を封止する封止樹脂を利用して、第１及び第２半導体装置の各々の樹脂封止体に設けられた開口部を埋め込むことができるので、開口部を埋め込むための工程を増やす必要がない。この結果、最終的なモジュール形態において低コストで絶縁性を保つことができる。
なお、この第２実施形態では、２つの半導体装置を備えた半導体モジュールについて説明したが、本発明は３つ以上の半導体装置を備えた半導体モジュールにも適用することができる。

１…半導体装置
２…トランジスタチップ
２ｄ…ドレイン電極
２ｇ…ゲート電極
２ｓ…ソース電極
３…ダイオードチップ
３ａ…アノード電極
３ｋ…カソード電極
５ａ…第１導電ポスト
５ｂ…第２導電ポスト
５ｃ…第３導電ポスト
７ａ…第１主回路端子（ソース主回路端子）
７ｂ…第２主回路端子（ドレイン主回路端子）
７ｃ…制御端子
７ｄ…補助端子
８…樹脂封止体（封止体）
８ａ，８ｂ…短辺
８ｃ，８ｄ…長辺
９…開口部
１０…絶縁回路基板
１１…絶縁板
１２…導電板
１２ａ…第１導電板
１２ｂ…第２導電板
１３…金属板
１５，１６…半田
１５ａ，１６ａ…半田ペースト材
２０…配線基板
２１…絶縁板
２２ａ…第１導電体
２２ａ_１…第１部分
２２ａ_２…第２部分
２２ｂ…第２導電体
２３ａ…ゲート配線
２５…基板積層体
２６…電源
３０…ブリッジ板
３１…半田
３２…挿入ブリッジ部材
４０…半導体モジュール
４１…ベース部材
４２…半田
４３…ケース
４５…第１バスバー
４６…第２バスバー
４７…封止樹脂

Claims (6)

1. 絶縁板及び導電板を有する絶縁回路基板と、
   前記絶縁回路基板上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、
   前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第１主電極に電気的に接続されたダイオードチップと、
   前記トランジスタチップの前記第２主電極に電気的に接続された第１導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第２導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置であって、
   前記配線基板の前記絶縁回路基板側とは反対側の表面上に、前記第１導電体及び前記第２導電体の各々と接合材により電気的及び機械的に接続された接続部材を備えていることを特徴とする半導体装置。
2. 前記第１及び第２導電体の各々は、前記接続部材による導通を除いて互いに絶縁分離されていることを特徴とする請求項１に記載の半導体装置。
3. 前記トランジスタチップの前記第１主電極及び前記ダイオードチップの前記カソード電極に電気的に接続された第１主回路端子と、
   前記第１導電体に電気的に接続された第２主回路端子と、
   前記絶縁回路基板、前記トランジスタチップ、前記ダイオードチップ、前記第１及び第２主回路端子を、前記第１及び第２主回路端子の各々の一部を除いて封止する封止体と、を備え、
   前記封止体は、前記第１及び第２導電体の各々の一部を露出する開口部を有し、
   前記接続部材は、前記開口部を通して前記第１及び第２導電体の各々に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記絶縁回路基板の前記導電板は、前記第１主回路端子、前記トランジスタチップの前記第１主電極及び前記ダイオードチップの前記カソード電極と電気的に接続された第１導電板と、前記第２主回路端子及び前記第１導電体と電気的に接続された第２導電板とを含むことを特徴とする請求項３に記載の半導体装置。
5. 絶縁板及び導電板を有する絶縁回路基板と、
   前記絶縁回路基板１０上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、
   前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第１主電極に電気的に接続されたダイオードチップと、
   前記トランジスタチップの前記第２主電極に電気的に接続された第１導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第２導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、を備えた半導体装置の製造方法であって、
   前記トランジスタチップの前記第２主電極と前記第１主電極との間に電流を通電して前記トランジスタチップのスクリーニング試験を実施する工程と、
   前記スクリーニング試験を実施した後、前記配線基板の前記絶縁回路基板側とは反対側の表面上で前記第１導電体及び前記第２導電体の各々に導電部材を接合材により電気的及び機械的に接続する工程と、
   を備えることを特徴とする半導体装置の製造方法。
6. ベース部材の主面に設置された複数の半導体装置を有する半導体モジュールであって、
   前記複数の半導体装置は、
   絶縁板及び導電板を有する絶縁回路基板と、
   前記絶縁回路基板１０上に設置され、かつ第１主電極及び第２主電極を有するトランジスタチップと、
   前記絶縁回路基板上に設置され、アノード電極及びカソード電極を有し、かつ前記カソード電極が前記トランジスタチップの前記第１主電極に電気的に接続されたダイオードチップと、
   前記トランジスタチップの前記第２主電極に電気的に接続された第１導電体、及び前記ダイオードチップの前記アノード電極に電気的に接続された第２導電体を有し、かつ前記絶縁回路基板の前記トランジスタチップ及び前記ダイオードチップ側に前記絶縁回路基板から離間して配置された配線基板と、
   前記配線基板の前記絶縁回路基板側とは反対側の表面上に、前記第１導電体及び前記第２導電体の各々と接合材により電気的及び機械的に接続された接続部材と、を備えていることを特徴とする半導体モジュール。
   

Images