JP7356483B2 - 情報処理装置、真正性検証方法、及びプログラム - Google Patents

情報処理装置、真正性検証方法、及びプログラム Download PDF

Info

Publication number
JP7356483B2
JP7356483B2 JP2021170076A JP2021170076A JP7356483B2 JP 7356483 B2 JP7356483 B2 JP 7356483B2 JP 2021170076 A JP2021170076 A JP 2021170076A JP 2021170076 A JP2021170076 A JP 2021170076A JP 7356483 B2 JP7356483 B2 JP 7356483B2
Authority
JP
Japan
Prior art keywords
drive
information
storage device
authenticity
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021170076A
Other languages
English (en)
Other versions
JP2023060451A (ja
Inventor
勇己 小竹
幸良 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021170076A priority Critical patent/JP7356483B2/ja
Priority to US17/688,270 priority patent/US20230119196A1/en
Publication of JP2023060451A publication Critical patent/JP2023060451A/ja
Application granted granted Critical
Publication of JP7356483B2 publication Critical patent/JP7356483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Description

本発明は、情報処理装置、真正性検証方法、及びプログラムに関し、接続されるＮＶＭｅ（Non-Volatile Memory Express）ドライブの真正性を検証する情報処理装置、真正性検証方法、及びプログラムに適用して好適なものである。
近年、情報機器のセキュリティニーズが高まっており、ソフトウェアだけではなくハードウェアの真正性検証の必要性も高まっている。例えば、マルウェアのような不正なソフトウェアによる不正アクセスやＤＯＳ（Denial-of-service attack）攻撃だけではなく、ハードウェアにハードウェアトロイと呼ばれる不正な回路を組み込むことで不正アクセスやＤＯＳ攻撃が行われるリスクが指摘されている。このようなハードウェアベースの不正は物流の過程で混入されることもあるため、スタンドアロン環境であってもリスクが存在する。
また、ストレージシステムでは、近年、ＮＶＭｅ（Non-Volatile Memory Express）と呼ばれるＰＣＩｅ（PCI Express）ベースのインターフェース規格が一般的となっており、ストレージでバスとホスト間で高速な通信を実現している。しかし、ＰＣＩｅは、ホストメモリへ直接アクセスできてしまうため、ハードウェアトロイ等が組み込まれた不正なデバイスがホストに接続されてしまうと、リンクが確立した時点でホストメモリへの不正アクセスやメモリの破壊が可能となってしまう。そのため、ＰＣＩｅによるリンクが確立する前に、接続するデバイスが正規のものであるか否かを判断する必要があった。
例えば特許文献１には、接続されたデバイスからのトリガー信号によってシステムの起動を行う際に、起動信号の前に検証を行う情報処理装置が開示されている。特許文献１に開示された情報処理装置は、検証時に主たる通信路（Ｉｎ－ｂａｎｄ）が起動していないことから、補助的な通信路（Ｓｉｄｅ－ｂａｎｄ）を用いてシステムの起動を認証し、認証に失敗した場合はシステムをシャットダウンすることにより、不正なシステムの起動を防止することができる。
特開２００８－２９９４１７号公報
しかし、上記特許文献１に開示された技術は、不正なシステムの起動に対する認証技術であり、ストレージシステムに接続されるストレージデバイス（ドライブ）自体の真正性を検証する技術ではない。また、ストレージシステムにおいては、搭載されるドライブが不正なデバイスであった場合でもシステムの動作は継続する必要があり、特許文献１に開示された技術のようにシステムがシャットダウンされることは好ましくない。
ＳＳＤ（Solid State Drive）をはじめとするＰＣＩｅベースのストレージデバイスのなかには、セキュリティを意識したＳＥＤ（Self Encrypting Drive）と呼ばれるデバイスも存在するが、これは保存されるデータの暗号化のみを行うデバイスであって、デバイス自体の真正性を検証するものではなかった。前述したように、ＰＣＩｅベースのデバイスは、ＰＣＩｅによるリンクが確立した時点でホストメモリを直接参照できるため、不正デバイスによるホストメモリへの不正アクセスやメモリの破壊のリスクが存在する。したがって、ＰＣＩｅによるリンクが確立する前に、ストレージデバイス（ドライブ）の真正性を検証し、接続するドライブが正規のものであるか否かを判断することが重要であった。
本発明は以上の点を考慮してなされたもので、接続されるドライブがストレージコントローラのメモリにアクセスできるようになる前に、不正なドライブであるか否かを判別することが可能な情報処理装置、真正性検証方法、及びプログラムを提案しようとするものである。
かかる課題を解決するため本発明においては、複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置であって、プログラムの実行及び通信接続の制御を行うプロセッサと、前記プログラム及びデータを保持する内蔵メモリと、を備え、前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、前記第２の通信路による通信接続が確立されていない所定のタイミングで、前記プロセッサは、前記第１の通信路を用いて前記記憶デバイスから取得する情報に基づいて、当該記憶デバイスの真正性を検証する真正性検証処理を実行し、前記真正性検証処理によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する、情報処理装置が提供される。
また、かかる課題を解決するため本発明においては、複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置による前記記憶デバイスの真正性検証方法であって、前記情報処理装置は、プログラムの実行及び通信接続の制御を行うプロセッサと、前記プログラム及びデータを保持する内蔵メモリと、を有し、前記情報処理装置に前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、前記第２の通信路による通信接続が確立されていない所定のタイミングで、前記プロセッサが、前記第１の通信路を用いて前記記憶デバイスから取得する情報に基づいて、当該記憶デバイスの真正性を検証する真正性検証処理を実行し、前記真正性検証処理によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する、真正性検証方法が提供される。
また、かかる課題を解決するため本発明においては、複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置に実行させるプログラムであって、前記情報処理装置は、プロセッサと内蔵メモリとを有し、前記情報処理装置に前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、前記第２の通信路による通信接続が確立されていない所定のタイミングで、前記第１の通信路を用いて前記記憶デバイスから所定の情報を取得する処理と、前記取得した情報に基づいて、前記記憶デバイスの真正性を検証する処理と、前記検証によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する処理と、を前記プロセッサに実行させるプログラムが提供される。
本発明によれば、接続されるドライブがストレージコントローラのメモリにアクセスできるようになる前に、不正なドライブであるか否かを判別することができる。
本発明の実施形態に係る情報処理システム１０の構成例を示すブロック図である。 第１の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。 第１の実施形態における真正性検証処理の処理手順例を示すフローチャートである。 第２の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。 第２の実施形態における真正性検証処理の処理手順例を示すフローチャートである。 期待値表１１０の一例を示す図である。 第３の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。 第３の実施形態における真正性検証処理の処理手順例を示すフローチャートである。 第４の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。 第４の実施形態における真正性検証処理の処理手順例を示すフローチャートである。 第５の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。 第５の実施形態における真正性検証処理の処理手順例を示すフローチャートである。
以下、図面を参照して、本発明の実施形態を詳述する。
なお、以下の記載及び図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略及び簡略化がなされている。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。本発明が実施形態に制限されることは無く、本発明の思想に合致するあらゆる応用例が本発明の技術的範囲に含まれる。本発明は、当業者であれば本発明の範囲内で様々な追加や変更等を行うことができる。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は複数でも単数でも構わない。
また、以下の説明では、プログラムを実行して行う処理を説明する場合があるが、プログラムは、少なくとも１以上のプロセッサ（例えばＣＰＵ）によって実行されることで、定められた処理を、適宜に記憶資源（例えばメモリ）及び／又はインターフェースデバイス（例えば通信ポート）等を用いながら行うため、処理の主体がプロセッサとされてもよい。同様に、プログラムを実行して行う処理の主体が、プロセッサを有するコントローラ、装置、システム、計算機、ノード、ストレージシステム、ストレージ装置、サーバ、管理計算機、クライアント、又は、ホストであってもよい。プログラムを実行して行う処理の主体（例えばプロセッサ）は、処理の一部又は全部を行うハードウェア回路を含んでもよい。例えば、プログラムを実行して行う処理の主体は、暗号化及び復号化、又は圧縮及び伸張を実行するハードウェア回路を含んでもよい。プロセッサは、プログラムに従って動作することによって、所定の機能を実現する機能部として動作する。プロセッサを含む装置及びシステムは、これらの機能部を含む装置及びシステムである。
プログラムは、プログラムソースから計算機のような装置にインストールされてもよい。プログラムソースは、例えば、プログラム配布サーバ又は計算機が読み取り可能な記憶メディアであってもよい。プログラムソースがプログラム配布サーバの場合、プログラム配布サーバはプロセッサ（例えばＣＰＵ）と記憶資源を含み、記憶資源はさらに配布プログラムと配布対象であるプログラムとを記憶してよい。そして、プログラム配布サーバのプロセッサが配布プログラムを実行することで、プログラム配布サーバのプロセッサは配布対象のプログラムを他の計算機に配布してよい。また、以下の説明において、２以上のプログラムが１つのプログラムとして実現されてもよいし、１つのプログラムが２以上のプログラムとして実現されてもよい。
図１は、本発明の実施形態に係る情報処理システム１０の構成例を示すブロック図である。図１に示したストレージコントローラ１は、本発明に係る情報処理装置の一例である。なお、図１に示すストレージコントローラ１の構成は、後述する各実施形態の実現に必要な構成をまとめたものであり、実施形態によっては、必ずしも図１に示した構成を必要としない。具体的には例えば、期待値表１１０は、第２の実施形態では必須であるが、その他の実施形態では必須ではない。
図１に示すように、情報処理システム１０は、ストレージコントローラ１、ＳＳＤ２、及びホストサーバ３を備えて構成される。情報処理システム１０においては、ストレージコントローラ１に、ストレージデバイスである１以上のＳＳＤ２が接続されることにより、ホストサーバ３にストレージを提供するストレージシステムが実現される。ストレージコントローラ１及びＳＳＤ２の詳細な構成は後述する。
ホストサーバ３は、ストレージコントローラ１の上位装置であって、任意のネットワーク４によってストレージコントローラ１と通信可能に接続される。ＳＳＤ２は、ＮＶＭｅの通信プロトコルを有するドライブであって、ストレージシステムのストレージデバイスとしてストレージコントローラ１に接続される。ＳＳＤ２とストレージコントローラ１との間は複数種類のインターフェースによって接続され、これらのインターフェースによる通信路として、少なくとも、主要な通信路であるＩｎ－ｂａｎｄ５と補助的な通信路であるＳｉｄｅ－ｂａｎｄ６とが存在する。
Ｉｎ－ｂａｎｄ５は、具体的には例えばＰＣＩｅである。ＰＣＩｅは、高速な通信を実現するポイント・ツー・ポイントのシリアルバスインターフェースであって、主にＣＰＵ１１（スイッチ１４に置き換えてもよい）とデバイス（例えばＳＳＤ２）との間の通信に用いられる。Ｉｎ－ｂａｎｄ５は、ＣＰＵ１１からメモリ１２にも直結していることから、ＳＳＤ２とストレージコントローラ１との間でＩｎ－ｂａｎｄ５（ＰＣＩｅ）の接続が確立されたとき、ＳＳＤ２は、ストレージコントローラ１のＣＰＵ１１及びメモリ１２に直接アクセスすることが可能となる。
Ｓｉｄｅ－ｂａｎｄ６は、具体的には例えばＳＭＢｕｓ（System Management Bus）であるが、Ｉ２Ｃ（Inter-IC bus）でもよい。ＳＭＢｕｓは、デバイス間の汎用コミュニケーションパスであって、ＰＣＩｅより低速な通信を実現する。ＳＭＢｕｓは、一般的にはシステム管理や電源管理の用途に用いられる。Ｓｉｄｅ－ｂａｎｄ６は、ＣＰＵ１１（スイッチ１４に置き換えてもよい）とデバイス（例えばＳＳＤ２）との間の通信に用いられるが、Ｉｎ－ｂａｎｄ５との大きな相違点として、メモリ１２には直結しない。したがって、ＳＳＤ２とストレージコントローラ１との間でＳｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を経路として通信が行われるとき、ＳＳＤ２は、ストレージコントローラ１のＣＰＵ１１（あるいはスイッチ１４）に対しては直接アクセスすることが可能だが、ストレージコントローラ１（ＣＰＵ１１）が管理するメモリ１２に対しては直接アクセスすることが許可されない（メモリアクセス不可）。
ストレージコントローラ１は、サーバや汎用計算機等であって、ＣＰＵ１１、メモリ１２、ホストＩ／Ｆ１３、及びスイッチ１４を備える。情報処理システム１０においては、ストレージコントローラ１に１以上のストレージデバイス（ＳＳＤ２）が接続されることにより、ストレージシステムが実現される。
ＣＰＵ１１は、ストレージコントローラ１における全体的な制御を司るプロセッサであり、例えばＣＰＵ（Central Processing Unit）である。ＣＰＵ１１はメモリ１２に格納されたプログラムを実行することにより、各種機能を実現する。
メモリ１２は、プログラム及びデータを格納する内蔵メモリであり、具体的には例えば、ＤＲＡＭ（Dynamic Random Access Memory）である。図１には、メモリ１２に格納されるデータの一例として期待値表１１０が示され、メモリ１２に格納されるプログラムの一例としてストレージ制御プログラム１２０が示されている。
期待値表１１０は、Ｉｎ－ｂａｎｄ接続におけるリンクの確立（リンクアップ）を許可するか否かを判断するために用いられるデータであって、ストレージごとに、各認証パターンに対するリンクアップの可否を示す情報が保持される。期待値表１１０は、予めメモリ１２に格納される。
ストレージ制御プログラム１２０は、ＣＰＵ１１がストレージコントローラ１に接続されるドライブ（ＳＳＤ２）に対する各種制御を行うために実行される各種プログラムであって、接続ドライブ検証プログラム１２１、Ｓｉｄｅ－ｂａｎｄ接続制御プログラム１２２、Ｉｎ－ｂａｎｄ接続制御プログラム１２３、及びＮＶＭｅドライブ制御プログラム１２４を有する。
接続ドライブ検証プログラム１２１は、ストレージコントローラ１に接続されるドライブ（ＳＳＤ２）を検証するために実行するためのプログラムであって、ＣＰＵ１１またはスイッチ１４内の各制御部（Ｓｉｄｅ－ｂａｎｄ制御部１４１、Ｉｎ－ｂａｎｄ制御部１４２）によって実行されることにより、認証情報取得部１５１、復号／ハッシュ計算部１５２、検証演算部１５３、Ｉｎ－ｂａｎｄ接続許可部１５４、及び認証失敗通知部１５５を実現する。
認証情報取得部１５１は、Ｓｉｄｅ－ｂａｎｄ接続制御プログラム１２２を呼び出し、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）経由でドライブ情報や認証情報を取得する。復号／ハッシュ計算部１５２は、ＳＳＤ２から取得した暗号認証情報を復号したり、ＳＳＤ２から取得した製品番号をハッシュ化したりする。検証演算部１５３は、ＳＳＤ２からＳｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を経由して取得した情報を用いて、ＳＳＤ２が適正なドライブであるかを検証し、その検証結果をＩｎ－ｂａｎｄ接続許可部１５４または認証失敗通知部１５５に引き渡す。Ｉｎ－ｂａｎｄ接続許可部１５４は、Ｉｎ－ｂａｎｄ接続制御プログラム１２３を呼び出して、Ｉｎ－ｂａｎｄ５による通信接続を確立する。認証失敗通知部１５５は、ＳＳＤ２のデバイス認証が失敗した（適正なドライブと確認されなかった）旨をユーザに通知する。
Ｓｉｄｅ－ｂａｎｄ接続制御プログラム１２２は、Ｓｉｄｅ－ｂａｎｄ６による接続（Ｓｉｄｅ－ｂａｎｄ接続）を制御するためのプログラムである。Ｓｉｄｅ－ｂａｎｄ接続制御プログラム１２２は、他のコンポーネントの要求に応じて、スイッチ１４を通してＳｉｄｅ－ｂａｎｄ６の通信接続及びコマンド発行を実行する。Ｉｎ－ｂａｎｄ接続制御プログラム１２３は、Ｉｎ－ｂａｎｄ５による接続（Ｉｎ－ｂａｎｄ接続）を制御するためのプログラムである。Ｉｎ－ｂａｎｄ接続制御プログラム１２３は、他のコンポーネントの要求に応じて、スイッチ１４を通してＩｎ－ｂａｎｄ５の通信接続（ＰＣＩｅリンク）を確立する。ＮＶＭｅドライブ制御プログラム１２４は、ストレージコントローラ１に接続されたＮＶＭｅドライブ（ＳＳＤ２）を制御するためのプログラムである。ＮＶＭｅドライブ制御プログラム１２４は、ホストサーバ３からの要求に応じて、ＮＶＭｅドライブであるＳＳＤ２にリードコマンドやライトコマンドを発行し、データの格納または読出しを行う。
ホストＩ／Ｆ１３は、ホストサーバ３からのアクセスを受け付けるインターフェースである。
スイッチ１４は、例えばＰＣＩｅスイッチであって、Ｓｉｄｅ－ｂａｎｄ制御部１４１とＩｎ－ｂａｎｄ制御部１４２とを有する。Ｓｉｄｅ－ｂａｎｄ制御部１４１は、ストレージコントローラ１に接続されるＮＶＭｅドライブ（ＳＳＤ２）に対してＳｉｄｅ－ｂａｎｄ（ＳＭＢｕｓ）接続による制御を行うコントローラであって、Ｓｉｄｅ－ｂａｎｄ接続制御プログラム１２２を実行することにより、Ｓｉｄｅ－ｂａｎｄ６を通信路として、Ｓｉｄｅ－ｂａｎｄコントローラ２１との間で制御信号の送受信を行う。Ｉｎ－ｂａｎｄ制御部１４２は、ストレージコントローラ１に接続されるＮＶＭｅドライブ（ＳＳＤ２）に対してＩｎ－ｂａｎｄ（ＰＣＩｅ）接続による制御を行うコントローラであって、Ｉｎ－ｂａｎｄ接続制御プログラム１２３を実行することにより、Ｉｎ－ｂａｎｄ５を通信路として、Ｉｎ－ｂａｎｄコントローラ２２との間で制御信号の送受信を行う。
なお、図１に示すストレージコントローラ１は、スイッチ１４を備えることなく、ＣＰＵ１１が、接続されたＮＶＭｅドライブ（ＳＳＤ２）に対して制御を行うように構成されてもよい。この場合、ＣＰＵ１１内に、Ｓｉｄｅ－ｂａｎｄの通信を制御するための制御部、及びＩｎ－ｂａｎｄの通信を制御するための制御部が存在する。また、以降の説明では簡便のため、ストレージコントローラ１における制御または処理の実行主体として、メモリ１２内のプログラムを実行して動作するＣＰＵ１１またはスイッチ１４を総称して「ＣＴＬ」と称することがある。
また、図示は省略したが、ストレージコントローラ１は、ＳＳＤ２に給電する電源として少なくとも２種類の電源（３．３Ｖ電源、１２Ｖ電源）を有する。このうち、ＰＣＩｅはＳＭＢｕｓよりも消費電力が大きいため、Ｉｎ－ｂａｎｄ５による通信を行うためには１２Ｖ電源が必要となる。一方、ＳＭＢｕｓは消費電力が小さいため、３．３Ｖ電源だけでもＳｉｄｅ－ｂａｎｄ６による通信を行うことができる。
ＳＳＤ２は、ストレージコントローラ１に接続されるＮＶＭｅドライブであって、例えば、ＮＶＭｅ ＳＳＤである。ＳＳＤ２は、Ｓｉｄｅ－ｂａｎｄコントローラ２１、Ｉｎ－ｂａｎｄコントローラ２２、ＤＲＡＭ２３、及びＮＡＮＤ２４を有する。ＮＶＭｅドライブには、ＰＣＩｅ Ｉ／ＦとＳＭＢｕｓ Ｉ／Ｆの２つのインターフェースが存在する。ＰＣＩｅ Ｉ／Ｆは、リンクアップした直後から、ストレージコントローラ１のメモリ１２へのアクセスが可能となるが、ＳＭＢｕｓ Ｉ／Ｆは、リンクアップしてもストレージコントローラ１のメモリ１２へのアクセスができない。
Ｓｉｄｅ－ｂａｎｄコントローラ２１は、ＳＳＤ２のＶＰＤ（Vital Product Data）や認証情報を保持し、ホスト（ストレージコントローラ１）からの要求に応じて、Ｓｉｄｅ－ｂａｎｄ６経由で情報を転送する。Ｉｎ－ｂａｎｄコントローラ２２は、ＰＣＩｅで稼働し、ＳＳＤ２内部のＮＡＮＤ２４に格納されているデータをホスト（ストレージコントローラ１）に転送したり、ホストから受信したデータをＮＡＮＤ２４に格納したりする。なお、以降の説明では簡便のため、ＳＳＤ２における制御または処理の実行主体として、Ｓｉｄｅ－ｂａｎｄコントローラ２１及びＩｎ－ｂａｎｄコントローラ２２を総称して「メモリＣＴＬ」と称することがある。
ＤＲＡＭ２３は、ＳＳＤ２を制御するマイクロプログラムが格納されたＤＲＡＭである。ＮＡＮＤ２４は、ストレージコントローラ１からのコマンドに応じて、ユーザデータを格納するＮＡＮＤ型フラッシュメモリである。
なお、図１では、ストレージコントローラ１に接続するストレージデバイス（ドライブ）の一例として、ＮＶＭｅ ＳＳＤであるＳＳＤ２を示しているが、本実施形態におけるストレージデバイスは、これに限定されるものではなく、少なくとも２種類の通信インターフェースを有し、そのうちの１つが、リンクアップしてもストレージコントローラ１のメモリ１２へのアクセスができないインターフェース規格（例えばＳＭＢｕｓやＩ２Ｃ）であればよい。具体的には、本実施形態におけるストレージデバイスは、ＮＶＭｅ ＳＳＤ、ＮＶＭｅ ＳＣＭ（Storage Class Memory）、またはＮＶＭｅ ＨＤＤの何れであってもよい。
以下では、図１に示した情報処理システム１０の構成を用いて、本発明の各実施形態について詳しく説明する。なお、以下の各実施形態では、ストレージコントローラ１が、図１に示したように、Ｓｉｄｅ－ｂａｎｄ制御部１４１及びＩｎ－ｂａｎｄ制御部１４２を有するスイッチ１４を備えているとして説明する。
（１）第１の実施形態
第１の実施形態に係る情報処理装置（ストレージコントローラ１）は、接続されたドライブ（ＳＳＤ２）に対する真正性の検証において、ドライブが有するドライブ情報を用いる。
図２は、第１の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。なお、図２では、ストレージコントローラ１における処理主体をＣＴＬ、ＳＳＤ２における処理主体をメモリＣＴＬと記載しているが、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）による通信は、Ｓｉｄｅ－ｂａｎｄ制御部１４１及びＳｉｄｅ－ｂａｎｄコントローラ２１によって制御され、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による通信は、Ｉｎ－ｂａｎｄ制御部１４２及びＩｎ－ｂａｎｄコントローラ２２によって制御される。これは、後述する別の実施形態におけるラダーチャートでも同様である。
図２の処理は、ストレージコントローラ１にＳＳＤ２が物理的に接続（搭載）されたときに開始される。この時点では、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続は確立されておらず、ストレージコントローラ１のＣＴＬとＳＳＤ２のメモリＣＴＬとの間の通信は、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）で行われる。
図２によればまず、ストレージコントローラ１のＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、接続されたＳＳＤ２に対してドライブ情報の提供を要求する（ステップＳ１０１）。
次に、ステップＳ１０１の要求に応じてＳＳＤ２のメモリＣＴＬが、Ｓｉｄｅ－ｂａｎｄにより、自ドライブのドライブ情報をストレージコントローラ１に送信する（ステップＳ１０２）。このドライブ情報は、自ドライブにおける所定種別の情報であり、例えばＶＰＤ（Vital Product Data）である。ＶＰＤは、ドライブの重要プロダクトデータであって、ハードウェアまたはソフトウェアの構造や設定に関する情報が含まれる。なお、ステップＳ１０２では、ＶＰＤに含まれる各種情報のうち、少なくとも後述するステップＳ１０３の検証処理で必要とされる所定種別のデータが送信されればよい。この所定種別のデータは、具体的には例えば、ドライブの型名や型番を示すデータでもよいし、ドライブの型名や型番のうち、適正（真正）なドライブで共通するパターンを示す所定部分のデータでもよい。以下では、ドライブの型番の所定部分のデータを「所定項目のデータ」として説明を続ける。
次に、ＣＴＬは、ステップＳ１０２で受信したドライブ情報を用いて、ＳＳＤ２が適正なドライブであるか否かを検証する（ステップＳ１０３）。ステップＳ１０３においてＳＳＤ２が適正なドライブではないと判断された場合は、ステップＳ１０４以降の処理は行われない。
ステップＳ１０３においてＳＳＤ２が適正なドライブであると判断された場合には、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続の確立が許可されるため、ＣＴＬが、Ｉｎ－ｂａｎｄ５により、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にリンクの確立を要求する（ステップＳ１０４）。
そして、Ｉｎ－ｂａｎｄコントローラ２２は、ステップＳ１０４の要求に応じて、Ｉｎ－ｂａｎｄ５のリンクアップを行う（ステップＳ１０５）。これにより、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２は、ストレージコントローラ１のメモリ１２に直接アクセスできるようになる。
なお、図２では、ステップＳ１０１～Ｓ１０２の処理において、検証に用いられる所定項目のデータを含む形式でドライブ情報の取得が行われているが、ＳＳＤ２のドライブ情報を取得した後に、改めて検証に用いられる所定項目のデータ（例えば、型番の一部など）が取得されるように処理が進められてもよい。
図３は、第１の実施形態における真正性検証処理の処理手順例を示すフローチャートである。図３は、図２のラダーチャートに示した処理のうち、ストレージコントローラ１のＣＴＬ（スイッチ１４またはＣＰＵ１１）によって実行される処理の処理手順を示したものであり、以下、ＣＴＬの実行主体をより明確にして詳細に説明する。
図３によれば、Ｓｉｄｅ－ｂａｎｄ制御部１４１がＳＳＤ２の接続を検出すると（ステップＳ１２１）、認証情報取得部１５１が、Ｓｉｄｅ－ｂａｎｄ６を用いてＳＳＤ２にドライブ情報の提供を要求し（ステップＳ１２２）、Ｓｉｄｅ－ｂａｎｄコントローラ２１から、Ｓｉｄｅ－ｂａｎｄ６を経由してＳＳＤ２のドライブ情報を受領する（ステップＳ１２３）。
次に、検証演算部１５３が、ステップＳ１２３で受領したドライブ情報に、期待されるパターンのデータ（すなわち、適正なドライブにおいて共通する型番のパターンを示すデータ）が埋め込まれているか否かを検証する（ステップＳ１２４）。ここで「期待されるパターン」は、例えば期待値表１１０に設定される等により、予めメモリ１２に保持されているとする。
ステップＳ１２４において期待されるパターンのデータの埋め込みが確認された場合（ステップＳ１２４のＹＥＳ）、検証演算部１５３は、ステップＳ１２１で検出したドライブ（ＳＳＤ２）が適正なドライブであると判断する。このとき、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にＩｎ－ｂａｎｄ５のリンクの確立要求を行い、その応答処理が行われることで、Ｉｎ－ｂａｎｄ５でのリンクアップが開始される（ステップＳ１２５）。
一方、ステップＳ１２４において期待されるパターンのデータの埋め込みが確認できなかった場合（ステップＳ１２４のＮＯ）、検証演算部１５３は、ステップＳ１２１で検出したドライブ（ＳＳＤ２）が適正なドライブではなく、不正アクセスの可能性があると判断する（ステップＳ１２６）。この場合、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、Ｉｎ－ｂａｎｄ５によるリンクアップを抑止するとともに、認証失敗通知部１５５が、非サポートデバイスが挿入されていることをユーザに通知し（ステップＳ１２７）、処理を終了する。
以上のように、第１の実施形態に係る情報処理装置（ストレージコントローラ１）によれば、接続されるドライブ（ＳＳＤ２）がストレージコントローラ１のメモリ１２にアクセスできるようになる前に、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を用いて、ドライブ固有のドライブ情報に基づいてドライブの真正性を判別し、適正なドライブであった場合にのみ、メモリ１２に直接アクセス可能な通信路（Ｉｎ－ｂａｎｄ５（ＰＣＩｅ））のリンクアップを許可することができる。
（２）第２の実施形態
第２の実施形態に係る情報処理装置（ストレージコントローラ１）は、接続されたドライブ（ＳＳＤ２）に対する真正性の検証において、ドライブに書き込まれた認証情報を用いる。
図４は、第２の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。図４の処理は、ストレージコントローラ１にＳＳＤ２が物理的に接続（搭載）されたときに開始される。この時点では、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続は確立されておらず、ストレージコントローラ１のＣＴＬとＳＳＤ２のメモリＣＴＬとの間の通信は、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）で行われる。
図４によればまず、ストレージコントローラ１のＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、接続されたＳＳＤ２に対してドライブ情報の提供を要求する（ステップＳ２０１）。そして、ステップＳ２０１の要求に応じてＳＳＤ２のメモリＣＴＬが、自ドライブのドライブ情報をストレージコントローラ１に送信する（ステップＳ２０２）。なお、ドライブ情報は、例えばＶＰＤである。
次に、ＣＴＬは、接続されたＳＳＤ２に対して、当該ドライブに格納されている認証情報の提供を要求する（ステップＳ２０３）。そして、ステップＳ２０３の要求に応じてメモリＣＴＬは、Ｓｉｄｅ－ｂａｎｄコントローラ２１が保持する認証情報をストレージコントローラ１に送信する（ステップＳ２０４）。
ここで、Ｓｉｄｅ－ｂａｎｄコントローラ２１が保持する認証情報は、ドライブの製造段階からエンドユーザの手元に届くまでの間の所定のタイミングで書き込まれる。具体的には例えば、ＳＳＤ２をストレージドライブとして販売するメーカが、装置組み立てや検査工程等において、適正なドライブであることを示す所定の認証情報を書き込む。上記認証情報は、ドライブの型式等（種別）に基づいて複数通りが用意されていてもよい。そして、適正なドライブであることを示す認証情報は、後述する図６に例示するように期待値表１１０にも格納される。なお、認証情報は、例えばドライブの製造ベンダーごとに統一して定められる、合言葉のような情報であってもよく、また、製造ベンダーによって書き込まれるとしてもよい。
次に、ストレージコントローラ１のＣＴＬが、メモリ１２に格納されている期待値表１１０を取得する（ステップＳ２０５）。そしてＣＴＬは、ステップＳ２０４で受信した認証情報とステップＳ２０５で取得した期待値表１１０とを比較することにより、ＳＳＤ２が適正なドライブであるか否かを検証する（ステップＳ２０６）。ステップＳ２０６においてＳＳＤ２が適正なドライブではないと判断された場合は、ステップＳ２０７以降の処理は行われない。
ステップＳ２０６においてＳＳＤ２が適正なドライブであると判断された場合には、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続の確立が許可されるため、ＣＴＬが、Ｉｎ－ｂａｎｄ５により、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にリンクの確立を要求する（ステップＳ２０７）。そして、Ｉｎ－ｂａｎｄコントローラ２２は、ステップＳ２０７の要求に応じて、Ｉｎ－ｂａｎｄ５のリンクアップを行う（ステップＳ２０８）。これにより、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２は、ストレージコントローラ１のメモリ１２に直接アクセスできるようになる。
なお、図４では、ドライブ情報を取得するステップＳ２０１～Ｓ２０２の処理と、認証情報を取得するステップＳ２０３～Ｓ２０４の処理とが、別々に実行されているが、ドライブ情報と併せて認証情報を取得するようにしてもよい。また、期待値表１１０を取得するステップＳ２０５の処理の実行タイミングは、ステップＳ２０６以前であれば、どのタイミングであってもよい。
図５は、第２の実施形態における真正性検証処理の処理手順例を示すフローチャートである。図５は、図４のラダーチャートに示した処理のうち、ストレージコントローラ１のＣＴＬ（スイッチ１４またはＣＰＵ１１）によって実行される処理の処理手順を示したものであり、以下、ＣＴＬの実行主体をより明確にして詳細に説明する。
図５によれば、Ｓｉｄｅ－ｂａｎｄ制御部１４１がＳＳＤ２の接続を検出すると（ステップＳ２２１）、認証情報取得部１５１が、Ｓｉｄｅ－ｂａｎｄ６を用いてＳＳＤ２にドライブ情報の提供を要求し（ステップＳ２２２）、Ｓｉｄｅ－ｂａｎｄコントローラ２１から、Ｓｉｄｅ－ｂａｎｄ６を経由してＳＳＤ２のドライブ情報を受領する（ステップＳ２２３）。
次に、認証情報取得部１５１は、ＳＳＤ２に認証情報の提供を要求し（ステップＳ２２４）、Ｓｉｄｅ－ｂａｎｄコントローラ２１からＳＳＤ２の認証情報を受領する（ステップＳ２２５）。また、認証情報取得部１５１は、メモリ１２から期待値表１１０を取得する。
そして、検証演算部１５３が、期待値表１１０をステップＳ２２５で受領した認証情報と比較することにより（ステップＳ２２６）、期待値表１１０に上記認証情報が記載されているか否かを判定する（ステップＳ２２７）。
ステップＳ２２７において期待値表１１０に合致する認証情報が記載されていた場合（ステップＳ２２７のＹＥＳ）、検証演算部１５３は、ステップＳ２２１で検出したドライブ（ＳＳＤ２）が適正なドライブであると判断する。このとき、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にＩｎ－ｂａｎｄ５のリンクの確立要求を行い、その応答処理が行われることで、Ｉｎ－ｂａｎｄ５でのリンクアップが開始される（ステップＳ２２８）。
一方、ステップＳ２２７において期待値表１１０に合致する認証情報が記載されていなかった場合（ステップＳ２２７のＮＯ）、検証演算部１５３は、ステップＳ２２１で検出したドライブ（ＳＳＤ２）が適正なドライブではなく、不正アクセスの可能性があると判断する（ステップＳ２２９）。この場合、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、Ｉｎ－ｂａｎｄ５によるリンクアップを抑止するとともに、認証失敗通知部１５５が、非サポートデバイスが挿入されていることをユーザに通知し（ステップＳ２３０）、処理を終了する。
図６は、期待値表１１０の一例を示す図である。図６に示す期待値表１１０は、ドライブの種別の識別子を示すストレージ＃１１０１、ドライブに格納され得る認証情報を示す認証パターン１１０２、及び、Ｉｎ－ｂａｎｄによる接続に対する許可または不許可の判断を示す許可／不許可１１０３のデータ項目を有する。
図６の期待値表１１０を用いてステップＳ２２７の判定を具体的に説明する。例えば、対象のＳＳＤ２が種別「１」のドライブであるとき、ＳＳＤ２から受領した認証情報が「Ａ」，「Ｂ」，「Ｃ」の何れかであれば、期待値表１１０の許可／不許可１１０３に設定されている通り、Ｉｎ－ｂａｎｄによるリンク（接続）が許可される。すなわち、ステップＳ２２７でＹＥＳと判定され、ステップＳ２２８の処理が実行される。一方、ＳＳＤ２から受領した認証情報が「Ａ」，「Ｂ」，「Ｃ」以外であれば、不正デバイスの可能性があると判断され、Ｉｎ－ｂａｎｄによるリンク（接続）が許可されない。すなわち、ステップＳ２２７でＮＯと判定され、ステップＳ２２９，Ｓ２３０の処理が実行される。
以上のように、第２の実施形態に係る情報処理装置（ストレージコントローラ１）によれば、接続されるドライブ（ＳＳＤ２）がストレージコントローラ１のメモリ１２にアクセスできるようになる前に、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を用いて、ドライブがエンドユーザに届くまでに書き込まれた認証情報に基づいてドライブの真正性を判別し、適正なドライブであった場合にのみ、メモリ１２に直接アクセス可能な通信路（Ｉｎ－ｂａｎｄ５（ＰＣＩｅ））のリンクアップを許可することができる。
（３）第３の実施形態
第３の実施形態に係る情報処理装置（ストレージコントローラ１）は、接続されたドライブ（ＳＳＤ２）に対する真正性の検証において、ドライブに書き込まれた暗号化された認証情報を用いる。
図７は、第３の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。図７の処理は、ストレージコントローラ１にＳＳＤ２が物理的に接続（搭載）されたときに開始される。この時点では、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続は確立されておらず、ストレージコントローラ１のＣＴＬとＳＳＤ２のメモリＣＴＬとの間の通信は、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）で行われる。
図７によればまず、ストレージコントローラ１のＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、接続されたＳＳＤ２に対してドライブ情報の提供を要求する（ステップＳ３０１）。そして、ステップＳ３０１の要求に応じてＳＳＤ２のメモリＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、自ドライブのドライブ情報をストレージコントローラ１に送信する（ステップＳ３０２）。なお、ドライブ情報は例えばＶＰＤであり、本例では、このＶＰＤのなかに、ドライブの製造時に固有の識別番号として付与される製品番号（ＳＮ）が含まれているとする。
次に、ストレージコントローラ１のＣＴＬは、ステップＳ３０２で受信したドライブ情報に含まれているＳＳＤ２の製品番号（ドライブＳＮ）をメモリ１２に保存する（ステップＳ３０３）。
次に、ＣＴＬは、接続されたＳＳＤ２に対して、当該ドライブに格納されている「暗号認証情報」の提供を要求する（ステップＳ３０４）。この暗号認証情報は、例えばＳｉｄｅ－ｂａｎｄコントローラ２１が保持しており、ドライブの製造段階からエンドユーザの手元に届くまでの間の所定のタイミングで書き込まれる、暗号化された情報である。具体的には例えば、ＳＳＤ２をストレージドライブとして販売するメーカが、装置組み立てや検査工程等において、ドライブ（ＳＳＤ２）の製品番号を秘密鍵を用いて暗号化した情報（暗号化されたＳＮ）とする。そこで、ステップＳ３０４の要求を受けたＳＳＤ２のメモリＣＴＬは、Ｓｉｄｅ－ｂａｎｄコントローラ２１が保持する暗号認証情報（暗号化されたＳＮ）をストレージコントローラ１に送信する（ステップＳ３０５）。
次に、ストレージコントローラ１のＣＴＬは、ステップＳ３０５で受信した暗号認証情報を、公開鍵を用いて復号することにより、ＳＳＤ２のドライブＳＮを得る（ステップＳ３０６）。公開鍵は、ストレージコントローラ１のメモリ１２に保持されているとしてもよいし、公開鍵認証基盤（ＰＫＩ：Public Key Infrastructure）から入手するとしてもよい。また、ＣＴＬは、ステップＳ３０３で保存したドライブＳＮをメモリ１２から取得する（ステップＳ３０７）。
そして、ＣＴＬは、ステップＳ３０６で復号化したドライブＳＮと、ステップＳ３０７で取得したドライブＳＮとを比較することにより、ＳＳＤ２が適正なドライブであるか否かを検証する（ステップＳ３０８）。ステップＳ３０８においてＳＳＤ２が適正なドライブではないと判断された場合は、ステップＳ３０９以降の処理は行われない。
ステップＳ３０８においてＳＳＤ２が適正なドライブであると判断された場合には、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続の確立が許可されるため、ＣＴＬが、Ｉｎ－ｂａｎｄ５により、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にリンクの確立を要求する（ステップＳ３０９）。そして、Ｉｎ－ｂａｎｄコントローラ２２は、ステップＳ３０９の要求に応じて、Ｉｎ－ｂａｎｄ５のリンクアップを行う（ステップＳ３１０）。これにより、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２は、ストレージコントローラ１のメモリ１２に直接アクセスできるようになる。
なお、本実施形態では、秘密鍵が第三者に漏れてしまうリスクへの対処として、鍵の定期的な更新を行うようにしてもよい。また、公開鍵ではなく共通鍵を用いてもよい。また、ステップＳ３０８の検証処理をスイッチ１４が実施するとしてもよく、このとき、検証によってＳＳＤ２が適正なドライブであると判断できた場合に、スイッチ１４とＣＰＵ１１との間、もしくはＳＳＤ２とスイッチ１４との間で、ＰＣＩｅのパスを接続するようにしてもよい。
図８は、第３の実施形態における真正性検証処理の処理手順例を示すフローチャートである。図８は、図７のラダーチャートに示した処理のうち、ストレージコントローラ１のＣＴＬ（スイッチ１４またはＣＰＵ１１）によって実行される処理の処理手順を示したものであり、以下、ＣＴＬの実行主体をより明確にして詳細に説明する。
図８によれば、Ｓｉｄｅ－ｂａｎｄ制御部１４１がＳＳＤ２の接続を検出すると（ステップＳ３２１）、認証情報取得部１５１が、Ｓｉｄｅ－ｂａｎｄ６を用いてＳＳＤ２にドライブ情報の提供を要求し（ステップＳ３２２）、Ｓｉｄｅ－ｂａｎｄコントローラ２１から、Ｓｉｄｅ－ｂａｎｄ６を経由してＳＳＤ２のドライブ情報を受領する（ステップＳ３２３）。そして、認証情報取得部１５１は、受領したドライブ情報に含まれているＳＳＤ２の製品番号（ドライブＳＮ）をメモリ１２に保存する（ステップＳ３２４）。
次に、認証情報取得部１５１は、ＳＳＤ２に暗号認証情報の提供を要求し（ステップＳ３２５）、Ｓｉｄｅ－ｂａｎｄコントローラ２１からＳＳＤ２の暗号認証情報を受領する（ステップＳ３２６）。図７でも説明したように、暗号認証情報は、ＳＳＤ２の製品番号を秘密鍵を用いて暗号化した情報（暗号化されたＳＮ）である。
次に、復号／ハッシュ計算部１５２が、ステップＳ３２６で受領した暗号認証情報を公開鍵を用いて復号する（ステップＳ３２７）。
そして、検証演算部１５３が、メモリ１２からステップＳ３２４で保存したドライブＳＮを取得し（ステップＳ３２８）、ステップＳ３２７で復号された情報と一致するか否かを判定する（ステップＳ３２９）。
ステップＳ３２９において、復号された情報（暗号化されたＳＮの復号結果）とドライブ情報に含まれる製品番号（ドライブＳＮ）とが一致した場合（ステップＳ３２９のＹＥＳ）、検証演算部１５３は、ステップＳ３２１で検出したドライブ（ＳＳＤ２）が、適正なドライブであると判断する。このとき、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にＩｎ－ｂａｎｄ５のリンクの確立要求を行い、その応答処理が行われることで、Ｉｎ－ｂａｎｄ５でのリンクアップが開始される（ステップＳ３３０）。
一方、ステップＳ３２９において、復号された情報（暗号化されたＳＮの復号結果）とドライブ情報に含まれる製品番号（ドライブＳＮ）とが一致しなかった場合（ステップＳ３２９のＮＯ）、検証演算部１５３は、ステップＳ３２１で検出したドライブ（ＳＳＤ２）が適正なドライブではなく、不正アクセスの可能性があると判断する（ステップＳ３３１）。この場合、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、Ｉｎ－ｂａｎｄ５によるリンクアップを抑止するとともに、認証失敗通知部１５５が、非サポートデバイスが挿入されていることをユーザに通知し（ステップＳ３３２）、処理を終了する。
以上のように、第３の実施形態に係る情報処理装置（ストレージコントローラ１）によれば、接続されるドライブ（ＳＳＤ２）がストレージコントローラ１のメモリ１２にアクセスできるようになる前に、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を用いて、ドライブがエンドユーザに届くまでに書き込まれた暗号化された認証情報（例えば製品番号の暗号化情報）に基づいてドライブの真正性を判別し、適正なドライブであった場合にのみ、メモリ１２に直接アクセス可能な通信路（Ｉｎ－ｂａｎｄ５（ＰＣＩｅ））のリンクアップを許可することができる。なお、上記説明ではドライブの製品番号（ＳＮ）を暗号化したものを認証情報として用いたが、本実施形態はこれに限定されるものではなく、製品番号以外のドライブの固有情報を暗号化して認証情報としてもよい。
（４）第４の実施形態
第４の実施形態に係る情報処理装置（ストレージコントローラ１）は、接続されたドライブ（ＳＳＤ２）に対する真正性の検証において、ドライブに書き込まれたハッシュ化された認証情報を用いる。
図９は、第４の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。図９の処理は、ストレージコントローラ１にＳＳＤ２が物理的に接続（搭載）されたときに開始される。図９の説明において、第３の実施形態で示した図７の処理と共通する処理については、詳細な説明を省略する。
図９において、ステップＳ４０１～Ｓ４０３の処理は、図７のステップＳ３０１～Ｓ３０３の処理と同様である。
次に、ストレージコントローラ１のＣＴＬは、接続されたＳＳＤ２に対して、当該ドライブに格納されている「ハッシュ化認証情報」の提供を要求する（ステップＳ４０４）。このハッシュ化認証情報は、例えばＳｉｄｅ－ｂａｎｄコントローラ２１に保持され、ドライブの製造段階からエンドユーザの手元に届くまでの間の所定のタイミングで書き込まれる。ハッシュ化認証情報は、具体的にはドライブの製品番号（ＳＮ）をハッシュ化した情報であり、例えば、ＳＳＤ２をストレージドライブとして販売するメーカが、装置組み立てや検査工程等において書き込む。そこで、ステップＳ４０４の要求を受けたＳＳＤ２のメモリＣＴＬは、Ｓｉｄｅ－ｂａｎｄコントローラ２１が保持するハッシュ化認証情報（ドライブＳＮのハッシュ値）をストレージコントローラ１に送信する（ステップＳ４０５）。
次に、ストレージコントローラ１のＣＴＬは、ステップＳ４０３で保存したドライブＳＮをメモリ１２から取得する（ステップＳ４０６）。
次に、ＣＴＬは、ステップＳ４０６で取得した平文のドライブＳＮを、ハッシュ関数によってハッシュ化する（ステップＳ４０７）。そしてＣＴＬは、ステップＳ４０５で受信したハッシュ化認証情報（ドライブＳＮのハッシュ値）と、ステップＳ４０７でハッシュ化したドライブＳＮのハッシュ値とを比較することにより、ＳＳＤ２が適正なドライブであるか否かを検証する（ステップＳ４０８）。ステップＳ４０８においてＳＳＤ２が適正なドライブではないと判断された場合は、ステップＳ４０９以降の処理は行われない。
ステップＳ４０８においてＳＳＤ２が適正なドライブであると判断された場合には、図７のステップＳ３０９～Ｓ３１０の処理と同様に、Ｉｎ－ｂａｎｄ５のリンクの確立要求とリンクアップが行われ（ステップＳ４０９，Ｓ４１０）、これにより、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２は、ストレージコントローラ１のメモリ１２に直接アクセスできるようになる。
図１０は、第４の実施形態における真正性検証処理の処理手順例を示すフローチャートである。図１０は、図９のラダーチャートに示した処理のうち、ストレージコントローラ１のＣＴＬ（スイッチ１４またはＣＰＵ１１）によって実行される処理の処理手順を示したものであり、以下、ＣＴＬの実行主体をより明確にして詳細に説明する。なお、図１０の説明において、第３の実施形態で示した図８の処理と共通する処理については、詳細な説明を省略する。
図１０において、ステップＳ４２１～Ｓ４２４の処理は、図８のステップＳ３２１～Ｓ３２４の処理と同様である。
次に、認証情報取得部１５１は、ＳＳＤ２にハッシュ化認証情報の提供を要求し（ステップＳ４２５）、Ｓｉｄｅ－ｂａｎｄコントローラ２１からＳＳＤ２のハッシュ化認証情報を受領する（ステップＳ４２６）。図９でも説明したように、ハッシュ化認証情報は、ＳＳＤ２の製品番号がハッシュ化されて予めＳＳＤ２に書き込まれた情報である。
次に、復号／ハッシュ計算部１５２が、ステップＳ４２４で保存したＳＳＤ２の製品番号（平文のドライブＳＮ）をメモリ１２から取得し（ステップＳ４２７）、ハッシュ関数によってハッシュ化する（ステップＳ４２８）。
そして、検証演算部１５３が、ステップＳ４２６で受領したハッシュ化認証情報（ドライブＳＮのハッシュ値）と、ステップＳ４２８でハッシュ化されたドライブＳＮのハッシュ値とが一致するか否かを判定する（ステップＳ４２９）。
ステップＳ４２９において、ハッシュ化認証情報（ドライブに書き込まれていたＳＮのハッシュ値）とハッシュ化したドライブＳＮのハッシュ値（ドライブ情報の製品番号をハッシュ化した値）とが一致した場合（ステップＳ４２９のＹＥＳ）、検証演算部１５３は、ステップＳ４２１で検出したドライブ（ＳＳＤ２）が、適正なドライブであると判断する。このとき、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にＩｎ－ｂａｎｄ５のリンクの確立要求を行い、その応答処理が行われることで、Ｉｎ－ｂａｎｄ５でのリンクアップが開始される（ステップＳ４３０）。
一方、ステップＳ４２９において、ハッシュ化認証情報（ドライブに書き込まれていたＳＮのハッシュ値）とハッシュ化したドライブＳＮのハッシュ値（ドライブ情報の製品番号をハッシュ化した値）とが一致しなかった場合には（ステップＳ４２９のＮＯ）、検証演算部１５３は、ステップＳ３２１で検出したドライブ（ＳＳＤ２）が適正なドライブではなく、不正アクセスの可能性があると判断する（ステップＳ３３１）。この場合、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、Ｉｎ－ｂａｎｄ５によるリンクアップを抑止するとともに、認証失敗通知部１５５が、非サポートデバイスが挿入されていることをユーザに通知し（ステップＳ３３２）、処理を終了する。
以上のように、第４の実施形態に係る情報処理装置（ストレージコントローラ１）によれば、接続されるドライブ（ＳＳＤ２）がストレージコントローラ１のメモリ１２にアクセスできるようになる前に、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を用いて、ドライブがエンドユーザに届くまでに書き込まれたハッシュ化認証情報とドライブ情報から抽出してハッシュ化した情報とに基づいてドライブの真正性を判別し、適正なドライブであった場合にのみ、メモリ１２に直接アクセス可能な通信路（Ｉｎ－ｂａｎｄ５（ＰＣＩｅ））のリンクアップを許可することができる。なお、上記説明ではドライブの製品番号（ＳＮ）をハッシュ化したものをハッシュ化認証情報として用いたが、本実施形態はこれに限定されるものではなく、製品番号以外のドライブの固有情報をハッシュ化したものをハッシュ化認証情報としてもよい。
（５）第５の実施形態
第５の実施形態に係る情報処理装置（ストレージコントローラ１）では、接続されたドライブ（ＳＳＤ２）に対してドライブ用の正規のファームウェア（ＦＷ）を提供し、ドライブにおいて当該ファームウェアが適用されたか否かに基づいて、ドライブの真正性を検証する。
図１１は、第５の実施形態においてドライブの接続時に実行される処理の処理手順例を示すラダーチャートである。図１１の処理は、ストレージコントローラ１にＳＳＤ２が物理的に接続（搭載）されたときに開始される。この時点では、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続は確立されておらず、ストレージコントローラ１のＣＴＬとＳＳＤ２のメモリＣＴＬとの間の通信は、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）で行われる。
図１１によればまず、ストレージコントローラ１のＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、接続されたＳＳＤ２に対してドライブ情報の提供を要求する（ステップＳ５０１）。そして、ステップＳ５０１の要求に応じてＳＳＤ２のメモリＣＴＬが、Ｓｉｄｅ－ｂａｎｄ６により、自ドライブのドライブ情報をストレージコントローラ１に送信する（ステップＳ５０２）。なお、ドライブ情報は、例えばＶＰＤである。
次に、ストレージコントローラ１のＣＴＬは、ＳＳＤ２の型番等に対応するドライブ用の正規のファームウェア（ドライブＦＷ）をＳＳＤ２にダウンロードする（ステップＳ５０３）。ドライブＦＷは、ドライブの型番等に応じて複数種類のＦＷがメモリ１２に格納されているとし、これらのうちから、ステップＳ５０２で受信したドライブ情報に記載された情報に基づいて、対応するＦＷが選ばれればよい。なお、ドライブＦＷをストレージコントローラ１の外部から取得するように構成されてもよい。
次に、ＳＳＤ２のメモリＣＴＬは、ステップＳ５０３で受け取ったドライブＦＷの検証を行い、ＦＷ検証に成功した場合にＳＳＤ２をセキュアブートする（ステップＳ５０４）。ＦＷ検証は、例えばドライブＦＷに付された署名を検証するフォームサイニングであり、署名が有効であれば、ＳＳＤ２のプロセッサ（メモリＣＴＬ）は、ドライブＦＷをロードするためにセキュアブートを開始する。仮にＳＳＤ２のファームウェアにおいてハードウェアベースの不正が行われていた場合には、ＦＷ検証が失敗するため、以降のＦＷ適用などの処理は行うことができない。このような場合、ＦＷ検証が失敗した旨をストレージコントローラ１に送信し、認証失敗通知部１５５がエラーを報知するようにしてもよい。ＦＷ検証には、既知の様々な方法を利用できるため、詳細な説明を省略する。
そして、ＦＷ検証が成功してセキュアブートで起動した後、メモリＣＴＬは、ステップＳ５０３で受け取ったドライブＦＷをＳＳＤ２に適用することにより、ドライブのファームウェアを更新する（ステップＳ５０５）。
その後、ストレージコントローラ１のＣＴＬは、ＳＳＤ２に対して、ドライブのＦＷ情報の提供を要求する（ステップＳ５０６）。ステップＳ５０６の要求を受けたＳＳＤ２のメモリＣＴＬは、ＦＷ更新後のドライブのＦＷ情報をストレージコントローラ１に送信する（ステップＳ５０７）。本例では、後述するステップＳ５０８の検証で用いるために、ステップＳ５０６～Ｓ５０７でやり取りされるＦＷ情報には少なくともＦＷのバージョン（リビジョン）情報が含まれるとする。なお、ステップＳ５０８の検証においてバージョン情報以外の情報を用いる場合には、該当する情報をＳＳＤ２から取得すればよい。
次に、ＣＴＬは、ステップＳ５０７で受信したドライブのＦＷ情報を、ステップＳ５０３でＳＳＤ２に送信した正規のファームウェアのＦＷ情報と比較することにより、ＳＳＤ２が正規のファームウェアに更新されたか否かを検証する（ステップＳ５０８）。具体的には、ＳＳＤ２にダウンロードしたドライブＦＷのＦＷ情報とＳＳＤ２から受信したＦＷ情報との間で、ＦＷのバージョン（リビジョン）が一致する場合に、ＣＴＬは、正規のファームウェアに更新されたことを確認できる。そしてＳＳＤ２における正規のファームウェアへの更新が確認できた場合、ＣＴＬは、当該ＳＳＤ２が不正ドライブではなく、適正なドライブであると判断することができる。すなわち、ステップＳ５０８の検証は、ＳＳＤ２が適正なドライブであるか否かを検証する処理に相当する。そしてステップＳ５０８において正規のファームウェアへの更新が確認できなかった場合は、ステップＳ５０９以降の処理は行われない。
ステップＳ５０８において正規のファームウェアへの更新が確認できた場合（ＳＳＤ２が適正なドライブであると判断された場合）には、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）による接続の確立が許可されるため、ＣＴＬが、Ｉｎ－ｂａｎｄ５により、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にリンクの確立を要求する（ステップＳ５０９）。そして、Ｉｎ－ｂａｎｄコントローラ２２は、ステップＳ５０９の要求に応じて、Ｉｎ－ｂａｎｄ５のリンクアップを行う（ステップＳ５１０）。これにより、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２は、ストレージコントローラ１のメモリ１２に直接アクセスできるようになる。
図１２は、第５の実施形態における真正性検証処理の処理手順例を示すフローチャートである。図１２は、図１１のラダーチャートに示した処理のうち、ストレージコントローラ１のＣＴＬ（スイッチ１４またはＣＰＵ１１）によって実行される処理の処理手順を示したものであり、以下、ＣＴＬの実行主体をより明確にして詳細に説明する。
図１２によれば、Ｓｉｄｅ－ｂａｎｄ制御部１４１がＳＳＤ２の接続を検出すると（ステップＳ５２１）、認証情報取得部１５１が、Ｓｉｄｅ－ｂａｎｄ６を用いてＳＳＤ２にドライブ情報の提供を要求し（ステップＳ５２２）、Ｓｉｄｅ－ｂａｎｄコントローラ２１から、Ｓｉｄｅ－ｂａｎｄ６を経由してＳＳＤ２のドライブ情報を受領する（ステップＳ５２３）。
次に、認証情報取得部１５１は、ＳＳＤ２に対応するドライブ用の正規のファームウェア（ドライブＦＷ）をＳＳＤ２にダウンロードする（ステップＳ５２４）。図１１で説明したように、このドライブＦＷの提供を受けて、ＳＳＤ２ではドライブＦＷの更新が行われる。
ＳＳＤ２においてドライブＦＷの更新が完了した後、認証情報取得部１５１は、ＳＳＤ２にドライブのＦＷ情報の提供を要求し（ステップＳ５２５）、Ｓｉｄｅ－ｂａｎｄコントローラ２１からＳＳＤ２のドライブのＦＷ情報を受領する（ステップＳ５２６）。
次に、検証演算部１５３が、ステップＳ５２６で受領したＦＷ情報に示されるドライブのバージョンが、ステップＳ５２４でＳＳＤ２にダウンロードしたドライブＦＷのバージョンと一致するか否かを判定する（ステップＳ５２７）。
ステップＳ５２７においてドライブＦＷのバージョンが一致した場合（ステップＳ５２７のＹＥＳ）、検証演算部１５３は、ステップＳ５２１で検出したドライブ（ＳＳＤ２）が、適正なドライブであると判断する。このとき、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、ＳＳＤ２のＩｎ－ｂａｎｄコントローラ２２にＩｎ－ｂａｎｄ５のリンクの確立要求を行い、その応答処理が行われることで、Ｉｎ－ｂａｎｄ５でのリンクアップが開始される（ステップＳ５２８）。
一方、ステップＳ５２７においてドライブＦＷのバージョンが一致しなかった場合（ステップＳ５２７のＮＯ）、検証演算部１５３は、ステップＳ５２１で検出したドライブ（ＳＳＤ２）が適正なドライブではなく、不正アクセスの可能性があると判断する（ステップＳ５２９）。この場合、Ｉｎ－ｂａｎｄ接続許可部１５４がＩｎ－ｂａｎｄ接続制御プログラム１２３を実行して、Ｉｎ－ｂａｎｄ５によるリンクアップを抑止するとともに、認証失敗通知部１５５が、非サポートデバイスが挿入されていることをユーザに通知し（ステップＳ５３０）、処理を終了する。
以上のように、第５の実施形態に係る情報処理装置（ストレージコントローラ１）によれば、接続されるドライブ（ＳＳＤ２）がストレージコントローラ１のメモリ１２にアクセスできるようになる前に、Ｓｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を用いて、ストレージコントローラ１からドライブに対してドライブ用の正規のファームウェアを提供し、この正規のファームウェアがドライブに適用されたかに基づいてドライブの真正性を判別し、適正なドライブであった場合にのみ、メモリ１２に直接アクセス可能な通信路（Ｉｎ－ｂａｎｄ５（ＰＣＩｅ））のリンクアップを許可することができる。
（６）変形例
本発明に係る情報処理装置（ストレージコントローラ１）は、上述した各実施形態と組み合わせて、以下のような変形例を採用することができる。
第１に、ドライブの真正性を検証する真正性検証処理は、ストレージコントローラ１へのドライブ（ＳＳＤ２）の搭載時に実行するだけでなく、ストレージコントローラ１が起動されるごとに実行するようにしてもよい。このように構成することで、ストレージシステムの電源がオフになっている間にドライブに対して不正が行われた場合でも、電源オンの際に当該ドライブの真正性が検証されるため、不正なドライブがストレージコントローラ１のメモリ１２にアクセスすることを防止できる。
第２に、ストレージコントローラ１はＳＳＤ２に対する給電として、真正性検証処理によって適正なドライブであると確認されるまでは、２種類の電源（３．３Ｖ電源、１２Ｖ電源）のうち、３．３Ｖ電源だけを用いるようにしてもよい。前述した通り、３．３Ｖ電源だけでもＳｉｄｅ－ｂａｎｄ６（ＳＭＢｕｓ）を起動することができる。このように構成することで、ドライブをストレージシステムに搭載する初期段階において、１２Ｖ電源をオンにすることなく、低電力でドライブの真正性を検証することができ、ドライブ搭載時の電力負荷を抑制することができる。
第３に、真正性検証処理において適正なドライブではない（不正なドライブである）と判定された場合には、Ｉｎ－ｂａｎｄ５（ＰＣＩｅ）のリンクアップを拒否するとしたが、この場合、ストレージコントローラ１における動作は制限を受けないように構成してよい。このように構成することで、不正なドライブが搭載された場合でも、例えば特許文献１に開示された技術のようにシステムがシャットダウンされるといったことがなくなるため、不正なドライブを除いてストレージシステムとしての動作を継続することができる。
１ ストレージコントローラ
２ ＳＳＤ
３ ホストサーバ
４ ネットワーク
５ Ｉｎ－ｂａｎｄ
６ Ｓｉｄｅ－ｂａｎｄ
１０ 情報処理システム
１１ ＣＰＵ
１２ メモリ
１３ ホストＩ／Ｆ
１４ スイッチ
２１ Ｓｉｄｅ－ｂａｎｄコントローラ
２２ Ｉｎ－ｂａｎｄコントローラ
２３ ＤＲＡＭ
２４ ＮＡＮＤ
１１０ 期待値表
１２０ ストレージ制御プログラム
１２１ 接続ドライブ検証プログラム
１２２ Ｓｉｄｅ－ｂａｎｄ接続制御プログラム
１２３ Ｉｎ－ｂａｎｄ接続制御プログラム
１２４ ＮＶＭｅドライブ制御プログラム
１４１ Ｓｉｄｅ－ｂａｎｄ制御部
１４２ Ｉｎ－ｂａｎｄ制御部
１５１ 認証情報取得部
１５２ 復号／ハッシュ計算部
１５３ 検証演算部
１５４ Ｉｎ－ｂａｎｄ接続許可部
１５５ 認証失敗通知部

Claims (10)

  1. 複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置であって、
    プログラムの実行及び通信接続の制御を行うプロセッサと、
    前記プログラム及びデータを保持する内蔵メモリと、
    を備え、
    前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、
    前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、
    前記第２の通信路による通信接続が確立されていない所定のタイミングで、
    前記プロセッサは、
    前記第１の通信路を用いて前記記憶デバイスから取得する情報に基づいて、当該記憶デバイスの真正性を検証する真正性検証処理を実行し、
    前記真正性検証処理によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する
    ことを特徴とする情報処理装置。
  2. 前記真正性検証処理において前記プロセッサは、前記記憶デバイスにおける所定種別のドライブ情報を前記第１の通信路より取得し、当該ドライブ情報と前記内蔵メモリに保持された所定のパターンデータとを比較することにより、前記真正性を検証する
    ことを特徴とする請求項１に記載の情報処理装置。
  3. 前記記憶デバイスには、適正なドライブであることを示す所定の認証情報が事前に書き込まれ、
    前記真正性検証処理において前記プロセッサは、前記記憶デバイスにおける前記認証情報を前記第１の通信路より取得し、当該認証情報と前記内蔵メモリに保持された所定のパターンデータとを比較することにより、前記真正性を検証する
    ことを特徴とする請求項１に記載の情報処理装置。
  4. 前記記憶デバイスには、当該記憶デバイスの固有情報を暗号化した暗号認証情報が事前に書き込まれ、
    前記真正性検証処理において前記プロセッサは、前記記憶デバイスにおける前記固有情報と前記暗号認証情報とを前記第１の通信路より取得し、当該暗号認証情報を復号した情報と当該固有情報とを比較することにより、前記真正性を検証する
    ことを特徴とする請求項１に記載の情報処理装置。
  5. 前記記憶デバイスには、当該記憶デバイスの固有情報をハッシュ化したハッシュ化認証情報が事前に書き込まれ、
    前記真正性検証処理において前記プロセッサは、前記記憶デバイスにおける前記固有情報と前記ハッシュ化認証情報とを前記第１の通信路より取得し、当該固有情報をハッシュ化した情報と当該ハッシュ化認証情報とを比較することにより、前記真正性を検証する
    ことを特徴とする請求項１に記載の情報処理装置。
  6. 前記真正性検証処理において前記プロセッサは、
    前記記憶デバイスに対して正規のファームウェアを前記第１の通信路より提供し、
    前記記憶デバイスにおけるファームウェアの適用後に、前記記憶デバイスのファームウェア情報を前記第１の通信路より取得し、
    前記取得したファームウェア情報に示されるファームウェアのバージョンと前記提供した正規のファームウェアのバージョンとを比較することにより、前記真正性を検証する
    ことを特徴とする請求項１に記載の情報処理装置。
  7. 前記記憶デバイスに給電する電源として、消費電力が異なる少なくとも２種類の電源を有し、
    前記真正性検証処理の検証結果が得られるまでは、前記第１のインターフェースを起動できる程度の消費電力の小さい電源だけを用いる
    ことを特徴とする請求項１に記載の情報処理装置。
  8. 前記第１のインターフェースはＳＭＢｕｓインターフェースであり、前記第２のインターフェースはＰＣＩｅインターフェースである
    ことを特徴とする請求項１に記載の情報処理装置。
  9. 複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置による前記記憶デバイスの真正性検証方法であって、
    前記情報処理装置は、
    プログラムの実行及び通信接続の制御を行うプロセッサと、
    前記プログラム及びデータを保持する内蔵メモリと、
    を有し、
    前記情報処理装置に前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、
    前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、
    前記第２の通信路による通信接続が確立されていない所定のタイミングで、前記プロセッサが、前記第１の通信路を用いて前記記憶デバイスから取得する情報に基づいて、当該記憶デバイスの真正性を検証する真正性検証処理を実行し、前記真正性検証処理によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する
    ことを特徴とする真正性検証方法。
  10. 複数種類のインターフェースを有する記憶デバイスを接続可能な情報処理装置に実行させるプログラムであって、
    前記情報処理装置は、プロセッサと内蔵メモリとを有し、
    前記情報処理装置に前記記憶デバイスが接続されると、当該記憶デバイスとの間に前記複数種類のインターフェースによる複数の通信路が形成され、
    前記複数の通信路には、通信接続が確立されても前記内蔵メモリにアクセス不能な第１のインターフェースによる第１の通信路と、通信接続が確立されたときに前記内蔵メモリにアクセス可能な第２のインターフェースによる第２の通信路と、が含まれ、
    前記第２の通信路による通信接続が確立されていない所定のタイミングで、
    前記第１の通信路を用いて前記記憶デバイスから所定の情報を取得する処理と、
    前記取得した情報に基づいて、前記記憶デバイスの真正性を検証する処理と、
    前記検証によって真正性が確認された場合に、前記第２の通信路による通信接続の確立を許可する処理と、を前記プロセッサに実行させる
    ことを特徴とするプログラム。
JP2021170076A 2021-10-18 2021-10-18 情報処理装置、真正性検証方法、及びプログラム Active JP7356483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021170076A JP7356483B2 (ja) 2021-10-18 2021-10-18 情報処理装置、真正性検証方法、及びプログラム
US17/688,270 US20230119196A1 (en) 2021-10-18 2022-03-07 Information processing apparatus, authenticity verification method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021170076A JP7356483B2 (ja) 2021-10-18 2021-10-18 情報処理装置、真正性検証方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2023060451A JP2023060451A (ja) 2023-04-28
JP7356483B2 true JP7356483B2 (ja) 2023-10-04

Family

ID=85980935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021170076A Active JP7356483B2 (ja) 2021-10-18 2021-10-18 情報処理装置、真正性検証方法、及びプログラム

Country Status (2)

Country Link
US (1) US20230119196A1 (ja)
JP (1) JP7356483B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11836279B2 (en) * 2021-10-29 2023-12-05 Hewlett-Packard Development Company, L.P. Storage devices with secure power and data access

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005135097A (ja) 2003-10-29 2005-05-26 Nec System Technologies Ltd 個人認証方法および書き込み制御方法
JP2008160325A (ja) 2006-12-21 2008-07-10 Lenovo Singapore Pte Ltd リムーバブル・デバイスを用いたユーザの認証方法およびコンピュータ
JP2008299417A (ja) 2007-05-29 2008-12-11 Toshiba Corp 情報処理装置および起動制御方法
JP2013101520A (ja) 2011-11-09 2013-05-23 Renesas Electronics Corp 周辺機器及びその電源制御方法
JP2016062551A (ja) 2014-09-22 2016-04-25 株式会社東芝 情報処理装置
US20160321200A1 (en) 2015-04-28 2016-11-03 Liqid Inc. Enhanced initialization for data storage assemblies
WO2021010142A1 (ja) 2019-07-12 2021-01-21 パナソニックＩｐマネジメント株式会社 車載ストレージシステム
JP2021522619A (ja) 2018-10-29 2021-08-30 北京博衍思創信息科技有限公司 ハードウェア制御ロジックに基づくデータ転送制御方法及びシステム
JP2021140413A (ja) 2020-03-04 2021-09-16 富士フイルムビジネスイノベーション株式会社 印刷制御装置、印刷装置、印刷制御システム及びプログラム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005135097A (ja) 2003-10-29 2005-05-26 Nec System Technologies Ltd 個人認証方法および書き込み制御方法
JP2008160325A (ja) 2006-12-21 2008-07-10 Lenovo Singapore Pte Ltd リムーバブル・デバイスを用いたユーザの認証方法およびコンピュータ
JP2008299417A (ja) 2007-05-29 2008-12-11 Toshiba Corp 情報処理装置および起動制御方法
JP2013101520A (ja) 2011-11-09 2013-05-23 Renesas Electronics Corp 周辺機器及びその電源制御方法
JP2016062551A (ja) 2014-09-22 2016-04-25 株式会社東芝 情報処理装置
US20160321200A1 (en) 2015-04-28 2016-11-03 Liqid Inc. Enhanced initialization for data storage assemblies
JP2021522619A (ja) 2018-10-29 2021-08-30 北京博衍思創信息科技有限公司 ハードウェア制御ロジックに基づくデータ転送制御方法及びシステム
WO2021010142A1 (ja) 2019-07-12 2021-01-21 パナソニックＩｐマネジメント株式会社 車載ストレージシステム
JP2021140413A (ja) 2020-03-04 2021-09-16 富士フイルムビジネスイノベーション株式会社 印刷制御装置、印刷装置、印刷制御システム及びプログラム

Also Published As

Publication number Publication date
US20230119196A1 (en) 2023-04-20
JP2023060451A (ja) 2023-04-28

Similar Documents

Publication Publication Date Title
US10318736B2 (en) Validating operating firmware of a periperhal device
US9652755B2 (en) Method and system for securely updating field upgradeable units
US8843739B2 (en) Anti-tamper device, system, method, and computer-readable medium
US9594909B2 (en) Software updating apparatus, software updating system, invalidation method, and invalidation program
US8464347B2 (en) Software updating apparatus, software updating system, alteration verification method and alteration verification program
JP5526450B2 (ja) ハードウェア構成を変更する方法、ハードウェア構成の変更を遠隔位置において可能にする方法、及びそのための装置
US8869264B2 (en) Attesting a component of a system during a boot process
WO2015184891A1 (zh) Android***的安全管控方法、装置及其***
US9807268B2 (en) Image forming apparatus having firmware update function, method of controlling the same, program for executing the method, and storage medium
US20120278597A1 (en) Compatible trust in a computing device
US8516574B2 (en) Software update system, management apparatus, recording medium, and integrated circuit
US11082214B2 (en) Key generation apparatus and key update method
US8745735B2 (en) Monitoring system, program-executing device, monitoring program, recording medium and integrated circuit
US10282549B2 (en) Modifying service operating system of baseboard management controller
GB2479260A (en) Secure access authentication and patch system on boot
KR20180046593A (ko) 펌웨어 서명 검증과 보안키 관리를 위한 사물인터넷 디바이스의 펌웨어 업데이트 시스템
US11899777B2 (en) Memory module authentication extension
JP7356483B2 (ja) 情報処理装置、真正性検証方法、及びプログラム
US20210232688A1 (en) Determine whether to perform action on computing device based on analysis of endorsement information of a security co-processor
TW202217619A (zh) 分散式密鑰管理系統
TWI726406B (zh) 認證方法
US20230126541A1 (en) Information processing apparatus, control method for controlling the same and storage medium
CN112487500A (zh) 认证方法
CN117336002A (zh) 分布式网络中的节点认证
CN112988189A (zh) 一种bmc固件升级方法、***、设备及计算机存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230922

R150 Certificate of patent or registration of utility model

Ref document number: 7356483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150