JP7341756B2 - Device mounting board - Google Patents

Device mounting board Download PDF

Info

Publication number
JP7341756B2
JP7341756B2 JP2019126345A JP2019126345A JP7341756B2 JP 7341756 B2 JP7341756 B2 JP 7341756B2 JP 2019126345 A JP2019126345 A JP 2019126345A JP 2019126345 A JP2019126345 A JP 2019126345A JP 7341756 B2 JP7341756 B2 JP 7341756B2
Authority
JP
Japan
Prior art keywords
insulating layer
device mounting
conductive
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019126345A
Other languages
Japanese (ja)
Other versions
JP2021012947A (en
Inventor
徹夫 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019126345A priority Critical patent/JP7341756B2/en
Publication of JP2021012947A publication Critical patent/JP2021012947A/en
Application granted granted Critical
Publication of JP7341756B2 publication Critical patent/JP7341756B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、半導体デバイス（ＳｉＣデバイス等）やＬＥＤ等のデバイスが搭載されるデバイス搭載用基板に関する。 The present invention relates to a device mounting substrate on which devices such as semiconductor devices (SiC devices, etc.) and LEDs are mounted.

半導体デバイス（例えばＳｉＣデバイス）やＬＥＤ等のデバイスは、通常、金属製の基板に搭載されて使用される。デバイスを金属製の基板に搭載することにより、デバイスからの発熱が基板によって放熱されるように構成されている。すなわち、金属製の基板が、デバイスに対するヒートシンクとして機能する（特許文献１等）。 Devices such as semiconductor devices (for example, SiC devices) and LEDs are usually mounted on metal substrates and used. By mounting the device on a metal substrate, heat generated from the device is dissipated by the substrate. That is, the metal substrate functions as a heat sink for the device (see Patent Document 1, etc.).

ここで、デバイスを金属製基板に搭載する際には、基板とデバイスとの間を電気的に絶縁する必要がある。 Here, when mounting a device on a metal substrate, it is necessary to electrically insulate between the substrate and the device.

そこで、金属製の基板にデバイスを搭載する際には、基板のデバイス搭載面に絶縁層を設け、この絶縁層の上にデバイスを搭載するようにしている。 Therefore, when mounting a device on a metal substrate, an insulating layer is provided on the device mounting surface of the substrate, and the device is mounted on this insulating layer.

近年、デバイスのハイパワー化や高耐電圧化の要請に伴い、デバイスと基板との間の電気絶縁性（耐電圧）を高める必要があり、デバイスと基板との間に設ける絶縁層の厚みを厚くする必要があった。 In recent years, with the demand for higher power and higher withstand voltage in devices, it is necessary to increase the electrical insulation (withstand voltage) between the device and the substrate, and the thickness of the insulating layer between the device and the substrate has to be increased. It needed to be thicker.

特開平１１－１４５３７６号公報Japanese Patent Application Publication No. 11-145376

ところが、デバイスと基板との間に設ける絶縁層の厚みを厚くすると、デバイスで発生した熱量を基板側に十分に伝熱することができず、デバイスの温度が上昇して使用できなくなるという問題があった。 However, if the thickness of the insulating layer between the device and the substrate is increased, the amount of heat generated in the device cannot be sufficiently transferred to the substrate, causing the problem that the temperature of the device rises and makes it unusable. there were.

本発明は、上述した従来の技術の問題点に鑑みてなされたものであって、デバイスとの間に設ける絶縁層の厚みを厚くすることなく、電気絶縁性（耐電圧）を高めることができるデバイス搭載基板を提供することを目的とする。 The present invention was made in view of the problems of the conventional technology described above, and it is possible to improve electrical insulation (withstand voltage) without increasing the thickness of the insulating layer provided between the device and the device. The purpose is to provide device mounting boards.

［１］上記目的を達成するため、本発明の第１態様のデバイス搭載用基板は、金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、
前記複数の導電層によって前記絶縁層が区画されることにより形成された複数の分割絶縁層の厚みが均等である、ことを特徴とする。
［２］上記目的を達成するため、本発明の第２態様のデバイス搭載用基板は、
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、前記絶縁層から露出しないように形成されている、ことを特徴とする。 [1] In order to achieve the above object, the device mounting substrate of the first aspect of the present invention includes a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state and are spaced apart from each other in the thickness direction of the insulating layer,
The plurality of divided insulating layers formed by dividing the insulating layer by the plurality of conductive layers have an equal thickness.
[2] In order to achieve the above object, the device mounting substrate according to the second aspect of the present invention includes:
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state, are spaced apart from each other in the thickness direction of the insulating layer, and are formed so as not to be exposed from the insulating layer. .

上記特徴を備えた本発明のデバイス搭載用基板によれば、絶縁層が、その内部に延在する導電層によって複数の層に区画されているので、区画された複数の層のうちの一層に耐電圧破壊が生じた場合でも、残りの層で電気絶縁性を維持することが可能であり、電気絶縁性の信頼性が向上する。また、絶縁層が区画されていない場合に比べて、耐電圧平均値（ワイブル分布の平均値）が高くなり、電気絶縁性の信頼性が向上する。
ここで、「均等」とは、分割絶縁層同士を比較したとき一方の分割絶縁層の厚みが他方の分割絶縁層の厚みの９０％～１１０％の範囲にあるものを意味する。 According to the device mounting substrate of the present invention having the above characteristics, the insulating layer is divided into a plurality of layers by the conductive layer extending inside the insulating layer, so that one of the plurality of divided layers Even when voltage breakdown occurs, it is possible to maintain electrical insulation with the remaining layers, improving the reliability of electrical insulation. Moreover, compared to the case where the insulating layer is not divided, the average value of withstand voltage (average value of Weibull distribution) becomes higher, and the reliability of electrical insulation improves.
Here, "equal" means that when comparing the divided insulating layers, the thickness of one divided insulating layer is in the range of 90% to 110% of the thickness of the other divided insulating layer.

［３］また、本発明のデバイス搭載用基板において、
前記導電層は、前記搭載面に対して垂直な方向から見て、前記デバイスが搭載される領域を包含するように形成されている、ことが好ましい。
[ 3 ] Furthermore, in the device mounting substrate of the present invention,
Preferably, the conductive layer is formed so as to cover a region where the device is mounted when viewed from a direction perpendicular to the mounting surface.

上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。 According to the device mounting substrate of the present invention having the above features, the above effects can be more reliably achieved.

本発明の一実施形態であるデバイス搭載用基板にデバイスを搭載した状態を模式的に示した縦断面図。FIG. 1 is a vertical cross-sectional view schematically showing a state in which a device is mounted on a device mounting substrate according to an embodiment of the present invention. 図１に示したデバイス搭載用基板の絶縁層の部分を拡大して示した縦断面図。FIG. 2 is an enlarged vertical cross-sectional view of an insulating layer portion of the device mounting substrate shown in FIG. 1; 図１に示した実施形態の一変形例によるデバイス搭載用基板の絶縁層の部分を拡大して示した縦断面図。FIG. 2 is an enlarged vertical cross-sectional view of an insulating layer portion of a device mounting substrate according to a modified example of the embodiment shown in FIG. 1; 図１に示した実施形態の他の変形例によるデバイス搭載用基板の絶縁層の部分を拡大して示した縦断面図。FIG. 2 is an enlarged vertical cross-sectional view of an insulating layer portion of a device mounting substrate according to another modification of the embodiment shown in FIG. 1;

以下、本発明の実施形態であるデバイス搭載用基板について、図面を参照して説明する。なお、図示内容の理解を容易にするための便宜上、図面に示した各部材のアスペクト比は実際の値から変更されている。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A device mounting board according to an embodiment of the present invention will be described below with reference to the drawings. Note that the aspect ratio of each member shown in the drawings has been changed from the actual value for convenience to facilitate understanding of the contents shown in the drawings.

図１は、本発明の一実施形態によるデバイス搭載用基板にデバイスを搭載した状態を模式的に示している。 FIG. 1 schematically shows a state in which a device is mounted on a device mounting substrate according to an embodiment of the present invention.

本実施形態によるデバイス搭載用基板１は、基板本体２を備えている。基板本体２は、方形板状、円板状等、デバイスの形状に適した各種の形状とすることができる。 The device mounting board 1 according to this embodiment includes a board body 2. As shown in FIG. The substrate body 2 can have various shapes suitable for the shape of the device, such as a rectangular plate shape and a disk shape.

基板本体２は、金属、もしくはセラミックス、またはこれら金属および／またはセラミックスの複合体からなる、導電性を有する材料によって形成されている。ここで、基体本体２を形成する金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）等があげられる。また、基体本体２を形成する導電性を有するセラミックスとしては、炭化ケイ素（ＳｉＣ）等があげられる。 The substrate body 2 is made of a conductive material such as metal, ceramics, or a composite of these metals and/or ceramics. Here, examples of the metal forming the base body 2 include copper (Cu), aluminum (Al), and the like. Furthermore, examples of the electrically conductive ceramic forming the base body 2 include silicon carbide (SiC).

基板本体２の表面には、絶縁層３が設けられている。 An insulating layer 3 is provided on the surface of the substrate body 2.

図２は、図１に示したデバイス搭載用基板１の絶縁層３の部分を拡大して示している。絶縁層３の、基板本体２と反対側の表面が、デバイス４が搭載されるデバイス搭載面３ａを形成している。絶縁層３は、絶縁性の材料から成る基体５と、基体５の内部に埋設された、導電性の材料から成る導電層６とを備えている。 FIG. 2 shows an enlarged view of the insulating layer 3 of the device mounting substrate 1 shown in FIG. The surface of the insulating layer 3 on the side opposite to the substrate body 2 forms a device mounting surface 3a on which the device 4 is mounted. The insulating layer 3 includes a base 5 made of an insulating material and a conductive layer 6 made of a conductive material buried inside the base 5.

絶縁層３の基体５を構成する絶縁性の材料は、有機材料でも良いし、セラミックス材料等の無機材料でも良い。無機材料としては、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化イットリウム（Ｙ２Ｏ３）、フォルステライト（２ＭｇＯ・ＳｉＯ２））、その他の酸化物、窒化物およびこれらの複合材があげられる。 The insulating material constituting the base 5 of the insulating layer 3 may be an organic material or an inorganic material such as a ceramic material. Examples of inorganic materials include alumina (Al 2 O 3 ), aluminum nitride (AlN), yttrium oxide (Y 2 O 3 ), forsterite (2MgO・SiO 2 )), other oxides, nitrides, and other oxides and nitrides thereof. Examples include composite materials.

導電層６を構成する導電性の材料としては、金属が好適であり、例えば、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）等があげられる。導電層６の材料は、例えば導電層６を形成する製膜工程の耐熱性に合わせて選択される。製膜の方法としては、化学気相成長法（ＣＶＤ）、プラズマ溶射等の溶射法、物理気相成長法（ＰＶＤ）等、種々の製膜方法を好適に使用可能であり、また、複数の製膜方法を複合的に使用することもできる。 The conductive material constituting the conductive layer 6 is preferably a metal, such as nickel (Ni), tungsten (W), molybdenum (Mo), platinum (Pt), or the like. The material for the conductive layer 6 is selected depending on the heat resistance of the film forming process for forming the conductive layer 6, for example. As a film forming method, various film forming methods such as chemical vapor deposition (CVD), thermal spraying such as plasma spraying, physical vapor deposition (PVD), etc. can be suitably used. It is also possible to use multiple film forming methods.

本実施形態によるデバイス搭載用基板１においては、導電層６が複数（本例では３つ）設けられており、複数の導電層６は、絶縁層３の基体５の厚み方向に互いに離間して配置されている。 In the device mounting substrate 1 according to the present embodiment, a plurality of conductive layers 6 (three in this example) are provided, and the plurality of conductive layers 6 are spaced apart from each other in the thickness direction of the base 5 of the insulating layer 3. It is located.

複数の導電層６のそれぞれは、その周囲が、基体５を構成する絶縁材料で包囲されており、電気的に浮いた状態（フローティング状態）となされている。 Each of the plurality of conductive layers 6 is surrounded by an insulating material constituting the base 5, and is in an electrically floating state.

また、複数の導電層６のそれぞれは、デバイス搭載面３ａの延在方向に沿って延在している。各導電層６は、デバイス搭載面３ａに対して垂直な方向から見て、デバイス４が搭載される領域（デバイス搭載領域）を包含するように形成されている。 Further, each of the plurality of conductive layers 6 extends along the direction in which the device mounting surface 3a extends. Each conductive layer 6 is formed so as to include a region where the device 4 is mounted (device mounting region) when viewed from a direction perpendicular to the device mounting surface 3a.

絶縁層３の基体５は、複数の導電層６によって区画されることにより、デバイス搭載面３ａに対して垂直な方向から見て、少なくともデバイス搭載領域に対応する部分が、複数（本例では４つ）の分割絶縁層５ａを形成している。 The base 5 of the insulating layer 3 is partitioned by a plurality of conductive layers 6, so that at least a portion corresponding to the device mounting area has a plurality of regions (in this example, four 2) divided insulating layers 5a are formed.

そして、複数の分割絶縁層５ａの厚みは、均等とされている。すなわち、複数の導電層６同士の間隔が略同一であり、且つ、絶縁層３のデバイス搭載面３ａとデバイス搭載面３ａに最も近い導電層６との間隔が、複数の導電層６同士の間隔と略同一であり、且つ、絶縁層３の裏面３ｂとこの裏面３ｂに最も近い導電層６との間隔が、複数の導電層６同士の間隔と略同一である。 The thicknesses of the plurality of divided insulating layers 5a are made equal. That is, the intervals between the plurality of conductive layers 6 are approximately the same, and the interval between the device mounting surface 3a of the insulating layer 3 and the conductive layer 6 closest to the device mounting surface 3a is the same as the interval between the plurality of conductive layers 6. The distance between the back surface 3b of the insulating layer 3 and the conductive layer 6 closest to the back surface 3b is substantially the same as the distance between the plurality of conductive layers 6.

ここで、複数の分割絶縁層５ａの厚みが「均等」であるとは、分割絶縁層５ａ同士を比較したとき、一方の分割絶縁層５ａの厚みが他方の分割絶縁層５ａの厚みの９０％～１１０％の範囲にあるものを意味する。 Here, when the plurality of divided insulating layers 5a are "equal" in thickness, when comparing the divided insulating layers 5a, the thickness of one divided insulating layer 5a is 90% of the thickness of the other divided insulating layer 5a. It means something in the range of ~110%.

また、本実施形態によるデバイス搭載用基板１においては、複数の導電層６のそれぞれは、絶縁層３の基体５から外部に露出しないように形成されている。すなわち、絶縁層３の基体５の内部においてデバイス搭載面３の延在方向に沿って延在する各導電層６は、その端縁が絶縁層３の側周面３ｃに達しておらず、絶縁層３の基体５の内部で終端している。 Further, in the device mounting substrate 1 according to the present embodiment, each of the plurality of conductive layers 6 is formed so as not to be exposed to the outside from the base 5 of the insulating layer 3. That is, each conductive layer 6 extending along the extending direction of the device mounting surface 3 inside the base 5 of the insulating layer 3 has an edge that does not reach the side circumferential surface 3c of the insulating layer 3, and is not insulating. It terminates inside the base body 5 of the layer 3.

上記構成を備えた本実施形態によるデバイス搭載用基板１においては、デバイス４の使用時に高電圧が印加されて耐電圧破壊が生じた場合でも、その耐電圧破壊は、複数の分割絶縁層５ａのうちの１層に留まる。すなわち、他の分割絶縁層５ａにおいては耐電圧破壊が生じず、これらの健全な分割絶縁層５ａによって、絶縁層３全体として十分な電気絶縁性を維持することができる。 In the device mounting substrate 1 according to the present embodiment having the above configuration, even if a high voltage is applied during use of the device 4 and breakdown occurs, the breakdown of the breakdown voltage is caused by the breakdown of the plurality of divided insulating layers 5a. It stays in my first tier. That is, voltage breakdown does not occur in the other divided insulating layers 5a, and sufficient electrical insulation can be maintained as a whole of the insulating layer 3 by these healthy divided insulating layers 5a.

このように本実施形態によるデバイス搭載用基板１によれば、デバイス４の使用を不可能とする耐電圧破壊の防止に関する信頼性を、従来の構造のデバイス搭載用基板、すなわち単層の絶縁層を備えたデバイス搭載用基板に比して、高くすることができる。換言すれば、本実施形態によるデバイス搭載用基板１においては、従来構造のデバイス搭載用基板と同等の耐電圧破壊性能を確保する場合、絶縁層の厚みを従来よりも薄くすることができる。 As described above, according to the device mounting board 1 according to the present embodiment, reliability regarding prevention of withstand voltage breakdown that would make it impossible to use the device 4 can be improved compared to a device mounting board with a conventional structure, that is, a single-layer insulating layer. It can be made more expensive than a device mounting board with. In other words, in the device mounting substrate 1 according to the present embodiment, the thickness of the insulating layer can be made thinner than that of the conventional device when ensuring voltage breakdown performance equivalent to that of the device mounting substrate of the conventional structure.

すなわち、単層の絶縁層を備えた従来のデバイス搭載用基板の場合、絶縁層の厚さをｄ、厚さ方向の電位差をＶとすると、絶縁層の電界強度Ｅは、Ｅ＝Ｖ／ｄとなる。 In other words, in the case of a conventional device mounting substrate with a single insulating layer, if the thickness of the insulating layer is d and the potential difference in the thickness direction is V, then the electric field strength E of the insulating layer is E=V/d. becomes.

そして、耐電圧破壊が発生するときの電界強度値Ｅ（破壊電圧値）は、次式のワイブル分布に従って整理される。 Then, the electric field strength value E (breakdown voltage value) when breakdown voltage breakdown occurs is arranged according to the Weibull distribution of the following equation.

Ｆ（Ｅ）＝１－ｅｘｐ{－（Ｅ／Ｅ０）ｍ（Ｖｅｆｆ／Ｖ０）}
Ｆ：ワイブル分布関数
ｍ：形状母数
Ｅ０：尺度母数
Ｖｅｆｆ：有効体積
Ｖ０：基準体積 F(E)=1-exp{-(E/E 0 ) m (V eff /V 0 )}
F: Weibull distribution function m: Shape parameter E 0 : Scale parameter V eff : Effective volume V 0 : Reference volume

このときのワイブル分布における強度値の平均値は、Γをガンマ関数として、
Ｅ（平均）＝Ｅ０（Ｖｅｆｆ／Ｖ０）－１／ｍΓ（１＋１／ｍ）
で表すことができる。 At this time, the average value of the intensity values in the Weibull distribution is expressed as
E (average) = E 0 (V eff /V 0 ) -1/m Γ (1+1/m)
It can be expressed as

これにより、単層の絶縁層を備えた従来のデバイス搭載用基板の場合のワイブル分布の平均値Ｅ２と、本実施形態によるデバイス搭載用基板１のワイブル分布の平均値Ｅ１との比は、従来構造における絶縁層の有効体積をＶｅｆｆ２、本実施形態における絶縁層３の個々の分割絶縁層５ａの有効体積をＶｅｆｆ１として、
Ｅ１／Ｅ２＝（Ｖｅｆｆ１／Ｖｅｆｆ２）－１／ｍ
となる。ここで、従来構造と本実施形態とでは、絶縁層の膜質自体には差がなく、ｍ値（形状母数）は変わらない点に留意されたい。 As a result, the ratio between the average value E 2 of the Weibull distribution in the case of the conventional device mounting substrate with a single insulating layer and the average value E 1 of the Weibull distribution of the device mounting substrate 1 according to the present embodiment is , the effective volume of the insulating layer in the conventional structure is V eff2 , and the effective volume of each divided insulating layer 5a of the insulating layer 3 in this embodiment is V eff1 ,
E1/E2=(V eff1 /V eff2 ) -1/m
becomes. It should be noted here that there is no difference in the film quality of the insulating layer itself between the conventional structure and this embodiment, and the m value (shape parameter) remains the same.

Ｖｅｆｆ１／Ｖｅｆｆ２は、絶縁層の厚み方向に平等電界が形成されているとして、絶縁層がｎ層に分割されている場合、
Ｖｅｆｆ１／Ｖｅｆｆ２＝（Ｖ／ｎ）／Ｖ＝１／ｎ
となる。 V eff1 /V eff2 is calculated by assuming that a uniform electric field is formed in the thickness direction of the insulating layer, and when the insulating layer is divided into n layers,
V eff1 /V eff2 = (V/n)/V=1/n
becomes.

よって、ｍ＞１、ｎ＞１であるため、
Ｅ１／Ｅ２＝（１／ｎ）－１／ｍ＞１
となる。 Therefore, since m>1 and n>1,
E1/E2=(1/n) -1/m >1
becomes.

すなわち、本実施形態のようにｎ層に分割した絶縁層３の耐電圧平均値Ｅ１は、従来構造の単層の絶縁層の耐電圧平均値Ｅ２に比して高い値となる。 That is, the average withstand voltage E 1 of the insulating layer 3 divided into n layers as in this embodiment is higher than the average withstand voltage E 2 of the single-layer insulating layer of the conventional structure.

上記の通り、本実施形態によるデバイス搭載用基板１によれば、複数の分割絶縁層５ａのうちの一層に耐電圧破壊が生じた場合でも、他の健全な分割絶縁層５ａによって絶縁層３全体としての電気絶縁性を維持することが可能であり、また、耐電圧の平均値を従来構造のものよりも高めることができる。 As described above, according to the device mounting board 1 according to the present embodiment, even if voltage breakdown occurs in one of the plurality of divided insulating layers 5a, the entire insulating layer 3 is covered by the other healthy divided insulating layers 5a. It is possible to maintain the electrical insulation properties as described above, and the average value of withstand voltage can be increased compared to the conventional structure.

これにより、単層の絶縁層を備えた従来のデバイス搭載用基板に比して、デバイスの使用を不可能とする耐電圧破壊の防止に関する信頼性（電気絶縁性の信頼性）を高めることができ、ひいては、絶縁層の厚みを厚くすることなく耐電圧破壊性能を高めることができる。 This increases the reliability (reliability of electrical insulation) in preventing voltage breakdown that would make devices unusable, compared to conventional device mounting substrates with a single insulating layer. Therefore, the breakdown voltage performance can be improved without increasing the thickness of the insulating layer.

上記実施形態の一変形例としては、図３に示したように、複数の導電層６のそれぞれの端部が、絶縁層３の側周面３ｃにおいて露出するように構成しても良い。また、複数の導電層６のうちの一部の導電層６の端部が、絶縁層３の側周面３ｃにおいて露出するように構成しても良い。 As a modification of the above embodiment, as shown in FIG. 3, each end of the plurality of conductive layers 6 may be configured to be exposed at the side circumferential surface 3c of the insulating layer 3. Alternatively, the end portions of some of the plurality of conductive layers 6 may be exposed at the side circumferential surface 3c of the insulating layer 3.

上記実施形態の他の変形例としては、図４に示したように、絶縁層３の基体５の内部に導電層６を一層設けるようにしても良い。導電層６は、絶縁層３の基体５の厚さ方向の中央位置に形成されている。なお、絶縁層３の基体５の内部に形成する導電層６の数は任意である。 As another modification of the above embodiment, as shown in FIG. 4, a conductive layer 6 may be provided inside the base 5 of the insulating layer 3. The conductive layer 6 is formed at the center of the insulating layer 3 in the thickness direction of the base 5 . Note that the number of conductive layers 6 formed inside the base 5 of the insulating layer 3 is arbitrary.

（実施例）
［実施例１］
溶射膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体２を準備する。
(ii)基板本体２の表面にアルミナ（Ａｌ２Ｏ３）を溶射して、厚さ３０μｍのアルミナ溶射膜を形成する。
(iii)アルミナ溶射膜上にニッケル（Ｎｉ）を溶射して、厚さ１０μｍのニッケル溶射膜を形成する。
(iv)ニッケル溶射膜上にアルミナを溶射して、厚さ３０μｍのアルミナ溶射膜を形成する。
(iii)、(iv)を繰り返し、最後にアルミナ溶射面が形成されるようにする。
そして、アルミナ溶射膜の総厚が１５０μｍとなるようにする。 (Example)
[Example 1]
Insulating layer formation using thermal spray coating
(i) A square plate-shaped substrate body 2 made of copper (Cu) with dimensions of 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) Alumina (Al 2 O 3 ) is sprayed onto the surface of the substrate main body 2 to form an alumina sprayed film with a thickness of 30 μm.
(iii) Nickel (Ni) is sprayed onto the alumina sprayed film to form a nickel sprayed film with a thickness of 10 μm.
(iv) Alumina is sprayed onto the nickel sprayed film to form an alumina sprayed film with a thickness of 30 μm.
Repeat steps (iii) and (iv) until the alumina sprayed surface is finally formed.
Then, the total thickness of the alumina sprayed film is set to 150 μm.

［比較例１］
溶射膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体を準備する。
(ii)基板本体の表面にアルミナ（Ａｌ２Ｏ３）を溶射して、厚さ１５０μｍのアルミナ溶射膜を形成する。 [Comparative example 1]
Insulating layer formation using thermal spray coating
(i) A square plate-shaped copper (Cu) substrate body measuring 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) Alumina (Al 2 O 3 ) is sprayed onto the surface of the substrate body to form an alumina sprayed film with a thickness of 150 μm.

［実施例２］
ＣＶＤ膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体２を準備する。
(ii)基板本体２の表面に厚さ３０μｍの酸化イットリウム（Ｙ２Ｏ３）膜をＣＶＤにより形成する。
(iii)酸化イットリウム膜上に白金（Ｐｔ）をＰＶＤ法により厚さ３μｍの白金膜を形成する。
(iv)白金膜上に厚さ３０μｍの酸化イットリウム膜をＣＶＤにより形成する。
(iii)、(iv)を繰り返し、最後に酸化イットリウム膜が形成されるようにする。
そして、酸化イットリウム膜の総厚が１５０μｍとなるようにする。 [Example 2]
Insulating layer formation using CVD film
(i) A square plate-shaped substrate body 2 made of copper (Cu) with dimensions of 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) A 30 μm thick yttrium oxide (Y 2 O 3 ) film is formed on the surface of the substrate body 2 by CVD.
(iii) A platinum (Pt) film with a thickness of 3 μm is formed on the yttrium oxide film by PVD.
(iv) A 30 μm thick yttrium oxide film is formed on the platinum film by CVD.
Repeat steps (iii) and (iv) until finally a yttrium oxide film is formed.
Then, the total thickness of the yttrium oxide film is set to 150 μm.

［比較例２］
ＣＶＤ膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体を準備する。
(ii)基板本体の表面に厚さ１５０μｍの酸化イットリウム（Ｙ２Ｏ３）膜をＣＶＤにより形成する。 [Comparative example 2]
Insulating layer formation using CVD film
(i) A square plate-shaped copper (Cu) substrate body measuring 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) A 150 μm thick yttrium oxide (Y 2 O 3 ) film is formed on the surface of the substrate body by CVD.

上述の実施例１、２および比較例１、２に対して、針電極で耐電圧試験を５０箇所行い、ワイブル確率紙にプロットし、平均絶縁強度を計算した。その結果を表１に示す。 For the above-mentioned Examples 1 and 2 and Comparative Examples 1 and 2, a withstand voltage test was conducted at 50 locations using a needle electrode, plotted on Weibull probability paper, and the average dielectric strength was calculated. The results are shown in Table 1.

表１に示したように、実施例１（分割絶縁層）の耐電圧平均値は、比較例１（単一の絶縁層）の耐電圧平均値よりも大きい。また、実施例２（分割絶縁層）の耐電圧平均値は、比較例２（単一の絶縁層）の耐電圧平均値よりも大きい。 As shown in Table 1, the average withstand voltage of Example 1 (divided insulating layer) is larger than the average withstand voltage of Comparative Example 1 (single insulating layer). Further, the average withstand voltage value of Example 2 (divided insulating layer) is larger than the average withstand voltage value of Comparative Example 2 (single insulating layer).

このように、絶縁層３の基体５を導電層６により分割構造とすることにより、単一の絶縁層に比して耐電圧平均値を高めることができることを確認できた。 In this way, it was confirmed that by forming the base 5 of the insulating layer 3 into a divided structure by the conductive layer 6, the average value of withstand voltage could be increased compared to a single insulating layer.

１ デバイス搭載用基板
２ 基板本体
３ 絶縁層
３ａ デバイス搭載面（絶縁層の表面）
３ｂ 絶縁層の裏面
３ｃ 絶縁層の側周面
４ デバイス
５ 絶縁層の基体
５ａ 基体の分割絶縁層
６ 導電層 1 Device mounting board 2 Board body 3 Insulating layer 3a Device mounting surface (surface of insulating layer)
3b Back surface of insulating layer 3c Side peripheral surface of insulating layer 4 Device 5 Base of insulating layer 5a Divided insulating layer of base 6 Conductive layer

Claims (3)

デバイスが搭載されるデバイス搭載用基板であって、
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、
前記複数の導電層によって前記絶縁層が区画されることにより形成された複数の分割絶縁層の厚みが均等である、
デバイス搭載用基板。 A device mounting board on which a device is mounted,
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state and are spaced apart from each other in the thickness direction of the insulating layer,
The plurality of divided insulating layers formed by dividing the insulating layer by the plurality of conductive layers have an equal thickness.
Board for mounting devices. デバイスが搭載されるデバイス搭載用基板であって、
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、前記絶縁層から露出しないように形成されている、
デバイス搭載用基板。 A device mounting board on which a device is mounted,
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state, are spaced apart from each other in the thickness direction of the insulating layer, and are formed so as not to be exposed from the insulating layer.
Board for mounting devices. 前記導電層は、前記搭載面に対して垂直な方向から見て、前記デバイスが搭載される領域を包含するように形成されている、請求項１または２に記載のデバイス搭載用基板。
3. The device mounting substrate according to claim 1 , wherein the conductive layer is formed to cover a region where the device is mounted when viewed from a direction perpendicular to the mounting surface.
JP2019126345A 2019-07-05 2019-07-05 Device mounting board Active JP7341756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019126345A JP7341756B2 (en) 2019-07-05 2019-07-05 Device mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019126345A JP7341756B2 (en) 2019-07-05 2019-07-05 Device mounting board

Publications (2)

Publication Number Publication Date
JP2021012947A JP2021012947A (en) 2021-02-04
JP7341756B2 true JP7341756B2 (en) 2023-09-11

Family

ID=74227883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019126345A Active JP7341756B2 (en) 2019-07-05 2019-07-05 Device mounting board

Country Status (1)

Country Link
JP (1) JP7341756B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179856A (en) 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd Insulating substrate and semiconductor device
JP2009004731A (en) 2007-01-29 2009-01-08 Panasonic Corp Insulating radiating substrate, manufacturing method thereof and circuit module using the same
JP2016059147A (en) 2014-09-09 2016-04-21 日立オートモティブシステムズ株式会社 Power module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179856A (en) 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd Insulating substrate and semiconductor device
JP2009004731A (en) 2007-01-29 2009-01-08 Panasonic Corp Insulating radiating substrate, manufacturing method thereof and circuit module using the same
JP2016059147A (en) 2014-09-09 2016-04-21 日立オートモティブシステムズ株式会社 Power module

Also Published As

Publication number Publication date
JP2021012947A (en) 2021-02-04

Similar Documents

Publication Publication Date Title
KR100916953B1 (en) Ceramic electrostatic chuck assembly and method of making
CN101801886B (en) Component having a ceramic base the surface of which is metalized
JPH04277648A (en) Electrostatic chuck coated with diamond
JP6251461B1 (en) Electrostatic chuck heater
CN103094231A (en) Electronic device and method for fabricating electronic device
CN103889146B (en) Ceramic Substrate, And Method Of Manufacturing The Same
US8981232B2 (en) Conductive emissions protection
JP7341756B2 (en) Device mounting board
CN110959188A (en) Capacitor with a capacitor element
US20200075383A1 (en) Ceramics substrate and electrostatic chuck
US6724290B1 (en) Microcoil
TWI755985B (en) Thermally conductive board
US9516728B2 (en) ESD protection device
US20220059646A1 (en) Capacitor
JP7216090B2 (en) Circuit board and electronic device comprising the same
JP6075447B2 (en) ESD protection device
JP6155060B2 (en) Manufacturing method of heat dissipation board
JP5648696B2 (en) ESD protection device and manufacturing method thereof
US20220418081A1 (en) Embeddable Electrically Insulating Thermal Connector and Circuit Board Including the Same
US9780533B2 (en) ESD protective device
JP3740374B2 (en) Multiple wiring board
CN112586092A (en) Wiring substrate and electronic device
JP2002198456A (en) Ceramics circuit board and power module
JPH0323513B2 (en)
WO2019208221A1 (en) Capacitor assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7341756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150