JP7335535B2 - ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム - Google Patents
ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム Download PDFInfo
- Publication number
- JP7335535B2 JP7335535B2 JP2022109202A JP2022109202A JP7335535B2 JP 7335535 B2 JP7335535 B2 JP 7335535B2 JP 2022109202 A JP2022109202 A JP 2022109202A JP 2022109202 A JP2022109202 A JP 2022109202A JP 7335535 B2 JP7335535 B2 JP 7335535B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- cell
- hardware trojan
- trojan detection
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 title claims description 82
- 238000001514 detection method Methods 0.000 title claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 42
- 238000003786 synthesis reaction Methods 0.000 claims description 42
- 230000006870 function Effects 0.000 claims description 18
- 230000002194 synthesizing effect Effects 0.000 claims description 16
- 238000013461 design Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Description
HDL記述入力工程、前記回路情報から機能部品の種類や接続関係を解析する回路構造解析工程、前記回路構造解析工程における解析結果を基に指定の論理合成ツールに対する合成指示を生成する合成指示生成工程、人手により合成指示の採用決定および追加入力を行ない決定された合成指示を前記第1のHDL記述内の記述箇所と対応付けを行なう合成指示設定工程、前記第1のHDL記述に前記合成指示を追加した第2のHDL記述を出力する合成指示付HDL記述出力工程を含むものである。
本発明はこのようなハードウエアトロイ検出の現状に鑑みてなされたもので、その目的は、簡単なアルゴリズムによってハードウエアトロイ検出が可能なハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラムを提供することである。
11 主メモリ
12 バス
13 外部記憶インタフェース
14 入力インタフェース
15 表示インタフェース
16 通信インタフェース
22 ポインティングデバイス
23 外部記憶装置
24 入力装置
25 表示装置
26 回線
50 論理合成手段
60 プリミティブセルライブラリ
Claims (11)
- 設計対象のRTL論理回路の機能を記述したHDL記述と、論理合成に使用する複数のセルのそれぞれのセル名称に対応して、機能情報、サイズ情報、遅延情報を含むセル情報が記憶されたプリミティブセルライブラリのセル情報と、合成する回路の扱いに関する制御情報である合成スクリプトとを入力として、論理合成を行いゲートネットを得る論理合成手段を具備し、
前記プリミティブセルライブラリは、ハードウエアトロイ検出用のセル情報を含んでいることを特徴とするハードウエアトロイ検出装置。 - 前記ハードウエアトロイ検出用のセル情報は、通常のプリミティブセルライブラリには入れられていないセルに関するセル情報であることを特徴とする請求項1に記載のハードウエアトロイ検出装置。
- 前記ハードウエアトロイ検出用のセル情報は、通常用いられない入力信号数の入力端子を有する論理ゲートによりトリガを作成する回路のセル情報であることを特徴とする請求項1または2に記載のハードウエアトロイ検出装置。
- 前記ハードウエアトロイ検出用のセル情報は、通常用いられない入力信号数の入力端子を有する論理ゲートによりトリガを作成する回路よりトリガを受けるペイロードの回路の情報であることを特徴とする請求項3に記載のハードウエアトロイ検出装置。
- 前記ハードウエアトロイ検出用のセル情報は、前記論理合成手段が当該セルを論理合成に採用する確率を上昇させるためにサイズ情報と遅延情報の少なくとも一方を調整したものとなっていることを特徴とする請求項3に記載のハードウエアトロイ検出装置。
- 前記論理合成手段は、コンピュータのプロセッサがプログラムを用いて実現するものであり、
前記プリミティブセルライブラリは、前記コンピュータの記憶装置に記憶されていることを特徴とする請求項1に記載のハードウエアトロイ検出装置。 - 論理合成に使用する複数のセルのそれぞれのセル名称に対応して、機能情報、サイズ情報、遅延情報を含むセル情報が記憶されたプリミティブセルライブラリであって、ハードウエアトロイ検出用のセル情報を含んでいる記憶装置を備えるコンピュータを、
設計対象のRTL論理回路の機能を記述したHDL記述と、前記プリミティブセルライブラリのセル情報と、合成する回路の扱いに関する制御情報である合成スクリプトとを入力として、論理合成を行いゲートネットを得る論理合成手段として機能させることを特徴とするハードウエアトロイ検出用プログラム。 - 前記ハードウエアトロイ検出用のセル情報は、通常のプリミティブセルライブラリには入れられていないセルに関するセル情報であることを特徴とする請求項7に記載のハードウエアトロイ検出用プログラム。
- 前記ハードウエアトロイ検出用のセル情報は、通常用いられない入力信号数の入力端子を有する論理ゲートによりトリガを作成する回路のセル情報であることを特徴とする請求項7または8に記載のハードウエアトロイ検出用プログラム。
- 前記ハードウエアトロイ検出用のセル情報は、通常用いられない入力信号数の入力端子を有する論理ゲートによりトリガを作成する回路よりトリガを受けるペイロードの回路の情報であることを特徴とする請求項9に記載のハードウエアトロイ検出用プログラム。
- 前記ハードウエアトロイ検出用のセル情報は、前記論理合成手段が当該セルを論理合成に採用する確率を上昇させるためにサイズ情報と遅延情報の少なくとも一方を調整したものとなっていることを特徴とする請求項9に記載のハードウエアトロイ検出用プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022019291 | 2022-02-10 | ||
JP2022019291 | 2022-02-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023117352A JP2023117352A (ja) | 2023-08-23 |
JP7335535B2 true JP7335535B2 (ja) | 2023-08-30 |
Family
ID=87580050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022109202A Active JP7335535B2 (ja) | 2022-02-10 | 2022-07-06 | ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7335535B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200302064A1 (en) | 2019-03-20 | 2020-09-24 | University Of Florida Research Foundation, Inc. | Trojan insertion tool |
CN111967207A (zh) | 2020-07-17 | 2020-11-20 | 上海魁芯微***有限公司 | 一种面向片上***的硬件木马容忍设计高层次综合方法 |
US20210049266A1 (en) | 2019-08-14 | 2021-02-18 | Nxp B.V. | System and method for triggering and detecting hardware trojans |
WO2021261532A1 (ja) | 2020-06-25 | 2021-12-30 | 東芝情報システム株式会社 | ハードウエアトロイ検出方法、ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム |
-
2022
- 2022-07-06 JP JP2022109202A patent/JP7335535B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200302064A1 (en) | 2019-03-20 | 2020-09-24 | University Of Florida Research Foundation, Inc. | Trojan insertion tool |
US20210049266A1 (en) | 2019-08-14 | 2021-02-18 | Nxp B.V. | System and method for triggering and detecting hardware trojans |
WO2021261532A1 (ja) | 2020-06-25 | 2021-12-30 | 東芝情報システム株式会社 | ハードウエアトロイ検出方法、ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム |
CN111967207A (zh) | 2020-07-17 | 2020-11-20 | 上海魁芯微***有限公司 | 一种面向片上***的硬件木马容忍设计高层次综合方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2023117352A (ja) | 2023-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6378123B1 (en) | Method of handling macro components in circuit design synthesis | |
US6421818B1 (en) | Efficient top-down characterization method | |
US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
US7222319B2 (en) | Timing analysis method and apparatus | |
US7571405B1 (en) | Electrical design rule checking expert traverser system | |
US7331024B2 (en) | Power-consumption calculation method and apparatus | |
US7546559B2 (en) | Method of optimization of clock gating in integrated circuit designs | |
US20050268258A1 (en) | Rule-based design consultant and method for integrated circuit design | |
JP6995451B2 (ja) | 回路適正化装置及び回路適正化方法 | |
US11238202B2 (en) | Verifying glitches in reset path using formal verification and simulation | |
US20080201671A1 (en) | Method for generating timing exceptions | |
US7814452B1 (en) | Function symmetry-based optimization for physical synthesis of programmable integrated circuits | |
US9836568B1 (en) | Programmable integrated circuit design flow using timing-driven pipeline analysis | |
US20050044512A1 (en) | Method and apparatus for solving constraints | |
US7971168B1 (en) | Method for repeated block timing analysis | |
US10460059B1 (en) | System and method for generating reduced standard delay format files for gate level simulation | |
US7100140B2 (en) | Generation of graphical congestion data during placement driven synthesis optimization | |
US6560571B1 (en) | Method and apparatus for prioritizing the order in which checks are performed on a node in an integrated circuit | |
US8146041B1 (en) | Latch based optimization during implementation of circuit designs for programmable logic devices | |
US7257786B1 (en) | Method and apparatus for solving constraints | |
US6308301B1 (en) | System and method for detecting multiplexers in a circuit design | |
JP7335535B2 (ja) | ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム | |
US6405347B1 (en) | Method and apparatus for determining the maximum permitted and minimum required width of a feedback FET on a precharge node | |
US8555228B2 (en) | Tool for glitch removal | |
US6367055B1 (en) | Method and apparatus for determining certain characteristics of circuit elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220809 |
|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20220816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7335535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |