JP7334169B2 - システムインパッケージアセンブリの電磁干渉からのシールド方法 - Google Patents

システムインパッケージアセンブリの電磁干渉からのシールド方法 Download PDF

Info

Publication number
JP7334169B2
JP7334169B2 JP2020541930A JP2020541930A JP7334169B2 JP 7334169 B2 JP7334169 B2 JP 7334169B2 JP 2020541930 A JP2020541930 A JP 2020541930A JP 2020541930 A JP2020541930 A JP 2020541930A JP 7334169 B2 JP7334169 B2 JP 7334169B2
Authority
JP
Japan
Prior art keywords
package assembly
trench
substrate
coating
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020541930A
Other languages
English (en)
Other versions
JP2021512498A (ja
Inventor
スアン ホン、
ダニエル メイスリク、
チージュオ ジュオ、
ジュリエット グレース サンチェス、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henkel AG and Co KGaA
Original Assignee
Henkel AG and Co KGaA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel AG and Co KGaA filed Critical Henkel AG and Co KGaA
Publication of JP2021512498A publication Critical patent/JP2021512498A/ja
Application granted granted Critical
Publication of JP7334169B2 publication Critical patent/JP7334169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/10—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of paper or cardboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B32B27/322—Layered products comprising a layer of synthetic resin comprising polyolefins comprising halogenated polyolefins, e.g. PTFE
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B29/00—Layered products comprising a layer of paper or cardboard
    • B32B29/002—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B29/005—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material next to another layer of paper or cardboard layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B29/00—Layered products comprising a layer of paper or cardboard
    • B32B29/02—Layered products comprising a layer of paper or cardboard next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/024—Woven fabric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0031—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields combining different shielding materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/212—Electromagnetic interference shielding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Textile Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、一般に、電子パッケージの電磁干渉（ＥＭＩ）シールドに関し、より詳細には、ＥＭＩシールドフィルム、およびＥＭＩシールドフィルムをセグメント化システムインパッケージ（ＳＩＰ）電子パッケージに適用する方法に関する。
機能性が向上し、サイズが縮小された電子デバイスは、特にスマートフォンやタブレットなどのモバイルコンピューティングデバイスで、引き続き需要がある。しかしながら、そのようなデバイスは、通常、電磁シールドを必要とする回路を含む。たとえば、一部のデバイスには、無線周波数干渉の影響を受けやすい無線周波数トランシーバ回路が含まれる。クロック信号は、無線周波数干渉の原因のもう１つの例である。この目的のために、「電磁干渉」（ＥＭＩ）という用語は、無線周波数（ＲＦ）信号および電子デバイス内のコンポーネントまたは他のソースから発せられる他の周波数信号を含む、広帯域波形信号を含むことが意図される。
電磁シールドは、電子デバイス内のコンポーネントの動作に対するＥＭＩを低減するためによく使用される。現在、ＥＭＩシールドは、金属シールド缶または回路間の導電性ペーストによって形成される。シールド缶または導電性ペーストの導電性の側面は、電子部品の動作との電磁干渉を最小限に抑えるために、電磁信号の伝送を軽減するように機能する。しかし、従来のＥＭＩシールド解決方法ではパッケージサイズの縮小に制限があり、ユーザーの好みに応じてフォームファクターのサイズを縮小する電子デバイス設計者の能力が制限される。
ＥＭＩシールドの特に有益なアプリケーションは、システムインパッケージ（ＳＩＰ）のセグメント化されたコンポーネントまたはコンポーネントグループ間である。コンポーネントおよびコンポーネントのグループは、さまざまな理由でＳＩＰでセグメント化され、ＳＩＰのセグメント化された部分がシステムの特定の機能を実行するため、予め定義された機能的な「モジュール」として基板に配置することができる。ＳＩＰのセグメント化された部分は、多くの場合、誘電体オーバーモールディングに形成されたギャップまたはトレンチによって物理的に分離されている。ＳＩＰのセグメント化された部分は、望ましくは、ＳＩＰの異なる部分によって生成されるＥＭＩからシールドされ得る。
その結果、ＥＭＩシールドは通常、各セグメント化された部分の周りと、セグメント化トレンチ内を含むＳＩＰ全体に提供される。
システム全体のサイズを小さくするために、設計者はトレンチ幅を小さくすることを求めてきた。しかし、現在の一般的なトレンチ幅は１０～１００ｕｍの範囲であるため、トレンチの表面をＥＭＩシールド材料で覆うことは困難な場合がある。ＥＭＩシールドへの従来のアプローチは、導電性ペーストの印刷とオーバーモールドされた誘電体材料の外面に金属のスパッタリング、電気メッキ、またはスプレーコーティングを組み合わせて、オーバーモールドされた誘電体のトレンチと外面の周りにＥＭＩ材料をコーティングすることであった。従来のプロセスの例としては、硬化性液体充填材料をトレンチにジェット印刷し、続いて材料を硬化させ、オーバーモールド誘電体の外面を洗浄して、オーバーモールド誘電体の外面の周りにコンフォーマルコーティングとして金属の堆積層を受ける。このようなアプローチは、ＥＭＩシールドを作成するための２段階の処理のために複雑で高価であり、遅いジェット充填プロセスと金属堆積プロセスの結果として時間がかかる。
別の従来のアプローチは、液体ペースト材料をトレンチ内に、および誘電体層の外面の周りに印刷することを含む。しかしながら、出願人は、特に非常に高いアスペクト比（高深度、低幅）のトレンチ設計では、ＥＭＩシールドペーストがトレンチの表面に沿って均一に塗布することが難しいことを見出した。その結果、十分にシールドされていないトレンチ内の領域を回避することは困難である。
したがって、本発明の目的は、スループットを加速し、金属蒸着のための制御された環境に関連するコストを削減するために、従来のアプローチからステップを排除するＥＭＩシールド適用プロセスを提供することである。
本発明の目的はまた、ＳＩＰの部分をセグメント化する高アスペクト比のトレンチ内を含むＳＩＰの表面上へのＥＭＩシールド材料の高品質かつ完全なコーティングを容易にするＥＭＩシールド適用プロセスを提供することである。
本発明により、ＥＭＩシールドフィルムは、単一のラミネートプロセスでシステムインパッケージ（ＳＩＰ）アセンブリに適用され得る。ＥＭＩシールドに適した導電性フィルムは、絶縁層に対して真空ラミネートされ、絶縁層に形成されたトレンチを実質的に充填して、パッケージ全体とパッケージのセグメント化された部分の間の両方で連続ＥＭＩシールドを作成する。ＳＩＰアセンブリは、基板、基板に取り付けられた複数のコンポーネントモジュール、ここで各コンポーネントモジュールは、１つ以上のコンポーネントを含み、基板上のコンポーネントを覆う絶縁体、および隣接するコンポーネントモジュール間の絶縁体に形成されたトレンチを含む。トレンチの最大幅は１０～１００ｕｍである。
いくつかの実施形態では、２０～２５０℃の動作温度で１ＧＰａ未満の引張弾性率を有する自立型シールドプリフォームが提供される。自立型プリフォームを流動性のある状態に加熱し、絶縁体の外面に対してトレンチ内に真空ラミネートして実質的にトレンチを充填するコーティングを形成し、絶縁体の外面を覆う。次に、コーティングを少なくとも５０ＭＰａの引張弾性率まで硬化させてもよい。
いくつかの実施形態では、ＳＩＰアセンブリを形成する方法は、基板のアクティブ面から間隔を置いて配置された導電性グラウンドプレーンと、前記グラウンドプレーンから前記アクティブ面に延びる導電性トレースとを有する基板を提供することを含む。複数のコンポーネントモジュールが基板のアクティブ表面に取り付けられて、基板の組み立てられた表面を形成し、各コンポーネントモジュールは１つ以上のコンポーネントを含む。次に、取り付けられたコンポーネントモジュールは、組み立てられた表面と外表面との間に延びる絶縁層に封入されてもよい。隣接するコンポーネントモジュール間および誘電体層を通してトレースまでトレンチが形成され、トレンチの最大幅は１０～１００ｕｍである。次に、自己支持型プリフォームシールドフィルムを誘電体層の外面に対しておよびトレンチ内に真空ラミネートし、実質的にトレンチを満たし、誘電体層の外面を覆うコーティングを形成する。自己支持型プリフォームシールドフィルムは、２０～２５０℃の動作温度で１ＧＰａ未満の引張弾性率を示す。シールドフィルムはまた、０．１Ω＊ｃｍ未満の体積抵抗率を示し得る。
コーティングは、少なくとも５０ｐｓｉの力で、誘電体層の外面に対して、および／またはトレンチ内にプレスすることができる。プレスは、コーティングに必要な硬化工程の前、同時、または後に行うことができる。必要に応じて、コーティングを少なくとも５０ＭＰａの引張弾性率まで硬化させてもよい。
基板および誘電体層を切断することにより、複数のＳＩＰデバイスをアセンブリから単一化することができる。そのような単一化されたＳＩＰデバイスのうちの１つ以上は、モバイルデバイスなどの電子デバイスで使用するためにキャリアに取り付けてもよい。ＳＩＰデバイスの１つ以上のコンポーネントは、少なくとも１つのプロセッサを含むことができ、ＳＩＰデバイスは、少なくとも２つのコンポーネントモジュールに描かれる少なくとも１つのトレンチを含む。トレンチを実質的に充填するコーティングは、好ましくは、電磁干渉を少なくとも１０デシベル減衰および／または反射する。ＳＩＰデバイスを組み込んだモバイルデバイスは、無線データを受信するための受信機と、無線データを送信するための送信機とを含み得る。
図１は、システムインパッケージアセンブリを含むポータブル電子デバイスの略図である。 図２は、図１に示すシステムインパッケージアセンブリの概略端面図である。 図３は、システムインパッケージアセンブリの断面図である。 図４は、誘電体層に形成されたトレンチを備えたシステムインパッケージアセンブリの断面図である。 図５は、ＥＭＩシールドフィルムとシステムインパッケージアセンブリの図である。 図６は、システムインパッケージアセンブリでラミネートされたＥＭＩシールドフィルムの断面図である。 図６Ａは、システムインパッケージアセンブリでラミネートされたＥＭＩシールドフィルムの断面図である。 図７Ａは、システムインパッケージアセンブリに配置されたＥＭＩシールドフィルムと収縮した圧力ブラダーの断面図である。 図７Ｂは、システムインパッケージアセンブリで膨張した圧力ブラダーによってラミネートおよびプレスされたＥＭＩシールドフィルムの断面図である。 図７Ｃは、システムインパッケージアセンブリでラミネートおよびプレスされたＥＭＩシールドフィルムの断面図である。 図８は、ＥＭＩシールドフィルムを有するシステムインパッケージアセンブリを形成するためのフロー図である。 図９は、基板上に取り付けられ、複数のコンポーネントモジュールに描かれたコンポーネントのアレイの断面図である。 図１０は、ＥＭシールドフィルムがラミネートされた、図９に示されたアレイの断面図である。 図１１は、図１０に示されるアレイから個別化された複数のシステムインパッケージデバイスの断面図である。 図１２は、基板上に取り付けられ、複数のコンポーネントモジュールに描かれたコンポーネントの断面図である。 図１３は、キャリアに取り付けられた図１２のサブアレイデバイスの断面図である。 図１４は、ＥＭＩシールドフィルムが積層された、図１３に示される複数のサブアレイデバイスの断面図である。 図１５は、単一化されたシステムインパッケージデバイスの断面図である。 図１６は、本発明のシステムインパッケージデバイスを組み込んだモバイルデバイスの略図である。
＜発明の詳細な説明＞
本発明によって表される他の目的、特徴、および進歩と共に上記で列挙された目的および利点は、本発明の様々な可能な構成を表すことが意図される添付の図面を参照して説明される詳細な実施形態に関して、ここで提示される。本発明の他の実施形態および態様は、当業者の理解の範囲内であると認識される。
特に明記しない限り、「上側（ｕｐｐｅｒ）」、「下側（ｌｏｗｅｒ）」、「内側（ｉｎｔｅｒｉｏｒ）」、「外側（ｅｘｔｅｒｉｏｒ）」、「上部（ｔｏｐ）」、「下（ｂｏｔｔｏｍ）」、「垂直」、「水平」、「上方（ｕｐｗａｒｄ）」、「下方（ｄｏｗｎｗａｒｄ）」、「上（ａｂｏｖｅ）」、「下（ｂｅｌｏｗ）」などの方向の言及は、図に示されている本発明の特定の実施形態の向きに対するものであることが意図される。さらに、図面中の所与の参照番号は、それが異なる図に現れた場合、同じまたは同様の構造を示し、同様の参照番号は、本発明の同様の構造要素および／または特徴を識別する。
本開示の実施形態は、電磁干渉（ＥＭＩ）シールド方法および構成を説明する。本発明のシールド構造は、システムインパッケージ（ＳＩＰ）アセンブリを組み込んだ電子デバイス内の電気的、機械的、および他のコンポーネントおよびサブシステムに対するＥＭＩを軽減する。ＳＩＰによって表される単一のパッケージは、基板上に取り付けられた複数のコンポーネントを含み得る。配置例には、ガラス繊維充填エポキシなどの従来のＰＣＢ材料から形成された、プリント回路基板（ＰＣＢ）に取り付けられた受動部品と能動部品の両方を含む。ＳＩＰアセンブリは、携帯電話、タブレット、コンピュータ、腕時計などを含むポータブル電子デバイスなどの電子デバイスで使用できることを理解されたい。
図１は、オーバーモールドされた誘電体が存在しない、ハウジング１２およびＳＩＰアセンブリ１４を有するモバイルデバイス１０などの例示的なポータブル電子デバイスを示す。ＳＩＰアセンブリ１４は、ＰＣＢなどの基板１６と、基板１６に取り付けられた複数のコンポーネント２０～２８とを含む。コンポーネント２０～２８は、プロセッサ、集積回路、無線トランシーバ、受信機、および送信機などの能動コンポーネント、ならびに抵抗器およびコンデンサなどの受動コンポーネントを含み得る。図１に示すように、複数のコンポーネント２０～２８は、少なくとも理論的にはコンポーネントモジュール３０～３２に分割することができ、輪郭は点線３３、３４で示されている。コンポーネント２０～２８は、それらの機能に基づいて異なるモジュールにグループ化することができ、コンポーネント２０～２２はコンポーネントモジュール３０に含まれ、コンポーネント２５～２８はコンポーネントモジュール３１に含まれ、コンポーネント２３、２４はコンポーネントモジュール３２に含まれる。１つのモジュールのコンポーネントを別のモジュールのコンポーネントからシールドすることが望ましい場合があり、そのようなシールドがない場合、有害なＥＭＩが各コンポーネントのパフォーマンスに影響を与える可能性がある。例えば、無線通信集積回路２２は、例えば、コンポーネントモジュール３１のコンポーネント２５から発せられる信号からそれをシールドするためにコンポーネントモジュール３０に配置されてもよい。
図２は、ＳＩＰアセンブリ１４の概略端面図である。図式のコンポーネント２０ａ、２０ｂは、基板１６に取り付けられ、誘電体層１８を形成するオーバーモールド誘電体材料に封入される。基板１６上の複数のコンポーネントモジュール３０～３２は、基板１６の組み立てられた表面３５を形成する。組み立てられた表面３５は、基板１６の表面に沿って、コンポーネントモジュール３０～３２のコンポーネントの周りに延びる。絶縁層１８は、組み立てられた表面３５を封入することができ、絶縁層１８は、組み立てられた表面３５と外面１９との間に延びる。
絶縁層１８は、エポキシなどの様々な材料、または一般に熱硬化性材料、熱可塑性材料、または組み立てられた表面３５を電気的に絶縁するのに有用な他の材料から形成することができる。いくつかの実施形態では、絶縁層１８は、コンポーネント２０～２８からの熱伝達を容易にするために、電気的に絶縁性かつ熱伝導性の両方である材料から形成されてもよい。絶縁層１８は、いくつかの実施形態では、誘電体または誘電体層と呼ばれる場合がある。
基板１６は、エポキシラミネートなどの電気的に絶縁性の材料のプリント回路基板（ＰＣＢ）であり得る。例えば、基板１６は、ポリテトラフルオロクチレンなどの材料、難燃剤４（ＦＲ－４）、ＦＲ－１などのフェノール綿紙材料、ＣＥＭ－１またはＣＥＭ－３などのエポキシ材料またはエポキシ樹脂材料を使用して一緒に積層された織ガラス材料の電気絶縁層を含み得る。トレース、トレンチ、ビアなどの相互接続構造は、基板１６を介してコンポーネント２０～２２の電気信号をルーティングするために、電気絶縁層を通して形成されてもよい。
基板１６は、グラウンドプレーン４２に電気的に結合された金属トレース４０を含み得る。以下でより詳細に説明するように、金属トレース４０およびグラウンドプレーン４２は、好ましくは、導電性の材料から形成され得、トレンチの形成を含む切断プロセスからの損傷から基板１６を保護し得る。いくつかの実施形態では、金属トレース４０は、絶縁層１８の部分を切断／アブレーションしてトレンチを形成するのに使用される入射レーザーエネルギーを反射することができてもよい。
レーザーなどの切断装置は、絶縁層１８に１つ以上のトレンチ４４を形成することができる。トレンチ４４は、典型的には、ＥＭＩが１つのコンポーネントモジュールから隣接するコンポーネントモジュールへ伝搬するのをシールドするためにＥＭＩシールド材料を堆積させる領域として、コンポーネントモジュール３０～３２を描く。図４に示すように、トレンチ４４は、隣接するコンポーネントモジュール３０、３１の間に、絶縁層１８を貫通してトレース４０まで形成されてもよい。レーザー切断ツールでトレンチ４４を形成する実施形態では、トレース４０は、レーザーエネルギーを反射して、ＳＩＰ１４へのレーザー切断／アブレーション貫通のストッパーとして効果的に機能することができる。トレース４０はまた、トレンチ４４に露出された組み立てられた表面３５での導電性接点として機能する。したがって、トレンチ４４でシールドされたＥＭＩは、トレース４０を介してグラウンドプレーン４２に伝導され得る。トレンチ４４は、１０～１００μｍの間の最大幅寸法「ｗ」を有し得る。
上述のように、コンポーネントモジュール間のＥＭＩをシールドするために、トレンチ内に薄い導電性シールド層を堆積することが知られている。このような従来のシールド層は、通常、化学蒸着、物理蒸着、または電気化学めっき技術により堆積し、銅やアルミニウムなどの導電性金属から形成される。次に、ＥＭＩシールドに対する従来のアプローチは、絶縁層の上面および側面を覆うために、絶縁層の外面に別個のＥＭＩシールド層を適用する。この個別のシールド層は、上記のトレンチシールド層と連動して動作し、コンポーネントモジュール間のトレンチ内に延びる薄い「シールドカン」を実現する。
図５～７に示される実施形態では、ＥＭＩシールド材料は、ＳＩＰ１４上の単一のラミネートプロセスで積層されてトレンチ４４をコーティングし、絶縁層１８の少なくとも外面１９をカバーする自己支持型フィルムプリフォーム５０に提供される。ＥＭＩシールドフィルムプリフォーム５０はまた、基板１６の側縁１７を覆い、基板１６の１つ以上の側縁１７で導電性平面４２に電気的に接触するようにラミネートされてもよい。ＥＭＩシールドフィルムプリフォーム５０のラミネートは、トレンチ４４内およびＳＩＰ１４の外面の周りの両方でＥＭＩシールドを提供するために、単一のラミネートプロセスで実行することができる。トレンチ４４内と外面１９の周りの両方に単一の自立フィルムでＥＭＩシールド層を適用することにより、ＥＭＩシールドされたＳＩＰユニットの処理スループットが大幅に加速され得る。
＜ＥＭＩシールド材料＞
ＥＭＩシールドフィルムプリフォーム５０は、電磁放射の少なくとも特定の周波数を効果的に減衰および／または反射することができる導電性の自己支持体であることが好ましい。ＥＭＩシールドは、入射エネルギーの反射および吸収のうちの１つ以上を含み得、本発明のシールドフィルムは、いずれかまたは両方の特性が可能であることが企図される。本発明において有用なＥＭＩシールド材料は、０．１Ω＊ｃｍ未満、好ましくは約２．０＊１０－６と０．１Ω＊ｃｍの間の体積抵抗率を示し、約５．０＊１０－６と１．０＊１０－２Ω＊ｃｍとの間であってもよい。「効果的なＥＭＩシールド」とは、１０ＭＨｚ～１０ＧＨｚで１～２００ｄＢ／５ｕｍを意味する。
ＥＭＩシールドフィルムプリフォーム５０の特徴の１つは、単一のラミネートプロセスでＳＩＰ１４の周りおよび狭いトレンチ４４に形成されるのに十分な柔軟性／伸びを示すことである。ＳＩＰを使用するボードのコンパクトさを維持するために、トレンチ４４は、望ましくは可能な限り狭く、最大幅寸法「ｗ」は１～１００μｍである。出願人は、従来の導電性ペーストを、トレンチ４４を実質的に充填し、絶縁層１８の外面１９をカバーすることの両方に首尾よく適用することは困難であることを見出した。したがって、ＥＭＩシールドフィルムプリフォーム５０は、柔軟であるが自立するフィルムであり得る。この目的のために、「自己支持型フィルム」という用語は、０．５ｍｍ未満の厚さを有し、構成を維持する支持なしに２０℃でその三次元構成を維持することができるフィルムを意味するものとする。用語「構成を維持する支持」は、加えられた力に対してフィルムと接触して、そのような加えられた力がない場合に規定されたフィルムの初期構成を維持する構造を意味することを意図している。
上述のように、ＥＭＩシールドフィルムプリフォーム５０は、好ましくは、１～５００μｍ、好ましくは５～２００μｍ、より好ましくは５～８０μｍの厚さ「ｔ」を有する自立フィルムである。フィルム厚は実質的に均一であり得る。フィルムプリフォーム５０はまた、好ましくは可撓性であり得、２０℃で少なくとも２％、好ましくは少なくとも３％、そしてより好ましくは少なくとも５％の伸びを有する。フィルムの伸びは、２５ｍｍ／ｍｉｎの負荷速度で５０Ｎロードセルを使用して、Ｉｎｓｔｒｏｎ５５６６の応力ひずみ試験方法で決定できる。テストしたフィルムの寸法は、５ｍｍｘ１０ｍｍｘ０．３ｍｍ厚であった。ＥＭＩシールドフィルムプリフォーム５０は、２０℃で実質的に非粘着性であり得る。
ＥＭＩシールドフィルムプリフォーム５０は、ポリマーマトリックスと、ポリマーマトリックス中に分散されたフィラーとから形成されてもよい。導電性フィラーの例には、銅、アルミニウム、銀、金などの粒子フォーマットの金属、ニッケル鉄合金などの金属合金、および他の導電性材料が含まれる。磁気干渉吸収フィラーの例には、鉄、ニッケル、およびニッケル－鉄合金が含まれる。一実施形態では、ＥＭＩシールドフィルムプリフォーム５０のポリマーマトリックスは、例えば、エポキシ樹脂、ポリウレタン樹脂、およびポリアクリレート樹脂を含む熱可塑性または熱硬化性樹脂を含むことができる。
いくつかの実施形態では、ＥＭＩシールドフィルムプリフォーム５０は、異なるＥＭＩシールド特性を有する層を含む複数の層を含み得る。多層プリフォーム５０の様々な層は、１つ以上の金属箔層を含む、ポリマーベースまたは非ポリマーベースであり得る。プリフォーム５０として使用される多層フィルムの異なる層は、電磁放射の異なるまたは重複する周波数範囲を吸収および／または反射し得る。いくつかの実施形態では、多層フィルムまたはプリフォーム５０の層は、伸び、引張弾性率、体積抵抗率、熱伝導率、ガラス転移温度などの異なるまたは重複する物理的特性を有し得る。いくつかの実施形態では、ＥＭＩシールドフィルムプリフォーム５０は、少なくとも厚さ方向に沿って少なくとも０．５Ｗ／ｍ＊Ｋ、より好ましくは少なくとも約１．０Ｗ／ｍ＊Ｋの熱伝導率を有する熱伝導性であってよい。
ＥＭＩシールドフィルムプリフォーム５０は、いくつかの実施形態では、導電性接着剤と見なされてもよい。
ＥＭＩシールド材料は硬化可能であり得、自己支持型ＥＭＩシールドフィルムプリフォーム５０は、ＳＩＰ１４でのラミネートのために予備硬化状態であり得る。予備硬化フィルムプリフォーム５０は、２０～２５０℃の動作温度で１ＧＰａ未満の引張弾性率を示し得るが、２０℃で自立するのに十分な構造特性を維持する。いくつかの実施形態では、ラミネートプリフォーム５０は、例えば６０℃を超える温度で少なくとも１０分間、好ましくは少なくとも１００℃の温度で少なくとも２０分間、高温で硬化することができる。ＥＭＩシールドフィルムプリフォーム５０は、さらにまたは代わりに、照射および触媒添加を含む他の硬化メカニズムによって硬化可能であってもよい。プリフォーム５０からの硬化ラミネーションは、２０℃で５０ＭＰａを超える、２５０ＭＰａを超える、または１ＧＰａを超える引張弾性率を示す場合がある。他の実施形態では、自己支持型ＥＭＩシールドフィルムプリフォーム５０は、非硬化性、または硬化状態であってもよく、ＳＩＰ１４でのラミネーション中またはラミネーション後に必要または利用可能なさらなる架橋を実質的に有さない。いずれの場合でも、ＥＭＩシールドフィルムプリフォーム５０は、好ましくは、ＳＩＰ１４に適用され、トレンチ４４内および外面１９の周りのコーティングに積層され得る自立体である。
＜ラミネート工程＞
ＥＭＩシールドフィルムプリフォーム５０は、単一のラミネートプロセスでＳＩＰ１４に固定されてもよい。一実施形態では、ＥＭＩシールドフィルムプリフォーム５０は、絶縁層１８の外面１９に対して、および任意選択でさらに基板１６の側面１７に対して真空ラミネートすることができる。真空ラミネーションは、好ましくは、トレンチ４４内にコーティングを形成し、絶縁層１８の外面１９を覆い、任意に基板１６の側面１７を覆う。ＳＩＰ１４上への真空ラミネートＥＭＩシールドフィルムプリフォーム５０の好ましい配置を図６に示す。
プリフォーム５０のＳＩＰ１４へのラミネートは、いくつかの実施形態では、トレンチ４４を実質的に満たし、絶縁層１８の外面１９を覆うことができる。トレンチ４４を「実質的に満たす」ために、ＥＭＩシールド材料は、絶縁層１８内のトレンチ４４によって定義されるすべてのボイドスペースを排除するか、またはほぼ排除する。しかしながら、他の実施形態では、図６Ａに示されるように、ＳＩＰ１４上へのプリフォーム５０のラミネートは、トレンチ４４内にコーティングを形成する。このようなコーティングは、好ましくは、それぞれのコンポーネントモジュール３０～３２の周りで、金属トレース４０とグラウンドプレーン４２の導電点の間に連続的なＥＭＩシールド層を形成することによって、それぞれのコンポーネント２０ａ、２０ｂを封入する。ラミネートコーティングは、約１～５００μｍの間、好ましくは約５～２００μｍの間、より好ましくは約５～８０μｍの間の厚さを有することができる。
ＥＭＩシールドフィルムプリフォーム５０を適用する例示的なプロセスは、プリフォーム５０を流動可能な状態に加熱することを含む。この目的のために、用語「流動可能な状態」は、１ＧＰａ未満の引張弾性率を意味する。いくつかの実施形態では、ＥＭＩシールドフィルムプリフォーム５０は、流動可能な状態を達成するために少なくとも５０℃、好ましくは５０から１７５℃に加熱されてもよい。他の実施形態では、ＥＭＩシールドフィルムプリフォーム５０は、ラミネーションの前または同時に、周囲の室温または２０℃を超えて加熱する必要はなく、その結果、自立プリフォーム５０が室温または２０℃での真空ラミネートのために十分に流動可能な状態になる。
加熱または非加熱ＥＭＩシールドフィルムプリフォーム５０は、絶縁層１８の外面１９を含むＳＩＰ１４に対しておよびトレンチ４４内に真空ラミネートされ、トレンチ４４内にコーティングおよび絶縁層１８の外面１９の覆いを形成する。ＥＭＩシールドフィルムプリフォーム５０はまた、絶縁層１８の外面に対して、基板１６の側面１７、およびトレンチ４４にラミネートされて、実質的にトレンチ４４を充填するコーティングおよび絶縁層１８の外面１９および基板１６の側面１７の覆いを形成する。ＥＭＩシールドフィルムプリフォーム５０は、グラウンドプレーン４２および金属トレース４０の一方または両方との電気的接触を確立するようにラミネートされてもよい。ＥＭＩシールドフィルムプリフォーム５０はまた、ＳＩＰ１４の１つ以上の導電性領域との電気的接触を確立するためにラミネートされてもよい。
ＥＭＩシールドフィルムプリフォーム５０は、プリフォーム５０を絶縁層１８の外面１９に配置し、真空ラミネーターのラミネートチャンバーにアセンブリを配置することを含む真空ラミネートプロセスを通じてＳＩＰ１４に適用できる。温度は、０～２００℃、好ましくは２０～１７５℃、より好ましくは２５～７５℃に設定され、圧力は、５００ｍｍＨｇ未満、好ましくは２５０ｍｍＨｇ未満、より好ましくは１００～２００ｍｍＨｇである。いくつかの実施形態では、そのような温度および圧力条件は、１～１０分間維持される。減圧がＳＩＰ１４のボイド領域内のフィルムプリフォームの下に加えられると、力をフィルムの上面に加えて、フィルムを絶縁層１８の外面１９およびトレンチ４４にプレスする。少なくとも５０ｐｓｉ、好ましくは０．１～１．０ＭＰａの押圧力を、ＳＩＰ１４のダイボイド領域に減圧をかけながら、プリフォーム５０に対して膨らませる膨張式ブラダーで加えることができる。図７Ａ～７Ｂは、ラミネートプロセスにおいてフィルムプリフォーム５０に対して膨張し、力を加える膨張式ブラダー９２を示す。プレス力および減圧は、絶縁層１８の外面１９に対しておよびトレンチ４４内にプリフォーム５０をラミネートするように作用する。
プリフォーム５０をＳＩＰ１４上にラミネートすることによって形成されたコーティングは、少なくとも５０ｐｓｉの力で絶縁層１８の外面１９にプレスされてもよい。そのようなプレス力の適用は、図７Ｃに示され、力の矢印「Ｆ」によって表される。プレス力「Ｆ」は、プレス機構で加えられてもよく、絶縁層１８の外面１９に対しておよびトレンチ４４内にＥＭＩシールドフィルムプリフォーム５０をさらにプレスすることができる。プレス力「Ｆ」は、真空ラミネータの膨張式ブラダー９２、またはプレスアンビル（図示せず）によって供給されてもよい。
ラミネートされたＥＭＩシールドフィルムプリフォーム５０によって形成されたコーティングは、図７Ａ～７Ｃに示されるように、プレス操作の前、同時、その後、または不在下で、適所で硬化され得る。いくつかの実施形態では、コーティングは、２０℃で少なくとも１ＧＰａの引張弾性率まで硬化させることができる。
図８は、ＥＭＩシールドフィルムでＳＩＰアセンブリを形成するためのフロー図を示す。このプロセスは、ステップ７２で基板またはＰＣＢを提供することを含む。ステップ７４に示されるように、コンポーネントは基板の表面に取り付けられる。絶縁層は、所望のプロセスを使用してステップ７６で形成される。例えば、絶縁層は、成形され、その後、基板の組み立てられた表面に転写されてもよく、または基板の組み立てられた表面の適所に成形されてもよい。当技術分野で知られているように、絶縁層は、射出成形、焼結、マトリックス成形、圧縮成形、押出成形などで形成できる。絶縁層を適所に形成するために、誘電材料は、適所に成形されるか、または堆積プロセスを通じて堆積されてもよい。
ステップ７８において、コンポーネントモジュールは、輪郭を描く境界に沿って絶縁層内のチャネル／トレンチを切断または切除することによって輪郭を描くことができる。輪郭を描くトレンチ／チャネルの作成に適した切削工具には、レーザー切削工具、鋸引き工具、または機械加工工具が含まれる。
次に、ステップ８０において、ＥＭＩシールドフィルムが、絶縁層の上およびトレンチ／チャネル内にラミネートされる。ラミネートされたＥＭＩシールド層がトレンチ／チャネルをコーティングし、金属トレースとグランドプレーンとの電気的接触を確立して、各コンポーネントモジュールの周囲にＥＭＩシールドを形成する。ＥＭＩシールド層は、ＥＭＩシールドフィルムプリフォームから形成され、これは、絶縁層の上およびトレンチ／チャネル内の望ましいラミネートを容易にする物理的特性を有する自立フィルムであり得る。
＜バッチ処理＞
いくつかの実施形態では、複数のＳＩＰデバイスは、単一化の前のバッチプロセスで同時にＥＭＩシールドされてもよい。基板に取り付けられ、複数のコンポーネントモジュールに描かれたコンポーネントのアレイ１１０が図９に示されている。ＥＭＩシールドフィルム１５０は、真空ラミネーションなどによってアレイ１１０上に積層されて、トレンチ１４４をコーティングし、誘電体アレイ１１８の外面１１９を覆う。アレイ１１０上へのＥＭＩシールドフィルム１５０のラミネートは、ＳＩＰ１４に関して上述したように、単一のラミネーションプロセスで行ってもよい。ＥＭＩシールドフィルム１５０の任意のプレスおよび／または硬化を含むラミネートプロセスに続いて、複数のＳＩＰデバイス１１４は、カットライン１１１でアレイ１１０およびＥＭＩシールドフィルム１５０を切断することによってアレイ１１０から個別化され得る。このようにして、複数のＳＩＰデバイス１１４は、単一のＥＭＩシールドフィルムラミネーションプロセスを含む単一のバッチプロセスで作成され得る。
別のバッチプロセスが図１２－１５に示され、アレイ２１０は、ＰＣＢなどの基板２１６に複数のコンポーネントを取り付けることによって形成され、グラウンドプレーン２４２と、グラウンドプレーン２４２に導電的に結合された複数の導電性トレース２４０を有し、組み立てられた表面２３５の一部を形成する基板２１６の上面まで延びる。コンポーネントは、誘電体アレイ２１８に封入されてもよい。図１３に示されるように、アレイ２１０は、切断線２１１に沿って様々な切断ツールで切断され、最初にアレイを接着剤２８６でキャリア２８４に取り付けられ得るサブアレイデバイス２８２に分離し得る。サブアレイデバイス２８２は、キャリア２８４に配置されている間、隣接するサブアレイデバイス２８２のそれぞれの向かい合う表面にＥＭＩシールドフィルムを形成できるように十分な間隔「Ｓ」でキャリア２８４に配置され得る。ＥＭＩシールドフィルム２５０は、真空ラミネーションプロセスなどのラミネーションプロセスを通じて図１３に示される配置に適用され、サブアレイデバイス２８２の露出表面を封入し、いくつかの実施形態では、トレンチ２４４を実質的に埋める。ラミネート配置を図１４に示す。次に、サブアレイデバイス２８２は、切断線２９２でＥＭＩシールドフィルム２５０を切断し、サブアレイデバイス２８２をキャリア２８４との係合から取り除くことによって形成される、複数のＥＭＩシールドＳＩＰに単一化され得る。複数の単一化されたＳＩＰ２９５デバイスを図１５に示す。本発明のＳＩＰデバイスを組み込んだモバイルデバイス３００が、図１６に概略的に示される。ＳＩＰデバイス３０２は、ハウジング３０１に取り付けられ、少なくともプロセッサ３０４を含む。モバイルデバイス３００の他の関連するコンポーネントは、無線データを受信するための受信機３０６と、無線データを送信するための送信機３０８とを含む。
いくつかの実施形態では、ＳＩＰデバイス３０２はまた、要素３１２として概略的に示される、メモリデバイス３１０および複数の受動コンポーネントを含み得る。モバイルデバイス３００は、モバイルデバイス３００を完全に動作可能にするためにいくつかの他のコンポーネントおよび要素を含み得るが、そのようなコンポーネントおよび要素は、簡単にするために示されていないことを理解されたい。
特許法に従い、当業者に新規の原理を適用し、必要に応じて本発明の実施形態を構築および使用するのに必要な情報を提供するために、本発明を本明細書でかなり詳細に説明した。しかし、本発明は、具体的に異なるデバイスによって実行することができ、本発明自体の範囲から逸脱することなく、様々な修正を達成できることを理解されたい。

Claims (18)

  1. システムインパッケージアセンブリを電磁干渉からシールドする方法であって、システムインパッケージアセンブリは、基板、各コンポーネントモジュールが１つ以上のコンポーネントを含む基板上に取り付けられた複数のコンポーネントモジュール、基板上にコンポーネントを覆う絶縁体および隣接するコンポーネントモジュール間の絶縁体に形成されたトレンチを含み、トレンチは、１０～１００μｍの最大幅を有し、前記方法は、
    ２０～２５０℃の間で１ＧＰａ未満の引張弾性率を有する自己支持型ＥＭＩシールドフィルムプリフォームを提供すること、
    自己支持型ＥＭＩシールドフィルムプリフォームを絶縁体の外面に対しておよびトレンチ内に真空ラミネートし、トレンチ内にコーティングおよび絶縁体の外面の覆いを形成すること、および
    コーティングを少なくとも５０ＭＰａの引張弾性率に硬化させることを含む方法。
  2. 硬化前に、コーティングを絶縁体にプレスすることを含む、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  3. 硬化前に、少なくとも５０ｐｓｉの力でコーティングを絶縁体の外面にプレスすることを含む、請求項２に記載のシステムインパッケージアセンブリをシールドする方法。
  4. プリフォームが、ポリマー樹脂マトリックス中に分散された導電性粒子状フィラーを含む、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  5. 真空ラミネートする前に、プリフォームを少なくとも５０℃に加熱することを含む、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  6. 加熱されたプリフォームを絶縁体の外面に対して、およびトレンチ内に真空ラミネートするために、トレンチを真空にすることを含む、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  7. コーティングを硬化することが、少なくとも６０℃で、少なくとも１０分間コーティングを加熱することを含む、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  8. 硬化したコーティングが、２０℃で少なくとも１ＧＰａの引張弾性率を示す、請求項７に記載のシステムインパッケージアセンブリをシールドする方法。
  9. コーティングが実質的にトレンチを充填する、請求項１に記載のシステムインパッケージアセンブリをシールドする方法。
  10. システムインパッケージアセンブリを形成する方法であって、
    基板のアクティブ面から間隔を置いて配置された導電性グラウンドプレーンと、グラウンドプレーンからアクティブ面に延びる導電性トレースとを有する基板を提供し、
    基板のアクティブ面に複数のコンポーネントモジュールを取り付けて、基板の組み立てられた表面を形成し、ここで各コンポーネントモジュールは１つ以上のコンポーネントを含み、
    基板の組み立てられた表面を誘電層に封入し、ここで誘電層は組み立てられた表面と外面との間に延び、
    隣接するコンポーネントモジュールの間の誘電体層を通ってトレースまでのトレンチを形成し、トレンチは、１０～１００μｍの間の最大幅を有し、
    自己支持型ＥＭＩシールドフィルムプリフォームを誘電体層の外面に対しておよびトレンチ内に真空ラミネートし、トレースに接触するトレンチ内にコーティングおよび誘電体の外面に覆いを形成することを含み、自己支持型ＥＭＩシールドフィルムプリフォームが２０～２５０℃で１ＧＰａ未満の引張弾性率を有する方法。
  11. コーティングを少なくとも５０ＭＰａの引張弾性率に硬化させることを含む、請求項１０に記載のシステムインパッケージアセンブリを形成する方法。
  12. 少なくとも５０ｐｓｉの力でコーティングを誘電体層の外面にプレスすることを含む、請求項１０に記載のシステムインパッケージアセンブリを形成する方法。
  13. 基板および誘電体層を切断することによって、複数のシステムインパッケージデバイスを単一化することを含む、請求項１２に記載のシステムインパッケージアセンブリを形成する方法。
  14. 誘電体層に複数のトレンチを形成することを含み、各トレンチが１以上のモジュールの第２のセットから１以上のコンポーネントモジュールの第１のセットを描く、請求項１３に記載のシステムインパッケージアセンブリを形成する方法。
  15. コーティングが実質的にトレンチを満たす、請求項１０に記載のシステムインパッケージアセンブリを形成する方法。
  16. コーティングが導電性グラウンドプレーンに接触する、請求項１０に記載のシステムインパッケージアセンブリを形成する方法。
  17. ハウジング、
    無線データを受信する受信機、
    無線データを送信する送信機、および
    請求項１０～１６のいずれか１項に記載の方法によって得られたシステムインパッケージアセンブリを含むモバイルデバイスであって、システムインパッケージアセンブリは、
    基板、
    各コンポーネントモジュールが１つ以上のコンポーネントを含む基板上に取り付けられた複数のコンポーネントモジュール、
    基板上にコンポーネントを覆う絶縁体、および
    トレンチが、１０～１００μｍの最大幅を有する隣接するコンポーネントモジュール間の絶縁体に形成されたトレンチ、および
    絶縁体の外面を覆い、少なくとも５０ＭＰａの引張弾性率を有するトレンチ内のコーティングを含み、
    システムインパッケージアセンブリは、ハウジングに取り付けられ、
    システムインパッケージアセンブリの１以上のコンポーネントが少なくともプロセッサを含み、および
    システムインパッケージアセンブリが少なくとも２つのコンポーネントモジュールを描く少なくとも１つのトレンチを含み、
    トレンチを実質的に充填するコーティングが、電磁干渉を少なくとも１０ｄｂ減衰させるモバイルデバイス。
  18. ハウジング、
    無線データを受信する受信機、
    無線データを送信する送信機、および
    システムインパッケージアセンブリを含むモバイルデバイスであって、システムインパッケージアセンブリは、
    基板、
    各コンポーネントモジュールが１つ以上のコンポーネントを含む基板上に取り付けられた複数のコンポーネントモジュール、
    基板上にコンポーネントを覆う絶縁体、および
    トレンチが、１０～１００μｍの最大幅を有する隣接するコンポーネントモジュール間の絶縁体に形成されたトレンチ、および
    ２０～２５０℃の間で１ＧＰａ未満の引張弾性率を有し、ポリマー樹脂マトリックス中に分散された導電性粒子状フィラーを含む自己支持型ＥＭＩシールドフィルムプリフォームから形成され、絶縁体の外面を覆い、少なくとも５０ＭＰａの引張弾性率を有するトレンチ内のコーティングを含み、
    システムインパッケージアセンブリは、ハウジングに取り付けられ、
    システムインパッケージアセンブリの１以上のコンポーネントが少なくともプロセッサを含み、および
    システムインパッケージアセンブリが少なくとも２つのコンポーネントモジュールを描く少なくとも１つのトレンチを含み、
    トレンチを実質的に充填するコーティングが、電磁干渉を少なくとも１０ｄｂ減衰させるモバイルデバイス。
JP2020541930A 2018-02-01 2019-02-01 システムインパッケージアセンブリの電磁干渉からのシールド方法 Active JP7334169B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862625162P 2018-02-01 2018-02-01
US62/625,162 2018-02-01
PCT/US2019/016225 WO2019152762A1 (en) 2018-02-01 2019-02-01 Method for shielding system-in-package assemblies from electromagnetic interference

Publications (2)

Publication Number Publication Date
JP2021512498A JP2021512498A (ja) 2021-05-13
JP7334169B2 true JP7334169B2 (ja) 2023-08-28

Family

ID=67478874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020541930A Active JP7334169B2 (ja) 2018-02-01 2019-02-01 システムインパッケージアセンブリの電磁干渉からのシールド方法

Country Status (7)

Country Link
US (2) US10834858B2 (ja)
EP (1) EP3747049A4 (ja)
JP (1) JP7334169B2 (ja)
KR (1) KR102683256B1 (ja)
CN (1) CN111684590A (ja)
TW (1) TWI787448B (ja)
WO (1) WO2019152762A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11363746B2 (en) 2019-09-06 2022-06-14 Teradyne, Inc. EMI shielding for a signal trace
WO2021124805A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール
CN114402708A (zh) 2020-04-24 2022-04-26 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN114375111B (zh) * 2020-10-14 2023-06-02 华为技术有限公司 一种封装模块、封装方法及电子设备
TWI820587B (zh) * 2021-04-09 2023-11-01 群創光電股份有限公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245931A (ja) 2009-04-08 2010-10-28 Panasonic Corp アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
JP2017518644A (ja) 2014-06-26 2017-07-06 アップル インコーポレイテッド ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004202602A (ja) 2002-12-24 2004-07-22 Sony Corp 微小構造体の製造方法、及び型材の製造方法
WO2004093506A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
KR100606654B1 (ko) 2005-08-01 2006-08-01 삼성전자주식회사 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
US20080067650A1 (en) 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
TWI334215B (en) 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
US7633015B2 (en) 2008-03-31 2009-12-15 Apple Inc. Conforming, electro-magnetic interference reducing cover for circuit components
US7741567B2 (en) 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US7772046B2 (en) 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8263437B2 (en) 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US8168470B2 (en) 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
CN101800215B (zh) 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP2011018873A (ja) 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20110291032A1 (en) 2010-05-27 2011-12-01 Industrial Technology Research Institute Electromagnetic shielding composition, electromagnetic shielding device, anti-electrostatic device and method of manufacturing electromagnetic shielding structure
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US8183130B2 (en) 2010-06-15 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer around back surface and sides of semiconductor wafer containing IPD structure
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
WO2012031362A1 (en) 2010-09-07 2012-03-15 Corporation De L ' Ecole Polytechnique De Montreal Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation
US20120126378A1 (en) 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
US8791015B2 (en) 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
KR20130035620A (ko) 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
US8872312B2 (en) 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8420437B1 (en) 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
CN102711428B (zh) 2012-06-21 2015-11-18 广州方邦电子有限公司 一种高屏蔽效能的极薄屏蔽膜及其制作方法
US9070627B2 (en) 2013-09-11 2015-06-30 Broadcom Corporation Interposer package-on-package structure
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
WO2015129546A1 (ja) * 2014-02-25 2015-09-03 住友ベークライト株式会社 電磁波シールドフィルム、フレキシブルプリント基板、電子部品搭載基板、及び電子部品の被覆方法
JP6303597B2 (ja) * 2014-02-28 2018-04-04 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US20150291911A1 (en) 2014-04-14 2015-10-15 Battelle Memorial Institute Triacylglycerol Based Composition
JP2016006808A (ja) * 2014-05-26 2016-01-14 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品搭載基板
TW201601915A (zh) * 2014-07-07 2016-01-16 聯茂電子股份有限公司 電磁波干擾遮蔽薄膜
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US9929100B2 (en) 2015-04-17 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
TWI562318B (en) 2015-09-11 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and fabrication method thereof
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US20170179041A1 (en) * 2015-12-22 2017-06-22 Intel Corporation Semiconductor package with trenched molding-based electromagnetic interference shielding
WO2017111956A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with electromagnetic interference shielding
US10163810B2 (en) * 2015-12-26 2018-12-25 Intel Corporation Electromagnetic interference shielding for system-in-package technology
KR20170105809A (ko) 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US20200075501A1 (en) * 2016-03-31 2020-03-05 Intel Corporation Electromagnetic interference shielding for semiconductor packages using bond wires
KR101858952B1 (ko) 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US10056337B2 (en) * 2017-01-23 2018-08-21 International Business Machines Corporation Thin 3D die with electromagnetic radiation blocking encapsulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245931A (ja) 2009-04-08 2010-10-28 Panasonic Corp アンテナ一体型モジュール部品とその製造方法と、これを用いた電子機器
JP2017518644A (ja) 2014-06-26 2017-07-06 アップル インコーポレイテッド ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション

Also Published As

Publication number Publication date
TWI787448B (zh) 2022-12-21
US20210092884A1 (en) 2021-03-25
JP2021512498A (ja) 2021-05-13
CN111684590A (zh) 2020-09-18
KR20200115463A (ko) 2020-10-07
KR102683256B1 (ko) 2024-07-10
TW201935575A (zh) 2019-09-01
US10834858B2 (en) 2020-11-10
EP3747049A4 (en) 2021-10-27
EP3747049A1 (en) 2020-12-09
US11304346B2 (en) 2022-04-12
US20200084924A1 (en) 2020-03-12
WO2019152762A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP7334169B2 (ja) システムインパッケージアセンブリの電磁干渉からのシールド方法
EP1764834B1 (en) Electromagnetic shielding of packages with a laminate substrate
US10529670B2 (en) Shielded package with integrated antenna
TWI566341B (zh) 用於可攜式電子裝置中之系統封裝總成之屏蔽結構
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
CN113195218B (zh) 封装天线基板及其制造方法、封装天线及终端
US9685413B1 (en) Semiconductor package having an EMI shielding layer
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
US11929542B2 (en) Sputtered SiP antenna
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
KR20140086824A (ko) 배선 기판의 제조 방법
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
JP2010258137A (ja) 高周波モジュールおよびその製造方法
WO2008026247A1 (fr) Structure de barrière à onde électromagnétique et son procédé de formation
KR20120110435A (ko) Ｒｆ 모듈 차폐 방법 및 이를 이용한 ｒｆ 통신 모듈
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR101350610B1 (ko) 반도체 패키지
KR20130036036A (ko) 반도체 패키지
CN108735715A (zh) 选择性电磁遮蔽封装体结构及其制法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230816

R150 Certificate of patent or registration of utility model

Ref document number: 7334169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150