JP7329654B1 - power converter - Google Patents
power converter Download PDFInfo
- Publication number
- JP7329654B1 JP7329654B1 JP2022065476A JP2022065476A JP7329654B1 JP 7329654 B1 JP7329654 B1 JP 7329654B1 JP 2022065476 A JP2022065476 A JP 2022065476A JP 2022065476 A JP2022065476 A JP 2022065476A JP 7329654 B1 JP7329654 B1 JP 7329654B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- semiconductor switching
- inductance
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 241
- 238000006243 chemical reaction Methods 0.000 claims abstract description 106
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 230000035699 permeability Effects 0.000 claims description 42
- 230000008859 change Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 50
- 230000004048 modification Effects 0.000 description 41
- 238000012986 modification Methods 0.000 description 41
- 238000011084 recovery Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000007667 floating Methods 0.000 description 9
- 238000009499 grossing Methods 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】コンデンサ素子に並列接続された複数の半導体スイッチング素子間の電流のアンバランスを低コストで抑制すると共に、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制した電力変換装置を得ること。
【解決手段】コンデンサ素子と、コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、コンデンサ素子と複数の半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線とを備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の配線の少なくとも１つに、配線の自己インダクタンスを調整する調整部が設けられている。
【選択図】図１０
Kind Code: A1 A power conversion device is provided in which current imbalance between a plurality of semiconductor switching elements connected in parallel to a capacitor element is suppressed at low cost, and erroneous turn-on of the gate voltage due to resonance between the semiconductor switching elements is suppressed. .
A capacitor element, a plurality of semiconductor switching elements connected in parallel to the capacitor element and arranged side by side, and a plurality of wires connecting the capacitor element and each of the plurality of semiconductor switching elements and arranged side by side. At least one of the plurality of wirings is provided with an adjustment unit for adjusting the self-inductance of the wiring so that the sum of the self-inductance and the mutual inductance of each wiring is close to each other among the plurality of wirings. .
[Selection drawing] Fig. 10
Description
本願は、電力変換装置に関するものである。 The present application relates to a power converter.
電気自動車またはハイブリッド自動車のように、駆動源にモータが用いられている電動車両には、電動パワートレイン用の電力変換装置が搭載されている。電力変換装置は、入力電流を直流から交流、交流から直流、または入力電圧を異なる電圧に変換する装置である。具体的には、商用の交流電源から直流電源に変換して高圧バッテリに充電する充電器、高圧バッテリの直流電源から補助機器用のバッテリの電圧（例えば１２Ｖ）に変換するＤＣ／ＤＣコンバータ、バッテリからの直流電力をモータへの交流電力に変換するインバータ等が挙げられる。 An electric vehicle that uses a motor as a drive source, such as an electric vehicle or a hybrid vehicle, is equipped with a power conversion device for an electric power train. A power converter is a device that converts an input current from DC to AC, AC to DC, or an input voltage to a different voltage. Specifically, a charger that converts a commercial AC power source into a DC power source to charge a high-voltage battery, a DC/DC converter that converts the DC power source of the high-voltage battery into a battery voltage (for example, 12 V) for auxiliary equipment, and a battery and an inverter for converting DC power from the motor into AC power for the motor.
電動パワートレイン用の電力変換装置は、小型化及び大電力化が求められている。電力容量を増大した電力変換装置では、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）またはＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）などの半導体素子を複数並列に接続し、同時にスイッチング駆動するようにして処理している。この種の電力変換装置では、並列接続された複数の半導体素子に起因した半導体素子間の特性差、主回路及び制御回路のインダクタンスのばらつきなどにより、半導体素子のスイッチング動作のタイミングが異なる場合が発生する。 Power converters for electric power trains are required to be smaller and have higher power. In a power conversion device with increased power capacity, a plurality of semiconductor elements such as IGBTs (insulated gate bipolar transistors) or MOSFETs (metal oxide film field effect transistors) are connected in parallel and processed by simultaneously switching and driving them. there is In this type of power conversion device, the switching operation timing of the semiconductor elements may differ due to characteristic differences between semiconductor elements caused by multiple semiconductor elements connected in parallel, variations in inductance between the main circuit and the control circuit, etc. do.
従来から、スイッチング動作におけるタイミングの差により電流にアンバランスが発生している。例えば、スイッチングオフ時において、最も早くスイッチングオフした半導体素子に電流が集中し、遮断時に生じるＬ×ｄｉ／ｄｔによって、半導体素子のドレインとソース間には高いサージ電圧が発生する。また、スイッチングオン時においても、最も早くスイッチングオンした半導体素子に電流が集中し、損失が増大して、電流が集中した半導体素子が破壊するおそれがあった。このような従来の課題に加え、我々は新たに、例えば、２つの並列接続された第１の半導体素子と第２の半導体素子でスイッチングタイミングがずれると、各半導体素子間で電圧差が生じて、半導体素子の寄生容量と半導体素子間のインダクタンス、及び制御ライン（ゲートライン、ソースライン）のインダクタンス成分よる共振現象が発生し、ゲート電圧に共振に起因した電圧が重畳されることで、ゲート誤動作、あるいはその誤動作による半導体素子の誤オンを誘発し半導体素子が破壊するおそれがあることを知り得た。このことは、特に損失を減らすに上で、高ｄｉ／ｄｔとするスイッチング動作の高速化に伴い顕著に現れるため、問題となる。 Conventionally, current imbalance occurs due to timing differences in switching operations. For example, when the switching is turned off, the current concentrates in the semiconductor element that is switched off the earliest, and a high surge voltage is generated between the drain and source of the semiconductor element due to L×di/dt that occurs when the switch is cut off. Also, when the switch is turned on, the current concentrates in the semiconductor element that is switched on the earliest, increasing the loss and possibly destroying the semiconductor element in which the current concentrates. In addition to these conventional problems, we newly found that, for example, if the switching timings of the first semiconductor element and the second semiconductor element that are connected in parallel are shifted, a voltage difference occurs between the semiconductor elements. , a resonance phenomenon occurs due to the parasitic capacitance of the semiconductor element, the inductance between the semiconductor elements, and the inductance component of the control line (gate line, source line). Alternatively, the malfunction may induce an erroneous turn-on of the semiconductor element, which may destroy the semiconductor element. This becomes a problem, particularly in terms of reducing loss, because it becomes conspicuous as the speed of the switching operation with high di/dt increases.
これを回避するためには、一般的に大きな損失が発生することを許容する設計として、高速スイッチングではなく低速スイッチングの設定として対処することができる。この場合、損失が大きくなると、半導体素子のサイズアップなどによる製品価格のアップが必要になる。上述した半導体素子間の共振現象の発端となる、半導体素子間のスイッチングのタイミングのずれを抑制する手段について開示されている（例えば特許文献１参照）。開示された構造では、半導体素子が内蔵されたパワーモジュール間の電流のアンバランスを抑制するために、複数個が一列に横並びになった電解コンデンサと、複数個が一列に縦並びになったパワーモジュール間を接続するバスバーに、電解コンデンサとパワーモジュール間を隔てるようにカギ型のスリットを設けている。そのため、電解コンデンサと複数のパワーモジュールまでの各配線インダクタンス値をほぼ等しくすることができる。電解コンデンサと複数のパワーモジュールとの間の各配線インダクタンス値がほぼ等しくなるので、パワーモジュール間の電流のアンバランスを低減することができる。 To avoid this, designs that generally allow large losses can be addressed by setting slow switching rather than fast switching. In this case, if the loss becomes large, it becomes necessary to raise the product price by increasing the size of the semiconductor element. A means for suppressing the switching timing shift between semiconductor elements, which causes the above-described resonance phenomenon between semiconductor elements, has been disclosed (see, for example, Patent Document 1). In the disclosed structure, a plurality of electrolytic capacitors arranged in a row and a plurality of power modules arranged vertically in a row are used in order to suppress current imbalance between power modules containing semiconductor devices. A hook-shaped slit is provided on the bus bar that connects the two to separate the electrolytic capacitor and the power module. Therefore, the wiring inductance values between the electrolytic capacitor and the plurality of power modules can be made substantially equal. Since the wiring inductance values between the electrolytic capacitor and the plurality of power modules are substantially equal, the current imbalance between the power modules can be reduced.
上記特許文献１においては、パワーモジュールとコンデンサとの間を隔てるようにカギ型のスリットを設けるため、電流のアンバランスを低減することができる。しかしながら、スリットはパワーモジュールとコンデンサとの間を隔てるように構成されているため、パワーモジュールとコンデンサとの間は最短で接続されないので、インダクタンスが悪化する懸念が生じる。近年の電力変換装置の大電力化、小型化による半導体素子の高速化（ｄｉ／ｄｔが大きい）を考慮すると、インダクタンスの悪化は、Ｖ＝Ｌ×ｄｉ／ｄｔによって高いサージ電圧の発生に繋がるため、インダクタンスの悪化により半導体素子が破壊するおそれがある。また、半導体素子の高速化を考慮すると、例えば、コンデンサと半導体素子をそれぞれ平行に横並びにし、コンデンサと半導体素子の距離を可能な限り短くして、小型化、及び低インダクタンス化を図る必要がある。
In
特許文献１に記載されたように、カギ型のスリットを設けて電流アンバランスを低減する構成は、コンデンサと半導体素子とを直交するように配置した際には有効である。しかしながら、コンデンサと半導体素子とを平行に横並びにし、双方を配線により接続する場合、カギ型のスリットを設けてしまうと、かえってコンデンサと半導体素子とを接続する各配線のインダクタンスのアンバランスが大きくなるので、各半導体素子間に流れる電流のアンバランスも大きくなってしまう。さらに、特許文献１では、コンデンサから複数のパワーモジュールまでの各電流経路間で生じる相互インダクタンスの影響が考慮されていない。そのため、カギ型のスリットを設けてパワーモジュールまでの各電流経路の自己インダクタンスを揃えても、相互インダクタンスの影響により電流のアンバランスが生じる懸念がある。
As described in
ドレイン電流にアンバランスが生じる場合、各半導体素子でリカバリが発生するタイミングも異なってしまうため、非スイッチング素子側の電圧、例えばドレイン－ソース電圧に電圧差が発生し、パワーモジュール間で共振が生じる。この共振電流の一部がゲートラインに回り込みゲート部の電圧が上昇し、誤点弧（以下、誤オンと称する）を引き起こすという課題があった。また、誤オンが生じた場合、半導体素子が故障するおそれがある。 If there is an imbalance in the drain current, the timing at which recovery occurs in each semiconductor element will also differ, so voltage differences will occur on the non-switching element side, such as the drain-source voltage, and resonance will occur between power modules. . A part of this resonance current flows into the gate line, increasing the voltage of the gate section, causing a problem of erroneous ignition (hereinafter referred to as erroneous ON). In addition, if an erroneous turn-on occurs, the semiconductor element may fail.
この課題を解決するために、共振が起こらないようにスイッチング速度そのものを低下させると、損失が増大することになる。増大した損失に対して、放熱を促し、熱成立させるためには半導体素子のコストが増加するという課題があった。また、リカバリのタイミングを合わせる他の方法として、素子のばらつきを減らすために素子を選別して使うことが考えられるが、歩留まりが悪化するためコスト増加するという課題があった。 In order to solve this problem, if the switching speed itself is lowered so as not to cause resonance, the loss will increase. There is a problem that the cost of the semiconductor element increases in order to promote heat dissipation and thermal establishment with respect to the increased loss. As another method for synchronizing the timing of recovery, it is possible to select and use elements in order to reduce variations in the elements.
そこで、本願は、コンデンサ素子に並列接続された複数の半導体スイッチング素子間の電流のアンバランスを低コストで抑制すると共に、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制した電力変換装置を得ることを目的としている。 Accordingly, the present application provides a power converter that suppresses, at low cost, current imbalance between a plurality of semiconductor switching elements connected in parallel to a capacitor element, and suppresses erroneous turn-on of the gate voltage due to resonance between the semiconductor switching elements. intended to obtain.
本願に開示される電力変換装置は、コンデンサ素子と、コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、コンデンサ素子と複数の半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線とを備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の配線の少なくとも１つに、配線の自己インダクタンスを調整する調整部が設けられ、複数の配線のそれぞれにおける自己インダクタンスと相互インダクタンスの総和の、最大値と最小値との比が１９％以下である。
The power conversion device disclosed in the present application includes a capacitor element, a plurality of semiconductor switching elements connected in parallel to the capacitor element and arranged side by side, and the capacitor element and the plurality of semiconductor switching elements each connected and arranged side by side. and adjusting the self-inductance of at least one of the plurality of wirings so that the total sum of the self-inductance and the mutual inductance of each wiring is close to each other among the plurality of wirings. A portion is provided , and the ratio of the maximum value to the minimum value of the total sum of self-inductance and mutual inductance in each of the plurality of wirings is 19% or less .
本願に開示される電力変換装置によれば、コンデンサ素子と、コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、コンデンサ素子と複数の半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線とを備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の配線の少なくとも１つに、配線の自己インダクタンスを調整する調整部が設けられているため、半導体スイッチング素子のコストを増加させることなく、コンデンサ素子に並列接続された複数の半導体スイッチング素子間の電流のアンバランスを低コストで抑制することができる。また、電流のアンバランスを抑制したため、半導体スイッチング素子間の共振が抑制され、複数の半導体スイッチング素子におけるゲート－ソース間電圧波形のゲートの浮きが低減するので、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制することができる。 According to the power conversion device disclosed in the present application, the capacitor element, the plurality of semiconductor switching elements connected in parallel to the capacitor element and arranged side by side, the capacitor element and each of the plurality of semiconductor switching elements are connected, and a plurality of wirings arranged side by side, and adjusting the self-inductance of at least one of the plurality of wirings so that the total sum of the self-inductance and the mutual inductance of each wiring is close to each other among the plurality of wirings. Since the adjustment unit is provided, it is possible to suppress current imbalance between a plurality of semiconductor switching elements connected in parallel to the capacitor element at low cost without increasing the cost of the semiconductor switching elements. In addition, since the current imbalance is suppressed, the resonance between the semiconductor switching elements is suppressed. erroneous ON can be suppressed.
以下、本願の実施の形態による電力変換装置を図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。 Power converters according to embodiments of the present application will be described below with reference to the drawings. In each figure, the same or corresponding members and parts are denoted by the same reference numerals.
実施の形態１．
図１は実施の形態１に係る電力変換装置５０の構成の概略を示す図、図２は電力変換装置５０の要部の回路を示す図、図３～８は比較例の電力変換装置５０の各動作モードを説明する図、図９は図３～８に示した比較例の電力変換装置５０の動作モードにおける電圧及び電流波形を説明する図、図１０は電力変換装置５０の要部の構成の概略を示す図、図１１は電力変換装置５０の要部の詳細構成の等価回路を示す図、図１２は電力変換装置５０の要部の構成の詳細を示す図、図１３は電力変換装置５０の要部の別の構成の詳細を示す図、図１４は電力変換装置５０の動作モードにおける波形を説明する図である。電力変換装置５０は電力を制御するためのスイッチング回路を有する装置で、入力電流を直流から交流、交流から直流、または入力電圧を異なる電圧に変換する。
FIG. 1 is a diagram showing a schematic configuration of a
＜電力変換装置５０＞
電力変換装置５０は、図１に示すように、コンデンサ素子を有した平滑用コンデンサ２と、平滑用コンデンサ２に並列に接続され、並べて配置された複数の半導体スイッチング素子と、平滑用コンデンサ２と複数の半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線４００とを備える。これらの配置構成の詳細は後述する。図１では６つの半導体スイッチング素子を示しているが、これらのそれぞれは、複数の半導体スイッチング素子からなる半導体スイッチング素子群３～８である。本実施の形態による電力変換装置５０は入力電流を直流から交流に変換して出力するインバータであるが、電力変換装置５０はインバータに限るものではない。複数の半導体スイッチング素子を有した構成であればよいため、コンバータであっても構わない。
<
As shown in FIG. 1, the
電力変換装置５０の入力側には、直流入力電源１が接続される。電力変換装置５０の出力側には負荷であるモータ９が接続される。バッテリである直流入力電源１は、直流電流を出力する。電力変換装置５０が電気自動車またはハイブリッド自動車に適用された場合、直流入力電源１は、代表的には、ニッケル水素またはリチウムイオン等の二次電池からなる。電力変換装置５０は、入力段に、電圧リプル及びノイズ除去用の平滑用コンデンサ２を備える。電力変換装置５０は、半導体スイッチング素子群３～８を備えた、３相インバータである。３相インバータは、平滑用コンデンサ２から出力された直流電流を３相交流に変換して、３相出力端子Ｖｕ、Ｖｖ、Ｖｗに出力する。３相インバータの３相出力端子は、発電機または電動機等からなるモータ９に接続され、モータ９に三相交流を供給する。
A DC
電力変換装置５０は、さらに制御部１０を備える。制御部１０は、半導体スイッチング素子群３～８のそれぞれに接続された制御線３２ａ～３２ｆにより、半導体スイッチング素子群３～８をそれぞれ所定のデッドタイムを挟んでオン・オフ制御する。半導体スイッチング素子群３は、制御部１０から制御線３２ａに出力された制御信号により、スイッチング動作を行う。半導体スイッチング素子群４は、制御部１０から制御線３２ｂに出力された制御信号により、スイッチング動作を行う。半導体スイッチング素子群５は、制御部１０から制御線３２ｃに出力された制御信号により、スイッチング動作を行う。半導体スイッチング素子群６は、制御部１０から制御線３２ｄに出力された制御信号により、スイッチング動作を行う。半導体スイッチング素子群７は、制御部１０から制御線３２ｅに出力された制御信号により、スイッチング動作を行う。半導体スイッチング素子群８は、制御部１０から制御線３２ｆに出力された制御信号により、スイッチング動作を行う。
The
電力変換装置５０の入力電圧を計測するために、電力変換装置５０の入力段に、平滑用コンデンサ２と並列に電圧センサ回路２０が接続される。電圧センサ回路２０と制御部１０とは信号線３１ａにより接続され、制御部１０は、信号線３１ａを介して、入力電圧の情報を取得する。電力変換装置５０の出力電流を計測するために、電力変換装置５０の出力段の各相に、電流センサ回路２１ａ、２１ｂ、２１ｃが設けられる。制御部１０は、信号線３１ｂ、３１ｃ、３１ｄを介して、各相における出力電流の情報を取得する。
A
本実施の形態では、電力変換装置５０に用いる半導体スイッチング素子をＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としているが、半導体スイッチング素子はＭＯＳＦＥＴに限るものではなく、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とダイオードで構成しても構わない。
In this embodiment, the semiconductor switching elements used in the
電力変換装置５０の構成の詳細を、図２により説明する。図２は、電力変換装置５０における平滑用コンデンサ２と半導体スイッチング素子群３、４の部分の回路について示したものである。平滑用コンデンサ２は、コンデンサ素子２ａと、コンデンサ素子２ａの正極側の電極２ａＰと、コンデンサ素子２ａの負極側の電極２ａＮとから構成される。半導体スイッチング素子群３は、半導体スイッチング素子３ａと半導体スイッチング素子３ｂとが並列に接続されている。半導体スイッチング素子群４は、半導体スイッチング素子４ａと半導体スイッチング素子４ｂが並列に接続されている。各半導体スイッチング素子群における、各半導体スイッチング素子の左側をＡ相、右側をＢ相とする。
Details of the configuration of the
各半導体スイッチング素子のドレイン－ソース間、ドレイン－ゲート間、及びゲート－ソース間には寄生容量が存在する。各寄生容量を、図２の各半導体スイッチング素子のコンデンサ部として示す。半導体スイッチング素子３ａ、３ｂのドレイン側の電極３ａＤ、３ｂＤは、コンデンサ素子２ａの正極側の電極２ａＰにそれぞれ配線４００で接続される。配線４００には、配線のインダクタンス成分３Ｌａ、３Ｌｂが存在する。半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳは、コンデンサ素子２ａの負極側の電極２ａＮにそれぞれ配線４００で接続される。配線４００には、配線のインダクタンス成分４Ｌａ、４Ｌｂが存在する。制御部１０のゲートドライバ回路１０ａは、各半導体スイッチング素子に接続されている。
A parasitic capacitance exists between the drain and the source, between the drain and the gate, and between the gate and the source of each semiconductor switching element. Each parasitic capacitance is shown as a capacitor portion of each semiconductor switching element in FIG. The drain-side electrodes 3aD and 3bD of the
＜本願における課題の詳細＞
半導体スイッチング素子が複数接続されている構成によって発生する課題の詳細について説明する。本願の要部である対策の構成については後述する。図２のように半導体スイッチング素子が複数接続された構成において、配線インダクタンスのアンバランスにより半導体スイッチング素子間に生じる電位差によって、各半導体スイッチング素子間で共振が発生し、ゲートが振動する。課題は、ゲートが振動することで、ゲート－ソース間電圧が素子のゲート電圧閾値（Ｖｔｈ）を上回り、誤点弧（以下、誤オンと称する）することである。ここでは課題の詳細として、図２における下アーム側の半導体スイッチング素子群４がターンオンしたときの、半導体スイッチング素子群３の各半導体スイッチング素子間で共振が発生するメカニズムの一例を、図３～８を使って説明する。
<Details of the problem in the present application>
The details of the problems caused by the configuration in which a plurality of semiconductor switching elements are connected will be described. The configuration of the countermeasures, which is the main part of the present application, will be described later. In a configuration in which a plurality of semiconductor switching elements are connected as shown in FIG. 2, resonance occurs between the semiconductor switching elements due to a potential difference between the semiconductor switching elements due to unbalanced wiring inductance, and gates oscillate. The problem is that the oscillation of the gate causes the gate-source voltage to exceed the gate voltage threshold (Vth) of the device, resulting in false firing (hereinafter referred to as false turn-on). Here, as a detail of the problem, an example of the mechanism by which resonance occurs between the semiconductor switching elements of the semiconductor
図３に示す動作モード（ａ）は、半導体スイッチング素子群３、４は、共にオフ状態であり、電力変換装置５０の出力段に接続されたモータ９から電流が入流している状態である。このとき、モータ９の側から流れ込む電流は、半導体スイッチング素子群３の半導体スイッチング素子３ａ、３ｂの内部ダイオードを介して、半導体スイッチング素子３ａ、３ｂのソースからドレインに流れている。
In operation mode (a) shown in FIG. 3, semiconductor
図４に示す動作モード（ｂ）は、半導体スイッチング素子群４がターンオンした状態である。このとき、半導体スイッチング素子４ａ、４ｂが同時にターンオンするが、半導体スイッチング素子４ａ、４ｂとコンデンサ素子２ａの負極側の電極２ａＮを接続する配線４００のインダクタンス成分４Ｌａ、４Ｌｂの関係がアンバランスになっている。ここでは、４Ｌａ＜４Ｌｂとする。このため、半導体スイッチング素子４ａのドレイン電流４Ｉａは、半導体スイッチング素子４ｂのドレイン電流４Ｉｂよりも大きくなる。一方、半導体スイッチング素子３ａの内部ダイオードに流れている電流３Ｉａは、半導体スイッチング素子３ｂの内部ダイオードに流れている電流３Ｉｂに比べて小さくなる。このため、半導体スイッチング素子３ａの電流３Ｉａが先に０となり、リカバリが発生する。
The operation mode (b) shown in FIG. 4 is a state in which the semiconductor
図５に示す動作モード（ｃ）は、リカバリ電流がＡ相側に流れた状態である。半導体スイッチング素子３ａの内部ダイオードにリカバリが発生するため、リカバリ電流はＡ相側に流れる。このとき、Ｂ相側の半導体スイッチング素子３ｂではリカバリは発生していない。半導体スイッチング素子３ｂの内部ダイオードは、導通状態である。
The operation mode (c) shown in FIG. 5 is a state in which the recovery current flows to the A phase side. Since recovery occurs in the internal diode of the
図６に示す動作モード（ｄ）は、半導体スイッチング素子３ａのドレイン－ソース間電圧が発生し、ドレイン－ソース間電圧が上昇した状態である。半導体スイッチング素子３ａの内部ダイオードのリカバリ後、半導体スイッチング素子３ａのドレイン－ソース間の寄生容量が充電され、半導体スイッチング素子３ａのドレイン－ソース間電圧が上昇する。一方、Ｂ相側は、リカバリ期間は終了していない。半導体スイッチング素子３ｂの内部ダイオードは導通状態であるため、ドレイン－ソース間電圧はほぼ０Ｖである。このとき、半導体スイッチング素子３ａのＶｄｓは半導体スイッチング素子３ｂのＶｄｓよりも大きくなり、半導体スイッチング素子３ａ、３ｂの間に電位差が発生する。
The operation mode (d) shown in FIG. 6 is a state in which a voltage between the drain and the source of the
図７に示した動作モード（ｅ）は、Ａ相からＢ相に電流Ｉ１、Ｉ２が流れた状態である。半導体スイッチング素子群３において、Ａ相である半導体スイッチング素子３ａのドレイン－ソース間電圧が上昇し、Ｂ相である半導体スイッチング素子３ｂとの間に電位差が発生したため、Ａ相からＢ相に電流Ｉ１、Ｉ２が流れる。この電位差が大きいほど、電流Ｉ１、Ｉ２も大きくなる。電流Ｉ１、Ｉ２は、共振電流である。電流Ｉ１は、半導体スイッチング素子３ａのドレイン部から半導体スイッチング素子３ｂを通り、半導体スイッチング素子３ａ、３ｂに共通した部分であるゲートラインを流れる。電流Ｉ２は、半導体スイッチング素子３ａのドレイン部から半導体スイッチング素子３ｂを通り、ソース側のラインを流れる。ソース側のラインとは、主回路に接続された部分、及び制御部であるゲートドライバ回路１０ａの側に接続された部分である。ここで、半導体スイッチング素子群４に流れるターンオン電流は、説明簡略化のため省略する。
The operation mode (e) shown in FIG. 7 is a state in which currents I1 and I2 flow from the A phase to the B phase. In the semiconductor
図８に示した動作モード（ｆ）は、共振が生じた状態である。半導体スイッチング素子３ｂ内部ダイオードのリカバリが完了し、半導体スイッチング素子３ｂのドレイン－ソース間の寄生容量が見え始め、直前まで流れていた電流がこの容量を充電する。その後、半導体スイッチング素子３ａの寄生容量と半導体スイッチング素子３ｂの寄生容量との間で共振する。また、このとき、コンデンサ素子２ａとも共振する。ここでも、半導体スイッチング素子群４に流れるターンオン電流は、説明簡略化のため省略する。
Operation mode (f) shown in FIG. 8 is a state in which resonance occurs. The recovery of the internal diode of the
以上で説明したように、半導体スイッチング素子が複数並列に接続されている構成では、半導体スイッチング素子とコンデンサ素子とを接続する複数の配線のインダクタンス（ここでは配線のインダクタンス成分４Ｌａ、４Ｌｂ）のアンバランスにより、スイッチング側の半導体スイッチング素子（ここでは半導体スイッチング素子群４）間でドレイン電流のアンバランスが生じるため、リカバリのタイミングにばらつきが生じ、非スイッチング側の半導体スイッチング素子（ここでは半導体スイッチング素子群３）間に電位差が発生する。半導体スイッチング素子が複数並列に接続されている構成によって発生する課題は、この電位差によって共振電流が流れるため、ゲート電圧が上昇（ゲート浮き）し、誤オンしてしまうことである。
As described above, in the configuration in which a plurality of semiconductor switching elements are connected in parallel, the imbalance of the inductances of the wirings (in this case, the inductance components 4La and 4Lb of the wirings) connecting the semiconductor switching elements and the capacitor elements As a result, a drain current imbalance occurs between the semiconductor switching elements on the switching side (semiconductor
図９に示した波形により、課題を確認する。図９（ａ）は時間に対する半導体スイッチング素子群３のゲート－ソース間電圧を示した図、図９（ｂ）は時間に対する半導体スイッチング素子群４のゲート－ソース間電圧（ターンオン）を示した図、図９（ｃ）は時間に対する半導体スイッチング素子群３のドレイン－ソース間電圧を示した図、図９（ｄ）は時間に対する半導体スイッチング素子群４のドレイン電流を示した図である。図９（ｄ）に示すように、配線インダクタンスのアンバランスにより、各半導体スイッチング素子間でドレイン電流にアンバランスが生じる。そのため、図９（ｃ）に示すように、先にリカバリが発生した半導体スイッチング素子３ａのＶｄｓが増加し、半導体スイッチング素子群３のＶｄｓに電位差が発生し、各半導体スイッチング素子間で共振する。そのときに流れる電流Ｉ１により、図９（ａ）に示すように、半導体スイッチング素子群３のゲート－ソース間電圧波形においてゲートが浮くため、誤オンのおそれがあることが確認できる。
The problem is confirmed by the waveform shown in FIG. FIG. 9(a) is a diagram showing the gate-source voltage of the semiconductor
ここでは、配線４００のインダクタンス成分４Ｌａ、４Ｌｂが４Ｌａ＜４Ｌｂの関係にあり揃っていないため、半導体スイッチング素子４ａ、４ｂのターンオン時に流れる電流が異なり、半導体スイッチング素子３ａ、３ｂ間においてリカバリが発生するタイミングがずれることを前提に説明した。これはあくまで一例であり、配線４００のインダクタンス成分３Ｌａ、３Ｌｂが揃っていなければ、半導体スイッチング素子群３がスイッチングする際、半導体スイッチング素子３ａ、３ｂのターンオン時に流れる電流が異なり、リカバリのタイミングがずれてしまう。これにより、半導体スイッチング素子群４のＶｄｓに電位差が発生し、半導体スイッチング素子４ａと半導体スイッチング素子４ｂとの間で共振し、半導体スイッチング素子群４のゲート－ソース間電圧波形においてゲートが浮き、半導体スイッチング素子群４において誤オンのおそれがある。
Here, since the inductance components 4La and 4Lb of the
＜本願における課題に対する対策の構成＞
本願の要部である、本願における課題に対する対策の構成について説明する。図３～８で説明した動作モードにおいて、課題であるゲート浮きを抑制するためには、動作モード（ｂ）で発生する半導体スイッチング素子間のドレイン電流４Ｉａ、４Ｉｂのアンバランスを抑制する必要がある。本実施の形態１に係る電力変換装置５０は、動作モード（ｂ）で発生するドレイン電流のアンバランスを抑制するために、半導体スイッチング素子４ａ、４ｂとコンデンサ素子２ａとを接続する配線４０１、４０２のインダクタンス成分を揃える構成を備える。
<Configuration of countermeasures against problems in the present application>
The configuration of measures for the problems in the present application, which is the main part of the present application, will be described. In order to suppress gate floating, which is a problem in the operation modes described in FIGS. . In the
図１０は、半導体スイッチング素子群４、６、８におけるそれぞれの半導体スイッチング素子４ａ、４ｂ、６ａ、６ｂ、８ａ、８ｂとコンデンサ素子２ａの負極側の電極２ａＮとの間の接続の構成を示している。小型化、及び低インダクタンス化のため、各半導体スイッチング素子とコンデンサ素子２ａの電極２ａＮを接続する配線は可能な限り短く接続する。本実施の形態では、コンデンサ素子２ａは、短手方向及び長手方向を有する電極２ａＮを有する。複数の半導体スイッチング素子４ａ、４ｂ、６ａ、６ｂ、８ａ、８ｂは、コンデンサ素子２ａよりも短手方向の一方側の領域に、長手方向に平行な方向に並べて配置される。複数の配線４０１、４０２、６０１、６０２、８０１、８０２は、コンデンサ素子２ａの電極２ａＮと複数の半導体スイッチング素子４ａ、４ｂ、６ａ、６ｂ、８ａ、８ｂのそれぞれとを接続し、長手方向に平行な方向に間隔を空けて並べられている。このように構成することで、各配線を短く構成することができるので、電力変換装置５０は小型化され、電力変換装置５０を低インダクタンス化することができる。半導体スイッチング素子４ａ、４ｂ、６ａ、６ｂ、８ａ、８ｂは、ソース側の電極４ａＳ、４ｂＳ、６ａＳ、６ｂＳ、８ａＳ、８ｂＳにおいて、各配線に接続される。配線は、導電性に優れた銅などの金属から作製される。
FIG. 10 shows the configuration of connections between the respective
また、コンデンサ素子２ａは、小型、低コスト、及び軽量化のために、可能な限り小さくする必要がある。そのため、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳとコンデンサ素子２ａの負極側の電極２ａＮとを接続する配線４０１、４０２に着目すると、図１０に示すように、配線４０１は配線４０２よりも長くなる場合がある。図１１に示した等価回路は、半導体スイッチング素子群４とコンデンサ素子２ａの電極２ａＮとを接続する配線４０１、４０２の等価回路である。配線４０１の自己インダクタンスＬｓ１は配線４０２の自己インダクタンスＬｓ２よりも大きくなるため、配線４０１、４０２の自己インダクタンスにアンバランスが生じる。さらに、配線４０１と配線４０２を隣り合うように配置するため、配線間で磁気結合し、相互インダクタンスＭ１２を生じる。配線４０１、４０２に同相の電流が流れた時の配線４０１、４０２の自己インダクタンスＬｓ１、Ｌｓ２と相互インダクタンスＭ１２の総和Ｌ４０１、Ｌ４０２は、式（１）及び式（２）で示される。
Ｌ４０１＝Ｌｓ１＋Ｍ１２ ・・・（１）
Ｌ４０２＝Ｌｓ２＋Ｍ１２ ・・・（２）
但し、Ｌｓ１＞Ｌｓ２
Also, the
L401=Ls1+M12 (1)
L402=Ls2+M12 (2)
However, Ls1>Ls2
複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の配線の少なくとも１つに、配線の自己インダクタンスを調整する調整部が設けられる。調整部は配線の自己インダクタンスを調整するために設けるが、調整部を設けることで相互インダクタンスは間接的に調整される。本実施の形態では、配線４０２に調整部１００を設ける。式（１）、式（２）の関係がＬ４０１＞Ｌ４０２であるため、配線４０２に配線４０２の自己インダクタンスを調整する調整部１００を設けてＬｓ２＝Ｌｓ１とすれば、配線４０１と配線４０２の自己インダクタンスと相互インダクタンスの総和が等しくなる。Ｌ４０１＝Ｌ４０２になれば、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。配線に調整部１００を設けて配線の自己インダクタンスと相互インダクタンスの総和が等しくなるように調整するため、半導体スイッチング素子のコストを増加させることなく、コンデンサ素子に並列接続された複数の半導体スイッチング素子間の電流のアンバランスを低コストで抑制できる。また、電流のアンバランスを抑制したため、半導体スイッチング素子間の共振が抑制され、複数の半導体スイッチング素子におけるゲート－ソース間電圧波形のゲートの浮きが低減するので、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制することができる。
At least one of the plurality of wirings is provided with an adjuster that adjusts the self-inductance of the wiring so that the sum of the self-inductance and the mutual inductance of each wiring is close to each other among the plurality of wirings. The adjuster is provided to adjust the self-inductance of the wiring, and the mutual inductance is indirectly adjusted by providing the adjuster. In this embodiment mode, the
調整部１００は、調整部１００が設けられていない場合に、複数の配線の間で、自己インダクタンスと相互インダクタンスの総和が隣接する他の配線よりも小さい配線に設けられている。以下、自己インダクタンスと相互インダクタンスの総和を、総和と称する。本実施の形態では、総和Ｌ４０２は、総和Ｌ４０１よりも小さいため、配線４０１ではなく配線４０２に調整部１００を設けている。総和が小さい配線に調整部を設けて各配線の総和を合わせ込むほうが総和の調整が容易なため、このように構成することで、総和の調整を容易に行うことができる。なお、調整部を総和が隣接する他の配線よりも小さい配線に設けることに限るものではなく、調整部を総和が隣接する他の配線よりも大きい配線に設けても構わない。
When the
調整部１００の具体的な構成について説明する。図１２は、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳとコンデンサ素子２ａの負極側の電極２ａＮの構成を示している。ソース側の電極４ａＳと負極側の電極２ａＮとは配線４０１で接続され、ソース側の電極４ｂＳと負極側の電極２ａＮとは配線４０２で接続される。本実施の形態では、調整部１００は、配線４０２の一部を切り欠いて設けられたスリットである。このように構成することで、従来の配線にスリットを形成するのみで、容易に配線の自己インダクタンスを調整することができる。図１０において、調整部１００は配線４０２にのみ設けているが、配線８０１などの他の配線にさらに設けても構わない。
A specific configuration of the
スリットを設けた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００を設けることで幅ｗが変わるため、幅ｗの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１と配線４０２のそれぞれにおける総和を近づけることができる。配線４０１と配線４０２のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when a slit is provided will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the width w is changed by providing the
また、本実施の形態では、スリットは、配線４０２の延出方向に垂直な方向に延出している。配線４０２の延出方向は、半導体スイッチング素子４ｂのソース側の電極４ｂＳからコンデンサ素子２ａの負極側の電極２ａＮにドレイン電流が流れる際、電流が流れる方向である。なお、図１３に示すように、スリットを配線４０２の延出方向に垂直な方向に延出させずに、スリットを配線４０２の延出方向に平行な方向に延出させても構わない。スリットを配線４０２の延出方向に平行な方向に延出させた場合、スリットを設けた箇所の幅ｗは、スリットを垂直な方向に延出させて設けた場合の幅ｗよりもｗの変化量が小さくなるので、自己インダクタンスの調整量は小さくなる。そのため、スリットを配線４０２の延出方向に垂直な方向に延出して設けた場合、自己インダクタンスの調整量を大きくすることができる。
Moreover, in this embodiment, the slit extends in a direction perpendicular to the extension direction of the
スリットの延出方向は、配線４０２の延出方向に垂直な方向または平行な方向に限るものではない。また、スリットの個数は１つに限るものではない。スリットを複数設けてもよく、スリットの延出方向が配線４０２の延出方向に垂直な方向と平行な方向を組み合わせた方向であっても構わない。また、スリットの延出方向を、配線４０２の延出方向に垂直な方向と平行な方向の間で傾斜させた構成で設けても構わない。
The extending direction of the slit is not limited to the direction perpendicular to or parallel to the extending direction of the
図１４は、比較例として図９に示したゲート－ソース間電圧の波形及びドレイン電流の波形と、実施の形態１に係る電力変換装置５０のゲート－ソース間電圧の波形及びドレイン電流の波形とを比較する図である。図１４の左側の図が比較例の図である。配線４０２に調整部１００を設けたため、半導体スイッチング素子間の電流のアンバランスが改善され、右側に示した半導体スイッチング素子群４におけるドレイン電流のアンバランスが抑制されている。半導体スイッチング素子群４におけるドレイン電流のアンバランスが抑制されたため、半導体スイッチング素子群３におけるゲート浮きは、図に矢印で示したように低減されている。そのため、誤オンは抑制されている。
FIG. 14 shows the waveform of the gate-source voltage and the waveform of the drain current shown in FIG. 9 as a comparative example, and the waveform of the gate-source voltage and the waveform of the drain current of the
＜変形例１＞
本実施の形態１における調整部１００の変形例について説明する。図１５は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。変形例１では、調整部１００を有する配線４０２が接続された対象の半導体スイッチング素子４ｂが、調整部１００を有しない配線４０１が接続された非対象の半導体スイッチング素子４ａよりも、コンデンサ素子２ａから離間して配置されている。調整部１００は、離間配置に対応して長くなった配線４０２の部分である。
<
A modification of the
配線の長さを変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００を設けることで長さｌが変わるため、長さｌの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１と配線４０２のそれぞれにおける総和を近づけることができる。配線４０１と配線４０２のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring length is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the length l is changed by providing the
配線の長さを長くすることで調整部を形成した場合、スリットにより調整部を形成した場合と比較して、自己インダクタンスの調整量の幅を大きくすることができる。図１５では配線の長さを長くすることで調整部を形成した場合について示したが、配線の長さを短くして、自己インダクタンスが減少するように自己インダクタンスを調整することも可能である。 When the adjusting portion is formed by increasing the length of the wiring, the amount of self-inductance adjustment can be increased compared to when the adjusting portion is formed by using a slit. Although FIG. 15 shows the case where the adjusting portion is formed by lengthening the wiring, it is also possible to adjust the self-inductance so as to reduce the self-inductance by shortening the wiring.
配線の長さを長くすることで調整部を形成した別の構成を図１６に示す。図１６（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図１６（ｂ）は図１６（ａ）のＡ－Ａ断面位置で切断した電力変換装置５０の要部の断面図である。図１６に示した構成において、調整部１００は、配線４０２を折り曲げて配線４０２の長さが変化している部分である。配線４０２を折り曲げる方向及び折り曲げる回数は、これに限るものではない。さらに複数回折り曲げて配線４０２の長さを長くする構成でも構わない。配線４０２を折り曲げることで配線４０２の長さを長くして調整部１００を形成した場合、半導体スイッチング素子４ａ、４ｂの配置が変わらないので、電力変換装置５０の大型化を抑制することができる。
FIG. 16 shows another configuration in which the adjusting portion is formed by lengthening the wiring. FIG. 16(a) is a plan view showing details of the configuration of the main part of another
＜変形例２＞
本実施の形態１における調整部１００の別の変形例について説明する。図１７（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。図１７（ｂ）は、図１７（ａ）のＢ－Ｂ断面位置で切断した電力変換装置５０の要部の断面図である。変形例２では、配線は板状に形成され、調整部は、調整部を有しない配線の幅に比べて、配線の幅が変化している部分である。図１７（ａ）、（ｂ）に示した変形例では、配線４０２の幅が配線４０１の幅よりも短くなるように、配線の幅を変化させている。
<
Another modification of the
配線の幅を変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００を設けることで幅ｗが変わるため、幅ｗの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１と配線４０２のそれぞれにおける総和を近づけることができる。配線４０１と配線４０２のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring width is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the width w is changed by providing the
配線の幅を変えることで調整部を形成した場合、スリットにより調整部を形成した場合と比較して、自己インダクタンスの調整量の幅を大きくすることができる。図１７では配線の幅を短くすることで調整部を形成した場合について示したが、配線の幅を長くして、自己インダクタンスが減少するように自己インダクタンスを調整することも可能である。 When the adjusting portion is formed by changing the width of the wiring, the self-inductance adjustment amount can be increased compared to the case where the adjusting portion is formed by the slit. Although FIG. 17 shows the case where the adjustment portion is formed by shortening the width of the wiring, it is also possible to increase the width of the wiring and adjust the self-inductance so that the self-inductance decreases.
配線の幅を変えることで調整部を形成した別の構成を図１８に示す。図１８は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図である。図１８に示した構成において、調整部１００は、配線４０１の幅よりも配線４０２の幅が段階的に短くなるように配線４０２の幅を変化させた部分である。配線４０２の幅Ｗ１、Ｗ２、Ｗ３はそれぞれ異なっている。配線４０２の幅を変化させる段階は、図１８に示した２段階に限るものではなく、２段階より多くても構わない。配線４０２の幅が段階的に短くなるようにして調整部１００を形成した場合、従来と同じ配線４０２に対する加工のみで、容易に配線の自己インダクタンスを調整することができる。
FIG. 18 shows another configuration in which the adjustment portion is formed by changing the width of the wiring. FIG. 18 is a plan view showing the details of the configuration of the main part of another
＜変形例３＞
本実施の形態１における調整部１００の別の変形例について説明する。図１９（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。図１９（ｂ）は、図１９（ａ）のＣ－Ｃ断面位置で切断した電力変換装置５０の要部の断面図である。変形例３では、配線は板状に形成され、調整部は、調整部を有しない配線の厚みに比べて、配線の厚みが変化している部分である。図１９（ａ）、（ｂ）に示した変形例では、配線４０２の厚みｔ２が配線４０１の厚みｔ１よりも小さくなるように、配線の厚みを変化させている。
<
Another modification of the
配線の厚みを変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００を設けることで厚みｔが変わるため、厚みｔの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１と配線４０２のそれぞれにおける総和を近づけることができる。配線４０１と配線４０２のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring thickness is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the thickness t is changed by providing the adjusting
配線の厚みを変えることで調整部を形成した場合、配線の投影面積を変えることなく、自己インダクタンスを大きくすることも、小さくすることもできる。配線の投影面積が変わらないので、電力変換装置５０の大型化を抑制することができる。
When the adjusting portion is formed by changing the thickness of the wiring, the self-inductance can be increased or decreased without changing the projected area of the wiring. Since the projected area of the wiring does not change, it is possible to suppress an increase in the size of the
配線の厚みを変えることで調整部を形成した別の構成を図２０に示す。図２０（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図２０（ｂ）は図２０（ａ）のＤ－Ｄ断面位置で切断した電力変換装置５０の要部の断面図である。図２０に示した構成において、調整部１００は、配線４０１の厚みよりも配線４０２の厚みが段階的に小さくなるように配線４０２の厚みを変化させた部分である。配線４０２の厚みｔ１、ｔ２、ｔ３はそれぞれ異なっている。配線４０２の厚みを変化させる段階は、図２０に示した２段階に限るものではなく、２段階より少なくても多くても構わない。配線４０２の厚みが段階的に小さくなるようにして調整部１００を形成した場合、従来と同じ配線４０２に対する加工のみで、容易に配線の自己インダクタンスを調整することができる。
FIG. 20 shows another configuration in which the adjusting portion is formed by changing the thickness of the wiring. FIG. 20(a) is a plan view showing details of the configuration of the main part of another
＜変形例４＞
本実施の形態１における調整部１００の別の変形例について説明する。図２１（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。図２１（ｂ）は、図２１（ａ）のＥ－Ｅ断面位置で切断した電力変換装置５０の要部の断面図である。変形例４では、調整部は、調整部を有しない配線の比透磁率に比べて、配線の比透磁率が変化している部分である。図２１（ａ）、（ｂ）に示した変形例では、配線４０２の比透磁率μ２が配線４０１の比透磁率μ１よりも大きくなるように、それぞれの配線を異なる材料で形成して、それぞれの配線の比透磁率を変化させている。例えば、配線４０１の材料は銅であり、配線４０２の材料は鉄である。本実施の形態では、配線全体の材料を異なる材料にしているがこれに限るものではなく、配線の一部の材料を比透磁率の異なる別の材料にしても構わない。
<
Another modification of the
配線の比透磁率を変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００を設けることで比透磁率μが変わるため、比透磁率μの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１と配線４０２のそれぞれにおける総和を近づけることができる。配線４０１と配線４０２のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of adjustment of self-inductance when the relative magnetic permeability of wiring is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the relative permeability μ is changed by providing the adjusting
配線の比透磁率を変えることで調整部を形成した場合、配線の投影面積を変えることなく、自己インダクタンスを大きくすることも、小さくすることもできる。配線の投影面積が変わらないので、電力変換装置５０の大型化を抑制することができる。
When the adjusting portion is formed by changing the relative magnetic permeability of the wiring, the self-inductance can be increased or decreased without changing the projected area of the wiring. Since the projected area of the wiring does not change, it is possible to suppress an increase in the size of the
配線の比透磁率を変えることで調整部を形成した別の構成を図２２に示す。図２２（ａ）は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図２０（ｂ）は図２０（ａ）のＦ－Ｆ断面位置で切断した電力変換装置５０の要部の断面図である。断面図では、断面部分を近づけて示している。図２２に示した構成において、調整部１００は、調整部１００を有しない配線４０１の周囲の部分の比透磁率μ３に比べて、配線４０２の周囲の部分の比透磁率μ４が変化している部分である。本実施の形態では、配線４０２の周囲の部分に、調整部１００として調整部材１０１を配置している。例えば、調整部１００を有しない配線４０１の周囲の部分は空気であり、調整部材１０１は、鉄を含有した樹脂部材、またはフェライトである。調整部材１０１を設けた場合、配線間のスペースを有効活用できるため、電力変換装置５０が大型化することなく自己インダクタンスを調整することができる。調整部材の大きさ、及び調整部材の透磁率の大きさに応じて、自己インダクタンスの調整量の幅を大きくすることができる。
FIG. 22 shows another configuration in which the adjusting portion is formed by changing the relative magnetic permeability of the wiring. FIG. 22(a) is a plan view showing details of the configuration of the main part of another
＜変形例５＞
本実施の形態１における調整部１００の別の変形例について説明する。図２３は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。変形例５では、相互に隣接した配線４０１、４０２の間に、相互に隣接した配線４０１、４０２を接続した接続部材４００ａを備えている。接続部材４００ａの材料は、例えば、配線と同じ材料で銅である。図２３では、配線４０１、４０２を接続した接続部材４００ａのみを示したが、他の配線の間に、さらに接続部材を設けても構わない。
<
Another modification of the
本実施の形態１に係る電力変換装置５０では、ドレイン電流のアンバランスを抑制するために、調整部１００は、調整部１００が設けられていない場合に、複数の配線の間で、総和が隣接する他の配線よりも小さい配線４０２に設けられ、配線４０２の自己インダクタンスＬｓ２が大きくなるように構成している。インダクタンスが大きくなるように構成したため、遮断時に生じるＬ×ｄｉ／ｄｔによって、半導体スイッチング素子におけるドレインとソースの間に高いサージ電圧が発生する懸念がある。接続部材４００ａは、インダクタンスの増大を抑制する部材である。
In the
図２４は、接続部材４００ａを設けた場合と接続部材４００ａを設けない場合の合成インダクタンス値Ｌｃｏｍを比較した図である。合成インダクタンス値Ｌｃｏｍは、配線４０１、４０２の自己インダクタンスと相互インダクタンスの総和Ｌ４０１、Ｌ４０２の合成インダクタンス値である。合成インダクタンス値Ｌｃｏｍは、１／Ｌｃｏｍ＝１／Ｌ４０１＋１／Ｌ４０２で表される。図２４に示すように、接続部材４００ａを設けた場合の合成インダクタンス値（ｗｉｔｈ４００ａ）は、接続部材４００ａを設けない場合の合成インダクタンス値（ｗ／ｏ４００ａ）よりも小さくなる。そのため、接続部材４００ａを設けた場合、Ｖ＝Ｌ×ｄｉ／ｄｔにより生じるサージ電圧を効果的に抑制することができる。
FIG. 24 is a diagram comparing the combined inductance value Lcom when the
＜変形例６＞
本実施の形態１における調整部１００の別の変形例について説明する。図２５は実施の形態１に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂのソース側の電極４ａＳ、４ｂＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２の構成を示している。変形例６では、変形例５と同様に接続部材を備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、接続部材の少なくとも１つに、配線の自己インダクタンスを調整する接続部材調整部が設けられている。図２５に示した変形例では、電力変換装置５０は、配線４０１、４０２の間に、相互に隣接した配線４０１、４０２を接続した接続部材４００ａを備え、接続部材４００ａに、配線４０２の自己インダクタンスを調整する接続部材調整部１０２が設けられている。
<
Another modification of the
配線４０２に調整部１００を設けずに、配線４０２の自己インダクタンスを調整する接続部材調整部１０２を接続部材４００ａに設けたため、調整部１００を設けたことで生じ得る電流集中が低減されるので、調整部１００を設けたことで生じ得る局所的な発熱を効果的に抑制することができる。
Since the connecting
以上のように、実施の形態１による電力変換装置において、コンデンサ素子と、コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、コンデンサ素子と複数の半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線とを備え、複数の配線の間で、配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の配線の少なくとも１つに、配線の自己インダクタンスを調整する調整部が設けられているため、半導体スイッチング素子のコストを増加させることなく、コンデンサ素子に並列接続された複数の半導体スイッチング素子間の電流のアンバランスを低コストで抑制することができる。また、電流のアンバランスを抑制したため、半導体スイッチング素子間の共振が抑制され、複数の半導体スイッチング素子におけるゲート－ソース間電圧波形のゲートの浮きが低減するので、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制することができる。
As described above, in the power converter according to
調整部が設けられていない場合に、複数の配線の間で、総和が隣接する他の配線よりも小さい配線に調整部が設けられている場合、総和が小さい配線に調整部を設けて各配線の総和を合わせ込むほうが総和の調整が容易なため、総和の調整を容易に行うことができる。また、調整部が配線の一部を切り欠いて設けられたスリットである場合、従来の配線にスリットを形成するのみで、容易に配線の自己インダクタンスを調整することができる。また、スリットが配線の延出方向に垂直な方向に延出している場合、自己インダクタンスの調整量を大きくすることができる。 If the adjustment unit is not provided and the adjustment unit is provided for a wiring whose total sum is smaller than that of other adjacent wirings among a plurality of wirings, the adjustment unit is provided for the wiring having a small total sum to adjust each wiring. Since it is easier to adjust the sum by matching the sum of , the sum can be easily adjusted. Further, when the adjusting portion is a slit provided by cutting out a part of the wiring, the self-inductance of the wiring can be easily adjusted by merely forming the slit in the conventional wiring. Moreover, when the slit extends in the direction perpendicular to the extending direction of the wiring, it is possible to increase the adjustment amount of the self-inductance.
調整部を有する配線が接続された対象の半導体スイッチング素子が、調整部を有しない配線が接続された非対象の半導体スイッチング素子よりも、コンデンサ素子から離間して配置され、調整部が、離間配置に対応して長くなった配線の部分である場合、スリットにより調整部を形成した場合と比較して、自己インダクタンスの調整量の幅を大きくすることができる。また、調整部が配線を折り曲げて配線の長さが変化している部分である場合、半導体スイッチング素子の配置が変わらないので、電力変換装置の大型化を抑制することができる。 A target semiconductor switching element to which a wiring having an adjustment unit is connected is arranged further away from a capacitor element than a non-target semiconductor switching element to which a wiring having no adjustment unit is connected, and the adjustment unit is spaced apart. In the case of the portion of the wiring that is elongated corresponding to , it is possible to increase the range of adjustment amount of the self-inductance compared to the case where the adjusting portion is formed by the slit. In addition, when the adjusting portion is a portion where the wiring is bent and the length of the wiring changes, the layout of the semiconductor switching elements does not change, so it is possible to suppress an increase in the size of the power converter.
配線が板状に形成され、調整部が、調整部を有しない配線の幅に比べて、配線の幅が変化している部分である場合、スリットにより調整部を形成した場合と比較して、自己インダクタンスの調整量の幅を大きくすることができる。また、配線が板状に形成され、調整部が、調整部を有しない配線の厚みに比べて、配線の厚みが変化している部分である場合、配線の投影面積を変えることなく、自己インダクタンスを大きくすることも、小さくすることもできると共に、配線の投影面積が変わらないので、電力変換装置の大型化を抑制することができる。 When the wiring is formed in a plate shape and the adjustment portion is a portion where the width of the wiring changes compared to the width of the wiring without the adjustment portion, compared with the case where the adjustment portion is formed by the slit, The range of self-inductance adjustment amount can be increased. In addition, when the wiring is formed in a plate shape and the adjustment portion is a portion where the thickness of the wiring changes compared to the thickness of the wiring without the adjustment portion, the self-inductance can be obtained without changing the projected area of the wiring. can be increased or decreased, and the projected area of the wiring does not change, so an increase in the size of the power converter can be suppressed.
調整部が、調整部を有しない配線の比透磁率に比べて、配線の比透磁率が変化している部分である場合、配線の投影面積を変えることなく、自己インダクタンスを大きくすることも、小さくすることもできると共に、配線の投影面積が変わらないので、電力変換装置の大型化を抑制することができる。また、調整部が、調整部を有しない配線の周囲の部分の比透磁率に比べて、配線の周囲の部分の比透磁率が変化している部分である場合、配線間のスペースを有効活用できるため、電力変換装置が大型化することなく自己インダクタンスを調整することができる。 When the adjustment portion is a portion where the relative magnetic permeability of the wiring is changed compared to the relative magnetic permeability of the wiring without the adjustment portion, it is also possible to increase the self-inductance without changing the projected area of the wiring. Since the wiring can be made smaller and the projected area of the wiring does not change, an increase in the size of the power converter can be suppressed. In addition, when the adjustment portion is a portion where the relative magnetic permeability of the portion around the wiring is changed compared to the relative magnetic permeability of the portion around the wiring without the adjustment portion, the space between the wirings can be effectively used. Therefore, the self-inductance can be adjusted without increasing the size of the power converter.
相互に隣接した配線の間に、相互に隣接した配線を接続した接続部材を備えた場合、半導体スイッチング素子におけるドレインとソースの間に発生し得る高いサージ電圧を効果的に抑制することができる。また、接続部材を備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が互いに近づくように、接続部材の少なくとも１つに、配線の自己インダクタンスを調整する接続部材調整部が設けられている場合、調整部を設けたことで生じ得る電流集中が低減されるので、調整部を設けたことで生じ得る局所的な発熱を効果的に抑制することができる When connecting members connecting mutually adjacent wirings are provided between mutually adjacent wirings, it is possible to effectively suppress a high surge voltage that can occur between the drain and source of the semiconductor switching element. Further, connecting members are provided, and at least one of the connecting members includes a connecting member adjustment unit for adjusting the self-inductance of the wiring so that the sum of the self-inductance and the mutual inductance of each wiring is close to each other among the plurality of wirings. When provided, current concentration that may occur due to the provision of the adjustment section is reduced, so local heat generation that may occur due to the provision of the adjustment section can be effectively suppressed.
コンデンサ素子が、短手方向及び長手方向を有する電極面を有し、複数の半導体スイッチング素子が、コンデンサ素子よりも短手方向の一方側の領域に、長手方向に平行な方向に並べて配置され、複数の配線が、コンデンサ素子の電極面と複数の半導体スイッチング素子のそれぞれとを接続し、長手方向に平行な方向に間隔を空けて並べられている場合、各配線を短く構成することができるので、電力変換装置は小型化され、電力変換装置を低インダクタンス化することができる。 the capacitor element has an electrode surface having a lateral direction and a longitudinal direction, and a plurality of semiconductor switching elements are arranged side by side in a direction parallel to the longitudinal direction in a region on one side of the capacitor element in the lateral direction; When a plurality of wirings connect the electrode surface of the capacitor element and each of the plurality of semiconductor switching elements, and are arranged in parallel with the longitudinal direction at intervals, each wiring can be configured to be short. , the power converter can be miniaturized and the inductance of the power converter can be reduced.
実施の形態２．
実施の形態２に係る電力変換装置５０について説明する。図２６は実施の形態２に係る電力変換装置５０の要部の構成の概略を示す図、図２７は電力変換装置５０の要部の詳細構成の等価回路を示す図である。実施の形態２に係る電力変換装置５０は、半導体スイッチング素子群４を構成する半導体スイッチング素子の個数が、実施の形態１に示した電力変換装置５０とは異なる構成になっている。
A
半導体スイッチング素子群４は、半導体スイッチング素子４ａ、４ｂ、４ｃから構成される。図２６は、半導体スイッチング素子群４における半導体スイッチング素子４ａ、４ｂ、４ｃとコンデンサ素子２ａの負極側の電極２ａＮとの間の接続の構成を示している。小型化、及び低インダクタンス化のため、半導体スイッチング素子４ａ、４ｂ、４ｃとコンデンサ素子２ａの電極２ａＮを接続する配線は可能な限り短く接続する。そのため、半導体スイッチング素子４ａ、４ｂ、４ｃは、電極２ａＮの長手方向に平行な方向に並べて配置された３並列構成である。半導体スイッチング素子４ａのソース側の電極４ａＳとコンデンサ素子２ａの負極側の電極２ａＮとが配線４０１で接続され、半導体スイッチング素子４ｂのソース側の電極４ｂＳとコンデンサ素子２ａの負極側の電極２ａＮとが配線４０２で接続され、半導体スイッチング素子４ｃのソース側の電極４ｃＳとコンデンサ素子２ａの負極側の電極２ａＮとが配線４０３で接続される。配線４０１、４０２、４０３は、電極２ａＮの長手方向に平行な方向に間隔を空けて並べられている。
The semiconductor
図２７に示した等価回路は、配線４０１、４０２、４０３の等価回路である。配線４０１、４０２、４０３は、それぞれ自己インダクタンスＬｓ１、Ｌｓ２、Ｌｓ３を有している。配線４０１、４０２、４０３は相互に隣り合って配置されることで、各配線間で磁気結合するため、相互インダクタンスＭ１２、Ｍ２３、Ｍ１３を生じる。相互インダクタンス成分は、アンペールの法則Ｈ＝Ｉ÷（２πｒ）によると、磁界の強さＨは電流Ｉからの距離ｒに反比例する。そのため、各配線間で生じる相互インダクタンスの影響度は配線間の距離が近いほど、影響度が大きく、配線間の距離が遠いほど、影響度が小さくなる。各配線の形状を同一に揃えて自己インダクタンスを等しくしても、配線を横並びにした場合、ある配線に対して、他の配線から受ける相互インダクタンスの影響はそれぞれの配線において異なるため、自己インダクタンスと相互インダクタンスの総和は配線毎に異なることになる。
The equivalent circuit shown in FIG. 27 is an equivalent circuit of
配線４０１、４０３に挟まれて配置されている配線４０２は、配線４０１、４０３の双方に隣接しているため、相互インダクタンスＭ１２、Ｍ２３の影響を強く受ける。
一方、配線４０１は配線４０２のみと隣接しているため、相互インダクタンスＭ１２の影響のみを強く受ける。同様に、配線４０３は配線４０２のみと隣接しているため、相互インダクタンスＭ２３の影響のみを強く受ける。配線４０１、４０２、４０３に同相の電流が流れた時の配線４０１、４０２、４０３それぞれの自己インダクタンスＬｓ１、Ｌｓ２、Ｌｓ３と相互インダクタンスＭ１２、Ｍ２３、Ｍ１３との総和Ｌ４０１、Ｌ４０２、Ｌ４０３は、式（３）～（５）で示される。
Ｌ４０１＝Ｌｓ１＋Ｍ１２＋Ｍ１３ ・・・（３）
Ｌ４０２＝Ｌｓ２＋Ｍ１２＋Ｍ２３ ・・・（４）
Ｌ４０３＝Ｌｓ３＋Ｍ２３＋Ｍ１３ ・・・（５）
Since the
On the other hand, since the
L401=Ls1+M12+M13 (3)
L402=Ls2+M12+M23 (4)
L403=Ls3+M23+M13 (5)
ここで、配線４０１、４０２、４０３の配線長を全て等しくし、各配線の自己インダクタンスを揃えてＬｓ０（Ｌｓ１＝Ｌｓ２＝Ｌｓ３）とする。さらに、各配線の中心の長手方向の間隔である距離ｒ１、ｒ２が同じになるように各配線を等間隔（ｒ１＝ｒ２）で配置し、隣り合う配線間の相互インダクタンスを揃えてＭ０（Ｍ１２＝Ｍ２３）とする。その場合、各配線の自己インダクタンスと相互インダクタンスの総和は、式（６）～（８）で示される。なお、両隣でない相互インダクタンスＭ１３の影響は、両隣の相互インダクタンスＭ１２、Ｍ２３より十分小さいため、計算には含めないものとする。
Ｌ４０１＝Ｌｓ０＋Ｍ０ ・・・（６）
Ｌ４０２＝Ｌｓ０＋２×Ｍ０ ・・・（７）
Ｌ４０３＝Ｌｓ０＋Ｍ０ ・・・（８）
Here, the wiring lengths of the
L401=Ls0+M0 (6)
L402=Ls0+2×M0 (7)
L403=Ls0+M0 (8)
式（６）～（８）によると、Ｌ４０１＝Ｌ４０３、Ｌ４０１＜Ｌ４０２、Ｌ４０３＜Ｌ４０２となる。配線４０１、４０２、４０３の配線形状を同一にし、さらに等間隔で配線４０１、４０２、４０３を並べても、配線４０１、４０３は配線４０２よりも自己インダクタンスと相互インダクタンスの総和が小さくなる。
According to formulas (6) to (8), L401=L403, L401<L402, and L403<L402. Even if the
＜調整部＞
実施の形態２における調整部の配置について説明する。電力変換装置５０は、少なくとも３つの配線を備え、少なくとも両端の２つの配線は、配線の自己インダクタンスを調整する調整部を有している。図２６に示した構成では、調整部１００ａ、１００ｂを配線４０１、４０３に対して設けている。調整部１００ａ、１００ｂは、配線４０１、４０３の一部を切り欠いて設けられたスリットである。また、スリットは、配線４０１、４０３の延出方向に垂直な方向に延出している。配線４０１、４０３の延出方向は、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳからコンデンサ素子２ａの負極側の電極２ａＮにドレイン電流が流れる際、電流が流れる方向である。
<Adjuster>
Arrangement of the adjustment unit according to the second embodiment will be described. The
スリットを設けた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００ａ、１００ｂを設けることで幅ｗが変わるため、幅ｗの値に応じて自己インダクタンスを調整することができる。よって、式（６）～（８）において、配線４０１、４０３の自己インダクタンスＬｓ０を調整部１００ａ、１００ｂにより調整して、Ｌｓ０＋Ｍ０にすることで、各配線の自己インダクタンスと相互インダクタンスの総和を等しくすることができる。総和を等しくすることで、半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when a slit is provided will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the width w is changed by providing the adjusting
このように、半導体スイッチング素子４ａ、４ｂ、４ｃとコンデンサ素子２ａとを接続する、３並列で配置された配線４０１、４０２、４０３に対して、各配線に生じる相互インダクタンスの違いを考慮して、両端の２つの配線４０１、４０３に調整部１００ａ、１００ｂを設けることで、半導体スイッチング素子４ａ、４ｂ、４ｃとコンデンサ素子２ａとの間を最短で接続して小型化を維持しつつ、電流のアンバランスを抑制することができる。
Considering the difference in mutual inductance between the
＜変形例１＞
本実施の形態２における調整部１００ａ、１００ｂの変形例について説明する。図２８は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。変形例１では、調整部１００ａ、１００ｂを有する配線４０１、４０３が接続された対象の半導体スイッチング素子４ａ、４ｃが、調整部１００ａ、１００ｂを有しない配線４０２が接続された非対象の半導体スイッチング素子４ｂよりも、コンデンサ素子２ａから離間して配置されている。調整部１００ａ、１００ｂは、離間配置に対応して長くなった配線４０１、４０３の部分である。
<
Modifications of the
配線の長さを変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００ａ、１００ｂを設けることで長さｌが変わるため、長さｌの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１、４０２、４０３のそれぞれにおける総和を近づけることができる。配線４０１、４０２、４０３のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring length is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the length l is changed by providing the adjusting
配線の長さを長くすることで調整部を形成した別の構成を図２９に示す。図２９（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図２９（ｂ）は図２９（ａ）のＡ－Ａ断面位置で切断した電力変換装置５０の要部の断面図、図２９（ｃ）は図２９（ａ）のＢ－Ｂ断面位置で切断した電力変換装置５０の要部の断面図である。図２９に示した構成において、調整部１００ａ、１００ｂは、配線４０１、４０３を折り曲げて配線４０１、４０３の長さが変化している部分である。配線４０１、４０３を折り曲げることで配線４０１、４０３の長さを長くして調整部１００ａ、１００ｂを形成した場合、半導体スイッチング素子４ａ、４ｂ、４ｃの配置が変わらないので、電力変換装置５０の大型化を抑制することができる。
FIG. 29 shows another configuration in which the adjusting portion is formed by lengthening the wiring. FIG. 29(a) is a plan view showing the details of the configuration of the main part of another
＜変形例２＞
本実施の形態２における調整部１００ａ、１００ｂの別の変形例について説明する。図３０（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。図３０（ｂ）は、図３０（ａ）のＣ－Ｃ断面位置で切断した電力変換装置５０の要部の断面図である。変形例２では、配線は板状に形成され、調整部は、調整部を有しない配線の幅に比べて、配線の幅が変化している部分である。図３０（ａ）、（ｂ）に示した変形例では、配線４０１、４０３の幅が配線４０２の幅よりも短くなるように、配線の幅を変化させている。
<
Another modification of the
配線の幅を変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００ａ、１００ｂを設けることで幅ｗが変わるため、幅ｗの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１、４０２、４０３のそれぞれにおける総和を近づけることができる。配線４０１、４０２、４０３のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring width is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the width w is changed by providing the adjusting
配線の幅を変えることで調整部を形成した別の構成を図３１に示す。図３１は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図である。図３１に示した構成において、調整部１００ａ、１００ｂは、配線４０２の幅よりも配線４０１、４０３の幅が段階的に短くなるように配線４０１、４０３の幅を変化させた部分である。配線４０１、４０３の幅Ｗ１、Ｗ２、Ｗ３はそれぞれ異なっている。配線４０１の幅Ｗ２と配線４０３の幅Ｗ２は異なっていても構わない。配線４０１の幅Ｗ３と配線４０３の幅Ｗ３は異なっていても構わない。
FIG. 31 shows another configuration in which the adjustment portion is formed by changing the width of the wiring. FIG. 31 is a plan view showing the details of the configuration of the main part of another
＜変形例３＞
本実施の形態２における調整部１００ａ、１００ｂの別の変形例について説明する。図３２（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。図３２（ｂ）は、図３２（ａ）のＤ－Ｄ断面位置で切断した電力変換装置５０の要部の断面図である。変形例３では、配線は板状に形成され、調整部は、調整部を有しない配線の厚みに比べて、配線の厚みが変化している部分である。図３２（ａ）、（ｂ）に示した変形例では、配線４０１、４０３の厚みｔ１、ｔ３が配線４０２の厚みｔ２よりも小さくなるように、配線の厚みを変化させている。
<
Another modification of the
配線の厚みを変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００ａ、１００ｂを設けることで厚みｔが変わるため、厚みｔの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１、４０２、４０３のそれぞれにおける総和を近づけることができる。配線４０１、４０２、４０３のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of self-inductance adjustment when the wiring thickness is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the thickness t is changed by providing the adjusting
配線の厚みを変えることで調整部を形成した別の構成を図３３に示す。図３３（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図３３（ｂ）は図３３（ａ）のＥ－Ｅ断面位置で切断した電力変換装置５０の要部の断面図、図３３（ｃ）は図３３（ａ）のＦ－Ｆ断面位置で切断した電力変換装置５０の要部の断面図である。図３３に示した構成において、調整部１００ａ、１００ｂは、配線４０２の厚みよりも配線４０１、４０３の厚みが段階的に小さくなるように配線４０１、４０３の厚みを変化させた部分である。配線４０１、４０３の厚みｔ１、ｔ２、ｔ３はそれぞれ異なっている。配線４０１の厚みｔ２と配線４０３の厚みｔ２は異なっていても構わない。配線４０１の厚みｔ３と配線４０３の厚みｔ３は異なっていても構わない。
FIG. 33 shows another configuration in which the adjusting portion is formed by changing the thickness of the wiring. FIG. 33(a) is a plan view showing the details of the configuration of the main part of another
＜変形例４＞
本実施の形態２における調整部１００ａ、１００ｂの別の変形例について説明する。図３４（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。図３４（ｂ）は、図３４（ａ）のＧ－Ｇ断面位置で切断した電力変換装置５０の要部の断面図である。変形例４では、調整部は、調整部を有しない配線の比透磁率に比べて、配線の比透磁率が変化している部分である。図３４（ａ）、（ｂ）に示した変形例では、配線４０１、４０３の比透磁率μ１、μ３が配線４０２の比透磁率μ２よりも大きくなるように、それぞれの配線を異なる材料で形成して、それぞれの配線の比透磁率を変化させている。例えば、配線４０２の材料は銅であり、配線４０１、４０３の材料は鉄である。
<
Another modification of the
配線の比透磁率を変えた場合の、自己インダクタンスの調整の原理について説明する。平板の自己インダクタンスＬｓは比透磁率μ、長さｌ、及び長さｌと幅ｗと厚みｔの比の対数によって決定され、Ｌｓ＝μ÷２π×ｌ×（ｌｎ×（２×ｌ÷（ｗ＋ｔ））＋０．５）と表される。調整部１００ａ、１００ｂを設けることで比透磁率μが変わるため、比透磁率μの値に応じて自己インダクタンスを調整することができる。自己インダクタンスが調整できるので、配線４０１、４０２、４０３のそれぞれにおける総和を近づけることができる。配線４０１、４０２、４０３のそれぞれにおける総和が近づくため、動作モード（ｂ）で発生する半導体スイッチング素子間の電流のアンバランスを抑制することができる。
The principle of adjustment of self-inductance when the relative magnetic permeability of wiring is changed will be described. The self-inductance Ls of the flat plate is determined by the relative magnetic permeability μ, the length l, and the logarithm of the ratio of the length l to the width w to the thickness t, Ls = μ÷2π×l×(ln×(2×l÷( w+t))+0.5). Since the relative magnetic permeability μ is changed by providing the adjusting
配線の比透磁率を変えることで調整部を形成した別の構成を図３５に示す。図３５（ａ）は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図、図３５（ｂ）は図３５（ａ）のＨ－Ｈ断面位置で切断した電力変換装置５０の要部の断面図である。断面図では、断面部分を近づけて示している。図３５に示した構成において、調整部１００ａ、１００ｂは、調整部１００ａ、１００ｂを有しない配線４０２の周囲の部分の比透磁率μ５に比べて、配線４０１、４０３の周囲の部分の比透磁率μ４、μ６が変化している部分である。本実施の形態では、配線４０１、４０３の周囲の部分に、調整部１００ａ、１００ｂとして調整部材１０１ａ、１０１ｂを配置している。例えば、調整部１００ａ、１００ｂを有しない配線４０２の周囲の部分は空気であり、調整部材１０１ａ、１０１ｂは、鉄を含有した樹脂部材、またはフェライトである。
FIG. 35 shows another configuration in which the adjusting portion is formed by changing the relative magnetic permeability of the wiring. FIG. 35(a) is a plan view showing details of the configuration of the main part of another
＜変形例５＞
本実施の形態２における調整部１００ａ、１００ｂの別の変形例について説明する。図３６は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。変形例５では、相互に隣接した配線４０１、４０２の間に、相互に隣接した配線４０１、４０２を接続した接続部材４００ａ１を備え、相互に隣接した配線４０２、４０３の間に、相互に隣接した配線４０２、４０３を接続した接続部材４００ａ２を備えている。接続部材４００ａ１、４００ａ２は、インダクタンスの増大を抑制する部材である。
<
Another modification of the
図３７は、接続部材４００ａ１、４００ａ２を設けた場合と接続部材４００ａ１、４００ａ２を設けない場合の合成インダクタンス値Ｌｃｏｍを比較した図である。合成インダクタンス値Ｌｃｏｍは、配線４０１、４０２、４０３の自己インダクタンスと相互インダクタンスの総和Ｌ４０１、Ｌ４０２、Ｌ４０３の合成インダクタンス値である。合成インダクタンス値Ｌｃｏｍは、１／Ｌｃｏｍ＝１／Ｌ４０１＋１／Ｌ４０２＋１／Ｌ４０３で表される。図３７に示すように、接続部材４００ａ１、４００ａ２を設けた場合の合成インダクタンス値（ｗｉｔｈ４００ａ１、４００ａ２）は、接続部材４００ａ１、４００ａ２を設けない場合の合成インダクタンス値（ｗ／ｏ４００ａ１、４００ａ２）よりも小さくなる。そのため、接続部材４００ａ１、４００ａ２を設けた場合、Ｖ＝Ｌ×ｄｉ／ｄｔにより生じるサージ電圧を効果的に抑制することができる。
FIG. 37 is a diagram comparing the combined inductance value Lcom when the connection members 400a1 and 400a2 are provided and when the connection members 400a1 and 400a2 are not provided. The combined inductance value Lcom is the combined inductance value of the total sums L401, L402, and L403 of the self-inductance and mutual inductance of the
＜変形例６＞
本実施の形態２における調整部１００ａ、１００ｂの別の変形例について説明する。図３８は実施の形態２に係る別の電力変換装置５０の要部の構成の詳細を示す平面図で、半導体スイッチング素子４ａ、４ｂ、４ｃのソース側の電極４ａＳ、４ｂＳ、４ｃＳ、コンデンサ素子２ａの負極側の電極２ａＮ、及びこれらを接続する配線４０１、４０２、４０３の構成を示している。変形例６では、変形例５と同様に接続部材を備え、複数の配線の間で、各配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、接続部材の少なくとも１つに、配線の自己インダクタンスを調整する接続部材調整部が設けられている。図３８に示した変形例では、電力変換装置５０は、配線４０１、４０２の間に、相互に隣接した配線４０１、４０２を接続した接続部材４００ａ１を備え、接続部材４００ａ１に、配線４０１の自己インダクタンスを調整する接続部材調整部１０２ａが設けられている。また、電力変換装置５０は、配線４０２、４０３の間に、相互に隣接した配線４０２、４０３を接続した接続部材４００ａ２を備え、接続部材４００ａ２に、配線４０３の自己インダクタンスを調整する接続部材調整部１０２ｂが設けられている。
<
Another modification of the
配線４０１、４０３に調整部１００ａ、１００ｂを設けずに、配線４０１の自己インダクタンスを調整する接続部材調整部１０２ａを接続部材４００ａ１に設け、配線４０３の自己インダクタンスを調整する接続部材調整部１０２ｂを接続部材４００ａ２に設けたため、調整部１００ａ、１００ｂを設けたことで生じ得る電流集中が低減されるので、調整部１００ａ、１００ｂを設けたことで生じ得る局所的な発熱を効果的に抑制することができる。
Instead of providing the
＜ゲート浮きと配線インダクタンスのアンバランス比との関係＞
各実施の形態に係る電力変換装置５０では、下アーム側の半導体スイッチング素子群４とコンデンサ素子２ａの負極側の電極２ａＮとを接続する配線４００を複数並列で配置する構成を例として示した。各配線における自己インダクタンスと相互インダクタンスの総和が等しくなるように、調整部により総和を調整することが望ましい。しかしながら、各配線における総和を一致させることは困難である。そこで、各配線における総和をどの程度近づければ本願の効果が得られるのかを説明する。
<Relationship between Gate Float and Unbalance Ratio of Wiring Inductance>
In the
図３９は、ゲート浮きと配線インダクタンスのアンバランス比との関係を示す図である。配線インダクタンスのアンバランス比は、下アーム側の半導体スイッチング素子群４とコンデンサ素子２ａの負極側の電極２ａＮとを接続する各配線の自己インダクタンスと相互インダクタンスの総和の最大値と最小値の比である。スイッチング側の半導体スイッチング素子のスイッチング速度（ｄｉ／ｄｔ）が１０ｋＡ／ｕｓｅｃの条件にてターンオン動作した時に、非スイッチング側の半導体スイッチング素子のゲート－ソース間電圧のピーク値を求めた結果、配線のアンバランス比が大きいほどゲート浮きは大きくなることがわかった。一般的にゲート電圧閾値（Ｖｔｈ）は数Ｖ～６Ｖ程度である。そのため、自己インダクタンスと相互インダクタンスの総和を考慮した上で、配線インダクタンスのアンバランス比を１９％以下とすれば、ゲート浮きは６Ｖ程度を下回るため、ゲート浮きがＶｔｈを上回って誤オンする現象を防げることが図３９よりわかる。
FIG. 39 is a diagram showing the relationship between the gate floating and the imbalance ratio of the wiring inductance. The wiring inductance unbalance ratio is the ratio of the maximum value to the minimum value of the sum of the self-inductance and mutual inductance of each wiring connecting the semiconductor
本実施の形態では、複数の配線のそれぞれにおける自己インダクタンスと相互インダクタンスの総和の、最大値と最小値との比が１９％以下である。このように構成することで、複数の半導体スイッチング素子におけるゲート－ソース間電圧波形のゲートの浮きが抑制されるので、半導体スイッチング素子間の共振によるゲート電圧の誤オンを抑制することができる。また、本実施の形態では、半導体スイッチング素子のスイッチング速度（ｄｉ／ｄｔ）は、１０ｋＡ／ｕｓｅｃ以上である。このように構成することで、スイッチング速度が速く共振が発生しやすい構成であっても、調整部が設けられていることで、半導体スイッチング素子間の共振によるゲート電圧の誤オンを効果的に抑制することができる。 In this embodiment, the ratio of the maximum value to the minimum value of the total sum of self-inductance and mutual inductance in each of the plurality of wirings is 19% or less. With this configuration, floating of the gates of the gate-source voltage waveforms in the plurality of semiconductor switching elements is suppressed, so that erroneous turn-on of the gate voltage due to resonance between the semiconductor switching elements can be suppressed. Moreover, in the present embodiment, the switching speed (di/dt) of the semiconductor switching element is 10 kA/usec or more. With this configuration, even if the switching speed is high and resonance is likely to occur, the provision of the adjustment unit effectively suppresses erroneous turn-on of the gate voltage due to resonance between the semiconductor switching elements. can do.
本実施の形態では、例えば、半導体スイッチング素子は、バンドギャップがケイ素よりも広いワイドバンドギャップ半導体である。各実施の形態に係る電力変換装置の課題である半導体スイッチング素子間の電位差による共振現象は、電位差が大きいほど発生する。スイッチングのタイミング、リカバリのタイミングのずれを抑えることができても、スイッチング速度（ｄＶ／ｄｔ）が早いと、少しのタイミングのずれでも電位差が発生してしまう。このため、本実施の形態の電力変換装置では、高速でスイッチングする（電位差が発生しやすい）素子を用いたほうがより大きな効果を奏する。半導体スイッチング素子は、ケイ素よりもバンドギャップの広い材料（例えばＳｉＣ）からなるワイドバンドギャップ半導体で形成された素子ほどスイッチング速度を早くできる。そのため、半導体スイッチング素子にワイドバンドギャップ半導体を用いた場合、スイッチング速度が速く共振が発生しやすい構成であっても、調整部が設けられていることで、半導体スイッチング素子間の共振によるゲート電圧の誤オンを効果的に抑制することができる。 In the present embodiment, for example, the semiconductor switching element is a wide bandgap semiconductor having a wider bandgap than silicon. The resonance phenomenon due to the potential difference between the semiconductor switching elements, which is a problem of the power converter according to each embodiment, occurs as the potential difference increases. Even if the switching timing and recovery timing shifts can be suppressed, if the switching speed (dV/dt) is high, even a slight shift in timing will cause a potential difference. Therefore, in the power conversion device of the present embodiment, the use of elements that switch at high speed (potential difference is likely to occur) produces a greater effect. A semiconductor switching element can increase the switching speed of an element formed of a wide bandgap semiconductor made of a material having a wider bandgap than silicon (for example, SiC). Therefore, when a wide bandgap semiconductor is used for the semiconductor switching element, even if the switching speed is high and resonance is likely to occur, the provision of the adjustment section can reduce the gate voltage due to resonance between the semiconductor switching elements. False turn-on can be effectively suppressed.
各実施の形態の電力変換装置では、複数の半導体スイッチング素子が直接コンデンサ素子に接続された構成にて説明したが、これに限るものではなく、半導体スイッチング素子を有したパワーモジュールがコンデンサ素子に接続される構成でも構わない。パワーモジュールが複数並列に配置された構成、または１つのパワーモジュールの内部に複数の半導体スイッチング素子が内蔵されている構成でも同様の課題が発生するため、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device of each embodiment, a configuration in which a plurality of semiconductor switching elements are directly connected to a capacitor element has been described. It does not matter if the configuration is The same problem occurs in a configuration in which a plurality of power modules are arranged in parallel, or in a configuration in which a plurality of semiconductor switching elements are built into one power module. effect.
各実施の形態の電力変換装置では、コンデンサ素子の並列数は１並列構成として説明したが、これに限るものではなく、複数のコンデンサ素子を並列させた構成であっても構わない。複数の半導体スイッチング素子で構成されることで同様の課題が発生するため、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device of each embodiment, the number of parallel capacitor elements is one, but the configuration is not limited to this, and a plurality of capacitor elements may be arranged in parallel. Since the same problem arises due to the configuration of a plurality of semiconductor switching elements, the same effect can be obtained by applying the configuration disclosed in the present application.
各実施の形態の電力変換装置では、半導体スイッチング素子の並列数と、半導体スイッチング素子とコンデンサ素子との間を接続する配線の並列数とは、１対１の関係となる構成にて説明したが、これに限るものではない。半導体スイッチング素子が２並列の構成、または半導体スイッチング素子とコンデンサ素子との間を接続する配線の並列数が３並列以上の構成であっても構わない。このような構成であっても、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device of each embodiment, the number of parallel semiconductor switching elements and the number of parallel wiring connecting between the semiconductor switching elements and the capacitor elements are in a one-to-one relationship. , but not limited to this. A configuration in which two semiconductor switching elements are arranged in parallel, or a configuration in which the number of parallel wirings connecting between the semiconductor switching elements and the capacitor element is three or more may be employed. Even with such a configuration, similar effects can be obtained by applying the configuration disclosed in the present application.
各実施の形態に係る電力変換装置では、半導体スイッチング素子とコンデンサ素子とを接続する配線は２並列構成または３並列構成として説明したが、これに限るものではない。複数並列であれば４並列以上の構成であってもよく、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device according to each embodiment, the wiring connecting the semiconductor switching elements and the capacitor elements has been described as having a two-parallel configuration or a three-parallel configuration, but the present invention is not limited to this. As long as there are multiple parallels, the configuration may be four or more parallels, and the same effect can be obtained by applying the configuration disclosed in the present application.
各実施の形態に係る電力変換装置では、半導体スイッチング素子の並列数は２並列構成または３並列構成として説明したが、これに限るものではない。複数並列であれば４並列以上の構成であってもよく、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device according to each embodiment, the number of parallel semiconductor switching elements has been described as two-parallel configuration or three-parallel configuration, but it is not limited to this. As long as there are multiple parallels, the configuration may be four or more parallels, and the same effect can be obtained by applying the configuration disclosed in the present application.
各実施の形態に係る電力変換装置では、自己インダクタンスが小さい配線に対して、調整部を設けた構成として説明したが、これに限るものではない。自己インダクタンスが大きい配線もしくは双方の配線に対して調整部を設けてもよく、本願で開示した構成を適用することで同様の効果を奏する。 Although the power converter according to each embodiment has been described as having a configuration in which an adjustment unit is provided for wiring having a small self-inductance, the present invention is not limited to this. An adjustment unit may be provided for the wiring having a large self-inductance or for both wirings, and the same effect can be obtained by applying the configuration disclosed in the present application.
各実施の形態に係る電力変換装置では、下アーム側の半導体スイッチング素子群とコンデンサ素子の負極側の電極とを接続する配線に対して、調整部を設ける構成として説明したが、これに限るものではない。コンデンサ素子の正極側の電極と上アーム側の半導体スイッチング素子群とを接続する配線に対して調整部を設けてもよく、本願で開示した構成を適用することで同様の効果を奏する。 In the power conversion device according to each embodiment, the description has been given of the configuration in which the adjusting section is provided for the wiring that connects the semiconductor switching element group on the lower arm side and the negative electrode of the capacitor element, but the configuration is limited to this. isn't it. An adjusting portion may be provided for the wiring that connects the positive electrode of the capacitor element and the semiconductor switching element group on the upper arm side, and the same effect can be obtained by applying the configuration disclosed in the present application.
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Also, while this application has described various exemplary embodiments and examples, various features, aspects, and functions described in one or more of the embodiments may vary from particular embodiment to specific embodiment. The embodiments are applicable singly or in various combinations without being limited to the application.
Accordingly, numerous variations not illustrated are envisioned within the scope of the technology disclosed herein. For example, modification, addition or omission of at least one component, extraction of at least one component, and combination with components of other embodiments shall be included.
１ 直流入力電源、２ 平滑用コンデンサ、２ａ コンデンサ素子、２ａＰ 電極、２ａＮ 電極、３～８ 半導体スイッチング素子群、３ａ、３ｂ、４ａ、４ｂ、４ｃ、６ａ、６ｂ、８ａ、８ｂ 半導体スイッチング素子、３ａＤ、３ｂＤ、４ａＳ、４ｂＳ、４ｃＳ 電極、９ モータ、１０ 制御部、１０ａ ゲートドライバ回路、２０ 電圧センサ回路、２１ａ～２１ｃ 電流センサ回路、３１ａ～３１ｄ 信号線、３２ａ～３２ｆ 制御線、５０ 電力変換装置、１００、１００ａ、１００ｂ 調整部、１０１、１０１ａ、１０１ｂ 調整部材、１０２、１０２ａ、１０２ｂ 接続部材調整部、４００、４０１、４０２、４０３、６０１、６０２、８０１、８０２ 配線、４００ａ、４００ａ１、４００ａ２ 接続部材
1 DC input power supply, 2 smoothing capacitor, 2a capacitor element, 2aP electrode, 2aN electrode, 3 to 8 semiconductor switching element group, 3a, 3b, 4a, 4b, 4c, 6a, 6b, 8a, 8b semiconductor switching element, 3aD , 3bD, 4aS, 4bS, 4cS electrode, 9 motor, 10 control unit, 10a gate driver circuit, 20 voltage sensor circuit, 21a to 21c current sensor circuit, 31a to 31d signal line, 32a to 32f control line, 50 power converter , 100, 100a, 100b adjusting
Claims (16)
前記コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、
前記コンデンサ素子と複数の前記半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線と、を備え、
複数の前記配線の間で、各前記配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、複数の前記配線の少なくとも１つに、前記配線の自己インダクタンスを調整する調整部が設けられ、
複数の前記配線のそれぞれにおける自己インダクタンスと相互インダクタンスの総和の、最大値と最小値との比が１９％以下である電力変換装置。 a capacitor element;
a plurality of semiconductor switching elements connected in parallel to the capacitor element and arranged side by side;
A plurality of wirings arranged side by side for connecting the capacitor element and each of the plurality of semiconductor switching elements,
At least one of the plurality of wirings is provided with an adjustment unit that adjusts the self-inductance of the wiring so that the sum of the self-inductance and the mutual inductance of each of the wirings is close to each other among the plurality of wirings ,
A power conversion device , wherein the ratio of the maximum value to the minimum value of the total sum of self-inductance and mutual inductance in each of the plurality of wirings is 19% or less.
前記調整部は、離間配置に対応して長くなった前記配線の部分である請求項１または２に記載の電力変換装置。 The target semiconductor switching element to which the wiring having the adjustment section is connected is arranged further away from the capacitor element than the non-target semiconductor switching element to which the wiring not having the adjustment section is connected. ,
The power conversion device according to claim 1 or 2, wherein the adjustment section is a portion of the wiring that is elongated corresponding to the spaced arrangement.
前記調整部は、前記調整部を有しない前記配線の幅に比べて、前記配線の幅が変化している部分である請求項１または２に記載の電力変換装置。 The wiring is formed in a plate shape,
The power conversion device according to claim 1 or 2, wherein the adjustment portion is a portion in which the width of the wiring is changed compared to the width of the wiring without the adjustment portion.
前記調整部は、前記調整部を有しない前記配線の厚みに比べて、前記配線の厚みが変化している部分である請求項１または２に記載の電力変換装置。 The wiring is formed in a plate shape,
The power converter according to claim 1 or 2, wherein the adjustment portion is a portion where the thickness of the wiring is changed compared to the thickness of the wiring without the adjustment portion.
複数の前記半導体スイッチング素子は、前記コンデンサ素子よりも前記短手方向の一方側の領域に、前記長手方向に平行な方向に並べて配置され、
複数の前記配線は、前記コンデンサ素子の前記電極面と複数の前記半導体スイッチング素子のそれぞれとを接続し、前記長手方向に平行な方向に間隔を空けて並べられている請求項１または２に記載の電力変換装置。 The capacitor element has an electrode surface having a lateral direction and a longitudinal direction,
the plurality of semiconductor switching elements are arranged side by side in a direction parallel to the longitudinal direction in a region on one side of the capacitor element in the lateral direction;
3. The plurality of wirings according to claim 1, wherein the plurality of wirings connect the electrode surfaces of the capacitor elements and the plurality of semiconductor switching elements, respectively, and are arranged at intervals in a direction parallel to the longitudinal direction. power converter.
前記コンデンサ素子に並列に接続され、並べて配置された複数の半導体スイッチング素子と、
前記コンデンサ素子と複数の前記半導体スイッチング素子のそれぞれとを接続し、並べて配置された複数の配線と、
相互に隣接した前記配線の間に、相互に隣接した前記配線を接続した接続部材と、を備え、
複数の前記配線の間で、各前記配線の自己インダクタンスと相互インダクタンスの総和が、互いに近づくように、前記接続部材の少なくとも１つに、前記配線の自己インダクタンスを調整する接続部材調整部が設けられている電力変換装置。 a capacitor element;
a plurality of semiconductor switching elements connected in parallel to the capacitor element and arranged side by side;
a plurality of wirings arranged side by side for connecting the capacitor element and each of the plurality of semiconductor switching elements;
a connection member that connects the mutually adjacent wirings between the mutually adjacent wirings,
At least one of the connection members is provided with a connection member adjustment unit for adjusting the self-inductance of the wiring so that the total sum of the self-inductance and the mutual inductance of each of the wirings becomes close to each other among the plurality of the wirings. power converters.
少なくとも両端の２つの前記配線は、前記配線の自己インダクタンスを調整する調整部を有している請求項１または２に記載の電力変換装置。 comprising at least three of said wires;
3. The power conversion device according to claim 1, wherein at least two of the wirings at both ends have adjusting units for adjusting the self-inductance of the wirings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022065476A JP7329654B1 (en) | 2022-04-12 | 2022-04-12 | power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022065476A JP7329654B1 (en) | 2022-04-12 | 2022-04-12 | power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7329654B1 true JP7329654B1 (en) | 2023-08-18 |
| JP2023155949A JP2023155949A (en) | 2023-10-24 |
Family
ID=87568952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022065476A Active JP7329654B1 (en) | 2022-04-12 | 2022-04-12 | power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7329654B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296727A (en) | 2008-06-03 | 2009-12-17 | Toyota Industries Corp | Power conversion apparatus |
| JP2012095472A (en) | 2010-10-28 | 2012-05-17 | Mitsubishi Electric Corp | Power conversion device |
| JP2012195663A (en) | 2011-03-15 | 2012-10-11 | Shinshu Univ | Antenna and frequency adjustment method therefor |
| JP2012231593A (en) | 2011-04-26 | 2012-11-22 | Nippon Soken Inc | Power conversion device |
| JP2013017359A (en) | 2011-07-06 | 2013-01-24 | Nippon Soken Inc | Connection wiring including bus bar, and power converter |
| WO2013136415A1 (en) | 2012-03-12 | 2013-09-19 | 三菱電機株式会社 | Power conversion apparatus |
| WO2021117213A1 (en) | 2019-12-13 | 2021-06-17 | 三菱電機株式会社 | Power conversion device |
-
2022
- 2022-04-12 JP JP2022065476A patent/JP7329654B1/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296727A (en) | 2008-06-03 | 2009-12-17 | Toyota Industries Corp | Power conversion apparatus |
| JP2012095472A (en) | 2010-10-28 | 2012-05-17 | Mitsubishi Electric Corp | Power conversion device |
| JP2012195663A (en) | 2011-03-15 | 2012-10-11 | Shinshu Univ | Antenna and frequency adjustment method therefor |
| JP2012231593A (en) | 2011-04-26 | 2012-11-22 | Nippon Soken Inc | Power conversion device |
| JP2013017359A (en) | 2011-07-06 | 2013-01-24 | Nippon Soken Inc | Connection wiring including bus bar, and power converter |
| WO2013136415A1 (en) | 2012-03-12 | 2013-09-19 | 三菱電機株式会社 | Power conversion apparatus |
| WO2021117213A1 (en) | 2019-12-13 | 2021-06-17 | 三菱電機株式会社 | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023155949A (en) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108631552B (en) | Power conversion device | |
| JP4902029B1 (en) | Power semiconductor module | |
| US10396651B2 (en) | Power conversion apparatus | |
| CN102804570B (en) | 3-stage pulse width modulation inverter with discharge network | |
| CN103782380B (en) | semiconductor module | |
| JP6717270B2 (en) | Semiconductor module | |
| JP6400201B2 (en) | Power semiconductor module | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| JP5289536B2 (en) | Power semiconductor module | |
| US9607931B2 (en) | Semiconductor device for suppressing a temperature increase in beam leads | |
| US20200266240A1 (en) | Semiconductor module and power conversion apparatus | |
| TW201838336A (en) | Semiconductor apparatus and inverter system | |
| CN109768694A (en) | A kind of power module with fuse | |
| US10439606B2 (en) | Semiconductor module | |
| CN109768039A (en) | A kind of two-side radiation power module | |
| JP7329654B1 (en) | power converter | |
| JP3896940B2 (en) | Semiconductor device | |
| US10756648B2 (en) | Inverter system with enhanced common source inductance generated at gate driver | |
| CN109585436A (en) | A kind of power module of interspersed branch's layout | |
| US11750109B2 (en) | Power conversion device | |
| US20240162212A1 (en) | Power semiconductor module comprising switch elements and diodes | |
| CN109560066A (en) | A kind of power module with gap bridge conductive layer | |
| WO2020078082A1 (en) | Different-edge-connecting power electrode assembly and power module | |
| WO2023042482A1 (en) | Power semiconductor module and power conversion device | |
| KR20240054012A (en) | Power module for vehicle and motor drive units including them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7329654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |