JP7328429B1

JP7328429B1 - 電流センサ

Info

Publication number: JP7328429B1
Application number: JP2022160158A
Authority: JP
Inventors: 健田中; 真規辻本
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2022-10-04
Filing date: 2022-10-04
Publication date: 2023-08-16
Anticipated expiration: 2042-10-04
Also published as: CN220543020U; JP2024053757A; US20240110949A1

Abstract

【課題】個体間で計測電流の計測の感度のばらつきを抑制可能であり、高い品質の小型で高感度の電流センサを提供する。【解決手段】電流センサは、少なくとも１つの磁電変換素子と、少なくとも１つの磁電変換素子を平面視で少なくとも部分的に取り囲み、少なくとも１つの磁電変換素子で計測される計測電流が流れる導体と、半導体基板で構成され、少なくとも１つの磁電変換素子と前記導体とを第１面で支持する素子支持部と、少なくとも１つの磁電変換素子から出力される信号を処理する信号処理ＩＣと、少なくとも１つの磁電変換素子、導体、及び信号処理ＩＣを封止する封止部と、封止部の側面に一部が露出し、導体と電気的に接続され、計測電流を導体に入力し、導体からの前記計測電流を出力する一対の第１リード端子とを備える。【選択図】図１Ａ

Description

本発明は、電流センサに関する。

特許文献１及び特許文献２には、磁電変換素子を有する電流センサが開示されている。
［先行技術文献］
［特許文献］
［特許文献１］特許第６４１５１４８号
［特許文献２］特許第６０１７１８２号

磁電変換素子を有する電流センサにおいて、磁電変換素子の位置が個体間でばらつくことで、磁電変換素子により計測される計測電流の感度が個体間でばらつきが生じて、電流センサの品質を損なう可能性がある。

本発明の一態様に係る電流センサは、少なくとも１つの磁電変換素子を備えてよい。前記電流センサは、前記少なくとも１つの磁電変換素子を平面視で少なくとも部分的に取り囲み、前記少なくとも１つの磁電変換素子で計測される計測電流が流れる導体を備えてよい。前記電流センサは、半導体基板で構成され、前記少なくとも１つの磁電変換素子と前記導体とを第１面で支持する素子支持部を備えてよい。前記電流センサは、前記少なくとも１つの磁電変換素子から出力される信号を処理する信号処理ＩＣを備えてよい。前記電流センサは、前記少なくとも１つの磁電変換素子、前記導体、及び前記信号処理ＩＣを封止する封止部を備えてよい。前記電流センサは、前記封止部の側面に一部が露出し、前記導体と電気的に接続され、前記計測電流を前記導体に入力し、前記導体からの前記計測電流を出力する一対の第１リード端子を備えてよい。

前記電流センサは、前記封止部の側面に一部が露出し、前記信号処理ＩＣと電気的に接続される複数の第２リード端子を備えてよい。前記電流センサは、前記複数の第２リード端子のうちの少なくとも１つの第２リード端子と一体的に構成され、前記信号処理ＩＣを前記第１面と同じ側の面で支持するＩＣ支持部を備えてよい。

いずれかの前記電流センサにおいて、前記一対の第１リード端子と、前記複数の第２リード端子とは、前記信号処理ＩＣを介して第１方向において対向して配置されてよい。前記導体は、前記第１方向と交差する第２方向において、平面視で互いに離間する第１部分と第２部分とを含んでよい。前記少なくとも１つの磁電変換素子は、前記第１部分と前記第２部分との間に配置されてよい。前記素子支持部は、前記第２方向の両端部分で前記第１部分及び前記第２部分を支持してよい。前記素子支持部の前記両端部分の間の前記第１部分及び前記第２部分を支持していない部分の前記第２方向における距離をＬ、前記素子支持部の厚さをｈとした場合、Ｌ＜８×１０^６×ｈ^２を満たしてよい。

いずれかの前記電流センサにおいて、前記素子支持部の厚さｈは、０．１ｍｍから０．７ｍｍの範囲でよい。

いずれかの前記電流センサは、前記素子支持部の前記第１面に前記導体を接着させる接着層をさらに備えてよい。

いずれかの前記電流センサにおいて、前記接着層は、ダイアタッチフィルムでよい。

いずれかの前記電流センサにおいて、前記半導体基板は、シリコン基板でよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る電流センサの天井面側から見た模式的な平面図である。図１Ａに示す電流センサのＡ－Ａ線断面図である。本実施形態に係る電流センサの製造方法の手順を示すフローチャートである。本実施形態に係る電流センサの製造工程を模式的に示す図である。本実施形態に係る電流センサの製造工程を模式的に示す図である。本実施形態に係る電流センサの製造工程を模式的に示す図である。本実施形態に係る電流センサの製造工程を模式的に示す図である。本実施形態の変形例に係る電流センサの導体周辺の天井面側から見た模式的な平面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

電流センサは、計測対象の計測電流が流れる１次導体と、計測電流に起因して発生する磁界を検出する磁電変換素子と、磁電変換素子の信号を増幅して外部に出力する信号処理ＩＣとを備え、１次導体、磁電変換素子、及び信号処理ＩＣをモールド樹脂で封止することで１つの半導体パッケージとして提供される。

例えば、特許文献１には、Ｕ字形状の１次導体と、１次導体の開口部に配置される磁電変換素子と、信号処理ＩＣとを備える電流センサが開示されている。磁電変換素子を支持する絶縁部材は、１次導体とは接触せずに、信号処理ＩＣを支持する支持部の底面に接触するように配置されている。

また、特許文献２には、同様にＵ字形状の１次導体と、１次導体の開口部に配置される磁電変換素子と、信号処理ＩＣとを備える電流センサが開示されている。磁電変換素子を支持する絶縁部材は、１次導体の裏面に接触するように配置されている。

特許文献１及び特許文献２に記載の電流センサでは、磁電変換素子を支持する絶縁部材が絶縁テープ、または絶縁シートで構成されている。しかしながら、絶縁部材は、剛性が低いため、組立工程における樹脂の封止時に、絶縁部材が変形してしまう可能性がある。絶縁部材が変形すると、１次導体の開口部に設けた磁電変換素子の位置が変わってしまい、磁電変換素子により計測される計測電流の感度が個体間でばらつきが生じて、電流センサの品質を損なう可能性がある。

また、特許文献１及び特許文献２に記載されたような電流センサに用いられる絶縁部材を製造する装置は、一般的な後工程で用いられる汎用装置ではなく、専用装置である。専用の装置は、絶縁部材を所望の大きさに切り取り、リードフレームに貼り付けることを行っている。よって、このような電流センサを製造するためには、専用装置への投資が必要であり、製造工程が煩雑になることから、コストが増大する懸念がある。

そこで、各実施形態では、個体間で計測電流の計測の感度のばらつきを抑制可能であり、高い品質の小型で高感度の電流センサを提供する。加えて、各実施形態では、効率的な生産により、量産効果によるコストの低減を実現可能な小型で高感度の電流センサを提供する。

図１Ａ及び図１Ｂは、実施形態に係る電流センサ１０として機能する半導体パッケージの内部構成を示す。図１Ａは、実施形態に係る電流センサ１０の天井面側（Ｚ軸方向）から見た模式的な平面図である。図１Ｂは、図１Ａに示す電流センサ１０のＡ－Ａ線断面図である。

座標は、図１Ａにおいて、紙面に対して平行で下から上の向きをＸ軸方向、紙面に対して平行で右から左の向きをＹ軸方向、紙面に対して垂直で奥から手前の向きをＺ軸方向と定義する。Ｘ軸、Ｙ軸、及びＺ軸の何れか１つの軸は、他の軸と直交する。

電流センサ１０は、信号処理ＩＣ１００、磁電変換素子２０、ＩＣ支持部１１２、素子支持部１１４、導体１２０、封止部１３０、一対のリード端子１４０、複数のリード端子１５０、及び吊りピン１６０を備える。磁電変換素子２０は、ワイヤ３０を介して信号処理ＩＣ１００と電気的に接続される。信号処理ＩＣ１００は、ワイヤ１０８を介して複数のリード端子１５０と電気的に接続される。ワイヤ３０及びワイヤ１０８は、Ａｕ、Ａｇ、Ｃｕ、またはＡｌを主成分とする導電体材料で形成されてよい。

封止部１３０は、磁電変換素子２０、導体１２０、信号処理ＩＣ１００、ＩＣ支持部１１２、素子支持部１１４、ワイヤ３０、及びワイヤ１０８をモールド樹脂で封止する。モールド樹脂は、例えば、シリカが添加されたエポキシ系の熱硬化型樹脂で構成され、トランファーモールドで半導体パッケージに成形されてよい。半導体パッケージに成形されるので、小型の電流センサ１０を実現できる。

磁電変換素子２０が、導体１２０に流れる計測電流に応じて変化する特定方向の磁場を検出して、信号処理ＩＣ１００が、磁界の大きさに応じた信号を増幅して、増幅された信号をリード端子１５０を介して出力する。磁電変換素子２０は、ＧａＡｓ基板上に形成された化合物半導体からなり、Ｚ軸方向からの平面視で正方形または長方形で切り出されたチップでよい。磁電変換素子２０は、シリコン、または化合物半導体で構成された基板と、基板上に設けられる磁電変換部とを有してよい。基板の厚さは、Ｚ軸方向負側の面を研磨することで調整される。基板は、５０μｍから６００μｍの範囲の所望の厚さを有してよい。Ｚ軸方向の磁界を検出することになるので、ホール素子が、図示の磁電変換素子として適当である。また、磁電変換素子２０がＸＹ平面上の何れか１軸方向の磁界を検出する位置に配置されるのであれば、例えば、Ｘ軸方向の磁界を検出する位置に配置されるのであれば、磁気抵抗素子、またはフラックスゲート素子が、磁電変換素子として適当である。

本実施形態では、電流センサ１０が、１つの磁電変換素子２０を備える例について説明する。しかし、電流センサ１０は、２つ以上の磁電変換素子２０を備えてもよい。平面視で複数の磁電変換素子２０のそれぞれの少なくとも一部は、導体１２０に取り囲まれてよい。複数の磁電変換素子２０のそれぞれの間には、導体１２０の一部が配置されてよい。

信号処理ＩＣ１００は、磁電変換素子２０から出力される信号を処理する。信号処理ＩＣ１００は、大規模集積回路（ＬＳＩ）である。信号処理ＩＣ１００は、平面視で、長方形、または正方形に切り出される。信号処理ＩＣ１００は、Ｓｉ基板上に形成されたＳｉモノリシック半導体からなる信号処理回路でよい。Ｓｉ基板の代わりに化合物半導体基板でもよい。信号処理回路は、磁電変換素子２０から出力される磁界の大きさに応じた出力信号を処理する。信号処理回路は、出力信号に基づいて導体１２０に流れる計測電流の電流値を示す出力信号をリード端子１５０を介して出力する。信号処理ＩＣ１００の基板の厚さは、Ｚ軸方向負側の面を研磨することで調整される。基板は、５０μｍから６００μｍの範囲の所望の厚さを有する。信号処理ＩＣ１００の信号処理回路には、磁電変換素子の磁界の大きさに応じた微小な出力信号を入力して、少なくとも入力信号を増幅する回路が備えられる。

導体１２０は、平面視でＵ字形状を成し、磁電変換素子２０を平面視で少なくとも部分的に取り囲み、磁電変換素子２０で計測される計測電流が流れる。導体１２０は、一対のリード端子１４０と電気的に接続される。導体１２０は、一対のリード端子１４０と物理的に一体的に構成されてよい。一対のリード端子１４０の一方のリード端子１４０から計測電流が入力され、導体１２０を介して他方のリード端子１４０から計測電流が出力される。一対のリード端子１４０及び導体１２０は、銅を主成分とする導電体材料のリードフレームにより一体的に構成されてよい。一対のリード端子１４０及び導体１２０には、磁電変換素子２０で計測される計測電流が流れる。導体１２０は、封止部１３０の側面１３０ａ側に開口するスリット１４０ａを有する。磁電変換素子２０は、スリット１４０ａ内に配置される。導体１２０を流れる計測電流は、Ｕ字形状の一方の端から他方の端に沿って流れる。これにより、導体１２０の周囲に、計測電流の大きさと、導体１２０からの距離とに応じた磁界が生成される。磁電変換素子２０が配置された位置では、Ｚ軸方向成分が最も大きくなるような磁界が発生する。磁電変換素子２０は、スリット１４０ａの中に配置されるので、計測電流に対して高い感度が得られる。

一対のリード端子１４０と、複数のリード端子１５０とは、信号処理ＩＣ１００の厚さ方向（Ｚ軸方向）と交差する方向（Ｙ軸方向）において、信号処理ＩＣ１００を介して対向して配置される。一対のリード端子１４０の一部は、封止部１３０の側面１３０ａから露出する。複数のリード端子１５０の一部は、封止部１３０の側面１３０ａとは反対側の側面１３０ｂから露出する。吊りピン１６０の一部は、封止部１３０の側面１３０ａ及び側面１３０ｂとは異なるＸ軸方向において対向する側面１３０ｃ及び側面１３０ｄから露出する。吊りピン１６０は、製造段階で半導体パッケージをリードフレームに支持するための金属製部材である。吊りピン１６０は、組立工程を通して、成型されたモールド樹脂である封止部１３０を支えるためのリードである。

複数のリード端子１５０は、信号処理ＩＣ１００と電気的に接続される金属製部材であり、吊りピン１６０は、信号処理ＩＣ１００と電気的に接続されない金属製部材である。吊りピン１６０は、複数のリード端子１５０とは別個である。複数のリード端子１５０、及び吊りピン１６０は、一対のリード端子１４０及び導体１２０とともに銅を主成分とする導電体材料のリードフレームにより構成されてよい。複数のリード端子１５０、及び吊りピン１６０は、導体１２０と隔離され、導体１２０と電気的に絶縁されている。

一対のリード端子１４０、導体１２０、複数のリード端子１５０、ＩＣ支持部１１２、及び吊りピン１６０は、銅を主成分とする導電体材料の単一のリードフレームにより一体的に構成されてよい。一対のリード端子１４０は、１次側のリード端子であり、一対の第１リード端子の一例である。複数のリード端子１５０は、２次側のリード端子であり、複数の第２リード端子の一例である。リードフレームは、５０μｍから６００μｍの範囲の所望の厚さを有する。

ＩＣ支持部１１２は、板状の部材であり、信号処理ＩＣ１００を電流センサ１０の天井面側の面１１２ａで支持する。ＩＣ支持部１１２は、信号処理ＩＣ１００を搭載するランドである。ＩＣ支持部１１２は、複数のリード端子１５０の少なくとも１つのリード端子と一体的に構成されてよい。本実施形態では、ＩＣ支持部１１２は、複数のリード端子１５０のうちＸ軸方向において両端に位置するリード端子１５０ａ及びリード端子１５０ｂと一体的に構成されている。ＩＣ支持部１１２は、複数のリード端子１５０ともにリードフレームで構成されてよい。信号処理ＩＣ１００は、接着層１１６を介してＩＣ支持部１１２の面１１２ａに接着されてよい。接着層１１６は、粘着テープでよい。

ＩＣ支持部１１２は、導体１２０を取り囲むように、一対のリード端子１４０に向かって延びる延長部１１２ｃ及び延長部１１２ｄを有する。延長部１１２ｃと延長部１１２ｄとの間に、導体１２０及び磁電変換素子２０が配置される。

しかし、ＩＣ支持部１１２は、平面視で、導体１２０のＹ軸方向における信号処理ＩＣ１００側の端部より、信号処理ＩＣ側のみにあってもよい。すなわち、ＩＣ支持部１１２は、延長部１１２ｃ及び延長部１１２ｄを有さず、導体１２０を取り囲むようには配置されなくてもよい。これにより、ＩＣ支持部１１２と導体１２０との間に樹脂を埋め込みやすくできる。

素子支持部１１４は、半導体基板で構成され、ＩＣ支持部１１２の面１１２ａと同じ側の面１１４ａで磁電変換素子２０及び導体１２０を支持する。素子支持部１１４は、接着層２１及び接着層１１５を介して、磁電変換素子２０に接着され、接着層１１５を介して導体１２０に接着される。素子支持部１１４は、導体１２０のＺ軸方向負側の面の一部に接着して、磁電変換素子２０の位置まで延伸して配置される。素子支持部１１４と導体１２０とが接触するので、導体１２０は、段差を有さない。素子支持部１１４を構成する半導体基板は、シリコン基板、または化合物半導体基板でよい。半導体基板の厚さは、１００μｍから７００μｍの範囲でよい。半導体基板のサイズにも依存するため、半導体基板は、割れない程度に適切な厚さでよい。接着層２１及び接着層１１５は、ダイアタッチフィルムでよい。

接着層２１、接着層１１５、及び接着層１１６は、平面視で、磁電変換素子２０、素子支持部１１４、及び信号処理ＩＣ１００と同じサイズでよい。接着層２１、接着層１１５、及び接着層１１６は、非導電性の樹脂で構成されたダイアタッチフィルムでもよいし、導電性の樹脂で構成されたダイアタッチフィルムでもよい。非導電性の樹脂は、エポキシ系、または、シリコーン系の樹脂でよい。導電性の樹脂は、エポキシ系の樹脂にＡｇのフィラーを混合したものでよい。接着層２１、接着層１１５、及び接着層１１６は、１μｍから５０μｍの範囲の所望の厚さを有する。接着層２１、接着層１１５、及び接着層１１６は、導電性、または非導電性で構成されたペーストでもよい。

導体１２０は、Ｘ軸方向において離間する第１部分１２０ａと第２部分１２０ｂとを含む。すなわち、導体１２０は、平面視で離間する第１部分１２０ａと第２部分１２０ｂとを含む。磁電変換素子２０は、第１部分１２０ａと第２部分１２０ｂとの間に配置される。素子支持部１１４は、Ｘ軸方向の両端部分で第１部分１２０ａ及び第２部分１２０ｂを支持する。素子支持部１１４の両端部分の間の第１部分１２０ａ及び第２部分１２０ｂを支持していない部分の長手であるＸ軸方向における距離をＬ（ｍ）、素子支持部１１４の導体１２０を支持していない短手であるＹ軸方向における距離をｂ（ｍ）、素子支持部１１４の厚さをｈ（ｍ）とする。素子支持部１１４の磁電変換素子２０が配置される位置に、Ｚ軸方向の負の方向に荷重Ｐ（Ｎ）を与えたとき、３点曲げ試験と同じようになり、素子支持部１１４に生じる応力σ（Ｐａ）は、次式（１）で表される。
σ＝（２／３）×（ＰＬ／ｂｈ^２）・・・（１）

ここで、素子支持部１１４がシリコン基板であるとき、シリコン基板の破断応力σ_ｂは、実験的に約４００ＭＰａであることが分かっている。例えば、ホール素子をシリコン基板に１００ｇｆ（≒１００×１０^－４Ｎ）でダイボンドするとき、シリコン基板に生じる応力σは、破断応力よりも小さい範囲で行えば、シリコン基板が割れないで組立が実行できる。ここで、シリコン基板の短手の幅ｂが、最小となるホール素子の幅と同等の０．３ｍｍとすると、Ｌとｈとの間では、関係式（２）が得られる。
σ＝（２／３）×（（１００×１０^－４）×Ｌ／（０．３×１０^－３）×ｈ^２）＜（４００×１０^６）＝σ_ｂ
よって、Ｌ＜８×１０^６×ｈ^２・・・（２）

関係式（２）が成立するＬとｈの範囲では、ホール素子の位置ずれを抑制して、安定した組立を実行できる。

すなわち、素子支持部１１４の両端部分の間の第１部分１２０ａ及び第２部分１２０ｂを支持していない部分の長手であるＸ軸方向における距離をＬ、素子支持部１１４の厚さをｈとする場合、Ｌ＜８×１０^６×ｈ^２を満たすことが好ましい。

本実施形態に係る電流センサによれば、磁電変換素子２０を支持する素子支持部材が、剛性のある半導体基板で構成されるので、素子支持部材が変形することを防止でき、磁電変換素子２０の位置が安定する。これにより、磁電変換素子２０により計測される計測電流の感度が個体間でばらつきが生じすることを抑制でき、電流センサ１０の品質を向上させることができる。

図２は、本実施形態に係る電流センサ１０の製造方法の手順を示すフローチャートである。図３Ａ、図３Ｂ、図３Ｃ、及び図３Ｄは、本実施形態に係る電流センサ１０の製造工程を模式的に示す図である。

まず、半導体ウェハをダイジングして、素子支持部１１４となるシリコン基板を個片化する（Ｓ１００）。後工程で用いられるバックグラインド装置で、シリコンウェハを所望の厚さとなるように研磨して、その後、後工程で用いられるダイシング装置で、所望のサイズとなるように切断することで、素子支持部１１４となるシリコン基板は、作成されてよい。ダイシング時に、ダイシングテープにダイアタッチフィルムが用いられると、素子支持部１１４及び接着層１１５であるダイアタッチフィルムとが同時に形成される。

さらに、信号処理ＩＣ１００のウェハをダイジングして、信号処理ＩＣ１００を個片化する（Ｓ１０２）。加えて、磁電変換素子２０のウェハをダイジングして、磁電変換素子２０を個片化する（Ｓ１０４）。信号処理ＩＣ１００の個片化の工程において、バックグラインド装置で信号処理ＩＣ１００のウェハを所望の厚さとなるように研磨して、その後、ダイシング装置で所望のサイズとなるように切断することで、信号処理ＩＣ１００が、作成される。ダイシング時に、ダイシングテープにダイアタッチフィルムが用いられる場合、信号処理ＩＣ１００及び接着層１１６であるダイアタッチフィルムは、同時に形成される。また、磁電変換素子２０の個片化の工程において、バックグラインド装置で磁電変換素子２０のウェハを所望の厚さとなるように研磨して、その後、ダイシング装置で所望のサイズとなるように切断することで、磁電変換素子２０が、作成される。ダイシング時に、ダイシングテープにダイアタッチフィルムが用いられる場合、磁電変換素子２０及び接着層２１であるダイアタッチフィルムは、同時に形成される。

図３Ａに示すように、導体１２０、ＩＣ支持部１１２、リード端子１４０、リード端子１５０、及び吊りピン１６０を含むリードフレーム２００は、導体１２０の部分に段差が設けられず、平坦に形成される。ここで、リードフレーム２００において、素子支持部１１４の導体１２０を支持する面１１４ａを第１面とし、第１面とは反対側の面を第２面１１４ｂと定義する。素子支持部１１４であるシリコン基板は、リードフレーム２００の第２面と同じ側の面の導体１２０の部分に、接着層１１５を介してダイボンディングして接着される（Ｓ１０６）。ダイボンド後は、接着層１１５は、導体１２０に固着させるため、キュアすることが望ましい。

次いで、図３Ｂに示すように、信号処理ＩＣ１００は、リードフレーム２００の第１面と同じ側の面のＩＣ支持部１１２の部分に、接着層１１６を介してダイボンディングして接着されるとともに、磁電変換素子２０は、リードフレーム２００の素子支持部１１４の第１面に、平面視で導体１２０により磁電変換素子２０を少なくとも部分的に取り囲むように、接着層２１を介してダイボンディングして接着される（Ｓ１０８）。ダイボンド後は、信号処理ＩＣ１００の接着層１１６は、ＩＣ支持部１１２に固着させるため、キュアすることが望ましい。また、ダイボンド後は、磁電変換素子２０の接着層２１は、素子支持部１１４に固着させるため、キュアすることが望ましい。

さらに、信号処理ＩＣ１００と磁電変換素子２０とは、ワイヤボンディングにより電気的に接続し、さらに信号処理ＩＣ１００と２次側のリード端子１５０とは、ワイヤボンディングにより電気的に接続される（Ｓ１１０）。

図３Ｃに示すように、樹脂封止の工程において、封止部１３０は、ＩＣ支持部１１２、リード端子１４０、リード端子１５０、及び吊りピン１６０を含むリードフレーム２００と、磁電変換素子２０と、素子支持部１１４と、信号処理ＩＣ１００とをモールド樹脂で封止することで形成される（Ｓ１１２）。また、樹脂封止の工程において、素子支持部１１４と磁電変換素子２０と信号処理ＩＣ１００とが実装されて、ワイヤ３０及びワイヤ１０８により電気的な接続されたリードフレーム２００が、樹脂封止金型７１と樹脂封止金型７２との間に挟まれて、流し込まれたモールド樹脂により固められる。封止後は、モールド樹脂は、十分に硬化させるため、キュアすることが望ましい。

図３Ｄに示すように、封止された電流センサは個片化されて（Ｓ１１４）、リード端子１４０及びリード端子１５０を所望の長さにカットし、所望の形状に成形すべくリードフォーミングが実施される（Ｓ１１６）。これにより、本件実施形態に係る電流センサ１０が完成する。

以上のとおり、電流センサ１０の製造方法は、後工程の設備で全てを取り扱うことができるので、専用設備の投資が要らず、効率的に電流センサ１０の生産ができて、量産効果によりコストを削減できる。

図４は、本実施形態の変形例であり、導体１２０の周辺のみを表示した電流センサ１０として機能する半導体パッケージの内部構成を示す。図４は、本実施形態の変形例に係る電流センサ１０の天井面側（Ｚ軸方向）から見た模式的な平面図である。

図４に示すように、本実施形態の変形例の電流センサ１０は、２つの磁電変換素子２０及び４０が導体１２０の近傍に配置されるように、形成される。磁電変換素子２０及び４０は、それぞれワイヤ３０及びワイヤ５０を介して信号処理ＩＣ１００に電気的に接続される。磁電変換素子２０は、スリット１４０ａ内にあり、素子支持部１１４の天井面側の面１１４ａの上に配置される。また、磁電変換素子４０は、導体１２０に対してＸ軸方向に磁電変換素子２０とは対向する位置にあり、素子支持部１１４の天井面側の面１１４ａの上に配置される。

こうすることで、導体１２０を流れる計測電流が図示の矢印の向きに供給されると、磁電変換素子２０の位置では、Ｚ軸方向正側の向きに磁界が発生し、磁電変換素子４０の位置では、Ｚ軸方向負側の向きに磁界が発生する。磁電変換素子２０及び４０の出力電圧は、正及び負の電圧、又は負及び正の電圧が得られる。したがって、信号処理回路は、磁電変換素子２０及び４０の出力電圧の差分を演算すると、電流の大きさに応じた信号が得られる。一方で、外来の磁界、例えば、地磁気に対しては、磁電変換素子２０及び４０の出力電圧は、同じ正の電圧、又は同じ負の電圧が得られるので、差分を演算することで、相殺される。電流センサ１０は、計測電流に対してより高い感度が得られて、尚且つ、外来ノイズに対して強い耐性が得られる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０電流センサ
２０，４０磁電変換素子
３０，５０，１０８ワイヤ
１００信号処理ＩＣ
１１２ＩＣ支持部
１１４素子支持部
１１５，１１６接着層
１２０導体
１３０封止部
１４０，１５０リード端子
１６０吊りピン
２００リードフレーム

Claims

少なくとも１つの磁電変換素子と、
前記少なくとも１つの磁電変換素子を平面視で少なくとも部分的に取り囲み、前記少なくとも１つの磁電変換素子で計測される計測電流が流れる導体と、
半導体基板で構成され、前記少なくとも１つの磁電変換素子と前記導体とを第１面で支持する素子支持部と、
前記少なくとも１つの磁電変換素子から出力される信号を処理する信号処理ＩＣと、
前記少なくとも１つの磁電変換素子、前記導体、及び前記信号処理ＩＣを封止する封止部と、
前記封止部の側面に一部が露出し、前記導体と電気的に接続され、前記計測電流を前記導体に入力し、前記導体からの前記計測電流を出力する一対の第１リード端子と、
前記封止部の側面に一部が露出し、前記信号処理ＩＣと電気的に接続される複数の第２リード端子と、
前記複数の第２リード端子のうちの少なくとも１つの第２リード端子と一体的に構成され、前記信号処理ＩＣを前記第１面と同じ側の面で支持するＩＣ支持部と
を備え、
前記一対の第１リード端子と、前記複数の第２リード端子とは、前記信号処理ＩＣを介して第１方向において対向して配置され、
前記導体は、前記第１方向と交差する第２方向において、平面視で互いに離間する第１部分と第２部分とを含み、
前記少なくとも１つの磁電変換素子は、前記第１部分と前記第２部分との間に配置され、
前記素子支持部は、前記第２方向の両端部分で前記第１部分及び前記第２部分を支持し、
前記素子支持部の前記両端部分の間の前記第１部分及び前記第２部分を支持していない部分の前記第２方向における距離をＬ、前記素子支持部の厚さをｈとした場合、
Ｌ＜８×１０ ^６ ×ｈ ^２
を満たす、電流センサ。
前記素子支持部の厚さｈは、０．１ｍｍから０．７ｍｍの範囲である、請求項１に記載の電流センサ。
前記素子支持部の前記第１面に前記導体を接着させる接着層をさらに備える、請求項１または２に記載の電流センサ。
前記接着層は、ダイアタッチフィルムである、請求項３に記載の電流センサ。
前記半導体基板は、シリコン基板である、請求項１または２に記載の電流センサ。